JPS63313905A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPS63313905A JPS63313905A JP28047987A JP28047987A JPS63313905A JP S63313905 A JPS63313905 A JP S63313905A JP 28047987 A JP28047987 A JP 28047987A JP 28047987 A JP28047987 A JP 28047987A JP S63313905 A JPS63313905 A JP S63313905A
- Authority
- JP
- Japan
- Prior art keywords
- current
- gain control
- voltage
- emitter
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000006185 dispersion Substances 0.000 abstract 1
- 229920000136 polysorbate Polymers 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 101000956004 Homo sapiens Vitamin D-binding protein Proteins 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 102000051433 human GC Human genes 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は自動利得制御回路に関し、特に差動増幅器で入
力（１号を増幅し出力信号から得た利得制御電圧で差動
増幅器の利得を制御する自動利得制御回路に関する。
力（１号を増幅し出力信号から得た利得制御電圧で差動
増幅器の利得を制御する自動利得制御回路に関する。
に応じてこれらＰＮ接合に流れる電流を変化させること
が知られている。この時、上記ＰＮ接合を電圧で制御す
ると各構成素子の特性バラツキが利得制御特性に大きく
影響してしまう。したがって、利得制御電圧を電流Ｖｃ
ホ換しこの電流で上記ＰＮ接合を制御する方が人 好ましい。
が知られている。この時、上記ＰＮ接合を電圧で制御す
ると各構成素子の特性バラツキが利得制御特性に大きく
影響してしまう。したがって、利得制御電圧を電流Ｖｃ
ホ換しこの電流で上記ＰＮ接合を制御する方が人 好ましい。
さらに、遅延形利得制御、すなわち多段増幅器において
利得制御開始レベルを互いに異ならせしめる利得制御で
は、入力信号の広い範囲をカバーするように利得制御を
行なう必要がある。
利得制御開始レベルを互いに異ならせしめる利得制御で
は、入力信号の広い範囲をカバーするように利得制御を
行なう必要がある。
したがって、本発明の目的は、利得制御に対する構成素
子のバラツキの影響を仰えまた遅延形利得制御に好適な
自動利得制御回路を提供することにある。
子のバラツキの影響を仰えまた遅延形利得制御に好適な
自動利得制御回路を提供することにある。
本発明の特徴は、利得制御電圧をベースに受けるトラン
ジスタのコレクターエミッタ電流路と＃２／）パイ′７
′ス 電圧をベースに受けるトランジスタの
コレクターエミツタ路とをカレントミラー回路の入得、
られる電流を供給することにある。
ジスタのコレクターエミッタ電流路と＃２／）パイ′７
′ス 電圧をベースに受けるトランジスタの
コレクターエミツタ路とをカレントミラー回路の入得、
られる電流を供給することにある。
以下、図面を参照して本発明の実施例を詳述する。
第１図に本発明の一実施例を示す。トランジスタ３０ペ
ースはコンデンサ１０を介して信号源１２に接続されト
ランジスタ４０ペースはコンデンサ１１を介してバイパ
スされている。すなわち、トランジスタ３．４のベース
間に入力信号が供給される。トランジスタ３゜４のエミ
ッタは電流源としての抵抗８，９を介して基準点（接地
）に接続され、さらに回路節点２２との間にＰＮ接合と
してのダイオード１．２が設けられている。
ースはコンデンサ１０を介して信号源１２に接続されト
ランジスタ４０ペースはコンデンサ１１を介してバイパ
スされている。すなわち、トランジスタ３．４のベース
間に入力信号が供給される。トランジスタ３゜４のエミ
ッタは電流源としての抵抗８，９を介して基準点（接地
）に接続され、さらに回路節点２２との間にＰＮ接合と
してのダイオード１．２が設けられている。
トランジスタ３，４のコレクタは抵抗５，６で電圧源７
に直流接続され、さらに入力信号に対する出力信号が取
り出されて次段の増幅器１６に供給される。増幅器１６
の出力は検波器１７で検波され、出力端子３９に現われ
る検波電圧は比較？５１９によって基準電圧源１８の電
圧と比較される。かくして、比較器１９の出力に利得制
御電圧が得られる。この電圧はトランジスタ３８のベー
スにれるカレントミラー回路の入力端（トランジスタ３
１の（トランジスタ３２のコレクタ）１１回路節点２２
に接続される。電源３５はシステム電源でちり、電圧源
３７の電圧よりも高い電圧を発生している。トランジス
タ３，４のベースにはバイアス回路１５かも抵抗１３．
１４をそれぞれ介してバイアス電圧が供給されている。
に直流接続され、さらに入力信号に対する出力信号が取
り出されて次段の増幅器１６に供給される。増幅器１６
の出力は検波器１７で検波され、出力端子３９に現われ
る検波電圧は比較？５１９によって基準電圧源１８の電
圧と比較される。かくして、比較器１９の出力に利得制
御電圧が得られる。この電圧はトランジスタ３８のベー
スにれるカレントミラー回路の入力端（トランジスタ３
１の（トランジスタ３２のコレクタ）１１回路節点２２
に接続される。電源３５はシステム電源でちり、電圧源
３７の電圧よりも高い電圧を発生している。トランジス
タ３，４のベースにはバイアス回路１５かも抵抗１３．
１４をそれぞれ介してバイアス電圧が供給されている。
本回路構成においては、トランジスタ３６．３８のコレ
クターエミッタ電流路に流れるｔｉ、すなわち利得制御
電流は、電源７の電圧からトランジスタ３６のベース・
エミッタ間電圧と比較０１９の出力すなわち自動利得制
御電圧に対応するトランジスタ３８のエミッタ・コレク
タ間の電圧とを差引いて抵抗３７で割った値をとり、と
の′ｌＪＬ流がカレントミラー回路を介してダイオード
１及び２に流れ込むことにより、ダイオード１及び２の
動作抵抗が変化して利得制御を行う。今、信号源１２得
制御電流が小さくなる。その結果、ダイオード１及び２
に流れ込む電流が小さくなり、ダイオードの動作抵抗は
大きくなる。かくして、差動増幅器の利得を低下させる
ことＫなる。差動増＃Ｘ器の最大利得を得るには微小入
力信号時における比較器の出力が出ないよう圧しておく
とよい。このようＫすることくより、差動増幅器の利得
を最大から最小に変化させるためにはトランジスタ３８
のベース電位を基準点電位（接地電位）から電源７の電
圧まで変化させねばならないことになり、比較器１９の
出力変化に対しトランジスタ３８のコレクタ電流変化が
小さくなる。従って差動増幅器の利得変動を小さく仰え
ることができるので、素子のばらつきによりて比較器の
出力が多少変動したとしても差動増幅器の利得変動をな
くすことができる。このことは、遅延形利得制御、即ち
多段増幅器において入力信号に対する利得制御開始レベ
ルを互いに異ならせて入力信号に対する広い範囲で利得
制御動作をさせようとする場合には、利得制御開始レベ
ルの設定を殆どばして調整する必要がないため、その効
果は極めて大きいものである。
クターエミッタ電流路に流れるｔｉ、すなわち利得制御
電流は、電源７の電圧からトランジスタ３６のベース・
エミッタ間電圧と比較０１９の出力すなわち自動利得制
御電圧に対応するトランジスタ３８のエミッタ・コレク
タ間の電圧とを差引いて抵抗３７で割った値をとり、と
の′ｌＪＬ流がカレントミラー回路を介してダイオード
１及び２に流れ込むことにより、ダイオード１及び２の
動作抵抗が変化して利得制御を行う。今、信号源１２得
制御電流が小さくなる。その結果、ダイオード１及び２
に流れ込む電流が小さくなり、ダイオードの動作抵抗は
大きくなる。かくして、差動増幅器の利得を低下させる
ことＫなる。差動増＃Ｘ器の最大利得を得るには微小入
力信号時における比較器の出力が出ないよう圧しておく
とよい。このようＫすることくより、差動増幅器の利得
を最大から最小に変化させるためにはトランジスタ３８
のベース電位を基準点電位（接地電位）から電源７の電
圧まで変化させねばならないことになり、比較器１９の
出力変化に対しトランジスタ３８のコレクタ電流変化が
小さくなる。従って差動増幅器の利得変動を小さく仰え
ることができるので、素子のばらつきによりて比較器の
出力が多少変動したとしても差動増幅器の利得変動をな
くすことができる。このことは、遅延形利得制御、即ち
多段増幅器において入力信号に対する利得制御開始レベ
ルを互いに異ならせて入力信号に対する広い範囲で利得
制御動作をさせようとする場合には、利得制御開始レベ
ルの設定を殆どばして調整する必要がないため、その効
果は極めて大きいものである。
このように、本発明による回路は差動増幅器のエミッタ
抵抗を構成するダイオードを１！流駆動しているから前
記差動増幅器の利得を制御する他の回路の特性ばらつき
による前記利得の変動を仰制せることができ特性が均一
な人ＧＣ回路を提供できる。さらに、遅延形利得制御に
極めて有効な構成を備えている。
抵抗を構成するダイオードを１！流駆動しているから前
記差動増幅器の利得を制御する他の回路の特性ばらつき
による前記利得の変動を仰制せることができ特性が均一
な人ＧＣ回路を提供できる。さらに、遅延形利得制御に
極めて有効な構成を備えている。
１．２・・・・・・ＰＮ接合、３，４・・・・・・トラ
ンジスタ、５．６・・・・・・負荷抵抗、７，３５・・
・・・・電源、８，９・・・・・・電流ＯＮ、１０・・
・・・・結合コンデンサ、１１・・・・・・バイパス・
コンデンサ、１２・・・・・・信号源、１３．１４・・
・・・・バイアス抵抗、１５・・・・・・バイアス供給
回路、１６・・・・・・次段増幅器、１７・・・・・・
検波器、１８・・・・・・基準電圧源、１９・・・・・
・比較器、３１ 、３２−・・・・カレントミラー用ト
ランジスタ、３３．３４・・・・・・抵抗、第 ｌ 図
ンジスタ、５．６・・・・・・負荷抵抗、７，３５・・
・・・・電源、８，９・・・・・・電流ＯＮ、１０・・
・・・・結合コンデンサ、１１・・・・・・バイパス・
コンデンサ、１２・・・・・・信号源、１３．１４・・
・・・・バイアス抵抗、１５・・・・・・バイアス供給
回路、１６・・・・・・次段増幅器、１７・・・・・・
検波器、１８・・・・・・基準電圧源、１９・・・・・
・比較器、３１ 、３２−・・・・カレントミラー用ト
ランジスタ、３３．３４・・・・・・抵抗、第 ｌ 図
Claims (1)
- 【特許請求の範囲】 第１および第 ２のトランジスタ、前記第１のトランジスタのエミッタ
と基準点との間に接続された第１の電流源、前記第２の
トランジスタのエミッタと前記基準点との間に接続され
た第２の電流源、前記第１のトランジスタのコレクタを
動作電位点に直流接続する第１の 直流接続手段、前記第２のトランジスタの前記動作電位
点に直流接続する第２の直流接続手段、前記第１および
第２のトランジスタのベース間に入力信号を供給する手
段、前記第１および第２のトランジスタの少なくとも一
方のコレクタから得られる出力信号に応答して利得制御
電圧を発生する手段、前記第１のトランジスタのエミッ
タと回路節点との間に接続された第１のＰＮ接合、前記
第２のトランジスタのエミッタと前記回路節点との間に
接続された第２のＰＮ接合、入力端および出力端を有す
るカレントミラー回路、前記カレントミラー回路の出力
端を前記回路節点に直流接続する手段、第３および第４
のトランジスタ、これら第３および第４のトランジスタ
のコレクターエミッタ電流路を前記カレントミラー回路
の入力端と前記基準点との間に直列接続する手段、前記
利得制御電圧を前記第３のトランジスタのベースに供給
する手段、ならびに所定のバイアス電圧を前記第４のト
ランジスタのベースに接続する手段とを備える自動利得
制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28047987A JPS63313905A (ja) | 1987-11-06 | 1987-11-06 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28047987A JPS63313905A (ja) | 1987-11-06 | 1987-11-06 | 自動利得制御回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3820877A Division JPS53121447A (en) | 1977-03-30 | 1977-03-30 | Automatic gain control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63313905A true JPS63313905A (ja) | 1988-12-22 |
| JPH0371813B2 JPH0371813B2 (ja) | 1991-11-14 |
Family
ID=17625651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28047987A Granted JPS63313905A (ja) | 1987-11-06 | 1987-11-06 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63313905A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5887246A (en) * | 1996-12-06 | 1999-03-23 | U.S. Philips Corporation | Amplifier circuit for an intermediate-frequency signal of a radio receiver |
-
1987
- 1987-11-06 JP JP28047987A patent/JPS63313905A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5887246A (en) * | 1996-12-06 | 1999-03-23 | U.S. Philips Corporation | Amplifier circuit for an intermediate-frequency signal of a radio receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0371813B2 (ja) | 1991-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4636744A (en) | Front end of an operational amplifier | |
| US4563632A (en) | Monolithically integratable constant-current generating circuit with low supply voltage | |
| US4152667A (en) | Gain-controlled signal amplifier | |
| US4636743A (en) | Front end stage of an operational amplifier | |
| JP3938793B2 (ja) | 擬似対数利得制御を用いる可変利得増幅器 | |
| US5352944A (en) | Apparatus and method for producing a temperature-independent current signal in an automatic gain control circuit | |
| CA1173119A (en) | Bias generator | |
| US4347531A (en) | Circuit converting a pair of differential input signals to single-ended output signals | |
| US3887880A (en) | Bias circuitry for stacked transistor power amplifier stages | |
| EP0507388A2 (en) | Differential amplifier with signal-dependent quiescent current control | |
| EP0397265B1 (en) | Bipolar transistor arrangement with distortion compensation | |
| US4251778A (en) | Circuit with electrically controlled gain | |
| JPS63313905A (ja) | 自動利得制御回路 | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| JPS60198907A (ja) | トランスレス式プツシユプル出力回路 | |
| US4236117A (en) | FM Detector using a phase shift network and an analog multiplier | |
| US4502016A (en) | Final bridge stage for a receiver audio amplifier | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| US5081708A (en) | Integrated circuit for generating a temperature independent, dynamically compressed voltage function of the value of an external regulation resistance | |
| JP2628663B2 (ja) | 電流ミラー回路 | |
| JPH0257372B2 (ja) | ||
| GB2100086A (en) | Circuit arrangement for the protection of the final state of an integrated circuit power amplifier for vertical deflection in television receivers | |
| US4152664A (en) | Constant power balance control and method | |
| US4230980A (en) | Bias circuit | |
| SU1713083A1 (ru) | Выходной каскад усилител мощности |