JPH0371813B2 - - Google Patents
Info
- Publication number
- JPH0371813B2 JPH0371813B2 JP28047987A JP28047987A JPH0371813B2 JP H0371813 B2 JPH0371813 B2 JP H0371813B2 JP 28047987 A JP28047987 A JP 28047987A JP 28047987 A JP28047987 A JP 28047987A JP H0371813 B2 JPH0371813 B2 JP H0371813B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- transistors
- gain control
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 4
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は自動利得制御回路に関し、特に差動増
幅器で入力信号を増幅し出力信号から得た利得制
御電圧で差動増幅器の利得を制御する自動利得制
御回路に関する。
幅器で入力信号を増幅し出力信号から得た利得制
御電圧で差動増幅器の利得を制御する自動利得制
御回路に関する。
利得制御信号に応じて差動増幅器の利得を制御
する手段として、差動増幅器を構成する二つのト
ランジスタのエミツタにそれぞれPN接合を設け
利得制御信号に応じてこれらPN接合に流れる電
流を変化させることが知られている。この時、上
記PN接合を電圧で制御すると各構成素子の特性
バラツキが利得制御特性に大きく影響してしま
う。したがつて、利得制御電圧を電流に変換しこ
の電流で上記PN接合を制御する方が好ましい。
する手段として、差動増幅器を構成する二つのト
ランジスタのエミツタにそれぞれPN接合を設け
利得制御信号に応じてこれらPN接合に流れる電
流を変化させることが知られている。この時、上
記PN接合を電圧で制御すると各構成素子の特性
バラツキが利得制御特性に大きく影響してしま
う。したがつて、利得制御電圧を電流に変換しこ
の電流で上記PN接合を制御する方が好ましい。
さらに、遅延形利得制御、すなわち多段増幅器
において利得制御開始レベルを互いに異ならせし
める利得制御では、入力信号の広い範囲をカバー
するように利得制御を行なう必要がある。
において利得制御開始レベルを互いに異ならせし
める利得制御では、入力信号の広い範囲をカバー
するように利得制御を行なう必要がある。
したがつて、本発明の目的は、利得制御に対す
る構成素子のバラツキの影響を仰えまた遅延形利
得制御に好適な自動利得制御回路を提供すること
にある。
る構成素子のバラツキの影響を仰えまた遅延形利
得制御に好適な自動利得制御回路を提供すること
にある。
本発明の特徴は、利得制御電圧をベースに受け
るトランジスタのコレクターエミツタ電流路と所
定のバイアス電圧をベースに受けるトランジスタ
のコレクターエミツタ路とをカレントミラー回路
の入力端と基準点との間に直列接続し、差動増幅
器を構成する二つのトランジスタのエミツタにそ
れぞれ設けたPN接合に上記カレントミラー回路
の出力端に得られる電流を供給することにある。
るトランジスタのコレクターエミツタ電流路と所
定のバイアス電圧をベースに受けるトランジスタ
のコレクターエミツタ路とをカレントミラー回路
の入力端と基準点との間に直列接続し、差動増幅
器を構成する二つのトランジスタのエミツタにそ
れぞれ設けたPN接合に上記カレントミラー回路
の出力端に得られる電流を供給することにある。
以下、図面を参照して本発明の実施例を詳述す
る。
る。
第１図に本発明の一実施例を示す。トランジス
タ３のベースはコンデンサ１０を介して信号源１
２に接続されトランジスタ４のベースはコンデン
サ１１を介してバイパスされている。すなわち、
トランジスタ３，４のベース間に入力信号が供給
される。トランジスタ３，４のエミツタは電流源
としての抵抗８，９を介して基準点（接地）に接
続され、さらに回路節点２２との間にPN接合と
してのダイオード１，２が設けられている。トラ
ンジスタ３，４のコレクタは抵抗５，６で電圧源
７に直流接続され、さらに入力信号に対する出力
信号が取り出されて次段の増幅器１６に供給され
る。増幅器１６の出力は検波器１７で検波され、
出力端子３９に現われる検波電圧は比較器１９に
よつて基準電圧源１８の電圧と比較される。かく
して、比較器１９の出力に利得制御電圧が得られ
る。この電圧はトランジスタ３８のベースに供給
され、そのコレクターエミツタ電流路は、トラン
ジスタ３６のコレクターエミツタ電流路および抵
抗３７と共に、トランジスタ３１，３２および抵
抗３３，３４で構成されるカレントミラー回路の
入力端（トランジスタ３１のコレクタ・ベース接
続点）と基準点との間に直列接続される。トラン
ジスタ３６のベースには所定のバイアス電圧とし
て電圧源７からの定電圧が供給される。カレント
ミラー回路の出力端（トランジスタ３２のコレク
タ）に回路節点２２に接続される。電源３５はシ
ステム電源であり、電圧源３７の電圧よりも高い
電圧を発生している。トランジスタ３，４のベー
スにはバイアス回路１５から抵抗１３，１４をそ
れぞれ介してバイアス電圧が供給されている。
タ３のベースはコンデンサ１０を介して信号源１
２に接続されトランジスタ４のベースはコンデン
サ１１を介してバイパスされている。すなわち、
トランジスタ３，４のベース間に入力信号が供給
される。トランジスタ３，４のエミツタは電流源
としての抵抗８，９を介して基準点（接地）に接
続され、さらに回路節点２２との間にPN接合と
してのダイオード１，２が設けられている。トラ
ンジスタ３，４のコレクタは抵抗５，６で電圧源
７に直流接続され、さらに入力信号に対する出力
信号が取り出されて次段の増幅器１６に供給され
る。増幅器１６の出力は検波器１７で検波され、
出力端子３９に現われる検波電圧は比較器１９に
よつて基準電圧源１８の電圧と比較される。かく
して、比較器１９の出力に利得制御電圧が得られ
る。この電圧はトランジスタ３８のベースに供給
され、そのコレクターエミツタ電流路は、トラン
ジスタ３６のコレクターエミツタ電流路および抵
抗３７と共に、トランジスタ３１，３２および抵
抗３３，３４で構成されるカレントミラー回路の
入力端（トランジスタ３１のコレクタ・ベース接
続点）と基準点との間に直列接続される。トラン
ジスタ３６のベースには所定のバイアス電圧とし
て電圧源７からの定電圧が供給される。カレント
ミラー回路の出力端（トランジスタ３２のコレク
タ）に回路節点２２に接続される。電源３５はシ
ステム電源であり、電圧源３７の電圧よりも高い
電圧を発生している。トランジスタ３，４のベー
スにはバイアス回路１５から抵抗１３，１４をそ
れぞれ介してバイアス電圧が供給されている。
本回路構成においては、トランジスタ３６，３
８のコレクターエミツタ電流路に流れる電流、す
なわち利得制御電流は、電源７の電圧からトラン
ジスタ３６のベース・エミツタ間電圧と比較器１
９の出力すなわち自動利得制御電圧に対応するト
ランジスタ３８のエミツタ・コレクタ間の電圧と
を差引いて抵抗３７で割つた値をとり、この電流
がカレントミラー回路を介してダイオード１及び
２に流れ込むことにより、ダイオード１及び２の
動作抵抗が変化して利得制御を行う。今、信号源
１２からの入力信号が増大して比較器１９の出力
が増大すると、トランジスタ３８のエミツタ電位
が上昇するため利得制御電流が小さくなる。その
結果、ダイオード１及び２に流れ込む電流が小さ
くなり、ダイオードの動作抵抗は大きくなる。か
くして、差動増幅器の利得を低下させることにな
る。差動増幅器の最大利得を得るには微小入力信
号時における比較器の出力が出ないようにしてお
くとよい。このようにすることにより、「差動増
幅器の利得を最大から最小に変化させるためには
トランジスタ３８のベース電位を基準点電位（接
地電位）から電源７の電圧まで変化させねばなら
ないことになり、比較器１９の出力変化に対しト
ランジスタ３８のコレクタ電流変化が小さくな
る。従つて差動増幅器の利得変動を小さく仰える
ことができるので、素子のばらつきによつて比較
器の出力が多少変動したとしても差動増幅器の利
得変動をなくすことができる。このことは、遅延
形利得制御、即ち多段増幅器において入力信号に
対する利得制御開始レベルを互いに異ならせて入
力信号に対する広い範囲で利得制御動作をさせよ
うとする場合には、利得制御開始レベルの設定を
殆どばらつきなく出来ることとなり、集積回路化
した場合には、従来のように調整用に外付けの半
固定抵抗を用意して調整する必要がないため、そ
の効果は極めて大きいものである。
８のコレクターエミツタ電流路に流れる電流、す
なわち利得制御電流は、電源７の電圧からトラン
ジスタ３６のベース・エミツタ間電圧と比較器１
９の出力すなわち自動利得制御電圧に対応するト
ランジスタ３８のエミツタ・コレクタ間の電圧と
を差引いて抵抗３７で割つた値をとり、この電流
がカレントミラー回路を介してダイオード１及び
２に流れ込むことにより、ダイオード１及び２の
動作抵抗が変化して利得制御を行う。今、信号源
１２からの入力信号が増大して比較器１９の出力
が増大すると、トランジスタ３８のエミツタ電位
が上昇するため利得制御電流が小さくなる。その
結果、ダイオード１及び２に流れ込む電流が小さ
くなり、ダイオードの動作抵抗は大きくなる。か
くして、差動増幅器の利得を低下させることにな
る。差動増幅器の最大利得を得るには微小入力信
号時における比較器の出力が出ないようにしてお
くとよい。このようにすることにより、「差動増
幅器の利得を最大から最小に変化させるためには
トランジスタ３８のベース電位を基準点電位（接
地電位）から電源７の電圧まで変化させねばなら
ないことになり、比較器１９の出力変化に対しト
ランジスタ３８のコレクタ電流変化が小さくな
る。従つて差動増幅器の利得変動を小さく仰える
ことができるので、素子のばらつきによつて比較
器の出力が多少変動したとしても差動増幅器の利
得変動をなくすことができる。このことは、遅延
形利得制御、即ち多段増幅器において入力信号に
対する利得制御開始レベルを互いに異ならせて入
力信号に対する広い範囲で利得制御動作をさせよ
うとする場合には、利得制御開始レベルの設定を
殆どばらつきなく出来ることとなり、集積回路化
した場合には、従来のように調整用に外付けの半
固定抵抗を用意して調整する必要がないため、そ
の効果は極めて大きいものである。
このように、本発明による回路は差動増幅器の
エミツタ抵抗を構成するダイオードを電流駆動し
ているから前記差動増幅器の利得を制御する他の
回路の特性ばらつきによる前記利得の変動を仰制
せることができ特性が均一なAGC回路を提供で
きる。さらに、遅延形利得制御に極めて有効な構
成を備えている。
エミツタ抵抗を構成するダイオードを電流駆動し
ているから前記差動増幅器の利得を制御する他の
回路の特性ばらつきによる前記利得の変動を仰制
せることができ特性が均一なAGC回路を提供で
きる。さらに、遅延形利得制御に極めて有効な構
成を備えている。
第１図は本発明の一実施例を示す図である。
１，２……PN接合、３，４……トランジス
タ、５，６……負荷抵抗、７，３５……電源、
８，９……電流源、１０……結合コンデンサ、１
１……バイパス・コンデンサ、１２……信号源、
１３，１４……バイアス抵抗、１５……バイアス
供給回路、１６……次段増幅器、１７……検波
器、１８……基準電圧源、１９……比較器、３
１，３２……カレントミラー用トランジスタ、３
３，３４……抵抗、３６，３８……トランジス
タ、３７……抵抗、３９……出力端子。
タ、５，６……負荷抵抗、７，３５……電源、
８，９……電流源、１０……結合コンデンサ、１
１……バイパス・コンデンサ、１２……信号源、
１３，１４……バイアス抵抗、１５……バイアス
供給回路、１６……次段増幅器、１７……検波
器、１８……基準電圧源、１９……比較器、３
１，３２……カレントミラー用トランジスタ、３
３，３４……抵抗、３６，３８……トランジス
タ、３７……抵抗、３９……出力端子。
Claims (1)
- １ 第１および第２のトランジスタ、前記第１の
トランジスタのエミツタと基準点との間に接続さ
れた第１の電流源、前記第２のトランジスタのエ
ミツタと前記基準点との間に接続された第２の電
流源、前記第１のトランジスタのコレクタを動作
電位点に直流接続する第１の直流接続手段、前記
第２のトランジスタの前記動作電位点に直流接続
する第２の直流接続手段、前記第１および第２の
トランジスタのベース間に入力信号を供給する手
段、前記第１および第２のトランジスタの少なく
とも一方のコレクタから得られる出力信号に応答
して利得制御電圧を発生する手段、前記第１のト
ランジスタのエミツタと回路節点との間に接続さ
れた第１のPN接合、前記第２のトランジスタの
エミツタと前記回路節点との間に接続された第２
のPN接合、入力端および出力端を有するカレン
トミラー回路、前記カレントミラー回路の出力端
を前記回路節点に直流接続する手段、第３および
第４のトランジスタ、これら第３および第４のト
ランジスタのコレクタ−エミツタ電流路を前記カ
レントミラー回路の入力端と前記基準点との間に
直列接続する手段、前記利得制御電圧を前記第３
のトランジスタのベースに供給する手段、ならび
に所定のバイアス電圧を前記第４のトランジスタ
のベースに接続する手段とを備える自動利得制御
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28047987A JPS63313905A (ja) | 1987-11-06 | 1987-11-06 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28047987A JPS63313905A (ja) | 1987-11-06 | 1987-11-06 | 自動利得制御回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3820877A Division JPS53121447A (en) | 1977-03-30 | 1977-03-30 | Automatic gain control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63313905A JPS63313905A (ja) | 1988-12-22 |
| JPH0371813B2 true JPH0371813B2 (ja) | 1991-11-14 |
Family
ID=17625651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28047987A Granted JPS63313905A (ja) | 1987-11-06 | 1987-11-06 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63313905A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0847193A1 (fr) * | 1996-12-06 | 1998-06-10 | Koninklijke Philips Electronics N.V. | Circuit d'amplification pour un signal à fréquence intermédiaire d'un récepteur d'ondes hertziennes |
-
1987
- 1987-11-06 JP JP28047987A patent/JPS63313905A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63313905A (ja) | 1988-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5568092A (en) | Attenuated feedback type differential amplifier | |
| JPS5823012B2 (ja) | 利得制御信号増幅器 | |
| US5352944A (en) | Apparatus and method for producing a temperature-independent current signal in an automatic gain control circuit | |
| US4540953A (en) | Gain control circuit for obtaining a constant output signal amplitude by attenuating an input signal amplitude | |
| US4347531A (en) | Circuit converting a pair of differential input signals to single-ended output signals | |
| JPH0371813B2 (ja) | ||
| US4502016A (en) | Final bridge stage for a receiver audio amplifier | |
| JPH0257372B2 (ja) | ||
| US4812734A (en) | Current-mirror arrangement | |
| JPS6123689B2 (ja) | ||
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| US5218323A (en) | Transistor direct-coupled amplifier | |
| GB2100086A (en) | Circuit arrangement for the protection of the final state of an integrated circuit power amplifier for vertical deflection in television receivers | |
| US4152664A (en) | Constant power balance control and method | |
| JPH0326565B2 (ja) | ||
| SU1713083A1 (ru) | Выходной каскад усилител мощности | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS6121857Y2 (ja) | ||
| JPH05150847A (ja) | 電源回路 | |
| JPS6334338Y2 (ja) | ||
| JPS5950126B2 (ja) | 自動利得制御回路 | |
| JP2722769B2 (ja) | 利得制御回路 | |
| JPS6325769Y2 (ja) | ||
| JPH057886B2 (ja) | ||
| JPS6246326Y2 (ja) |