JP2628663B2 - 電流ミラー回路 - Google Patents
電流ミラー回路Info
- Publication number
- JP2628663B2 JP2628663B2 JP62309752A JP30975287A JP2628663B2 JP 2628663 B2 JP2628663 B2 JP 2628663B2 JP 62309752 A JP62309752 A JP 62309752A JP 30975287 A JP30975287 A JP 30975287A JP 2628663 B2 JP2628663 B2 JP 2628663B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- mirror circuit
- emitter
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 本発明は、互いに並列に配置した第１および第２岐路
を有する電流ミラー回路に関するものである。このよう
な電流ミラー回路は集積回路の一部を構成するようにす
るのが好ましい。
を有する電流ミラー回路に関するものである。このよう
な電流ミラー回路は集積回路の一部を構成するようにす
るのが好ましい。
上述した種類の電流ミラー回路はかなり以前から既知
である。これら電流ミラー回路は第１岐路に、一般にコ
レクタがベースに接続されたトランジスタより成るダイ
オードを具え、第２岐路に他のトランジスタのベース−
エミッタ接合を有している。この種類の電流ミラー回路
は入力電流に等しい出力電流（２つの岐路中のトランジ
スタの実効エミッタ面積が互いに等しい場合）を、或い
は入力電流よりも大きなまたは小さな倍率の出力電流
（第２岐路中のトランジスタの実効エミッタ面積が第１
岐路中のダイオード接続トランジスタのエミッタ面積に
比べてこの倍率だけ大きくなるかまたは小さくなった場
合）を生じる。しかし実際には、エミッタ面積比は約1:
10〜10:1の範囲の値に制限される。
である。これら電流ミラー回路は第１岐路に、一般にコ
レクタがベースに接続されたトランジスタより成るダイ
オードを具え、第２岐路に他のトランジスタのベース−
エミッタ接合を有している。この種類の電流ミラー回路
は入力電流に等しい出力電流（２つの岐路中のトランジ
スタの実効エミッタ面積が互いに等しい場合）を、或い
は入力電流よりも大きなまたは小さな倍率の出力電流
（第２岐路中のトランジスタの実効エミッタ面積が第１
岐路中のダイオード接続トランジスタのエミッタ面積に
比べてこの倍率だけ大きくなるかまたは小さくなった場
合）を生じる。しかし実際には、エミッタ面積比は約1:
10〜10:1の範囲の値に制限される。
本発明の目的は、出力電流と入力電流との比を上述し
た範囲以外にもしうる電流ミラー回路を提供せんとする
にある。
た範囲以外にもしうる電流ミラー回路を提供せんとする
にある。
本発明は、互いに並列に配置された第１および第２岐
路を有する電流ミラー回路において、第１岐路が直列接
続された２つのダイオードのみを以って構成され、第２
岐路が２つのトランジスタのベース−エミッタ通路の直
列回路のみを以って構成され、これらトランジスタのう
ちの一方のトランジスタのエミッタ電流が他方のトラン
ジスタのベース電流の全てを構成するようになっている
ことを特徴とする。
路を有する電流ミラー回路において、第１岐路が直列接
続された２つのダイオードのみを以って構成され、第２
岐路が２つのトランジスタのベース−エミッタ通路の直
列回路のみを以って構成され、これらトランジスタのう
ちの一方のトランジスタのエミッタ電流が他方のトラン
ジスタのベース電流の全てを構成するようになっている
ことを特徴とする。
本発明の電流ミラー回路によれば、第１および第２岐
路の電流間の比が第２岐路中の前記の他方のトランジス
タの電流利得（電流増幅度）の平方根に比例するという
特別な利点が得られる。１つの集積回路のトランジスタ
の電流利得は基本的に同じであるが、同じ型の２つの集
積回路のトランジスタの電流利得は、特にこれら２つの
集積回路を同じウエファから形成しない場合に互いに可
成り相違する場合がある。回路の種類が異なる場合に
は、電流利得の平方根或いはこの平方根の逆数によって
も変動せしめられる一般に不所望な零入力電流がある。
路の電流間の比が第２岐路中の前記の他方のトランジス
タの電流利得（電流増幅度）の平方根に比例するという
特別な利点が得られる。１つの集積回路のトランジスタ
の電流利得は基本的に同じであるが、同じ型の２つの集
積回路のトランジスタの電流利得は、特にこれら２つの
集積回路を同じウエファから形成しない場合に互いに可
成り相違する場合がある。回路の種類が異なる場合に
は、電流利得の平方根或いはこの平方根の逆数によって
も変動せしめられる一般に不所望な零入力電流がある。
この点で、ドイツ連邦共和国特許第3035272号明細書
の第３図から非直線電流増幅器が知られており、この増
幅器は第１岐路に２つのダイオードの直列回路を有する
とともにこの第１岐路と並列の第２岐路に第１トランジ
スタのベース−エミッタ通路を有し、このベース−エミ
ッタ通路が電流源と第２トランジスタのベース−エミッ
タ通路との並列回路と直列に配置されているということ
を銘記すべきである。この既知の回路配置では、出力電
流が入力電流の自乗となり、一方本発明によれば入力電
流と出力電流との互いの比が一定となる。
の第３図から非直線電流増幅器が知られており、この増
幅器は第１岐路に２つのダイオードの直列回路を有する
とともにこの第１岐路と並列の第２岐路に第１トランジ
スタのベース−エミッタ通路を有し、このベース−エミ
ッタ通路が電流源と第２トランジスタのベース−エミッ
タ通路との並列回路と直列に配置されているということ
を銘記すべきである。この既知の回路配置では、出力電
流が入力電流の自乗となり、一方本発明によれば入力電
流と出力電流との互いの比が一定となる。
本発明による電流ミラー回路の他の実施例では、この
電流ミラー回路が集積回路中の零入力電流を補償するの
に用いられ、この零入力電流は集積回路中の他の回路ト
ランジスタの電流利得の平方根或いはこの平方根の逆数
に比例しているものであるようにする。
電流ミラー回路が集積回路中の零入力電流を補償するの
に用いられ、この零入力電流は集積回路中の他の回路ト
ランジスタの電流利得の平方根或いはこの平方根の逆数
に比例しているものであるようにする。
図面につき本発明を説明する。
第１図に示す本発明による電流ミラー回路の第１岐路
は同一方向に向けた２つの直列接続ダイオードを有して
おり、これらダイオードはコレクタおよびベース端子を
短絡させたnpnトランジスタ１および２を以って構成さ
れている。
は同一方向に向けた２つの直列接続ダイオードを有して
おり、これらダイオードはコレクタおよびベース端子を
短絡させたnpnトランジスタ１および２を以って構成さ
れている。
第２岐路は２つのnpnトランジスタ３および４を有
し、直列接続されたこれらのベース−エミッタ通路が前
記の直列接続ダイオード1,2と並列に配置されている。
トランジスタ３のベースはトランジスタ１のコレクタ−
ベース端子に接続され、この相互接続点が電流ミラー回
路の接続端子（第１端子）５を構成している。更に、ト
ランジスタ３のエミッタはトランジスタ４のベースに接
続され、トランジスタ４のエミッタがトランジスタ２の
エミッタに接続されている。トランジスタ２および４の
エミッタ間の相互接続点は電流ミラー回路の他の接続端
子（第２端子）６を構成している。
し、直列接続されたこれらのベース−エミッタ通路が前
記の直列接続ダイオード1,2と並列に配置されている。
トランジスタ３のベースはトランジスタ１のコレクタ−
ベース端子に接続され、この相互接続点が電流ミラー回
路の接続端子（第１端子）５を構成している。更に、ト
ランジスタ３のエミッタはトランジスタ４のベースに接
続され、トランジスタ４のエミッタがトランジスタ２の
エミッタに接続されている。トランジスタ２および４の
エミッタ間の相互接続点は電流ミラー回路の他の接続端
子（第２端子）６を構成している。
電流ミラー回路の更に他の接続端子（第３端子）７は
トランジスタ４のコレクタを以って構成され、これがト
ランジスタ３のコレクタに接続されている。トランジス
タ３のコレクタ電流はトランジスタ４のコレクタ電流よ
りも可成り小さい為、前述したトランジスタ３のコレク
タへの接続は省略することができる。
トランジスタ４のコレクタを以って構成され、これがト
ランジスタ３のコレクタに接続されている。トランジス
タ３のコレクタ電流はトランジスタ４のコレクタ電流よ
りも可成り小さい為、前述したトランジスタ３のコレク
タへの接続は省略することができる。
以下の計算に対しては、４つのトランジスタ１〜４が
同じ特性を有しているものとする。トランジスタ４のエ
ミッタ電流I4はトランジスタ３のエミッタ電流にトラン
ジスタ４の電流利得（電流増幅度）Ｂを乗じた値に等し
い。トランジスタのベース−エミッタ電圧とエミッタ電
流との間の指数関数的な関係の為に次式（１）が成立
つ。
同じ特性を有しているものとする。トランジスタ４のエ
ミッタ電流I4はトランジスタ３のエミッタ電流にトラン
ジスタ４の電流利得（電流増幅度）Ｂを乗じた値に等し
い。トランジスタのベース−エミッタ電圧とエミッタ電
流との間の指数関数的な関係の為に次式（１）が成立
つ。
U4−U3＝UTlnB …（１） ここにU3およびU4はそれぞれトランジスタ３および４
のベース−エミッタ電圧であり、UTは室温で約25.5mVで
ある熱電圧である。更に次式（２）が成立つ。
のベース−エミッタ電圧であり、UTは室温で約25.5mVで
ある熱電圧である。更に次式（２）が成立つ。
U3＝U1−Ud …（２） ここにU1はダイオード接続されたトランジスタ１のベ
ース−エミッタ電圧であり、Udはトランジスタ３のエミ
ッタとトランジスタ１のエミッタとの間の電圧である。
同様に次式（３）が成立つ。
ース−エミッタ電圧であり、Udはトランジスタ３のエミ
ッタとトランジスタ１のエミッタとの間の電圧である。
同様に次式（３）が成立つ。
U4＝U2＋Ud …（３） ここにU2はトランジスタ２のベース−エミッタ電圧で
ある。ダイオード接続されたトランジスタ１および２は
同じ電流を流す為、このことは次式（４）を意味する。
ある。ダイオード接続されたトランジスタ１および２は
同じ電流を流す為、このことは次式（４）を意味する。
U1＝U2 …（４） 式（３）によれば、トランジスタ４のベース−エミッ
タ電圧はトランジスタ２のベース−エミッタ電圧よりも
Udだけ高い為、エミッタ電流とベース−エミッタ電圧と
の間の指数関数的な関係を考慮することにより次式
（５）が得られる。
タ電圧はトランジスタ２のベース−エミッタ電圧よりも
Udだけ高い為、エミッタ電流とベース−エミッタ電圧と
の間の指数関数的な関係を考慮することにより次式
（５）が得られる。
I4/I1＝exp（Ud/UT） …（５） ここにI4はトランジスタ４のエミッタ電流であり、I1
はトランジスタ１および２のそれぞれのエミッタ電流で
ある。式（２），（３）および（４）から次式（６）が
得られる。
はトランジスタ１および２のそれぞれのエミッタ電流で
ある。式（２），（３）および（４）から次式（６）が
得られる。
U4−U3＝2Ud …（６） 式（１）および（６）により次式（７）が得られる。
Ud＝0.5UtlnB …（７） 式（７）を式（５）に挿入することにより次式（８）
が得られる。
が得られる。
電流I1は第１端子５を流れる電流にほぼ等しく（偏差
は1/1000のレンジである）、トランジスタI4のエミッタ
電流は第３端子７を流れる電流にほぼ等しい為、このこ
とは第３端子７を流れる電流は第１端子５を流れる電流
の であるということを意味する。
は1/1000のレンジである）、トランジスタI4のエミッタ
電流は第３端子７を流れる電流にほぼ等しい為、このこ
とは第３端子７を流れる電流は第１端子５を流れる電流
の であるということを意味する。
上記の関係式に対してはすべてのトランジスタが同一
であるものと仮定した。しかし、トランジスタ１および
３が同一であり、これらトランジスタのエミッタ面積
が、互いに同一のトランジスタ２および４と異なるよう
にするか、或いはトランジスタ３および４を同一とし、
これらトランジスタの電流利得がトランジスタ１および
２と異なるようにすることもできる。また４つのすべて
のトランジスタのエミッタ面積を互いに異ならせること
もできる。これらのいずれの場合にも、式（８）におけ
る値 に実効エミッタ面積に依存する倍率を乗じる必要があ
る。
であるものと仮定した。しかし、トランジスタ１および
３が同一であり、これらトランジスタのエミッタ面積
が、互いに同一のトランジスタ２および４と異なるよう
にするか、或いはトランジスタ３および４を同一とし、
これらトランジスタの電流利得がトランジスタ１および
２と異なるようにすることもできる。また４つのすべて
のトランジスタのエミッタ面積を互いに異ならせること
もできる。これらのいずれの場合にも、式（８）におけ
る値 に実効エミッタ面積に依存する倍率を乗じる必要があ
る。
入力電流は第１端子５に供給でき、この入力電流に比
例し第３端子７を流れる電流が更に処理される（この場
合第２端子６を例えば大地に接続することができる）
も、第２端子６を流れる電流も更に処理されるようにす
ることができる。その理由は、この第２端子６を流れる
電流は少なくとも殆ど電流I4に相当する為である。同様
に、入力電流を端子６に供給し、出力電流を端子５から
取出するようにすることもできる。この場合には、出力
電流は入力電流の となる。
例し第３端子７を流れる電流が更に処理される（この場
合第２端子６を例えば大地に接続することができる）
も、第２端子６を流れる電流も更に処理されるようにす
ることができる。その理由は、この第２端子６を流れる
電流は少なくとも殆ど電流I4に相当する為である。同様
に、入力電流を端子６に供給し、出力電流を端子５から
取出するようにすることもできる。この場合には、出力
電流は入力電流の となる。
第２図は、振幅変調復調器と関連させて用いた本発明
による電流ミラー回路の一好適例を示す。この回路は２
つの岐路を有し、これら岐路はそれぞれ２つのnpnトラ
ンジスタ11,12および13,14のコレクタ−エミッタ通路の
直列回路を有し、これら直列回路は直流電流源15に接続
されている。一方の岐路におけるトランジスタ11はトラ
ンジスタ15のコレクタ−エミッタ通路より成る前記の直
流電流源に直接接続されているも、他方の岐路における
トランジスタ14のエミッタは抵抗16を経てこの直流電流
源に接続されている。更に、エミッタが直流電流源15に
それぞれ直接および抵抗16を経て接続されているこれら
トランジスタ11および14のベース端子はそれぞれ他方の
岐路におけるトランジスタのエミッタに接続する。この
ことはトランジスタ14のベースがトランジスタ12のエミ
ッタに接続され、トランジスタ11のベースがトランジス
タ13のエミッタに接続されているということを意味す
る。
による電流ミラー回路の一好適例を示す。この回路は２
つの岐路を有し、これら岐路はそれぞれ２つのnpnトラ
ンジスタ11,12および13,14のコレクタ−エミッタ通路の
直列回路を有し、これら直列回路は直流電流源15に接続
されている。一方の岐路におけるトランジスタ11はトラ
ンジスタ15のコレクタ−エミッタ通路より成る前記の直
流電流源に直接接続されているも、他方の岐路における
トランジスタ14のエミッタは抵抗16を経てこの直流電流
源に接続されている。更に、エミッタが直流電流源15に
それぞれ直接および抵抗16を経て接続されているこれら
トランジスタ11および14のベース端子はそれぞれ他方の
岐路におけるトランジスタのエミッタに接続する。この
ことはトランジスタ14のベースがトランジスタ12のエミ
ッタに接続され、トランジスタ11のベースがトランジス
タ13のエミッタに接続されているということを意味す
る。
トランジスタ13のコレクタ電流は、出力電流がトラン
ジスタ13のコレクタ電流の２倍であるnpnトランジスタ
電流ミラー回路を経て出力抵抗17に供給される。この出
力抵抗17の、このpnpトランジスタ電流ミラー回路側と
は反対側の端部は接地されている。
ジスタ13のコレクタ電流の２倍であるnpnトランジスタ
電流ミラー回路を経て出力抵抗17に供給される。この出
力抵抗17の、このpnpトランジスタ電流ミラー回路側と
は反対側の端部は接地されている。
第２図の回路の入力端子18および19はトランジスタ12
および13のベース端子に接続されているとともに、振幅
変調信号を生じる信号線（図示せず）に接続される。こ
れらトランジスタのベース電流を無視しうる場合には、
入力端子18における電位が入力端子19における電位に比
べて正である場合のみトランジスタ13がコレクタ電流を
流す。これにより整流が行われる為、出力抵抗17に結合
されたフィルタ（図示せず）により、特に制御の目的に
用いうる直流電圧を取合すことができる。
および13のベース端子に接続されているとともに、振幅
変調信号を生じる信号線（図示せず）に接続される。こ
れらトランジスタのベース電流を無視しうる場合には、
入力端子18における電位が入力端子19における電位に比
べて正である場合のみトランジスタ13がコレクタ電流を
流す。これにより整流が行われる為、出力抵抗17に結合
されたフィルタ（図示せず）により、特に制御の目的に
用いうる直流電圧を取合すことができる。
しかし、トランジスタ11〜14のベース電流が無視しえ
ず、これらトランジスタの電流利得が有限である為に、
このことは実際に零入力電流Irが有効信号成分に重畳さ
れるということを意味する。この零入力電流は個々の回
路間のひろがりに依存し、制御作用に悪影響を及ぼすお
それがある。
ず、これらトランジスタの電流利得が有限である為に、
このことは実際に零入力電流Irが有効信号成分に重畳さ
れるということを意味する。この零入力電流は個々の回
路間のひろがりに依存し、制御作用に悪影響を及ぼすお
それがある。
この零入力電流は直流電流15によって生ぜしめられる
直流電流I0と次式（９）に応じたトランジスタ11〜14の
電流利得Ｂとにも依存する。
直流電流I0と次式（９）に応じたトランジスタ11〜14の
電流利得Ｂとにも依存する。
ここにＡは次式（10）に応じて直流電流I0と抵抗17の
値Ｒとに依存するファクタである。
値Ｒとに依存するファクタである。
抵抗値Ｒが、60Ωで直流電流I0が約2mAである場合に
は、ファクタＡは約0.5である為、零入力電流が電流ミ
ラー回路20で２倍にされた後、次式（11）の大きさの零
入力電流Irが出力抵抗に供給される。
は、ファクタＡは約0.5である為、零入力電流が電流ミ
ラー回路20で２倍にされた後、次式（11）の大きさの零
入力電流Irが出力抵抗に供給される。
従って、零入力電流Irは電流利得の平方根に反比例
し、従って装置間の広がりに影響を受ける。
し、従って装置間の広がりに影響を受ける。
この零入力電流は抵抗17に殆ど到達しえない。その理
由は、振幅変調復調器と相俟って集積回路の一部を構成
する第１図に示す回路によれば、零入力電流にほぼ等し
い値を有し電流利得に対する依存性が零入力電流と同じ
である直流電流が減算される為である。この目的の為に
第１図に示す電流ミラー回路の端子６が電流源21に接続
され、端子５が電流ミラー回路20の出力端と抵抗17との
間の相互接続点に接続されている。この電流源21はトラ
ンジスタ15と同じ特性を有するトランジスタのコレクタ
−エミッタ通路を以って構成され、この後者のトランジ
スタのベース−エミッタ通路がトランジスタ15のベース
−エミッタ通路と並列に配置されている為、電流源21の
トランジスタはトランジスタ15と同じバイアス源22に接
続される。従って、電流I0は端子６に供給される為、零
入力電流成分に相当する電流 がほぼ端子５を経て取出される。従って、端子18,19に
おける交流電圧に依存する有効成分のみが抵抗17を流
れ、この成分は装置のひろがりに依存せず従って制御目
的に用いうるようになる。
由は、振幅変調復調器と相俟って集積回路の一部を構成
する第１図に示す回路によれば、零入力電流にほぼ等し
い値を有し電流利得に対する依存性が零入力電流と同じ
である直流電流が減算される為である。この目的の為に
第１図に示す電流ミラー回路の端子６が電流源21に接続
され、端子５が電流ミラー回路20の出力端と抵抗17との
間の相互接続点に接続されている。この電流源21はトラ
ンジスタ15と同じ特性を有するトランジスタのコレクタ
−エミッタ通路を以って構成され、この後者のトランジ
スタのベース−エミッタ通路がトランジスタ15のベース
−エミッタ通路と並列に配置されている為、電流源21の
トランジスタはトランジスタ15と同じバイアス源22に接
続される。従って、電流I0は端子６に供給される為、零
入力電流成分に相当する電流 がほぼ端子５を経て取出される。従って、端子18,19に
おける交流電圧に依存する有効成分のみが抵抗17を流
れ、この成分は装置のひろがりに依存せず従って制御目
的に用いうるようになる。
トランジスタの幾何学的な大きさを変えることにより
トランジスタ21のコレクタ電流を半分にするか或いはト
ランジスタ３および４のエミッタ電流を２倍にする場合
には、零入力電流（および有効信号）を電流ミラー回路
20により２倍にする必要はない。npnトランジスタ１〜
４を有する電流ミラー回路はnpnトランジスタによって
も同様に構成しうる。
トランジスタ21のコレクタ電流を半分にするか或いはト
ランジスタ３および４のエミッタ電流を２倍にする場合
には、零入力電流（および有効信号）を電流ミラー回路
20により２倍にする必要はない。npnトランジスタ１〜
４を有する電流ミラー回路はnpnトランジスタによって
も同様に構成しうる。
第１図は、本発明による電流ミラー回路の一例を示す回
路図、 第２図は、振幅変調復調器における零入力電流を補償す
る為に本発明による電流ミラー回路をいかに用いるかを
示す回路図である。 １〜4,11〜14……トランジスタ ５〜７……端子、15,21……直流電流源 17……出力抵抗、18,19……入力端子 20……電流ミラー回路
路図、 第２図は、振幅変調復調器における零入力電流を補償す
る為に本発明による電流ミラー回路をいかに用いるかを
示す回路図である。 １〜4,11〜14……トランジスタ ５〜７……端子、15,21……直流電流源 17……出力抵抗、18,19……入力端子 20……電流ミラー回路
Claims (5)
- 【請求項１】互いに並列に配置された第１および第２岐
路を有する電流ミラー回路において、第１岐路が直列接
続された２つのダイオード（1,2）のみを以って構成さ
れ、第２岐路が２つのトランジスタ（3,4）のベース−
エミッタ通路の直列回路のみを以って構成され、これら
トランジスタのうちの一方のトランジスタのエミッタ電
流が他方のトランジスタのベース電流の全てを構成する
ようになっていることを特徴とする電流ミラー回路。 - 【請求項２】特許請求の範囲第１項に記載の電流ミラー
回路において、入力電流が前記の２つの岐路間の相互接
続点（６）に供給され、この相互接続点には前記の第２
岐路中のトランジスタ（４）のエミッタが接続され、出
力電流が前記の２つの岐路の他の相互接続点（５）から
取出されるようになっていることを特徴とする電流ミラ
ー回路。 - 【請求項３】特許請求の範囲第１項に記載の電流ミラー
回路において、入力電流が前記の２つの岐路間の相互接
続点（５）に供給され、この相互接続点は前記の第２岐
路中のトランジスタ（３）のベースに接続されており、
出力電流は前記の２つの岐路の他の相互接続点（６）か
ら、或いはこの他の相互接続点（６）にエミッタが接続
されている第２岐路中のトランジスタ（４）のコレクタ
（７）から取出されるようになっていることを特徴とす
る電流ミラー回路。 - 【請求項４】特許請求の範囲第３項に記載の電流ミラー
回路において、前記の第２岐路の２つのトランジスタ
（3,4）のコレクタが相互接続されていることを特徴と
する電流ミラー回路。 - 【請求項５】特許請求の範囲第１項に記載の電流ミラー
回路において、この電流ミラー回路が集積回路中の零入
力電流を補償するのに用いられ、この零入力電流は集積
回路中の他の回路（11〜19）のトランジスタの電流利得
の平方根或いはこの平方根の逆数に比例しているもので
あることを特徴とする電流ミラー回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3642167.7 | 1986-12-10 | ||
| DE19863642167 DE3642167A1 (de) | 1986-12-10 | 1986-12-10 | Stromspiegelschaltung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63157215A JPS63157215A (ja) | 1988-06-30 |
| JP2628663B2 true JP2628663B2 (ja) | 1997-07-09 |
Family
ID=6315879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62309752A Expired - Lifetime JP2628663B2 (ja) | 1986-12-10 | 1987-12-09 | 電流ミラー回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4812734A (ja) |
| EP (1) | EP0275582B1 (ja) |
| JP (1) | JP2628663B2 (ja) |
| DE (2) | DE3642167A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5014010A (en) * | 1989-04-10 | 1991-05-07 | Texaco Inc. | Dual frequency microwave water cut monitoring means and method |
| DE4122029C1 (ja) * | 1991-07-03 | 1992-11-26 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
| US5122686A (en) * | 1991-07-18 | 1992-06-16 | Advanced Micro Devices, Inc. | Power reduction design for ECL outputs that is independent of random termination voltage |
| NL2004658C2 (nl) | 2010-05-04 | 2011-11-07 | Ppe Holland | Werkwijze, samenstel en inrichting voor het op een substraat aanbrengen van een gestructureerde laag. |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS514019Y1 (ja) * | 1970-11-21 | 1976-02-04 | ||
| US3868581A (en) * | 1973-07-20 | 1975-02-25 | Rca Corp | Current amplifier |
| DE2553431C3 (de) * | 1975-11-28 | 1980-10-02 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Referenzstromquelle zur Erzeugung eines temperaturunabhängigen Gleichstromes |
| JPS52113339U (ja) * | 1976-02-26 | 1977-08-29 | ||
| JPS5412351U (ja) * | 1977-06-27 | 1979-01-26 | ||
| US4103249A (en) * | 1977-10-31 | 1978-07-25 | Gte Sylvania Incorporated | Pnp current mirror |
| US4267519A (en) * | 1979-09-18 | 1981-05-12 | Rca Corporation | Operational transconductance amplifiers with non-linear component current amplifiers |
| DD156339A3 (de) * | 1981-01-12 | 1982-08-18 | Horst Elschner | Schaltungsanordnung fuer eine steuerbare stromquelle |
| JPS57160206A (en) * | 1981-03-27 | 1982-10-02 | Toshiba Corp | Fine current source circuit |
| JPS5880715A (ja) * | 1981-11-06 | 1983-05-14 | Toshiba Corp | 電流源回路 |
| JPS6369305A (ja) * | 1986-09-11 | 1988-03-29 | Seikosha Co Ltd | 電流増幅回路 |
-
1986
- 1986-12-10 DE DE19863642167 patent/DE3642167A1/de not_active Withdrawn
-
1987
- 1987-11-25 US US07/125,262 patent/US4812734A/en not_active Expired - Lifetime
- 1987-12-08 DE DE8787202445T patent/DE3774686D1/de not_active Expired - Lifetime
- 1987-12-08 EP EP87202445A patent/EP0275582B1/de not_active Expired - Lifetime
- 1987-12-09 JP JP62309752A patent/JP2628663B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4812734A (en) | 1989-03-14 |
| JPS63157215A (ja) | 1988-06-30 |
| EP0275582A1 (de) | 1988-07-27 |
| DE3642167A1 (de) | 1988-06-30 |
| DE3774686D1 (de) | 1992-01-02 |
| EP0275582B1 (de) | 1991-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| GB1453732A (en) | Current mirror amplifiers | |
| US4636744A (en) | Front end of an operational amplifier | |
| CA1183893A (en) | Operational rectifier and bias generator | |
| JPS6412405B2 (ja) | ||
| JP2628663B2 (ja) | 電流ミラー回路 | |
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4237426A (en) | Transistor amplifier | |
| US3533007A (en) | Difference amplifier with darlington input stages | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| CA2371066A1 (en) | Overvoltage protection | |
| JPS6154286B2 (ja) | ||
| JPS5857814A (ja) | 電子インピ−ダンス装置 | |
| EP0508711B1 (en) | Transistor direct-coupled amplifier | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JP2614272B2 (ja) | フィルター回路 | |
| US5015967A (en) | Integratable amplifier circuit | |
| JPS6325769Y2 (ja) | ||
| JPH0828627B2 (ja) | 増幅回路 | |
| EP0091996B1 (en) | An electric circuit for detecting the maximum value of a plurality of input currents and a signal processing circuit employing it. | |
| JPH0134423Y2 (ja) | ||
| JPS628987B2 (ja) | ||
| JPH02101809A (ja) | 電流増幅装置 |