JPS63157215A - 電流ミラー回路 - Google Patents
電流ミラー回路Info
- Publication number
- JPS63157215A JPS63157215A JP62309752A JP30975287A JPS63157215A JP S63157215 A JPS63157215 A JP S63157215A JP 62309752 A JP62309752 A JP 62309752A JP 30975287 A JP30975287 A JP 30975287A JP S63157215 A JPS63157215 A JP S63157215A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- mirror circuit
- emitter
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、互いに並列に配置した第１および第２岐路を
有する電流ミラー回路に関するものである。このような
電流ミラー回路は集積回路の一部を構成するようにする
のが好ましい。
有する電流ミラー回路に関するものである。このような
電流ミラー回路は集積回路の一部を構成するようにする
のが好ましい。
上述した種類の電流ミラー回路はかなり以前から既知で
ある。これら電流ミラー回路は第１岐路に、一般にコレ
クタがベースに接続されたトランジスタより成るダイオ
ードを具え、第２岐路に他のトランジスタのベース−エ
ミッタ接合を有している。この種類の電流ミラー回路は
入力電流に等しい出力電流（２つの岐路中のトランジス
タの実効エミッタ面積が互いに等しい場合）を、或いは
入力電流よりも大きなまたは小さな倍率の出力電流（第
２岐路中のトランジスタの実効エミッタ面積が第１岐路
中のダイオード接続トランジスタのエミッタ面積に比べ
てこの倍率だけ大きくなるかまたは小さくなった場合）
を生じる。しかし実際には、エミツタ面積比は約１：１
０〜１０：１の範囲の値に制限される。
ある。これら電流ミラー回路は第１岐路に、一般にコレ
クタがベースに接続されたトランジスタより成るダイオ
ードを具え、第２岐路に他のトランジスタのベース−エ
ミッタ接合を有している。この種類の電流ミラー回路は
入力電流に等しい出力電流（２つの岐路中のトランジス
タの実効エミッタ面積が互いに等しい場合）を、或いは
入力電流よりも大きなまたは小さな倍率の出力電流（第
２岐路中のトランジスタの実効エミッタ面積が第１岐路
中のダイオード接続トランジスタのエミッタ面積に比べ
てこの倍率だけ大きくなるかまたは小さくなった場合）
を生じる。しかし実際には、エミツタ面積比は約１：１
０〜１０：１の範囲の値に制限される。
本発明の目的は、出力電流と入力電流との比を上述した
範囲以外にもしうる電流ミラー回路を提供せんとするに
ある。
範囲以外にもしうる電流ミラー回路を提供せんとするに
ある。
本発明は、互いに並列に配置された第１および第２岐路
を有する電流ミラー回路において、第１岐路が直列接続
された２つのダイオードを有し、第２岐路が２つのトラ
ンジスタのベース−エミッタ通路の直列回路を有し、こ
れらトランジスタのうちの一方のトランジスタのエミッ
タ電流が他方のトランジスタのベース電流を構成するよ
うになっていることを特徴とする。
を有する電流ミラー回路において、第１岐路が直列接続
された２つのダイオードを有し、第２岐路が２つのトラ
ンジスタのベース−エミッタ通路の直列回路を有し、こ
れらトランジスタのうちの一方のトランジスタのエミッ
タ電流が他方のトランジスタのベース電流を構成するよ
うになっていることを特徴とする。
本発明の電流ミラー回路によれば、第１および第２岐路
の電流間の比が第２岐路中の前記の他方のトランジスタ
の電流利得（電流増幅度）の平方根に比例するという特
別な利点が得られる。１つの集積回路のトランジスタの
電流利得は基本的に同じであるが、同じ型の２つの集積
回路のトランジスタの電流利得は、特にこれら２つの集
積回路を同じウェファから形成しない場合に互いに可成
り相違する場合がある。回路の種類が異なる場合には、
電流利得の平方根或いはこの平方根の逆数によっても変
動せしめられる一般に不所望な零入力電流がある。
の電流間の比が第２岐路中の前記の他方のトランジスタ
の電流利得（電流増幅度）の平方根に比例するという特
別な利点が得られる。１つの集積回路のトランジスタの
電流利得は基本的に同じであるが、同じ型の２つの集積
回路のトランジスタの電流利得は、特にこれら２つの集
積回路を同じウェファから形成しない場合に互いに可成
り相違する場合がある。回路の種類が異なる場合には、
電流利得の平方根或いはこの平方根の逆数によっても変
動せしめられる一般に不所望な零入力電流がある。
この点で、ドイツ連邦共和国特許第３０３５２７２号明
細書の第３図から非直線電流増幅器が知られており、こ
の増幅器は第１岐路に２つのグイ、オードの直列回路を
有するとともにこの第１岐路と並列の第２岐路に第１ト
ランジスタのベース−エミッタ通路を有し、このベース
−エミッタ通路が電流源と第２トランジスタのベース−
エミッタ通路との並列回路と直列に配置されているとい
うことを銘記すべきである。この既知の回路配置では、
出力電流が入力電流の自乗となり、−力木発明によれば
入力電流と出力電流との互いの比が一定となる。
細書の第３図から非直線電流増幅器が知られており、こ
の増幅器は第１岐路に２つのグイ、オードの直列回路を
有するとともにこの第１岐路と並列の第２岐路に第１ト
ランジスタのベース−エミッタ通路を有し、このベース
−エミッタ通路が電流源と第２トランジスタのベース−
エミッタ通路との並列回路と直列に配置されているとい
うことを銘記すべきである。この既知の回路配置では、
出力電流が入力電流の自乗となり、−力木発明によれば
入力電流と出力電流との互いの比が一定となる。
本発明による電流ミラー回路の他の実施例では、この電
流ミラー回路が集積回路中の零入力電流を補償するのに
用いられ、この零入力電流は集積回路中の他の回路のト
ランジスタの電流利得の平方根或いはこの平方根の逆数
に比例しているものであるようにする。
流ミラー回路が集積回路中の零入力電流を補償するのに
用いられ、この零入力電流は集積回路中の他の回路のト
ランジスタの電流利得の平方根或いはこの平方根の逆数
に比例しているものであるようにする。
図面につき本発明を説明する。
第１図に示す本発明による電流ミラー回路の第１岐路は
同一方向に向けた２つの直列接続ダイオードを有してお
り、これらダイオードはコレクタおよびベース電流を短
絡させたｎｐｎ ）ランジスタ１および２を以って構
成されている。
同一方向に向けた２つの直列接続ダイオードを有してお
り、これらダイオードはコレクタおよびベース電流を短
絡させたｎｐｎ ）ランジスタ１および２を以って構
成されている。
第２岐路は２つのｎｐｎ ）ランジスク３および４を
有し、直列接続されたこれらのベース−エミッタ通路が
前記の直列接続ダイオード１． ２と並列に配置されて
いる。トランジスタ３のベースはトランジスタ１のコレ
クターベース電流に接続され、この相互接続点が電流ミ
ラー回路の接続電流（第１電流）５を構成している。更
に、トランジスタ３のエミッタはトランジスタ４のベー
スに接続され、トランジスタ４のエミッタがトランジス
タ２のエミッタに接続されている。トランジスタ２およ
び４のエミッタ間の相互接続点は電流ミラー回路の他の
接続電流（第２電流）６を構成している。
有し、直列接続されたこれらのベース−エミッタ通路が
前記の直列接続ダイオード１． ２と並列に配置されて
いる。トランジスタ３のベースはトランジスタ１のコレ
クターベース電流に接続され、この相互接続点が電流ミ
ラー回路の接続電流（第１電流）５を構成している。更
に、トランジスタ３のエミッタはトランジスタ４のベー
スに接続され、トランジスタ４のエミッタがトランジス
タ２のエミッタに接続されている。トランジスタ２およ
び４のエミッタ間の相互接続点は電流ミラー回路の他の
接続電流（第２電流）６を構成している。
電流ミラー回路の更に他の接続電流（第３電流）７はト
ランジスタ４のコレクタを以って構成され、これがトラ
ンジスタ３のコレクタに接続されている。トランジスタ
３のコレクタ電流はトランジスタ４のコレクタ電流より
も可成り小さい為、前述したトランジスタ３のコレクタ
への接続は省略することができる。
ランジスタ４のコレクタを以って構成され、これがトラ
ンジスタ３のコレクタに接続されている。トランジスタ
３のコレクタ電流はトランジスタ４のコレクタ電流より
も可成り小さい為、前述したトランジスタ３のコレクタ
への接続は省略することができる。
以下の計算に対しては、４つのトランジスタ１〜４が同
じ特性を有しているものとする。トランジスタ４のエミ
ッタ電流Ｉ４はトランジスタ３のエミッタ電流にトラン
ジスタ４の電流利得（電流増幅度）Ｂを乗じた値に等し
い。トランジスタのベース−エミッタ電圧とエミッタ電
流との間の指数関数的な関係の為に次式（１）が成立つ
。
じ特性を有しているものとする。トランジスタ４のエミ
ッタ電流Ｉ４はトランジスタ３のエミッタ電流にトラン
ジスタ４の電流利得（電流増幅度）Ｂを乗じた値に等し
い。トランジスタのベース−エミッタ電圧とエミッタ電
流との間の指数関数的な関係の為に次式（１）が成立つ
。
１４ Ｕｓ＝ ＵＴ Ｉｎ Ｂ
・・・ （１）ここに０３およびＵ、はそれぞれトラ
ンジスタ３および４のベースーエミ゛ツタ電圧であり、
ＵＴは室温で約２５．５ｍＶである熱電圧である。更に
次式（２）が成立つ。
・・・ （１）ここに０３およびＵ、はそれぞれトラ
ンジスタ３および４のベースーエミ゛ツタ電圧であり、
ＵＴは室温で約２５．５ｍＶである熱電圧である。更に
次式（２）が成立つ。
Ｕ３＝ＩＩＩ Ｌ ・・・ （２）こ
こにＵｌはダイオード接続されたトランジスタｌのベー
ス−エミッタ電圧であり、Ｕｄはトランジスタ３のエミ
ッタとトランジスタ１のエミッタとの間の電圧である。
こにＵｌはダイオード接続されたトランジスタｌのベー
ス−エミッタ電圧であり、Ｕｄはトランジスタ３のエミ
ッタとトランジスタ１のエミッタとの間の電圧である。
同様に次式（３）が成立つ。
Ｕ４＝Ｕ、＋ ｔｌｄ ・（３）ここに０２
はトランジスタ２のベース−エミッタ電圧である。ダイ
オード接続されたトランジスタ１および２は同じ電流を
流す為、このことは次式（４）を意味する。
はトランジスタ２のベース−エミッタ電圧である。ダイ
オード接続されたトランジスタ１および２は同じ電流を
流す為、このことは次式（４）を意味する。
（Ｉｌ＝ Ｔｏ ・・・ （４）式（３）
によれば、トランジスタ４のベース−エミッタ電圧はト
ランジスタ２のベース−エミッタ電圧よりもＵ、だけ高
い為、エミッタ電流とベース−エミッタ電圧との間の指
数関数的な関係を考慮することにより次式（５）が得ら
れる。
によれば、トランジスタ４のベース−エミッタ電圧はト
ランジスタ２のベース−エミッタ電圧よりもＵ、だけ高
い為、エミッタ電流とベース−エミッタ電圧との間の指
数関数的な関係を考慮することにより次式（５）が得ら
れる。
＋４／ ＩＩ ＝ ｅｘｐ （Ｕｄ／ Ｉｔ） ・・
・（５）ここに１．はトランジスタ４のエミッタ電流で
あり、１１はトランジスタｌおよび２のそれぞ′れのエ
ミッタ電流である。式（２）、 （３）および（４）か
ら次式（６）が得られる。
・（５）ここに１．はトランジスタ４のエミッタ電流で
あり、１１はトランジスタｌおよび２のそれぞ′れのエ
ミッタ電流である。式（２）、 （３）および（４）か
ら次式（６）が得られる。
υ４ Ｕｓ＝２Ｕｄ ・・・ （６）式
（１）および（６）により次式（７）が得られる。
（１）および（６）により次式（７）が得られる。
Ｕｄ＝ ０．５ｕｔ Ｉｎ Ｂ ＝・（７）式（７
）を式（５）に挿入することにより次式（８）が得られ
る。
）を式（５）に挿入することにより次式（８）が得られ
る。
、、／ｉ、＝ｆｉ ・・・ （８）電流Ｉ、は
第１電流５を流れる電流にほぼ等しく（偏差は１／１０
００のレンジである）、トランジスタ１４のエミッタ電
流は第３電流７を流れる電流にほぼ等しい為、このこと
は第３電流７を流れる電流は第１電流５を流れる電流の
（Ｖ倍であるということを意味する。
第１電流５を流れる電流にほぼ等しく（偏差は１／１０
００のレンジである）、トランジスタ１４のエミッタ電
流は第３電流７を流れる電流にほぼ等しい為、このこと
は第３電流７を流れる電流は第１電流５を流れる電流の
（Ｖ倍であるということを意味する。
上記の関係式に対してはすべてのトランジスタが同一で
あるものと仮定した。しかし、トランジスタｌおよび３
が同一であり、これらトランジスタのエミッタ面積が、
互いに同一のトランジスタ２および４と異なるようにす
るか、或いはトランジスタ３および４を同一とし、これ
らトランジスタの電流利得がトランジスタ１および２と
異なるようにすることもできる。また４つのすべてのト
ランジスタのエミッタ面積を互いに異ならせることもで
きる。これらのいずれの場合にも、式（８）における値
ＪＫに実効エミッタ面積に依存する倍率を乗じる必要が
ある。
あるものと仮定した。しかし、トランジスタｌおよび３
が同一であり、これらトランジスタのエミッタ面積が、
互いに同一のトランジスタ２および４と異なるようにす
るか、或いはトランジスタ３および４を同一とし、これ
らトランジスタの電流利得がトランジスタ１および２と
異なるようにすることもできる。また４つのすべてのト
ランジスタのエミッタ面積を互いに異ならせることもで
きる。これらのいずれの場合にも、式（８）における値
ＪＫに実効エミッタ面積に依存する倍率を乗じる必要が
ある。
入力電流は第１電流５に供給でき、この入力電流に比例
し第３電流７を流れる電流が更に処理される（この場合
第２電流６を例えば大地に接続することができる）も、
第２電流６を流れる電流も更に処理されるようにするこ
とができる。その理由は、この第２電流６を流れる電流
は少なくとも殆ど電流Ｉ４に相当する為である。同様に
、入力電流を電流６に供給し、出力・電流を電流５から
取出するようにすることもできる。この場合には、出力
電流は入力電流の１／Ｆ倍となる。
し第３電流７を流れる電流が更に処理される（この場合
第２電流６を例えば大地に接続することができる）も、
第２電流６を流れる電流も更に処理されるようにするこ
とができる。その理由は、この第２電流６を流れる電流
は少なくとも殆ど電流Ｉ４に相当する為である。同様に
、入力電流を電流６に供給し、出力・電流を電流５から
取出するようにすることもできる。この場合には、出力
電流は入力電流の１／Ｆ倍となる。
第２図は、振幅変調復調器と関連させて用いた本発明に
よる電流ミラー回路の一好適例を示す。
よる電流ミラー回路の一好適例を示す。
この回路は２つの岐路を有し、これら岐路はそれぞれ２
つのｎｐｎ ）ランジスタ１１．１２および１３．１
４のコレクターエミッタ通路の直列回路を有し、これら
直列回路は直流電流源１５に接続されている。
つのｎｐｎ ）ランジスタ１１．１２および１３．１
４のコレクターエミッタ通路の直列回路を有し、これら
直列回路は直流電流源１５に接続されている。
一方の岐路におけるトランジスタ１１はトランジスタ１
５のコレクターエミッタ通路より成る前記の直流電流源
に直接接続されているも、他方の岐路におけるトランジ
スタ１４のエミッタは抵抗１６を経てこの直流電流源に
接続されている。更に、エミッタが直流電流源１５にそ
れぞれ直接および抵抗１６を経て接続されているこれら
トランジスタ１１および１４のベース電流はそれぞれ他
方の岐路におけるトランジスタのエミッタに接続する。
５のコレクターエミッタ通路より成る前記の直流電流源
に直接接続されているも、他方の岐路におけるトランジ
スタ１４のエミッタは抵抗１６を経てこの直流電流源に
接続されている。更に、エミッタが直流電流源１５にそ
れぞれ直接および抵抗１６を経て接続されているこれら
トランジスタ１１および１４のベース電流はそれぞれ他
方の岐路におけるトランジスタのエミッタに接続する。
このことはトランジスタ１４のベースがトランジスタ１
２のエミッタに接続され、トランジスタ１１のベースが
トランジスタ１３のエミッタに接続されているというこ
とを意味する。
２のエミッタに接続され、トランジスタ１１のベースが
トランジスタ１３のエミッタに接続されているというこ
とを意味する。
トランジスタ１３のコレクタ電流は、出力電流がトラン
ジスタ１３のコレクタ電流の２倍であるｎｐｎトランジ
スタ電流ミラー回路を経て出力抵抗１７に供給される。
ジスタ１３のコレクタ電流の２倍であるｎｐｎトランジ
スタ電流ミラー回路を経て出力抵抗１７に供給される。
この出力抵抗１７の、このｐｎｐ ）ランジスタ電流
ミラー回路側とは反対側の端部は接地されている。
ミラー回路側とは反対側の端部は接地されている。
第２図の回路の入力電流１８および１９はトランジスタ
１２および１３のベース電流に接続されているとともに
、振幅変調信号を生じる信号源（図示せず）に接続され
る。これらトランジスタのベース電流を無視しうる場合
には、入力電流１８における電位が入力電流１９におけ
る電位に比べて正である場合のみトランジスタ１３がコ
レクタ電流を流す。これにより整流が行われる為、出力
抵抗１７に結合されたフィルタ（図示せず）により、特
に制御の目的に用いうる直流電圧を取出すことができる
。
１２および１３のベース電流に接続されているとともに
、振幅変調信号を生じる信号源（図示せず）に接続され
る。これらトランジスタのベース電流を無視しうる場合
には、入力電流１８における電位が入力電流１９におけ
る電位に比べて正である場合のみトランジスタ１３がコ
レクタ電流を流す。これにより整流が行われる為、出力
抵抗１７に結合されたフィルタ（図示せず）により、特
に制御の目的に用いうる直流電圧を取出すことができる
。
° しかじ、トランジスタ１１〜１４のベース電流が無
視しえず、これらトランジスタの電流利得が有限である
為に、このことは実際に零入力電流！、が有効信号成分
に重畳されるということを意味する。
視しえず、これらトランジスタの電流利得が有限である
為に、このことは実際に零入力電流！、が有効信号成分
に重畳されるということを意味する。
この零入力電流は個々の回路間のひろがりに依存し、制
御作用に悪影響を及ぼすおそれがある。
御作用に悪影響を及ぼすおそれがある。
この零入力電流は直流電流源１５によって生ぜしめられ
る直流電流Ｉ。と次式（９）に応じたトランジスタ１１
〜１４の電流利得Ｂとにも依存する。
る直流電流Ｉ。と次式（９）に応じたトランジスタ１１
〜１４の電流利得Ｂとにも依存する。
Ｉｒ／Ｉｏ＝Ａ／、／Ｔ ・（９）ここにＡは次
式αＱに応じて直流電流！。と抵抗１７の値Ｒとに依存
するファクタである。
式αＱに応じて直流電流！。と抵抗１７の値Ｒとに依存
するファクタである。
Ａ＝ｆｉ丁π ・・・α１
抵抗値Ｒが６０Ωで、直流電流Ｉ。が約２ｍＡである場
合には、ファクタＡは約０．５である為、零入力電流が
電流ミラー回路２０で２倍にされた後、次式０１）の大
きさの零入力電流■、が出力抵抗に供給される。
合には、ファクタＡは約０．５である為、零入力電流が
電流ミラー回路２０で２倍にされた後、次式０１）の大
きさの零入力電流■、が出力抵抗に供給される。
＋、＝＋ｏ／、／’Ｔ ・ Ｑυ従って、零
入力電流Ｉ、は電流利得の平方根に反比例し、従って装
置間の広がりに影響を受ける。
入力電流Ｉ、は電流利得の平方根に反比例し、従って装
置間の広がりに影響を受ける。
この零入力電流は抵抗１７に殆ど到達しえない。
その理由は、振幅変調復：Ａ器と相俟って集積回路の一
部を構成する第１図に示す回路によれば、零入力電流に
ほぼ等しい値を有し電流利得に対する依存性が零入力電
流と同じである直流電流が減算される為である。この目
的の為に第１図に示す電流ミラー回路の電流６が電流源
２１に接続され、電流５が電流ミラー回路２０の出力端
と抵抗１７との間の相互接続点に接続されている。この
電流源２１はトランジスタ１５と同じ特性を有するトラ
ンジスタのコレクターエミッタ通路を以って構成され、
この後者のトランジスタのベース−エミッタ通路がトラ
ンジスタ１５のベース−エミッタ通路と並列に配置され
ている為、電流源２１のトランジスタはトランジスタ１
５と同じバイアス源２２に接続される。
部を構成する第１図に示す回路によれば、零入力電流に
ほぼ等しい値を有し電流利得に対する依存性が零入力電
流と同じである直流電流が減算される為である。この目
的の為に第１図に示す電流ミラー回路の電流６が電流源
２１に接続され、電流５が電流ミラー回路２０の出力端
と抵抗１７との間の相互接続点に接続されている。この
電流源２１はトランジスタ１５と同じ特性を有するトラ
ンジスタのコレクターエミッタ通路を以って構成され、
この後者のトランジスタのベース−エミッタ通路がトラ
ンジスタ１５のベース−エミッタ通路と並列に配置され
ている為、電流源２１のトランジスタはトランジスタ１
５と同じバイアス源２２に接続される。
従って、電流ｆ０は電流６に供給される為、零入力電流
成分に相当する電流Ｉ。／Ｊ尼“゛がほぼ電流５を経て
取出される。従って、電流１８．１９における交流電圧
に依存する有効成分のみが抵抗１７を流れ、この成分は
装置のひろがりに依存せず従って制御目的に用いうるよ
うになる。
成分に相当する電流Ｉ。／Ｊ尼“゛がほぼ電流５を経て
取出される。従って、電流１８．１９における交流電圧
に依存する有効成分のみが抵抗１７を流れ、この成分は
装置のひろがりに依存せず従って制御目的に用いうるよ
うになる。
トランジスタの幾何学的な大きさを変えることによりト
ランジスタ２１のコレクタ電流を半分にするか或いはト
ランジスタ３および４のエミッタ電流を２倍にする場合
には、零入力電流（および有効信号）を電流ミラー回路
２０により２倍にする必要はない。ｎｐｎ ）ランジ
スタ１〜４を有する電流ミラー回路はｐｎｐ ）ラン
ジスタによっても同様に構成しうる。
ランジスタ２１のコレクタ電流を半分にするか或いはト
ランジスタ３および４のエミッタ電流を２倍にする場合
には、零入力電流（および有効信号）を電流ミラー回路
２０により２倍にする必要はない。ｎｐｎ ）ランジ
スタ１〜４を有する電流ミラー回路はｐｎｐ ）ラン
ジスタによっても同様に構成しうる。
第１図は、本発明による電流ミラー回路の一例を示す回
路図、 第２図は、振幅変調復調器における零入力電流を補償す
る為に本発明による電流ミラー回路をいかに用いるかを
示す回路図である。 １〜４．１１〜１４・・・トランジスタ５〜７・・・電
流 １５．２１・・・直流電流源１７・・・出力
抵抗 １８．１９・・・入力電流２０・・・電流
ミラー回路 Ｃコ ゛Ｔ
路図、 第２図は、振幅変調復調器における零入力電流を補償す
る為に本発明による電流ミラー回路をいかに用いるかを
示す回路図である。 １〜４．１１〜１４・・・トランジスタ５〜７・・・電
流 １５．２１・・・直流電流源１７・・・出力
抵抗 １８．１９・・・入力電流２０・・・電流
ミラー回路 Ｃコ ゛Ｔ
Claims (1)
- 【特許請求の範囲】 １、互いに並列に配置された第１および第２岐路を有す
る電流ミラー回路において、第１岐路が直列接続された
２つのダイオード（１，２）を有し、第２岐路が２つの
トランジスタ（３，４）のベース−エミッタ通路の直列
回路を有し、これらトランジスタのうちの一方のトラン
ジスタのエミッタ電流が他方のトランジスタのベース電
流を構成するようになっていることを特徴とする電流ミ
ラー回路。 ２、特許請求の範囲第１項に記載の電流ミラー回路にお
いて、入力電流が前記の２つの岐路間の相互接続点（６
）に供給され、この相互接続点には前記の第２岐路中の
トランジスタ（４）のエミッタが接続され、出力電流が
前記の２つの岐路の他の相互接続点（５）から取出され
るようになっていることを特徴とする電流ミラー回路。 ３、特許請求の範囲第１項に記載の電流ミラー回路にお
いて、入力電流が前記の２つの岐路間の相互接続点（５
）に供給され、この相互接続点は前記の第２岐路中のト
ランジスタ （３）のベースに接続されており、出力電流は前記の２
つの岐路の他の相互接続点（６）から、或いはこの他の
相互接続点（６）にエミッタが接続されている第２岐路
中のトランジスタ（４）のコレクタ（７）から取出され
るようになっていることを特徴とする電流ミラー回路。 ４、特許請求の範囲第３項に記載の電流ミラー回路にお
いて、前記の第２岐路の２つのトランジスタ（３，４）
のコレクタが相互接続されていることを特徴とする電流
ミラー回路。 ５、特許請求の範囲第１項に記載の電流ミラー回路にお
いて、この電流ミラー回路が集積回路中の零入力電流を
補償するのに用いられ、この零入力電流は集積回路中の
他の回路（１１〜１９）のトランジスタの電流利得の平
方根或いはこの平方根の逆数に比例しているものである
ことを特徴とする電流ミラー回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3642167.7 | 1986-12-10 | ||
| DE19863642167 DE3642167A1 (de) | 1986-12-10 | 1986-12-10 | Stromspiegelschaltung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63157215A true JPS63157215A (ja) | 1988-06-30 |
| JP2628663B2 JP2628663B2 (ja) | 1997-07-09 |
Family
ID=6315879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62309752A Expired - Lifetime JP2628663B2 (ja) | 1986-12-10 | 1987-12-09 | 電流ミラー回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4812734A (ja) |
| EP (1) | EP0275582B1 (ja) |
| JP (1) | JP2628663B2 (ja) |
| DE (2) | DE3642167A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5014010A (en) * | 1989-04-10 | 1991-05-07 | Texaco Inc. | Dual frequency microwave water cut monitoring means and method |
| DE4122029C1 (ja) * | 1991-07-03 | 1992-11-26 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
| US5122686A (en) * | 1991-07-18 | 1992-06-16 | Advanced Micro Devices, Inc. | Power reduction design for ECL outputs that is independent of random termination voltage |
| NL2004658C2 (nl) | 2010-05-04 | 2011-11-07 | Ppe Holland | Werkwijze, samenstel en inrichting voor het op een substraat aanbrengen van een gestructureerde laag. |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5412351U (ja) * | 1977-06-27 | 1979-01-26 | ||
| JPS6369305A (ja) * | 1986-09-11 | 1988-03-29 | Seikosha Co Ltd | 電流増幅回路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS514019Y1 (ja) * | 1970-11-21 | 1976-02-04 | ||
| US3868581A (en) * | 1973-07-20 | 1975-02-25 | Rca Corp | Current amplifier |
| DE2553431C3 (de) * | 1975-11-28 | 1980-10-02 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Referenzstromquelle zur Erzeugung eines temperaturunabhängigen Gleichstromes |
| JPS52113339U (ja) * | 1976-02-26 | 1977-08-29 | ||
| US4103249A (en) * | 1977-10-31 | 1978-07-25 | Gte Sylvania Incorporated | Pnp current mirror |
| US4267519A (en) * | 1979-09-18 | 1981-05-12 | Rca Corporation | Operational transconductance amplifiers with non-linear component current amplifiers |
| DD156339A3 (de) * | 1981-01-12 | 1982-08-18 | Horst Elschner | Schaltungsanordnung fuer eine steuerbare stromquelle |
| JPS57160206A (en) * | 1981-03-27 | 1982-10-02 | Toshiba Corp | Fine current source circuit |
| JPS5880715A (ja) * | 1981-11-06 | 1983-05-14 | Toshiba Corp | 電流源回路 |
-
1986
- 1986-12-10 DE DE19863642167 patent/DE3642167A1/de not_active Withdrawn
-
1987
- 1987-11-25 US US07/125,262 patent/US4812734A/en not_active Expired - Lifetime
- 1987-12-08 DE DE8787202445T patent/DE3774686D1/de not_active Expired - Lifetime
- 1987-12-08 EP EP87202445A patent/EP0275582B1/de not_active Expired - Lifetime
- 1987-12-09 JP JP62309752A patent/JP2628663B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5412351U (ja) * | 1977-06-27 | 1979-01-26 | ||
| JPS6369305A (ja) * | 1986-09-11 | 1988-03-29 | Seikosha Co Ltd | 電流増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4812734A (en) | 1989-03-14 |
| EP0275582A1 (de) | 1988-07-27 |
| DE3642167A1 (de) | 1988-06-30 |
| DE3774686D1 (de) | 1992-01-02 |
| EP0275582B1 (de) | 1991-11-21 |
| JP2628663B2 (ja) | 1997-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3651346A (en) | Electrical circuit providing multiple v bias voltages | |
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| JPS6412405B2 (ja) | ||
| JP2869664B2 (ja) | 電流増幅器 | |
| JPS63157215A (ja) | 電流ミラー回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS60204019A (ja) | 電流源回路配置 | |
| US5920184A (en) | Low ripple voltage reference circuit | |
| JPS63214009A (ja) | 複合トランジスタ | |
| JPH065493B2 (ja) | 定電流供給回路 | |
| USRE30572E (en) | Low distortion signal amplifier arrangement | |
| JPS5857814A (ja) | 電子インピ−ダンス装置 | |
| JPS6126846B2 (ja) | ||
| JPS631454Y2 (ja) | ||
| JPH0730336A (ja) | コンバータ | |
| JPH0425210A (ja) | 出力電圧制御回路 | |
| JPH0828627B2 (ja) | 増幅回路 | |
| JPH02101809A (ja) | 電流増幅装置 | |
| JPS6117622Y2 (ja) | ||
| JP2614272B2 (ja) | フィルター回路 | |
| JPS5829621Y2 (ja) | 信号変換回路 | |
| JPS6224973Y2 (ja) | ||
| JP2703953B2 (ja) | 電流増幅回路 | |
| JPH05127766A (ja) | バンドギヤツプ定電圧回路 | |
| JP3407833B2 (ja) | 電圧リミット回路 |