KR930003563B1 - 동기 신호 발생 장치 - Google Patents

Abstract

내용 없음.

Description

동기 신호 발생 장치

제 1 도는 본 발명의 일 실시예를 도시한 회로도.

제 2 도는 종래의 동기 신호 발생 장치를 도시한 회로도.

제 3(a)도 내지 (c)는 제 1 도의 설명에 제공하기 위한 파형도.

* 도면의 주요부분에 대한 부호의 설명

8 : 분주 회로 13 : 제1 수직 동기 분리회로

20 : 출력 트랜지스터 23 : 가변 저항

24 : 제 2 트랜지스터 25 : 저항

26 : 제 3 트랜지스터 27 : 제 2 수직 동기 분리회로

36 : 제 6 트랜지스터

본 발명은 텔레비젼 수상기의 카운트 다운 방식의 동기 신호 발생 장치에 관한 것으로, 특히 약전계시에도 안정하여 수직 편향용 구동 펄스를 발생시킬 수 있는 동기 신호 발생 장치에 관한 것이다.

텔레비젼 수상기에 있어서, 수평 동기 신호에 동기하여 수평 주파수 f_H의 정수배의 주파수 nf_H의 신호를 발생시키고, 이것을 수직 동기 신호에 따라서 분주하여 수직 주파수 fv의 신호로 발생시키며, 이 신호를 사용해서 수직 편향을 행하는 수직 편향 회로가 공지되어 있다. 이러한 회로를 IC(집적회로)화한 예로서는, 「'85상요 반도체 핸드북 모노리딕 바이폴라 집적 회로편」(소화 60년 3월 20일 발행) 제1000페이지에, 영상·색·편향 회로용 IC LA 7620이 기재되어 있다. 상기 IC에서 동기 신호 발생 장치 부분을 추출한 회로를 제 2 도에 도시하였다. 제 2 도에 있어서, 참조 번호(1)은 IC이고 영상 검파회로(도시하지 않음)에서의 영상 신호는 입력핀(2)를 통하여 복합 동기 분리 회로(3)에 인가되며, 수평 및 수직 동기 신호 등의 복합 동기 신호가 분리된다. 이 복합 동기 신호는 적분회로(4), 클램프 회로(5) 및 트랜지스터(6)으로 이루어진 수직 동기 분리 회로(7)에 인가되기 때문에, 트랜지스터(6)의 콜렉터에 수직 동기 신호에 동기한 펄스 신호를 얻을 수 있고, 이 펄스 신호가 리셋트 신호로서 분주 회로(8)에 인가된다.

한편, 상기 복합 동기 분리 회로(3)에서 얻어지는 복합 동기 신호가 인가되는 신호 발생 회로(9)는, 수평 동기 신호에 동기한 수평 주파수 f_H의 2배의 주파수 2f_H의 신호를 발생시키고, 이 신호는 클럭 신호로서 상기 분주 회로(8)에 인가된다. 이 때문에, 분주 회로(8)은 2f_H의 신호를 수직 동기 분리 회로(7)로부터의 펄스에 따라서 525분의 1로 분주한다. 그 결과, 분주 회로(8)에서 수직 주파수 fv의 출력 신호가 출력 트랜지스터(10)의 베이스에 인가되며, 출력 핀(11)에서 수직 편향 회로(12)를 구동시키기 위한 구동 펄스를 얻을 수 있다.

따라서, 제 2 도의 회로에 의하면 영상 신호 중에서 수직 편향을 위한 구동 펄스를 얻을 수 있다.

제 2 도의 회로에 있어서는, 복합 동기 신호를 발생시키는 복합 동기 분리 회로에 접속된 수직 동기 분리 회로가, 잡음이나 다른 신호의 영향을 받지 않고, 수직 동기 신호만을 분리할 수 있도록 회로의 검출 감도가 낮으면 약전계의 신호를 수신할 때, 수직 동기 신호도 검출할 수 없게 된다는 문제가 있었다. 특히, 산악지대와 같은 난시 지역에 있어서는 그와 같은 상태가 항상 발생하고, 화면이 흐르는 등의 문제가 있었다.

약전계 신호 수신시에 있어서의 대책으로서는, 별도로 고감도의 수직 동기 분리 회로를 설치하고, 약전계 신호 수신시만 그 출력을 제 2 도의 트랜지스터(6)의 베이스에 집속된 IC핀에 인가하면 좋다.

그렇지만, 최근의 동기 신호 발생 장치를 내장하는 IC는, 수직 동기 분리 회로 전체를 IC의 내부에 형성하고 있기 때문에, IC핀이 존재하지 않고, 상술한 바와 같은 대책을 행할 수는 없었다. 그렇다고 해서, 상기 대책을 위하여 의도적으로 IC핀을 설치하는 것은 IC화에 불리하고, 바람직하지 않다.

본 발명은 IC화에도 적합하고 또한 약전계 대책도 행할 수 있는 동기 신호 발생 장치를 제공하고자 하는 것으로, 영상 신호 중의 수직 동기 신호를 추출하는 제 1 수직 동기 분리 회로의 출력 신호가 리셋트 신호로서 인가되고, 상기 영상 산호 중의 수평 동기 신호에 따른 신호가 클럭 신호로서 인가되는 분주 회로를 사용해서 수직 구동 펄스를 발생하는 카운트 다운 방식의 동기 신호 발생 장치에 있어서, 분주 회로의 출력 신호가 베이스에 인가되고, 에미터에 부하가 걸린 출력 트랜지스터와, 영상 신호 중에서 수직 동기 신호를 추출하는 제 2 수직 동기 분리 회로와, 출력 트랜지스터의 에미터와 부하와의 접속부의 중간 지점에 접속되며, 출력 트랜지스터에 흐르는 전류를 상기 제 2 수직 동기 분리 회로의 출력 신호에 따라서 변화시키는 수단과, 이 수단에 따라서 변화하는 출력 트랜지스터에 흐르는 전류를 검지하여, 상기 분주회로를 리셋트하는 수단으로 이루어지는 것을 특징으로 한다.

본 발명에 의하면, 출력 트랜지스터의 출력 전류를 검출 감도가 좋은 제 2 수직 동기 분리 회로의 출력 신호에 의해서 제어하게 되므로 상기 출력 전류의 변화를 검출함으로써, 분주 회로를 리셋트시킬 수 있다.

제 1 도는 본 발명의 일 실시예를 도시한 회로도로, 참조 번호 (13)은 복합 동기 분리 회로(3)으로부터 복합 동기 신호가 인가되어 수직 동기 신호를 검출하는 제 1 수직 동기 분리 회로이고, 참조 번호(14)는 분주 회로(8)의 출력 신호가 베이스에 인가되고 에미터가 접지되어 있는 제1 트랜지스터이고, 참조 번호(15)는 저항(16 및 17 및 19)로 이루어진 온도 보상용 바이어스 회로이고, 참조 번호(20)은 베이스가 바이어스 회로(15)에 접속되고 콜렉터가 다이오드(21) 및 저항(22)를 통하여 전원(+Vcc)에 접속되며 에미터가 출력핀(11) 및 가변 저항(23)을 통하여 접지되어 있는 출력 트랜지스터이고, 참조 번호(24)는 베이스가 출력 트랜지스터(20)의 콜렉터에 접속되고 콜렉터가 저항(25)를 통하여 접지되어 있는 제2 트랜지스터(26)은 제2 트랜지스터(24)의 콜렉터와 저항(25)와의 접속부의 중간 지점에 배이스가 접속되고 콜렉터가 제1 수직 동기 분리회로(13)에 접속되어 있는 제3 트랜지스터이고, 참조 번호(27)은 검출 감도가 양호한 제2 수직 동기 분리회로이다. 또한 다이오드(21)은 제2 트랜지스터(24) 및 제1 내지 제3 정전류 트랜지스터(28 내지 30)과,

(단, m≥1)의 전류 미러 관계로 접속되어 있다. 또, 제 1 도에 있어서 제 2 도와 동일한 회로소자에 관해서는 동일한 부호를 붙이고 그 설명은 생략한다.

제 1 도에 있어서, 영상 신호는 입력 핀(2)를 통하여 복합 동기 분리 회로(3)에 인가되고, 제 1 수직 동기 분리 회로(13) 및 신호 발생회로(9)에 복합 동기 신호만이 인가된다. 제 1 수직 동기 분리 회로(13)의 제4 트랜지스터(31)의 베이스에 복합 동기 신호에 따른 구형 펄스가 인가되면, 제4 트랜지스터(31)은 온되고, 제5 트랜지스터(32)가 오프되므로, 콘덴서(33)은 제3 정전류 트랜지스터(30)에 의하여 전류 Io로 정전류 충전되며, 그 단자 전압이 비교회로(34)의 정 입력 단자가 인가된다. 제4 트랜지스터(31)에 상기 구형 펄스가 인가되지 않게 되면, 제4 트랜지스터(31)은 오프되고, 제1 및 제2 정전류 트랜지스터(28 및 29)로부터의 전류 2Io가 다이오드(35)에 흐르므로, 이 다이오드(35)와 전류 미러 관계로 있는 제5 트랜지스터(32)에도 제3 정전류 트랜지스터(30)의 전류 Io와 콘덴서(33)의 방전 전류 Io와의 합인 전류 2Io가 흐른다. 따라서, 제4 트랜지스터(31)의 베이스에 제 3(a) 도와 같은 복합 동기 신호가 인가되면, 비교 회로(34)의 정 입력 단자에는 제 3(b) 도와 같은 콘덴서(33)의 단자 전압이 인가된다. 여기에서, 비교 회로(34)의 기준 전원의 전압을 제 3(b) 도의 일점 쇄선과 같이 설정하면, 제 3(c) 도와 같은 구형 펄스가 비교 회로(34)로 부터 분주 회로(8)에 리셋트 신호로서 인가된다. 그 때문에, 분주 회로(8)의 출력단에는 리셋트 신호의 인가시에, 또한 리셋트 신호가 인가되지 않을 경우에는 분주 회로가 소정의 카운트를 행한 때에 출력 신호가 얻어지고, 이 출력 신호는 제1 트랜지스터(14)를 온시키므로, 출력 트랜지스터(20)의 에미터에 접속된 접속된 출력 핀(11)에서 수직 구동 펄스를 얻을 수 있다. 출력 트랜지스터(20)의 에미터 전압은, 상기 수직 구동 펄스를 발생하고 있지 않을 때, 바이어스 회로(15)에 의해서 정해지는 값으로 되며, 예를 들면 저항(16)과 (17)의 값이 동등한 경우에는 1/2Vcc로 된다.

이 때문에, 가변 저항(23)의 값을 Ro로 하면 출력 트랜지스터(20)에는 전류

가 흐르고, 다이오드(21)과 전류 미러 관계로 있는 제2 트랜지스터(24)에도

가 흐른다. 또한, 저항(25)의 값 R₁은

가 흐른다. 또한, 저항(25)의 값 R₁은

[단, V_BE는 제3 트랜지스터(26)의 베이스·에미터간 전압]으로 되도록 설정된다. 이상, 기술한 설명은 전파의 수신 상태가 양호한 경우이다.

다음으로 전파의 수신 상태가 나쁘고, 복합 동기 분리 회로(3)에서 레벨이 높으면, 복합 동기 신호가 얻어지지 않고, 분주회로(8)이 리셋트되지 않을 경우에 관해서 설명한다. 제2 수직 동기 분리 회로(27)은 영상 신호 중에서 수평 동기 신호를 얻을 필요가 없으므로, 감도가 좋은 수직 동기 신호를 얻을 수 있는 것이다. 그리고, 제2 수직 동기 분리 회로(27)에서 얻어지는 수직 동기 신호는, 제6 트랜지스터(36)의 베이스에 인가된다. 이 때문에, 제6 트랜지스터(36)은 온되고, 저항(37)의 값을 R₂로 하면, 출력 트랜지스터(20)에는 가변 저항(23) 및 저항(37)에 흐르는 전류의 합의 전류 1/2

이 흐르며, 동일한 전류가 다이오드(21)에 흐른다. 따라서, 제2 트랜지스터(24)에는 전류

이 흐른다. 또한, 저항(37)의 값은

R1＞V_BE로 되도록 설정된다. 그 때문에, 제3 트랜지스터(26)은 온되고 제1 수직 동기 분리 회로(13)의 제5 트랜지스터(32)의 베이스를 접지한다. 그 결과, 콘덴서(33)은 복합 동기 분리 회로(3)의 출력이 발생한 때와 같게 충전되고, 비교 회로(34)에서 리셋트 신호가 분주 회로(8)에 인가되므로, 분주 회로(8)에서 출력 신호가 얻어져서 출력 핀(11)에서 수직 구동 펄스가 얻어진다.

또한, 제2 수직 동기 분리 회로(27)의 출력이 발생하여도, 출력 핀(11)의 전압은 변화하지 않으므로, 정상으로 수직 동기 펄스가 발생하고 있을 때에, 상기 제2 수직 동기 분리 회로(27)의 출력이 악영향을 미치는 일은 없다.

이상 기술한 바와 같이 본 발명에 의하면, 약전계시에 있어서도 안정하여 수직 구동 펄스를 얻을 수 있다. 또한, 본 발명에 의하면 수직 구동 펄스를 발생하는 IC의 외부 핀에 제2 수직 동기 분리 회로를 접속함으로써 수직 동기 신호의 보상을 행할 수 있으므로, IC핀 수의 증가를 초래하지 않는다.

Claims (1)

1. 영상 신호 중의 수직 동기 신호를 추출하는 제1 수직 동기 분리 회로(13)의 출력 신호가 리셋트 신호로서 인가되고, 상기 영상 신호 중의 수평 동기 신호에 따른 신호가 클럭 신호로서 인가되는 분주 회로(8)을 사용해서 수직 구동펄스를 발생하는 카운트 다운 방식의 동기 신호 발생 장치에 있어서, 상기 분주 회로(8)의 출력 신호가 베이스에 인가되고, 에미터에 부하(23)을 갖는 출력 트랜지스터(20), 상기 영상 신호 중에서 수직 동기 신호를 상기 제1 수직 동기 분리 회로(13)과는 다른 감도로 추출하는 제2 수직 동기 분리 회로(27), 상기 출력 트랜지스터(20)의 에미터와 상기 부하(23)과의 중간에 접속되고, 상기 제2 수직 동기 분리 회로(27)로 부터 출력된 신호에 따라서 상기 출력 트랜지스터(20)에 흐르는 전류를 변화시키는 수단(36, 37) 및 상기 수단(36, 37)에 따라서 변화하는 상기 출력 트랜지스터(20)에 흐르는 전류를 감지하여 상기 분주회로(8)을 리셋트하는 수단(24, 26, 13)으로 이루어진 것을 특징으로 하는 동기 신호 발생장치.

Images