JP3586372B2 - 水平同期検出回路 - Google Patents
水平同期検出回路 Download PDFInfo
- Publication number
- JP3586372B2 JP3586372B2 JP13648498A JP13648498A JP3586372B2 JP 3586372 B2 JP3586372 B2 JP 3586372B2 JP 13648498 A JP13648498 A JP 13648498A JP 13648498 A JP13648498 A JP 13648498A JP 3586372 B2 JP3586372 B2 JP 3586372B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- horizontal synchronization
- capacitor
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronizing For Television (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、テレビジョン受像機において、水平同期がとれているか否かを検出する同期検出回路に関する。
【０００２】
【従来の技術】
テレビジョン受像機において、複合映像信号から分離された水平及び素直同期信号のうち、水平同期信号は水平偏向系の同期信号として使用される。水平同期信号は高域通過フィルタを通して分離されるので、映像信号にパルス性ノイズが混入すると、水平同期信号がノイズの影響を受けやすい。このため、水平偏向系を駆動する水平出力回路を水平同期信号で直接制御すると、ノイズの影響で同期が乱れ画面が流れる現象が生ずる。
【０００３】
これを抑えるために、水平ＡＦＣ（自動周波数制御）回路が備えられている。
水平ＡＦＣ回路は、同期分離回路から得られた水平同期信号と水平出力回路のフライバックパルスとの位相を比較し、位相差が最小になるように水平発振回路の電圧制御発振器をフィードバック制御する。なお、水平発振回路のフリーラン周波数は、水平周波数（例えば１５．７５ｋＨｚ）に近い周波数に設定される。
【０００４】
【発明が解決しようとする課題】
しかしながら、電界強度が低くなると、水平同期信号が欠落するようになる。この場合、水平ＡＦＣ回路が働いたり働かなかったりする現象が生じ、画面が乱れる。例えば、チャンネル番号等の情報をスーパーインポーズによって画面上に表示する場合、受信映像だけでなく、そのスーパーインポーズ表示まで乱れる。
この場合、水平ＡＦＣ回路をオフにして、フリーラン周波数で水平出力回路を制御すれば、画面は流れるが見苦しい乱れは無くなる。つまり、電界強度が低い状況下で受信映像はいずれにせよ見ることができないが、水平ＡＦＣ回路をオフにすることにより、チャンネル番号等のスーパーインポーズ情報は乱れなく表示させることができる。
【０００５】
また、水平ＡＦＣ回路をオフにしてフリーラン周波数で水平出力回路を制御している状態で電界強度が強くなった場合は、水平ＡＦＣ回路を再起動して受信映像を正常に表示させることが望まれる。
【０００６】
本発明は、上記のような課題に鑑みて、同期信号のみに基づいて水平同期状態を擬似的に検出し、水平ＡＦＣ回路をオン・オフ制御するための同期検出信号を出力する水平同期検出回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明による同期検出回路は、同期信号分離回路から得られた水平同期パルスの第１レベル期間でコンデンサを充電し、前記水平同期パルスの第２レベル期間で前記コンデンサを放電する充放電回路と、前記充放電回路の出力電圧と基準電圧とを入力して比較した結果を出力する電圧比較回路とを備えた水平同期検出回路であって、前記充放電回路が、エミッタが共通接続されたトランジスタ対の前記エミッタ共通接続部に第１電流値の第１の電流源の一端が接続され、前記トランジスタ対の第１のトランジスタのベースに固定電圧が与えられ、第２のトランジスタのベースに前記水平同期パルスに応じて前記第１レベル期間に前記第２のトランジスタを導通させる信号が与えられた第１の比較回路と、前記第２のトランジスタのコレクタに一端が接続された第２電流値の第２の電流源と、前記第２のトランジスタのコレクタに一端が接続されて他端が抵抗を介して電源端子に接続されたコンデンサと、前記第２のトランジスタのコレクタにベースが接続され、前記コンデンサの前記他端にコレクタが接続され、接地端子に抵抗を介してエミッタが接続された第３のトランジスタとを備え、前記第３のトランジスタのコレクタ出力を前記充放電回路の出力とし、前記第２電流値を前記第１電流値より大きな値としたことを特徴とする。
このような同期検出回路は、同期信号のみに基づいて水平同期状態を擬似的に検出する。つまり、水平同期パルスが所定期間内に所定数ある場合は電界強度が強く、水平同期（ＡＦＣ）が正常にかかっている状態、又はかかり得る状態であると判断し、水平同期パルスが所定期間内に所定数無い場合は電界強度が弱く、水平同期が正常にかかり得ない状態であると判断することができる。したがって、この同期検出回路の出力に基づいて、電界強度が強い場合はＡＦＣ回路をオンにして受信画像を正常に表示させ、電界強度が弱い場合はＡＦＣ回路をオフにしてチャンネル番号等のスーパーインポーズ表示をきれいに表示することができる。
【０００８】
上記構成において、前記第１電流値に対する前記第２電流値の比率が略１００倍であることが好ましい。
【０００９】
【００１０】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
（実施形態１）
図１に本発明に係る同期検出回路の第１の実施形態を示す。この回路において、同期信号分離回路から得られた水平同期パルスＨsyncが充放電回路１に与えられる。充放電回路１は、水平同期パルスＨsyncのＬレベル期間（走査期間に対応する）でコンデンサ２を充電し（充電電流ｉc）、水平同期パルスのＨレベル期間（帰線期間に対応する）でコンデンサ２を放電する（放電電流ｉd）。
【００１１】
水平同期パルスのＨレベル期間はＬレベル期間の１／１０以下であるが、放電電流ｉdを充電電流ｉcより十分大きく（１００倍程度）設定すれば、水平同期パルスＨsyncが正常にあるときはコンデンサ２の電圧Ｖcは徐々に低下する。この様子を図２に示す。図２において、波形（ａ）は水平同期信号パルスを示し、波形（ｂ）はコンデンサ２の電圧Ｖcをそれぞれ示している。図２の波形（ａ）は、左半分（時間軸の前半）で水平同期パルスが正常に得られている状態を示し、右半分（時間軸の後半）で水平同期パルスが正常に得られなくなった状態を示している。
【００１２】
水平同期パルスが正常に得られている状態では、図２の波形（ｂ）に示すように、コンデンサ２の電圧Ｖcは充放電を繰り返しながら徐々に低下し、やがて波形（ｃ）に示す基準電圧以下になる。図１の回路において、コンパレータ３がコンデンサ２の電圧Ｖcと基準電圧Ｖrefとを比較する。基準電圧Ｖrefは、電源電圧Ｖccを抵抗４と抵抗５（及び６）で分圧して得られ、抵抗６はヒステリシス用のトランジスタ７がオンのときは短絡される。
【００１３】
コンデンサ２の電圧Ｖcが基準電圧Ｖrefより下がると、コンパレータ３の出力すなわち同期検出出力は、図２の波形（ｄ）に示すようにＨレベルからＬレベルに反転する。これによって水平同期がとれた状態、又はとり得る状態が検出される。同時に、ヒステリシス用のトランジスタ７がオフになり、基準電圧Ｖrefが上昇する。抵抗４，５，６の抵抗値をそれぞれＲ１，Ｒ２，Ｒ３とし、ＧＮＤ電位に対する電源電圧Ｖccを１とすれば、コンパレータ３の出力がＨレベルのときの基準電圧Ｖref1は、
【００１４】
（数１） Ｖref1＝Ｒ２／（Ｒ１＋Ｒ２）
で表され、コンパレータ３の出力がＬレベルのときの基準電圧Ｖref2は、
【００１５】
（数２） Ｖref2＝（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）
で表される。
したがって、
【００１６】
（数３）
Ｖref2−Ｖref1＝Ｒ１Ｒ３／（Ｒ１＋Ｒ２）（Ｒ１＋Ｒ２＋Ｒ３）＞０
となる。
【００１７】
図２（ｂ）からわかるように、コンデンサ２の電圧Ｖcは、低レベル電圧（ＧＮＤ電位）で飽和し、これより下には下がらない。したがって、同期検出出力（波形（ｄ））がＬレベルに反転した後、水平同期パルスが正常にある限り、コンデンサ２の電圧は、低レベル電圧から少し充電されては再び低レベル電圧まで放電する充放電を繰り返し、同期検出出力はＬレベルに維持される。
【００１８】
しかし、水平同期パルスが正常に得られなくなると、コンデンサ２は充電されるばかりで放電されなくなるので、その電圧は徐々に上昇し、やがて基準電圧Ｖref2を超える。すると、コンパレータ３の出力すなわち同期検出出力は、図２の波形（ｄ）に示すようにＬレベルからＨレベルに反転する。これによって水平同期がとれない状態が検出される。同時に、ヒステリシス用のトランジスタ７がオンになり、基準電圧ＶrefがＶref2からＶref1に下降する。なお、図２に示すように、水平同期パルスが単発的にあると、一時的にコンデンサ２が放電されてその電圧Ｖcが下がるが、所定期間に所定数の水平同期パルスが無い限り、コンデンサ２の電圧Ｖcの上昇傾向は変わらず、やがて基準電圧Ｖref2を超えることになる。
【００１９】
（実施形態２）
つぎに、本発明に係る同期検出回路の第２の実施形態を図３に示す。図３に示す回路は集積回路化を前提としており、基本回路のみを示している。同期信号分離回路から得られた水平同期パルスＨsyncは、トランジスタ１１のベースに与えられる。水平同期パルスＨsyncがＬレベルのとき、トランジスタ１１はオフ状態であり、第１のコンパレータを構成するトランジスタ１２もオフ状態である。また、トランジスタ１７もオフ状態である。したがって、コンデンサ１４には、定電流源１５によって図にｉcで示す電流（これが充電電流に相当する）が流れる。
【００２０】
水平同期パルスＨsyncがＨレベルのときは、トランジスタ１１はオン状態であり、第１のコンパレータを構成するトランジスタ１２もオン状態である。トランジスタ１２がオンになればトランジスタ１７もオンになる。したがって、コンデンサ１４には、定電流源１６によって図にｉdで示す電流（これが放電電流に相当する）が流れる。
【００２１】
一例として、充電電流ｉcは０．５μＡに設定され、放電電流は充電電流の１００倍程度の５０μＡに設定される。水平同期パルスのＨレベル期間はＬレベル期間の１／１０以下であるが、充電電流ｉcと放電電流ｉdを上記のように設定することにより、水平同期パルスＨsyncが正常にあるときはコンデンサ１４の電圧Ｖcは徐々に低下する。この様子は、実施形態１で図２を用いて説明したのと同様である。
【００２２】
また、コンデンサ１４の充放電電流を上記の値に設定するとき、コンデンサ１４の静電容量値は約２００ｐＦ程度でよい。この程度の容量値のコンデンサは無理なく集積回路に内蔵することができるので、コスト低減及び周辺回路の省スペース化に寄与することができる。
【００２３】
図３の回路において、トランジスタ１８及び１９が第２のコンパレータを構成している。トランジスタ１８のベースにはコンデンサ１４の電圧Ｖcが与えられ、トランジスタ１９には基準電圧Ｖrefが与えられている。トランジスタ１８及び１９のエミッタは共に定電流源２０に接続されている。トランジスタ１８のコレクタは直接ＧＮＤに接続され、トランジスタ１９のコレクタは、抵抗２１を介してＧＮＤに接続されている。そして、トランジスタ１９のコレクタから同期検出出力が得られる。
【００２４】
コンデンサ１４の電圧Ｖcが基準電圧Ｖrefより高いうちは、トランジスタ１８はオフ状態、トランジスタ１９はオン状態であり、したがって同期検出出力はＨレベルである。コンデンサ１４の電圧Ｖcが基準電圧Ｖrefより下がると、トランジスタ１８がオン状態、トランジスタ１９がオフ状態に変化し、その結果、同期検出出力はＨレベルからＬレベルに反転する。
【００２５】
また、同期検出出力がＨレベルのときはトランジスタ２２がオン状態であるので、このときの基準電圧Ｖref1は、電源電圧Ｖccを抵抗２３と抵抗２４とで分圧したものとなる。同期検出出力がＬレベルのときはトランジスタ２２がオフ状態であるので、このときの基準電圧Ｖref2は、電源電圧Ｖccを抵抗２３（Ｒ１）と抵抗２４及び２５（Ｒ２＋Ｒ３）とで分圧したものとなる。つまり、実施形態１と同様に、式（数１）及び式（数２）が成立し、基準電圧Ｖref2は基準電圧Ｖref1より高い。
【００２６】
このようにして、図２の波形を用いて説明した実施形態１の動作と同じ動作が図３の回路によって実現される。
なお、上記の実施形態はいずれもコンデンサの充放電を利用して、水平同期パルスが所定期間内に所定数あるか否かを検出し、これによって水平同期状態を判断するものであるが、本発明は他の形態で実施することも可能である。
【００２７】
例えば、同期信号分離回路から得られた水平同期パルスを計数し、その計数値が所定値に達すればパルスを出力するカウンタと、所定期間を計時し所定期間が経過すればパルスを出力するタイマーとを用い、カウンタのパルス出力でタイマーをリセットする。そして、水平同期パルスが正常にある場合は、所定期間が経過する前にカウンタがパルスを出力してタイマーをリセットするように、カウンタが計数する所定値及びタイマーが計時する所定期間を設定すれば同様の機能を達成することができる。この場合、水平同期パルスが正常にあるときはタイマーからパルスは出力されないが、水平同期パルスが無くなれば、タイマーからパルスが出力される。このパルスの有無をラッチ回路等を用いて２値信号出力に変換すればよい。
【００２８】
【発明の効果】
以上説明したように、本発明の同期検出回路によれば、比較的簡単な回路構成で、同期信号のみに基づいて水平同期状態を擬似的に検出し、ＡＦＣ回路をオン・オフ制御するための同期検出信号を出力することができる。
【図面の簡単な説明】
【図１】本発明による同期検出回路の第１の実施形態を示す回路図
【図２】図１の同期検出回路の動作を説明するための波形図
【図３】本発明による同期検出回路の第２の実施形態を示す回路図
【符号の説明】
１ 充放電回路
２ 充放電コンデンサ
３ コンパレータ
４，５，６ 分圧用抵抗
７ ヒステリシス回路用トランジスタ
１１〜１３，１７〜１９，２２ トランジスタ
１４ 充放電コンデンサ
１５，１６，２０ 定電流回路
２１ 抵抗
２３〜２５ 基準電圧生成用抵抗
【発明の属する技術分野】
本発明は、テレビジョン受像機において、水平同期がとれているか否かを検出する同期検出回路に関する。
【０００２】
【従来の技術】
テレビジョン受像機において、複合映像信号から分離された水平及び素直同期信号のうち、水平同期信号は水平偏向系の同期信号として使用される。水平同期信号は高域通過フィルタを通して分離されるので、映像信号にパルス性ノイズが混入すると、水平同期信号がノイズの影響を受けやすい。このため、水平偏向系を駆動する水平出力回路を水平同期信号で直接制御すると、ノイズの影響で同期が乱れ画面が流れる現象が生ずる。
【０００３】
これを抑えるために、水平ＡＦＣ（自動周波数制御）回路が備えられている。
水平ＡＦＣ回路は、同期分離回路から得られた水平同期信号と水平出力回路のフライバックパルスとの位相を比較し、位相差が最小になるように水平発振回路の電圧制御発振器をフィードバック制御する。なお、水平発振回路のフリーラン周波数は、水平周波数（例えば１５．７５ｋＨｚ）に近い周波数に設定される。
【０００４】
【発明が解決しようとする課題】
しかしながら、電界強度が低くなると、水平同期信号が欠落するようになる。この場合、水平ＡＦＣ回路が働いたり働かなかったりする現象が生じ、画面が乱れる。例えば、チャンネル番号等の情報をスーパーインポーズによって画面上に表示する場合、受信映像だけでなく、そのスーパーインポーズ表示まで乱れる。
この場合、水平ＡＦＣ回路をオフにして、フリーラン周波数で水平出力回路を制御すれば、画面は流れるが見苦しい乱れは無くなる。つまり、電界強度が低い状況下で受信映像はいずれにせよ見ることができないが、水平ＡＦＣ回路をオフにすることにより、チャンネル番号等のスーパーインポーズ情報は乱れなく表示させることができる。
【０００５】
また、水平ＡＦＣ回路をオフにしてフリーラン周波数で水平出力回路を制御している状態で電界強度が強くなった場合は、水平ＡＦＣ回路を再起動して受信映像を正常に表示させることが望まれる。
【０００６】
本発明は、上記のような課題に鑑みて、同期信号のみに基づいて水平同期状態を擬似的に検出し、水平ＡＦＣ回路をオン・オフ制御するための同期検出信号を出力する水平同期検出回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明による同期検出回路は、同期信号分離回路から得られた水平同期パルスの第１レベル期間でコンデンサを充電し、前記水平同期パルスの第２レベル期間で前記コンデンサを放電する充放電回路と、前記充放電回路の出力電圧と基準電圧とを入力して比較した結果を出力する電圧比較回路とを備えた水平同期検出回路であって、前記充放電回路が、エミッタが共通接続されたトランジスタ対の前記エミッタ共通接続部に第１電流値の第１の電流源の一端が接続され、前記トランジスタ対の第１のトランジスタのベースに固定電圧が与えられ、第２のトランジスタのベースに前記水平同期パルスに応じて前記第１レベル期間に前記第２のトランジスタを導通させる信号が与えられた第１の比較回路と、前記第２のトランジスタのコレクタに一端が接続された第２電流値の第２の電流源と、前記第２のトランジスタのコレクタに一端が接続されて他端が抵抗を介して電源端子に接続されたコンデンサと、前記第２のトランジスタのコレクタにベースが接続され、前記コンデンサの前記他端にコレクタが接続され、接地端子に抵抗を介してエミッタが接続された第３のトランジスタとを備え、前記第３のトランジスタのコレクタ出力を前記充放電回路の出力とし、前記第２電流値を前記第１電流値より大きな値としたことを特徴とする。
このような同期検出回路は、同期信号のみに基づいて水平同期状態を擬似的に検出する。つまり、水平同期パルスが所定期間内に所定数ある場合は電界強度が強く、水平同期（ＡＦＣ）が正常にかかっている状態、又はかかり得る状態であると判断し、水平同期パルスが所定期間内に所定数無い場合は電界強度が弱く、水平同期が正常にかかり得ない状態であると判断することができる。したがって、この同期検出回路の出力に基づいて、電界強度が強い場合はＡＦＣ回路をオンにして受信画像を正常に表示させ、電界強度が弱い場合はＡＦＣ回路をオフにしてチャンネル番号等のスーパーインポーズ表示をきれいに表示することができる。
【０００８】
上記構成において、前記第１電流値に対する前記第２電流値の比率が略１００倍であることが好ましい。
【０００９】
【００１０】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
（実施形態１）
図１に本発明に係る同期検出回路の第１の実施形態を示す。この回路において、同期信号分離回路から得られた水平同期パルスＨsyncが充放電回路１に与えられる。充放電回路１は、水平同期パルスＨsyncのＬレベル期間（走査期間に対応する）でコンデンサ２を充電し（充電電流ｉc）、水平同期パルスのＨレベル期間（帰線期間に対応する）でコンデンサ２を放電する（放電電流ｉd）。
【００１１】
水平同期パルスのＨレベル期間はＬレベル期間の１／１０以下であるが、放電電流ｉdを充電電流ｉcより十分大きく（１００倍程度）設定すれば、水平同期パルスＨsyncが正常にあるときはコンデンサ２の電圧Ｖcは徐々に低下する。この様子を図２に示す。図２において、波形（ａ）は水平同期信号パルスを示し、波形（ｂ）はコンデンサ２の電圧Ｖcをそれぞれ示している。図２の波形（ａ）は、左半分（時間軸の前半）で水平同期パルスが正常に得られている状態を示し、右半分（時間軸の後半）で水平同期パルスが正常に得られなくなった状態を示している。
【００１２】
水平同期パルスが正常に得られている状態では、図２の波形（ｂ）に示すように、コンデンサ２の電圧Ｖcは充放電を繰り返しながら徐々に低下し、やがて波形（ｃ）に示す基準電圧以下になる。図１の回路において、コンパレータ３がコンデンサ２の電圧Ｖcと基準電圧Ｖrefとを比較する。基準電圧Ｖrefは、電源電圧Ｖccを抵抗４と抵抗５（及び６）で分圧して得られ、抵抗６はヒステリシス用のトランジスタ７がオンのときは短絡される。
【００１３】
コンデンサ２の電圧Ｖcが基準電圧Ｖrefより下がると、コンパレータ３の出力すなわち同期検出出力は、図２の波形（ｄ）に示すようにＨレベルからＬレベルに反転する。これによって水平同期がとれた状態、又はとり得る状態が検出される。同時に、ヒステリシス用のトランジスタ７がオフになり、基準電圧Ｖrefが上昇する。抵抗４，５，６の抵抗値をそれぞれＲ１，Ｒ２，Ｒ３とし、ＧＮＤ電位に対する電源電圧Ｖccを１とすれば、コンパレータ３の出力がＨレベルのときの基準電圧Ｖref1は、
【００１４】
（数１） Ｖref1＝Ｒ２／（Ｒ１＋Ｒ２）
で表され、コンパレータ３の出力がＬレベルのときの基準電圧Ｖref2は、
【００１５】
（数２） Ｖref2＝（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）
で表される。
したがって、
【００１６】
（数３）
Ｖref2−Ｖref1＝Ｒ１Ｒ３／（Ｒ１＋Ｒ２）（Ｒ１＋Ｒ２＋Ｒ３）＞０
となる。
【００１７】
図２（ｂ）からわかるように、コンデンサ２の電圧Ｖcは、低レベル電圧（ＧＮＤ電位）で飽和し、これより下には下がらない。したがって、同期検出出力（波形（ｄ））がＬレベルに反転した後、水平同期パルスが正常にある限り、コンデンサ２の電圧は、低レベル電圧から少し充電されては再び低レベル電圧まで放電する充放電を繰り返し、同期検出出力はＬレベルに維持される。
【００１８】
しかし、水平同期パルスが正常に得られなくなると、コンデンサ２は充電されるばかりで放電されなくなるので、その電圧は徐々に上昇し、やがて基準電圧Ｖref2を超える。すると、コンパレータ３の出力すなわち同期検出出力は、図２の波形（ｄ）に示すようにＬレベルからＨレベルに反転する。これによって水平同期がとれない状態が検出される。同時に、ヒステリシス用のトランジスタ７がオンになり、基準電圧ＶrefがＶref2からＶref1に下降する。なお、図２に示すように、水平同期パルスが単発的にあると、一時的にコンデンサ２が放電されてその電圧Ｖcが下がるが、所定期間に所定数の水平同期パルスが無い限り、コンデンサ２の電圧Ｖcの上昇傾向は変わらず、やがて基準電圧Ｖref2を超えることになる。
【００１９】
（実施形態２）
つぎに、本発明に係る同期検出回路の第２の実施形態を図３に示す。図３に示す回路は集積回路化を前提としており、基本回路のみを示している。同期信号分離回路から得られた水平同期パルスＨsyncは、トランジスタ１１のベースに与えられる。水平同期パルスＨsyncがＬレベルのとき、トランジスタ１１はオフ状態であり、第１のコンパレータを構成するトランジスタ１２もオフ状態である。また、トランジスタ１７もオフ状態である。したがって、コンデンサ１４には、定電流源１５によって図にｉcで示す電流（これが充電電流に相当する）が流れる。
【００２０】
水平同期パルスＨsyncがＨレベルのときは、トランジスタ１１はオン状態であり、第１のコンパレータを構成するトランジスタ１２もオン状態である。トランジスタ１２がオンになればトランジスタ１７もオンになる。したがって、コンデンサ１４には、定電流源１６によって図にｉdで示す電流（これが放電電流に相当する）が流れる。
【００２１】
一例として、充電電流ｉcは０．５μＡに設定され、放電電流は充電電流の１００倍程度の５０μＡに設定される。水平同期パルスのＨレベル期間はＬレベル期間の１／１０以下であるが、充電電流ｉcと放電電流ｉdを上記のように設定することにより、水平同期パルスＨsyncが正常にあるときはコンデンサ１４の電圧Ｖcは徐々に低下する。この様子は、実施形態１で図２を用いて説明したのと同様である。
【００２２】
また、コンデンサ１４の充放電電流を上記の値に設定するとき、コンデンサ１４の静電容量値は約２００ｐＦ程度でよい。この程度の容量値のコンデンサは無理なく集積回路に内蔵することができるので、コスト低減及び周辺回路の省スペース化に寄与することができる。
【００２３】
図３の回路において、トランジスタ１８及び１９が第２のコンパレータを構成している。トランジスタ１８のベースにはコンデンサ１４の電圧Ｖcが与えられ、トランジスタ１９には基準電圧Ｖrefが与えられている。トランジスタ１８及び１９のエミッタは共に定電流源２０に接続されている。トランジスタ１８のコレクタは直接ＧＮＤに接続され、トランジスタ１９のコレクタは、抵抗２１を介してＧＮＤに接続されている。そして、トランジスタ１９のコレクタから同期検出出力が得られる。
【００２４】
コンデンサ１４の電圧Ｖcが基準電圧Ｖrefより高いうちは、トランジスタ１８はオフ状態、トランジスタ１９はオン状態であり、したがって同期検出出力はＨレベルである。コンデンサ１４の電圧Ｖcが基準電圧Ｖrefより下がると、トランジスタ１８がオン状態、トランジスタ１９がオフ状態に変化し、その結果、同期検出出力はＨレベルからＬレベルに反転する。
【００２５】
また、同期検出出力がＨレベルのときはトランジスタ２２がオン状態であるので、このときの基準電圧Ｖref1は、電源電圧Ｖccを抵抗２３と抵抗２４とで分圧したものとなる。同期検出出力がＬレベルのときはトランジスタ２２がオフ状態であるので、このときの基準電圧Ｖref2は、電源電圧Ｖccを抵抗２３（Ｒ１）と抵抗２４及び２５（Ｒ２＋Ｒ３）とで分圧したものとなる。つまり、実施形態１と同様に、式（数１）及び式（数２）が成立し、基準電圧Ｖref2は基準電圧Ｖref1より高い。
【００２６】
このようにして、図２の波形を用いて説明した実施形態１の動作と同じ動作が図３の回路によって実現される。
なお、上記の実施形態はいずれもコンデンサの充放電を利用して、水平同期パルスが所定期間内に所定数あるか否かを検出し、これによって水平同期状態を判断するものであるが、本発明は他の形態で実施することも可能である。
【００２７】
例えば、同期信号分離回路から得られた水平同期パルスを計数し、その計数値が所定値に達すればパルスを出力するカウンタと、所定期間を計時し所定期間が経過すればパルスを出力するタイマーとを用い、カウンタのパルス出力でタイマーをリセットする。そして、水平同期パルスが正常にある場合は、所定期間が経過する前にカウンタがパルスを出力してタイマーをリセットするように、カウンタが計数する所定値及びタイマーが計時する所定期間を設定すれば同様の機能を達成することができる。この場合、水平同期パルスが正常にあるときはタイマーからパルスは出力されないが、水平同期パルスが無くなれば、タイマーからパルスが出力される。このパルスの有無をラッチ回路等を用いて２値信号出力に変換すればよい。
【００２８】
【発明の効果】
以上説明したように、本発明の同期検出回路によれば、比較的簡単な回路構成で、同期信号のみに基づいて水平同期状態を擬似的に検出し、ＡＦＣ回路をオン・オフ制御するための同期検出信号を出力することができる。
【図面の簡単な説明】
【図１】本発明による同期検出回路の第１の実施形態を示す回路図
【図２】図１の同期検出回路の動作を説明するための波形図
【図３】本発明による同期検出回路の第２の実施形態を示す回路図
【符号の説明】
１ 充放電回路
２ 充放電コンデンサ
３ コンパレータ
４，５，６ 分圧用抵抗
７ ヒステリシス回路用トランジスタ
１１〜１３，１７〜１９，２２ トランジスタ
１４ 充放電コンデンサ
１５，１６，２０ 定電流回路
２１ 抵抗
２３〜２５ 基準電圧生成用抵抗
Claims (2)
- 同期信号分離回路から得られた水平同期パルスの第１レベル期間でコンデンサを充電し、前記水平同期パルスの第２レベル期間で前記コンデンサを放電する充放電回路と、前記充放電回路の出力電圧と基準電圧とを入力して比較した結果を出力する電圧比較回路とを備えた水平同期検出回路であって、
前記充放電回路が、
エミッタが共通接続されたトランジスタ対の前記エミッタ共通接続部に第１電流値の第１の電流源の一端が接続され、前記トランジスタ対の第１のトランジスタのベースに固定電圧が与えられ、第２のトランジスタのベースに前記水平同期パルスに応じて前記第１レベル期間に前記第２のトランジスタを導通させる信号が与えられた第１の比較回路と、
前記第２のトランジスタのコレクタに一端が接続された第２電流値の第２の電流源と、
前記第２のトランジスタのコレクタに一端が接続されて他端が抵抗を介して電源端子に接続されたコンデンサと、
前記第２のトランジスタのコレクタにベースが接続され、前記コンデンサの前記他端にコレクタが接続され、接地端子に抵抗を介してエミッタが接続された第３のトランジスタとを備え、
前記第３のトランジスタのコレクタ出力を前記充放電回路の出力とし、
前記第２電流値を前記第１電流値より大きな値としたことを特徴とする水平同期検出回路。 - 前記第１電流値に対する前記第２電流値の比率が略１００倍である請求項１記載の水平同期検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13648498A JP3586372B2 (ja) | 1998-05-19 | 1998-05-19 | 水平同期検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13648498A JP3586372B2 (ja) | 1998-05-19 | 1998-05-19 | 水平同期検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11331640A JPH11331640A (ja) | 1999-11-30 |
| JP3586372B2 true JP3586372B2 (ja) | 2004-11-10 |
Family
ID=15176227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13648498A Expired - Fee Related JP3586372B2 (ja) | 1998-05-19 | 1998-05-19 | 水平同期検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3586372B2 (ja) |
-
1998
- 1998-05-19 JP JP13648498A patent/JP3586372B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11331640A (ja) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3586372B2 (ja) | 水平同期検出回路 | |
| US5719532A (en) | Horizontal lock detector | |
| US7940332B2 (en) | Signal detection device and methods thereof | |
| US4789896A (en) | Vertical synchronizing pulse generating circuit | |
| US4882624A (en) | Synchronizing signal separation circuit for a television receiver | |
| US4999707A (en) | Synchronizing signal separating circuit separating synchronizing signal from a composite video signal | |
| JP3439143B2 (ja) | 水平同期回路 | |
| US5689308A (en) | Vertical reset genereator circuit | |
| JPS6151828B2 (ja) | ||
| US5889421A (en) | Device for detecting the locking of an automatic gain control circuit | |
| US5977802A (en) | Circuit for processing vertical synchronization signals including a polarity detection circuit | |
| KR100463621B1 (ko) | 수직 램프파 발생 회로 | |
| JPH078012B2 (ja) | 垂直周期信号の振幅制御回路 | |
| EP0390183B1 (en) | Synchronizing signal separating circuit | |
| JP3263571B2 (ja) | 映像信号処理回路 | |
| JPH082085B2 (ja) | 同期検出装置 | |
| JPH0441660Y2 (ja) | ||
| JPS628620Y2 (ja) | ||
| JP3221794B2 (ja) | クロマ信号処理用ラインアイデント回路 | |
| JP2614512B2 (ja) | マルチ走査型ｃｒｔ表示装置 | |
| KR940001840Y1 (ko) | 모니터의 모드 자동절환 회로 | |
| JPS6318207Y2 (ja) | ||
| JPH0654244A (ja) | ビデオカメラの電子シャッタ | |
| JPH05316384A (ja) | 水平同期検出回路 | |
| JPH0761137B2 (ja) | 入力信号判別回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040512 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040806 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |