JPH11331640A - 水平ロック検出回路 - Google Patents

Abstract

(57)【要約】 【課題】 同期信号のみに基づいて水平ロック状態を擬
似的に検出し、ＡＦＣ回路をオン・オフ制御するための
ロック検出信号を出力する水平ロック検出回路を提供す
る。 【解決手段】 同期信号分離回路から得られた水平同期
パルスＨsyncがＨレベルの期間はコンデンサ２を放電
し、水平同期パルスＨsyncがＬレベルの期間はコンデン
サ２を充電する。コンデンサ２の電圧Ｖcはコンパレー
タ３で基準電圧Ｖrefと比較され、コンパレータ３の出
力がロック検出出力となる。水平同期パルスＨsyncが無
くなると、コンデンサ２の電圧Ｖcが徐々に上昇して基
準電圧Ｖrefを超え、コンパレータ３の出力がＬレベル
からＨレベルに反転する。このとき、ヒステリシス用ト
ランジスタ７がオフからオンに変化して、基準電圧が上
昇する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、テレビジョン受像
機において、水平同期がとれているか否かを検出する水
平ロック検出回路に関する。

【０００２】

【従来の技術】テレビジョン受像機において、複合映像
信号から分離された水平及び素直同期信号のうち、水平
同期信号は水平偏向系の同期信号として使用される。水
平同期信号は高域通過フィルタを通して分離されるの
で、映像信号にパルス性ノイズが混入すると、水平同期
信号がノイズの影響を受けやすい。このため、水平偏向
系を駆動する水平出力回路を水平同期信号で直接制御す
ると、ノイズの影響で同期が乱れ画面が流れる現象が生
ずる。

【０００３】これを抑えるために、水平ＡＦＣ（自動周
波数制御）回路が備えられている。水平ＡＦＣ回路は、
同期分離回路から得られた水平同期信号と水平出力回路
のフライバックパルスとの位相を比較し、位相差が最小
になるように水平発振回路の電圧制御発振器をフィード
バック制御する。なお、水平発振回路のフリーラン周波
数は、水平周波数（例えば１５．７５ｋＨｚ）に近い周
波数に設定される。

【０００４】

【発明が解決しようとする課題】しかしながら、電界強
度が低くなると、水平同期信号が欠落するようになる。
この場合、水平ＡＦＣ回路が働いたり働かなかったりす
る現象が生じ、画面が乱れる。例えば、チャンネル番号
等の情報をスーパーインポーズによって画面上に表示す
る場合、受信映像だけでなく、そのスーパーインポーズ
表示まで乱れる。この場合、水平ＡＦＣ回路をオフにし
て、フリーラン周波数で水平出力回路を制御すれば、画
面は流れるが見苦しい乱れは無くなる。つまり、電界強
度が低い状況下で受信映像はいずれにせよ見ることがで
きないが、水平ＡＦＣ回路をオフにすることにより、チ
ャンネル番号等のスーパーインポーズ情報は乱れなく表
示させることができる。

【０００５】また、水平ＡＦＣ回路をオフにしてフリー
ラン周波数で水平出力回路を制御している状態で電界強
度が強くなった場合は、水平ＡＦＣ回路を再起動して受
信映像を正常に表示させることが望まれる。

【０００６】本発明は、上記のような課題に鑑みて、同
期信号のみに基づいて水平ロック状態を擬似的に検出
し、水平ＡＦＣ回路をオン・オフ制御するためのロック
検出信号を出力する水平ロック検出回路を提供すること
を目的とする。

【０００７】

【課題を解決するための手段】本発明による水平ロック
検出回路は、同期信号分離回路から得られた水平同期パ
ルスが所定期間内に所定数あるか否かを検出し、その検
出結果に応じた２値信号であるロック検出信号を出力す
ることを特徴とする。このような水平ロック検出回路
は、同期信号のみに基づいて水平ロック状態を擬似的に
検出する。つまり、水平同期パルスが所定期間内に所定
数ある場合は電界強度が強く、水平ロック（ＡＦＣ）が
正常にかかっている状態、又はかかり得る状態であると
判断し、水平同期パルスが所定期間内に所定数無い場合
は電界強度が弱く、水平ロックが正常にかかり得ない状
態であると判断することができる。したがって、この水
平ロック検出回路の出力に基づいて、電界強度が強い場
合はＡＦＣ回路をオンにして受信画像を正常に表示さ
せ、電界強度が弱い場合はＡＦＣ回路をオフにしてチャ
ンネル番号等のスーパーインポーズ表示をきれいに表示
することができる。

【０００８】本発明による水平ロック検出回路の具体的
な回路例として好ましくは、同期信号分離回路から得ら
れた水平同期パルスの第１レベル期間でコンデンサを充
電し、水平同期パルスの第２レベル期間でコンデンサを
放電する充放電回路と、コンデンサの電圧と基準電圧と
を比較する電圧比較回路と、電圧比較回路の出力に応じ
て基準電圧を変更するヒステリシス回路とを備え、電圧
比較回路の出力をロック検出出力とする。

【０００９】充放電回路は、水平同期パルスのＨレベル
（高レベル）期間において所定の放電電流で前記コンデ
ンサを放電し、Ｈレベル（低レベル）期間より長いＬレ
ベル期間において放電電流より小さい充電電流でコンデ
ンサを充電することにより、水平同期パルスがあればコ
ンデンサの電圧が所定の電圧範囲内で徐々に低下し、水
平同期パルスが無ければコンデンサの電圧が所定の電圧
範囲内で徐々に上昇するように構成されていることが好
ましい。

【００１０】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。 （実施形態１）図１に本発明に係る水平ロック検出回路
の第１の実施形態を示す。この回路において、同期信号
分離回路から得られた水平同期パルスＨsyncが充放電回
路１に与えられる。充放電回路１は、水平同期パルスＨ
syncのＬレベル期間（走査期間に対応する）でコンデン
サ２を充電し（充電電流ｉc）、水平同期パルスのＨレ
ベル期間（帰線期間に対応する）でコンデンサ２を放電
する（放電電流ｉd）。

【００１１】水平同期パルスのＨレベル期間はＬレベル
期間の１／１０以下であるが、放電電流ｉdを充電電流
ｉcより十分大きく（１００倍程度）設定すれば、水平
同期パルスＨsyncが正常にあるときはコンデンサ２の電
圧Ｖcは徐々に低下する。この様子を図２に示す。図２
において、波形（ａ）は水平同期信号パルスを示し、波
形（ｂ）はコンデンサ２の電圧Ｖcをそれぞれ示してい
る。図２の波形（ａ）は、左半分（時間軸の前半）で水
平同期パルスが正常に得られている状態を示し、右半分
（時間軸の後半）で水平同期パルスが正常に得られなく
なった状態を示している。

【００１２】水平同期パルスが正常に得られている状態
では、図２の波形（ｂ）に示すように、コンデンサ２の
電圧Ｖcは充放電を繰り返しながら徐々に低下し、やが
て波形（ｃ）に示す基準電圧以下になる。図１の回路に
おいて、コンパレータ３がコンデンサ２の電圧Ｖcと基
準電圧Ｖrefとを比較する。基準電圧Ｖrefは、電源電圧
Ｖccを抵抗４と抵抗５（及び６）で分圧して得られ、抵
抗６はヒステリシス用のトランジスタ７がオンのときは
短絡される。

【００１３】コンデンサ２の電圧Ｖcが基準電圧Ｖrefよ
り下がると、コンパレータ３の出力すなわちロック検出
出力は、図２の波形（ｄ）に示すようにＨレベルからＬ
レベルに反転する。これによって水平同期がとれた状
態、又はとり得る状態が検出される。同時に、ヒステリ
シス用のトランジスタ７がオフになり、基準電圧Ｖref
が上昇する。抵抗４，５，６の抵抗値をそれぞれＲ１，
Ｒ２，Ｒ３とし、ＧＮＤ電位に対する電源電圧Ｖccを１
とすれば、コンパレータ３の出力がＨレベルのときの基
準電圧Ｖref1は、

【００１４】

【数１】 Ｖref1＝Ｒ２／（Ｒ１＋Ｒ２） で表され、コンパレータ３の出力がＬレベルのときの基
準電圧Ｖref2は、

【００１５】

【数２】 Ｖref2＝（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ
３） で表される。したがって、

【００１６】

【数３】Ｖref2−Ｖref1＝Ｒ１Ｒ３／（Ｒ１＋Ｒ２）
（Ｒ１＋Ｒ２＋Ｒ３）＞０ となる。

【００１７】図２（ｂ）からわかるように、コンデンサ
２の電圧Ｖcは、低レベル電圧（ＧＮＤ電位）で飽和
し、これより下には下がらない。したがって、ロック検
出出力（波形（ｄ））がＬレベルに反転した後、水平同
期パルスが正常にある限り、コンデンサ２の電圧は、低
レベル電圧から少し充電されては再び低レベル電圧まで
放電する充放電を繰り返し、ロック検出出力はＬレベル
に維持される。

【００１８】しかし、水平同期パルスが正常に得られな
くなると、コンデンサ２は充電されるばかりで放電され
なくなるので、その電圧は徐々に上昇し、やがて基準電
圧Ｖref2を超える。すると、コンパレータ３の出力すな
わちロック検出出力は、図２の波形（ｄ）に示すように
ＬレベルからＨレベルに反転する。これによって水平同
期がとれない状態が検出される。同時に、ヒステリシス
用のトランジスタ７がオンになり、基準電圧ＶrefがＶr
ef2からＶref1に下降する。なお、図２に示すように、
水平同期パルスが単発的にあると、一時的にコンデンサ
２が放電されてその電圧Ｖcが下がるが、所定期間に所
定数の水平同期パルスが無い限り、コンデンサ２の電圧
Ｖcの上昇傾向は変わらず、やがて基準電圧Ｖref2を超
えることになる。

【００１９】（実施形態２）つぎに、本発明に係る水平
ロック検出回路の第２の実施形態を図３に示す。図３に
示す回路は集積回路化を前提としており、基本回路のみ
を示している。同期信号分離回路から得られた水平同期
パルスＨsyncは、トランジスタ１１のベースに与えられ
る。水平同期パルスＨsyncがＬレベルのとき、トランジ
スタ１１はオフ状態であり、第１のコンパレータを構成
するトランジスタ１２もオフ状態である。また、トラン
ジスタ１７もオフ状態である。したがって、コンデンサ
１４には、定電流源１５によって図にｉcで示す電流
（これが充電電流に相当する）が流れる。

【００２０】水平同期パルスＨsyncがＨレベルのとき
は、トランジスタ１１はオン状態であり、第１のコンパ
レータを構成するトランジスタ１２もオン状態である。
トランジスタ１２がオンになればトランジスタ１７もオ
ンになる。したがって、コンデンサ１４には、定電流源
１６によって図にｉdで示す電流（これが放電電流に相
当する）が流れる。

【００２１】一例として、充電電流ｉcは０．５μＡに
設定され、放電電流は充電電流の１００倍程度の５０μ
Ａに設定される。水平同期パルスのＨレベル期間はＬレ
ベル期間の１／１０以下であるが、充電電流ｉcと放電
電流ｉdを上記のように設定することにより、水平同期
パルスＨsyncが正常にあるときはコンデンサ１４の電圧
Ｖcは徐々に低下する。この様子は、実施形態１で図２
を用いて説明したのと同様である。

【００２２】また、コンデンサ１４の充放電電流を上記
の値に設定するとき、コンデンサ１４の静電容量値は約
２００ｐＦ程度でよい。この程度の容量値のコンデンサ
は無理なく集積回路に内蔵することができるので、コス
ト低減及び周辺回路の省スペース化に寄与することがで
きる。

【００２３】図３の回路において、トランジスタ１８及
び１９が第２のコンパレータを構成している。トランジ
スタ１８のベースにはコンデンサ１４の電圧Ｖcが与え
られ、トランジスタ１９には基準電圧Ｖrefが与えられ
ている。トランジスタ１８及び１９のエミッタは共に定
電流源２０に接続されている。トランジスタ１８のコレ
クタは直接ＧＮＤに接続され、トランジスタ１９のコレ
クタは、抵抗２１を介してＧＮＤに接続されている。そ
して、トランジスタ１９のコレクタからロック検出出力
が得られる。

【００２４】コンデンサ１４の電圧Ｖcが基準電圧Ｖref
より高いうちは、トランジスタ１８はオフ状態、トラン
ジスタ１９はオン状態であり、したがってロック検出出
力はＨレベルである。コンデンサ１４の電圧Ｖcが基準
電圧Ｖrefより下がると、トランジスタ１８がオン状
態、トランジスタ１９がオフ状態に変化し、その結果、
ロック検出出力はＨレベルからＬレベルに反転する。

【００２５】また、ロック検出出力がＨレベルのときは
トランジスタ２２がオン状態であるので、このときの基
準電圧Ｖref1は、電源電圧Ｖccを抵抗２３と抵抗２４と
で分圧したものとなる。ロック検出出力がＬレベルのと
きはトランジスタ２２がオフ状態であるので、このとき
の基準電圧Ｖref2は、電源電圧Ｖccを抵抗２３（Ｒ１）
と抵抗２４及び２５（Ｒ２＋Ｒ３）とで分圧したものと
なる。つまり、実施形態１と同様に、式（数１）及び式
（数２）が成立し、基準電圧Ｖref2は基準電圧Ｖref1よ
り高い。

【００２６】このようにして、図２の波形を用いて説明
した実施形態１の動作と同じ動作が図３の回路によって
実現される。なお、上記の実施形態はいずれもコンデン
サの充放電を利用して、水平同期パルスが所定期間内に
所定数あるか否かを検出し、これによって水平ロック状
態を判断するものであるが、本発明は他の形態で実施す
ることも可能である。

【００２７】例えば、同期信号分離回路から得られた水
平同期パルスを計数し、その計数値が所定値に達すれば
パルスを出力するカウンタと、所定期間を計時し所定期
間が経過すればパルスを出力するタイマーとを用い、カ
ウンタのパルス出力でタイマーをリセットする。そし
て、水平同期パルスが正常にある場合は、所定期間が経
過する前にカウンタがパルスを出力してタイマーをリセ
ットするように、カウンタが計数する所定値及びタイマ
ーが計時する所定期間を設定すれば同様の機能を達成す
ることができる。この場合、水平同期パルスが正常にあ
るときはタイマーからパルスは出力されないが、水平同
期パルスが無くなれば、タイマーからパルスが出力され
る。このパルスの有無をラッチ回路等を用いて２値信号
出力に変換すればよい。

【００２８】

【発明の効果】以上説明したように、本発明のロック検
出回路によれば、比較的簡単な回路構成で、同期信号の
みに基づいて水平ロック状態を擬似的に検出し、ＡＦＣ
回路をオン・オフ制御するためのロック検出信号を出力
することができる。

【図面の簡単な説明】

【図１】本発明による水平ロック検出回路の第１の実施
形態を示す回路図

【図２】図１の水平ロック検出回路の動作を説明するた
めの波形図

【図３】本発明による水平ロック検出回路の第２の実施
形態を示す回路図

【符号の説明】

１ 充放電回路 ２ 充放電コンデンサ ３ コンパレータ ４，５，６ 分圧用抵抗 ７ ヒステリシス回路用トランジスタ １１〜１３，１７〜１９，２２ トランジスタ １４ 充放電コンデンサ １５，１６，２０ 定電流回路 ２１ 抵抗 ２３〜２５ 基準電圧生成用抵抗

Claims (3)

【特許請求の範囲】
1. 【請求項１】 同期信号分離回路から得られた水平同期
   パルスが所定期間内に所定数あるか否かを検出し、その
   検出結果に応じた２値信号であるロック検出信号を出力
   する水平ロック検出回路。
2. 【請求項２】 同期信号分離回路から得られた水平同期
   パルスの第１レベル期間でコンデンサを充電し、前記水
   平同期パルスの第２レベル期間で前記コンデンサを放電
   する充放電回路と、 前記コンデンサの電圧と基準電圧とを比較する電圧比較
   回路と、 前記電圧比較回路の出力に応じて前記基準電圧を変更す
   るヒステリシス回路とを備え、前記電圧比較回路の出力
   を前記ロック検出出力とする請求項１記載の水平ロック
   検出回路。
3. 【請求項３】 前記充放電回路は、水平同期パルスのＨ
   レベル期間において所定の放電電流で前記コンデンサを
   放電し、前記Ｈレベル期間より長いＬレベル期間におい
   て前記放電電流より小さい充電電流で前記コンデンサを
   充電することにより、水平同期パルスがあれば前記コン
   デンサの電圧が所定の電圧範囲内で徐々に低下し、水平
   同期パルスが無ければ前記コンデンサの電圧が所定の電
   圧範囲内で徐々に上昇するように構成されている請求項
   ２記載の水平ロック検出回路。