JP2681978B2 - カラーキラー回路 - Google Patents
カラーキラー回路Info
- Publication number
- JP2681978B2 JP2681978B2 JP63059307A JP5930788A JP2681978B2 JP 2681978 B2 JP2681978 B2 JP 2681978B2 JP 63059307 A JP63059307 A JP 63059307A JP 5930788 A JP5930788 A JP 5930788A JP 2681978 B2 JP2681978 B2 JP 2681978B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- color killer
- signal
- color
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は例えばカラーテレビジョン受像機に用いられ
るカラーキラー回路に関する。
るカラーキラー回路に関する。
B.発明の概要 本発明は、例えば、カラーテレビジョン受像機に用い
られるカラーキラー回路において、バースト信号の状態
を蓄積し、その蓄積値が所定値を超えたことを示す信号
をカウンタに供給してカウント動作を制御し、カウント
数が所定数以上となった時に発生される信号に基づいて
カラーキラー動作を行うようにしたことにより、大容量
のコンデンサを用いなくても大きなカラーキラー時定数
を得ることができ、また、正確なカラーキラー時定数を
得ることができるようにしたものである。
られるカラーキラー回路において、バースト信号の状態
を蓄積し、その蓄積値が所定値を超えたことを示す信号
をカウンタに供給してカウント動作を制御し、カウント
数が所定数以上となった時に発生される信号に基づいて
カラーキラー動作を行うようにしたことにより、大容量
のコンデンサを用いなくても大きなカラーキラー時定数
を得ることができ、また、正確なカラーキラー時定数を
得ることができるようにしたものである。
C.従来の技術 従来より、例えばカラーテレビジョン受像機には、カ
ラーキラー回路が設けられており、カラー放送を正しく
受信している時以外は、カラーキラー動作が行われ画像
の色雑音が消去されるようになっている。従来のカラー
キラー回路の一例を第４図に示す。なお、このカラーキ
ラー回路は例えばPAL方式のテレビジョン受像機に用い
られる。第４図において、トランジスタ101,102の各ベ
ース間およびトランジスタ103,104の各ベース間の各ベ
ース間に接続された信号源105はバースト信号を供給す
るものである。また、トランジスタ106,107の各ベース
間に接続された信号源108は例えば（Ｒ−Ｙ）の色差信
号成分に対応する色復調用の基準副搬送波（リファレン
スキャリア）を供給するものである。上記トランジスタ
106,107の各エミッタはバースト信号の部分すなわちバ
ースト期間に応対するゲートパルスによってオン／オフ
制御されるスイッチ109を介して電流源110に接続されて
いる。復調された上記バースト信号はトランジスタ111,
119のコレクタから電流となってコンデンサ120に供給さ
れる。上記コンデンサ120には該コンデンサ120にバイア
ス電流IBを与える電流源131が接続されている。上記コ
ンデンサ120は、上記バースト信号が充分大きい場合に
はトランジスタ119を介して放電される。また、上記コ
ンデンサ120は、上記バースト信号が小さくなった場合
にはトランジスタ111を介して充電される。上記コンデ
ンサ120の電圧が上昇し電圧源123によるしきい値電圧を
超えると、演算増幅器124の出力がハイレベルとなり端
子125から検出信号が出力される。そして、この検出信
号がカラーキラー信号となり例えばカラーキラー回路等
に供給され、カラーキラー動作が行われるようになって
いる。
ラーキラー回路が設けられており、カラー放送を正しく
受信している時以外は、カラーキラー動作が行われ画像
の色雑音が消去されるようになっている。従来のカラー
キラー回路の一例を第４図に示す。なお、このカラーキ
ラー回路は例えばPAL方式のテレビジョン受像機に用い
られる。第４図において、トランジスタ101,102の各ベ
ース間およびトランジスタ103,104の各ベース間の各ベ
ース間に接続された信号源105はバースト信号を供給す
るものである。また、トランジスタ106,107の各ベース
間に接続された信号源108は例えば（Ｒ−Ｙ）の色差信
号成分に対応する色復調用の基準副搬送波（リファレン
スキャリア）を供給するものである。上記トランジスタ
106,107の各エミッタはバースト信号の部分すなわちバ
ースト期間に応対するゲートパルスによってオン／オフ
制御されるスイッチ109を介して電流源110に接続されて
いる。復調された上記バースト信号はトランジスタ111,
119のコレクタから電流となってコンデンサ120に供給さ
れる。上記コンデンサ120には該コンデンサ120にバイア
ス電流IBを与える電流源131が接続されている。上記コ
ンデンサ120は、上記バースト信号が充分大きい場合に
はトランジスタ119を介して放電される。また、上記コ
ンデンサ120は、上記バースト信号が小さくなった場合
にはトランジスタ111を介して充電される。上記コンデ
ンサ120の電圧が上昇し電圧源123によるしきい値電圧を
超えると、演算増幅器124の出力がハイレベルとなり端
子125から検出信号が出力される。そして、この検出信
号がカラーキラー信号となり例えばカラーキラー回路等
に供給され、カラーキラー動作が行われるようになって
いる。
D.発明が解決しようとする課題 ところで、カラーキラー時定数は、通常、数十msec〜
数百msec程度必要であるため、上記コンデンサ120とし
ては大容量のものが要求されるが、IC（集積回路）化を
考慮した場合この容量をIC内部に作り込むことは非常に
困難であり、外付部品のためのピンが増加してしまう。
また、大容量のコンデンサを用いると、素子のバラツキ
に影響され易く、正確なカラーキラー時定数が得られな
い。
数百msec程度必要であるため、上記コンデンサ120とし
ては大容量のものが要求されるが、IC（集積回路）化を
考慮した場合この容量をIC内部に作り込むことは非常に
困難であり、外付部品のためのピンが増加してしまう。
また、大容量のコンデンサを用いると、素子のバラツキ
に影響され易く、正確なカラーキラー時定数が得られな
い。
そこで、本発明はこのような実情に鑑みて提案された
ものであり、大容量のコンデンサを用いなくても大きな
カラーキラー時定数が得られ、また、正確なカラーキラ
ー時定数が得られるようなカラーキラー回路を提供する
ことを目的とする。
ものであり、大容量のコンデンサを用いなくても大きな
カラーキラー時定数が得られ、また、正確なカラーキラ
ー時定数が得られるようなカラーキラー回路を提供する
ことを目的とする。
E.課題を解決するための手段 本発明に係るカラーキラー回路は、上述した目的を達
成するために、バースト信号を復調する復調手段と、 上記復調手段の出力により上記バースト信号の状態を
蓄積する蓄積手段と、上記蓄積手段の蓄積値が所定値を
超えたことを検出する検出手段と、上記検出手段の出力
がハイレベルのときに垂直同期期間の周期を有するパル
スをカウントアップし、上記検出手段の出力がローレベ
ルのときに垂直同期期間の周期を有するパルスをカウン
トダウンするカウント動作が制御されるカウンタとを有
し、上記カウンタのカウント数が所定数以上となった時
に発生される信号に基づいてカラーキラー動作を行うよ
うにしたことを特徴としている。
成するために、バースト信号を復調する復調手段と、 上記復調手段の出力により上記バースト信号の状態を
蓄積する蓄積手段と、上記蓄積手段の蓄積値が所定値を
超えたことを検出する検出手段と、上記検出手段の出力
がハイレベルのときに垂直同期期間の周期を有するパル
スをカウントアップし、上記検出手段の出力がローレベ
ルのときに垂直同期期間の周期を有するパルスをカウン
トダウンするカウント動作が制御されるカウンタとを有
し、上記カウンタのカウント数が所定数以上となった時
に発生される信号に基づいてカラーキラー動作を行うよ
うにしたことを特徴としている。
F.作用 本発明によれば、蓄積手段の蓄積値が所定値以上にな
るとカウントアップし蓄積値が所定値以上でなければカ
ウントダウンし、カウント数が所定数以上になるとカラ
ーキラー信号を出力してカラーキラー動作を行うもので
ある。従って、蓄積手段の蓄積値が短時間で大きく変化
した場合であっても、カウント数が増減するもののカラ
ーキラー信号は応答しないようになっている。すなわ
ち、、大容量のコンデンサを用いることなく大きなカラ
ーキラー時定数が得られる。
るとカウントアップし蓄積値が所定値以上でなければカ
ウントダウンし、カウント数が所定数以上になるとカラ
ーキラー信号を出力してカラーキラー動作を行うもので
ある。従って、蓄積手段の蓄積値が短時間で大きく変化
した場合であっても、カウント数が増減するもののカラ
ーキラー信号は応答しないようになっている。すなわ
ち、、大容量のコンデンサを用いることなく大きなカラ
ーキラー時定数が得られる。
G.実施例 以下、本発明の一実施例について図面を参照しながら
詳細に説明する。
詳細に説明する。
第１図は本実施例におけるカラーキラー回路を示す回
路図である。なお、このカラーキラー回路は例えばPAL
方式のテレビジョン受像機に用いられる。
路図である。なお、このカラーキラー回路は例えばPAL
方式のテレビジョン受像機に用いられる。
第１図おいて、トランジスタ1,2の各ベース間および
トランジスタ3,4の各ベース間に接続された信号源５は
バースト信号を供給するものである。また、トランジス
タ6,7の各ベース間に接続された信号源８は例えば（Ｒ
−Ｙ）の色差信号成分に対応する色復調用の基準副搬送
波を供給するものである。トランジスタ1,2の各エミッ
タはトランジスタ６のコレクタにそれぞれ接続されてお
り、トランジスタ3,4の各エミッタはトランジスタ７の
コレクタにそれぞれ接続されている。トランジスタ6,7
の各エミッタはスイッチ９を介して電流源10に接続され
ている。
トランジスタ3,4の各ベース間に接続された信号源５は
バースト信号を供給するものである。また、トランジス
タ6,7の各ベース間に接続された信号源８は例えば（Ｒ
−Ｙ）の色差信号成分に対応する色復調用の基準副搬送
波を供給するものである。トランジスタ1,2の各エミッ
タはトランジスタ６のコレクタにそれぞれ接続されてお
り、トランジスタ3,4の各エミッタはトランジスタ７の
コレクタにそれぞれ接続されている。トランジスタ6,7
の各エミッタはスイッチ９を介して電流源10に接続され
ている。
トランジスタ1,3の各コレクタはトランジスタ11のベ
ースに接続されていると共に、ダイオード12を介して電
源端子13に接続されており、トランジスタ2,4の各コレ
クタはトランジスタ14のベースに接続されていると共
に、ダイオード15を介して上記電源端子13に接続されて
いる。トランジスタ14のコレクタはスイッチ16を介して
電流源17に接続されている。この電流源17は後述するコ
ンデンサ20にバイアス電流IBを与えるものである。ま
た、トランジスタ14のコレクタはダイオード18を介して
接地されていると共に、トランジスタ19のベースに接続
されている。このトランジスタ19のコレクタおよび上記
トランジスタ11のコレクタはそれぞれコンデンサ20に接
続されている。上記コンデンサ20は、ベースに電圧源21
が接続されたトランジスタ22のエミッタに接続されてい
ると共に、反転入力端子に電圧源23が接続された演算増
幅器24の非反転入力端子に接続されている。上記演算増
幅器24の出力端子は端子25に接続されている。上記スイ
ッチ9,16は、バースト期間に対応するゲートパルスによ
り同期してオン／オフ制御される。上記スイッチ9,16は
勿論バースト期間にオンされる。
ースに接続されていると共に、ダイオード12を介して電
源端子13に接続されており、トランジスタ2,4の各コレ
クタはトランジスタ14のベースに接続されていると共
に、ダイオード15を介して上記電源端子13に接続されて
いる。トランジスタ14のコレクタはスイッチ16を介して
電流源17に接続されている。この電流源17は後述するコ
ンデンサ20にバイアス電流IBを与えるものである。ま
た、トランジスタ14のコレクタはダイオード18を介して
接地されていると共に、トランジスタ19のベースに接続
されている。このトランジスタ19のコレクタおよび上記
トランジスタ11のコレクタはそれぞれコンデンサ20に接
続されている。上記コンデンサ20は、ベースに電圧源21
が接続されたトランジスタ22のエミッタに接続されてい
ると共に、反転入力端子に電圧源23が接続された演算増
幅器24の非反転入力端子に接続されている。上記演算増
幅器24の出力端子は端子25に接続されている。上記スイ
ッチ9,16は、バースト期間に対応するゲートパルスによ
り同期してオン／オフ制御される。上記スイッチ9,16は
勿論バースト期間にオンされる。
復調すなわち同期検波された上記バースト信号はトラ
ンジスタ11,19の各コレクタから電流となってコンデン
サ20に供給される。上記コンデンサ20は、上記バースト
信号が充分大きい場合にはトランジスタ19を介して放電
される。また、上記コンデンサ20は、上記バースト信号
が小さくなり上記バイアス電流IBよりも小さくなった場
合にはトランジスタ11を介して充電される。すなわち、
コンデンサ20には上記バースト信号の状態が蓄積される
ことになる。
ンジスタ11,19の各コレクタから電流となってコンデン
サ20に供給される。上記コンデンサ20は、上記バースト
信号が充分大きい場合にはトランジスタ19を介して放電
される。また、上記コンデンサ20は、上記バースト信号
が小さくなり上記バイアス電流IBよりも小さくなった場
合にはトランジスタ11を介して充電される。すなわち、
コンデンサ20には上記バースト信号の状態が蓄積される
ことになる。
コンデンサ20の電圧（蓄積値）が電圧源23によって定
められる所定のしきい値電圧を超えると、これが検出さ
れ演算増幅器24の出力はハイレベルとなり端子25から検
出信号DSが出力される。なお、トランジスタ22と電圧源
21による構成は上記コンデンサ20の電圧の下限値を定め
るものであり、上記バースト信号が充分大きい状態が継
続している場合には該コンデンサ20の電圧はその値に保
たれる。
められる所定のしきい値電圧を超えると、これが検出さ
れ演算増幅器24の出力はハイレベルとなり端子25から検
出信号DSが出力される。なお、トランジスタ22と電圧源
21による構成は上記コンデンサ20の電圧の下限値を定め
るものであり、上記バースト信号が充分大きい状態が継
続している場合には該コンデンサ20の電圧はその値に保
たれる。
上記検出信号DSはカウンタ回路部26に供給され、これ
によりアップダウンカウンタ36のカウント動作の制御
（例えばカウントアップとカウントダウンの切り換え制
御）が行われる。そして、上記アップダウンカウンタ36
のカウント数が所定数（本実施例においては「10」）以
上となった時に端子54からカラーキラー信号CKが出力さ
れ、このカラーキラー信号CKに基づいてカラーキラー動
作が行われるようになっている。
によりアップダウンカウンタ36のカウント動作の制御
（例えばカウントアップとカウントダウンの切り換え制
御）が行われる。そして、上記アップダウンカウンタ36
のカウント数が所定数（本実施例においては「10」）以
上となった時に端子54からカラーキラー信号CKが出力さ
れ、このカラーキラー信号CKに基づいてカラーキラー動
作が行われるようになっている。
上記カウンタ回路部26の具体的構成例を第２図に示
す。第２図において、上記検出信号DSが供給される端子
31はアンド回路32に接続されている。また、上記端子31
はアンド回路33に接続されていると共に、インバータ34
を介してアンド回路35に接続されている。アンド回路32
は４ビットのアップダウンカウンタ36のUP/DN端子およ
びアンド回路37にそれぞれ接続されている。上記アップ
ダウンカウンタ36では、上記UP/DN端子がハイレベルの
期間についてはカウントアップ動作が行われ、ローレベ
ルの期間についてはカウントダウン動作が行われる。
す。第２図において、上記検出信号DSが供給される端子
31はアンド回路32に接続されている。また、上記端子31
はアンド回路33に接続されていると共に、インバータ34
を介してアンド回路35に接続されている。アンド回路32
は４ビットのアップダウンカウンタ36のUP/DN端子およ
びアンド回路37にそれぞれ接続されている。上記アップ
ダウンカウンタ36では、上記UP/DN端子がハイレベルの
期間についてはカウントアップ動作が行われ、ローレベ
ルの期間についてはカウントダウン動作が行われる。
上記アップダウンカウンタ36のＣ端子には端子38より
ックロック信号φが供給される。このクロック信号φに
は、例えば垂直同期期間（1V＝20msec）程度の周期を有
するパルスが用いられる。上記アップダウンカウンタ36
のQ0〜Q3の各端子はそれぞれアンド回路39に接続されて
いると共に、各インバータ40,41,42,43をそれぞれ介し
てアンド回路44に接続されている。上記アンド回路39は
上記アップダウンカウンタ36のカウント数が最大カウン
ト数CMAX（本実施例においては「15」、二進法で「111
1」）となったことをデコードするものであり、上記ア
ンド回路44は上記アップダウンカウンタ36のカウント数
が最小カウント数CMIN（本実施例においては「０」、二
進法で「0000」）となったことをデコードするものであ
る。
ックロック信号φが供給される。このクロック信号φに
は、例えば垂直同期期間（1V＝20msec）程度の周期を有
するパルスが用いられる。上記アップダウンカウンタ36
のQ0〜Q3の各端子はそれぞれアンド回路39に接続されて
いると共に、各インバータ40,41,42,43をそれぞれ介し
てアンド回路44に接続されている。上記アンド回路39は
上記アップダウンカウンタ36のカウント数が最大カウン
ト数CMAX（本実施例においては「15」、二進法で「111
1」）となったことをデコードするものであり、上記ア
ンド回路44は上記アップダウンカウンタ36のカウント数
が最小カウント数CMIN（本実施例においては「０」、二
進法で「0000」）となったことをデコードするものであ
る。
上記アンド回路39はアンド回路33に接続されていると
共に、インバータ45を介して上記アンド回路32およびア
ンド回路35にそれぞれ接続されている。また、上記アン
ド回路44はアンド回路35に接続されていると共に、イン
バータ46を介してアンド回路33に接続されている。上記
アンド回路33,35はそれぞれオア回路47に接続されてお
り、該オア回路47は上記アップダウンカウンタ36のPE端
子に接続されている。上記PE端子がハイレベルとなるの
は、上記アップダウンカウンタ36のカウント数が最大カ
ウント数CMAXでありかつ端子31がハイレベルとなってい
る場合、あるいは上記カウント数が最小カウント数CMIN
でありかつ端子31がローレベルとなっている場合であ
る。上記PE端子がハイレベルとなった場合には、上記カ
ウント数は最大カウント数CMAXあるいは最小カウント数
CMINに保持されるようになっている。
共に、インバータ45を介して上記アンド回路32およびア
ンド回路35にそれぞれ接続されている。また、上記アン
ド回路44はアンド回路35に接続されていると共に、イン
バータ46を介してアンド回路33に接続されている。上記
アンド回路33,35はそれぞれオア回路47に接続されてお
り、該オア回路47は上記アップダウンカウンタ36のPE端
子に接続されている。上記PE端子がハイレベルとなるの
は、上記アップダウンカウンタ36のカウント数が最大カ
ウント数CMAXでありかつ端子31がハイレベルとなってい
る場合、あるいは上記カウント数が最小カウント数CMIN
でありかつ端子31がローレベルとなっている場合であ
る。上記PE端子がハイレベルとなった場合には、上記カ
ウント数は最大カウント数CMAXあるいは最小カウント数
CMINに保持されるようになっている。
上記アップダウンカウンタ36のQ2〜Q3端子はそれぞれ
オア回路48に接続されている。このオア回路48は上記ア
ップダウンカウンタ36のカウント数が「４」二進法で
「0100」以上となったことをデコードするものであり、
これにより後述するカラーキラー信号CKをローレベルと
するしきい値TLが定められている。上記オア回路48はア
ンド回路49に接続されている。
オア回路48に接続されている。このオア回路48は上記ア
ップダウンカウンタ36のカウント数が「４」二進法で
「0100」以上となったことをデコードするものであり、
これにより後述するカラーキラー信号CKをローレベルと
するしきい値TLが定められている。上記オア回路48はア
ンド回路49に接続されている。
上記アップダウンカウンタ36のQ1端子はアンド回路50
に接続されており、Q2端子はインバータ42を介して該ア
ンド回路50に接続されている。上記アンド回路50および
上記Q2端子はオア回路51にそれぞれ接続されている。上
記オア回路51および上記アップダウンカウンタ36のQ3端
子はアンド回路52にそれぞれ接続されている。このアン
ド回路52は上記アップダウンカウンタ36のカウント数が
「10」、二進法で「1010」以上となったことをデコード
するものであり、これにより後述するカラーキラー信号
CKをハイレベルとするしきい値THが定められている。上
記アンド回路52はアンド回路37に接続されている。この
アンド回路37はオア回路53を介して上記アンド回路49に
接続されており、該アンド回路49はカラーキラー信号CK
が出力される端子54に接続されている。また、上記アン
ド回路49はオア回路53に接続されていると共に、インバ
ータ55を介してアンド回路37に接続されている。
に接続されており、Q2端子はインバータ42を介して該ア
ンド回路50に接続されている。上記アンド回路50および
上記Q2端子はオア回路51にそれぞれ接続されている。上
記オア回路51および上記アップダウンカウンタ36のQ3端
子はアンド回路52にそれぞれ接続されている。このアン
ド回路52は上記アップダウンカウンタ36のカウント数が
「10」、二進法で「1010」以上となったことをデコード
するものであり、これにより後述するカラーキラー信号
CKをハイレベルとするしきい値THが定められている。上
記アンド回路52はアンド回路37に接続されている。この
アンド回路37はオア回路53を介して上記アンド回路49に
接続されており、該アンド回路49はカラーキラー信号CK
が出力される端子54に接続されている。また、上記アン
ド回路49はオア回路53に接続されていると共に、インバ
ータ55を介してアンド回路37に接続されている。
次に、上述したカウンタ回路部26の動作について第３
図のタイムチャートを参照しながら説明する。第３図に
おいて、（Ａ）はクロック信号φを示しており、（Ｂ）
は検出信号DSを示しており、（Ｃ）はアップダウンカウ
ンタ36のカウント数を示しており、（Ｄ）はカラーキラ
ー信号CKを示している。
図のタイムチャートを参照しながら説明する。第３図に
おいて、（Ａ）はクロック信号φを示しており、（Ｂ）
は検出信号DSを示しており、（Ｃ）はアップダウンカウ
ンタ36のカウント数を示しており、（Ｄ）はカラーキラ
ー信号CKを示している。
端子38すなちわアップダウンカウンタ36のＣ端子には
第３図（Ａ）に示すようなクロック信号φが供給され
る。いま端子31に第３図（Ｂ）に示すような検出信号DS
が供給されたとすると、アップダウンカウンタ36におい
ては、第３図（Ｃ）に示すように、検出信号DSがハイレ
ベルの期間についてはカウントアップ動作が行われ、ロ
ーレベルの期間についてはカウントダウン動作が行われ
る。端子45から出力されるカラーキラー信号CKは、第３
図（Ｄ）に示すように、アップダウンカウンタ36のカウ
ント数がしきい値THとなる所定のカウント数「10」以上
となった時にハイレベルとなり、しきい値TLとなる所定
のカウント数「３」以下となった時にローレベルとな
る。そして、このようにして得られたカラーキラー信号
CKは例えばカラーコントロール回路等に供給され、カラ
ーキラー動作が行われるようになっている。
第３図（Ａ）に示すようなクロック信号φが供給され
る。いま端子31に第３図（Ｂ）に示すような検出信号DS
が供給されたとすると、アップダウンカウンタ36におい
ては、第３図（Ｃ）に示すように、検出信号DSがハイレ
ベルの期間についてはカウントアップ動作が行われ、ロ
ーレベルの期間についてはカウントダウン動作が行われ
る。端子45から出力されるカラーキラー信号CKは、第３
図（Ｄ）に示すように、アップダウンカウンタ36のカウ
ント数がしきい値THとなる所定のカウント数「10」以上
となった時にハイレベルとなり、しきい値TLとなる所定
のカウント数「３」以下となった時にローレベルとな
る。そして、このようにして得られたカラーキラー信号
CKは例えばカラーコントロール回路等に供給され、カラ
ーキラー動作が行われるようになっている。
上述したカウンタ回路部26は大きな時定数を有してお
り、検出信号DSが短時間に変化してもカラーキラー信号
CKは応答しない。従って、第１図に示した本実施例のカ
ラーキラー回路によれば等価的に大きなカラーキラー時
定数が得られる。よって、コンデンサ20としては大容量
のものを用いる必要はなく、IC内部に作り込むことがで
きる。また、カラーキラー時定数は、ほぼクロック信号
φの周波数で決定されることになるため正確である。
り、検出信号DSが短時間に変化してもカラーキラー信号
CKは応答しない。従って、第１図に示した本実施例のカ
ラーキラー回路によれば等価的に大きなカラーキラー時
定数が得られる。よって、コンデンサ20としては大容量
のものを用いる必要はなく、IC内部に作り込むことがで
きる。また、カラーキラー時定数は、ほぼクロック信号
φの周波数で決定されることになるため正確である。
なお、本発明に係るカラーキラー回路は、例えばNTSC
方式のテレビジョン受像機に適用することもできる。
方式のテレビジョン受像機に適用することもできる。
H.発明の効果 上述した実施例の説明から明らかなように、本発明に
係るカラーキラー回路では、バースト信号の状態を蓄積
し、その蓄積値が所定値を超えたことを示す信号をカウ
ンタに供給してカウント動作を制御し、カウント数が所
定数以上になった時に発生される信号に基づいてカラー
キラー動作を行うようにしている。従って、大容量のコ
ンデンサを用いなくても大きなカラーキラー時定数を得
ることができ、コンデンサをIC内部に作り込むことがで
きる。また、カラーキラー時定数はカウンタに供給され
るクロック信号でほぼ決定されるため、正確なものが得
られる。
係るカラーキラー回路では、バースト信号の状態を蓄積
し、その蓄積値が所定値を超えたことを示す信号をカウ
ンタに供給してカウント動作を制御し、カウント数が所
定数以上になった時に発生される信号に基づいてカラー
キラー動作を行うようにしている。従って、大容量のコ
ンデンサを用いなくても大きなカラーキラー時定数を得
ることができ、コンデンサをIC内部に作り込むことがで
きる。また、カラーキラー時定数はカウンタに供給され
るクロック信号でほぼ決定されるため、正確なものが得
られる。
第１図は本発明に係るカラーキラー回路の一実施例を示
す回路図、第２図はカウンタ回路部の具体的構成例を示
す論理回路図、第３図は上記第２図に示したカウンタ回
路部の動作を説明するためのタイムチャートである。 第４図は従来のカラーキラー回路の一例を示す回路図で
ある。 1,2,3,4,6,,7……トランジスタ（復調手段） 20……コンデンサ（蓄積手段） 24……演算増幅器（検出手段） 36……アップダウンカウンタ
す回路図、第２図はカウンタ回路部の具体的構成例を示
す論理回路図、第３図は上記第２図に示したカウンタ回
路部の動作を説明するためのタイムチャートである。 第４図は従来のカラーキラー回路の一例を示す回路図で
ある。 1,2,3,4,6,,7……トランジスタ（復調手段） 20……コンデンサ（蓄積手段） 24……演算増幅器（検出手段） 36……アップダウンカウンタ
Claims (1)
- 【請求項１】バースト信号を復調する復調手段と、 上記復調手段の出力による上記バースト信号の状態を蓄
積する蓄積手段と、 上記蓄積手段の蓄積値が所定値を超えたことを検出する
検出手段と、 上記検出手段の出力がハイレベルのときに垂直同期期間
の周期を有するパルスをカウントアップし、上記検出手
段の出力がローレベルのときに垂直同期期間の周期を有
するパルスをカウントダウンするようにカウント動作が
制御されるカウンタとを有し、 上記カウンタのカウント数が所定値以上となった時に発
生される信号に基づいてカラーキラー動作を行うように
したことを特徴とするカラーキラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63059307A JP2681978B2 (ja) | 1988-03-15 | 1988-03-15 | カラーキラー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63059307A JP2681978B2 (ja) | 1988-03-15 | 1988-03-15 | カラーキラー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01233897A JPH01233897A (ja) | 1989-09-19 |
| JP2681978B2 true JP2681978B2 (ja) | 1997-11-26 |
Family
ID=13109585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63059307A Expired - Fee Related JP2681978B2 (ja) | 1988-03-15 | 1988-03-15 | カラーキラー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2681978B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62230284A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | カラ−キラ−回路 |
| JPS62183482U (ja) * | 1986-05-12 | 1987-11-20 |
-
1988
- 1988-03-15 JP JP63059307A patent/JP2681978B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01233897A (ja) | 1989-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03117995A (ja) | 色信号輪郭補正装置 | |
| US3879576A (en) | Synchronizing signal separating circuit | |
| US4942472A (en) | Detection circuit for a video tape recorder signal | |
| JP2681978B2 (ja) | カラーキラー回路 | |
| US3949164A (en) | Television signal detecting circuit | |
| US4453183A (en) | Dual polarity sync processor | |
| US4047223A (en) | Frequency scanning automatic phase control system | |
| US4324990A (en) | Comparison circuit adaptable for utilization in a television receiver or the like | |
| US7940332B2 (en) | Signal detection device and methods thereof | |
| JP2938882B2 (ja) | ビデオ信号の復調方式を自動的に選択する方法及び装置 | |
| US4999707A (en) | Synchronizing signal separating circuit separating synchronizing signal from a composite video signal | |
| US5400078A (en) | Circuit for identifying television standards | |
| US5510854A (en) | Device for adjusting the black level of a video signal | |
| EP0409142A2 (en) | FSK data waveform shaping circuit | |
| US5889421A (en) | Device for detecting the locking of an automatic gain control circuit | |
| EP0456102B1 (en) | Apparatus for conditioning a signal parameter | |
| JPH082085B2 (ja) | 同期検出装置 | |
| EP0242907B1 (en) | Coincidence circuit in a line synchronizing circuit arrangement | |
| JP3586372B2 (ja) | 水平同期検出回路 | |
| CA2013532C (en) | Synchronizing signal separating circuit | |
| JP2003069853A (ja) | 制御デバイス | |
| JPS6221372A (ja) | 垂直周期信号の振幅制御回路 | |
| EP0040275A1 (en) | Comparison circuit adaptable for utilization in a television receiver or the like | |
| JPH04629Y2 (ja) | ||
| JPH0417510B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |