JPS62230284A - カラ−キラ−回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野）　　　　　　　　　・この発明は
、ＡＣＫ（自動カラーキラー）フィルタを構成する大容
量コンデンサを不要にしたカラーキラー回路に関する。

（従来の技術） ＶＴＲ（ビデオ・テープ・レコーダ）の色信号処理にお
けるカラーキラー回路は、再生映像信号に不自然な色が
つくのを避けるために以下に列挙する二つの機能をもっ
ている。

（４）白黒信号や入力振幅がＡＧＣ回路（自動利得制御
回路）の制御可能なレベル以下の微小色信号のとき色信
号出力をオフにする。

（Ｂ）　、　ＡＰＣ回路（色同期回路）がはずれている
とき色信号出力をオフにする。　　　　　　　　　　・
第４図はＶＴＲの色信号処理における従来のＡＣＫ。

処理回路のブロック図である。この第４図において、Ａ
ＰＣ検波器１とＡＰＣ７４ルタ２とＶＣｏ、３とにより
ＰＬＬ　（フェーズ・ループ・ルック）を構成しており
、ｖｃｏ　ｓの出力と入力端子４から入力されるカラー
バースト信号ａとｉ　ＡＰＣ検波器１で位相検波し、そ
の検波出力’ｉ　ＡＰＣフィルタ２を通して直流電圧を
発生させ、この直流電圧をＶＣＯ３の制御電圧としてｖ
ｃｏ　ｓに印加し、その出力発電周波数を制御するよう
にしている。

また、■Ｃ０３の出力は９０１″移相器５全通して　　
　゛信号すとの整相−波を行って、出力信号ＣをＡＣＫ
フィルタ７に加え、ＡＣＫフィルタ７の出力信号ｄをＡ
ＣＫ検伴レベルと、比較するためにコン、ツクレータ８
に出力するようにしている。

この第４図において、ＰＬＬがロックしている状態では
ｖｃｏ　ｓの出力端子３ａの信号の位相はカラーバース
ト信号ａに対して９０°遅れた位相を保ち、９０°移相
器５を゛経過しへその出力端子５ＩＬでは、カラーバー
スト信号ａと同相となる。

ＡＣＫ検波器６は上述の（Ｂ）の機能をもつように５位
相に対しては同期検波器として動作してＡＰＣ回路がロ
ック状態にあるか否かの判定を行い、上述の（４）の機
能を持つように振幅に対してはピーク検波器として動作
する。

このような機能を一つの検波器で実現する九めカラーバ
ースト信号に対しては、ある一定の利得をもった掛算器
で構成される。また、パース）ｆ・−ト時のみの動作で
あるから、それ以外の区間は町切ヲ止め、ＡＣＫフィル
タ端の電圧をホールドする。“″ 、各条件下におけるＡＣＫ検波器６の動作を第５図を用
いて示す。この第５図において、■はカラーバースト信
号（、）の振幅が大（ｉｃｅフラットレベル）でかつＡ
ＰＣ回路がロック状態のときの動作を示すものである。

この場合、第５図（ａ）に示す端子４のカラーバースト
信号ａと第５図（ｂ）Ｋ示す９０°移相器５の出力端子
５ａの出力信号すに対して、バーストゲート時のＡＣＫ
検波器６の出力端子６ａの出力信号ｃ　ｋＺ第５図（Ｃ
）のような同期検波波形となり、ＡＣＫフィルタ７の゛
フィルタ端７ａのフィルタ端室ＥＥＪ　ｄは第５図（ｄ
）に示すよう□に高くなる。　□また、第５図の■はカ
ラーバースト信号の振幅が小でかつＡＰＣ回路がロック
状態のときの動作である。この場合バーストゲート時の
ＡＣＫ検波器６の出力端子６ａの出力信号Ｃは第５図（
Ｃ）のように■の場合よりレエそのピーク値が小さな同
期検波波形となり、ＡＣＫフィルタ７の端子電圧ｄは第
５図（ｄ）に示すように低くなる。

また、第５図の■はカラーバースト信号の振幅は大（Ａ
ＣＣフラットレベル）だがＡＰＣ回路がテンロック状態
のときの動作を示すものである。この場合、バーストゲ
ート時のＡＣＫ検波器６の出力端子６ＩＬの出力信号Ｃ
は第５図（Ｃ）のように任意の位相差の掛算波形となり
、その平均電圧は位相丼に応じて変化する。　　　　　
　′ ＡＰＣ回路がアンロック状態でのＡＣＫ検波器６の入力
信号の位相差はビート周波数で変化するので、結局ＡＣ
Ｒ検波器６の出力端子６ｄの出力信号ｄ′は第５図（ｄ
）の点線で示したように、その包絡線波形′の周波数が
ビート周波数となるようなノ々−ストｒ−ト区間の／ｊ
ルス列となる。

□このとき、ＡＣＫフィルタ７の時定数が十分大であれ
ば、フィルタ端電圧ｄは第５図（ｅ）の実線で示すよう
に直流となり、その値ば熱入力時の電圧　゛（バイアス
電圧）に等しい。　　　　　　　□ＡＣＫフィ゛ルタ７
のフィルタ端電圧ｄはコンノ臂レータ８によりＡＣＫ検
波レペしど比較され、その大小に応じてＡＣＫ・信号ｆ
を端子９に出力する。ＡＣＫ検波検波段ペル５図も）の
点線で示したよ・うなレベルに選んでおけば、■、■の
場合にキラーオンさせることができ、前述の（４）、（
Ｂ）の機能の場合にのみキラーをかげることができる。

・しかし、第４図に示すような従来のカラーキラー回路
はＡＰＣ回路がアンロック状態にあるとき、、ＡＣＫ検
波器６から出力されるビート信号に対して誤動作しない
ようにＡＣＫフィルタ７の時定数を大きくしておく必要
がある。

このため、　、　ＡＣＫフィルタ７のコンデンサに大容
量のものを用いなければならないこと、およびこの回路
をＩＣ内に組み込む場合、ＡＣＫフィルタ端子として１
ビン用意しておかなければならないことの２点が問題と
なっていた。

また、ＡＣＫ検波器６は振幅検波と位相検波を同時に行
うため、両者の検波性能を一つの回路で実現する必要が
あり、さらにヒステリシス特性を持たせかければならな
いため、・回路設計の自由度が少なく複雑な回路となっ
ていた。

−６＝ （発明が解決しようとする問題点） この発明は、上記従来のカラーキラー回路では、ＡＣＫ
フィルタの時定数を大きくするために大容量のコンデン
サを用いる必要があることに゛ともなうＡＣＫフィルタ
端子として１ピン用意しなければならない点と、回路設
計の自由度が少なく、複雑であるという欠点を除去する
ために□なされたもので、ＡＣＫフィルタにおける大容
量コンデンサを不要にできるとともに、回路構成を簡単
にして回路設計の自由度を大きくできるカラーキラー回
路を提供することを目的とする。

［発明の構成］ （問題点を解決するための手段） この発明のカラーキラー回路は、カラーバースト信号と
ｖＣＯの出力の９０６移相した信号との位相検波全行う
ＡＣＫ位相検波器と、カラーバースト信号の振幅検波を
行うＡＣＫ振幅検波器と、ＡＣＫ位相検波器とＡＣＫ振
幅検波器の出力の論理積出力をカウントするパルスカウ
ント回路とを設げたものである。

（作用） この発明は、ＡＣＫ位相検波器でカラーバースト信号と
ｖＣＯの出力の９０６移相した信号の位相検波を行うと
と゛もに、カラーバースト信号をＡＣＫ振幅検波器で振
幅検波した出力とをＩＨ（１水平開期）ごと・に論理積
をアンドダートでとって、その出力パルスをノ母ルスカ
ウント回路でカウントする。

（実施例） 以下、この発明のカラーキラー回路の実□施例について
図面に基づき説明する。第１図はその一実施例の構成を
示すブロック図である。この第１図において、端子１１
にカラーバースト信号１１ｈが入力されるようになって
いる。このカラーバースト信号１１ａばＡＰＣ検波器１
２、ＡＣＫ位相検波器１３、ＡＣＫ振幅検波器１４に入
力されるようになっている。

ＡＰＣ検波器１２、ＡＰＣ７４ルタ１５、ＶＣＯ１６と
により第４図の場合と同様にＰ’ＬＬを構成しており、
このＰＬＬ’によりＶＣＯ１６の発振出力をカラーバー
スト信号１１ｔＬに同期するようにしている。

このＶＣＯ１６の出力端子１６ＩＬの出力信号はＡＰＣ
検波器１２および９０°移相器１０に入力するようにし
ている。９０°移相器１０はＶＣＯ１６の出力信号の位
相を９０°移相させるものであり、　ＰＬＬ　’がロッ
クしている状□態でＶＣｏ　１６の出力信号がカラーバ
ースト信号１１！Ｌに対して９０°遅れるのを補正する
ものである。

この９０°移相器１０の出力端子１０ａの出力信号すは
ＡＣＫ位相検波器１３に送出するようになっている。Ａ
ＣＫ位相検波器１３はこの９０°移相器１０の出力信号
すとカラーバースト信号１１１Ｌとの位相検波を行って
その出力端子１３ｈの出力信号Ｃをアンドダート１７の
第１入力端に送出するようになっている。

また、ＡＣＫ振幅検波器１４はカラーバースト信号１１
＆の振幅□検波を行っ”て、その出力端子１４ｈから出
力信号ｄをアンドゲート１７の第２入力端に送出するよ
うになっており、アンドゲート１７の出力信号はＡルス
カウント回路１８に送出するようになっている。

このパルスカウント回路１８の出力端子は端子１９に接
続されており、この端子１９からＡＣ’に信号が取り出
されるようになっている。

第２図はこの発明のカラーキラー回路におけるＡＣＫ処
理を行う回路の部分の具体的回路構成を示したものであ
り、第１図におけるＡＣＫ位相検波器１３、ＡＣＫ振幅
検波器１４、アンドゲート１７、パルスカウント回路１
８の部分の詳細を示すものである。

この第２図において、端子１１に入力されたカラーバー
スト信号１１＆は掛算器２０とアンプ２１に送出するよ
うにしている。この掛算器２０、アンプ２１には、端子
２２から入力されたバーストダートパルスＢＧが加えら
れるようになっている。

このバーストダートパルスＢＧの区間、掛算器２０はカ
ラーバースト信号１１１Ｌと基準信号、すなわち、第１
図における９０°移相器１０の出力信・号すとの掛算を
行って、その出力をＡＣＫフィルタ２２に出力するよう
になっている。このＡＣＫフィルタ２２の出力端子には
、第１図のＡＣＫ位相検波器Ｚ３の出力信号Ｃと同じ出
力信号Ｃが出力されて、コンツクレータ２３の一方の入
力端子に送出するようになっている。コンパレータ２３
の他方の入力端子には基準電圧Ｅ１が加えられている。

コンパレータ２３の出力端子はフリップフロップ回路（
以下、ＦＦという）２４のセット端子Ｓに接続されてい
る。

一方、アンプ２１＆’！パース）　？’　−）　Ａ’ル
スＢＧの区間、カラーバースト信号１１１Ｌを増幅して
コンツヤレータ２５の一方の入力端子に送出するように
なっている。コンパレータ２５の他方の入力端子には基
準電圧Ｅ２が印加されている。

コンノやレータ２５の出力端子から第１図のＡＣＫ振幅
検波器１４の出力信号ｄに相肖する信号がＦＦ　２６の
セット入力端子Ｓに送出するようになっている。

このＦＦ２４．２６のリセット入力端子’ＲＫは。

バーストダートノ母ルスＢＧ　カインパータ２７ｆ介し
て入力されるようになっている。両Ｆ１？２４．２６の
出力端子はアンドダート１７の第１．第２の入力端子に
接続されており、このアンドｆ−）７７の出力信号ｅは
カウンタ２８に送出するようになっている。

カウンタ２８とヒステリシス回路２９とによシ、第１図
の・臂ルスカウント回路１８を構成するものであり、カ
ウンタ２８の出力信号はヒステリシス回路２９に送出す
るようになっている。ヒステリシス回路２９の出力端子
は端子１９に接続され、第１図と同様にして、端子１９
からＡＣＫ信号が取り出されるようになっている。

なお、端子３０には、ヘッドスイッチングｉ４’ルスＳ
Ｐが入力され、それによって、カウンタ２８がリセット
されるようになっている。

次に、この発明の動作について第２図を中心に述べるこ
とにする。カラーバ−スト信号ｊ　１　ａの位相検波に
対しては、パーストグートパルスＢＧの区間にカラーバ
ースト信号１１＆と９０°移相器１０の出力信号、すな
わち、基準信号すとを掛算器２０で掛算し、その出力を
ＡＣＫフイルり２２に通し、入力の位相差に応じた電圧
を得た後、コンパレータ２３にて基準電圧Ｅ１と比較し
、ＦＦ２４で波形整形してパルス列を得る。

この経路内のＡＣＫフィルタ２２（工掛算器２０の出力
で発生する基準信号すの２倍の周波数成分を減衰させる
ためのもので、この周波数はＮＴＳＣ信号においては７
．１６　ＭＨｚであるから、このＡＣＫフィルタ２２に
用いるコンデンサは小容量のものでよ（、ＩＣ内内蔵も
可能である。

このようにして得たＦＦ２４の出力はカラーバースト信
号１１１Ｌと基準信号すとの位相差がゼロを中心にある
範囲内にあるときにのみｔ４ルスを発生するｚ４ルス列
となっている。

一方、カラーバースト信号１１ｈの振幅検波に対しては
、カラーバースト信号１１ａを固定ゲインのアンプ２１
で増幅し、その出力をコンツヤレータ２５にて基準電圧
Ｅ２と比較し、ＦＦ　２６で波形整形して、ｉ４４ルス
を得る。

このようにして得たＦＦ２６の出力はカラーバースト信
号１１ｈの振幅があるレベル以上にあるときＬＨごとに
ｉ４ルスを発生するパルス列となっている。

この後、上記ＦＦ　２４　、２６から出力される二つの
〕９ルス列はアンドダート１７に送られ、そこで論理積
をとり、パルスカウント回路１８を構成するカウンタ２
８である一定期間ノ々ルス数をカウントする。この計数
期間はＶＴＲでは、たとえばヘッドスイッチングパルス
８Ｐ　（周期５２５）（）′！ｉｌ−用いる。これはこ
のパルスのエツジにてカウンタ２８をリセットすること
により設定できる。

このカウント数の結果と前の状態によりＡＣＫのオン／
オフを決めるわげであるが、状態力Ｉ変わりにくいよう
にオン／オフのしきい値にヒステリシス特性を持たせる
ためにヒステリシス回路２９でデジタルヒステリシス処
理を行ってＡＣＫ信号ｉｆ出力端子１９から出力する。

第３図は第１図および第２図の動作を説明するための各
部の波形図であり、第３図（、）〜第３図（、）はそれ
ぞれ第１図および第２図の各信号ａ　−ｆを示すもので
ある。そして、第３図の■レエカラーノぐ一スト信号１
１＆の振幅が大でＡＰＣ回路７５Ｚロック状態のときの
動作である。このとき、アンドゲート１７の出力端子１
７１Ｌの出力信号ｅは第３図（、）に示すようなＩＨご
との連続パルスが発生する。

また、第３図の■はカラーパーストＭ　号１１　ｍの振
幅が小でかつＡＰＣ回路がロック状態のときの動作であ
る。このときコンパレータｚｓの出力端子２５ａの出力
信号ｄにはパルスは発生しないので、アンドダート１７
の出力端子１７ｈにモノＪ？　Ａ。

スは発生しない。

サラに、第３図の■はカラーバース）　信号１１ｍの振
幅は大だがＡＰＣ回路がアンロック状態のときの動作を
示している。このときＡＣＫフィルタ２３の出力端子２
３ｍには入力の位相差に応じた高さのパルス列が発生し
、その包絡線はビート信号に対応する。

したがって、ＦＦ２４の出力端子２４ｔｈには入力信号
の位相差が位相検波感度とコンパレータ２３の基準電圧
Ｅ１で決筐るある値以下のときのみノＪ？ルス列が発生
し、アンドゲート１７の出力端子１７ａにも同様のパル
ス列が発生する。

このパルス列をカウンタ２８である期間カウントして、
その計数値でキラーオン／オフを判定する。第３図の場
合■でキラーオフ、■■でキラーオンしなげればならな
い。

いま、パルスが発生する入力位相差範囲を十〇（ｄｏｇ
　）とし、計数期間はビート信号周期に対し十分大きい
とすると、■の場合の／ｊルス発生率は２９−となる。

したがって、・臂ルスカウント数の総パルス数に対する
割合として、キラーオフレベルヲユムよりや中大きい値
、キラーオフレベルｆ「１」に近い値に選んで、この両
レベル間にヒステリシス回路２９でヒステリシス特性を
もたせておけば、艮好なキラー機能が実現できる。さら
に、位相検波系と振幅検波系の二つのコンパレータにア
ナログ的なヒステリシス特性を持たせておけば、さらに
確実なヒステリシス特性が得られる。

［発明の効果］ 以上のように、この発明のカラーキラー回路に　　　゛
よれば、従来ＶＴＲの色信号処理用ＩＣに外付げしてい
た数μＦ程度の大容量の電解コンデンサを小容量（数十
ＰＦ　）のコンデンサにすることができ、　　ＩＣ内蔵
も可能になる。したがって、部品価格の低減、基板面積
の縮小、ＩＣビン数の削減が可能となりＩＣ周辺のコス
トダウンがはかれる。

筐た、従来に比べ大幅にデジタル化が可能となり、しか
も低周波の処理なので消費電力が少ないという効果を奏
する。

【図面の簡単な説明】

第１図はこの発明のカラーキラー回路の一実施例のブロ
ック図、第２図は同上カラーキラー回路におけるＡＣＫ
処理を行う回路の部分の具体的な構成を示す回路図、第
３図は同上カラーキラー回路の動作を説明するための各
部の信号波形図、第４図は従来のカラーキラー回路のブ
ロック図、第５図は第４図のカラーキラー回路の動作を
説明するための各部の信号波形図である。 １０・・・９０°移相器、１２・・・ＡＰＣ検波器、１
３・・・ＡＣＫ位相検波器、１４・・・ＡＣＫ振幅検波
器、１５・・・ＡＰＣフィルタ、１６・・・ｖＣＯ１１
７・・・アンドゲート、１８・・・パルスカウント回路
、２０・・・掛算器、２２・・・ＡＣＫフィルタ、２３
．２５・・・コンパレータ、２４．２６・・・フリップ
・フロップ回路、２８・・・カウンタ、２９・・・ヒス
テリシス回路。 出願人代理人　　弁理士　鈴　江　武　彦第３図 第５図

Claims (1)

【特許請求の範囲】
1. カラービデオ信号の水平周期ごとのバーストゲート時に
   カラーバースト信号の振幅検波を行う振幅検波手段と、
   上記バーストゲート時にカラーバースト信号と基準信号
   との位相検波を行う位相検波手段と、上記振幅検波手段
   の出力と上記位相検波手段の出力との論理積をとって得
   たパルス信号を所定期間カウントしてそのカウント数に
   応じてカラーキラーを作動させるパルスカウント回路と
   を具備するカラーキラー回路。