KR100432352B1 - 수직동기신호 분리회로 및 이를 보유하는 표시장치 - Google Patents

수직동기신호 분리회로 및 이를 보유하는 표시장치 Download PDF

Info

Publication number
KR100432352B1
KR100432352B1 KR1019960054014A KR19960054014A KR100432352B1 KR 100432352 B1 KR100432352 B1 KR 100432352B1 KR 1019960054014 A KR1019960054014 A KR 1019960054014A KR 19960054014 A KR19960054014 A KR 19960054014A KR 100432352 B1 KR100432352 B1 KR 100432352B1
Authority
KR
South Korea
Prior art keywords
circuit
signal
capacitor
synchronizing signal
voltage
Prior art date
Application number
KR1019960054014A
Other languages
English (en)
Other versions
KR970028998A (ko
Inventor
코우지 니노미야
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR970028998A publication Critical patent/KR970028998A/ko
Application granted granted Critical
Publication of KR100432352B1 publication Critical patent/KR100432352B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals
    • H04N5/10Separation of line synchronising signal from frame synchronising signal or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronizing For Television (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본발명은 수직동기신호분리회로 및 이를 보유하는 표시장치에 관한 것이며,
멀티싱크로너스(multi-synchronous)형의 CRT모니터디스플레이에 있어서의 수직동기 분리회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
수평주파수가 낮은 주파수에서 높은 주파수의 범위까지의 광범위에 걸치는 복합동기신호의 각각에 대하여 수직동기신호의 분리가 가능한 수직동기 분리회로를 제공한다.
3. 발명의 해결방법의 요지
원샷회로(12)로 복합동기신호를 받으므로서 복합동기신호의 수평주파수에 거의 영향을 받지 않고, 일정한 펄스폭의 펄스를 동기신호에 대응하여 발생시켜서 이를 적분하여, 적분한 전압에 응해해서 얻어지는 전류로 복합동기 신호의 수평주파수에 대응해서 콘덴서(16)을 충전한다.
4. 발명의 중요한 용도
수직동기신호의 분리가 가능한 수직동기 분리회로, 또는 이 회로를 보유한 표시장치를 실현한다.

Description

수직동기신호 분리회로 및 이를 보유하는 표시장치
(산업상 이용분야)
본발명은 수직동기신호 분리회로 및 이를 보유하는 표시장치에 관한 것이며, 상세하게는 퍼스널컴퓨터(이하PC라함) 본체에서 멀티싱크로너스(multi - synchronous)(이하, 멀티싱크로 약기함)형의 CRT모니터 디스플레이 (이하 CRT로 약기함)에 송출되는 복합영상신호로부터 수평, 수직의 동기 신호를 분리하는 회로에 있어서, 수평주파수가 낮은 주파수에서 높은 주파수 범위까지의 광범위에 걸친 복합동기신호의 각각에 대하여 수직동기신호의 분리가 될 수 있도록 한 멀티싱크형의 CRT에 있어서의 수직동기신호 분리회로 및 이를 보유하는 표시장치에 관한 것이다.
(종래의 기술)
최근의 PC에서는 윈도우를 비롯하여 각종 소프트웨어프로그램에 있어서, 모니터인 CRT에 대하여 PC측에서 수평, 수직의 주사선의 수(이하, 주사선수라 한다)를 선택적으로 설정할 수 있게 되어 있다.
정세도(精細度)가 높은 CRT에서는, 수평도트(dot)수가 1200이상의 것도 있다.
그에 따라서 수평주사선수(수직 도트수)도 800선을 넘는다.
이와같은 종류의 수직동기 분리회로는, 수직동기신호로서 종래의 TV신호의 수평동기신호보다 좁은 펄스폭의 펄스를 분리하게 된다.
제 3 도는 종래의 멀티싱크의 CRT에 내장되는 수직동기 분리회로의 일예이다.
1은 동기신호분리회로로서, 입력단자(1a)에 PC본체에서 복합영상신호를 받는다.
그리고 수직동기신호와 수평동기신호를 포함한 복합동기신호를 영상신호에서 분리하여 수직동기 분리회로(2)에 공급한다.
수직동기 분리회로(2)는 이를 받아서 수직동기신호를 출력단자(1b)에 발생시켜 복합동기 신호에서 분리한다.
한편, 동기신호분리회로(1)에서 분리된 동기신호 가운데 수평동기신호에 대해서는 동기신호분리회로(1)에서 위상검출회로(3)이나 동기검출회로 등에 가해진다.
수직동기 분리회로(2)는 복합동기신호를 받는 적분회로(4)와, 이 적분회로(4)의 출력을 받는 컴퍼레이터(이하 COM으로 약기함)(5)로서 구성되어 있으며, 적분회로(4)는 저항(R1)과 콘덴서(C1)을 보유하고 있다.
COM(5)에는 비교기준이되는 기준전압이 기준전압원(6)에서 그 (-)입력에 가해지고, 그 (+)입력에는 적분회로(4)에서 적분전압치(값)를 받는다.
(발명이 해결하려고 하는 문제점)
이런 종류구성의 수직동기 분리회로(2)는, 수평등가 펄스를 포함한 수직동기신호의 펄스폭이 수평동기신호의 펄스폭보다 큰 것을 조건으로하여 적분회로에서 적분하므로서 수직동기신호를 검출하고 있다.
그러나 멀티싱크의 CRT에 있어서, 정세도가 높은 표시가 가능한 것으로서, 예를들면, 수평주파수가 15kHz ∼ 200kHz의 범위에서 동기할 수 있는 것으로는, 수평주파수가 높게됨에 따라서 받는 수직동기신호의 펄스폭도 좁아진다.
수평동기신호의 듀티(duty)를 30%정도로 하고 수직동기신호의 듀티를 70%정도로 한 경우에, 15kHz에서의 수평동기신호의 1펄스(이하 1H라함)의 펄스폭이 20㎲일때에 수직동기신호의 1펄스(이하 1Vsyn)의 폭이 46.7㎲로되지만, 이것이 80kHz에서는 1H의 펄스폭이 3.75㎲정도로 되고, 1Vsyn의 폭이 8.75㎲정도로 된다.
또한, 200kHz에서는 1H의 펄스폭이 1.5㎲로되고, 1Vsyn폭이 3.5㎲로 된다.
따라서, 멀티싱크에서 동기시키는 경우의 높은 주파수에서의 수직동기신호의 펄스폭은, 낮은 주파수에서의 수평동기신호보다 좁게 된다.
따라서, 상기와 같은 수직동기 분리회로(2)의 회로구성에서는 수직동기신호를 분리할 수 없게 된다.
이와같은 것을 회피하기 위해서, 수평주파수에 따라서 적분회로 시정수(時定數)를 변환시키는 것도 생각할 수 있으나 수평주파수의 검출회로와 전환회로가 필요하게 될 뿐아니라, 시정수의 설정이 선택적인 특정치가 되는 관계로 착오 검출이 발생하기 쉽다.
본 발명의 목적은 이와같은 종래기술의 문제점을 해결하는 것으로서, 수평주파수가 낮은 주파수로부터 높은 주파수의 범위까지의 광범위에 걸친 복합동기신호의 각각에 대하여 수직동기신호의 분리가 가능한 수직동기 분리 회로 및 이를 보유하는 표시장치를 제공하는데 있다.
(문제점을 해결하고자 하는 수단)
이와같은 목적을 달성하는 본 발명의 수직동기 분리회로의 구성은, 각각 주파수가 서로 다른 수평동기신호와, 이에 따라 설정되는 수직동기신호로 되는 복수의 복합동기신호의 각각에 대해서 수직동기신호를 분리하는 수직동기신호분리회로에 있어서, 복합동기신호를 받아서 소정폭의 펄스를 발생시키는 원샷(one-shot)회로와 이 원샷회로의 출력펄스를 적분하여 소정의 DC전압을 발생하는 적분회로와, 콘덴서와, DC전압에 대응한 전류치로서 콘덴서를 충전하는 충방전회로와, 콘덴서의 전압과 소정의 기준전압을 비교하여 수직동기신호를 발생하는 COM을 구비하여, 층방전회로가 복합동기신호가 발생하고 있는 기간 동안은 콘덴서를 충전하고, 복합동기신호가 발생하지 않은 기간에는 콘덴서의 전하를 방전하는 것이다.
이와같이 원샷회로에서 복합동기신호를 받는것으로서, 복합동기신호의 수평주파수에 관계없이 일정한 펄스폭의 펄스를 동기신호에 대응하여 발생시킨다.
이에 의해서, 복합동기신호의 수평주파수에 대응하여 그 주기만이 대응하는 신호를 발생시켜, 이 신호의 전압을 적분회로에서 적분하므로서 주기에 대응하는 DC전압을 발생시킨다.
그리고, 이 DC전압에 대응한 전류로 콘덴서를 충전한다.
또한, 충전기간을 동기신호의 어느 기간에 대응시키는 것으로서 수평주파수에 따라서 그것이 높을 경우에는, 충전기간이 짧고, 큰 충전전류를 흘리며, 반대로, 수평주파수가 낮을 경우에는, 충전기간이 길고, 작은 충전전류를 흘린다.
그 결과, 콘덴서에 발생하는 수평동기신호, 수직동기신호의 발생기간에 있어서의 전압은 결과적으로 복합동기 신호의 수평주파수의 상이(相異)가 상쇄되어, 각각의 수평주파수에 있어서 피크레벨이 그다지 변화하지 않는 충전 전압을 얻을 수가 있다.
그래서, 수직동기신호에 있어서 발생하는 충방전콘덴서의 전압을 COM로 검출하므로서, 어느 수평주파수에 있어서도 수직동기신호를 분리할 수가 있다.
[ 실 시 예 ]
다음에 첨부한 도면을 기초로하여 본발명의 일실시예를 상세히 설명한다.
제 1 도는 본 발명의 수직동기 분리회로를 적용한 블록도이며, 제 2도는 그 동작을 설명하는 파형도이다.
10은 수직동기 분리회로로서 반전증폭기(11)과, 원샷회로(12), 저역필터(LPF)(13), 전압/전류변환회로(이하, V/I변환회로로 표기함)(14), 충방전회로(15), 충전용콘덴서(C)(16), 그리고 히스테리시스 컴퍼레이터(COM)(17)로 구성된다.
반전증폭기(11)은 제 3 도의 동기신호분리회로(1)에서 수직동기신호와 수평동기신호로 이루어진 복합동기신호를 입력단자(10a)를 통해서 받아 이 복합동기신호를 반전증폭하여 제 2 도 (a)에 나타내는 바와같은 정(正)측의 시동펄스(리딩에이지 : leading edge)로 한다.
원샷회로(12)는 반전증폭된 복합동기신호를 받아서 그 리딩에이지에서 트리거(trigger)되어 소정의 펄스폭(W)의 펄스를 동기신호에 대응하는 주기로 발생시킨다.
원샷회로(12)의 펄스폭(W)는 최대수평주파수에 의해서 결정되는 주기(T)를 기준으로하여 이에 대해서 수직동기신호 Vp의 듀티와 동등하거나 이보다 큰 듀티로 설정된다.
예를들면, 수직동기신호 VP의 듀티가 70%라고 하면 그보다 큰 듀티 80%의 펄스폭이 설정된다.
이에 의해서, 최고 수평주파수의 수직동기신호의 펄스폭 범위전반에 걸쳐서 충전기간이 확보될 수 있어 높은 충전전압을 충전용콘덴서(C)(16)에 얻을 수가 있다.
제 2 도의 (a)는 그 수평주파수 FH가 200kHz(이를 최고 주파수로 한다)의 경우를 나타내고 있다.
그 주기 T가 T = 5㎲이므로 원샷회로(12)의 출력펄스의 듀티를 80%로 하면 W = 0.8 ×5 = 4㎲로 된다.
그래서 펄스폭4㎲로 입력된 동기 신호에 대응하는 제 2 도 (b)에 나타내는 바와같은 펄스를 원샷회로(12)가 출력한다.
또한, Vp는 수직동기신호이며, 듀티 70%로하면 그 펄스폭은 3.5㎲이다.
Hp는, 수평동기신호이며 듀티 30%로 하면 그 펄스폭은 1.5㎲이다.
저역필터(13)은 적분회로로서, 원샷회로(12)에서의 출력펄스를 적분하여 평균 DC전압치를 발생한다.
이것이 최고수평주파수가 200kHz의 경우에는 제 2 도 (b)에 점선으로 나타내는 전압치 Vdc이다.
V/I변환회로(14)는 이 전압치Vdc를 전류치로 변환하여 충방전 회로 (15)에 충전전류로서 출력한다.
여기서 V/I변환회로(14)는 저역필터(LPF)(13)의 출력을 받는 차동(差動)증폭기로 구성되는 완충증폭기(buffer amp)(141)과, 완충증폭기(141)의 출력을 베이스에서 받고, 그 이미터(emitter)측과 접지GND측의 사이에 삽입된 저항 R를 갖는 NPN형의 트랜지스터Q1으로 되며, 이미터의 전압을 완충증폭기(141)에 부(-)귀환시킨다.
또, 트랜지스터 Q1에 컬렉터측과 전원라인 Vcc와의 사이에는 커렌트미러(current mirror)를 구성하는 입력측 PNP트랜지스터 Q2가 삽입되어 있다.
충방전회로(15)에 설치된 이 커렌트미러의 출력측의 트랜지스터 Q3, Q4에서 같은 전류치의 출력전류가 각각 출력된다.
충방전회로(15)의 트랜지스터 Q3, Q4에서 출력된 2개의 전류는 한쪽이 콘덴서(16)의 충전전류로 되고, 다른쪽이 그 방전전류의 제어전류치로 된다.
그리고 충전전류는 동기신호가 발생하고 있는 기간만 콘덴서(16)에 공급되고, 방전전류의 제어전류치는 동기신호가 발생하고 있지 않을 때 콘덴서(16)을 충전전류치와 같은 전류치로 방전시킨다.
그 결과, 콘덴서(16)은 최고수평주파수가 200kHz의 경우에, 제 2 도 (c)에 나타내는 바와같이 수평동기신호 Hp에 대응하여 전압파형Hs가 발생하고, 수직동기신호 Vp에 대응하여 전압파형 Vs가 발생한다.
이 전압파형의 형태에 대해서는 후에 설명한다.
이와같은 전압파형은 충방전회로(15)의 충전전류치 및 방전전류치와 콘덴서(16)의 용량에 의해서 결정되고, 충전전류치 및 방전전류치는V/I변환회로(14)의 트렌지스터 Q1의 이미터에 삽입된 저항 R의 저항치 R를 선택하므로서 설정된다.
이 전류치를 일정치 Idc라고하면, 이 충방전전류 Idc는 Idc = Vdc/R이 된다.
단, R은 저항 R의 저항치, Vdc는 저역필터(13)이 출력전압이다.
그 결과, 콘덴서(16)의 용량과 저항 R의 저항치의 선택에 의해서 상기의 제 2도 (c)에 보이는 바와같은, 수직동기신호 Vp의 기간에는 높은 충전전압으로 되고, 수평동기신호 Hp의 기간에는 낮은 충전전압으로 되어, 각각 방전되는 것과 같은 수평동기신호와 수직동기신호에 있어서 차이가 있는 전압을 콘덴서(16)이 발생한다.
히스테리시스컴퍼레이터(17)은 제 2 도 (c)에 도시하는바와같이 HIGH레벨(이하, "H"로 함)의 기준치와 LOW레벨(이하, "L"로 함)의 기준치를 갖고 있다.
그 수직동기신호 Vp때에 전압파형 Vs에 있어서 "H"가 저압파형 Vs의 중앙에 발생하는 2개의 피크(peak)사이의 저부 근방에 위치하고 있으며 "L"가 수평동기신호 Hp의 피크 부근에 위치하고 있다.
이에의해서 컴퍼레이터(17)의 출력이 접속된 출력단자(10b)에서는 제 2도 (d)에 보이는 바와같이 수직동기신호 Vsyn이 발생한다.
방전회로(15)의 구성과 그 동작에 대하여 설명하면, V/I변환회로(14)의 커렌트미러부하의 트랜지스터Q2는 다이오드에 접속된 입력측의 트랜지스터로되고, 충방전회로(15)에 설치된 출력측이 되는 PNP측의 트랜지스터 Q3, Q4와 커렌트미러에 접속되어 있다.
또, 커렌트미러의 출력측 트랜지스터Q3, Q4는 그 이미터가 전원라인Vcc에 접속되며, 그 컬렉터는 각각 하류측에 설치된 PNP형의 트랜지스터 Q5, Q6로 되는 커렌트미러 부하(151)을 통해서 접지GND에 각각 접속되어 있다.
트랜지스터Q6은 트랜지스터Q5에 대해서 이미터 면적비가 2배(멀티 이미터)로 되어 있어서, 트랜지스터Q5에 대해서 2배의 전류가 흐르고 있다.
여기서 커렌트미러(151)의 입력측 트랜지스터Q5는 트랜지스터Q3에 대응해서 설치된 다이오드 접속의 트랜지스터이며, 그 출력측 트랜지스터Q6은, 트랜지스터Q4에 대응하여 설치된 트랜지스터로서, 이들 트랜지스터의 각각의 이미터측이 접지GND에 접속되어 있다.
또, 트랜지스터Q5의 컬렉터와 접지GND 사이에는 이미터측이 접지GND에 접속된 NPN형의 트랜지스터Q7로 되는 스위치회로(152)가 설치되어 있어서 트랜지스터Q7의 배이스에 반전증폭기(11)에서 동기신호를 받는다.
따라서, 트랜지스터Q7은 동기신호가 어느 기간만 ON상태가 된다.
이 트랜지스터Q7이 ON되고 있는 기간은 커렌트미러(151)의 트랜지스터Q5,Q6이 OFF되므로, 트랜지스터Q4의 전류 Idc는 충전전류로서 콘텐서(16)에 흐른다.
이 충전은 일정치 Idc로 행해지므로 그 충전파형의 경사는, 제 2 도 (c)에 보이는 바와 같이 직선형이 된다.
또, 이 트랜지스터Q7이 ON하고 있는 기간은 동기신호가 존재하는 기간이 되므로 수평동기신호 Hp에 대응하여 충전기간이 짧게되어, 직선이 조속히 종료된다.
그리고, 수직동기신호 Vp가 존재하고 있는 충전 기간은 길게되어 제 2도 (c)에 나타내는 바와같이 직선은 더 뻗는다.
한편, 트랜지스터Q7이 OFF하고 있는 기간은, 커렌트미러의 트랜지스터 Q5,Q6이 ON으로 되므로, 트랜지스터Q6에 트랜지스터Q5의 2배의 전류, 즉 2 ×Idc가 흐른다.
그 결과, 상류측의 트랜지스터Q4의 전류 Idc와 콘덴서(16)의 전류를 싱크(sink)시켜, 이때의 싱크전류가 2배의 2 ×Idc이므로 콘덴서(16)의 방전전류는 Idc로 되어 충전전류와 같은 전류치로 방전이 행해진다.
그래서 방전파형은, 충전측의 파형의 경사에 대해서 이를 90˚회전시킨 반대의 경사가 된다.
그 결과, 콘덴서(16)의 전압은 제 2 도 (c)와 같은 전압파형 Hs, Vs가 얻어진다.
또한 상기의 경우, 충방전전류 Idc는 저역필터(13)의 출력전압 Vdc가 높은 값을 나타내므로 큰 전류치로 되어 상기의 직선 경사는 크다.
여기서 입력측의 복합동기신호의 수평주파수가 200kHz에서 100kHz으로 된 경우에는 제 2 도 (e)에 보이는 바와 같은 2배의 주기인 10㎲의 동기신호가 발생하고, 수직동기신호 Hp의 펄스폭도 3㎲로 2배가 되지만, 원샷회로(12)의 출력은 (e)의 동기신호의 주기에 대응하여 (f)에 보이는 바와같이 펄스폭(W)가 변하지 않고, 단지 주기만이 2배의 2T = 10㎲로 될 뿐이다.
단, T는 최고주파수 200kHz때의 주기로 한다.
그 결과, 저역필터(13)의 출력전압 Vdc는 점선으로 표시하는 위치까지 저하한다.
이에 의해서 충방전전류 Idc는, Idc = Vdc/R에 의해서 감소하여 상기 보다 작은 충방전전류가 흘러서 (g)에 표시하는 바와같이 콘덴서(16)의 전압파형 Hs, Vs는 각각의 직선경사가 상기보다 작게되며, 수직동기신호도 수평동기신호도 시간축방향으로 넓어진다.
그런데, 수평, 수직의 동기신호에 대응하는 충전전압의 피크레벨은 수평 주파수가 변화해도 그다지 변화하지 않는다.
그 결과, 상기의 경우와 마찬가지로 (h)에 보이는 바와 같이 수직동기신호 Vsyn을 컴퍼레이터(17)의 출력으로서 얻어낼수가 있다.
이와같이 입력측의 복합동기신호의 수평주파수가 변화하여도 그에 응해서 충방전전류치를 증감하여 충방전을 하므로 충전콘덴서(C)의 전압레벨의 변화가 억제된다.
그 결과, 수평주파수가 다른 동기신호를 받아도 같은 컴퍼레이터로 수직동기신호 Vsyn을 분리할 수 있다.
또한, 본실시예의 충방전회로는 일예로서, 트랜지스터의 형태는 NPN형을 PNP형으로, PNP형을 NPN형으로 변경하더라도 동일한 충방전회로가 실현될 수 있음은 물론이다.
또, 본실시예의 컴퍼레이터는 히스테리시스컴퍼레이터로 있지만, 이것은 한계값(threshold)이 하나의 컴퍼레이터라도 좋다.
제 1 도는 본 발명의 수직동기 분리회로를 적용한 블록도.
제 2 도는 그 동작을 설명하는 파형(波形)도.
제 3 도는 종래의 수직동기 분리회로를 중심으로한 동기분리 회로부분의 설명도
* 도면의 주요부분에 대한 부호의 설명
1 동기신호분리회로 2,10 수직동기 분리회로
3 위상검출회로 4 적분회로(積分回路)
5 검퍼레이터(Comparator)(COM) 11 반전증폭기
12 원샷회로(One-shot Circuit) 13 저역(低域)필터(LPF)
14 V/I변환회로(전압/전류변환회로) 15 충방전(充放電)회로
16 콘덴서(C)
17 히스테리시스 컴퍼레이터(hysteresis Comparator)
이상의 설명으로 이해할 수 있는 바와같이 본 발명에 있어서는, 원샷회로에서 복합동기신호를 받으므로서 복합동기신호의 수평주파수에 거의 영향을 미치지 않고, 일정한 펄스폭의 펄스를 동기신호에 대응하여 발생시키고, 이를 적분해서, 적분한 전압에 따라서 얻어지는 전류로서 복합동기신호의 수평 주파수에 응해서 콘덴서를 충전하도록 하고 있으므로 수평주파수가 높은 경우에는 충전기간이 짧게됨과 동시에 큰 충전전류가 흐르고, 반대로 수평주파수가 낮은 경우에는 충전기간이 길게됨과 동시에 작은 충전전류가 흐른다.
이에 의해서 복합동기신호의 수평주파수의 상이함이 상쇄되어 복합동기신호의 수평주파수에 거의 영향을 주지 않아 어느 수평주파수에 있어서도 수직동기신호를 분리할 수 있게 된다.
그 결과 수평주파수가 낮은 주파수에서 높은 주파수의 범위까지의 광범위에 걸친 복합동기신호의 각각에 대해서 수직동기신호의 분리가 가능한 수직동기 분리회로, 혹은 이를 보유하는 표시장치를 실현할 수 있게 된다.

Claims (3)

  1. 각각 주파수가 다른 수평동기신호와 이에 따라서 설정되는 수직동기신호로 이루어지는 복수의 복합동기신호의 각각에 대하여 상기 수직동기신호를 분리하는 수직동기신호 분리회로에 있어서,
    상기 복합동기신호를 받아서 소정의 폭의 펄스를 발생하는 원샷회로(12)와, 이 원샷회로(12)의 출력펄스를 적분하여 소정의 DC전압을 발생하는 적분회로(4)와, 콘덴서(16)과, 상기 DC전압에 대응한 전류치로 상기 콘덴서 (16)을 충전하는 충방전회로(15)와, 상기의 콘덴서(16)의 전압과 소정의 기준전압을 비교하여 상기 수직동기신호를 발생하는 컴퍼레이터(17)을 구비하며, 상기 충방전회로(15)는 상기 복합동기신호가 발생하고 있는 기간동안은 상기 콘덴서(16)을 충전하고, 상기 복합동기신호가 발생하고 있지 않은 기간에는 상기의 콘덴서(16)의 전하를 방전하는 것을 특징으로 하는 수직동기신호 분리회로.
  2. 제 1 항에 있어서,
    상기 DC전압을 전류치로 변환하는 전압/전류변환회로(14)를 구비하며, 상기 원샷회로(12)가 발생하는 펄스는 상기 각각의 주파수 가운데 최고주파수에 있어서의 주기를 기준으로한 소정의 듀티비를 갖는 펄스로서, 그 듀티비가 상기 수직동기신호의 듀티비와 동등하거나 이 보다 큰 것이며, 상기 적분회로(4)는 저역필터(13)이며, 상기 충방전회로(15)는 상기 전압/전류변환회로(14)로부터의 전류를 커렌트미러로 받아서 충전전류를 발생하고, 또한 상기 콘덴서(16)에 대하여 상기 충전전류에 실질적으로 동등한 방전전류를 발생시키는 것이며, 상기의 컴퍼레이터(17)은 히스테리시스 컴퍼레이터인 것을 특징으로 하는 수직동기신호 분리회로.
  3. 각각 주파수가 다른 수평동기신호와 이에 따라서 설정되는 수직동기신호로되는 복수의 복합동기신호의 각각에 대하여 상기 수직동기신호를 분리하는 수직동기신호 분리회로를 갖는 표시장치에 있어서,
    상기 복합동기신호를 받아서 소정의 폭의 펄스를 발생하는 원샷회로(12)와, 이 원샷회로(12)의 출력펄스를 적분하여 소정의 DC전압을 발생하는 적분회로(4)와, 콘덴서(16)과, 상기 DC전압에 대응한 전류치로 상기 콘덴서 (16)을 충전하는 충방전회로(15)와, 상기 콘덴서(16)의 전압과 소정의 기준전압을 비교하여 상기 수직동기신호를 발생하는 컴퍼레이터(17)을 구비하며, 상기 충방전회로(15)는 상기 복합동기신호가 발생하고 있는 기간동안은 상기 콘덴서(16)을 충전하고, 상기 복합동기신호가 발생하고 있지 않은 기간에는 상기 콘덴서(16)의 전하를 방전하는 것을 특징으로 하는 수직동기신호 분리회로를 보유하는 표시장치.
KR1019960054014A 1995-11-24 1996-11-14 수직동기신호 분리회로 및 이를 보유하는 표시장치 KR100432352B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7329543A JPH09149287A (ja) 1995-11-24 1995-11-24 垂直同期信号分離回路およびこれを有する表示装置
JP95-329543 1995-11-24

Publications (2)

Publication Number Publication Date
KR970028998A KR970028998A (ko) 1997-06-26
KR100432352B1 true KR100432352B1 (ko) 2004-09-04

Family

ID=18222541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960054014A KR100432352B1 (ko) 1995-11-24 1996-11-14 수직동기신호 분리회로 및 이를 보유하는 표시장치

Country Status (4)

Country Link
US (1) US5805232A (ko)
JP (1) JPH09149287A (ko)
KR (1) KR100432352B1 (ko)
TW (1) TW311318B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028640A (en) * 1997-05-08 2000-02-22 Sony Corporation Current source and threshold voltage generation method and apparatus for HHK video circuit
US6018370A (en) * 1997-05-08 2000-01-25 Sony Corporation Current source and threshold voltage generation method and apparatus for HHK video circuit
JP2001078054A (ja) * 1999-09-08 2001-03-23 Mitsubishi Electric Corp 垂直同期分離回路
US7038689B2 (en) * 2002-02-19 2006-05-02 Intel Corporation Sparse refresh double-buffering
US7579892B2 (en) * 2006-05-26 2009-08-25 Semiconductor Components Industries, L.L.C. Accurate timing generator and method therefor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4313137A (en) * 1980-05-06 1982-01-26 Zenith Radio Corporation Integratable vertical sync separator
JPS61181276A (ja) * 1985-02-07 1986-08-13 Matsushita Electric Ind Co Ltd 垂直同期信号増巾器
JPH03233279A (ja) * 1990-02-09 1991-10-17 Matsushita Refrig Co Ltd 除霜制御装置
JPH074000B2 (ja) * 1990-06-08 1995-01-18 三洋電機株式会社 垂直同期信号分離回路
JPH04331574A (ja) * 1991-05-07 1992-11-19 Matsushita Electric Ind Co Ltd 同期分離回路
JP3252967B2 (ja) * 1991-05-22 2002-02-04 ソニー株式会社 垂直同期分離回路

Also Published As

Publication number Publication date
TW311318B (ko) 1997-07-21
JPH09149287A (ja) 1997-06-06
US5805232A (en) 1998-09-08
KR970028998A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
KR910009557B1 (ko) 동기신호 처리회로
US7782397B2 (en) Alternative video sync director
KR100432352B1 (ko) 수직동기신호 분리회로 및 이를 보유하는 표시장치
US5798802A (en) Video signal clamping circuit
JP3384825B2 (ja) ビデオ表示器偏向装置
KR100398724B1 (ko) 클램프펄스발생회로
US5534757A (en) Amplifying circuit for dynamic focus
JP4530767B2 (ja) サンプリング回路
KR19990087874A (ko) 클램프회로
US6424379B1 (en) Vertical synchronization separation circuit
JP3089021B2 (ja) 垂直偏向用鋸歯状波発生回路
JP3879148B2 (ja) クランプ回路およびそれを用いた同期分離回路
US5003391A (en) Circuitry for processing a synchronizing signal
EP0455146B1 (en) Parabolic voltage generating circuit
US5770930A (en) Vertical deflecting circuit using a raised source voltage
KR100240326B1 (ko) 수직 동기화 분리기
US5300865A (en) Self adjusting blanking signal generator
US5977802A (en) Circuit for processing vertical synchronization signals including a polarity detection circuit
JPH0441660Y2 (ko)
KR100404581B1 (ko) 동기신호 생성회로
JPH0326709Y2 (ko)
JP2000101869A (ja) クランプ回路
JPH01194759A (ja) 追従形自動周波数制御水平発振回路
JPH05316384A (ja) 水平同期検出回路
JPH04273772A (ja) 同期回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee