JP3716239B2 - 映像信号受信装置および映像信号表示装置 - Google Patents
映像信号受信装置および映像信号表示装置 Download PDFInfo
- Publication number
- JP3716239B2 JP3716239B2 JP2002242805A JP2002242805A JP3716239B2 JP 3716239 B2 JP3716239 B2 JP 3716239B2 JP 2002242805 A JP2002242805 A JP 2002242805A JP 2002242805 A JP2002242805 A JP 2002242805A JP 3716239 B2 JP3716239 B2 JP 3716239B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- circuit
- enlargement
- horizontal
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Details Of Television Scanning (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【産業上の利用分野】
映像を画面に違和感なく表示させることができる映像圧縮拡大装置に関する。
【0002】
【従来の技術】
高品位テレビの試験放送が1991年より始まり、画面のアスペクト比が16:9の受信機も家庭用としての普及が始まりつつある。画面のアスペクト比が16:9の受信機は、従来放送との整合性をとることが普及の重要なポイントであり、従来放送のアスペクト比をいかに16:9に変換するかが大きな課題となっている。さらに、最近のパッケージソフト等に多数存在する映画サイズ、即ち、映像の上下に黒帯が付いて全体のアスペクト比が4:3である、いわゆるレターボックスの映像(映像のアスペクト比は様々である)は、画面のアスペクト比が16:9の表示装置に映した場合、垂直方向に拡大することによって16:9に近いアスペクト比を得ることができるため、垂直方向への拡大も必須の技術となっている。
【0003】
例えば、特開平1−194784号公報では、ラインメモリの書き込み周波数と読みだし周波数を変えることによって映像を水平方向に圧縮し、アスペクト比が16:9の画面の中にアスペクト比が4:3の映像をはめ込む方法と、偏向回路の出力振幅を変化させることによって映像を垂直方向に拡大し、上下の映像の一部分を切って表示する方法とを併用する方式が開示されている。
【0004】
また、特開平3−11891号公報では、映像の垂直方向の拡大をディジタル信号処理で行う技術が開示されている。図2に、ディジタル信号処理によって走査線を補間し、映像を垂直方向に拡大する、この既提案例における構成を示す。
【0005】
図2において、201、202はディジタル化された映像信号の入力端子と出力端子、203は少なくとも120ライン程度の容量を持ったメモリ、204は1ラインメモリ、205、206は入力信号を係数倍するROMテーブル、207は加算器、208はメモリ203の制御信号の入力端子、209はROM205,206のテーブルを切り換える制御信号の入力端子である。
【0006】
この既提案例では、メモリ203は、入力端子208からの制御信号に従って、あらかじめ定められたライン周期で同一ラインを再度読み出すよう制御される。1ラインメモリ204で1ライン映像信号を遅延した結果、ROM205、206には上下2ラインの走査線信号が供給され、入力端子209からの制御信号によって選択されたROMテーブルにおける係数が乗ぜられ、加算器207より正しい走査線の重心を持った信号を得ることができる。
【0007】
この様にして得られた拡大映像は、順次走査の信号では、偏向回路の出力振幅を変化させることによって拡大した場合に比べて、走査線の間隔が変化しないため、大画面の表示装置においても高画質な映像を得ることができる。
【0008】
この様に、アスペクト比が4:3の映像を、アスペクト比が16:9の画面に表示させるために、様々な工夫が為されていた。
【0009】
【発明が解決しようとする課題】
上記した2つの既提案例は、それぞれ、アスペクト比が4:3の映像を、アスペクト比が16:9の画面に表示させる方式としては優れている。しかしながら、最近のパッケージソフトに多く見られる映画ソフトのレターボックスの映像には、様々なアスペクト比を持ったものが存在し、これらを、画面のアスペクト比が16:9である表示装置にとって最適な大きさに合わせることは困難になっている。
【0010】
また、大半を占めるアスペクト比が4:3の映像を圧縮して表示する方法については、特に、プロジェクションタイプの表示装置において、画面が焼き付く恐れもある。
【0011】
本発明の目的は、上記した従来技術の問題点を解決し、映像全体を任意の大きさに縮小,拡大し、表示装置の画面のアスペクト比に合致した映像を得ることができる映像縮小拡大装置を提供することにある。
【0012】
また、本発明の他の目的は、映像を部分的に縮小,拡大し、表示装置の画面のアスペクト比に合致した映像を得ることができる映像縮小拡大装置を提供することにある。
【0013】
【課題を解決するための手段】
上記課題を解決するため、例えば、特許請求の範囲に記載されるような構成にすればよい。
【0014】
【作用】
前記メモリ手段は入力映像信号を書き込みクロックに従って書き込む。この時、入力映像信号はライン単位で管理されて書き込まれる。一方、垂直圧縮拡大手段は、前記圧縮拡大率設定手段により設定された拡大率に従って前記メモリ手段の読みだしに関するライン周期を演算によって求め、制御信号を出力する。同様に水平圧縮拡大手段は、前記圧縮拡大率設定手段により設定された拡大率に従って前記メモリ手段の読みだしに関する画素周期を演算によって求め、制御信号を出力する。また、入力された書き込みクロックから、映像の水平圧縮率にしたがった新たな読みだしクロックが生成される。前記垂直圧縮拡大手段と前記水平圧縮拡大手段からの制御信号と前記読みだしクロックとを合成し、前記メモリ手段に供給する。
【0015】
一般的には、16:9のアスペクト比を持った画面に、4:3のアスペクト比を持った映像を正しい真円率を持って表示する場合、新たな読みだしクロックを前記書き込みクロックの4/3倍の周波数とし、拡大率を1倍に設定すると前記メモリ手段のライン単位での再度同一ラインを読みだす周期と、画素単位で再度同一画素を読みだす周期は無限大となり、単に読みだしクロックが4/3倍の周波数になったこととなり、映像を水平方向に圧縮して表示することとなる。したがって、16:9のアスペクト比を持った画面に、4:3のアスペクト比を持った映像がはめ込まれたかたちとなる。
【0016】
大きな拡大率を設定した場合、例えば4/3倍を例にとると、前記垂直圧縮拡大手段によって、ライン単位で再度同一のラインを読みだす周期は4ラインに設定され、4ラインに1回同一ラインが読みだされる。また、前記水平圧縮拡大手段は同様に4画素に1画素同一画素を読みだすように制御し、従って、垂直水平方向とも4/3倍に拡大された映像信号が出力される。前記設定値の指定を変えることによって任意の拡大率を得ることができる。また前記画面位置指定手段は入力映像信号の本来表示すべき位置を指定する。指定された表示位置において前記圧縮拡大率設定手段は圧縮拡大率を設定することができる。
【0017】
【実施例】
本発明の一実施例を図1に示す。図1において、101はディジタル化した映像信号の入力端子、102は映像信号の出力端子、103はフィールドメモリ、104は垂直補間拡大回路、105は1ラインメモリ、106は垂直補間回路、107は水平補間拡大回路、108は画素遅延回路、109は水平補間回路、110は垂直拡大制御回路、111はメモリ制御回路、112は垂直補間係数発生回路、113は水平拡大制御回路、114は画像遅延制御回路、115は水平補間係数発生回路、116は第1の遅延回路、117は第2の遅延回路、118は書き込みクロックの入力端子、119は読みだしクロック発生回路、120は垂直拡大率設定値の入力端子、121は水平拡大率設定値の入力端子、122はメモリ制御信号の合成回路である。
【0018】
図1において、入力端子101から入力された映像信号は、入力端子118からの書き込みクロックによってラインごとに管理され、順次フィールドメモリ103に書き込まれる。クロック発生回路119は、入力された書き込みクロックの約4/3倍の周波数を持つ読みだしクロックを発生し、合成回路122を通してフィールドメモリ103に供給する。従って、映像が水平方向に圧縮された映像信号がフィールドメモリ103より読みだされることとなる。垂直拡大制御回路110は、拡大率に応じたライン周期でフィールドメモリ103から映像信号を読みだすよう、合成回路122を介して制御する。また、同様の周期で垂直拡大回路104に含まれる1ラインメモリ105の書き込みを停止させ、フィールドメモリ103の出力信号のライン遅延出力を得る。この様子を図3に示す。
【0019】
図3は垂直方向に4/3倍に拡大する場合の走査線の様子を示す説明図である。(b)はフィールドメモリ103の出力信号であり、メモリ制御回路111によるラインリセット(a)のタイミングで同一走査線が繰返し読みだされる。(c)は1ラインメモリ105の書き込み禁止制御信号でラインリセット(a)の1ライン前で書き込みを停止させ、1ラインメモリ105の出力信号(d)を得る。この結果、垂直補間回路106には上下2つの走査線の信号が供給されることとなる。すなわち、(b)と(d)は必ず隣合わせの走査線の信号となる。
【0020】
垂直補間回路106では、垂直拡大制御回路110からの制御信号にしたがって、補間演算(e)により走査線信号を作成する。
【0021】
図4に、垂直拡大制御回路110の構成を示す。図4において、120は拡大率に応じて決められた拡大設定値の入力端子、402は補間係数の出力端子、403はメモリ制御信号の出力端子、404は1ライン周期のパルスの入力端子、405は補間係数と入力端子120から入力された拡大設定値を加算する加算器、406は加算器405の出力信号のラッチ回路、407は加算器405の桁上がり信号のラッチ回路である。
【0022】
この構成例は、出力される補間係数の精度を8ビットとしたものである。拡大設定値とフィードバックされた補間係数を、入力端子404から入力されるパルスに従って加算器405で繰り返し加算することにより、各ラインにおける新たな補間係数が順次得られる。また、この時、加算器405の桁上がり信号は、フィールドメモリ103で同一ラインを繰り返し読みだすためのメモリ制御信号となる。拡大率の設定値xと実際の拡大率zの関係は8ビットのシステムの場合、次の式で表すことができる。
【0023】
【数1】
z=256/(256−x)
上式から判るようにビット精度をあげることによって、理論的には任意の拡大率を得ることができる。
【0024】
一方、垂直補間回路106によって得られた走査線は、図3(f)に示す入力映像信号(入力端子101から入力された映像信号)に対して(g)の位置に重心がある信号となる。これを実際の走査線の位置(h)に表示することで、映像が垂直方向に拡大された映像信号が得られる。
【0025】
水平方向の拡大も垂直方向の拡大と同様の構成で行なうことができる。水平拡大制御回路113で生成した遅延制御信号は合成回路122を通してフィールドメモリ103に供給される。フィールドメモリ103では、遅延制御信号に従って、拡大倍に応じた周期で同一画素を再度読みだす制御を行ない、映像が水平方向に拡大された映像信号を得る。さらに、水平拡大回路107では、水平拡大制御回路113からの制御信号にしたがって水平補間を行なって、映像が水平方向に拡大され、かつ重心のそろった映像信号を得る。遅延回路116、117は、フィールドメモリ103の制御と画素遅延回路108、水平補間回路109との遅延時間調整のために、挿入される。
【0026】
この様に、本実施例では、フィールドメモリ103と1ラインメモリ105等を用いることによって、アスペクト比が4:3の映像をアスペクト比が16:9の画面に表示させるために映像を水平方向に一旦圧縮し、同時に、映像を垂直方向及び水平方向に任意の大きさに拡大することが、簡単な回路構成で実現できる。例えば、フィールドメモリとして日立製のフィールドメモリHM530281を用いれば、ラインリセット機能を用いて同一ラインを繰り返し読みだすことができ、制御が簡単になる。
【0027】
図5に、本発明の他の実施例を示す。図5において、501はフィールドメモリ103の制御信号を遅延する遅延回路、502は補間係数の遅延回路であり、その他の構成要素は図1の実施例と同じである。本実施例は、水平拡大回路107で水平方向の拡大を行なった後に、垂直拡大回路104で垂直方向の拡大を行なっている点が、図1の実施例の構成と異なっている。回路の動作は図1の実施例と同様である。
【0028】
本実施例では遅延回路116、117の遅延量が図1の実施例に比べて極めて小さく、回路規模を削減できる効果がある。遅延回路501、502はライン単位で制御するため、垂直拡大制御回路110の制御信号発生タイミングを考慮することによって、ほとんど遅延を行なう必要は無くなる。すなわち、本実施例の構成を採ることによって、さらに小さな回路規模で任意の圧縮,拡大が可能な回路を提供することができる。
【0029】
図6に、本発明の別の実施例を示す。図6において、601は水平拡大制御回路113と同様の構成を成す第2の水平拡大制御回路であり、その他は図1の実施例と同じである。本実施例は、水平拡大制御回路113の他に同様の働きをする第2の水平拡大制御回路601を備えていることが、図1の実施例と異なる。回路の動作は図1の実施例と同様である。
【0030】
第1の水平拡大制御回路113は、入力端子121より与えられた拡大設定値に従ってフィールドメモリ103を制御し、映像が水平方向に拡大された映像信号を得る。第2の水平拡大制御回路601は、第1の水平拡大制御回路113のリセットタイミングに対して、フィールドメモリ103と水平補間拡大回路107との間の遅延時間差を持ってリセットし、水平補間拡大回路107中の画素遅延回路108を制御する遅延制御信号と、水平補間回路109を制御する係数値を供給する。この結果、図1の実施例で必要となった遅延回路116、117が不必要となる。従って、回路の遅延時間を考慮し、図1の遅延回路116、117と図6の第2の水平拡大制御回路601のうち、回路規模の小さい方の実施例を選択することによって、最適な回路を構成することができる。
【0031】
前述の実施例では、垂直拡大制御回路110と水平拡大制御回路113によって、映像全体を垂直方向、水平方向とも任意の大きさに圧縮,拡大することができた。これは、現行方式の映像信号による映像のうち、レターボックスタイプの映画のような横長の映像をアスペクト比が16:9の画面を持った表示装置に映す際、無信号の黒帯部分を少なくするうえで大きな効果があった。しかしながら、通常のアスペクト比が4:3の映像では、拡大することによって画面からはみ出し、見えなくなってしまう部分も大きい。さらには、レターボックスの映像においても、そのサイズによっては、拡大した場合に、上下のサイズを合わせることによって左右の映像が見えなくなったり、左右のサイズを合わせることによって上下に黒帯の部分が残ったりして、違和感を与えることがあった。また、黒帯の部分は画面の焼き付きを起こすという問題点も指摘されている。
【0032】
そこで、この様な問題点を解決した実施例を、図7を用いて説明する。すなわち、本実施例は、前述の実施例における垂直拡大制御回路110,水平拡大制御回路113を改良したものであり、図7はそのうち、垂直拡大制御回路110の構成を示すブロック図である。
【0033】
図7において、701は画面のライン数をカウントする垂直カウンタ、702はある関数に従って垂直カウンタ701の値を変換する数値変換器、その他は図4の構成例と同じである。本実施例によれば、図4の構成例で示した入力端子120からの拡大率の設定値が、画面の位置によって数値変換器702の設定にしたがい自由に変換できるため、映像における任意の位置を任意の倍率で拡大することができる。数値変換器702は簡単な関数であれば論理回路で構成することができる。また、複雑な関数においてはROM等を用いたルックアップテーブル方式を採っても良い。この実施例の使用例を図8に示す。
【0034】
図8(a)は、現行方式の映像信号による映像を水平方向に圧縮して、アスペクト比が16:9の画面に表示したものである。この映像は、横長のレターボックスタイプのもので、そのアスペクト比はほぼ2:1のものを想定しており、圧縮前における全体(映像及び黒帯の部分)のアスペクト比は4:3である。(b)は(a)を垂直方向,水平方向とも4/3倍に拡大したものであり、16:9の画面では映像の水平方向の大きさがほぼ合致する。しかしながら、前述のようにこの場合には上下に黒帯の部分が多少残ってしまい違和感を生ずる画面となる。
【0035】
(c)は図7に示す数値変換器702における関数を示したものである。縦軸は垂直カウンタ701の値であり、横軸は拡大率を示している。この関数は画面の中央付近で4/3倍の拡大率を与え、画面上下の端部で拡大率を大きくし、垂直方向の平均拡大率を3/2倍としたものである。この様な関数を数値変換器702において定義することにより、(d)に示すように黒帯が無く、アスペクト比が16:9の画面に収まった映像を提供することができる。この時、画面の中央部分では、水平と垂直方向の拡大率が一致しているため、正しい真円率で表示しており、真円率が変化しているのは画面の端部のみであるので、映像としての違和感はほとんど無くなる。
【0036】
一方、(e)は、垂直方向,水平方向とも3/2倍に拡大した場合であり、垂直方向のサイズはアスペクト比が16:9の画面に一致するが、水平方向は映像の欠ける部分が生じてしまう。この場合には、水平拡大制御回路113に関して前述の数値変換器702の概念を導入する。数値変換器702の入力信号は水平カウンタ(図示せず)のカウント値となり、拡大率を決める関数は(f)のように画面の水平方向の両端で拡大率が小さくなるものを選択する。この時、水平方向の平均拡大率が4/3倍となるように設定すると、(g)に示すようにアスペクト比が16:9の画面に全ての映像が収まるようにすることができる。この場合も(d)と同様に映像に歪が発生するのは水平方向の両端だけであり、ほとんど違和感は無い映像となる。
【0037】
この様に、本実施例では、図7に示す数値変換器702を導入して、図1に示したような映像を任意の大きさに拡大できる回路と組み合わせることによって、映像を部分的に圧縮,拡大することができるので、アスペクト比が16:9の画面に、アスペクト比が4:3の映像や、レターボックスの映像を違和感無く表示させることが可能となる。
【0038】
図9に、本発明のさらに別の実施例を示す。図9において、901は映像信号の入力端子、902はアスペクト比が4:3の画面を持つディスプレイ、903は入力映像信号にY/C分離等の信号処理を行なってディスプレイ902へ供給する映像処理回路、904は映像信号から同期信号を取り出す同期処理回路、905は映像信号の拡大圧縮率を設定するモード設定回路、906は同期処理回路904の出力信号からモード設定回路905の指定するモードにしたがいディスプレイ902を駆動するための垂直偏向電流を出力する垂直偏向回路、907は同期処理回路904の出力信号からモード設定回路905の指定するモードにしたがいディスプレイ902を駆動するための水平偏向電流を出力する水平偏向回路、908、909は垂直偏向回路906と水平偏向回路907の偏向電流出力に補正を加える第1、第2の偏向電流補正回路、910は高圧発生回路である。
【0039】
本実施例では、映像の部分的な圧縮,拡大を偏向回路及び偏向電流補正回路によって行なっている点が前述の実施例と異なる。垂直偏向回路906は同期処理回路904からの垂直パルスにしたがって、ディスプレイ902を駆動する垂直ののこぎり波を発生する。同様に、水平偏向回路907は同期処理回路904からの水平パルスにしたがって、ディスプレイ902を駆動する水平ののこぎり波を発生する。この時、垂直偏向回路906、水平偏向回路907は、モード設定回路905により設定されたモードによって、発生するのこぎり波の傾きと位相をそれぞれ変える。したがって、映像は垂直方向,水平方向に全体的に拡大される。
【0040】
一方、第1の偏向電流補正回路908は垂直偏向回路906に、また、第2の偏向電流補正回路909は水平偏向回路907に、それぞれ補正を加え、のこぎり波に部分的な歪を与える。この補正により、のこぎり波の傾きが部分的に変化し、映像は画面の場所ごとに拡大圧縮率が変わることとなる。
【0041】
本実施例は、アスペクト比が4:3の画面にレターボックス形式の映像を表示する場合に特に有効である。この実施例の使用例を図10に示す。
【0042】
図10(a)は、アスペクト比が4:3の画面にレターボックス形式の映像を表示したものである。レターボックス映像は、第2世代のEDTV方式で取り入れられる方法で、今後普及することが予想される。第2世代のEDTVでは、上下の無画部に高精細情報が挿入されるため、アスペクト比が4:3の画面上では多少不自然さが残ると考えられる。(b)は、垂直偏向回路906と水平偏向回路907を用いて映像を垂直方向,水平方向に全体的に拡大し、無画部の領域を減らす工夫を施したものである。しかしながら、左右両端に見えなくなる部分が存在するため問題が残る。(c)は第2の偏向電流補正回路909を用いて、水平ののこぎり波の傾きを左右両端で小さくして映像を圧縮し、第1の偏向電流補正回路908を用いて、垂直ののこぎり波の傾きを上下両端で大きくして映像を拡大したものである。したがって、必要な映像のほとんどすべてが表示可能となる。(d)は(c)の表示方法をとった場合、表示した映像に生ずる歪を表したものである。中央部(ア)は歪が無く、歪が最も大きくなるのは四隅(エ)であり、ほとんど問題とならない。
【0043】
本実施例の方式は図8に示したアスペクト比が16:9の画面に表示する場合においても効果がある。また、前述のディジタル処理による拡大圧縮率の可変方式に比べて、比較的簡単であり、アナログ方式の表示装置に関しては、特に有効な方法である。
以上、上述した実施例によれば、例えば、アスペクト比が4:3の映像をアスペクト比が16:9の画面に表示させるに当たって、映像全体を任意の大きさに縮小,拡大することができるので、画面のアスペクト比に合致した映像を得ることができ、映像を違和感なく画面に表示させることができる。また、映像を部分的に縮小,拡大することができるので、映像全体の拡大により映像が部分的に失われたり黒帯の部分が残ったりする等の問題点を解決でき、画面のアスペクト比に合致した映像を得ることができる。その結果、焼き付きを防ぐことも可能となる。しかも、いずれの場合も、小さな回路規模で実現することができる。
【0044】
【発明の効果】
以上説明したように、本発明によれば、映像を画面に違和感なく表示させるための受信装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施例を示すブロック図である。
【図2】既提案例における構成を示すブロック図である。
【図3】図1の回路における動作内容及び映像の拡大の原理を説明するための説明図である。
【図4】図1の垂直拡大制御回路の構成を示すブロック図である。
【図5】本発明の他の実施例を示すブロック図である。
【図6】本発明の別の実施例を示すブロック図である。
【図7】本発明のさらに他の実施例における垂直拡大制御回路の構成を示すブロック図である。
【図8】図7の実施例の使用例を示す説明図である。
【図9】本発明のさらに別の実施例を示すブロック図である。
【図10】図10の実施例の使用例を示す説明図である。
【符号の説明】
103…フィールドメモリ、104…垂直補間拡大回路、105…1ラインメモリ、106…垂直補間回路、107…水平補間拡大回路、108…画素遅延回路、109…水平補間回路、110…垂直拡大制御回路、111…メモリ制御回路、112…垂直補間係数発生回路、113…水平拡大制御回路、114…画素遅延制御回路、115…水平補間係数発生回路、116、117…遅延回路、120…垂直拡大率設定値の入力端子、121…水平拡大率設定値の入力端子、122…メモリ制御信号の合成回路、402…補間係数の出力端子、403…メモリ制御信号の出力端子、405…加算器、406、408…ラッチ回路、501、502…遅延回路、601…水平拡大制御回路、701…カウンタ、702…数値変換器、903…映像信号処理回路、904…同期処理回路、905…モード設定回路、906…垂直偏向回路、907…水平偏向回路、908、909…偏向電流補正回路、910…高圧回路。
Claims (5)
- 入力される映像信号を変換し、表示画面に出力する映像信号受信装置であって、
映像信号が入力される入力手段と、
前記入力手段により入力された映像信号を表示させた場合の表示画面中の位置を指定する位置指定手段と、
予め設定された値に応じて新たな補間係数を算出する補間係数算出手段と、
前記入力された映像信号の垂直方向および水平方向において、前記補間係数発生手段により算出された前記新たな補間係数から決定される拡大率を用いて前記位置指定手段により指定された前記位置ごとに順次映像を拡大させることにより、入力された映像信号を前記表示画面の所定のアスペクト比に適合する信号に変換する変換手段と、
前記変換手段において変換された信号を出力する出力手段と、を備えてなることを特徴とする映像信号受信装置。 - 請求項1記載の映像信号受信装置において、
外部より前記変換手段における拡大率の設定を指示する設定手段を備えてなることを特徴とする映像信号受信装置。 - 請求項1又は2記載の受信装置において、
前記変換手段は、複数種類の前記拡大率の設定がなされており、前記出力手段は、いずれかの設定による変換後の映像信号を出力することを特徴とする映像信号受信装置。 - 請求項1記載の映像信号受信装置において、
前記変換手段は、さらに、入力される映像信号を、端部に無映像部分を有する映像信号または、表示画面において端部を切り捨てた映像信号に変換可能であることを特徴とする映像信号受信装置。 - 請求項1から4のいずれかに記載の映像信号受信装置と、
該映像信号受信装置より出力された信号を表示する表示画面とを備えてなることを特徴とする映像信号表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002242805A JP3716239B2 (ja) | 2002-08-23 | 2002-08-23 | 映像信号受信装置および映像信号表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002242805A JP3716239B2 (ja) | 2002-08-23 | 2002-08-23 | 映像信号受信装置および映像信号表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000252156A Division JP3559758B2 (ja) | 2000-08-23 | 2000-08-23 | 映像圧縮拡大装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005213605A Division JP3959425B2 (ja) | 2005-07-25 | 2005-07-25 | 受信装置及び表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003153129A JP2003153129A (ja) | 2003-05-23 |
JP3716239B2 true JP3716239B2 (ja) | 2005-11-16 |
Family
ID=19196475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002242805A Expired - Lifetime JP3716239B2 (ja) | 2002-08-23 | 2002-08-23 | 映像信号受信装置および映像信号表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3716239B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005031369A (ja) * | 2003-07-11 | 2005-02-03 | Toshiba Corp | 映像表示装置及び映像表示方法 |
-
2002
- 2002-08-23 JP JP2002242805A patent/JP3716239B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003153129A (ja) | 2003-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3231142B2 (ja) | 映像圧縮拡大回路及び装置 | |
KR100195590B1 (ko) | 2단 보간 시스템 | |
US5351087A (en) | Two stage interpolation system | |
US5329369A (en) | Asymmetric picture compression | |
US5420643A (en) | Chrominance processing system for compressing and expanding video data | |
JP3068988B2 (ja) | インターレース型及びノンインターレース型ビデオ信号表示装置 | |
JP3559758B2 (ja) | 映像圧縮拡大装置 | |
JP3594596B2 (ja) | レターボックスの表示制御 | |
JP3716239B2 (ja) | 映像信号受信装置および映像信号表示装置 | |
JP3959425B2 (ja) | 受信装置及び表示装置 | |
KR100229292B1 (ko) | 비디오 디스플레이 제어 시스템_ | |
KR100209849B1 (ko) | 와이드 스크린 텔레비젼용 수평 패닝 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050829 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |