JP2002218348A

JP2002218348A - 映像信号処理装置及び映像表示装置

Info

Publication number: JP2002218348A
Application number: JP2001320333A
Authority: JP
Inventors: Makiko Suzuki; 麻紀子鈴木; Masaiku Yugami; 昌郁湯上
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 2000-11-20
Filing date: 2001-10-18
Publication date: 2002-08-02

Abstract

(57)【要約】【課題】複数のフォーマットの入力映像信号を実用上
最も優れた単一のフォーマットに変換して表示すること
ができる映像信号処理装置及び映像表示装置を提供す
る。【解決手段】Ｉ−Ｐ変換部１，拡大縮小部２，Ｐ−Ｉ
変換部３によって４８０ｉ，４８０ｐを１４４０ｉに変
換する。１０８０ｉであれば、走査線数を変更せず、１
０８０本のままとし、無画像信号発生部８０から出力さ
れる無画像信号を付加する。７２０ｐであれば、走査線
数を１０８０本に変換して、無画像信号発生部８０から
出力される無画像信号を付加する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のフォーマッ
トの映像信号を表示するのに好適な映像信号処理装置及
び映像表示装置に関する。

【０００２】

【従来の技術】近年、テレビジョン受像機等の映像表示
装置においては、デジタル放送の開始に伴って、複数の
フォーマットの映像信号を表示する必要性が生じてい
る。映像信号のフォーマットとしては、全走査線数５２
５本、有効走査線数４８０本のインターレース（４８０
ｉ）、全走査線数１１２５本、有効走査線数１０８０本
のインターレース（１０８０ｉ）、全走査線数５２５
本、有効走査線数４８０本のプログレッシブ（４８０
ｐ）、全走査線数７５０本、有効走査線数７２０本のプ
ログレッシブ（７２０ｐ）がある。

【０００３】これらのフォーマットにおいては、垂直周
波数は同一であるが、１フィールド当たりの有効走査線
数は、４８０ｉでは４８０／２本、１０８０ｉでは１０
８０／２本、４８０ｐでは４８０本、７２０ｐでは７２
０本と、それぞれ異なっている。一方、水平周波数は、
４８０ｉでは１５．７５ｋＨｚ、１０８０ｉでは３３．
７５ｋＨｚ、４８０ｐでは３１．５ｋＨｚ、７２０ｐで
は４５ｋＨｚと、それぞれ異なっている。

【０００４】映像表示装置において、これらの複数のフ
ォーマットの映像信号を全て表示しようとした場合、映
像表示装置の水平走査周波数を、１５．７５ｋＨｚ，３
３．７５ｋＨｚ，３１．５ｋＨｚ，４５ｋＨｚで切り換
えることが考えられる。この場合、映像表示装置は、４
種類の水平走査周波数に対応させなければならない。４
８０ｉの映像信号をインターレース−プログレッシブ
（Ｉ−Ｐ）変換によって４８０ｐの映像信号とすれば、
３種類の水平走査周波数に対応させればよい。これでも
３種類の水平走査周波数に対応させる必要があるので、
映像表示装置に表示するフォーマットとして、１０８０
ｉに統一することも検討されている。

【０００５】

【発明が解決しようとする課題】上記のように、映像表
示装置において複数のフォーマットの映像信号に対応さ
せるには、例えば陰極線管（ＣＲＴ）を用いた表示装置
の場合では、フォーマット毎にＣＲＴの同期を変更する
必要があり、偏向回路にて大きな電圧変動が生じて偏向
回路に大きな負荷がかかる。ＣＲＴを用いない表示装置
においても、複数のフォーマットの映像信号に対応させ
ることは、駆動回路にとって大きな負担となる。

【０００６】また、フォーマットが切り替わるたびに同
期を取り直さなければならないので、品位上の問題か
ら、画面上の映像の表示を一時的にマスク（ブランキン
グ）する必要がある。よって、映像表示装置の制御動作
が煩雑化すると共に、一時的に映像が表示されないとい
う不具合を招くこととなる。このように、映像表示装置
において複数のフォーマットの映像信号に対応させるこ
とは、各種の不具合を招いてしまう。

【０００７】そこで、これらの問題点を解決するには、
映像表示装置に表示するフォーマットを１０８０ｉに統
一すればよい。しかしながら、フォーマットを１０８０
ｉに統一すると、次のような不具合がある。４８０ｉを
１０８０ｉに変換すると、走査線数は９／４倍となり、
７２０ｐを１０８０ｉに変換すると、走査線数は３／４
倍となる。従って、フォーマットを１０８０ｉに統一す
ると、フォーマット変換の処理として、走査線数の拡大
と縮小とが混在することになり、フォーマット変換の処
理回路を構成する補間フィルタのハードウェア規模が大
きくなってしまう。

【０００８】本発明はこのような問題点に鑑みなされた
ものであり、複数のフォーマットの入力映像信号を、実
用上最も優れた単一のフォーマットに変換して表示する
ことができる映像信号処理装置及び映像表示装置を提供
することを目的とする。また、ハードウェア規模や信号
処理の煩雑さの増大を最小限に抑えつつ、極めて高画質
の映像を表示することができる映像信号処理装置及び映
像表示装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、（ａ）有効走査線数４８
０本のインターレース信号である第１の映像信号と、有
効走査線数１０８０本のインターレース信号である第２
の映像信号とを入力映像信号とし、この入力映像信号を
処理する映像信号処理装置において、前記第１の映像信
号の有効走査線数を１４４０本に変換して、有効走査線
数１４４０本のインターレース信号として出力する第１
の変換手段（１１，２１，３）と、前記第２の映像信号
の有効走査線数を変更することなく、前記第２の映像信
号に無画像信号を付加して、有効走査線数１４４０本の
インターレース信号として出力する第２の変換手段（２
５，３，７０，８０）とを備えて構成したことを特徴と
する映像信号処理装置を提供し、（ｂ）有効走査線数４
８０本のインターレース信号である第１の映像信号と、
有効走査線数１０８０本のインターレース信号である第
２の映像信号とを入力映像信号とし、この入力映像信号
による映像をアスペクト比４：３の表示部に表示する映
像表示装置において、前記第１の映像信号の有効走査線
数を１４４０本に変換して、有効走査線数１４４０本の
インターレース信号として出力する第１の変換手段（１
１，２１，３）と、前記第２の映像信号の有効走査線数
を変更することなく、前記第２の映像信号の上下部に無
画像信号を付加することにより、前記表示部の垂直方向
略中央部に前記第２の映像信号を配置し、前記表示部の
垂直方向上下部に無画像部を配置した状態の有効走査線
数１４４０本のインターレース信号を出力する第２の変
換手段（２５，３，７０，８０）とを備えて構成したこ
とを特徴とする映像表示装置を提供するものである。

【００１０】

【発明の実施の形態】以下、本発明の映像信号処理装置
及び映像表示装置について、添付図面を参照して説明す
る。図１は本発明の映像信号処理装置及び映像表示装置
の基本的構成例を示すブロック図、図２は４８０ｐ，７
２０ｐ，１０８０ｐから１４４０ｐへの走査線変換を示
す図、図３は補間フィルタの構成例を示すブロック図、
図４は４８０ｐ，７２０ｐ，１０８０ｐから１４４０ｐ
への走査線変換における位相のオフセットを示す図、図
５はプログレッシブ−インターレース変換を示す図、図
６は本発明の映像信号処理装置及び映像表示装置の一実
施形態を示すブロック図、図７は本発明の映像信号処理
装置及び映像表示装置の他の実施形態を示すブロック
図、図８は本発明の映像信号処理装置及び映像表示装置
による画面表示例を示す図である。

【００１１】本発明の映像信号処理装置及び映像表示装
置は、入力された映像信号が４８０ｉ，１０８０ｉ，４
８０ｐ，７２０ｐのいずれであっても、有効走査線数１
４４０本のインターレース（１４４０ｉ）または有効走
査線数１４４０本のプログレッシブ（１４４０ｐ）にフ
ォーマット変換することを特徴とする。図１は１４４０
ｉまたは１４４０ｐにフォーマット変換するための具体
的構成を示している。以下説明する本実施形態では、最
も好ましい実施形態として、入力映像信号を４８０ｉ，
１０８０ｉ，４８０ｐ，７２０ｐの４種類としている
が、本発明の映像表示装置としては、これらの映像信号
全てを入力映像信号とする必要はない。本発明は、その
内の任意の２つ以上の組み合わせを入力映像信号とする
場合に適用できる。

【００１２】図１において、図示していない映像信号の
供給源より供給された４８０ｉの映像信号は、Ｉ−Ｐ変
換部１のＩ−Ｐ変換器１１に入力されて４８０ｐのプロ
グレッシブ信号に変換される。図示していない映像信号
の供給源より供給された１０８０ｉの映像信号は、Ｉ−
Ｐ変換部１のＩ−Ｐ変換器１２に入力されて１０８０ｐ
のプログレッシブ信号に変換される。インターレース信
号をプログレッシブ信号に変換するのは、フィールド内
の情報量を増やし、後段の拡大縮小部２における拡大縮
小処理をより高画質に行うためである。

【００１３】本実施形態では、Ｉ−Ｐ変換器１１，１２
においてプログレッシブ信号に変換するとしたが、実際
に倍の走査線密度とするのではなく、プログレッシブ信
号にするための補間データをバッファ等に保存してプロ
グレッシブ相当の信号を生成するだけでもよい。要する
に、４８０ｐ，１０８０ｐの走査線数の信号となってい
ればよい。

【００１４】Ｉ−Ｐ変換器１１より出力された４８０ｐ
の信号は、拡大縮小部２の６／２変換器２１に入力され
る。Ｉ−Ｐ変換器１２より出力された１０８０ｐの信号
は、拡大縮小部２の４／３変換器２３に入力される。図
示していない映像信号の供給源より供給された４８０ｐ
の映像信号は、そのまま６／２変換器２１に入力され
る。図示していない映像信号の供給源より供給された７
２０ｐの映像信号は、拡大縮小部２の２／１変換器２２
に入力される。

【００１５】ここで、図示していない映像信号の供給源
とは、例えば、デジタルテレビジョン放送の受信部や、
ビデオテープレコーダあるいはビデオディスクプレーヤ
等の外部機器である。入力された映像信号のフォーマッ
トを判別し、切換器（スイッチ）を用いて、４８０ｉで
あればＩ−Ｐ変換器１１に、１０８０ｉであればＩ−Ｐ
変換器１２に、４８０ｐであれば６／２変換器２１に、
７２０ｐであれば２／１変換器２２にそれぞれ選択的に
供給する。

【００１６】拡大縮小部２の６／２変換器２１，２／１
変換器２２，４／３変換器２３は、入力された４８０
ｐ，７２０ｐ，１０８０ｐそれぞれの信号の走査線数を
それぞれ６／２倍，２／１倍，４／３倍して、１４４０
ｐの信号に変換するためのものである。本実施形態で
は、４８０ｐ，７２０ｐ，１０８０ｐの信号に対する処
理は全て拡大であるので、縮小処理は必要ないが、種々
の表示態様（縮小表示等）を考慮して、拡大縮小部と称
している。図２は、４８０ｐ，７２０ｐ，１０８０ｐの
信号を１４４０ｐに走査線変換する様子を示している。
図２に示すように、４８０ｐ，７２０ｐ，１０８０ｐか
ら１４４０ｐへの変換においては、走査線数はそれぞれ
３倍，２倍，４／３倍である。

【００１７】よって、拡大縮小部２におけるフォーマッ
ト変換のための走査線変換処理は全て拡大で行われ、上
述したような１０８０ｉに統一する場合のような走査線
変換の際の縮小による情報欠落が全くないのである。ま
た、６／２変換器２１，２／１変換器２２，４／３変換
器２３を構成する補間フィルタの補間比率は簡単な整数
比であるため、フィルタ係数を簡易に構成することがで
きる。よって、６／２変換器２１，２／１変換器２２，
４／３変換器２３のハードウェア規模はさほど大きくな
らない。

【００１８】これについて１０８０ｉに統一した場合と
比較して具体的に説明する。それぞれのフォーマットに
おける補間位相、即ち、入力信号に対する１４４０ｐの
位置は、４８０ｐ→｛０，１／３，２／３｝７２０ｐ→｛０，１／２｝１０８０ｐ→｛０，３／４，１／２，１／４｝となり、拡大縮小部２は、それぞれの補間位相分の補間
フィルタを備えればよい。

【００１９】一方、１０８０ｉに統一した場合した場合
には、４８０ｐ→｛０，４／９，８／９，３／９，５／９，２
／９，６／９，１／９｝７２０ｐ→｛０，２／３，１／３｝となり、１４４０ｐに統一した場合と比較して非常に多
くの補間位相が発生してしまう。

【００２０】１４４０ｐに統一した場合には、上記のよ
うに、６組の補間フィルタで拡大縮小部２を構成するこ
とができるため、補間フィルタとして、乗算器を用いな
くても加算器を用いるだけで精度よく小規模で実現する
ことが可能である。一方、１０８０ｐに統一した場合に
は、１０組もの補間フィルタを必要とするので、演算精
度が高くフィルタ係数の自由度が大きい乗算器を用いた
構成とすることが必要となる。よって、ハードウェア規
模が大きくなる。これに加え、分母に９という位相を持
つため補間精度も悪くなってしまう。

【００２１】図３を用いて、本発明によりハードウェア
規模を小さくできることについて説明する。図３では、
係数｛１／２，１／２｝の補間フィルタを例にしてい
る。図３（Ａ）と図３（Ｂ）とで、同一機能部分には同
一符号が付してある。図３（Ａ）は、補間フィルタを遅
延器４と加算器５とで構成した場合を示している。な
お、図３（Ａ）の加算器５は１／２加算器である。この
図３（Ａ）に示す補間フィルタと同等のフィルタは、図
３（Ｂ）に示すように、遅延器４と加算器５と乗算器
６，７でも実現することができる。なお、乗算器６，７
は入力信号を１／２倍にして出力するものである。

【００２２】図３（Ｂ）に示す構成で演算精度を図３
（Ａ）と同一にした場合、ハードウェア規模は３３倍程
度必要となる。なぜならば、入力信号を８ビットとする
と、入力信号８ビット×係数８ビットの乗算器は加算器
が１６個必要であるからである。なお、図３（Ａ）の構
成は係数に自由度はないが、ビット精度内で自由に係数
を与えることができる。

【００２３】このように、フォーマットを１４４０ｐに
統一する本発明においては、拡大縮小部２の補間フィル
タを加算器で実現できるので、ハードウェア規模を小さ
くすることができる。また、たとえ１０８０ｐに統一す
る場合において補間フィルタを加算器で実現したとして
も、１４４０ｐに統一する本発明の方がハードウェア規
模は小さくなる。このように、フォーマットを１４４０
ｐに統一する本発明では、１０８０ｐに統一する場合よ
りもそもそもハードウェア規模を小さくすることがで
き、補間フィルタを加算器で構成することもできるた
め、さらにハードウェア規模を小さくすることができる
のである。

【００２４】また、本発明では、高精度で画質劣化の少
ない補間が可能である。１０８０ｐに統一する場合のよ
うに補間フィルタの位相が多岐に渡る場合、位相によっ
て画質に大きな差が生じるため、結果として画質劣化を
伴うこととなる。これは、位相が０または１の近傍が最
も原信号に近い成分を保存し、周辺原信号を混合する位
相１／２の近傍が最も高域成分が落ちるためである。１
つの画像の中に多くの補間位相が存在すると、高域成分
の有無により補間縞を発生してしまう。従って、多くの
補間位相が必要となる１０８０ｐ（１０８０ｉも同様）
への変換と比較して、少ない補間位相でよい１４４０ｐ
（１４４０ｉも同様）への変換は、画質劣化が少なく、
高画質となる。

【００２５】ところで、図２において、４８０ｐ，７２
０ｐ，１０８０ｐから１４４０ｐへの走査線変換の補間
位相について説明したが、原画素をそのまま出力するこ
とになる位相０の出力画素は、他の補間画素に比べて高
帯域成分を持ってしまう。そこで、拡大縮小部２におけ
る走査線変換処理は、図４に示すように、補間位相を一
様にオフセットさせるようにする。補間位相をずらすこ
とにより、ラインフリッカ等の画質劣化を防ぐことがで
きる。図４のように補間位相をずらすことは、補間フィ
ルタの係数を適宜に設定することによって容易に実現で
きる。

【００２６】なお、図４のように補間位相をずらすこと
によって画質のシャープさが多少失われたとしても、１
４４０ｐまたは１４４０ｉの信号とした後に高域成分を
補償するエンハンサ等によって画質を制御することが可
能であるので、問題となることはない。

【００２７】再び図１に戻り、拡大縮小部２より出力さ
れた１４４０ｐの信号は、プログレッシブ−インターレ
ース（Ｐ−Ｉ）変換部３に入力される。なお、本発明の
映像信号処理装置が１４４０ｐの信号を出力したり、本
発明の映像表示装置が１４４０ｐの信号を表示する場合
には、Ｐ−Ｉ変換部３は不要となる。本実施形態では、
最終的に１４４０ｉの信号を出力する場合について示
す。Ｐ−Ｉ変換部３は、入力された１４４０ｐの信号を
インターレース変換して１４４０ｉの信号を出力する。

【００２８】即ち、図５に示すように、１４４０ｐの信
号の走査線を２本の走査線毎に１本間引き、フィールド
毎にその間引き位相を１走査線分（１ライン）オフセッ
トさせる。これにより、１４４０ｐのプログレッシブ信
号は、第１フィールド及び第２フィールドとでインター
レースした水平周波数４５ｋＨｚを有する１４４０ｉの
インターレース信号となる。１４４０ｉの信号は、映像
信号処理装置から外部へと出力されたり、映像表示装置
のＣＲＴ等の表示部にて表示される。なお、映像表示装
置の場合には、Ｐ−Ｉ変換部３の出力は、表示部を駆動
するための駆動回路に供給され、駆動回路が表示部を駆
動して映像を表示する。

【００２９】表示部としてＣＲＴを用いた映像表示装置
の場合、７２０ｐの信号を表示することができる偏向回
路をベースとして用い、垂直偏向の位相を信号処理の出
力位相に合わせてオフセットして１４４０ｉの信号を表
示すればよい。よって、本発明の映像表示装置は、既存
の駆動回路（偏向回路等）を若干改良するだけで実現す
ることができる。インターレース対応のドットマトリク
ス型の表示装置であっても、信号処理の出力フィールド
に合わせて信号を書き込むことにより、１４４０ｉの信
号を表示することができる。よって、本発明の映像表示
装置は、大幅なコストアップなく実現可能である。

【００３０】さらに、Ｉ−Ｐ変換部１において、前述の
ように、入力された４８０ｉまたは１０８０ｉの信号を
実際に倍の走査線密度とするのではなく、プログレッシ
ブ相当の信号を生成するだけとした場合には、次のよう
な利点を有する。この場合、拡大縮小部２以降の回路
は、７２０ｐフォーマットと同等の７４．２５ＭＨｚの
クロックレートで全ての処理がなされることになる。１
０８０ｉフォーマットのクロックも７２０ｐと同じ７
４．２５ＭＨｚであるから、信号処理上、上７２０ｐ，
１０８０ｉ，１４４０ｉの信号を同一クロックで処理す
ることができる。

【００３１】このように、クロックを統一した場合に
は、水平周期や水平有効画素は７２０ｐと同等の１２８
０画素となる。１０８０ｉの水平有効画素は１９２０画
素であるから、７４．２５ＭＨｚで処理すると水平有効
画素は本来の１９２０画素から１２８０画素に減るが、
民生のテレビジョン受像機やドットマトリクス型の表示
装置においては実用上、１２８０画素もあれば十分であ
る。勿論、１４４０ｉに変換した際の水平有効画素を１
９２０画素とするよう、Ｐ−Ｉ変換部３の出力のクロッ
クレートを増やしてもよい。

【００３２】以上のようにして、本発明の映像信号処理
装置及び映像表示装置においては、映像信号のフォーマ
ットを１４４０ｉ（または１４４０ｐ）に統一したの
で、ハードウェア規模の小さな補間フィルタで、単一の
フォーマットに変換することが可能となる。

【００３３】次に、映像表示装置で用いる表示部のアス
ペクト比が４：３である場合の本発明の映像信号処理装
置及び映像表示装置について詳細に説明する。入力され
た映像信号のアスペクト比が１６：９のいわゆるワイド
映像をアスペクト比が４：３の表示部に表示する場合、
図８に示すように、ワイド映像を垂直方向の略中央部に
配置し、その上下に黒またはグレーの無画像信号を配置
するのが好ましい。

【００３４】本発明では、１４４０ｉの信号を表示する
能力を有しているので、アスペクト比１６：９のワイド
映像が１０８０ｉの信号であれば、１０８０ｉの信号を
そのまま表示することができる。図８に示すように、１
０８０ｉの信号を画面の垂直方向の略中央部に配置する
と、上下の無画像部にはそれぞれ１８０ｉの無画像信号
を配置すればよい。

【００３５】図６は、図８の表示方法を実現するための
好適な一実施形態を示している。図６において、図１と
同一部分には同一符号を付し、その説明を適宜省略す
る。なお、図６に示す実施形態は、入力映像信号が１０
８０ｉと７２０ｐの場合に、図８のような表示方法を選
択することができるよう構成したものである。

【００３６】図６において、Ｉ−Ｐ変換器１２より出力
された１０８０ｐの信号は、切換部６０の切換器６２に
入力される。７２０ｐの信号は、切換部６０の切換器６
１に入力される。切換器６１は、入力された７２０ｐの
信号を、後述する拡大縮小部２の２／１変換器２２に供
給するか、３／２変換器２４に供給するかを切り換える
ものである。切換器６２は、入力された１０８０ｐの信
号を、後述する拡大縮小部２の４／３変換器２３に供給
するか、１／１変換器２５に供給するかを切り換えるも
のである。

【００３７】切換部６０の切換器６１，６２には、切換
制御信号が入力される。切換制御信号は、一例として、
図６に示す映像信号処理装置をアスペクト比１６：９の
表示部に接続するか、アスペクト比４：３の表示部に接
続するかに応じて、ユーザが選択するものである。以下
の説明では、入力映像信号が１０８０ｉと７２０ｐの場
合にはワイド映像であるとする。

【００３８】切換部６０を設けているのは、表示部のア
スペクト比が４：３の場合と１６：９の場合のいずれに
も対応できるようにするためである。映像信号処理装置
とアスペクト比４：３の表示部とを一体化した映像表示
装置のように、表示部のアスペクト比が４：３で固定で
あり、１０８０ｉと７２０ｐはワイド映像のみであると
すれば、切換部６０は削除可能であり、拡大縮小部２の
２／１変換器２２や４／３変換器２３も不要となる。

【００３９】他の例として、デジタル放送信号として映
像信号や音声信号の番組信号とは別に付加的に送信され
る付加情報に含まれるアスペクト比の情報を切換制御信
号とすることもできる。図６に示す映像信号処理装置と
アスペクト比４：３の表示部とを一体化した本発明の映
像表示装置の場合、付加情報に含まれるアスペクト比の
情報を切換制御信号とすればよい。

【００４０】拡大縮小部２の３／２変換器２４は、入力
された７２０ｐの信号の走査線数を３／２倍して１０８
０本にすると共に、図示していないメモリに書き込んで
１４４０ｐの信号の周波数を有するクロックによって読
み出す。このとき、３／２変換器２４は、走査線数が１
４４０本ではなく１０８０本であることに伴い、読み出
すタイミングをずらす処理も行う。３／２変換器２４の
出力信号の走査線数は１０８０本ではあるが、読み出し
速度が変換されて１４４０ｐフォーマットの信号形態と
なっている。

【００４１】拡大縮小部２の１／１変換器２５は、入力
された１０８０ｐの信号の走査線数を１／１倍して、即
ち、走査線数は変更せず、図示していないメモリに書き
込んで１４４０ｐの信号の周波数を有するクロックによ
って読み出す。このとき、１／１変換器２５は、走査線
数が１４４０本ではなく１０８０本であることに伴い、
読み出すタイミングをずらす処理も行う。１／１変換器
２５の出力信号の走査線数は１０８０本ではあるが、読
み出し速度が変換されて１４４０ｐフォーマットの信号
形態となっている。

【００４２】従って、Ｐ−Ｉ変換部３の出力は、走査線
数１４４０本の１４４０ｉフォーマットの信号の場合も
あるし、走査線数１０８０本の１４４０ｉフォーマット
の信号の場合もある。Ｐ−Ｉ変換部３より出力された１
４４０ｉの信号（１４４０ｉフォーマットの信号）は切
換部７０に入力される。切換部７０には、無画像信号発
生部８０より出力される無画像信号も入力される。ま
た、切換部７０には、Ｐ−Ｉ変換部３の出力と無画像信
号発生部８０より出力される無画像信号との切換を行う
か否かを制御するための制御信号と、垂直位置識別信号
が入力される。垂直位置識別信号は、表示部の垂直方向
の位置を識別するためのものであり、水平同期信号及び
垂直同期信号より生成することができる。

【００４３】入力された映像信号のアスペクト比が４：
３であれば、即ち、入力映像信号が４８０ｉや４８０ｐ
であれば、切換部７０は常にＰ−Ｉ変換部３の出力を選
択する。入力された映像信号のアスペクト比が１６：９
であれば、即ち、入力映像信号が１０８０ｉや７２０ｐ
であれば、切換部７０は、表示部の上下部においては無
画像信号発生部８０より出力される無画像信号を選択
し、略中央部においてはＰ−Ｉ変換部３の出力を選択す
る。これにより、走査線数１０８０本の１４４０ｉフォ
ーマットの信号に無画像信号が付加され、走査線数１４
４０本の１４４０ｉフォーマットの信号とされ、図８に
示すような表示方法が実現される。

【００４４】図７は図８に示す表示方法を実現する他の
実施形態を示している。図７において、図１と同一部分
には同一符号を付し、その説明を適宜省略する。なお、
図７においては、簡略化のため、入力映像信号が１０８
０ｉの場合に、図８のような表示方法を選択することが
できるよう構成している。特に説明しないが、入力映像
信号が７２０ｐの場合も同様な回路によって図８の表示
方法を実現することができる。

【００４５】図７において、入力された１０８０ｉの信
号は、メモリ９０に書き込まれ、１４４０ｉの信号の周
波数を有するクロックによって読み出される。メモリ９
０の出力信号の走査線数は１０８０本ではあるが、読み
出し速度が変換されて１４４０ｐフォーマットの信号形
態となっている。無画像信号発生部８１は、図６の無画
像信号発生部８０と同様のものである。合成部１００
は、メモリ９０の出力信号と無画像信号発生部８１より
出力される無画像信号とを合成し、メモリ９０の出力信
号の上下部に無画像信号を付加する。これにより、合成
部１００の出力は、図８に示すような走査線数１４４０
本の１４４０ｉフォーマットの信号とされる。

【００４６】切換部１１０には、図６と同様の切換制御
信号が入力される。切換部１１０は、切換制御信号に応
じて、Ｐ−Ｉ変換部３と合成部１００とのいずれかを選
択して出力する。以上により、図８に示すような表示方
法が実現される。

【００４７】

【発明の効果】以上詳細に説明したように、本発明の映
像信号処理装置は、有効走査線数４８０本のインターレ
ース信号である第１の映像信号の有効走査線数を１４４
０本に変換して、有効走査線数１４４０本のインターレ
ース信号として出力する第１の変換手段と、有効走査線
数１０８０本のインターレース信号である第２の映像信
号の有効走査線数を変更することなく、前記第２の映像
信号に無画像信号を付加して、有効走査線数１４４０本
のインターレース信号として出力する第２の変換手段と
を備えて構成した。また、本発明の映像表示装置は、第
１の映像信号の有効走査線数を１４４０本に変換して、
有効走査線数１４４０本のインターレース信号として出
力する第１の変換手段と、第２の映像信号の有効走査線
数を変更することなく、第２の映像信号の上下部に無画
像信号を付加することにより、表示部の垂直方向略中央
部に第２の映像信号を配置し、表示部の垂直方向上下部
に無画像部を配置した状態の有効走査線数１４４０本の
インターレース信号を出力する第２の変換手段とを備え
て構成した。従って、複数のフォーマットの入力映像信
号を、実用上最も優れた単一のフォーマットに変換して
表示することができる。また、ハードウェア規模や信号
処理の煩雑さの増大を最小限に抑えつつ、極めて高画質
の映像を表示することができる。さらに、本発明は、表
示部のアスペクト比が４：３の場合に、有効走査線数１
０８０本のインターレース信号を極めて高画質に表示す
ることができる。

【図面の簡単な説明】

【図１】本発明の基本的構成例を示すブロック図であ
る。

【図２】４８０ｐ，７２０ｐ，１０８０ｐから１４４０
ｐへの走査線変換を示す図である。

【図３】補間フィルタの構成例を示すブロック図であ
る。

【図４】４８０ｐ，７２０ｐ，１０８０ｐから１４４０
ｐへの走査線変換における位相のオフセットを示す図で
ある。

【図５】Ｐ−Ｉ変換を示す図である。

【図６】本発明の一実施形態を示すブロック図である。

【図７】本発明の他の実施形態を示すブロック図であ
る。

【図８】本発明による画面表示例を示す図である。

【符号の説明】

１インターレース−プログレッシブ変換部（Ｉ−Ｐ変
換部）２拡大縮小部３プログレッシブ−インターレース変換部（Ｐ−Ｉ変
換部）１１，１２Ｉ−Ｐ変換器２１６／２変換器２２２／１変換器２３４／３変換器２４３／２変換器２５１／１変換器６０，７０，１１０切換部６１，６２切換器８０，８１無画像信号発生部９０メモリ１００合成部

Claims

【特許請求の範囲】

【請求項１】有効走査線数４８０本のインターレース信
号である第１の映像信号と、有効走査線数１０８０本の
インターレース信号である第２の映像信号とを入力映像
信号とし、この入力映像信号を処理する映像信号処理装
置において、前記第１の映像信号の有効走査線数を１４４０本に変換
して、有効走査線数１４４０本のインターレース信号と
して出力する第１の変換手段と、前記第２の映像信号の有効走査線数を変更することな
く、前記第２の映像信号に無画像信号を付加して、有効
走査線数１４４０本のインターレース信号として出力す
る第２の変換手段とを備えて構成したことを特徴とする
映像信号処理装置。
【請求項２】前記第１，第２の映像信号に加えて、有効
走査線数４８０本のプログレッシブ信号である第３の映
像信号を入力映像信号とし、この第３の映像信号の有効
走査線数を１４４０本に変換して、有効走査線数１４４
０本のインターレース信号として出力する第３の変換手
段を備えて構成したことを特徴とする請求項１記載の映
像信号処理装置。
【請求項３】前記第１，第２の映像信号に加えて、有効
走査線数７２０本のプログレッシブ信号である第４の映
像信号を入力映像信号とし、この第４の映像信号の有効
走査線数を１０８０本に変換すると共に、有効走査線数
１０８０本に変換した前記第４の映像信号に無画像信号
を付加して、有効走査線数１４４０本のインターレース
信号として出力する第４の変換手段を備えて構成したこ
とを特徴とする請求項１または２のいずれかに記載の映
像信号処理装置。
【請求項４】有効走査線数４８０本のインターレース信
号である第１の映像信号と、有効走査線数１０８０本の
インターレース信号である第２の映像信号とを入力映像
信号とし、この入力映像信号による映像をアスペクト比
４：３の表示部に表示する映像表示装置において、前記第１の映像信号の有効走査線数を１４４０本に変換
して、有効走査線数１４４０本のインターレース信号と
して出力する第１の変換手段と、前記第２の映像信号の有効走査線数を変更することな
く、前記第２の映像信号の上下部に無画像信号を付加す
ることにより、前記表示部の垂直方向略中央部に前記第
２の映像信号を配置し、前記表示部の垂直方向上下部に
無画像部を配置した状態の有効走査線数１４４０本のイ
ンターレース信号を出力する第２の変換手段とを備えて
構成したことを特徴とする映像表示装置。
【請求項５】前記第１，第２の映像信号に加えて、有効
走査線数４８０本のプログレッシブ信号である第３の映
像信号を入力映像信号とし、この第３の映像信号の有効
走査線数を１４４０本に変換して、有効走査線数１４４
０本のインターレース信号として出力する第３の変換手
段を備えて構成したことを特徴とする請求項４記載の映
像表示装置。
【請求項６】前記第１，第２の映像信号に加えて、有効
走査線数７２０本のプログレッシブ信号である第４の映
像信号を入力映像信号とし、この第４の映像信号の有効
走査線数を１０８０本に変換すると共に、有効走査線数
１０８０本に変換した前記第４の映像信号の上下部に無
画像信号を付加することにより、前記表示部の垂直方向
略中央部に有効走査線数１０８０本に変換した前記第４
の映像信号を配置し、前記表示部の垂直方向上下部に無
画像部を配置した状態の有効走査線数１４４０本のイン
ターレース信号を出力する第４の変換手段を備えて構成
したことを特徴とする請求項４または５のいずれかに記
載の映像表示装置。