JP3863887B2 - ディスプレイ駆動装置 - Google Patents

Description

この発明は、映像信号をスケール変換してディスプレイを駆動するディスプレイ駆動装置に関する。

例えば、液晶パネルの画素数に関しては、ＶＧＡ、ＸＧＡ、ＷＸＧＡなどの規格が存在する。ＶＧＡパネルの解像度は、垂直４８０本／水平６４０ドット、ＸＧＡでは垂直７６８本／水平１０２４ドットである。一方、映像信号にはＮＴＳＣやＰＡＬなどがある。ＮＴＳＣの場合、解像度は垂直２４０本／水平７２０ドットである。このため、前記映像信号にて液晶パネルを駆動する場合、その水平画素数及び垂直画素数を液晶パネルに合った解像度に変換（スケール変換）する必要がある。

スケール変換方法としては、４８０本インターレース信号を一旦４８０Ｐ（プログレッシブ）の信号へアップコンバートした後、垂直方向のスケーラを用いてパネルの解像度まで走査線数を増加させる方法がある（特許文献１参照）。水平方向については、一般的な補間フィルターを用い、所定のパネル水平解像度まで水平画素数を増加させている。
特開平５−２５２４８６号公報

従来のスケール変換方法においては、４８０インターレース信号を４８０Ｐ信号にアップコンバートするために、動き適応型順次走査変換が使われるが、この変換には大容量のメモリと複雑な信号処理回路が必要になる。また、この変換では、動き部分において上の走査線情報と下の走査線情報を平均化する順次走査化が行われるため、静止画像では良好な画質が得られるものの、動画部分においては垂直解像度が半分に低下した画像になり、画質が大きく劣化する。

一方、小さな回路規模でスケール変換を行う方法としては、垂直方向の補間フィルターを用い、１フィールド２４０本の映像信号について、その走査線数をいきなり液晶パネルのライン数まで増やす方法がある。しかしながら、この方法では、垂直方向増加率が大きいため、垂直解像度に大きな劣化が生じる。

この発明は、上記の事情に鑑み、回路規模を小さくでき且つ垂直解像度の劣化を軽減することができるディスプレイ駆動装置を提供することを目的とする。

この発明のディスプレイ駆動装置は、上記の課題を解決するために、映像信号をスケール変換してディスプレイを駆動するディスプレイ駆動装置において、
前記映像信号に対する垂直方向のライン数増加率αが０＜α＜２に設定された垂直スケーラと、前記垂直スケーラを経て得られる映像信号の同一ラインをディスプレイの１ライン又は複数ラインに続けてあるいは同時に書き込むタイミングコントローラと、を備えたことを特徴とする。

上記構成のディスプレイ駆動装置において、前記映像信号に対する水平方向のドット数を、前記ディスプレイの水平画素数に対応させて変換する水平スケーラを有するのがよい。また、垂直スケーラの垂直方向のライン数増加率は、約０．６６乃至約１．５８の範囲から選ばれるのがよい。また、前記ディスプレイは液晶パネルなどのホールド型表示パネルとするのがよい。

この発明によれば、スケール変換において、回路規模を小さくでき且つ垂直解像度の劣化を軽減することができるという効果を奏する。

以下、この発明の実施形態を図１乃至図８に基づいて説明する。

図１は液晶パネル１５を駆動するディスプレイ駆動装置１を示したブロック図である。入力される映像信号は、ディジタル化された映像信号（輝度／色差信号、ＲＧＢ信号等）である。映像信号は、駆動装置１の垂直スケーラ１１（１１Ａ，１１Ｂ）に入力される。垂直スケーラ１１は、映像信号の走査線数を増加する機能を備える。ただし、その増加率は１．０近傍である。例えば、垂直スケーラ１１からの単位出力ライン数をＭ、垂直スケーラ１１への単位入力ライン数をＮ、増加率をαとした場合、
α＝Ｍ／Ｎ
０＜α＜２
の条件を満たす。すなわち、αは１．０の近傍とされる。なお、この実施形態ではα≠１としている。

垂直スケーラ１１としては、図２に示す垂直スケーラ１１Ａ又は図４に示す垂直スケーラ１１Ｂが採用される。勿論、これらに限定されるわけではない。垂直スケーラ１１Ａは、一つのラインメモリ１１ａを備えて構成される。図３は前記ラインメモリ１１ａの動作タイミングチャートを示している。ここで、横軸は時間であり、縦軸はラインメモリ１１ａのアドレス値である。実線はライトアドレスを示しており、点線はリードアドレスを示している。入力と出力におけるａ，ｂ，ｃ，…は、それぞ１ライン映像信号を示す。この例では、Ｍ＝６、Ｎ＝５の例を示しており、α＝１．２となる。

図３において、ラインメモリ１１ａの出力を見ると、１ライン映像（ａ）は２回読み出され、その他の１ライン映像（ｂ〜ｅ）は１回読み出される。結果として５本の走査線は６本に増加される。

図４に示す垂直スケーラ１１Ｂは、１ライン映像（ａ）が２回出力されてしまうのを回避できる回路構成を有する。垂直スケーラ１１Ｂは、第１ラインメモリ１１ｂと、第２ラインメモリ１１ｃと、第１乗算器１１ｄと、第２乗算器１１ｅと、加算器１１ｆとを備えて成る。第１ラインメモリ１１ｂは、前述したラインメモリ１１ａと同様に動作する。第１ラインメモリ１１ｂの出力は第１乗算器１１ｄと第２ラインメモリ１１ｃとに入力される。第２ラインメモリ１１ｃは入力データをリード系における１水平期間だけ遅延させて出力する。第１ラインメモリ１１ｂと第２ラインメモリ１１ｃとにより、垂直方向の補間フィルターが構成される。

第２ラインメモリ１１ｃにて遅延されたデータは、第２乗算器１１ｅに入力される。第１乗算器１１ｄは第１ラインメモリ１１ｂからの入力データをｍ倍して出力し、第２乗算器１１ｅは第２ラインメモリ１１ｃからの入力データをｎ倍して出力する。加算器１１ｆは、ｍ倍出力データとｎ倍出力データとを入力してこれらを加算した値を出力する。

図５は垂直スケーラ１１Ｂの動作タイミングチャートである。横軸は時間であり、縦軸はラインメモリのアドレス値である。実線はライトアドレスを示しており、点線はリードアドレスを示している。図５から分かるように、垂直スケーラ１１Ｂであれば、同一の映像信号が２回続けて出力されるといったことはなくなる。乗算器１１ｄ，１１ｅの乗算係数（ｍ）（ｎ）としては、例えば２本の走査線信号を線形補間する定数が選ばれる。例えば、ｍ＝０．５、ｎ＝０．５を採用することができる。

より特性の良い補間フィルターを構成するためには、第２ラインメモリ１１ｃの後段に更にラインメモリを従属接続すればよい。

水平スケーラ１２は、垂直スケーラ１１から入力した映像信号の水平ドット数を液晶パネル１５の水平ドット数に変換する。例えば、液晶パネル１５がＸＧＡパネルである場合には、入力信号（７２０ドット）をＸＧＡパネルの水平解像度（１０２４ドット）へ変換する。この変換には１次元の補間フィルターを用いればよい。

図６は液晶モジュール１３における複数ライン同時書き込みタイミングコントローラ（以下、単にコントローラという）１４及び液晶パネル１５を示した回路図である。また、図７は前記コントローラ１４の動作を示したタイミングチャートである。

両図を用いて複数ライン同時書き込みの動作を説明する。入力信号は、通常、ＲＧＢの各８ビットのディジタル信号である。まず、通常の画像表示方法を説明する。イネーブル信号ＥＮがＨｉｇｈ（１）の時、入力信号は順次シフトレジスタにてシフトされる。そして、１ライン分の映像信号のシフトが終了した時点でタイミング作成回路１４ａから出力されるラッチパルスにより各データがラッチ回路内に取り込まれる。このとき、ゲートドライバライン選択パルス作成回路１４ｂで選択されたラインナンバが０であれば、ライン０にＤ／Ａ変換された映像信号が書き込まれる。同様に、ライン選択が１，２，３と順次シフトしていき、パネルに画像が表示される。ここで、シフトレジスタとＤ／Ａ変換器の個数はパネルの水平解像度と一致しており、ＸＧＡパネルの場合は１０２４個となる。また、垂直ラインの数は７６８ラインとなる。複数ライン同時書込みは、図７に示すように、Ｄ／Ａ変換器出力が映像Ａの時にライン０とライン１が選択され、ライン０及びライン１に映像Ａが書き込まれる。同様にＤ／Ａ変換器出力が映像Ｂのときには、ライン２と３が選択され、ライン２及びライン３には映像Ｂが書き込まれる。この例は２本同時書き込みであるが、３本同時書込、或いは４本同時書込でも同じ原理である。

以上説明してきたように、上記システムにおける最終段での総出力映像走査線数Ｍ′は、
Ｍ′＝Ｎ′×α×Ｋ＝Ｎ′×（Ｍ／Ｎ）×Ｋ
と表現できる。ここで、Ｎ′は総入力映像走査線数、Ｋはコントローラ１４による同時書き込み数であり、Ｋ＝１，２，３，・・・の値（自然数）を持つ。

１フィールド２４０本のＮＴＳＣ信号をＶＧＡパネルへ表示する場合を想定すると、
α＝２０／１９＝１．０５２６３
とし、Ｋ＝２とすれば、総出力映像走査線数Ｍ′は、
Ｍ′＝２４０×α×Ｋ＝２４０×１．０５２６×２＝５０５本
となる。

ＶＧＡパネルの垂直解像度は４８０本であるため、残りの２５本（５０５−４８０＝２５）はパネルに表示されず、９５％を表示した状態となる。一般にＣＲＴテレビでも同様であるが、入力映像信号を１００％表示すると、ＶＴＲ再生時の様に、同期が不安定でＮＴＳＣ（ＰＡＬ）規格に全く準拠していない信号を表示したときに、ノイズが表示されてしまうことがあり、通常は１００％以下の領域を表示する必要がある。

また、ＸＧＡパネル（垂直解像度＝７６８）への表示を想定すると、
α＝９／８＝１．１２５
Ｋ＝３
総走査線数Ｍ′＝α×３×２４０= １．１２５×３×２４０＝８１０
表示率＝７６８／８１０＝０．９４８
となる。

図８は、各種の映像表示パネルの解像度と、各種の映像信号の形式と、入力映像の有効走査線数と、表示率と、パネルの表示ライン数と、同時書き込み数Ｋと、増加率αとの関係を示した説明図である。増加率αは、約０．６６乃至約１．５８の範囲から選ばれるのがよい。ところで、ＮＴＳＣの走査線数は５２５本であり、ＰＡＬの走査線数は６２５本である。ＮＴＳＣの場合、（５２５／２）×（２２／２１）＝２７５のごとく、整数となる（分子はＭ，分母はＮである）。また、ＰＡＬの場合、（６２５／２）×（偶数／５又は２５又は１２５又は６２５）であれば、整数となる。整数になることで回路は作成し易くなる。前記の図８において、増加率αが０．８７７１９に近い値を作る場合、分母＝５、分子＝４とすると、α＝０．８となり、また、分母＝２５、分子＝２２とすると、α＝０．８８となる。いずれでもよい。また、分母＝２５、分子＝２４とすれば、α＝０．９６で表示率を０．８６とするようにしてもよい。なお、表示率は各社の表示パネルにおいて一定のものではなく、概ね０．９から０．９５の範囲である。

以上説明したように、増加率αが０＜α＜２（すなわち、αは１．０近辺）である垂直スケーラ１１を用いるので、画質の劣化が少なくかつ回路規模を小さくできる。更に、この垂直スケーラ１１に組み合わせて複数ライン同時書き込みコントローラ１４を用いることにより、最終的に必要とされる垂直スケーリング処理を実現でき、且つ、その回路規模を非常に小さくできる。

なお、以上の説明では、液晶パネルを駆動する例を示したが、これに限るものではない。この発明のディスプレイ駆動装置は、液晶パネルなどの所謂ホールド型表示素子の駆動に用いる場合に特に画質向上が図れる。

この発明の実施形態のディスプレイ駆動装置を示したブロック図である。 垂直スケーラの一例を示した説明図である。 図２の垂直スケーラの入力と出力の関係を示した説明図である。 垂直スケーラの他の例を示した説明図である。 図４の垂直スケーラの入力と出力の関係を示した説明図である。 液晶モジュールを示した回路図である。 液晶モジュールの動作を示したタイミングチャートである。 各種の映像表示パネルの解像度と、各種の映像信号の形式と、入力映像の有効走査線数と、表示率と、パネルの表示ライン数と、同時書き込み数と、増加率との関係を示した説明図である。

符号の説明

１ ディスプレイ駆動装置
１１ 垂直スケーラ
１２ 水平スケーラ
１３ 液晶モジュール
１４ 複数ライン同時書き込みコントローラ
１５ 液晶パネル

Claims (4)

1. 映像信号によってホールド型のディスプレイを駆動するディスプレイ駆動装置において、
   前記映像信号に対する垂直方向のライン数増加率が設定される垂直スケーラと前記垂直スケーラを経て得られる映像信号をディスプレイに書き込むタイミングコントローラとを有し、
   前記垂直スケーラからの単位出力ライン数をＭ、前記垂直スケーラへの単位入力ライン数をＮ、前記ライン数増加率をαとした場合、
   α＝Ｍ／Ｎ
   ０＜α＜２を満たし、
   前記タイミングコントローラで得られる総出力映像ライン数Ｍ′は、Ｎ′を総入力映像ライン数とし、Ｋ（自然数）をタイミングコントローラによる重複書き込み数とすると、
   Ｍ′＝Ｎ′×α×Ｋ＝Ｎ′×（Ｍ／Ｎ）×Ｋ
   で表され、前記Ｋが２以上の値をとることで、α＜１の場合でも必要な出力ライン数を得ることができ、
   前記垂直スケーラは、元々存在する入力のラインについて、隣接するラインの値を取り入れた新たな値のラインを生成することを特徴とするディスプレイ駆動装置。
2. 請求項１に記載のディスプレイ駆動装置において、前記映像信号に対する水平方向のドット数を、前記ディスプレイの水平画素数に対応させて変換する水平スケーラを有することを特徴とするディスプレイ駆動装置。
3. 請求項１又は請求項２に記載のディスプレイ駆動装置において、垂直方向のライン数増加率は、約０．６６乃至約１．５８の範囲から選ばれることを特徴とするディスプレイ駆動装置。
4. 請求項１乃至請求項３のいずれかに記載のディスプレイ駆動装置において、前記ホールド型のディスプレイは液晶パネルであることを特徴とするディスプレイ駆動装置。

Images