KR100195357B1

KR100195357B1 - 화상 오버레이의 종횡비 제어 가능한 디스플레이 시스템

Info

Publication number: KR100195357B1
Application number: KR1019920703037A
Authority: KR
Inventors: 나다니엘 하루크 에르소즈; 티모씨 윌리암 세이저
Original assignee: 크리트먼 어윈 엠.; 톰슨 콘슈머 일렉트로닉스 인코포레이티드
Priority date: 1990-06-01
Filing date: 1991-05-30
Publication date: 1999-06-15
Also published as: JP3310667B2; EP0532635A1; EP0532667B1; PT97808B; AU7907391A; TR25549A; CN1057140A; DE69126665D1; DE69130610D1; CN1057138A; DE69128784T2; CN1034544C; PT97811B; EP1130909A2; KR100195363B1; SG55018A1; DE69132822D1; MY106812A; HU225277B1; WO1991019378A1

Abstract

화상 오버레이 시스템은 화상 오버레이의 적당한 이미지 종횡비를 제공한다. 상기 시스템은 비디오 메모리와, 비디오 신호로부터의 비디오 데이타 정보를 상기 비디오 메모리로 기록하고 다시 비디오 메모리로부터 판독하기 위한 제어회로를 구비한다. 판독 회로는 비디오 메모리로부터의 상기 정보를 다른 비디오 신호용 디스플레이 장치와 동기적으로 공급한다. 인터폴레이터는 상기 비디오 데이타를 수직으로 압축 또는 확장시키는 다른 어떤 처리 과정과는 상관없이 판독 회로로부터 판독된 정보를 선택적으로 압축 및 확장시킨다. 멀티플렉서는 동시 디스플레이를 위해 비디오 신호를 조합한다. 판독 회로는 비디오 메모리로부터 판독된 정보를 위한 비동기식 라인 메모리를 구비하는데, 상기 라인 메모리는 비디오 메모리의 판독과 동기적으로 동작하는 기록 포트와 다른 비디오 신호용 디스플레이 장치와 동기적으로 동작하는 판독 포트를 포함한다.

Description

화상 오버레이의 종횡비 제어 가능한 디스플레이 시스템

본 발명은 텔레비전 분야에 관한 것으로서, 구체적으로 말하면 여러 가지 디스플레이 포맷을 구현하기 위해 비디오 데이타를 보간해야 하는 와이드 디스플레이 포맷비 스크린을 갖는 텔레비전에 관한 것이다. 오늘날, 대부분의 텔레비전은 수평폭 대 수직 높이가 4:3인 디스플레이 포맷비를 갖는다. 와이드 디스플레이 포맷비는, 예를 들면 6:9인 영화의 디스플레이 포맷비와 거의 일치한다. 본 발명은 직시(direct view) 텔레비전과 투사 텔레비전에 적용된다.

흔히 4×3으로서도 표현되는 4:3 디스플레이 포맷비를 갖는 텔레비전은 단일 및 다수의 비디오 신호 소스를 디스플레이할 수 있는 방식이 제한되어 있다. 상업 방송사의 텔레비전 신호 전송은 실험적인 경우를 제외하고는 4×3 디스플레이 포맷비로 방송된다. 많은 시청자들은 영화와 관련된 더 넓은 폭의 포맷비를 갖는 디스플레이가 4×3의 포맷비를 갖는 디스플레이보다 훨씬 큰 만족을 가져다 준다는 것을 알고 있다. 와이드 디스플레이 포맷비를 갖는 텔레비전은 보다 큰 만족을 주는 디스플레이를 제공할 뿐만 아니라 와이드 디스플레이 포맷 신호 소스를 이에 대응한 와이드 디스플레이 포맷으로 디스플레이할 수 있다. 따라서, 영화는 크로핑(cropping)이나 왜곡이 없는 것처럼 보인다. 영화용 비디오 소스가 필름에서 영상으로 변환될 때는, 예를 들어 텔리신(telecine) 장치를 이용하거나 또는 텔레비전의 프로세서에 의해 크로핑될 필요가 없다.

또한, 와이드 디스플레이 포맷비를 갖는 텔레비전은 종래의 디스플레이 포맷 신호 및 와이드 디스플레이 포맷 신호 모두를 다양하게 디스플레이하고, 이들 디스플레이 포맷 신호를 다중 화상 디스플레이로 조합하는데 적합하다. 그러나, 와이드 디스플레이 포맷비 스크린의 사용에는 이에 따른 수많은 문제점들이 있었다. 이러한 문제점들로서는, 다수의 신호 소스의 디스플레이 포맷비를 변경시켜야 하는 문제, 비동기적이지만 동시에 디스플레이되는 소스들로부터 일관된 타이밍 신호를 형성해야 하는 문제, 다중 화상 디스플레이를 발생시키도록 다중 소스들간에 스위칭해야 하는 문제 및 압축된 데이타 신호들로부터 고해상도 화상을 제공해야 하는 문제등이 있다. 이러한 문제점들은 본 발명에 따른 와이드 스크린 텔레비전을 사용하면 해결될 수 있다. 본 발명의 여러 장치에 따른 와이드 스크린 텔레비전은 유사하거나 상이한 포맷비를 갖는 단일 및 다수의 소스로부터 고해상도의 단일 및 다중 화상 디스플레이를 제공할 수 있으며, 디스플레이 포맷비를 선택할 수 있다.

와이드 디스플레이 포맷비를 갖는 텔레비전은 기본 수평 주사율 혹은 표준 수평 주사율과 그 배수의 수평 주사율로, 그리고 비월(interlaced) 방식 주사 및 순차(noninterlaced) 방식 주사 모두에 의해서도 비디오 신호를 디스플레이하는 텔레비전 시스템으로 구현될 수 있다. 예컨대, 표준 NTSC 비디오 신호는 각 비디오 프레임의 연속 필드(여기서, 각각의 필드는 대략 15,734Hz의 기본 또는 표준 수평 주사율에서의 래스터 주사 동작에 의해 생성됨)를 비월주사 방식으로 주사함으로써 디스플레이된다. 비디오 신호에 대한 기본 주사율은 f_H, 1f_H및 1H 등 여러 가지로 표현될 수 있다. 1f_H신호의 실제 주파수는 여러 가지 비디오 표준 규격에 따라 변할 것이다. 텔레비전 장치의 화질을 향상시키고자 하는 노력에 의해, 비디오 신호를 순차적으로, 즉 비(非)비월주사 방식으로 디스플레이하는 시스템이 개발되어 왔다. 순차 주사에서는 각 디스플레이된 프레임이 비월주사되는 2개의 필드중 한 필드를 주사하는 데 할당되는 시간 간격과 동일한 시간 간격 동안 주사되어야 한다. 플리커가 없는 AA-BB 디스플레이는 각 필드가 연속적으로 두번 주사되어야 한다. 각각의 경우, 수평 주사 주파수는 표준 수평 주파수의 2배가 되어야 한다. 이러한 순차 주사 디스플레이 또는 플리커가 없는 디스플레이에 적절한 주사율은 2f_H및 2H로서 표시된다. 예를 들어, 미국 표준에 따른 2f_H의 주사 주파수는 대략 31,468Hz이다.

PIP 처리의 특징은 2개의 텔레비전 신호가 1개의 디스플레이 장치상에 동시에 디스플레이되는 것이다. 메인 또는 대형 화상은 대부분의 스크린을 채우고, 보조 또는 소형 화상은 대형 화상상에 오버레이되거나 또는 대형 화상 다음에 오게 한다. 신호 소스 및 디스플레이 장치가 동일한 디스플레이 포맷비를 갖는 경우, 예를 들면 4×3인 경우, 소형 화상은 수평 및 수직으로 동일한 정수 크기(interger scale factor) 만큼 감소된다.

소형 화상의 디스플레이 포맷비가 대형 화상과 디스플레이 장치와 상이한 경우, 디스플레이 내의 소형 화상을 디스플레이 상에 오버레이하기 위해서는 수직 방향이 아닌 수평으로 소형 화상을 다르게 압축하여야 한다. 이러한 경우는 예를 들면, 16×9 디스플레이 상에 4×3 소형 화상 신호 소스를 디스플레이 하고자 하는 경우이다. 4×3 소스가 4×3 디스플레이상에 있을 때와 같은 방식으로 16×9 디스플레이상에서 대형 화상에 오버레이되는 경우, 즉 수평 및 수직으로 동일 크기만큼 감소하는 경우, 소형 화상 크기 및 소형 화상 내의 물체는 정상시보다 33% 더 넓게 나타나게 된다. 다시 말해서, 소형 화상의 이미지 종횡비는 33% 만큼 왜곡될 것이다.

본 발명의 장치에 의하면, 보조 신호 처리 비디오 데이타 경로에 보간 회로를 사용함으로써 종횡비 왜곡을 보정하는 것이 가능해진다. 보간 회로는 수평 방향으로 33% 만큼 소형 화상을 압축함으로써 소형 화상을 정확하게 디스플레이하는데 사용될 수 있다. 이로써, 결국 4×3 소형 화상 내에 정확한 이미지 종횡비를 갖는 물체가 나타나게 된다.

본 발명의 장치에 따른 화상 오버레이 시스템은 화상 오버레이의 종횡비를 적절하게 한다. 상기 시스템은 비디오 메모리와, 비디오 신호로부터의 정보, 즉 비디오 데이타에 관련된 정보를 상기 비디오 메모리에 기록하고 상기 비디오 메모리로부터 판독하기 위한 제어 회로를 구비한다. 판독 회로는 비디오 메모리로부터의 정보를 다른 비디오 신호용 디스플레이 장치와 동기적으로 공급한다. 보간 회로는 상기 비디오 데이타를 수직으로 압축 또는 확장하는 임의의 다른 신호 처리와는 상관없이 판독 회로로부터 판독된 정보를 선택적으로 압축 및 확장한다. 멀티플렉서는 비디오 신호를 조합하여 동시에 디스플레이한다. 판독 회로는 비디오 메모리로부터 판독된 정보에 대한 동기 라인 메모리를 구비하며, 이 라인 메모리는 비디오 메모리의 판독과 동기적으로 동작 가능한 기록 포트와 다른 비디오 신호용 디스플레이 장치와 동기적으로 동작 가능한 판독 포트를 가진다.

제1(a)도 내지 제1(i)도는 와이드 스크린 텔레비전의 상이한 디스플레이 포맷을 설명하는 도면이다.

제2도는 2f_H수평 주사로 동작하도록 적합화된 본 발명의 특징에 따른 와이드 스크린 텔레비전의 블록도이다.

제3도는 제2도에 도시된 와이드 스크린 프로세서의 블록도이다.

제4도는 제3도에 도시된 와이드 스크린 프로세서를 보다 상세히 도시한 블록도이다.

제5도는 제4도에 도시된 PIP 프로세서의 블록도 이다.

제6도는 메인, 보조 및 출력 신호 경로를 설명하는, 제4도에 도시된 게이트 어레이의 블록도이다.

제7도 및 제8도는 완전히 크로핑된 신호를 사용하여 제1(d)도에 도시된 디스플레이 포맷의 발생을 설명하는데 유용한 타이밍도이다.

제9도는 제6도의 메인 신호 경로를 보다 상세히 도시한 블록도이다.

제10도는 제6도의 보조 신호 경로 및 출력 신호 경로를 보다 상세히 도시한 블록도이다.

제11도는 제5도에 도시된 PIP 프로세서의 타이밍 및 제어부를 도시한 블록도이다.

제12도 1f_H대 2f_H변환으로 내부 2f_H신호를 발생시키기 위한 회로의 블록도이다.

제13도는 제2도에 도시된 편향 회로에 대한 블록도와 회로도를 조합한 도면이다.

제14도는 제2도에 도시된 RGB 인터페이스의 블록도이다.

제15도는 화상내 화상 프로세서와 관련된 비디오 RAM의 메모리 맵핑을 설명한 도면이다.

제16도는 메인 비디오 신호와 보조 비디오 신호간의 출력 스위칭을 제어하기 위한 회로의 블록도이다.

제1(a) 내지 제1(i)도는 본 발명의 상이한 장치에 따라 구현될 수 있는 단일 및 다중 화상 디스플레이 포맷의 각종 조합의 전부가 아닌 일부만을 도시하고 있다. 이 도면에 도시된 것은 본 발명의 장치에 따른 와이드 스크린 텔레비전을 구성하는 특정 회로의 설명을 용이하게 하기 위한 것들이다. 본 발명의 장치는 어떤 경우에는 특정의 기본 회로와는 달리 디스플레이 포맷 자체에 관련된다. 본 명세서에서 설명의 편의를 위해, 비디오 소스 또는 신호에 대한 폭 대 높이의 종래 디스플레이 포맷비를 통상 4×3으로 간주하고, 반면에 와이드 스크린 디스플레이 포맷비를 통상 16×9로 간주한다. 그러나, 본 발명의 장치는 이러한 규정으로 제한되지는 않는다.

제1(a)도는 종래의 4×3 디스플레이 포맷비를 갖는 직시 텔레비전 또는 투사 텔레비전의 화면을 도시한다. 16×9 디스플레이 포맷비 화상이 4×3 디스플레이 포맷비 신호로서 전송될 경우, 스크린의 상단과 하단에 검은 막대 부분이 나타난다. 이것을 보통 문자박스(letterbox) 포맷으로 지칭한다. 이 경우, 시청되는 화상은 전체 이용 가능한 디스플레이 면적보다 약간 작게 나타난다. 이에 대한 대안으로서, 16×9 디스플레이 포맷비 소스를 전송 전에 4×3 디스플레이 포맷의 시청화면의 수직 범위를 채울 수 있도록 변환시킨다. 그러나, 이 경우 스크린의 좌측 및/또는 우측에서 많은 정보가 크로핑될 것이다. 또 다른 대안으로서, 문자박스 화상을 수평이 아닌 수직으로 확장시킬 수도 있으나, 그 결과 수직 확장으로 인해 화상에 왜곡이 나타나게 될 것이다. 세 가지 대안들 중 그 어느 것도 특별히 관심을 끌지는 못한다.

제1(b)도는 16×9 스크린을 도시하고 있다. 16×9 디스플레이 포맷비 비디오 소스는 크로핑 및 왜곡이 없이 전체가 디스플레이된다. 그 자체가 4×3 디스플레이 포맷비 신호인 16×9 디스플레이 포맷비 문자박스 화상은 충분한 수직 해상도로 보다 큰 디스플레이를 제공하기 위해 라인 배가(line doubling) 또는 라인 부가(line addition)에 의해 순차적으로 주사될 수 있다. 본 발명에 따른 와이드 스크린 텔레비전은 제공되는 소스가 메인 소스인지 보조 소스인지의 여부에 상관없이 외부 RGB 소스건간에 이러한 16×9 디스플레이 포맷비 신호를 디스플레이할 수 있다.

제1(c)도는 4×3 디스플레이 포맷비의 삽입(inset) 화상이 디스플레이되는 16×9 디스플레이 포맷비 메인 신호를 도시하고 있다. 메인 비디오 신호와 보조 비디오 신호가 16×9 디스플레이 포맷비 소스일 경우, 삽입 화상도 16×9 디스플레이 포맷비를 가질 수 있다. 삽입 화상은 다수의 상이한 위치에 디스플레이될 수 있다.

제1(d)도는 메인 비디오 신호와 보조 비디오 신호가 동일한 크기의 화상으로 디스플레이되는 디스플레이 포맷을 도시하고 있다. 각 디스플레이 영역은 16×9 및 4×3 포맷비와는 다른 8×9의 디스플레이 포맷비를 갖는다. 이러한 디스플레이 영역에 수평 또는 수직 왜곡이 없이 4×3 디스플레이 포맷비 소스를 나타내기 위해서는, 신호가 좌측 및/또는 우측에서 크로핑되어야 한다. 화상의 수평 압축에 의한 약간의 종횡비 왜곡이 용인될 경우, 화상의 대부분은 거의 크로핑이 없이 나타내어질 수 있다. 수평 압착(squeezing)은 화상의 물체를 수직 확장시키는 결과를 초래한다. 본 발명에 따른 와이드 스크린 텔레비전은 종횡비 왜곡없이 크로핑을 최대로 하거나 크로핑없이 종횡비 왜곡을 최대로 하는 범위 내에서 크로핑과 종횡비 왜곡을 임의로 조합할 수 있다.

보조 비디오 신호 처리 경로에서의 데이타 샘플링이 제한되기 때문에 메인 비디오 신호로부터의 디스플레이정도의 큰 크기의 고해상도 화상의 발생이 곤란하게 된다. 이러한 곤란한 문제점들을 극복하기 위해 여러가지 방법이 개발될 수 있다.

제1(e)도는 4×3 디스플레이 포맷비 화상이 16×9 디스플레이 포맷비 스크린 중앙에 디스플레이되는 디스플레이 포맷을 도시하고 있다. 이 경우, 어두운 막대 부분이 스크린 좌우측에 나타난다.

제1(f)도는 1개의 대형 4×3 디스플레이 포맷비 화상과 3개의 소형 4×3 디스플레이 포맷비 화상이 동시에 디스플레이되는 디스플레이 포맷을 도시하고 있다. 대형 화상 바깥쪽 주변에 있는 소형 화상은 PIP(picture-in-picture)가 아닌 POP(picture-outside-picture)로 지칭된다. PIP 라는 용어는 본 명세서에서 2개의 디스플레이 포맷에 대해 사용된다. 와이드 스크린 텔레비전에 2개의 튜너가 제공될 경우, 즉 2개의 내부 튜너 또는 하나의 내부 튜너와 예를 들어 비디오 카세트 레코드에 설치된 하나의 외부 튜너가 제공될 경우, 디스플레이된 화상 중 2개의 화상이 소스에 따라 움직임을 실시간으로 디스플레이할 수 있다. 나머지 화상은 정지(freeze) 프레임 포맷으로 디스플레이될 수 있다. 튜너 및 보조 신호 처리 경로를 추가하면 3개 이상의 동화상을 제공하는 것이 가능하다. 한쪽의 대형 화상과 다른 쪽의 3개의 소형 화상은 제1(g)도에 도시된 바와 같이 위치가 전환될 수도 있다.

제1(h)도는 4×3 디스플레이 포맷비 화상이 중심부에 있고 6개의 소형 4×3 디스플레이 포맷비 화상이 그 양측에 수직열로 디스플레이되는 또다른 디스플레이 포맷을 도시한다. 상술한 포맷에서와 같이, 2개의 튜너를 구비한 와이드 스크린 텔레비전은 2개의 동화상을 제공할 수 있다. 나머지 11개의 화상은 정지 프레임 포맷으로 존재하게 된다.

제1(i)도는 그리드(grid) 형태로 된 12개의 4×3 디스플레이 포맷비 화상을 갖는 디스플레이 포맷을 도시하고 있다. 이러한 디스플레이 포맷은 각 화상이 채널이 다른 채널 선택 안내에 특히 적합하며, 각 화상은 다른 채널로부터의 최소한의 정지 프레임이다. 상술한 바와 같이, 동화상의 수는 이용 가능한 튜너 및 신호 처리 경로의 수에 좌우된다.

제1(a) 내지 제1(i)도에 도시된 여러 종류의 포맷은 나머지 도면에 도시되고 이하에 상세히 설명되는 와이드 스크린 텔레비전에 의해 구현될 수 있다.

제2도에는 2f_H수평 주사로 동작하도록 되어 있고 본 발명의 장치에 따른 와이드 스크린 텔레비전에 대한 전체적인 블록도가 도시되어 있다. 텔레비전(10)은 일반적으로 비디오 신호 입력부(20), 새시(chassis) 또는 TV 마이크로프로세서(216), 와이드 스크린 프로세서(30), 1f_H대 2f_H변환기(40), 편향 회로(50), RGB 인터페이스(60), YUV 대 RGB 변환기(240), 키네스코프 구동기(242), 직시관 또는 투사관(244) 및 전원(70)을 포함한다. 설명의 편의상 여러 회로를 상이한 기능의 블록으로 묶어 놓았지만, 이것은 이러한 회로들의 상호간의 물리적인 위치를 제한하고자 하는 것은 아니다.

비디오 신호 입력부(20)는 상이한 비디오 소스로부터 복수의 복합 비디오 신호를 수신하도록 되어 있다. 비디오 신호는 메인 비디오 신호 및 보조 비디오 신호로서의 디스플레이를 위해 선택적으로 전환될 수 있다. RF 스위치(204)는 2개의 안테나 입력 ANT1과 ANT2를 갖는다. 이들은 옥외 안테나 수신 및 케이블 수신을 위한 입력을 나타낸다. RF 스위치(204)는 어느 안테나 입력이 제1 튜너(206)에 공급되는 것을 제어한다. 제1 튜너(206)의 출력은 선국, 수평 편향, 수직 편향 및 비디오 제어와 관련된 수많은 기능을 수행하는 원-칩(202)에 입력된다. 도시된 특정 원-칩은 상표명 TA7777 형이다. 제1 튜너(206)로부터이 신호에서 기인하여 원-칩에서 형성된 기저대 비디오 신호인 VIDEO OUT는 비디오 스위치(200)와 와이드 스크린 프로세서(30)의 입력단 TV1에 입력된다. 비디오 스위치(200)에 대한 다른 기저대 비디오 입력은 AUX1와 AUX2로 표시되어 있다. 이들은 비디오 카메라, 레이저 디스크 플레이어, 비디오 테이프 플레이어, 비디오 게임기 등을 위한 용도로 사용될 수도 있다. 새시 또는 TV 마이크로프로세서(216)에 의해 제어되는 비디오 스위치(200)의 출력은 SWITCHED VIDEO로 표시되어 있다. SWITCHED VIDEO는 와이드 스크린 프로세서(30)에 입력된다.

와이드 스크린 프로세서(30)를 상세히 도시하고 있는 제3도를 참조하면, 와이드 스크린 프로세서의 스위치 SW1은 TV1 신호와 SWITCHED VIDEO 신호 중 하나를 선택하여 SEL COMP OUT 비디오 신호로서 Y/C 복호 회로(210)에 입력한다. Y/C 복호 회로(210)는 적응 라인 콤 필터(adaptive line comb filter)로서 구현될 수 있다. 2개의 추가 비디오 소스 S1과 S2도 역시 Y/C 복호 회로(210)에 입력된다. 각각의 비디오 소스 S1과 S2는 상이한 S-VHS 소스를 나타내며, 이들 각각은 별도의 휘도 신호 및 색도 신호로 구성된다. 일부의 적응 라인 콤 필터에서와 같이 Y/C 복호 회로의 일부로서 통합되거나 또는 별도의 스위치로서 실시될 수 있는 스위치는 TV 마이크로프로세서(216)에 응답하여 각각 Y_M 및 C_IN으로 표시된 출력으로서의 한 쌍의 휘도 및 색도 신호를 선택한다. 선택된 휘도 및 색도 신호쌍은 그후 메인 신호로 간주되어 메인 신호 경로를 따라 처리된다. _M 또는 _MIN을 포함하는 신호 표시는 메인 신호 경로에 관한 것이다. 색도 신호 C_IN는 와이드 스크린 프로세서에서 원-칩으로 반송되어 색차 신호 U_M 및 V_M을 형성한다. 여기서, U는 (R-Y)와 등가 표시이며, V는 (B-Y)와 등가 표시이다. Y_M, U_M 및 V_M 신호는 추가의 신호 처리를 위해 와이드 스크린 프로세서에서 디지탈 형태로 변환된다.

와이드 스크린 프로세서(30)의 일부로서 기능적으로 정의되어 있는 제2 튜너(208)는 기저대 비디오 신호 TV2를 형성한다. 스위치 SW2는 Y/C 복호 회로(220)에 대한 입력으로서 TV2 신호와 SWITCHED VIDEO 신호 중 하나를 선택한다. Y/C 복호 회로(220)는 적응 라인 콤 필터로서 실시될 수 있다. 스위치 SW3와 SW4는 Y/C 복호 회로(220)의 휘도 출력 및 색도 출력과 각각 Y_EXT 및 C_EXT로 표시된 외부 비디오 소스의 휘도 신호 및 색도 신호 중의 하나를 선택한다. Y_EXT 신호 및 C_EXT 신호는 S-VHS 입력 S1에 대응한다. Y/C 복호 회로(220)와 스위치 SW3 및 SW4는 일부 적응 라인 콤 필터에서와 같이 결합될 수 있다. 스위치 SW3 및 SW4의 출력은 그후 보조 신호로 간주되어 보조 신호 경로를 따라 처리된다. 선택된 휘도 출력은 Y_A로 표시된다. _A, _AX 및 _AUX를 포함한 신호 표시는 보조 신호 경로에 관한 것이다. 선택된 색도 신호는 색차 신호 U_A 및 V_A로 변환된다. Y_A, U_A 및 V_A 신호는 추가의 신호 처리를 위해 디지탈 형태로 변환된다. 비디오 신호 소스를 메인 신호 경로와 보조 신호 경로로 전환함으로써 상이한 화상 디스플레이 포맷의 상이한 부분을 위한 소스 선택을 처리하는데 있어서의 유연성이 최대가 된다.

Y_M에 대응하는 복합 동기 신호 COMP SYNC는 와이드 스크린 프로세서에 의해 동기 분리기(212)에 제공된다. 이 동기 분리기(212)의 수평 동기 성분 H와 수직 동기 성분 V는 수직 카운트다운 회로(214)에 입력된다. 수직 카운트다운 회로(214)는 와이드 스크린 프로세서(30)로 향하는 VERTICAL RESET 신호를 발생한다. 와이드 스크린 프로세서는 RGB 인터페이스(60)로 향하는 내부 수직 리셋 출력 신호 INT VERT RST OUT을 발생시킨다. RGB 인터페이스(60)에서의 스위치는 내부 수직 리셋 출력 신호와 외부 RGB 소스의 수직 동기 성분 신호 중 하나를 선택한다. 이 스위치의 출력으로서 선택된 수직 동기 성분 SEL_VERT_SYNC은 편향 회로(50)에 입력된다. 보조 비디오 신호의 수평 및 수직 동기 신호는 와이드 스크린 프로세서에 있는 수평 및 수직 동기 분리기(250)에 의해 형성된다.

1f_H대 2f_H변환기(40)는 예를 들어, 각 수평 라인을 두 번 디스플레이하거나 동일 필드의 인접 수평 라인을 보간하여 추가의 수평 라인 세트를 발생함으로써 비월주사 방식의 비디오 신호를 순차 주사되는 비디오 신호로 변환시키는 기능을 한다. 일부 경우, 인접 필드 또는 인접 프레임간에 검출된 움직임의 레벨에 따라 이전의 라인이 사용될지 또는 보간된 라인이 사용될지의 여부가 결정된다. 변환기 회로(40)는 비디오 RAM(420)과 관련하여 동작한다. 비디오 RAM은 순차 디스플레이가 가능하도록 프레임의 하나 또는 그 이상의 필드를 저장하는데 사용될 것이다. Y_2f_H, U_2f_H및 V_2f_H신호와 같은 변환된 비디오 데이타가 RGB 인터페이스(60)에 공급된다.

제14도에 보다 상세히 도시된 RGB 인터페이스(60)는 비디오 신호 입력부가 디스플레이 하기 위해 변환된 비디오 데이타 또는 외부 RGB 비디오 데이타 중 하나를 선택하도록 인에이블한다. 외부 RGB 신호는 2f_H주사에 적합한 와이드 디스플레이 포맷비 신호로 간주된다. 메인 신호의 수직 동기 성분은 와이드 스크린 프로세서에 의해 INT VERT RST OUT으로서 RGB 인터페이스에 공급되어 선택된 수직 동기 성분(f_Vm또는 f_Vext)이 편향 회로(50)에 이용될 수 있게 한다. 와이드 스크린 텔레비전 동작시 내부/외부 제어 신호 INT/EXT를 발생하여 사용자가 외부 RGB 신호를 선택할 수 있게 해준다. 그러나, 외부 RGB 신호가 존재하지 않는 경우 외부 RGB 신호 입력을 선택하면, 래스터의 수직 붕괴가 일어날 수 있고, 음극선관 또는 투사관에 손상을 초래할 수도 있다. 따라서, RGB 인터페이스 회로는 존재하지 않는 외부 RGB 입력 신호의 선택을 무효로 하기 위해 외부 동기 신호를 검출한다. 또한, 와이드 스크린 프로세서의 마이크로 프로세서(WSP μP ; 340)는 외부 RGB 신호에 대한 컬러 및 색조를 제어한다.

와이드 스크린 프로세서(30)는 보조 비디오 신호의 특수한 신호 처리를 위해 PIP 프로세서(320)를 포함한다. 화상내 화상(Picture-in-picture)이라는 용어는 때때로 축약하여 PIP 또는 Pix-in-pix 로도 표현된다. 게이트 어레이(300)는 제1(b)도 내지 제1(i)도의 예에 나타낸 바와 같이 메인 비디오 신호 데이타와 보조 비디오 신호 데이타를 각종의 디스플레이 포맷으로 조합한다. PIP 프로세서(320)와 게이트 어레이(300)는 와이드 스크린 마이크로 프로세서(340)에 의해 제어된다. 마이크로프로세서(340)는 직렬 버스를 통해 TV 마이크로프로세서(216)에 응답한다. 직렬 버스는 4개의 신호 라인 즉, 데이타, 클록 신호, 인에이블(enable) 신호 및 리셋 신호를 위한 라인을 포함한다. 또한, 와이드 스크린 프로세서(30)는 3 레벨 샌드캐슬(sandcastle) 신호로서의 복합 수직 블랭킹(blanking)/리셋 신호를 발생시킨다. 이와 달리, 수직 블랭킹 신호 및 수직 리셋 신호는 별개의 신호로서 발생될 수도 있다. 복합 블랭킹 신호는 비디오 신호 입력부에 의해 RGB 인터페이스에 제공된다.

제13도에 보다 상세히 도시된 편향 회로(50)는 와이드 스크린 프로세서로부터의 수직 리셋 신호, RGB 인터페이스(60)로부터 선택된 2f_H수평 동기 신호 및 와이드 스크린 프로세서로부터의 추가의 제어 신호를 수신한다. 이들 추가의 제어 신호는 수평 위상 조절, 수직 크기 조절 및 동-서 핀 조절(east-west pin adjustment)과 관련이 있다. 편향 회로(50)는 2f_H귀선 펄스(flyback pulse)를 와이드 스크린 프로세서(30), 1f_H대 2f_H변환기(40) 및 YUV 대 RGB 변환기(240)에 제공한다.

전체 와이드 스크린 텔레비전에 대한 동작 전압은 AC 메인 전원에 의해 전원 공급되는 전원 공급 장치(70)에 의해 발생된다.

와이드 스크린 프로세서(30)는 제3도에 보다 상세히 도시되어 있다. 와이드 스크린 프로세서의 주요 구성 요소로는 게이트 어레이(300), PIP 회로(301), 아날로그/디지탈 변환기 및 디지탈/아날로그 변환기, 제2 튜너(208), 와이드 스크린 프로세서 마이크로프로세서(340) 및 와이드 스크린 출력 부호화 회로(227)가 있다. 예를 들어 PIP 회로와 같이 1f_H및 2f_H새시 모두에 공통되는 와이드 스크린 프로세서는 제4도에 보다 상세히 도시되어 있다. PIP 회로(301)의 주요 부분을 형성하는 PIP 프로세서(320)는 제5도에 보다 상세히 도시되어 있다. 게이트 어레이(300)는 제6도에 상세히 도시되어 있다. 제3도에 도시되어 있으며 메인 및 보조 신호 경로의 일부를 형성하는 다수의 구성 요소들에 대해서는 이미 설명한 바 있다.

제2 튜너(208)는 IF 단(224) 및 오디오단(226)과 관련되어 있다. 또한, 제2 튜너(208)는 WSP μP(340)와 관련하여 동작한다. WSP μP(340)는 입출력 I/O부(340A)와 아날로그 출력부(340B)를 포함한다. I/O부(340A)는 색조 및 컬러 제어 신호, 외부 RGB 비디오 소스를 선택하기 위한 INT/EXT 신호 및 스위치(SW1 내지 SW6)에 대한 제어 신호를 제공한다. 또한, I/O부는 편향 회로와 음극선관을 보호하기 위하여 RGB 인터페이스로부터의 EXT SYNC DET 신호를 모니터한다. 아날로그 출력부(340B)는 각 인터페이스 회로(254, 256, 258)를 통해 수직 크기, 좌우 조절 및 수평 위상에 대한 제어 신호를 제공한다.

게이트 어레이(300)는 예를 들어 제1(a) 내지 제(i)도에 구분되어 도시되어 있는 각종의 디스플레이 포맷중 어느 하나로 복합 와이드 스크린 디스플레이를 구현하기 위해 메인 및 보조 신호 경로로부터의 비디오 정보를 합성하는 기능을 한다. 게이트 어레이에 대한 클록 정보는 저역 통과 필터(LPF ; 376)와 관련하여 동작하는 위상 동기 루프(PLL ; 374)에 의해 제공된다. 메인 비디오 신호는 Y_M, U_M 및 V_M으로 표시된 신호와 같이 YUV 포맷과 아날로그 형태로 와이드 스크린 프로세서에 공급된다. 이들 메인 신호를 제4도에 보다 상세히 도시된 아날로그/디지탈 변환기(342, 346)에 의해 아날로그에서 디지탈 형태로 변환된다.

컬러 성분 신호는 일반적인 표식 U 및 V 또는 I 및 Q 신호로 참조되며, U 및 V는 각각 R-Y 신호 및 B-Y 신호로 지정될 것이다. 샘플링된 휘도 대역폭은 시스템 클록률이 1024f_H이고, 이 1024f_H가 대략 16MHz이기 때문에 8MHz로 제한된다. U 신호 및 V 신호가 와이드 I에 대해 500KHz 또는 1.5MHz로 제한되므로, 단일 아날로그/디지탈 변환기와 아날로그 스위치가 컬러 성분 데이타를 샘플링하기 위해 사용된다. 아날로그 스위치 또는 멀티플렉서(344)에 대한 선택 라인 UV_MUX는 시스템 클록을 2로 분주함으로써 유도된 8MHz 신호이다. 1 클록 폭의 라인 개시 SOL(start of line) 펄스는 이 신호를 각 수평 비디오 라인의 개시시에 0으로 동기적으로 리셋시킨다. UX_MUX 라인은 수평 라인에 걸쳐 각 클록 사이클을 토글(toggle)한다. 라인 길이가 짝수의 클록 사이클이기 때문에, 일단 초기화되면 UV_MUX의 상태는 중단없이 지속적으로 0, 1, 0, 1, ... 상태로 토글할 것이다. 아날로그/디지탈 변환기(342, 346)가 각각 1클록 사이클 만큼 지연되므로, 아날로그/디지탈 변환기(342, 346)로부터의 Y 및 UV 데이타 스트림은 시프트된다. 이러한 데이타 시프트를 조절하기 위해, 메인 신호 처리 경로(304)의 보간 회로 제어 회로(349)(제9도)로부터의 클록 게이팅 정보도 유사하게 지연되어야 한다. 만일 클록 게이팅 정보가 지연되지 않는다면, UV 데이타는 삭제될 때 정확하게 쌍을 이루어 삭제되지 않은 것이다. 이것은 UV 데이타의 각 쌍이 하나의 벡터를 나타내기 때문에 매우 중요한 문제가 된다. 하나의 벡터로부터의 U 엘리멘트는 컬러 시프트를 유발하지 않고서는 다른 벡터로부터의 V 엘리멘트와 쌍을 이룰 수 없다. 그 대신 이전 쌍으로부터의 V 샘플이 현재의 U 샘플과 함께 검출될 것이다. 이러한 UV 멀티플렉싱 방법은 컬러 성분(U, V) 샘플의 모든 쌍에 대해 2개의 휘도 샘플이 있기 때문에 2:1:1로서 관련된다. 실제로 U 및 V에 대한 나이퀴스트 주파수는 휘도 나이퀴스트 주파수의 절반으로 감소된다. 따라서, 휘도 성분에 대한 아날로그/디지탈 변환기 출력의 나이퀴스트 주파수는 8MHz인 반면에, 컬러 성분에 대한 아날로그/디지탈 변환기 출력의 나이퀴스트 주파수는 4MHz 이다.

PIP 회로 및/또는 게이트 어레이는 데이타 압축에도 불구하고 보조 데이타의 해상도를 증가시키기 위한 수단을 포함할 수도 있다. 예를 들어, 쌍을 이루고 있는 화소 압축과 디더링(dithering) 및 디디더링(dedithering)을 포함하는 다수의 데이타 감소 및 데이타 복원 방식이 개발되었다. 더욱이, 상이한 비트수를 포함하는 상이한 디더링 시퀀스와 상이한 비트수를 포함하는 상이한 쌍을 이루고 있는 화소 압축이 고려되고 있다. 각각의 특정 종류의 화상 디스플레이 포맷에 대한 디스플레이된 비디오의 해상도를 최대로 하기 위해 다수의 특정 데이타 감소 및 복원 방식 중 한 방식이 WSP μP에 의해 선택될 수 있다.

게이트 어레이는 FIFO(356, 358)로서 실시될 수 있는 라인 메모리와 관련하여 동작하는 보간 회로를 포함한다. 보간 회로와 FIFO는 메인 신호를 요구된 바대로 재샘플링하는데 사용된다. 추가의 보간 회로는 보조 신호를 재샘플링할 수 있다. 게이트 어레이 내의 클록 및 동기 회로는 메인 신호와 보조 신호를 조합하여 Y_MX, U_MX 및 V_MX 성분을 갖는 단일의 출력 비디오 신호를 형성하는 데이타 조작을 포함한 메인 및 보조 신호 모두에 대한 데이타 조작을 제어한다. 이들 출력 성분들은 디지탈/아날로그 변환기(360, 362, 364)에 의해 아날로그 형태로 변환된다. Y, U 및 V 로 표시된 아날로그 형태의 신호는 순차 주사로의 변환을 위해 1f_H대 2f_H변환기(40)에 공급된다. 또한, Y, U 및 V 신호는 부호화 회로(227)에 의해 Y/C 포맷으로 부호화되어 패널 잭(panel jack)에서 이용 가능한 와이드 포맷비 출력 신호 Y_OUT_EXT/C_OUT_EXT를 형성한다. 스위치 SW5는 게이트 어레이로부터의 신호 C_SYNC_MN 또는 PIP 회로로부터의 신호 C_SYNC_AUX 중에서 부호화 회로(227)에 대한 동기 신호를 선택한다. 스위치 SW6은 와이드 스크린 패널 출력에 대한 동기 신호로서 Y_M과 C_SYNC_AUX 중 하나를 선택한다.

게이트 어레이는 FIFO(356, 358)로서 실시될 수 있는 라인 메모리와 관련하여 동작하는 보간 회로를 포함한다. 보간 회로와 FIFO는 메인 신호를 요구된 바대로 재샘플링하는데 사용된다. 추가의 보간 회로는 보조 신호를 재샘플링할 수 있다. 게이트 어레이 내의 클록 및 동기 회로는 메인 신호와 보조 신호를 조합하여 Y_MX, U_MX 및 V_MX 성분을 갖는 단일의 출력 비디오 신호를 형성하는 데이타 조작을 포함한 메인 및 보조 신호 모두에 대한 데이타 조작을 제어한다. 이들 출력 성분들은 디지탈/아날로그 변환기(360, 362, 364)에 의해 아날로그 형태로 변환된다. Y, U 및 V로 표시된 아날로그 형태의 신호는 순차 주사로의 변환을 위해 1f_H대 2f_H변환기(40)에 공급된다. Y, U 및 V 신호는 또한 부호화 회로(227)에 의해 Y/C 포맷으로 부호화되어 패널 잭(panel jack)에서 이용 가능한 와이드 포맷비 출력 신호 Y_OUT_EXT/C_OUT_EXT를 형성한다. 스위치 SW5는 게이트 어레이로부터의 신호 C_SYNC_MN 또는 PIP 회로로부터의 신호 C_SYNC_AUX 중에서 부호화 회로(227)에 대한 동기 신호를 선택한다. 스위치 SW5는 와이드 스크린 패널 출력에 대한 동기 신호로서 Y_M과 C_SYNC_AUX 중 하나를 선택한다.

수평 동기 회로의 일부분이 제12도에 보다 상세히 도시되어 있다. 위상 비교기(228)는 저역 통과 필터(230), 전압 제어 발진기(232), 분주기(234) 및 커패시터(236)를 포함하는 위상 동기 루프의 일부로서 포함되어 있다. 전압 제어 발진기(232)는 세라믹 공진기(238) 또는 이와 유사한 기능의 것에 응답하여 32f_H로 동작한다. 전압 제어 발진기의 출력은 32로 분주되어 적합한 주파수의 제2 입력 신호를 위상 비교기(228)에 제공한다. 분주기(234)의 출력은 1f_HREF 타이밍 신호이다. 32f_HREF 및 1f_HREF 타이밍 신호는 16으로 분주하는 카운터(400)에 공급된다. 2f_H출력은 펄스폭 회로(402)에 공급된다. 1f_HREF 신호에 의해 분주기(400)를 프리세팅함으로써 이 분주기(4O0)는 비디오 신호 입력부의 위상 동기 루프와 동기적으로 동작하게 된다. 펄스 폭 회로(402)는 저역 통과 필터(406)와 2f_H전압 제어 발진기(408)를 포함하는 제2 위상 동기 루프의 일부를 형성하는, 예를 들어 CA1391 형의 위상 비교기(404)의 적절한 동작을 위해 2f_HREF 신호가 적합한 펄스 폭을 갖게 한다. 전압 제어 발진기(408)는 순차적으로 주사되는 디스플레이를 구동시키는데 사용되는 내부 2f_H타이밍 신호를 발생시킨다. 위상 비교기(404)에 대한 다른 입력 신호는 2f_H귀선 펄스 또는 이 펄스와 관련된 타이밍 신호이다. 위상 비교기(4O4)를 포함한 제2 위상 동기 루프는 각각의 2f_H주사 기간이 입력 신호의 각 1f_H기간 내에서 대칭이 되도록 한다. 그렇지 않으면, 디스플레이는 예컨대, 비디오 라인의 절반이 우측으로 시프트되고 나머지 절반이 좌측으로 시프트되는 래스터 스플릿(split)을 나타낼 것이다.

편향 회로(50)는 제13도에 보다 상세히 도시되어 있다. 상이한 디스플레이 포맷을 구현하는데 필요한 소망의 수직 과주사(overscan)의 양에 따라 래스터의 수직 크기를 조절하기 위한 회로(500)가 제공된다. 도시적으로 설명하자면, 정전류원(502)은 수직 램프파 커패시터(504)를 충전시키는 일정량의 전류 I_RAMP를 제공한다. 트랜지스터(506)는 수직 램프 커패시터와 병렬로 접속되고, 수직 리셋 신호에 응답하여 커패시터를 주기적으로 방전시킨다. 어떤 조절도 없는 경우, 전류 I_RAMP는 래스터를 위한 최대 이용 가능한 수직 크기를 제공한다. 이것은 제1(a)도에 도시된 바와 같이 확장된 4×3 디스플레이 포맷비 신호 소스에 의해 와이드 스크린 디스플레이를 채우는데 필요한 수직 과주사의 범위에 해당한다. 보다 적은 수직 래스터의 크기가 요구되는 정도까지, 조절 가능한 전류원(508)은 수직 램프파 커패시터(504)가 저속으로 보다 작은 피크 값으로 충전되도록 전류 I_RAMP를 가변량의 전류 I_ADJ로 전환한다. 가변 전류원(508)은 수직 크기 제어 회로에 의해 발생되는, 예를 들어 아날로그 형태의 수직 크기 조절 신호에 응답한다. 수직 크기 조절 회로(500)는 전위차계 또는 백 패널 조절 노브(back panel adjustment knob)에 의해 구현될 수 있는 수동의 수직 크기 조절 회로(510)와는 무관하다. 어떤 경우에도, 수직 편향 코일(512)은 적절한 크기의 구동 전류를 수신한다. 수평 편향은 위상 조절 회로(518), 동서 핀 보정 회로(514), 2f_H위상 동기 루프(520) 및 수평 출력 회로(516)에 의해 제공된다.

RGB 인터페이스 회로(60)는 제14도에 보다 상세히 도시되어 있다. 최종적으로 디스플레이되어야 할 신호는 1f_H대 2f_H변환기(40)의 출력과 외부 RGB 입력 중에서 선택될 것이다. 본 명세서에 기술된 와이드 스크린 텔레비전에 대해서는 외부 RGB 입력이 와이드 디스플레이 포맷비를 갖는 순차 주사되는 소스인 것으로 가정된다. 비디오 신호 입력부(20)로부터의 외부 RGB 신호와 복합 블랭킹 신호는 YUV 변환기(610)의 RGB 단자에 입력된다. 외부 RGB 신호를 위한 외부 2f_H복합 동기 신호는 외부 동기 신호 분리기(600)에 입력된다. 스위치(608)는 수직 동기 신호를 선택하고, 스위치(604)는 수평 동기 신호를 선택하며, 스위치(606)는 비디오 신호를 선택한다. 각각의 스위치(604, 606, 608)는 WSP μP(340)에 의해 발생된 내부/외부 제어 신호에 응답한다. 내부 비디오 소스 또는 외부 비디오 소스는 사용자가 선택한다. 그러나, 외부 RGB 신호가 접속되어 있지 않거나 턴온되지 않았을 때 사용자가 부주의하게 외부 RGB 소스를 선택할 경우 또는 외부 소스가 결락(drop out)될 경우, 수직 래스터가 붕괴되고, 음극선관에 심각한 손상을 초래할 것이다. 따라서, 외부 동기 검출기(602)는 외부 동기 신호가 존재하는지를 검사한다. 외부 동기 신호가 없는 경우, 각 스위치(604, 606, 608)로부터의 신호가 존재하지 않으면, 외부 RGB 소스의 선택을 방지하기 위해 스위치 오버라이드 제어 신호가 각 스위치에 전송된다. 또한, RGB 대 YUV 변환기(610)는 WSP μP(340)로부터의 색조 및 컬러 제어 신호를 수신한다.

본 발명의 장치에 따른 와이드 스크린 텔레비전은 비록 도시되어 있지는 않지만 2f_H수평 주사 대신에 1f_H수평 주사를 이용하여 구현될 수 있다. 1f_H회로는 1f_H대 2f_H변환기 및 RGB 인터페이스를 필요로 하지 않는다. 따라서, 2f_H주사율로 외부적인 와이드 디스플레이 포맷비 RGB 신호를 디스플레이하는데 필요치 않게 된다. 1f_H에 대한 와이드 스크린 프로세서 및 PIP 프로세서는 매우 유사하다. 게이트 어레이는 모든 입력 및 출력이 사용되지 않지만 실질적으로 동일하다. 다양한 해상도 강화 구성은 텔레비전이 1f_H내지 2f_H주사로 동작하는지의 여부에 상관없이 통상적으로 적용될 수 있다.

제4도는 1f_H새시 및 2f_H새시에 공통인 제3도에 각각 도시된 와이드 스크린 프로세서(30, 31)를 보다 상세히 도시한 블록도이다. Y_A, U_A 및 V_A 신호는 해상도 처리 회로(370)를 포함하는 PIP 프로세서(320)에 입력된다. 본 발명의 특징에 따른 와이드 스크린 텔레비전은 비디오 화상을 확장 및 압축시킬 수 있다. 제1도에 예시된 여러 종류의 복합 디스플레이 포맷에 의해 실시된 특정 효과는 해상도 처리 회로(370)로부터의 해상도 처리된 데이타 신호 Y_RP, U_RP 및 V_RP를 수신할 수 있는 PIP 프로세서(320)에 의해 나타난다. 해상도 처리 과정이 항상 필요한 것은 아니고 선택된 디스플레이 포맷 동안만 필요하다. PIP 프로세서(320)는 제5도에 보다 상세히 도시되어 있다. PIP 프로세서의 주요 구성요소로는 아날로그/디지탈 변환기(322), 입력부(324), 고속 스위치(FSW) 및 버스부(326), 타이밍 및 제어부(328), 디지탈/아날로그 변환기(33O)가 있다. 이 타이밍 및 제어부(328)는 제11도에 보다 상세히 도시되어 있다.

PIP 프로세서(320)는 톰슨 콘슈머 일렉트로닉스 인코오포레이티드상에서 개발된 기본 CPIP 칩의 개선된 변형물로서 구체화될 수 있다. 기본 CPIP 칩은 미국 인디아나주의 인디아나폴리스에 소재한 톰슨 콘슈머 일렉트로닉스 인코포레이티드상에서 출간한 The CTC 140 Picture in Picture(CPIP) Technical Training Manual이라는 명칭의 출판물에 더 상세히 설명되어 있다. 다수의 특수한 특징 또는 효과가 가능하며 이에 대해서는 후술할 것이다. 기본적인 특수 효과는 제1(c)도에 도시된 바와 같이 대형 화상의 일부분에 소형 화상을 중첩하여 디스플레이 하는 것이다. 대형 화상 및 소형 화상은 동일한 비디오 신호 또는 상이한 비디오 신호로부터 발생될 수 있으며, 이들은 상호 교체되거나 혹은 스와핑(swapping)될 수 있다. 일반적으로, 오디오 신호는 항상 대형 화상에 대응하도록 전환된다. 소형 화상은 스크린 상의 어떠한 위치로 이동되거나 또는 다수의 소정위치를 단계적으로 이동될 수 있다. 줌 특징은 소형 화상의 크기를 예를 들어 이미 설정된 수많은 크기들 중 임의의 어느 하나로 증가 및 감소시킨다. 제1(d)도에 도시된 디스플레이 포맷에서 처럼 어떤 지점에서는 대형 화상과 소형 화상이 사실상 동일한 크기가 된다.

제1(b)도, 제1(e)도 또는 제1(f)도에 도시된 예와 같은 단일 화상 모드에서, 사용자는 예를 들어 1.0:1 내지 5.0:1의 비율로 단계적으로 단일 화상의 내용을 확대 및 축소시킬 수 있다. 줌 모드 동안, 사용자가 화상 내용을 검사(search) 또는 패닝(panning)(상하로 움직이게 함)할 수 있어 스크린 이미지가 화상의 상이한 영역을 가로질러 이동할 수 있게 될 것이다. 어떤 경우에든 즉, 소형 화상이나 대형 화상 또는 줌 화상은 고정 프레임(정지 화상 포맷)으로 디스플레이될 수 있다. 이러한 기능은 비디오의 최종 9프레임의 비디오가 스크린상에 반복될 수 있는 스트로브 포맷(strobe format)을 가능하게 한다. 프레임 반복률은 초당 30프레임에서 초당 0프레임까지 변경될 수 있다.

본 발명의 또 다른 장치에 따른 와이드 스크린 텔레비전에 사용되는 PIP 프로세서는 전술된 기본 CPIP 칩의 현행 구조와는 상이하다. 기본 CPIP 칩이 스크린이 16×9인 텔레비전에 비디오 속도 증가(speed up) 회로 없이 사용될 경우, 삽입 화상은 더 넓은 16×9 스크린 상의 주사에 의해 발생되는 실질적인 4/3배의 수평 확장으로 인해 종횡비 왜곡을 나타낼 것이다. 화상 내의 물체는 수평으로 연장될 것이다. 외부의 속도 증가 회로가 이용될 경우, 종횡비 왜곡은 발생하지 않지만 전체 스크린에 화상이 전부 채워지지는 않을 것이다.

종래의 텔레비전에 사용된 바와 같은 기본 CPIP 칩에 기반을 둔 PIP 프로세서는 어떤 바람직하지 않은 결과를 낳는 특정 방식으로 동작된다. 유입되는 비디오 신호는 메인 비디오 소스의 수평 동기 신호에 동기되는 640f_H클록으로 샘플링된다. 즉, CPIP 침과 관련된 비디오 RAM에 저장된 데이타는 유입 보조 비디오 소스에 대해 직교적으로 샘플링되지 않는다. 이것이 필드 동기에 대한 기본 CPIP 방법상의 근본적인 한계이다. 입력 샘플링률의 비직교 특성(nonorthogonal nature)은 스큐 에러(skew error)를 유발시킨다. 이러한 한계는 CPIP 칩과 함께 비디오 RAM이 사용되어 데이타를 기록 및 판독하기 위해 동일 클록을 사용해야만 하는 결과에서 비롯된다. 비디오 RAM(350)과 같은 비디오 RAM으로부터의 데이타가 디스플레이될 경우, 스큐 에러는 화상의 수직 에지를 따라 불규칙한 지터(jitter)로 나타나며, 이러한 지터는 통상 아주 바람직하지 않은 것으로 간주된다.

기본 CPIP 칩과는 상이한 본 발명의 장치에 따른 PIP 프로세서(320)는 비디오 데이타를 복수의 디스플레이 모드들 중 하나의 모드로 비대칭 압축시키는데 적합하다. 이러한 동작 모드에서, 화상은 수평 방향으로 4:1, 수직 방향으로 3:1 압축된다. 이러한 비대칭 압축 모드에 의해 비디오 RAM에 저장될 종횡비 왜곡된 화상이 생성된다. 화상에서의 물체는 수평으로 압착된다. 그러나, 이들 화상이 16×9 디스플레이 포맷비 스크린의 디스플레이를 위해 예를 들어 채널 주사 모드에서와 같이 정상적으로 판독될 경우, 화상은 올바르게 나타난다. 이 때 스크린에는 화상이 전부 채워지게 되며 종횡비에는 왜곡이 나타나지 않는다. 본 발명의 이러한 특징에 따른 비대칭 압축 모드에 의해 외부의 속도 증가 회로 없이도 16×9 스크린상에 특수한 디스플레이 포맷을 발생할 수 있게 된다.

제11도는 예를 들어 상술한 CPIP 칩의 수정된 버젼인 PIP 프로세서의 타이밍 및 제어부(328)의 블록도이다. 상기 타이밍 및 제어부는 복수의 선택 가능한 디스플레이 방식중 하나로서 비대칭 압축을 실시하기 위한 추림(decimation) 회로(328C)를 포함한다. 다른 디스플레이 모드는 상이한 크기를 갖는 보조 화상을 제공한다. 각각의 수평 및 수직 추림 회로는 WSP μP(340)의 제어 하에서의 테이블 값으로부터의 압축률에 대해 프로그래밍되는 카운터를 포함한다. 그 값의 범위는 1:1, 2:1, 3:1 등이 될 수 있다. 압축률은 테이블이 셋업되는 방법에 따라서 대칭 또는 비대칭일 수 있다. 또한, 압축률의 조절은 WSP μP(340)의 제어하에서 전체적으로 프로그램 가능한 범용 추림 회로에 의해 실시될 수 있다.

풀 스크린 PIP 모드에서, 자주(free running) 발진기(348)와 관련하여 동작하는 PIP 프로세서는 예를 들면 적응 라인 콤 필터와 같은 복호 회로로부터 Y/C 입력을 수신하고, 그 신호를 Y, U, V 컬러 성분을 복호화하여, 수평 및 수직 동기 펄스를 생성한다. 이들 신호는 줌 모드, 정지 모드(freeze mode), 채널 주사 모드 등의 여러 가지 풀 스크린 모드에 대해 PIP 프로세서에서 처리된다. 예를 들어, 채널 주사 모드 동안, 비디오 신호 입력부로부터 제공되는 수평 및 수직 동기는 샘플링된 신호(상이한 채널)가 동기 펄스와 관련이 없고 외관상의 불규칙 움직임으로 전환되기 때문에 많은 불연속성을 가질 것이다. 따라서, 샘플 클록(및 판독/기록 비디오 RAM 클록)은 자주 발진기에 의해 결정된다. 정지 모드 및 줌 모드의 경우, 샘플 클록은 이런 특수한 경우에 주파수가 디스플레이 클록 주파수와 동일한 유입 비디오 수평 동기에 동기될 것이다.

제4도를 참조하면, PIP 프로세서로부터 출력된 아날로그 형태의 Y, U, V 및 C_SYNC(복합 동기 신호)는 3.58MHz 발진기(380)와 관련하여 동작하는 부호화 회로(336)에 의해 Y/C 성분으로 재부호화될 수 있다. 이 Y/C_PIP_ENC 신호는 Y/C 스위치(도시되지 않음)에 접속될 수 있고, 이로써 재부호화된 Y/C 성분이 메인 신호의 Y/C 성분 대신 사용될 수 있게 된다. 이 점에서, PIP 부호화된 Y, U, V 및 동기 신호는 새시의 나머지 부분에서 수평 및 수직 타이밍의 기초가 된다. 이러한 모드의 동작은 메인 신호 경로에서의 보간 회로 및 FIFO의 동작에 의거하여 PIP에 대해 줌 모드를 실행하는데 적합하다.

제5도를 참조하면, PIP 프로세서(320)는 아날로그/디지탈 변환기(322)와, 입력부(324)와, 고속 스위치(FSW) 및 버스 제어부(326)와, 타이밍 및 제어부(328)와, 디지탈/아날로그 변환부(33O)를 포함한다. 일반적으로, PIP 프로세서(320)는 비디오 신호를 휘도 신호(Y) 및 색차 신호(U, V)로 디지탈화하고 서브 샘플링하여 그 결과를 상술한 바와 같은 1Mbit 비디오 RAM(350)에 저장한다. PIP 프로세서(320)와 관련된 비디오 RAM(350)은 1Mbit의 메모리 용량을 갖는데, 이 용량은 8비트 샘플을 갖는 비디오 데이타의 전체 필드를 저장하기에 충분할 정도로 크지 않다. 메모리 용량을 증가시키면, 비용이 상승되고, 보다 복잡한 관리회로를 필요로 할 것이다. 보조 채널에서의 샘플당 비트수를 작게 하면 시종일관 8비트 샘플로 처리되는 메인 신호와 관련한 양자화 해상도 또는 대역폭이 감소된다. 이러한 대역폭의 실질적인 감소는 보조 디스플레이 화상이 비교적 작을 때는 항상 문제가 되는 것은 아니지만 보조 디스플레이 화상이 예를 들어 메인 디스플레이 화상과 동일한 크기인 경우와 같이 큰 경우에는 곤란한 문제가 될 수 있다. 해상도 처리 회로(370)는 보조 비디오 데이타의 양자화 해상도 또는 유효 대역폭을 증가시키기 위한 한가지 이상의 방식을 선택적으로 실행할 수 있다. 예를 들어 쌍을 이루는 화소 압축(paired pixel compression) 방식, 디더링 및 디디더링 방식을 포함한 다수의 데이타 감소 및 데이타 복원 방식이 개발되었다. 디디더링 회로는 이하에 보다 상세히 설명되는 바와 같은 게이트 어레이의 보조 신호 경로에서의 비디오 RAM(350)의 후단에 배치될 것이다. 또한, 상이한 비트수를 포함하는 상이한 디더링 및 디디더링 시퀀스와 상이한 비트수를 포함하는 상이한 쌍을 이루는 화소 압축이 고려된다. 각각의 특수한 종류의 화상 디스플레이 포맷에 대한 디스플레이 비디오의 해상도를 최대로 하기 위해 다수의 특수한 데이타 감소 및 복원 방식 중의 한 방식이 WSP μP에 의해 선택될 수 있다.

휘도 및 색차 신호는 8:1:1의 6-비트 Y, U, V 유형으로 저장된다. 즉, 각 성분은 6-비트 샘플로 양자화된다. 색차 샘플의 쌍 마다에 대해 8개의 휘도 샘플이 존재한다. PIP 프로세서(320)는 유입 비디오 데이타가 유입 보조 비디오 동기 신호에 동기된 640f_H클록률로 샘플링되는 모드로 동작된다. 이 모드에서는 비디오 RAM에 저장된 데이타가 직교적으로 샘플링된다. 데이타가 PIP 프로세서 비디오 RAM(350)으로부터 판독될 경우, 그 데이타는 유입 보조 비디오 신호에 동기된 동일한 640f_H클록을 사용하여 판독된다. 그러나, 이러한 데이타가 직교적으로 샘플링 및 저장되어 직교적으로 독출될 수 있다고 하더라도, 메인 비디오 소스와 보조 비디오 소스의 비동기적 성질로 인하여 비디오 RAM(350)으로부터 직접 직교적으로 디스플레이될 수는 없다. 메인 비디오 소스와 보조 비디오 소스는 이들이 동일한 비디오 소스로부터의 신호를 디스플레이하는 경우에만 동기될 수 있을 것이다.

비디오 RAM(350)으로부터의 데이타 출력인 보조 채널을 메일 채널에 동기시키기 위해서는 추가의 처리 과정이 필요하다. 다시 제4도를 참조하면, 2개의 4비트 래치 회로(352A, 352B)는 비디오 RAM 4-비트 출력 포트로부터의 8-비트 데이타 블록을 재합성하는데 필요하다. 이 4비트 래치 회로는 또한 데이타 클록률을 1280f_H에서 640f_H로 감소시킨다.

일반적으로, 비디오 디스플레이 및 편향 시스템은 메인 비디오 신호에 동기화된다. 메인 비디오 신호는 상술한 바와 같이 와이드 스크린 디스플레이를 채우기 위해 속도가 증가되어야 한다. 보조 비디오 신호는 제1 비디오 신호와 비디오 디스플레이에 수직으로 동기되어야 한다. 보조 비디오 신호는 필드 메모리에서의 필드 주기의 일부 만큼 지연되고 라인 메모리에서 확장될 수 있다. 필드 메모리로서의 비디오 RAM(350)과 신호를 확장시키기 위한 선입선출(FIFO) 라인 메모리 소자(354)를 이용함으로써 보조 비디오 데이타와 메인 비디오 데이타와의 동기를 달성할 수 있다. FIFO(354)의 크기는 2048×8 이다. FIFO(354)의 크기는 판독/기록 포인터 충돌을 방지하는 데 반드시 필요하다고 생각되는 최소의 라인 저장 용량에 관련된다. 판독/기록 포인터 충돌은 새로운 데이타가 FIFO에 기록되기도 전에 이전의 데이타가 FIFO로부터 판독될 경우 발생한다. 또, 판독/기록 포인터 충돌은 이전의 데이타가 FIFO로부터 판독되기 전에 새로운 데이타가 메모리에 오버라이트되는 경우에도 발생한다.

비디오 RAM(350)으로부터의 8 비트 DATA-PIP 데이타 블록은 비디오 데이타를 샘플링하는데 사용된 동일한 PIP 프로세서 640f_H클록을 갖는 2048×8 FIFO(354)에 기록된다. 여기서, 640f_H클록은 메인 신호가 아닌 보조 신호로 동기된다. FIFO(354)는 메인 비디오 채널의 수평 동기 성분에 동기되는 1024f_H의 디스플레이 클록을 사용하여 판독된다. 판독 및 기록 포트 클록과 무관한 다중 라인 메모리(FIFO)를 사용하면, 제2 비율로 직교적으로 디스플레이되도록 제1 비율로 데이타를 직교적으로 샘플링할 수 있다. 그러나, 판독 및 기록 클록의 비동기적 성질로 인한 판독/기록 포인터 충돌을 방지할 조치가 필요하다.

게이트 어레이(300)의 메인 신호 경로(304), 보조 신호 경로(306) 및 출력 신호 경로(312)는 제6도에 블록도로 도시되어 있다. 또한, 게이트 어레이는 클록/동기 회로 (341)와 WSP μP 복호 회로(310)를 포함한다. WSP DATA로 표시된 WSP μP 복호 회로(310)의 데이타 및 어드레스 출력 라인은 PIP 프로세서(320) 및 해상도 처리 회로(370) 뿐만 아니라, 각 메인 회로와 전술된 신호 경로에 공급된다. 게이트 어레이의 일부로서 특정 회로가 형성되는지의 여부는 본 발명의 장치에 대한 설명을 용이하게 하기 위한 편리성과 상당한 관련이 있다.

게이트 어레이는 필요할 경우 상이한 화상 디스플레이 포맷을 구현하도록 메인 비디오 채널의 비디오 데이터를 확장, 압축 및 크로핑하는 기능을 한다. 휘도 성분 Y_MN은 휘도 성분의 보간 특성에 좌우되는 시간 길이 동안 선입선출(FIFO) 라인 메모리(356)에 저장된다. 합성된 색도 성분 U/V_MN은 FIFO(358)에 저장된다. 보조 신호 휘도 및 색도 성분 Y_PIP, U_PIP, V_PIP는 디멀티플렉서(355)에 의해 형성된다. 휘도 성분은 필요한 경우 해상도 처리 회로(357)에서 해상도 처리되고, 필요한 경우 출력으로서 신호 Y_AUX를 발생하는 보간 회로(359)에 의해 확장된다.

어떤 경우에는 보조 디스플레이가 제1(d)도의 예에 도시된 바와 같이 메인 신호 디스플레이 정도의 크기가 될 것이다. PIP 프로세서 및 비디오 RAM(350)과 관련된 메모리 한계는 이러한 큰 디스플레이 영역을 채우기에는 불충분한 수의 데이타 포인트 또는 화소를 제공할 수 있다. 이러한 상황에서, 해상도 처리 회로(357)는 데이타 압축 즉, 감소 동안 손실된 픽셀을 제자리에 위치시키기 위하여 보조 비디오 신호에 대한 픽셀을 복원하도록 사용될 수 있다. 그 해상도 처리 과정은 제4도에 도시된 회로(370)에 의해 취해지는 해상도 처리 과정과 일치할 수도 있다. 예를 들면, 회로(370)로는 디더링 회로가 가능하고, 회로(357)로는 디디더링 회로가 가능하다.

보조 신호의 보간은 보조 신호 경로(306)에서 발생한다. PIP 회로(301)는 유입 비디오 데이타를 저장하도록 6비트 Y, U, V 8:1:1 필드 메모리, 즉 비디오 RAM(350)을 조절한다. 비디오 RAM(350)은 2필드의 비디오 데이타를 복수의 메모리 위치에 유지한다. 각 메모리 위치는 8비트의 데이타를 유지한다. 각 8비트 위치에는 하나의 6-비트 Y(휘도) 샘플(640f_H로 샐플링된) 및 다른 2개의 비트가 있다. 이들 2개의 다른 비트는 고속 스위치 데이타(FSW_DAT) 또는 U 혹은 V 샘플(80f_H로 샘플링된)의 일부를 유지한다. 필드의 타입을 나타내는 FSW_DAT 값은 다음과 같이 비디오 RAM에 기록된다:

FSW_DAT=0 : 화상 없음 ;

FSW_DAT=1 : 상위(홀수) 필드 ;

FSW_DAT=2 : 하위(짝수) 필드.

필드는 제15도의 메모리 위치도에 의해 제시된 바와 같이 수평 및 수직 어드레스에 의해 정의된 경계를 갖는 비디오 RAM 내의 공간 위치를 점유한다. 이 경계는 화상 없음에서 유효 필드로의 고속 스위치 데이타의 변화 혹은 그 반대의 변화에 의한 어드레스에서 정의된다. 고속 스위치 데이타에서의 이들 변화는 또한 PIP 박스 또는 PIP 오버레이로서 지칭되는 PIP 삽입물의 둘레를 형성한다. PIP 화상 내의 물체의 이미지 종횡비는 PIP 박스 또는 오버레이 디스플레이 포맷비 예를 들어, 4×3 또는 16×9 와는 무관하게 제어될 수 있다. 스크린 상의 PIP 오버레이의 위치는 메인 신호의 각 필드에 대해 주사를 시작할 때의 비디오 RAM의 판독 포인터의 개시 어드레스에 의해 결정될 것이다. 비디오 RAM(350)에 2필드의 데이타가 저장되어 있고 전체 비디오 RAM(350)이 디스플레이 기간 동안 판독되기 때문에, 디스플레이 주사 동안 2필드가 판독된다. PIP 회로(301)는 고속 스위치 데이타의 사용 및 판독 포인터의 개시 위치를 통해 어느 필드가 메모리로부터 독출되어 디스플레이될 것인지를 결정한다. 메인 비디오 소스에 동기된 디스플레이가 메인 화상의 상위 필드를 디스플레이하는 경우, 보조 화상의 상위 필드에 대응하는 비디오 RAM의 부분이 비디오 RAM으로부터 판독되고 아날로그 데이타로 변환되어 디스플레이되는 것이 논리적일 것이다.

이러한 동작은 메인 비디오 소스와 보조 비디오 소스간의 가능한 모든 상태 관계 중 거의 절반에 대해서는 잘 적용된다. 비디오 RAM의 판독 속도가 PIP 모드에서의 압축 화상을 비디오 RAM에 기록하는 속도보다 항상 빠르기 때문에 문제가 발생한다. 동일한 필드 타입이 동일 시간에 기록 및 판독되는 경우, 판독 메모리 포인터가 기록 포인터를 추월할 것이다. 이로 인해 소형 화상의 어느 곳에서인가 모션 티어(motion tear)가 발생할 가능성이 50%가 된다. 따라서, PIP 회로는 모션 티어 문제를 해소하기 위해 기록되고 있는 반대 필드 타입을 항상 판독한다. 판독되고 있는 필드 타입이 디스플레이되고 있는 필드와 반대 타입일 경우, 비디오 RAM에 저장된 짝수 필드는 이 필드가 메모리로부터 독출될 때에 필드의 최상부 라인을 삭제함으로써 반전된다. 그 결과로서, 소형 화상은 모션 티어 없이 정확한 비월주사를 유지한다. 이러한 필드 동기화의 마지막 결과는 CPIP 칩이 PIP_FSW로 지칭되는 신호를 제공하는 것이다. 이 신호는 PIP 회로가 메인 및 보조 채널 Y/C(휘도 및 변조된 색도 비디오 정보) 신호간에서 스위칭하는 아날로그 스위치에 제공하는 오버레이 신호이다.

제4도 및 제10도를 참조하면, 보조 비디오 입력 데이타는 640f_H의 샘플링률로 샘플링되어 비디오 RAM(350)에 저장된다. 비디오 RAM(350)으로부터 판독된 보조 데이타는 VRAM_OUT으로 표시된다. 또한, PIP 회로(301)는 동일한 정수 인자만큼 보조 화상을 비대칭적으로 뿐만아니라 수평 및 수직으로 감소시키는 성능을 갖는다. 보조 채널 데이타는 4비트 래치 회로(352A, 352B), 보조 FIFO(354), 타이밍 회로(369) 및 동기 회로(371)에 의해 버퍼링되어 메인 채널 디지탈 비디오에 동기된다. VRAM_OUT 데이타는 디멀티플렉서(355)에 의해 Y(휘도), U, V(컬러 성분) 및 FSW_DAT(고속 스위치 데이타)로 분류된다. FSW_DAT는 어느 필드 타입이 비디오 RAM에 기록되었는지를 나타낸다. PIP_FSW 신호는 PIP 회로로부터 직접 수신되어 출력 제어 회로에 인가된다. 출력 제어 회로에서는, 비디오 RAM으로부터 판독된 필드 중 어느 필드가 디스플레이되어야 하는지에 관한 결정이 이루어진다. 마지막으로, 보조 채널 비디오 성분 데이타는 제6도에 도시된 3개의 출력 멀티플렉서(315, 317, 319)를 통해 디스플레이를 위한 출력으로서 선택된다. CPIP 칩을 사용하여 실시하여 왔던 바와 같이 복합 또는 Y/C 인터페이스에서 아날로그 스위치를 사용하여 PIP 소형 화상을 오버레이하는 대신, WSP μP(340)는 PIP 오버레이를 디지탈적으로 실행한다.

보조 채널은 640f_H의 샘플링률로 샘플링되는 반면 메인 채널은 1024f_H의 샘플링률로 샘플링된다. 보조 채널 FIFO(354)(2048×8)는 보조 채널 샘플링률에서 메인 채널 클록 주파수로 데이타를 변환시킨다. 이 과정에서, 비디오 신호는 8/5(1024/640) 압축된다. 이것은 보조 채널 신호를 정확히 디스플레이 하는데 필요한 4/3 압축보다 더 많은 수치이다. 따라서, 보조 채널은 4×3 소형 화상을 정확히 디스플레이하기 위해 보간 회로에 의해 확장되어야 한다. 요구되는 보간 회로의 확장량은 5/6 이다. 확장 인자 X는 다음 식과 같이 결정된다.

그러므로, 소형 화상이 PIP 프로세서에 의해 축소되는 방법에 상관없이, 5/6 확장(5개의 샘플이 입력되어 6개의 샘플이 출력됨)을 실행하도록 보간 회로(359)를 세팅함으로써 소형 화상은 디스플레이상에 4×3 포맷으로 정확히 디스플레이될 수 있다.

PIP 비디오 데이타가 정확한 PIP 종횡비를 유지하기 위해 수평으로 래스터 맵핑되기 때문에, PIP_FSW 데이타는 CPIP VRAM의 어느 필드가 디스플레이되어야 하는지를 해석하기 위한 충분히 좋은 방법을 제공하지는 않는다. 비록 PIP 소형 화상이 정확한 비월 주사를 유지한다 하더라도, PIP 오버레이 영역은 일반적으로 잘못된 수평 크기로 될 것이다. PIP 오버레이 크기가 올바르게 되는 유일한 경우는 보간 회로(359)를 사용하여 5/8 확장함으로써 16×9 소형 화상을 만들어내는 경우이다. 모든 다른 보간 회로 세팅에 대해, 삽입 화상이 수평으로 변하는 동안에도 오버레이 박스는 16×9 포맷을 유지하게 된다. PIP_FSW 신호는 PIP 오버레이의 정확한 수평 크기에 대한 정보가 부족하다. 비디오 RAM 데이타는 PIP 회로가 동기 알고리즘을 완료하기 전에 판독된다. 따라서, 비디오 RAM 데이타 스트림 VRAM_OUT에 삽입된 고속 스위치 데이타 FSW_DAT는 비디오 RAM에 기록된 필드 타입에 대응한다. 비디오 RAM 비디오 성분 데이타(Y,U,V)는 모션 티어 및 정확한 비월 주사를 위해 수정되어 왔지만 FSW_DAT는 수정되지 않았다.

본 발명의 장치에 따라, PIP 오버레이 박스는 FSW_DAT 정보가 확장되어 비디오 성분 데이타(Y, U, V)와 함께 보간되었기 때문에 정확한 크기로 되어 있다. FSW_DAT는 오버레이 영역을 정확한 크기가 되게 하지만 어느 필드가 디스플레이에 정확한 필드인지를 나타내 주지는 않는다. PIP_FSW와 FSW_DAT는 함께 사용되어 비월 주사의 무결성(integrity) 및 정확한 오버레이 크기를 유지하는 문제를 해결할 수 있다. 정상 동작시, CPIP 칩이 4×3 텔레비전 수상기에 사용될 때에는 비디오 RAM 내의 필드 배치는 임의적이다. 즉, 필드는 수직 또는 수평으로 정렬되거나 전형 정렬되지 않을 수도 있다. 와이드 스크린 프로세서와 CPIP 칩을 호환 가능하게 하기 위해서는 PIP 필드 위치가 동일 수직 라인 상에 저장되어서는 안된다. 즉, PIP 필드는 상위 및 하위 필드 타입 모두에 대해 동일한 수직 어드레스가 사용되도록 프로그램되어서는 안된다. 제15도에 도시된 바와 같이 PIP 필드를 수직으로 정렬된 방식으로 비디오 RAM(350)에 저장하도록 프로그래밍하는 것이 편리하다.

신호 PIP_OVL에 의해 출력 제어 회로(321)는 상기 신호가 활성일 때, 즉, 논리적으로 HI일 때 보조 데이타를 디스플레이하게 된다. 상기 PIP_OVL 신호를 발생시키기 위한 회로의 블록도는 제16도에 도시되어 있다. 회로(680)는 멀티플렉서(688)에 입력되는 출력단 Q를 갖는 J-K 플립/플롭(682)을 포함하다. 멀티플렉서(688)의 출력은 D형 플립/플롭(684)에 입력되고, 상기 D형 플립/ 플롭(684)의 출력 Q는 멀티플렉서(688)의 다른 입력단과 AND 게이트(690)에 입력된다. PIP_FSW 신호 및 SOL 신호(라인의 개시)는 플립/플롭(682)의 J 입력단 및 K 입력단에 각각 입력된다. 배타적 OR 게이트(686)는 입력으로서 2개의 고속 스위치 데이타 비트 FSW_DAT0와 FSW_DAT1 신호를 갖는다. 논리적 배타 입력인 (1, 0) 및 (0, 1)의 값은 각각 유효 필드 즉, 짝수 및 홀수 필드를 나타낸다. 논리적 배타가 아닌 (0, 0) 및 (1, 1)의 값은 유효 비디오 데이타가 없음을 나타낸다. (0, 1) 또는 (1, 0)에서 (0, 0) 또는 (1, 1)로의 전이, 아니면 그 반대로의 전이는 PIP 박스 또는 오버레이를 형성하는 경계 전이를 나타낸다. 배타적 0R 게이트(686)의 출력은 AND 게이트(690)의 제2 입력단에 입력된다. AND 게이트(690)의 제3 입력단에는 보조 FIFO(354)에 대한 판독 인에이블 신호인 RD_EN_AX 신호가 입력된다. AND 게이트(690)의 출력 신호는 PIP_OVL 신호이다. 회로(680)는 PIP_FSW 신호가 활성 상태로 진행하는 시간에서부터 오버레이 영역이 실질적으로 인에이블되는 시간까지 1 라인(필드 라인) 지연을 제공한다. 이러한 지연은 FIFO(354) 또한 디스플레이되는 PIP 비디오 데이타에 1필드 라인 지연을 제공하므로 비디오 데이타 경로에서 상쇄된다. 따라서, PIP 오버레이는 PIP 회로를 통해 프로그램된 것보다 1 필드 라인 지연되기는 하지만 비디오 데이타와 완벽하게 오버레이된다. RD_EN_AX 신호는 유효 보조 FIFO 데이타가 FIFO(354)로부터 판독될 때에만 PIP가 오버레이될 수 있도록 한다. 이것은 판독이 종료된 후에 FIFO 데이타가 유지될 수 있기 때문에 필요하다. 이로써, PIP 오버레이 논리는 PIP 오버레이가 유효 PIP 데이타의 외부에서 활성인지를 판정할 것이다. RD_EN_AX로 PIP 오버레이를 인에이블시키면 PIP 데이타가 유효 데이타가 되도록 한다. 본 발명의 장치에 따라, 소형 화상 보조 비디오에 대한 오버레이 또는 박스는 보조 비디오가 어떻게 확장, 압축 또는 보간되는지에 상관없이 정확한 크기로 배치된다. 이것은 4×3 포맷, 16×9 포맷 및 기타 다른 모든 포맷으로 되어 있는 소형 화상 비디오 소스에 대해 작용한다.

색도 성분 U_PIP 및 V_PIP은 휘도 성분의 보간 성질에 좌우되는 시간 길이 동안 라인 지연 회로(367)에 의해 지연되며, 이 지연 회로는 출력으로서 신호 U_AUX 및 V_AUX를 발생시킨다. 메인 및 보조 신호의 각 Y, U 및 V 성분은 FIFO(354, 356, 358)의 판독 인에이블 신호를 제어함으로써 출력 신호 경로(312)에서의 각 멀티플렉서(315, 317, 319)에서 합성된다. 멀티플렉서(315, 317, 319)는 출력 멀티플렉서 제어 회로(321)에 응답한다. 출력 멀티플렉서 제어 회로(321)는 클록 신호 CLK, 라인 개시 신호 SOL, H_COUNT 신호, 수직 블랭킹 리세트 신호 및 PIP 프로세서와 WSP μP(340)로부터의 고속 스위치의 출력에 응답한다. 멀티플렉싱된 휘도 및 색도 성분 Y_MX, U_MX 및 V_MX는 각 디지탈/아날로그 변환기(360, 362, 364)에 각각 공급된다. 디지탈/아날로그 변환기 다음에는 제6도에 도시된 바와 같이 각각 로패스 필터(361, 363, 365)가 후속된다. PIP 프로세서, 게이트 어레이 및 데이타 감소 회로의 여러 기능들은 WSP μP(340)에 의해 제어된다. WSP μP(340)는 직렬 버스에 의해 접속되어 있는 TV μP(216)에 응답한다. 직렬 버스로는 도시된 바와 같이 데이타, 클록 신호, 인에이블 신호 및 리세트 신호를 위한 라인을 갖는 4개의 와이어 버스가 가능하다. WSP μP(340)은 WSP μP 복호 회로(310)를 통해 게이트 어레이의 상이한 회로들과 연결되어 있다.

어떤 경우에서, 디스플레이된 화사으이 종횡비 왜곡을 방지하기 위해 4×3 NTSC 비디오 신호를 4/3 비율만큼 압축시킬 필요가 있다. 또 다른 경우에서, 비디오 신호는 보통 수직 줌 동작에 의해 일반적으로 수반되는 수평 줌 동작을 실행하도록 확장될 수 있다. 33%까지의 수평 줌 동작은 압축을 4/3 이하가 되도록 감소시킴으로써 달성될 수 있다. S-VHS에 대해서는 최대 5.5MHz인 휘도 비디오 대역폭이 1024f_H클록에 대해 8MHz인 나이퀴스트 폴드 오버(Nyquist fold over) 주파수의 상당 퍼센트를 차지하고 있기 때문에, 샘플 보간 회로는 새로운 화소 위치에 대한 유입 비디오를 재계산하는데 사용된다.

제6도에 도시된 바와 같이, 휘도 데이타 Y_MN는 비디오 신호의 압축 또는 확장에 근거한 샘플 값을 검사하는 메인 신호 경로(304)에서의 보간 회로(337)를 통해 경로 설정된다. 스위치, 즉 전송로 선택기(323, 331)의 기능은 FIFO(356) 및 보간 회로(337)의 상대적 위치에 대해 메인 신호 경로(304)의 토폴로지(topology)를 반전시키는 것이다. 특히, 이들 스위치는 보간 회로(337)가 압축을 위해 요구된 바와 같이 FIFO(356)보다 선행할지 아니면 FIFO(356)가 확장을 위해 요구된 바와 같이 보간 회로(337)보다 선행해야 할 것인지를 선택한다. 스위치(323, 331)는 전송로 제어 회로(335)에 응답하며, 전송로 제어 회로(335)는 또한 WSP μP(340)에 응답한다. 소형 화상 모드 동안 보조 비디오 신호가 비디오 RAM(350)에의 저장을 위해 압축되며 실질적으로는 확장만이 필요하다는 사실은 이미 설명하였다. 따라서, 보조 신호 경로에서는 메인 경로에서와 같은 스위칭은 필요치 않다.

메인 신호 경로에 대해서는 제9도에 보다 상세히 도시되어 있다. 스위치(323)는 2개의 멀티플렉서(325, 327)에 의해 실행된다. 스위치(331)는 멀티플렉서(333)에 의해 실행된다. 3개의 멀티플렉서는 전송로 제어 회로(335)에 응답하고, 이 전송로 제어 회로(335)는 또한 WSP μP(340)에 응답한다. 수평 타이밍/동기화 회로(335)는 래치 회로(347, 351)와 멀티플렉서(353)뿐만 아니라 FIFO의 기록 및 판독을 제어하는 타이밍 신호를 발생시킨다. 클록 신호 CLK 및 라인 개시 신호 SOL는 클록/동기 회로(341)에 의해 발생된다. 아날로그/디지탈 변환 제어 회로(369)는 Y_MN, WSP μP(340) 및 UV_MN의 최상위 비트에 응답한다.

보간 회로 제어 회로(349)는 중간 화소 위치 값(K), 보간 회로 보상 필터 가중치(weighting)(c), 휘도에 대한 클록 게이팅 정보(CGY) 및 컬러 성분에 대한 클록 게이팅 정보(CGUV)를 발생시킨다. 클록 게이팅 정보는 압축 효과를 위해 일부 클록에서 샘플이 기록되지 못하도록 하거나 확장을 위해 일부 샘플이 여러번 판독되도록 하기 위해서 FIFO 데이타를 일시 정지(데시메이션)시키거나 FIFO 데이타를 반복시킨다.

FIFO를 사용함으로써 비디오 압축 및 확장을 실행할 수 있다. 예를 들면, WR_EN_MN_Y 신호는 데이타가 FIFO(356)에 기록되도록 인에블한다. 매 4번째 샘플은 FIFO에 기록되는 것이 금지된다. 이것은 4/3 압축을 구성한다. 보간 회로(337)의 기능은 FIFO로부터 데이타 판독이 불균일하지 않고 균일하게 될 수 있도록 FIFO에 기록되는 휘도 샘플을 재계산하는 것이다. 확장은 압축과는 정확히 반대의 방법으로 실행될 수 있다. 압축의 경우에 있어서, 기록 인에이블 신호는 금지 펄스의 형태로 부가된 클록 게이팅 정보를 갖는다. 데이타를 확장하기 위해, 클록 게이팅 정보가 판독 인에이블 신호에 인가된다. 이로써 FIFO(356)로부터 판독될 때의 데이타가 일시 정지될 것이다. 이 경우, FIFO를 후속하는 보간 회로의 기능은 샘플링된 데이타를 확장 후에 불균일한 데이타에서 균일하게 샘플링된 데이타로 재계산하는 것이다. 확장의 경우, FIFO(356)로부터 판독되고 보간 회로(337)를 통해 클록되는 동안 데이타는 일시 정지되어야 한다. 이것은 데이타가 보간 회로(337)를 통해 지속적으로 클록되는 압축의 경우와는 다르다. 이러한 압축 및 확장의 경우 모두에 대해, 클록 게이팅 동작은 동기 방식으로 용이하게 실행될 수 있다. 즉, 1024f_H시스템 클록의 상승 구간을 기초로 한 동작이 발생할 수 있다.

휘도 보간에 대한 이러한 토폴로지에는 수많은 장점들이 있다. 클록 게이팅 동작 즉, 데이타 추림 및 데이타 반복은 동기 방식으로 실행될 수 있다. 보간 회로와 FIFO의 위치를 서로 교체하고자 할 때 전환 가능한 비디오 데이타 토폴로지가 사용되지 않았다면, 판독 또는 기록 클록은 데이타를 일시 정지 또는 반복시키기 위해 더블 클록킹되어야 한다. 더블 클록킹된다 는 의미는 단일 클록 사이클에서 2개의 데이타 포인트가 FIFO에 기록되거나 단일 클록 사이클 동안 2개의 데이타 포인트가 FIFO로부터 판독되어야 한다는 것을 의미한다. 결국, 회로는 기록 또는 판독 클록 주파수가 시스템 클록 주파수의 2배가 되어야 하기 때문에 시스템 클록과 동기적으로 동작하도록 구성될 수 없다. 더욱이, 전환 가능한 토폴로지는 압축과 확장을 행하는데 불과 하나의 보간 회로와 하나의 FIFO 만을 필요로 한다. 만일 본 명세서에 기술된 비디오 전환 장치가 사용되지 않았을 경우, 압축과 확장 기능을 달성하기 위해서는 2개의 FIFO를 사용하여야만 더블 클록 상황을 방지할 수 있다. 확장을 위한 하나의 FIFO는 보간 회로 앞에 설치되어야하고, 압축을 위한 다른 하나의 FIFO는 보간 회로 다음에 설치될 필요가 있다.

와이드 스크린 프로세서는 또한 수직 줌 기능을 실행하도록 수직 편향을 제어하는 성능을 갖고 있다. 와이드 스크린 프로세서의 토폴로지는 보조 및 메인 채널 수평 래스터 맵핑(보간) 기능이 서로에 대해 무관하고 수직 줌(수직 편향을 조종하는)에 무관하도록 된다. 이러한 토폴로지로 인해, 메인 채널은 정확한 종횡비 메인 채널 줌을 유지하기 위해 수평, 수직으로 확장될 수 있다. 그러나, 보조 채널 보간 회로 세팅이 변경되지 않을 경우, PIP(소형 화상)은 수평이 아닌 수직으로 확대하게 된다. 따라서, 보조 채널 보간 회로는 수직으로 확장될 때 PIP 소형 화상의 정확한 이미지 종횡비를 유지하도록 보다 큰 확장을 실행한다.

이러한 처리 과정의 좋은 예는 메인 채널이 하기에 더 상세히 설명되는 16×9 문자박스 재료를 디스플레이할 때 일어난다. 메인 수평 래스터 맵핑은 1:1(확장과 압축이 없음)로 설정된다. 수직 래스터 맵핑은 문자박스 소스 재료와 관련된 검정 막대 부분을 제거하도록 33%로 확대(즉, 4/3으로 확장)된다. 메인 채널 이미지 종횡비는 적당하다. 수직 줌이 없는 4×3 소스 재료에 대한 보조 채널은 정상 세팅이 5/6이다. 확장 인자 X에 대한 상이한 값은 다음과 같이 결정된다:

보조 채널 보간 회로(359)가 5/8로 설정될 경우, 소형 화상 이미지의 정확한 종횡비가 유지되고, PIP 내의 물체가 종횡비 왜곡 없이 나타난다.

메인 및 보조 신호의 휘도 성분용 보간 회로로는 스큐 보정 필터가 가능하다. 상기 특허 명세서에 기술된 4점 보간 회로는 예컨대, 2점 선형 보간 회로, 관련 필터 및 종속 접속된 증배기를 구비하여 진폭 및 위상을 보상한다. 각 보간 점을 계산하기 위해 총 4개의 인접 데이타 샘플이 사용된다. 입력 신호는 2점 선형 보간 회로에 인가된다. 입력에 부여된 지연은 지연 제어 신호(K) 값에 비례한다. 지연된 신호의 진폭 및 위상 에러는 추가 필터 및 종속 접속된 증배기에 의해 얻어진 보정 신호를 적용시키면 최소로 된다. 이러한 보정 신호는 모든(K) 값에 대해 2점 선형 보간 필터의 주파수 응답을 등화시키는 피킹(peaking)을 제공한다. 본래의 4점 보간 회로는 fs/4의 통과 대역을 갖는 신호와 사용하기 위해 최적화된다. 여기서, fs는 데이타 샘플링률이다.

이에 대한 대안으로서는, 동시 계류 출원에 기재되어 있는 본 발명에 따라서 양 채널은 2단 보간 처리로 지칭되는 방법을 사용할 수 있다. 원래의 가변 보간 필터의 주파수 응답은 이러한 2단 처리를 사용함으로써 향상될 수 있다. 이러한 처리는 이후 2단 보간 회로로서 언급될 것이다. 2단 보간 회로는 고정 계수를 갖는 2n+4 탭 유한 임펄스 응답(FIR) 필터 및 4점 가변 보간 회로를 포함한다. FIR 필터 출력은 입력 화소 샘플들간의 중간 지점에 위치된다. 그리고 나서, FIR 필터의 출력은 유효한 2fs 샘플링률을 생성하기 위해 지연된 원래의 데이타 샘플들과 인터리빙(interleaving)함으로써 합성된다. 이것이 FIR 필터의 통과 대역에서의 주파수에 대한 유효한 전제 조건이다. 그 결과로서, 원래의 4점 보간 회로의 유효 통과 대역이 충분히 증가된다.

클록/동기 회로(341)는 FIFO(354, 356, 358)를 동작시키는데 필요한 판독, 기록 및 인에이블 신호를 발생시킨다. 메인 채널 및 보조 채널용의 FIFO는 후속 디스플레이를 위해 요구되는 각 비디오 라인의 메인 채널 부분과 보조 채널 부분을 위한 저장 공간에 데이타를 기록하도록 인에이블된다. 메인 채널과 보조 채널 양자의 데이타가 기록되지 않고 메인 채널 또는 보조 채널 중의 한 채널로부터의 데이타가 기록되므로, 각각의 소스로부터의 데이타를 디스플레이의 동일 비디오 라인 또는 복수 비디오 라인으로 합성하는 것이 필요하다. 보조 채널의 FIFO(354)는 보조 비디오 신호에 동기하여 기록되고, 메인 비디오 신호에 동기하여 메모리로부터 판독된다. 메인 비디오 신호 성분은 메인 비디오 신호에 동기하여 FIFO(356, 358)에 기록되고, 메인 비디오에 동기하여 메모리로부터 판독된다. 메인 채널과 보조 채널간의 판독 순서가 전환되는 횟수는 선택된 특수 효과에 좌우된다.

크로핑되어 좌우 양측에 디스플레이된 화상(cropped side-by-side pictures)과 같은 상이한 특수 효과는 라인 메모리 FIFO에 대한 판독 및 기록 인에이블 제어 신호를 조작함으로써 발생된다. 이러한 디스플레이 포맷에 대한 처리는 제7도 및 제8도에 도시되어 있다. 크로핑되어 좌우 양측에 디스플레이된 화상의 경우, 보조 채널이 2048×8 FIFO(354)에 대한 인에이블 제어 신호(WR_EN_AX)는 제7도에 도시된 바와 같이(1/2)^*(4/3)=0.67 또는 보조 채널 활성 라인 기간(속도 증가전)의 67% 동안 활성 상태가 된다. 이것은 보조 채널 비디오에 대해 실행되는 대략 33% 크로핑(대략 67% 활성 화상) 및 4/3 압축률과 일치한다. 제8도의 상부에 도시된 메인 비디오 채널에서, 910×8 FIFO(356, 358)에 대한 기록 인에이블 제어 신호(WR_EN_MN_Y)는 메인 채널 활성 라인 기간의 (1/2)^*(4/3) =0.67(67%) 동안 활성 상태가 된다. 이것은 대략 33% 크로핑 및 910×8 FIFO에 의해 메인 채널 비디오에 대해 실행되는 4/3의 압축률과 일치한다.

각 FIFO에서는, 비디오 데이타가 버퍼링되어 제시간에 특정 포인트에서 판독된다. 데이타가 각 FIFO로부터 판독될 수 있는 시간의 활성 영역은 선택된 디스플레이 포맷에 의해 결정된다. 크로핑되어 좌우 양측에 화상이 디스플레이되는 모드의 예에서 메인 채널 비디오는 화면의 중간 지점을 기준으로 좌측에 디스플레이되고 보조 채널 비디오는 우측에 디스플레이된다. 임의의 비디오 부분의 파형은 도시된 바와 같이 메인 채널과 보조 채널이 서로 상이하다. 메인 채널 910×8 FIFO의 판독 인에이블 제어 신호(RD_EN_MN)는 비디오 백 포치(back porch)에 후속되는 활성 비디오의 개시점에서 시작되는 디스플레이의 디스플레이 활성 라인 기간중 50% 동안 활성화 된다. 보조 채널 판독 인에이블 제어 신호(RD_EN_AX)는 RD_EN_MN 신호의 하강 구간에서 시작되고 메인 채널 비디오 프런트 포치(front porch)의 시작점에서 종료되는 디스플레이 활성 라인 기간의 나머지 50% 동안 활성화된다. 기록 인에이블 제어 신호는 각각의 FIFO 입력 데이타(메인 또는 보조)에 동기되는 한편, 판독 인에이블 제어 신호는 메인 채널 비디오에 동기된다.

제1(d)도에 도시된 디스플레이 포맷은 2개의 거의 전체 필드의 화상을 좌우 양측에 디스플레이하는 포맷으로 디스플레이하고자 할 때 특히 바람직하다. 이러한 디스플레이는 예를 들어 16×9의 와이드 디스플레이 포맷비 디스플레이를 위해 특히 적합하다. 대부분의 NTSC 신호는 4×3 포맷으로 표시되며, 이 포맷비는 당연히 12×9 포맷과도 대응한다. 2개의 4×3 디스플레이 포맷비 NTSC 화상은 화상을 33% 크로핑하거나 압착하여 종횡비를 왜곡시킴으로써 동일한 16×9 디스플레이 포맷비 디스플레이로 제공될 수 있다. 사용자의 기호에 따라서, 화상 크로핑 대 종횡비 왜곡의 비율은 0% 내지 33% 범위 내에서 설정될 수 있다. 예를 들어, 2개의 좌우 양측 디스플레이된 화상은 16.7% 압착 및 16.7% 크로핑된 형태로 제공될 수 있다.

16×9 및 4×3 디스플레이 포맷비 디스플레이가 모두 62.5 μsec의 통상적인 라인 길이를 가지므로 16×9 디스플레이 포맷비 디스플레이를 위한 수평 디스플레이 시간은 4×3 디스플레이 포맷비 디스플레이와 동일하다. 따라서, NTSC 비디오 신호는 왜곡 없이 정확한 종횡비를 유지하기 위해 4/3 비율로 속도 증가되어야 한다. 4/3 비율은 2개의 디스플레이 포맷의 비로 계산된다:

본 발명의 특징에 따라 비디오 신호의 속도를 증가시키기 위해 가변 보간 회로가 이용된다. 종래에는 유사 기능을 실행하기 위해 입력 및 출력에서 상이한 클록률을 갖는 FIFO를 사용하여 왔다. 2개의 NTSC 4×3 디스플레이 포맷비 신호가 하나의 4×3 디스플레이 포맷비 디스플레이상에 디스플레이될 경우, 각 화상은 50%로 왜곡 또는 크로핑되거나 또는 50%로 왜곡과 크로핑이 조합되어야 한다. 와이드 스크린 응용에 필요한 속도 증가에 필적할 만한 속도 증가는 불필요하다.

Claims

비디오 메모리와; 상기 비디오 메모리에 제1 비디오 신호로부터의 비디오 데이타 정보를 기록하고 상기 비디오 메모리로부터 상기 비디오 데이타 정보를 판독하는 수단과; 상기 비디오 메모리로부터의 상기 비디오 데이타 정보를 제2 비디오 신호용 디스플레이 수단과 동기적으로 공급하는 수단과; 상기 제2 비디오 신호의 임의의 수직 압축 또는 확장과 상관없이, 상기 비디오 데이타 정보를 수직 압축 및 확장시킬 수 있는 보간 회로를 구비하는 것을 특징으로 하는 디스플레이 시스템.
제1항에 있어서, 상기 비디오 신호를 동시에 디스플레이하기 위해 멀티플렉싱하는 수단을 추가로 구비하는 것을 특징으로 하는 디스플레이 시스템.
비디오 메모리와; 상기 비디오 메모리에 제1 비디오 신호로부터의 비디오 데이타 정보를 기록하고 상기 비디오 메모리로부터 상기 비디오 데이타 정보를 판독하는 수단과; 판독 포트가 다른 비디오 신호용 디스플레이 수단과 동기적으로 동작 가능하고, 기록 포트가 상기 비디오 메모리로부터의 상기 비디오 데이타 정보 판독과 동기적으로 동작 가능하며, 상기 비디오 메모리로부터의 상기 비디오 데이타 정보를 공급하는 라인 메모리와; 어떤 다른 처리와는 상관없이 상기 비디오 메모리로부터 판독된 상기 비디오 데이타 정보를 선택적으로 수평 압축 및 확장시키고, 상기 비디오 데이타 정보를 수직 압축 및 확장시키는 보간 회로를 구비하는 것을 특징으로 하는 디스플레이 시스템.
제3항에 있어서, 상기 라인 메모리는 비동기식인 것을 특징으로 하는 디스플레이 시스템.
제3항에 있어서, 상기 비디오 신호를 동시에 디스플레이하도록 멀티플렉싱하는 수단을 추가로 구비하는 것을 특징으로 하는 디스플레이 시스템.
비디오 메모리와; 상기 비디오 메모리에 제1 비디오 신호로부터의 비디오 데이타 정보를 기록하고 상기 비디오 메모리로부터 상기 비디오 데이타 정보를 판독하는 수단과; 제2 비디오 신호를 디스플레이하기 위한 래스터를 발생시키는 수단과 동기적으로 상기 비디오 메모리로부터의 상기 비디오 데이타 정보를 공급하는 수단과; 상기 래스터의 임의의 수직 압축 또는 확장과는 상관없이 상기 비디오 메모리로부터 판독된 상기 제1 비디오 신호의 상기 비디오 데이타 정보를 선택적으로 수평 압축 및 확장시키고, 상기 제1 비디오 신호의 상기 비디오 데이타 정보를 수직 압축 또는 확장시킬 수 있는 보간 회로를 구비하는 것을 특징으로 하는 디스플레이 시스템.
제6항에 있어서, 상기 비디오 신호를 동시에 디스플레이하도록 멀티플렉싱하는 수단을 추가로 구비하는 것을 특징으로 하는 디스플레이 시스템.
제6항에 있어서, 상기 공급 수단은 라인 메모리를 포함하는 것을 특징으로 하는 디스플레이 시스템.
제8항에 있어서, 상기 라인 메모리는 비동기식인 것을 특징으로 하는 디스플레이 시스템.
제1항에 있어서, 상기 공급 수단은 라인 메모리를 포함하는 것을 특징으로 하는 디스플레이 시스템.