PT97816B - Dispositivo de processamento de crominancia - Google Patents

Description

presente invento refere-se a um dispositivo de processamento de crominância, em que os dados de luminância video de um sinal video são comprimidos e expandidos, selectivamente, num primeiro circuito de sinal, incluindo uma primeira memória de

A linha. Uma segunda memória de linha num circuito de sinal paralelo processa dados de crominância video, à partir do sinal video. Um circuito de controlo gera sinais de temporização respectivos, para dados de escrita nas memórias de linha e para leitura de dados das memórias de linha. Um circuito de retardo de temporização para os meios de controlo tem módulos de operação de compressão e de expansão video. Durante o modo de compressão, a leitura da segunda memória de linha é retardada em relação à escrita da segunda memória de linha. Durante o modo de expansão, a escrita da segunda memória de linha é retardada em relação à escrita da segunda memória de linha, ou a leitura da segunda memória de linha é retardada em relação à escrita da segunda memória de linha. A duração dos retardos de temporização pode ser seleccionada de uma gama de valores. As memórias de linha são dispositivos de primeiro entrado, primeiro saído (FIFO), tendo acessos de escrita e leitura independentemente permitidos.

647

RCA 86 376

—2—

MEMÓRIA DESCRITIVA invento refere-se ao campo das televisões, por exemplo as televisões tendo um écran de relação de formato de visionamento largo. A maioria das televisões de hoje tem uma relação de visionamento de formato, largura horizontal por altura vertical, de 4:3. Uma relação de visionamento de formato largo corresponde mais de perto à relação de formato de visionamento de filmes, por exemplo 16:9. 0 invento é aplicável tanto às televisões de visionamento directo como às televisões de projecção.

As televisões que têm uma relação de visionamento de formato de 4:3, muitas vezes referidas como 4x3, são limitadas nas formas em que fontes de sinais video simples e múltiplas podem ser visionadas. Transmissões de sinais de televisão de emissores comerciais, excepto para material experimental, são emitidas com uma relação de visionamento de formato 4 x 3. Muitos telespectadores acham o formato de visionamento 4 x 3 menos agradável do que a relação de visionamento de formato mais ampla associada aos filmes. As televisões com uma relação de visionamento de formato ampla proporcionam não apenas um visionamento mais agradável, como também são capazes de visionar fontes de sinais de formato de visionamento amplas num correspondente formato de visionamento largo. Filmes parecem filmes, versões deles não cortadas nem distorcidas. A fonte video não necessita ser cortada, tanto quando convertida de filme para video, por exemplo com um dispositivo de telecinema, ou por processadores na televisão.

As televisões com uma ampla relação de formato de visionamento são também adequadas para uma ampla variedade de visionamentos tanto para sinais de formato de visionamento convencional como largo, assim como para combinações deles em visores de imagens múltiplas. No entanto, a utilização de um écran de relação de visionamento ampla tem por consequência numerosos problemas. Alterar as relações de formato de visionamento de fontes de sinais múltiplos, desenvolver sinais

-372 647

RCA 86 376

temporizadores consistentes a partir de fontes assíncronas mas visionadas simultaneamente, comutar entre fontes múltiplas para gerar visionamentos de imagens múltiplas, e proporcionar imagens de alta resolução a partir de sinais de dados comprimidos são categorias gerais destes problemas. Tais problemas são resolvidos numa televisão de écran largo de acordo com o invento. Uma televisão de écran largo de acordo com vários arranjos do invento é capaz de proporcionar alta resolução, visionamentos de imagens simples e múltiplas, a partir de fontes simples ou múltiplas tendo relações de formato similares ou diferentes, e com relações de formato de visionamento seleccionáveis.

As televisões com uma relação de formato de visionamento ampla podem ser desenvolvidas em dispositivos de televisão visionando sinais video ambos a taxas de exploração horizontal básico ou padrão e múltiplos delas, assim como por as explorações tanto entrelaçada como não entrelaçada. Sinais video NTSC padrão, por exemplo, são visionados entrelaçando os campos sucessivos de cada estrutura video, cada campo sendo gerado por uma operação de exploração de quadro numa relação de exploração horizontal padrão ou básico de aproximadamente 15,734 Hz. A relação de exploração básico para sinais video é diversamente referida como f_h, lf_h, e ÍH. A frequência actual de um sinal lf^ variará de acordo com diferentes padrões video. Em conformidade com esforços para melhorar a qualidade de imagem do equipamento de televisão, foram desenvolvidos dispositivos para visionar sinais video progressivamente, numa forma não entrelaçada. A exploração progressiva requere que cada estrutura visionada tenha de ser explorada no mesmo período de tempo atribuído para explorar um dos dois campos do formato entrelaçado. Visores AA-BB isentos de tremulação requerem que cada campo seja explorado duas vezes, consecutivamente. Em cada caso, a frequência de exploração horizontal deve ser duas vezes a da frequência horizontal padrão. A relação de exploração para tais visores progressivamente explorados ou isentos de tremulação é diversamente referida como 2f_h e 2H. Uma frequência de exploração 2f_h de acordo com

647

RCA 86 376

-4por exemplo, é aproxímadamente padrões nos Estados Unidos, 31,468 Hz.

Processamento de sinal considerável do sinal video principal é necessário para produzir muitos dos formatos de visionamento que são especialmente apropriados para uma televisão de écran largo. Os dados video devem ser selectivamente comprimidos e expandidos, dependendo do formato desejado. Num caso, é necessário comprimir o video NTSC 4x3 por um factor de 4/3 para evitar distorção de relação de aspecto da imagem visionada. Noutro caso, o video pode ser expandido para executar operações de zoom horizontal usualmente acompanhadas por zoom vertical. Operações de zoom horizontal até 33% podem ser realizadas reduzindo compressões para menos do que 4/3. Um interpolador de amostras é utilizado para recalcular o video entrado para posições de pixel novas porque a largura de banda video da luminância, até 5.5 MHz para formato S-VHS, ocupa uma grande percentagem da frequência envolvente de Nyquist, a qual é 8 MHz para um relógio 1024fj₁.

Os dados de luminância para o sinal principal são encaminhados ao longo de uma trajeeto de sinal principal incluindo uma memória de linha FIFO para comprimir (interromper) ou expandir (repetir) os dados e um interpolador para recalcular valores de amostra para regularizar os dados. No entanto, as posições relativas da FIFO e do interpolador são diferentes para a compressão e para a expansão. De acordo com um arranjo do invento, comutadores e selectores de caminho invertem a topologia do trajeeto de sinal principal em relação às posições relativas da FIFO e do interpolador, evitando a necessidade de dois trajectos de sinal principal requererem dois FIFO e dois interpoladores. Em particular, estes comutadores seleccionam se o interpolador precede a FIFO, como requerido por compressão, ou se a FIFO precede o interpolador, como requerido por expansão. Os comutadores podem ser sensíveis a um circuito de controlo de caminho o qual é ele próprio sensível a um microprocessador.

Um circuito de controlo interpolador gera valores de

J

647 RCA 86 376 pode ser inibida de ser rampa de extracção da a rampa constitui recalcular

647 tf

RCA 86 376 _c_ *** /

Wposição de pixel, ponderação filtro de compensação interpolado e a informação restritiva de relógio para os dados da luminância. Se a informação restritiva de relógio a qual interrompe (dizima) ou repete os dados FIFO para permitir às amostras não serem escritas em alguns relógios para efectuar compressão ou a algumas amostras serem lidas múltiplas vezes para expansão. De modo a processar uma compressão 4/3, por exemplo, em que 4/3 representa a relação do número de amostras entradas pelo número de amostras saídas, qualquer quarta amostra escrita na FIFO. O declive médio de uma luminância FIFO é 33% mais inclinado do que a correspondente rampa de entrada. Note-se também que 33% menos de tempo de leitura activo é requerido para extrair como foi requerido para escrever nos dados. Isto a compressão 4/3. É a função do interpolador as amostras de luminância escritas na FIFO de modo que os dados extraídos da FIFO seja regular, em vez de recortada.

ft

As expansões podem ser executadas exactamente da maneira oposta às compressões. No caso de compressões o sinal de permissão de escrita tem informação restritiva de relógio agarrada a ele na forma de impulsos inibidos. Para expandir dados, a informação restritiva de relógio é aplicada ao sinal de permissão de leitura. Isto interrompe os dados à medida que eles estão a ser lidos da FIFO. o declive médio da rampa de extracção da luminância FIFO é 4/3 mais baixo do que a correspondente rampa de entrada para uma expansão 4/3 ou zoom. Neste caso é a função do interpolador, o qual segue a FIFO, recalcular os dados amostrados de recortados a regulares após a expansão. No caso da expansão os dados devem ser interrompidos enquanto estão a ser lidos da FIFO e enquanto estão a ser registados no interpolador. Isto é diferente do caso da compressão onde os dados são continuamente registados através do interpolador. Para ambos os casos, compressão e expansão, as operações restritivas do relógio podem ser facilmente executadas de uma maneira síncrona, isto é, acontecimentos podem ocorrer baseados nas arestas ascendentes do

647

RCA 86 376 relógio do dispositivo 1024^.

Há um número de vantagens nesta topologia para interpolação de luminância. As operações restritivas de relógio, nomeadamente dizimação de dados e repetição de dados, podem ser executadas de uma maneira síncrona. Se uma topologia de circuito de dados video comutável não fosse utilizada para permutar as posições do interpolador e da FIFO, os relógios de leitura e escrita necessitariam de serem duplamente registados para interromper ou repetir os dados. 0 termo duplamente registados quer dizer que dois pontos de dados devem ser escritos na FIFO num ciclo de relógio simples ou lidos de uma FIFO durante um ciclo de relógio simples. Os circuitos resultantes não podem ser feitos para operar sincronamente com o relógio de dispositivo, uma vez que a frequência de relógio de escrita ou leitura deve ser duas vezes maior do que a frequência do relógio de dispositivo. Além disso, a topologia comutável requere apenas um interpolador e uma FIFO para executar tanto a compressão como a expansão. Se o arranjo de comutação de circuito video aqui descrito não fosse utilizado, a situação de duplamente registado podia ser evitada apenas utilizando duas FIFO para realizar a função tanto da compressão como da expansão. Uma FIFO para expansões necessitaria ser colocado em frente do interpolador e uma FIFO para compressões necessitaria ser colocado após o interpolador.

É possível duplicar o dispositivo de mapeamento de quadro de luminância acima descrito para os sinais de componentes de cor R-Y e B-Y, ou I e Q, os quais são aqui referidos genericamente como U e V. Isto seria excessivamente complexo para executar interpolação de cor, no entanto, porque os sinais de componente de cor são geralmente de largura de banda limitada a 500 kHz, ou 1.5 MHz para amplos dispositivos I e Q. Um dispositivo de mapeamento de quadro de componente de cor mais simples pode ser usado em paralelo com o dispositivo de mapeamento de quadro de luminância acima descrito e conseguir ainda a funcionalidade de mapeamento de quadro NTSC de toda a cor. Numa alternativa descrita mais na íntegra num pedido copendente, o trajecto de sinal UV é similar ao trajecto de

J

647

RCA 86 376

sinal Y, excepto que um circuito de correspondência de atraso é usado em vez de um interpolador. 0 circuito de atraso tem exactamente o mesmo número de atrasos de relógio gue o interpolador, e mantém o alinhamento da amostra Y, U, V.

primeira memória de linha, trajecto de sinal paralelo

De acordo com um arranjo do invento aqui descrito, o circuito de correspondência de atraso é eliminado. Em vez disso, a FIFO é manipulada de uma maneira que alcança os mesmos resultados. Um circuito de correspondência de atraso de acordo com este arranjo do invento é usado com um circuito nos dados de luminância video de um sinal video é selectivamente comprimido e expandido num primeiro trajecto de sinal incluindo uma Uma segunda memória de linha num processa dados de crominância video do sinal video. Um circuito de controlo gera os respectivos sinais temporizadores para escrever dados nas memórias de linha e para ler dados das memórias de linha. Um circuito de atraso temporizador para os meios de controlo, tem modos de operação de compressão e expansão video. Durante o modo de compressão, a leitura da segunda memória de linha é retardada relativamente à escrita da segunda memória de linha. Durante o referido modo de expansão, a escrita da primeira memória de linha é retardada relativamente à escrita da segunda memória de linha ou a leitura da segunda memória de linha é retardada relativamente à escrita da segunda memória de linha. A duração dos atrasos temporizadores pode ser seleccionada de uma gama de valores. As memórias de linha são dispositivos primeiro entrado primeiro saído (FIFO) tendo acessos de leitura e escrita independentemente permitidos.

As figuras l(a)-l(i) são úteis para explicar diferentes formatos de visionamento de uma televisão de écran largo.

A figura 2 é um diagrama de blocos de uma televisão de écran largo de acordo com aspectos deste invento e adaptado para funcionamento em exploração horizontal 2f_h.

A figura 3 é um diagrama de blocos do processador de écran

647

RCA 86 376

-8largo mostrado na figura 2.

A figura 4 é um diagrama de blocos mostrando mais detalhes do processador de écran largo mostrado na figura 3.

A figura 5 é um diagrama de blocos de imagem em imagem mostrado na figura 4.

do processador

A figura 6 é um diagrama de blocos do disposição de portas mostrado na figura 4 e ilustrando os trajectos de sinal principal, auxiliar e de saída.

As figuras 7 e 8 são diagramas temporais úteis para explicar a geração do formato de visionamento mostrado na figura l(d), usando sinais completamente cortados.

A figura 9 é um diagrama de blocos mostrando o trajecto de sinal principal da figura 6 em mais detalhe.

A figura 10 é um diagrama de blocos mostrando o trajecto de sinal auxiliar da figura 6 em mais detalhe.

A figura 11 é um diagrama de blocos da secção temporizadora e de controlo do processador de imagem em imagem da figura 5.

A figura 12 é um diagrama de blocos de um circuito para gerar o sinal 2f^ interno na conversão lf^ para 2ί^.

A figura 13 é uma combinação de diagrama de blocos e de circuito para o circuito de deflexão mostrado na figura 2.

A figura 14 é um diagrama de blocos da interface RGB mostrada na figura 2.

As figuras I5(a) e 15(b) ilustram porções do trajecto de sinal principal para os componentes de luminância e cor respectivamente, para produzir compressão video.

J

647

RCA 86 376

As figuras 16(a)-16(l) são úteis para explicar a compressão video dos componentes de cor em relação com os componentes de luminância.

As figuras 17(a) e 17(b) ilustram porções do trajecto de sinal principal para os componentes de luminância e cor respectivamente, para produzir expansão video.

As figuras I8(a)-18(l) são úteis para explicar a expansão video dos componentes de cor em relação aos componentes de luminância.

As várias partes da figura 1 ilustram algumas, mas não todas as várias combinações de simples e múltiplos formatos de visionamento de imagens os quais podem ser produzidos de acordo com diferentes arranjos do invento. Os seleccionados para ilustração são desejados para facilitar a descrição de circuitos particulares compreendendo televisões de écran largo de acordo com os arranjos do invento. Os arranjos do invento são em alguns casos dirigidos eles próprios para formatos de visionamento, à parte de circuitos subjacentes específicos. Com fins de conveniência na ilustração e discussão, uma relação de formato de visionamento convencional de largura por altura para uma fonte ou sinal video é geralmente julgada ser 4x3, enquanto que uma relação de formato de visionamento de écran largo de largura por altura para uma fonte ou sinal video é geralmente julgada ser 16 x 9. Os arranjos do invento não são limitados por estas definições.

A figura l(a) ilustra uma televisão, de visionamento directo ou de projecção, tendo uma relação de formato de visionamento convencional de 4 x 3. Quando uma imagem de relação de formato de visionamento 16 x 9 é transmitida, como um sinal de relação de visionamento de formato 4x3, aparecem barras pretas no topo e no fundo. Isto é geralmente referido como formato caixa do correio. Neste caso, a imagem visionada é mais pequena em relação a toda a área de visionamento disponível. Alternativamente, a fonte de relação de visionamento

Λ

647

RCA 86 376

de formato 16 x 9 é convertida antes da transmissão, de forma a que encherá a extensão vertical de uma superfície de visão do visor de formato 4 x 3. No entanto, muita informação será cortada dos lados esquerdo e/ou direito. Como uma outra alternativa, a imagem de caixa do correio pode ser expandida verticalmente mas não horizontalmente, pelo que a imagem resultante evidenciará distorção por alongamento vertical. Nenhuma das três alternativas é particularmente atraente.

A figura l(b) mostra um écran 16 x 9. Uma fonte video de relação de visionamento de formato 16 x 9 seria completamente visionada, sem corte e sem distorção. Uma imagem de caixa de correio de relação de visionamento de formato 16 x 9, a qual está ela própria num sinal de relação de visionamento de formato 4 x 3 , pode ser progressivamente explorada por duplicação de linha ou adição de linha, de modo a proporcionar um visionamento maior com suficiente resolução vertical. Uma televisão de écran largo de acordo com este invento pode visionar um tal sinal de relação de visionamento de formato 16 x 9 quer com a fonte principal, a fonte auxiliar ou uma fonte externa RGB.

A figura l(c) ilustra um sinal principal de relação de visionamento de formato 16 x 9 no qual é visionada uma imagem inserida de relação de visionamento de formato 4x3. Se ambos os sinais video principal e auxiliar são fontes de relação de visionamento de formato 16 x 9, a imagem inserida pode também ter uma relação de visionamento de formato 16 x 9. A imagem inserida pode ser visionada em muitas posições diferentes.

A figura l(d) ilustra um formato de visionamento, em que os sinais video principal e auxiliar são visionados com o mesmo tamanho de imagem. Cada área de visionamento tem uma relação de visionamento de formato de 8x9, a qual é evidentemente diferente de ambas 16 x 9 e 4 x 3. De modo a mostrar uma fonte de relação de visionamento de formato 4x3 em tal área de visionamento, sem distorção horizontal ou vertical, o sinal tem de ser cortado nos lados esquerdo e/ou

J

......

,j / /

647 RCA 86 376

—11— direito. Mais da imagem pode ser mostrado, com menos corte, se alguma distorção de relação de aspecto por compressão horizontal da imagem for tolerada. Compressão horizontal resulta em alongamento vertical dos objectos na imagem. A televisão de écran largo de acordo com este invento pode proporcionar qualquer mistura de corte e distorção de relação de aspecto a partir de corte máximo sem distorção de relação de aspecto até ausência de corte com máxima distorção de relação de aspecto.

Limitações de amostragem de dados no circuito de processamento do sinal video auxiliar complicam a geração de uma imagem de alta resolução a qual é tão larga em tamanho quanto o visionamento do sinal video principal. Vários métodos podem ser desenvolvidos para ultrapassar estas complicações.

A figura l(e) é um formato de visionamento em que uma imagem de relação de visionamento de formato 4 x 3 é visionada no centro de um écran de relação de visionamento de formato 16 x 9. Barras escuras são evidentes nos lados direito e esquerdo.

A figura l(f) ilustra um formato de visionamento em que uma imagem grande de relação de visionamento de formato 4 x 3 e três imagens mais pequenas de relação de visionamento de formato 4x3 são visionadas simultaneamente. Uma imagem menor exterior ao perímetro da imagem grande é muitas vezes referida como uma POP, isto é uma imagem-exterior-a-imagem, em vez de uma PIP, uma imagem em imagem. Os termos PIP ou imagem em imagem são aqui usados para ambos os formatos de visionamento. Nessas circunstâncias onde a televisão de écran largo é provida com dois sintonizadores, ambos internos ou um interno e um externo, por exemplo num gravador de cassetes video, duas das imagens visionadas podem visionar movimento em tempo real de acordo com a fonte. As imagens restantes podem ser visionadas em formato de estrutura imobilizada. Será apreciado que a adição de mais sintonizadores e adicionais circuitos de processamento de sinal auxiliar possa prover para mais do

J

647

RCA 86 376

que duas imagens em movimento. Será também apreciado que a imagem grande por um lado, e as três imagens pequenas por outro lado, possam ser comutadas de posição, como mostrado na figura l(g).

A figura l(h) ilustra uma alternativa em que a imagem de relação de visionamento de formato 4x3 está centrada, e seis imagens mais pequenas de relação de visionamento de formato 4 x 3 são visionadas em colunas verticais em ambos os lados. Assim como no formato previamente descrito, uma televisão de écran largo provida com dois sintonizadores pode proporcionar duas imagens em movimento. As restantes onze imagens estarão em formato de estrutura imobilizada.

A figura l(i) mostra um formato de visionamento tendo uma grelha de doze imagens de relação de visionamento de formato 4 x 3. Tal formato de visionamento é particularmente apropriado para um guia de selecção de canal, em que cada imagem é pelo menos uma estrutura imobilizada de um canal diferente. Como anteriormente, o número de imagens em movimento dependerá do número de sintonizadores disponíveis e dos circuitos de processamento de sinal.

Os vários formatos mostrados na figura 1 são ilustrativos, e não limitativos, e podem ser produzidos por televisões de écran largo mostradas nos restantes desenhos e descritas em detalhe abaixo.

Um diagrama de blocos global para uma televisão de écran largo de acordo com arranjos do invento, e adaptada para operar com exploração horizontal 2f_h, é mostrado na figura 2 e geralmente designado por 10. A televisão 10 compreende geralmente uma secção de entrada de sinais video 20, um chassis ou microprocessador de TV 216, um processador de écran largo 30, um conversor de lf^ para 2f_h 40, um circuito de deflexão 50, uma interface RGB 60, um conversor de YUV para RGB 240, accionadores de cinescópio 242, tubos de visionamento directo ou de projecção 244 e uma fonte de alimentação 70. 0

647

RCA 86 376

agrupamento de vários circuitos em diferentes blocos funcionais é feito com a finalidade de conveniência na descrição, e não é entendida como limitativa da posição física destes circuitos relativamente uns aos outros.

A secção de entrada dos sinais video 20 está adaptada para receber uma pluralidade de sinais video compostos a partir de diferentes fontes video. Os sinais video podem ser selectivamente comutados para visionamento como sinais video principal e auxiliar. Um comutador RF 204 tem duas entradas de antena ANTI e ANT2. Estas representam entradas tanto para recepção de antena exterior como para recepção por cabo. O comutador RF 204 controla qual é a entrada de antena fornecida a um primeiro sintonizador 206 e a um segundo sintonizador 208. A saída do primeiro sintonizador 206 é uma entrada do integrado 202, o qual executa um número de funções relacionadas com sintonização, deflexão horizontal e vertical e controlo video. 0 integrado particular mostrado é designado na indústria por TA7730. 0 sinal video de banda de base VIDEO OUT desenvolvido no integrado e resultante do sinal do primeiro sintonizador 206 é uma entrada do comutador video 200 e da entrada TVl do processador de écran largo 30. Outras entradas video de banda de base para o comutador video 200 são designadas por AUX1 e AUX2. Estas poderão ser usadas para câmaras video, gravadores video e semelhantes. A saída do comutador video 200, a qual é controlada pelo chassis ou microprocessador TV 216 é designada por SWITCHED VIDEO. O SWITCHED VIDEO é outra entrada para o processador de écran largo 30.

Ainda com referência à figura 3, um processador de écran largo comutador SWl selecciona dentre os sinais TVl e SWITCHED VIDEO como sinal video SEL COMP OUT o qual é uma entrada para um descodificador Y/C 210. O descodificador Y/C 210 pode ser aplicado como um filtro colector de linha adaptável. Duas outras fontes video Sl e S2 são também entradas para o descodificador Y/C 210. Cada uma das Sl e S2 representa diferentes fontes S-VHS, e cada consiste em sinais separados

647

RCA 86 376

-14j*e- * , .

^!w.

de luminância e crominância. Um comutador, o qual pode estar incorporado como parte do descodificador Y/C, como em alguns filtros colectores de linha adaptáveis, ou o qual pode ser aplicado como um comutador separado, é sensível ao microprocessador TV 216 para seleccionar um par de sinais de luminância e crominância como saídas designadas por Y_M e C_IN respectívamente. 0 par seleccionado de sinais luminância e crominância é consequentemente considerado o sinal principal e é processado ao longo de um trajecto de sinal principal. Designações de sinal incluindo _M ou _MN referem-se ao trajecto de sinal principal. 0 sinal de crominância Ç_IN é reenviado pelo processador de écran largo para o integrado, para desenvolver sinais de diferenciação de cor U_M e V_M. A este respeito, U é uma designação equivalente para (R-Y) e V é uma designação equivalente para (B-Y). Os sinais Y_M, U_M e V_M são convertidos para a forma digital no processador de écran largo para posterior processamento de sinal.

segundo sintonizador 208, definido funcionalmente como parte do processador de écran largo 30, desenvolve um sinal video de banda de base TV2. Um comutador SW2 selecciona dentre os sinais TV2 e SWITCHED VIDEO uma entrada para um descodificador Y/C 220. 0 descodif icador Y/C 220 pode ser aplicado como um filtro colector de linha adaptável. Os comutadores SW3 e SW4 seleccionam entre as saídas de luminância e crominância do descodificador Y/C 220 e os sinais de luminância e crominância de uma fonte video externa, designados respectívamente por Y_EXT e C_EXT. Os sinais Y_EXT e C_EXT correspondem à entrada S-VHS Sl. 0 descodificador Y/C 220 e os comutadores SW3 e SW4 podem ser combinados, como em alguns filtros colectores de linha adaptáveis. A saída dos comutadores SW3 e SW4 é consequentemente considerada o sinal auxiliar e é processada ao longo de um trajecto de sinal auxiliar. A saída de luminância seleccionada é designada por Y_A. Designações de sinais incluindo _A, _AX e _AUX referem-se ao trajecto de sinal auxiliar. A crominância seleccionada é convertida para sinais de diferença de cor U_A e V_A. Os sinais Y_A, U_A e V_A são convertidos para a forma digital para

Ί2 647

RCA 86 376

4U Z’

-15posterior processamento de sinal. O arranjo de fonte de sinal video comutando nos trajectos de sinal principal e auxiliar maximiza a flexibilidade em gerir a selecção de fonte para as diferentes partes dos diferentes formatos de visionamento de imagem.

Um sinal sincronizador composto COMP SYNC, correspondendo a Y_M é proporcionado pelo processador de écran largo a um separador síncrono 212. Os componentes sincronizadores horizontal e vertical H e V são respectivamente entradas para um circuito de contagem vertical descendente 214. 0 circuito de contagem vertical descendente desenvolve um sinal VERTICAL RESET o qual é dirigido para um processador de écran largo 30. 0 processador de écran largo gera um sinal de saída de reposição vertical interno INT VERT RST OUT dirigido para a interface RGB 60. Um comutador na interface RGB 60 selecciona entre o sinal de saída de reposição vertical interno e o componente sincronizador vertical da fonte RGB externa. A saída deste comutador é um componente sincronizador vertical seleccionado SEL_VERT_SYNC dirigido para o circuito de deflexão 50. Sinais sincronizadores horizontal e vertical do sinal video auxiliar são desenvolvidos pelo separador síncrono 250 no processador de écran largo.

O conversor íf^ para 2f^ 40 é responsável por converter sinais video entrelaçados para sinais não entrelaçados progressivamente explorados, por exemplo um onde cada linha horizontal é visionada duas vezes, ou um conjunto adicional de linhas horizontais é gerado por interposição de linhas horizontais adjacentes do mesmo campo. Em algumas circunstâncias, a utilização de uma linha prévia ou a utilização de uma linha intercalada dependerá do grau de movimento que é explorado entre campos ou estruturas adjacentes. 0 circuito conversor 40 opera em conjunção com uma RAM video 420. A RAM video pode ser utilizada para armazenar um ou mais campos de uma estrutura, para permitir o visionamento progressivo. Os dados video convertidos tais como Y_2f_h, U_2f_h e V_2fjj são fornecidos à interface RGB 60.

647

RCA 86 376

S'

16A interface RGB 60, mostrada em mais detalhe na figura 14, permite selecção dos dados video convertidos ou dados video RGB externos para visionamento pela secção de entrada de sinais video. 0 sinal RGB externo é julgado ser um sinal de relação de visionamento de formato largo adaptado para exploração 2ί^. O componente sincronizador vertical do sinal principal é fornecido à interface RGB pelo processador de écran largo como INT VERT RST OUT, possibilitando que um sincronismo vertical seleccionado (fVm ou fVext) esteja disponível para o circuito de deflexão 50. 0 funcionamento da televisão de écran largo permite a selecção pelo utilizador de um sinal RGB externo, por geração de um sinal de controlo interno/externo INT/EXT. No entanto, a selecção de uma entrada de sinal RGB externo, na ausência de um tal sinal, pode resultar em colapso vertical do de quadro, e danificação do tubo de raios catódicos ou tubos de projecção. Por consequência, o circuito de interface RGB detecta um sinal sincronizador externo, de modo a ultrapassar a selecção de uma entrada RGB externa não existente. O microproccessador WSP 340 fornece também controlo de cor e de tonalidade para o sinal RGB externo.

processador de écran largo 30 compreende um processador de imagem em imagem 320 para processamento de sinal especial do sinal video auxiliar. 0 termo imagem em imagem é por vezes abreviado por PIP ou pix-em-pix. Uma disposição de portas 300 combina os dados de sinal video principal e auxiliar numa ampla variedade de formatos de visionamento, como mostrado pelos exemplos das figuras l(b) a l(i). O processador de imagem em imagem 320 e a disposição de portas 300 estão sob o controlo de um microprocessador de écran largo (WSP μΡ) 340. O microprocessador 340 é sensível ao microprocessador de TV 216 ao longo de um bus série. 0 bus série inclui quatro linhas de sinal, para dados, sinais de relógio, sinais de permissão e sinais de reposição. 0 processador de écran largo 30 gera também um sinal de apagamento/reposição vertical composto, como um sinal castelo de areia de três níveis. Alternativamente, os sinais verticais de apagamento e de reposição podem ser gerados como sinais separados. Um sinal de apagamento

-17secção de entrada de sinal video à

ο

647

RCA 86 376 composto é fornecido pela interface RGB.

circuito de deflexão 50, mostrado em mais detalhe na figura 13, recebe um sinal de reposição vertical do processador de écran largo, um sinal sincronizador horizontal 2f^ seleccionado da interface RGB 60 e sinais de controlo adicionais do processador de écran largo. Estes sinais de controlo adicionais referem-se a pôr em fase horizontal, a ajustamento de tamanho vertical e a ajustamento de almofada > circuito de deflexão fornece impulsos de écran largo 30, ao 40 e ao conversor de YUV para RGB este-oeste.

retorno rápido 2ί^ ao processador de conversor de lf^ para 2f^

240.

Tensões de funcionamento para toda a televisão de écran largo são geradas por uma fonte de alimentação 70 a qual pode ser alimentada por uma alimentação principal AC.

processador de écran largo 30 é mostrado em mais detalhe na figura 3. Os componentes principais do processador de écran largo são uma disposição de portas 300, um circuito de imagem em imagem 301, conversores de analógico para digital e de digital para analógico, o segundo sintonizador 208, um microprocessador do processador de écran largo 340 e um codificador de saída de écran largo 227. Mais detalhes do processador de écran largo, os quais estão em comum com ambos os chassis lf_h e 2f_h, por exemplo o circuito PIP, são mostrados na figura 4. Um processador de imagem em imagem 320, o qual forma uma parte significativa do circuito PIP 301, é mostrado em mais detalhe na figura 5. A disposição de portas 300 é mostrada em mais detalhe na figura 6. Um número dos componentes mostrados na figura 3, formando partes dos trajectos de sinal principal e auxiliar, foram já descritos em detalhe.

segundo sintonizador 208 tem associado a ele um andar IF 224 e um andar audio 226. 0 segundo sintonizador 208 opera também em conjunção com o WSP μΡ 340. O WSP μΡ 340 compreende

647

RCA 86 376

-«iwrgg

-18uma secção 1/0 entrada saída 340A e uma secção de saída analógica 340B. A secção 1/0 340A proporciona sinais de controlo de tonalidade e de cor, o sinal INT/EXT para seleccionar a fonte video RGB externa e sinais de controlo para os comutadores SW1 a SW6. A secção I/O monitoriza também o sinal EXT SYNC DET da interface RGB para proteger o circuito de deflexão e o(s) tubo(s) de raios catódicos. A secção de saída analógica 340B proporciona sinais de controlo para tamanho vertical, ajustamento este-oeste e fase horizontal, através dos respectivos circuitos de interface 254, 256 e 258.

A disposição de portas 300 é responsável por combinar informação video dos trajectos de sinal principal e auxiliar para produzir um visionamento composto de écran largo, por exemplo um dos mostrados nas diferentes partes da figura 1. Informação de relógio para a disposição de portas é proporcionada pela malha de captura de fase 374, a qual opera em conjunção com um filtro passa baixo 376. 0 sinal video principal é fornecido ao processador de écran largo em forma analógica, e formato Y U V, como sinais designados por Y_M, U_M e V_M. Estes sinais principais são convertidos da forma analógica para digital por conversores de analógico para digital 342 e 346, mostrados em mais detalhe na figura 4.

Os sinais de componente de cor são referidos por designações genéricas U e V, as quais podem ser atribuídas tanto a sinais R-Y como a B-Y, ou a sinais I e Q. A largura de banda da luminância amostrada está limitada a 8 MHz porque a taxa de relógio do dispositivo é 10241^, a qual é aproximadamente 16 Hz. Um conversor simples de analógico para digital e um comutador analógico podem ser utilizados para amostrar os dados de componente de cor porque os sinais U e V estão limitados a 500 kHz, ou 1,5 MHz para largo I. A linha seleccionada UVJMUX para o comutador analógico, ou multiplexador 344, é um sinal 8 MHz derivado por divisão do dispositivo de relógio por 2. Um impulso de relógio largo de início de linha SOL repõe sincronamente este sinal a zero no início de cada linha video horizontal. A linha UV_MUX então alterna de estado em cada ciclo de relógio através

647

RCA 86 376

-19da linha horizontal. Dado que o comprimento da linha é um número par de ciclos de relógio, o estado do UV_MUX, uma vez iniciado, consistentemente alternará entre 0, 1, 0, 1,.... sem interrupção. As correntes de dados Y e UV fora dos conversores de analógico para digital 342 e 346 são deslocadas porque os conversores de analógico para digital têm cada um 1 ciclo de relógio de atraso. De modo a acomodar para este deslocamento de dados, a informação restritiva de relógio do controlo interpolador 349 do circuito de processamento de sinal principal 304 tem de ser analogamente retardada. Onde a informação restritiva de relógio não for retardada, os dados UV não serão correctamente emparelhados quando apagados. Isto é importante porque cada par UV representa um vector. Um elemento U de um vector não pode ser emparelhado com um elemento V de outro vector sem causar uma troca de cor. Em vez disso, uma amostra V de um par prévio será apagada juntamente com a amostra U corrente. Este método de multiplexação UV é referido como 2:1:1, uma vez que há duas amostras de luminância para cada par de amostras (U, V) de componente de cor. A frequência de Nyquist para U e V é efectivamente reduzida para metade da frequência de Nyquist da luminância. Por consequência, a frequência de Nyquist da saída do conversor de analógico para digital para o componente de luminância é 8 MHz, ao passo que a frequência de Nyquist da saída do conversor de analógico para digital para os componentes de cor é 4 MHz.

circuito PIP e/ou a disposição de portas podem também incluir meios para realçar a resolução dos dados auxiliares apesar da compressão de dados. Um número de redução de dados e esquemas de restituição de dados foi desenvolvido, incluindo por exemplo compressão de pixels emparelhados e excitação e não excitação. Além disso, diferentes sequências de excitação envolvendo diferentes números de bits e diferentes compressões de pixels emparelhados envolvendo diferentes números de bits são contemplada... Um dos números de redução de dados particular e esquemas de restituição pode ser seleccionado pelo WSP μΡ 340 de modo a maximizar a resolução do video visionado para cada tipo particular de formato de visionamento de imagem.

,.y*>

647

RCA 86 376 r

-20A disposição de portas inclui interpoladores que operam em conjunção com memórias de linha, as quais podem ser aplicadas como FIFO 356 e 358. 0 interpolador e as FIFO são utilizadas para reamostrar o sinal principal como desejado. Um interpolador adicional pode reamostrar o sinal auxiliar. Circuitos de relógio e sincronizadores na disposição de portas controlam a manipulação de dados de ambos os sinais principal e auxiliar, incluindo a combinação deles num simples sinal video de saída tendo componentes Y_MX, U_MX e V_MX. Estes componentes de saída são convertidos para a forma analógica por conversores de analógico para digital 360, 362 e 364. Os sinais de forma analógica, designados por Y, U e V, são fornecidos ao conversor lfjj para 2f^ 40 para conversão em exploração não entrelaçado. Os sinais Y, U e V são também codificados para formato Y/C pelo codificador 227 para definir um sinal de saída de relação de formato largo Y_OUT_EXT/C_OUT_EXT disponível em fichas de painel. 0 comutador SW5 selecciona um sinal sincronizador para o codificador 227 a partir tanto da disposição de portas, C_SYNC_MN, como do circuito PIP, C_SYNC_AUX. O comutador SW6 selecciona entre Y_M e C_SYNC_AUX como sinal sincronizador para a saída do painel de écran largo.

Porções do circuito sincronizador horizontal são mostradas em mais detalhe na figura 12. Um comparador de fase 228 é parte de uma malha de captura de fase incluindo um filtro passa baixo 230, um oscilador controlado por tensão 232, um divisor 234 e um condensador 236. 0 oscilador controlado por tensão 232 opera a 32ί^, sensível a um ressoador cerâmico ou semelhante 238. A saída do oscilador controlado por tensão é dividida por 32 para proporcionar um segundo sinal de entrada de frequência adequado ao comparador de fase 228. A saída do divisor 234 é um sinal temporizador REF lf^. Os sinais temporizadores REF 32ÍJJ e REF lf^ são fornecidos a um contador divisor por 16 400. Uma saída 2f^ é fornecida a um circuito de alargamento de impulsos 402. Pré-ajustando o divisor 400 pelo sinal REF lf^ garante-se que o divisor opera sincronamente com a malha de captura de fase da secção de entrada de sinais video. O circuito de alargamento de impulsos 402 assegura que um sinal 2ÍJJ-REF

647 RCA 86 376

-21Λ*......

_rjrs tenha uma largura de impulsos adequada para garantir operação adequada do comparador de fase 404, por exemplo um tipo CA1391, o qual faz parte de uma segunda malha de captura de fase incluindo um filtro passa baixo 406 e um oscilador controlado por tensão 2ί^ 408. O oscilador controlado por tensão 408 gera um sinal temporizador interno o qual é usado para conduzir o visionamento progressivamente explorado. 0 outro sinal de entrada do comparador de fase 404 é o sinal de impulsos de retorno rápido 2f_h ou um sinal relacionado com ele. A utilização da segunda malha temporizador de captura de fase incluindo um comparador de fase 404 é útil para garantir que cada período de exploração 2ί^ é simétrico dentro de cada período lf_h do sinal de entrada. De outro modo, o visor pode exibir uma separação do de quadro, por exemplo, em que metade das linhas video são deslocadas para a direita e metade das linhas video são deslocadas para a esquerda.

circuito de deflexão 50 é mostrado em mais detalhe na figura 13. Um circuito 500 é proporcionado para ajustar o tamanho vertical do de quadro, de acordo com uma quantidade desejada de sobrevarrimento vertical necessária para produzir diferentes formatos de visionamento. Como ilustrado esquematicamente, uma fonte de corrente constante 502 proporciona uma quantidade constante de corrente ^a carrega um condensador de rampa vertical 504. Um transístor 506 é acoplado em paralelo com o condensador de rampa vertical, e descarrega periodicamente o condensador sensível ao sinal de reposição vertical. Na ausência de qualquer ajustamento, a corrente Ij^kMP proporciona o máximo tamanho vertical disponível para o de quadro. Isto pode corresponder à extensão do sobrevarrimento vertical necessária para preencher o visor de écran largo por uma fonte de sinal de relação de visionamento de formato 4 x 3 expandida, como mostrado na figura l(a). Para a extensão é necessário esse menor tamanho de quadro vertical, uma fonte de corrente ajustável 508 desvia uma quantidade variável de corrente I_ADj a partir de Ip^Mp, de modo que o condensador de rampa vertical 504 carrega mais lentamente e para um valor de pico menor. A fonte de corrente variável 508 é sensível a

647

RCA 86 376

um sinal de ajuste de tamanho vertical, por exemplo na forma analógica, gerado por um circuito de controlo de tamanho vertical. 0 ajustamento de tamanho vertical 500 é independente de um ajustamento manual de tamanho vertical 510, o qual pode ser realizado por um potenciómetro ou botão de ajuste no painel posterior. Em qualquer dos casos, a(s) bobina(s) de deflexão vertical recebe(m) corrente de accionamento da magnitude apropriada. Deflexão horizontal é proporcionada por um circuito de ajustamento de fase 518, por um circuito de correcção de almofada Este-Oeste 514, por uma malha de captura de fase 2ί^ 520 e por um circuito de saída horizontal 516.

circuito de interface RGB 60 é mostrado com mais detalhe na figura 14. 0 sinal o qual é para ser visionado por fim será seleccionado entre a saída do conversor de lf_h para 2f_h 40 e uma entrada RGB externa. Com a finalidade da televisão de écran largo aqui descrita, a entrada RGB externa é presumida ser uma relação de visionamento de formato largo, fonte progressivamente explorada. Os sinais RGB externos e um sinal de apagamento composto da secção de entrada de sinais video 20 são entradas para um conversor de RGB para YUV 610. 0 sinal sincronizador composto 2f_h externo para o sinal RGB externo é uma entrada para o separador de sinal sincronizador externo 600. A selecção do sinal sincronizador vertical é realizada pelo comutador 608. A selecção do sinal sincronizador horizontal é realizada pelo comutador 604. A selecção do sinal video é realizada pelo comutador 606. Cada um dos comutadores 604, 606 e 608 é sensível a um sinal de controlo interno/externo gerado pelo WSP μΡ 340. A selecção das fontes video internas ou externas é uma escolha do utilizador. No entanto, se um utilizador inadvertidamente selecciona uma fonte RGB externa, quando esta fonte não está ligada ou activa, ou se a fonte externa desaparece, o de quadro vertical irá abaixo, e graves danos podem resultar no(s) tubo(s) de raios catódicos. Em conformidade, um detector sincronizador externo 602 verifica sobre a presença de um sinal sincronizador externo. Na ausência de um tal sinal, um sinal de controlo de ultrapassagem de comutador é transmitido a cada um dos

647

RCA 86 376

-23comutadores 604, 606 e 608, para evitar a selecção da fonte RGB externa se o seu sinal não está presente. 0 conversor de RGB para YUV 610 recebe também sinais de controlo de tonalidade e de cor do WSP μΡ 340.

Uma televisão de écran largo de acordo com os arranjos do invento pode ser produzida com exploração horizontal lf^ em vez de exploração horizontal 2ί^, apesar deste circuito não estar ilustrado. Um circuito lf^ não requereria o conversor de If^ para 2fjj e a interface RGB. Por consequência, não haveria provisão para visonar um sinal externo RGB de relação de visionamento de formato largo a uma taxa de exploração de 2ί^. O processador de écan largo e o processador de imagem em imagem para um circuito lf_h seriam muito similares. A disposição de portas poderia ser substancialmente idêntico, apesar de nem todas as entradas e saídas serem utilizadas. Os vários esquemas de realce de resolução aqui descritos podem ser geralmente aplicados sem atenção se a televisão opera com exploração lf^ ou 2ί^.

A figura 4 é um diagrama de blocos mostrando mais detalhes do processador de écran largo 30 comum aos chassis lf^ e 2ί^, mostrado na figura 3. Os sinais Y_A, U_A e V_A são uma entrada para o processador de imagem na imagem 320, o qual pode incluir um circuito de processamento de resolução 370. A televisão de écran largo de acordo com aspectos deste invento pode expandir ou comprimir video. Os efeitos especiais concretizados pelos vários formatos de visionamento compostos ilustrados em parte na figura 1 são gerados pelo processador de imagem em imagem 320, o qual pode receber sinais de dados processados por resolução Y_RP, U_RP e V_RP do circuito de processamento de resolução 370. O processamento de resolução não precisa de ser utilizado todas as vezes, mas apenas durante formatos de visionamento seleccionados. 0 processador de imagem em imagem 320 é mostrado em mais detalhe na figura 5. Os componentes principais do processador de imagem em imagem são uma secção conversora analógico-para-digital 322, uma secção de entrada 324, uma secção comutadora rápida (FSW) e

647

RCA 86 376

-24de bus 326, uma secção temporizadora e de controlo uma secção conversora digital-para-analógico 330. A temporizadora e de controlo 328 é mostrada em mais detalhe na figura 11.

328 e secção

O processador de imagem em imagem 320 pode ser concretizado como uma variante melhorada de um integrado CPIP básico desenvolvido pela Thomson Consumer Electronics, Inc. O integrado CPIP básico é descrito mais na íntegra numa publicação intitulada The CTC 140 Picture in Picture (CPIP) technical Training Manual, disponível da Thomson Consumer Electronics, Inc., Indianapolis, Indiana. É possível um número de características especiais ou de efeitos especiais, sendo os seguintes ilustrativos. O efeito especial básico é uma imagem grande tendo uma imagem pequena cobrindo uma porção dela como mostrado na figura l(c). As imagens grande e pequena podem resultar do mesmo sinal video, de diferentes sinais video ou podem ser alternadas ou permutadas. Falando na generalidade, o sinal audio é comutado para corresponder sempre à imagem grande. A imagem pequena pode ser deslocada para qualquer posição no écran ou pode passar por um número de posições predeterminadas. Uma característica zoom aumenta e diminui o tamanho da imagen pequena, por exemplo para qualquer um de um número de tamanhos predefinidos. Num ponto qualquer, por exemplo o formato de visionamento mostrado na figura l(d), as imagens grande e pequena são realmente do mesmo tamanho.

Num modo de imagem simples, por exemplo o mostrado nas figuras l(b), l(e) e l(f) um utilizador pode fazer zoom do conteúdo da imagem simples, por exemplo, em passos de uma relação 1.0:1 a 5.0:1. Enquanto que no modo zoom um utilizador pode procurar ou explorar através do conteúdo da imagem permitindo à imagem de écran se mover através de diferentes áreas da imagem. Em qualquer dos casos, tanto a imagem pequena como a imagem grande como a imagem com zoom podem ser visionadas em estrutura imobilizada (formato de imagem quieta). Esta função permite um formato comutado, em que as últimas nove estruturas de video podem ser repetidas no écran.

o ''«W

647

RCA 86 376

-25A taxa de repetição de estrutura pode ser alterada de trinta estruturas por segundo para zero estruturas por segundo.

processador de imagem em imagem usado na televisão de écran largo de acordo com outro arranjo do invento difere da configuração presente do integrado CPIP básico acima descrito. Se o integrado CPIP básico fosse usado com uma televisão tendo um écran 16 x 9, e sem um circuito de aceleração video, as imagens inseridas exibiriam distorção de relação de aspecto, devido à efectiva expansão horizontal de 4/3 vezes resultando da exploração ao longo do écran 16 x 9 maior. Os objectos na imagem seriam alongados horizontalmente. Se um circuito de aceleração externo fosse utilizado, não haveria distorção de relação de aspecto, mas a imagem não encheria todo o écran.

Os processadores de imagem em imagem existentes baseados no integrado CPIP básico como os utilizados em televisões convencionais são operados de uma forma particular tendo certas consequências indesejadas. O video entrado é amostrado com um relógio 640f_h o qual é capturado para o sinal sincronizador horizontal da fonte video principal. Por outras palavras, dados armazenados na RAM video associados com o integrado CPIP não são amostrados ortogonalmente em relação à fonte video auxiliar entrada. Esta é uma limitação fundamental do método CPIP básico de sincronização de campo. A natureza não ortogonal da relação de amostragem de entrada resulta em erros de desvio dos dados amostrados. A limitação é o resultado da RAM video utilizada com o integrado CPIP, o qual deve usar o mesmo relógio para escrita ou leitura de dados. Quando dados da RAM video, tal como RAM video 350, são visionados, os erros de desvio são vistos como instabilidade aleatória ao longo das arestas verticais da imagem e são geralmente considerados bastante inconvenientes.

processador de imagem em imagem 320, de acordo com um arranjo do invento e ao contrário do integrado CPIP básico, está adaptado para comprimir assimetricamente os dados video num

647

RCA 86 376 —26—

entre uma pluralidade de modos de visionamento seleccionáveis. Neste modo de funcionamento, as imagens são comprimidas 4:1 na direcção horizontal e 3:1 na direcção vertical. Este modo assimétrico de compressão produz imagens distorcidas de relação de aspecto para armazenagem em RAM video. Objectos nas imagens são comprimidos horizontalmente. No entanto, se estas imagens são extraídas normalmente, como por exemplo no modo de exploração de canal, para visionamento de um écran de relação de visionamento de formato 16 x 9, as imagens aparecem correctas. A imagem enche o écran e não há distorção de relação de aspecto. 0 modo de compressão assimétrica de acordo com este aspecto do invento torna possível gerar os formatos de visionamento especiais num écran 16 x 9 sem circuitos de aceleração externos.

A figura 11 é um diagrama de blocos da secção temporizadora e de controlo 328 do processador de imagem em imagem, por exemplo uma versão modificada do integrado CPIP acima descrito, o qual inclui um circuito de dizimação 328C para produzir a compressão assimétrica como um entre a pluralidade de modos de visionamento seleccionáveis. Os restantes modos de visionamento podem proporcionar imagens auxiliares de diferentes tamanhos. Cada circuito de dizimação horizontal e vertical compreende um contador o qual está programado para um factor de compressão de uma tabela de valores sob o controlo do WSP μΡ 340. A gama de valores pode ser 1:1, 2:1, 3:1 e por aí adiante. Os factores de compressão podem ser simétricos ou assimétricos, dependendo da forma como a tabela está estabelecida. 0 controlo das relações de compressão pode também ser realizado por circuitos de dizimação de âmbito geral, completamente programáveis sob o controlo do WSP μΡ 340.

Nos modos PIP de écran completo, o processador de imagem em imagem, em conjunção com um oscilador de funcionamento livre 348 tomará entrada Y/C de um descodificador, por exemplo um filtro colector de linha adaptável, descodifica o sinal em componentes de cor Y, U e V e gera impulsos sincronismos horizontais e verticais. Estes sinais são

647

RCA 86 376

Jj/·

processados no processador de imagem em imagem para os vários modos de écran total tais como zoom, imobilização e exploração de canal. Durante o modo de exploração de canal, por exemplo, o sincronismo horizontal e vertical presente a partir da secção de entrada de sinais video terá muitas discontinuidades porque os sinais amostrados (diferentes canais) terão impulsos síncronos não relacionados e serão comutados em momentos de tempo aparentemente aleatórios. Por consequência o relógio de amostragem (e relógio RAM de leitura/escrita) é determinado pelo oscilador de funcionamento livre. Para modos imobilizado e zoom, o relógio de amostragem será preso ao sincronismo horizontal video entrado, o qual nestes casos especiais é o mesmo que a frequência de relógio de visionamento.

Referindo novamente a figura 4, as saídas Y, u, V e c_sync (sincronismo composto) do processador de imagem em imagem em forma analógica podem ser recodifiçadas em componentes Y/C pelo circuito codificador 366, o qual opera em conjunção com um oscilador de 3.58 MHz 380. Este sinal Y/C_PIP_EN pode ser ligado a um comutador Y/C, não mostrado, o qual permite aos componentes Y/C recodifiçados serem substituídos por componentes Y/C do sinal principal. A partir deste ponto, os sinais Y, U, V e sincronismos codificados PIP seriam a base para temporização horizontal e vertical no resto do chassis. Este modo de funcionamento é apropriado para produzir um modo zoom para o PIP, baseado em operação para o interpolador e das FIFO no circuito de sinal principal.

Com mais referência à figura 5, o processador de imagem em imagem 320 compreende uma secção de conversão de analógico para digital 322, uma secção de entrada 324, uma secção comutadora rápida FSW e de controlo do bus 326, uma secção temporizadora e de controlo 328 e uma secção de conversão de digital para analógico 330. Em geral, o processador de imagem em imagem 320 digitaliza o sinal video em sinais de luminância (Y) e diferença de cor (U, V), subamostrando e armazenando os resultados numa RAM video 350 de 1 megabit como acima explicado. A RAM video 350 associada com o processador de

647

RCA 86 376 «Λ*

-28imagem em imagem 320 tem uma capacidade de memória de 1 megabit, a qual não é suficientemente grande para armazenar todo o campo de dados video com amostras de 8 bits. Capacidade de memória aumentada tende a ser dispendiosa e pode requerer circuitos de gestão mais complexa. O menor número de bits por amostra no canal auxiliar representa uma redução na resolução de quantificação, ou largura de banda, relativamente ao sinal principal, o qual é processado com amostras de 8 bits. Esta redução efectiva de largura de banda não é usualmente um problema quando a imagem visionada auxiliar é relativamente pequena, mas pode ser perturbadora se a imagem visionada auxiliar é maior, por exemplo do mesmo tamanho que a imagem visionada principal. O circuito de processamento de resolução 370 pode produzir selectivamente um ou mais esquemas para aumentar a resolução de quantificação ou largura de banda efectiva dos dados video auxiliares. Um número de redução de dados ou de esquemas de reposição de dados foi desenvolvido, incluindo por exemplo, compressão de pixels emparelhados e excitação ou não excitação. Um circuito de não excitação estaria operativamente disposto a jusante da RAM video 350, por exemplo no trajecto de sinal auxiliar da disposição de portas, como explicado abaixo em mais detalhe. Além disso, diferentes sequências de excitação e de não excitação envolvendo números diferentes de bits e diferentes compressões de pixels emparelhados envolvendo números diferentes de bits são contempladas. Um dentre os esquemas particulares de redução e de reposição de dados pode ser seleccionado pelo WSP μΡ de modo a maximizar a resolução do video visionado para cada tipo particular de formato de visionamento de imagem.

Os sinais de luminância e de diferença de cor são armazenados numa forma Y, U, V 8:1:1 de seis bits. Por outras palavras, cada componente é quantificado em amostras de seis bits. Há oito amostras de luminância para cada par de amostras de diferença de cor. 0 processador de imagem em imagem 320 é operado de um modo pelo o qual os dados video entrados são ao contrário amostrados com uma relação de relógio 640f_h presa ao sinal de sincronização video auxiliar entrado. Neste modo, os

647

RCA 86 376

dados armazenados na RAM video são amostrados ortogonalmente. Quando os dados são extraídos do processador de imagem em imagem a RAM video 350, é lida usando o mesmo relógio 640ί^ preso ao sinal video auxiliar entrado. No entanto, se bem que tendo sido estes dados amostrados ortogonalmente e armazenados, e podendo ser lidos ortogonalmente, não podem ser visionados ortogonalmente directamente da RAM video 350, devido à natureza assíncrona das fontes video principal e auxiliar. Pode-se esperar que as fontes video principal e auxiliar sejam síncronas apenas no caso em que elas estão a visionar sinais da mesma fonte video.

É requerido processamento adicional de modo a sincronizar o canal auxiliar, isto é a saída de dados da RAM video 350, para o canal principal. Novamente com referência à figura 4, dois trincos de quatro bits 352A e 352B são usadas para recombinar os blocos de dados de 8 bits do acesso de saída de 4 bits da RAM video. Os trincos de quatro bits reduzem também a relação de relógio de dados de Ι28θί^ para 640ί^.

Geralmente, o dispositivo de visionamento video e de deflexão é sincronizado com o sinal video principal. 0 sinal video principal tem de ser acelerado, como acima explicado, para preencher o visor de écran largo. O sinal video auxiliar tem de ser sincronizado verticalmente com o primeiro sinal video e com o visor video. 0 sinal video auxiliar pode ser retardado por uma fraeção de um período de campo numa memória de campo, e depois expandido numa memória de linha. Sincronização dos dados video auxiliares com os dados video principais é realizada utilizando a RAM video 350 como uma memória de campo e um dispositivo de memória de linha primeiro entrado primeiro saído (FIFO) 354 para expandir o sinal. O tamanho da FIFO é 2048 x 8. 0 tamanho da FIFO está relacionado com a capacidade de armazenamento de linha mínima considerada razoavelmente necessária para evitar colisões de ponteiros de leitura/escrita. Colisões de ponteiros de leitura/escrita ocorrem quando dados antigos são extraídos da FIFO antes de que os dados novos tenham uma oportunidade de serem escritos

647

RCA 86 376

-30na FIFO. Colisões de ponteiros de leitura/escrita ocorrem também quando dados novos se sobrepõem na memória antes de que os dados antigos tenham uma oportunidade de serem extraídos da FIFO.

Os blocos de dados DATA_PIP de 8 bits da RAM video 350 são escritos na FIFO 2048 x 8 354 com o mesmo relógio 640^ do processador de imagem em imagem que foi usado para amostrar os dados video, isto é, o relógio 640ί·^ que está preso ao sinal auxiliar, em vez de ao sinal principal. A FIFO 354 é lida usando o relógio de visionamento 1024f_h, o qual está preso ao componente sincronizador horizontal do canal video principal. A utilização de uma memória de linha múltipla (FIFO) a qual tem relógios de acesso de leitura e escrita independentes permite que dados os quais foram ortogonalmente amostrados a uma primeira taxa sejam ortogonalmente visionados a uma segunda taxa. A natureza assíncrona dos relógios de leitura e escrita, no entanto, requere que sejam levados a cabo os passos para evitar colisões de ponteiros de leitura/escrita.

O trajecto de sinal principal 304, o trajecto de sinal auxiliar 306 e o trajecto de sinal de saída 312 são mostradas na forma de diagrama de blocos na figura 6. A disposição de portas compreende também um circuito de relógio/sincronismo 320 e um descodificador WSP μΡ 310. As linhas de saída de endereços e de dados do descodificador WSP μΡ 310, identificadas como WSP DATA, são fornecidos a cada um dos circuitos e circuitos principais identificados acima, assim como ao processador de imagem em imagem 320 e ao circuito de processamento de resolução 370. Será apreciado que quer alguns circuitos sejam, ou não sejam, definidos como sendo parte da disposição de portas é amplamente uma questão de conveniência para facilitar a explicação dos arranjos do invento.

A disposição de portas é responsável por expandir, comprimir e cortar dados video do canal video principal, para e se necessário, produzir diferentes formatos de visionamento de imagem. 0 componente de luminância Y_MN é armazenado numa memória de linha (FIFO) primeiro entrado primeiro saído 356 por um

'«r

647

RCA 86 376 «gsí —31— comprimento de tempo dependente da natureza da interpolação do componente de luminância. Os componentes de crominância combinados U/V_MN são armazenados na FIFO 358. Luminância de sinal auxiliar e componentes de crominância Y_PIP, U_PIP e V_PIP são desenvolvidos pelo desmultiplexador 355. O componente de luminância sofre processamento de resolução, como desejado, no circuito 357, e é expandido como necessário pelo interpolador 359, gerando o sinal Y_AUX como uma saída.

Em alguns casos, o visionamento auxiliar será tão grande como o visionamento do sinal principal, como mostrado por exemplo na figura l(d). As limitações de memória associadas com o processador de imagem em imagem e com a RAM video 350 podem proporcionar um número insuficiente de pontos de dados, ou pixels para preencher uma tão grande área de visionamento. Nessas circunstâncias, um circuito de processamento de resolução 357 pode ser usado para repor pixels no sinal video auxiliar para substituir os perdidos durante a compressão de dados, ou redução. O processamento de resolução pode corresponder ao processamento de resolução levado a cabo pelo circuito 370 mostrado na figura 4. Como exemplo, o circuito 370 pode ser um circuito de excitação e o circuito 357 pode ser um circuito de não excitação.

são extraídos O circuito

Os dados de entrada video auxiliares são amostrados a uma taxa 640f_h e armazenados na RAM video 350. Os dados auxiliares da RAM video 350 e são designados por VRAM_OUT. PIP 301 tem também a capacidade de reduzir horizontalmente e verticalmente a imagem auxiliar segundo factores inteiros iguais, assim como assimetricamente. Com mais referência à figura 10, os dados de canal auxiliar são retidos e sincronizados para o video digital de canal principal pelos trincos de 4 bits 352A e 352B, pela FIFO auxiliar 354, pelo circuito temporizador 369 e pelo circuito de sincronização 368. Os dados VRAM_0UT são classificados em Y (luminância), U, V (componentes de cor), e FSW_DAT (dados de comutador rápido) pelo desmultiplexador 355. FSW_DAT indica qual o tipo de campo que foi escrito na RAM video. 0

647

RCA 86 376

-32sinal PIP_FSW é recebido directamente do circuito PIP e aplicado ao circuito de controlo de saída 321 para determinar qual o campo extraído da RAM video que será visionado durante os modos de imagem pequena.

canal auxiliar é amostrado a taxa 640^ enquanto que o canal principal é amostrado à taxa 1024^. O canal auxiliar FIFO 354 converte os dados da taxa de amostragem de canal auxiliar para a taxa de relógio do canal principal. Neste processo, o sinal video sofre uma compressão 8/5 (1024/640). Isto é mais do que a compressão 4/3 necessária para visionar correctamente o sinal de canal auxiliar. Por consequência, o canal auxiliar tem de ser expandido pelo interpolador 359 para visionar correctamente uma imagem pequena 4 x 3. 0 interpolador 359 é controlado pelo circuito de controlo do interpolador 371, o qual é por sua vez sensível ao WSP μΡ 340. A quantidade de expansão do interpolador requerida é 5/6. O factor de expansão X é determinada como segue:

X = (640/1024) * (4/3) = 5/6

Os componentes de crominância U_PIP e V_PIP são retardados pelo circuito 367 por um comprimento de tempo dependendo da natureza da interpolação do componente de luminância, gerando sinais U_AUX e V_AUX como saídas. Os componentes respectivos Y, U e V dos sinais principal e auxiliar são combinados em respectivos multiplexadores 315, 317 e 319 no trajecto de sinal de saída 312, controlando os sinais de permissão de leitura das FIFO 354, 356 e 358. Os multiplexadores 315, 317 e 319 são sensíveis ao circuito de controlo do multiplexador de saída 321. 0 circuito de controlo do multiplexador de saída 321 é sensível ao sinal de relógio CLK, ao sinal de início de linha SOL, ao sinal H_COUNT, ao sinal de reposição de apagamento vertical e à saída do comutador rápido do processador de imagem em imagem e do WSP μΡ 340. Os componentes de luminância e crominância Y_MX, U__MX e V_MX multiplexados são fornecidos a respectivos conversores digital/analógico 360, 362 e 364 respectivamente. Os conversores de digital para analógico são

J

647

RCA 86 376

respectivamente seguidos por filtros passa baixo 361, 363 e 365, mostrados na figura 4. As várias funções do processador de imagem em imagem, da disposição de portas e do circuito de redução de dados são controladas pelo WSP μΡ 340. 0 WSP μΡ 340 é sensível ao TV μΡ 216, estando ligado a ele por um bus série. 0 bus série pode ser um bus de quatro fios como mostrado, tendo linhas para dados, sinais de relógio, sinais de permissão e sinais de reposição. 0 WSP μΡ 340 comunica com os diferentes circuitos da disposição de portas através dum descodificador WSP μΡ 310.

Num caso, é necessário comprimir o video NTSC 4 x 3 por um factor de 4/3 para evitar distorção de relação de aspecto da imagem visionada. Noutro caso, o video pode ser expandido para executar operações de zoom horizontal usualmente acompanhadas por zoom vertical. Operações de zoom horizontal até 33% podem ser realizadas reduzindo compressões para menos do que 4/3. Um interpolador de amostra é utilizado para recalcular o video entrado para novas posições de pixel porque a largura de banda video da luminância, até 5.5 MHz para formato S-VHS, ocupa uma grande percentagem da frequência envolvente de Nyquist, a qual é 8 MHz para um relógio 1024¾.

Como mostrado na figura 6, os dados de luminância Y__MN são encaminhados através de um interpolador 337 no trajecto de sinal principal 304 o qual recalcula valores de amostra baseados na compressão ou na expansão do video. A função dos comutadores ou selectores de caminho 323 e 331 é inverter a topologia do trajecto de sinal principal 304 em relação às posições relativas da FIFO 356 e do interpolador 337. Em particular, estes comutadores seleccionam se o interpolador precede a FIFO 356, como requerido para compressão, ou se a FIFO 356 precede o interpolador 337, como requerido para expansão. Os comutadores 323 e 331 são sensíveis a um circuito de controlo de caminho 335, o qual é ele próprio sensível ao WSP μΡ 340. Será lembrado que durante modos de imagem pequena o sinal video auxiliar é comprimido para armazenagem na RAM video 350, e a expansão é apenas necessária por questões

J

647

RCA 86 376

-34práticas. Por consequência, não é requerida comutação comparável no trajecto de sinal auxiliar.

O trajecto de sinal principal é mostrado em mais detalhe na figura 9. 0 comutador 323 é realizado por dois multiplexadores 325 e 327. 0 comutador 331 é realizado pelo multiplexador 333. Os três multiplexadores são sensíveis ao circuito de controlo de caminho 335, o qual é ele próprio sensível ao WSP μΡ 340 . Um circuito de temporização/sincronização horizontal 339 gera sinais temporizadores controlando a escrita e a leitura das FIFO, assim como os trincos 347 e 351, e o multiplexador 353. 0 sinal de relógio CLK e o sinal de início de linha SOL são gerados pelo circuito de relógios/sincronismo 320. Um circuito de controlo de conversão de analógico para digital 369 é sensível a Y_MN, ao WSP μΡ 340 e ao bit mais significativo de UV_MN.

Um circuito de controlo interpolador 349 gera valores intermédios de posição de pixel (K) , ponderação filtrada por compensação interpoladora (C) e informação restritiva de relógio CGY para a luminância e CGUV para os componentes de cor. É a informação restritiva de relógio que interrompe (dizima) ou repete os dados FIFO para permitir às amostras não serem escritas em alguns relógios para efectuar compressão ou a algumas amostras serem lidas múltiplas vezes para expansão. O declive médio de uma rampa de extracção da luminância FIFO é 33% mais inclinado do que a correspondente rampa de entrada. Além disso, 33% menos de tempo de leitura activo seria requerido para extrair a rampa como seria requerido para escrever os dados. Isto constitui a compressão 4/3. É a função do interpolador 337 recalcular as amostras de luminância.

As expansões podem ser executadas exactamente da maneira oposta às compressões. No caso de compressões o sinal de permissão de escrita tem informação restritiva de relógio agarrada a ele na forma de impulsos inibidos. Para expandir dados, a informação restritiva de relógio é aplicada ao

647

RCA 86 376

sinal de permissão de leitura. Isto interrompe os dados à medida que eles estão a ser lidos da FIFO 356. Neste caso é a função do interpolador, o qual segue a FIFO 356, recalcular os dados amostrados de recortados a regulares após a expansão. No caso da expansão os dados devem ser interrompidos enquanto estão a ser lidos da FIFO 356 e enquanto estão a ser registados no interpolador 337. Isto é diferente do caso da compressão onde os dados são continuamente registados através do interpolador 337. Para ambos os casos, compressão e expansão, as operações restritivas do relógio podem ser facilmente executadas de uma maneira síncrona, isto é, acontecimentos podem ocorrer baseados nas arestas ascendentes do 1024^ relógio do dispositivo.

Há um número de vantagens nesta topologia para interpolação de luminância. As operações restritivas de relógio, nomeadamente dizimação de dados e repetição de dados, podem ser executadas de uma maneira síncrona. Se uma topologia de dados video comutável não fosse utilizada para permutar as posições do interpolador e da FIFO, os relógios de leitura e escrita necessitariam de serem duplamente registados para interromper ou repetir os dados. O termo duplamente registados quer dizer que dois pontos de dados devem ser escritos na FIFO num ciclo de relógio simples ou lidos de uma FIFO durante um ciclo de relógio simples. Os circuitos resultante não podem ser feitos para operar sincronamente com o relógio de dispositivo, uma vez que a frequência de relógio de escrita ou leitura deve ser duas vezes maior do que a frequência do relógio de dispositivo. Além disso, a topologia comutável requere apenas um interpolador e uma FIFO para executar tanto a compressão como a expansão. Se o arranjo de comutação video aqui descrito não fosse utilizado, a situação de duplamente registado podia ser evitada apenas utilizando duas FIFO para realizar a função tanto da compressão como da expansão. Uma FIFO para expansões necessitaria ser colocado em frente do interpolador e uma FIFO para compressões necessitaria ser colocado após o interpolador.

É possível duplicar o dispositivo de mapeamento de quadro de

J

647

RCA 86 376

............ .

<*** Γ.·' luminância acima descrito para os sinais de componentes de cor R-Y e B-Y, ou I e Q, os quais são aqui referidos genericamente como U e V. No entanto, isto seria excessivamente complexo para executar interpolação de cor porque os sinais de componente de cor são geralmente de largura de banda limitada a 500 kHz, ou 1,5 MHz para largos dispositivos I e Q. Um dispositivo de mapeamento de quadro de componente de cor mais simples pode ser usado em paralelo com o dispositivo de mapeamento de quadro de luminância acima descrito e ainda conseguir função de disposição do de quadro NTSC da cor completa. Numa alternativa descrita mais na íntegra num pedido copendente, o trajecto de sinal UV é similar ao trajecto de sinal Y, excepto que um circuito de correspondência de atraso é usado em vez de um interpolador. 0 circuito de atraso tem exactamente o mesmo número de atrasos de relógio que o interpolador, e mantém o alinhamento da amostra Y, U, V.

De acordo com um arranjo do invento aqui descrito em ligação às figuras 15-18, a necessidade de um circuito de correspondência de atraso é eliminado. Em vez disso, a FIFO é manipulado de uma maneira que alcança os mesmos resultados. As figuras 15(a) e 15(b) ilustram uma porção dos trajectos de sinal da luminância e do componente de cor respectivamente na disposição de portas 300. A figura 15(a) representa a topologia seleccionável correspondente à compressão video, em que o interpolador 337 precede a FIFO 356. Apenas a FIFO é mostrado para o circuito de componente de cor.

As figuras 16(a)-16(l) ilustram um exemplo de compressão video. Com a finalidade de exemplo, é assumido que a luminância e os componentes de cor são correctamente correspondidos em atraso antes da conversão de analógico para digital e que o interpolador tem um atraso de 5 ciclos de relógio, apesar de ter sido encontrado um atraso do interpolador actual de 20 ciclos de relógio e de a luminância e a crominância não estarem alinhadas no tempo. A linha seleccionada UV_MUX para o comutador analógico, ou desmultiplexador 344, é um sinal de 8 MHz derivado por divisão do dispositivo de relógio por 2. Com

647 RCA 86 376

-37y, referência à figura 16(a), um impulso de relógio largo de início de linha SOL repõe sincronamente o sinal UV_MUX a zero no início de cada linha video horizontal, como mostrado na figura 16(b). A linha UV_MUX então alterna de estado em cada ciclo de relógio através da linha horizontal. Dado que o comprimento da linha é um número par de ciclos de relógio, o estado do UV_MUX, uma vez iniciado, consistentemente alternará entre 0, 1, 0, 1,.... sem interrupção. As correntes de dados Y e UV fora dos conversores de analógico para digital 342 e 346 são transferidas porque os conversores de analógico para digital têm cada um 1 ciclo de relógio de atraso. De modo a acomodar-se para este deslocamento de dados, a informação restritiva de relógio, _CGY mostrada na figura 16(e) e__GUV mostrada na figura 16(f), do controlo de interpolador 349 (ver figura 9) tem de ser analogamente retardada. Os dados UV UV_FIFO_IN que são mostrados na figura 16(d) são armazenados na FIFO 358 guiam os Y_FIFO_IN dados Y mostrados na figura 16(c) porque os dados de luminância passam através do interpolador 337 e os componentes de cor não são interpolados. A leitura dos dados UV_FIFO mostrada na figura 16(h) da FIFO UV 358 é retardada de 4 ciclos de relógio em relação à leitura dos dados Y_FIFO mostrada na figura 16(g) da FIFO Y 356 para ajustar para este desajustamento. O atraso de quatro períodos de relógio entre a aresta ascendente do sinal de permissão de leitura da FIFO UV RD_EN_MN_UV mostrado na figura 16(j) e a aresta ascendente do sinal de permissão de leitura da FIFO Y RD_EN_MN_Y mostrado na figura 16(i) é assim indicado. As resultantes correntes de dados Y e UV são mostradas na figura 16(k) e 16(1) respectivamente. 0 pior desajustamento de Y versus UV é 1 ciclo de relógio, o qual é o mesmo resultado que pode ser alcançado com um dispositivo mais complexo, tal como o em que as posições relativas de uma FIFO e de um circuito de correspondência de atraso podem ser permutadas.

Pode ser notado que a leitura da FIFO UV 358 foi atrasada de 4 ciclos de relógio mesmo sendo o atraso do interpolador no exemplo de 5 ciclos de relógio. Surge assim que o número de ciclos de relógio para atrasar a leitura da FIFO UV é melhor

regulada para um valor par não superior ao atraso do interpolador. Como uma expressão de linguagem de computador C, se o atraso for designado por DLY_RD_UV,:

DLY__RD_UV = (int) ((int) INTERP DLY-^2) * 2; em que INTERPJDLY é o número de ciclos de relógio de atraso do interpolador.

Na prática, o interpolado pode ter 20 ciclos de relógio de atraso (INTERP_DLY=20) e a luminância e a crominância (componentes de cor) não se correspondem. Há muitas possibilidades para os sinais de crominância e luminância para ficarem desalinhados no tempo um do outro. Usualmente, os sinais de componente de cor ficam para trás do sinal de luminância devido à desmodulação da crominância. Este dispositivo de mapeamento de quadro aproveita-se o atraso do interpolador para ultrapassar possível desajustamento Y/UV. No caso da compressão video DLY_RD_UV pode ser regulado de 0 a 31 ciclos de relógio de atraso na leitura da FIFO UV 358. Visto que o interpolador de luminância 337 inerentemente tem 20 ciclos de relógio de atraso, e cada ciclo de relógio é aproxlmadamente 62 nseg de comprimento, o dispositivo de mapeamento de quadro como descrito pode corrigir até 1,24 μseg (62 nseg x 20) do atraso de componente de cor em relação ao sinal de luminância. Além disso, o dispositivo de mapeamento de quadro pode corrigir até 682 nseg (62 nseg x [31-20]) do atraso da luminância em relação aos sinais de componente de cor. Isto proporciona um grau extremamente elevado de flexibilidade para interligação a circuitos video analógicos externos.

Justamente como o interpolador pode introduzir um atraso diferente no canal de luminância para compressão video, o mesmo pode ser verdade para expansões video. As figuras 17(a) e 17(b) ilustram parte dos trajectos de sinal da luminância e dos componentes de respectivamente na disposição de portas. A figura 17(a) representa a topologia seleccionável correspondente à expansão video, em que o interpolador 337 segue a FIFO 356. O circuito UV incluindo a FIFO 358 mantem-se inalterado. No

647

RCA 86 376 \y<«<wAàâ«itt5a

exemplo de expansão video mostrado nas figuras 18(a)-18(l), é assumido que o interpolador tem um atraso de 5 ciclos de relógio. 0 sinal SOL de início de linha, o sinal UV_MUX, a entrada de corrente de dados de luminância Y__IN na FIFO 356 e a entrada de corrente de dados de componente de cor UV_IN na FIFO 358 são mostradas nas figuras 18(a) a 18(d) respectívamente. De modo a alinhar correctamente no tempo os dados Y e UV, a escrita da FIFO Y 356 (DLY_WR_Y) pode ser retardada ou a leitura da FIFO UV 358 (DLY_RD_UV) pode ser retardada. 0 retardamento da leitura da FIFO UV é aceitável nesta situação porque a FIFO UV 358 não requere coeficientes interpoladores K e C. No modo de compressão video, a escrita não poderia ser retardada porque isto desalinharia os coeficientes (K, C) relativamente à informação restritiva de relógio e corromperia a parte da luminância da interpolação. A regulação correcta para DLY_W_Y que atrasa a escrita da FIFO Y de 4 ciclos de relógio é indicada entre a aresta ascendente do sinal de permissão de escrita WR_EN_MN_UV da FIFO UV mostrado na figura 18(f) e a aresta ascendente do sinal de permissão de escrita WR_EN__MN_Y da FIFO Y mostrado na figura 18(g). O sinal de relógio de acesso _CG e o sinal de saída Y_FIFO são mostrados nas figuras 18(i) e 18(j) respectívamente. 0 alinhamento de tempo Y, UV resultante é mostrado pelas posições relativas das correntes de dados Y_OUT e UV_OUT mostradas nas figuras 18(k) e 18(1) respectívamente.

A capacidade do dispositivo de mapeamento de quadro de compensar para desajustamento externo luminância/crominância é tão grande para a expansão video como para a compressão video. Esta é uma função muito importante do dispositivo de mapeamento de quadro, uma vez que elimina a necessidade de uma linha de atraso variável na entrada do canal de luminância para executar ajustamento luminância/crominância.

A interpolação do sinal auxiliar tem lugar no trajecto de sinal auxiliar 306. 0 circuito PIP 301 manipula uma memória de campo video 8:1:1 Y, U, V de 6 bits, RAM video 350, para armazenar dados video entrados. A RAM video 350 retém dois campos de dados video numa pluralidade de localizações de memória.

647

RCA 86 376

Cada localização de memória retém oito bits de dados. Em cada localização de 8 bits está uma amostra Y (luminância) de 6 bits (amostrada a 640ί^) e 2 outros bits. Estes dois outros bits retêm tanto dados de comutador rápido (FSW_DAT) como parte de uma amostra U ou V (amostrada a eof^). Os valores FSW_DAT indicam qual o tipo de campo que foi escrito na RAM video. Uma vez que há dois campos de dados armazenados na RAM video 350, e toda a RAM video 350 é lida durante o período de visionamento, ambos os campos são lidos durante a exploração de visionamento. 0 circuito PIP 301 determinará qual o campo que será extraído da memória para ser visionado através da utilização dos dados de comutador rápido. O circuito PIP lê sempre o tipo de campo oposto ao que está a ser escrito para ultrapassar um problema de rotura de movimento. Se o tipo de campo lido é do tipo oposto ao visionado, então o campo par armazenado na RAM video é invertido por eliminação da linha de topo do campo quando o campo é extraído da memória. 0 resultado é que a imagem pequena mantém entrelaçamento correcto sem uma rotura de movimento.

O circuito relógio/sincronismo 320 gera sinais de leitura, escrita e permissão necessários para operar as FIFO 354, 356 e 358. As FIFO para os canais principal e auxiliar são permitidas para escrever dados em armazenamento para aquelas porções de cada linha video que é requerida para visionamento subsequente. Dados são escritos de um dos canais principal ou auxiliar, mas não de ambos, como necessário para combinar dados de cada fonte na mesma linha ou linhas video do visionamento. A FIFO 354 do canal auxiliar é escrita sincronamente com o sinal video auxiliar, mas é extraído da memória sincronamente com o sinal video principal. Os componentes do sinal video principal são extraídos das FIFO 365 e 358 sincronamente com o sinal video principal, e são extraídos da memória sincronamente com o video principal. Quantas vezes a função de leitura é comutada para trás e para a frente entre os canais principal e auxiliar é uma função do particular efeito especial escolhido.

Geração de diferentes efeitos especiais tal como

647

RCA 86 376

-41imagens lado-a-lado cortadas é conseguida através da manipulação dos sinais de controlo de permissão de escrita e leitura para a memória de linha FIFO. 0 processo para este formato de visionamento é ilustrada nas figuras 7 e 8. No caso de imagens visionadas lado-a-lado cortadas, o sinal de controlo de permissão de leitura (WR_EN_AX) para 2048 X 8 FIFO 354 do canal auxiliar está activo para (1/2)*(5/12) = 5/12 ou aproximadamente 41% do período de linha activo de visionamento (aceleração posterior), ou 67% do período de linha activo do canal auxiliar (aceleração anterior), como mostrado na figura 7. Isto corresponde aproximadamente a 33% de corte (aproximadamente 67% da imagem activa) e a expansão interpoladora do sinal por 5/6. No canal video principal, mostrado na parte superior da figura 8, o sinal de controlo de permissão de escrita (WR_EN_MN_Y) para os 910 X 8 FIFO 356 e 358 está activo para (l/2)*(4/3) = 0.67 ou 67% do período de linha activo de visionamento. Isto corresponde aproximadamente a 33% de corte e a uma relação de compressão de 4/3 sendo executada no canal video principal pelos 910 X 8 FIFO.

Em cada uma das FIFO, os dados video são retidos para serem extraídos activa de tempo determinada pelo do modo cortado num ponto particular no tempo. A região em que os dados podem ser extraídos da FIFO é formato de visionamento escolhido. No exemplo lado-a-lado mostrado, o video de canal principal é visionado na metade esquerda do visor e o video de canal auxiliar é visionado na metade direita do visor. As porções video arbitrárias das formas de onda são diferentes para os canais principal e auxiliar como ilustrado. 0 sinal de controlo de permissão de leitura (RD_EN_MN) do canal principal 910 X 8 FIFO está activo para 50% do período de linha activo de visionamento do início de visionamento com o começo do video activo, imediatamente a seguir à cobertura traseira video. 0 sinal de controlo de permissão de leitura do canal auxiliar (RD_EN_AX) está activo para os outros 50% do período de linha activo de visionamento começando com a aresta descendente do sinal RD_EN_MN e acabando com o início da cobertura frontal video do canal principal. Pode ser notado que

647

RCA 86 376

-42sinais de controlo de permissão de escrita são síncronos com os seus respectivos dados de entrada FIFO (principal ou auxiliar) enquanto que os sinais de controlo de permissão de leitura são síncronos com o video de canal principal.

formato de visionamento mostrado na figura l(d) é particularmente desejável uma vez que permite duas imagens de campo quase preenchidas sejam visionadas num formato lado-a-lado. 0 visionamento é particularmente efectivo e apropriado para um visor de relação de visionamento de formato largo, por exemplo 16 x 9. A maioria dos sinais NTSC são representados num formato 4 x 3, o qual corresponde é claro a 12 x 9. Duas imagens NTSC de relação de visionamento de formato 4x3 podem ser apresentadas no mesmo visor de relação de visionamento de formato 16 x 9, tanto cortando as imagens 33% como comprimindo as imagens 33%, e introduzindo distorção de relação de aspecto. Dependendo da preferência do utilizador, a relação do corte de imagem por distorção de relação de aspecto pode ser regulada em qualquer sítio dentro dos limites de 0% a 33%. Como exemplo, duas imagens lado-a-lado podem ser apresentadas como 16,7% comprimidas e 16,7% cortadas.

O tempo de visionamento horizontal para um visor de relação de visionamento de formato 16 x 9 é o mesmo que para um visor de relação de visionamento de formato 4x3, porque ambos têm comprimento de linha nominal de 62,5 microssegundo.. Em conformidade, um sinal video NTSC tem de ser acelerado por um factor de 4/3 para preservar uma relação de aspecto correcta, sem distorção. 0 factor de 4/3 é calculado como relação dos dois formatos de visionamento;

4/3 = (16/9) / (4/3)

Interpoladores variáveis são utilizados de acordo com aspectos deste invento para acelerar os sinais video. No passado, FIFO tendo relações de relógio diferentes nas entradas e saídas foram usados para realizar uma função semelhante. Por via de comparação, se dois sinais NTSC de relação de

647

RCA 86 376

43visionamento de formato 4x3 são visionados num visor simples de relação de visionamento de formato de 4 x 3, cada imagem tem de ser distorcida ou cortada, ou alguma combinação delas, de 50%. Uma aceleração comparável à necessária para uma aplicação de écran largo é desnecessária.

647

RCA 86 376

Claims (3)

1. REIVINDICAÇÕES

   1 - Circuito caracterizado por compreender:

   meios para comprimirem e expandirem dados de luminância video, incluindo uma primeira memória de linha;

   uma segunda memória de linha para dados de crominância video;

   meios de controlo, para gerarem respectivos sinais de temporização, a escrita de dados nas ditas memórias de linha e para leitura de dados das ditas memórias de linha; e um circuito de retardo de temporização para os ditos meios de controlo, tendo modos de operação de compressão e expansão video, em que o dito modo de compressão a leitura da dita memória de linha é retardada em relação à escrita da dita segunda memória de linha, e durante o dito modo de expansão a escrita da dita primeira memória de linha é retardada em relação à escrita da dita segunda memória de linha, ou a leitura da dita segunda memória de linha é retardada em relação à escrita da dita segunda memória de linha.
2. 2 - Circuito de acordo com a reivindicação 1, caracterizado por compreender adicionalmente meios para controlarem a duração dos ditos retardos de temporização numa gama dos valores seleccionáveis.
3. 3 - Circuito de acordo com a reivindicação 1, caracterizado por as ditas memórias de linha serem dispositivos de primeiro entrado, primeiro saído (FIFO), tendo acessos de escrita e leitura, independentemente permitidos.

   Por THOMSON CONSUMER ELECTRONICS, INC =0 AGENTE OFICIAL=

   1/13

   ..-φΤΓ·

   4X3 4X3 I 4X3 4X3 4X3 4X3 4X3 4X3 4X3 4X3 CO X 4X3

   FIG. 1(g) FIG. 1(h) FIG. 1(i)

   Ρβ-ικείί^ο * ρβΐΗβΙΠ-Ο A

   ΜίίΙβΦ ra .7

   FIG. 5 #