JPH05507595A - ビデオシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 並置テレビジョン画面 この発明は異なる信号源からの実質的に等しいサイズの画面を並べて表示するこ とができるテレビジョンの分野に関し、特に、ワイド表示フォーマット比のスク リーンを有するテレビシランに関するものである。今日のテレビジョンのほとん どのものは、水平な幅対垂直の高さが４４３のフォーマット表示比を持っている 。ワイドフォーマット表示比は映画の表示フォーマット比、例えば１６：９によ り近く対応する。この発明は直視型テレビジョン及び投写型テレビジタンの両方 に適用可能である。

４．３、しばしば４×３とも称するフォーマット表示比を持つテレビジョンは、 単一のビデオ信号源と複数のビデオ信号源を表示する方法に限界がある。実験的 なものを除いて、商業放送局のテレビジタン信号の伝送は４×３のフォーマット の表示比で放送される。多くの視聴者は、４×３表示フォーマットは、映画に関 係するより広いフォーマット表示比よりも良くないと考える。ワイドフォーマッ ト表示比のテレビジョンは、より心地よい表示を行うだけでなく、ワイド表示フ ォーマットの信号源を対応するワイド表示フォーマットで表示することができる 。映画は、切り詰められたり、歪められたりすることな（、映画のように見える 。ビデオ源は、例えばテレンネ装置によってフィルムからビデオに変換される場 合、あるいは、テレビシコンのプロセッサによっても、切り詰める必要がない。

ワイド表示フォーマット比のテレビジョンは、通常の表示フォーマット信号とワ イド表示フォーマット信号の両方を種々の形で表示すること、及びこれらのフォ ーマットの信号を多画面表示の形で表示するのに適している。

しかし、ワイド表示比のスクリーンを用いることには多くの問題が伴う。そのよ うな問題の中で一般的なものには、複数の信号源の表示フォーマット比の変更、 非同期ではなるが同時表示されるビデオ信号源から一致したタイミング信号を生 成すること、多画面表示を行うための、複数信号源間の切換え、圧縮データ信号 から高解像度の画面を生成することがある。このような問題は、この発明による ワイドスクリーンテレビジョンにおいて解決される。この発明の種々の構成によ るワイドスクリーンテレビジョンは、同じまたは異なるフォーマット比を有する 単−及び複数ビデオ信号源から高解像度の単−及び複数画面表示を、選択可能な 表示フォーマット比で表示できる。

広い表示フォーマット比を持つテレビジ３ンは、飛越し、及び非飛越しの両方で 、かつ、基本的な、即ち、標準の水平走査周波数及びその倍数の両方でビデオ信 号を表示するテレビジョンシステムに実施できる。例えば、標準ＮＴＳＣビデオ 信号は、各ビデオフレームの、各々が約１５．７３４Ｈｚの基本的、即ち、標準 水平走査周波数のラスク走査によって生成される相続くフィールドをインクレー スすることにより表示される。ビデオ信号に関する基本的走査周波数は、ｆｗ− １ｆ＋＋あるいはＩＨというように種々の呼び方がなされる。１ｆ＋＋信号の実 際の周波数はビデオの方式が異なれば変わる。テレビジョン装置の画質を改善す る努力によって、ビデオ信号を順次に非飛越しで表示するためのシステムが開発 された。順次走査では、各表示フレームは、飛越しフォーマットの２つのフィー ルドの１つを走査するために割り当てられた時間と同じ時間で走査する必要があ る。フリッカのないＡＡ−ＢＢ表示は、各フィールドを連続して２度走査するこ とを要する。それぞれの場合において、水平走査周波数は標準の水平周波数の２ 倍としなければならない。

このような順次走査表示あるいは無フリッカ表示用の走査周波数は、２ｆやとか ２Ｈとか色々な呼び方がされている。例えば、米国の標準による２ｆａ走査周波 数は、約３１．４６８Ｈｚである。

通常のフォーマット表示比を有するテレビジョン装置を、例えば２つのビデオ源 からの複数画面の表示が行えるようにすることかできる。これらのビデオ源は、 テレビジョンのチューナ、ビデオカセットレコーダのチューナ、ビデオカメラそ の他である。しばしば画面的画面（ピクチャ・イン・ピクチャ）（ＰｆＰ）と称 されるモードでは、テレビジョンのチューナか、スクリーンあるいは表示領域の 大部分を占める画面を供給し、副ビデオ源が、概して、大きい方の画面の墳界内 に入る小さい挿入画面を供給する。ワイドスクリーンテレビジョン装置における ＰＮＰ表示モードが第１図（Ｃ）に示されている。多くの場合、挿入画面は多数 の異なる位置に配置させることができる。別の表示モードは、しばしばチャンネ ル走査と呼ばれるもので、各々が異なるチャンネル源から供給される多数の小さ な画面が、静止画面（フリーズフレーム）合成（モンタージュ）として、スクリ ーンを埋める。この場合、少な（ともサイズに関して主となる画面はない。ワイ ドスクリーンテレビジジン装置におけるチャンネル走査表示モードが第１図（１ ）に示されている。ワイドスクリーンテレビジョン装置では、この他の表示モー ドも可能で、その１つは画面外画面（ピクチャ・アウトサイド・ピクチャ）（Ｐ ＯＰ）と呼ばれるものである。このモードでは、数枚の挿入副画面が主画面と共 通の境界を共有するようにできる。ワイドスクリーンテレビジョン装置における ＰＯＰモードを第１図（ｆ）に示す。ワイドスクリーンテレビジョンに特に遺し たもう一つのモードは、異なるビデオ源、例えば、２つの異なるチャンネルから の実質的に同じサイズの並置（サイド・パイ・サイド）画面である。このモード を２つの４：３ビデオ源に対するワイドスクリーンテレビジョンについて第１図 （ｄ）に示す。このモードはＰＯＰモードの特殊なケースと考えることができる 。

水平走査は、ワイドスクリーンテレビジョン装置においては、通常のテレビジョ ン装置の場合と同じ時間で行われる。しかし、水平走査の距離はワイドスクリー ンテレビジョンの場合の方が大きい。そのために、画面が水平方向に伸び、表示 画面中の画像に相当なアスペクト比歪みが生じてしまう。従って、通常の４＝３ 表示フォーマット比のビデオ信号を、例えば、１６：９のフォーマット表示比を 持つような、ワイドスクリーンテレビジョン装置上に表示する時には、問題が生 じる。これらの特定のフォーマット表示比では、４／３の係数で水平方向の伸び 、即ち、伸張が生じる。これは、例えば、ＰＩＦあるいはＰＯＰのように、４： ３表示フォーマット比を持つ画面を主画面及び１１画面として表示する際の１つ の問題である。また、これは、主画面が、テレビジョン装！の表示手段に合致す る１６：９のフォーマット表示比を持つビデオ信号源からのものである場合にお いてもＰＩＦ及びＰＯＰモードで＆’Ｊｊ［となる。

通常のテレビジョン装置においてＰＩＦ及びチャンネル走査を実現できる、一般 に画面白画面プロセッサと呼ばれることもあるデジタル回路がある。このような 画面白画面プロセッサの１つは、ｃｐ＋ｐチップと呼ばれ、トムソン・コンシュ ーマ・エレクトロニクス・インコーホレイテッドから入手できる。このｃｐｒｐ チップは、インディアナ州インディアナポリスのトムソン・コンシューマ・エレ クトロニクス・インコーホレイテッドから入手できるｒＴｈｅ　ＣＴＣ１４０Ｐ ｉｃｔｕｒｅ　ｉｎ　Ｐｉｃｔｕｒｅ　（ＣＰＩＰ）Ｔｅｃｈｎｉｃａｌ　Ｔｒ ａｉｎｉｎｇ　Ｍａｎｕａｌ　（ＣＴＣ１４０画面内画面（ＣＰＩＰ）技術トレ ーニングマニュアル）ノに更に詳しく記載されている。このような画面白画面プ ロセッサは、例えば、ＰＩＦＳＰＯＰ及びチャンネル走電などの特殊な表示モー ドをワイドスクリーンテレビジョン装置で実施するには不適である。副ビデオ源 からこのような画面白画面プロセッサによって生成された副画面を外部スピード アップ回路を用いずに、ワイドスクリーンテレビジョン装置で表示すると、副画 面は前述したように幾何学形状的歪みを受けてしまう。直視型であれ、当写型で あれ、広い映像管の広い水平走査のために、この副画面は４７３倍の水平方向の 伸張を呈する。外部スービードアップ回路゛　を用いた場合には、ＷＩＪｉｌ！ ｉ面はアスペクト比歪みを伴うことなく表示されるが、スクリーン全体、あるい は、副表示用として割当てられたスクリーンの部分を満たすことはない。

ワイドスクリーンテレビジョンには、ビデオ信号、例えば、副ビデオ信号を、後 で表示した時に副画面が全く画像アスペクト比歪みを呈することがないような形 に歪ませるための信号プロセッサが設けられる。この歪みは、非対称圧縮として 実施される。圧縮係数は、副ビデオ信号とワイドスクリーンテレビジョン装置の 相対的な表示フォーマット比によって決まる。１６：９のフォーマット表示比を 有するテレビジ璽ン装置に４＝３の表示フォーマット比を有する副ビデオ信号を 表示するために、副画面は、水平方向に４：１の係数で圧縮され、垂直方向には ３：ｌの係数で圧縮される。異なる表示フ才一マット比、例えば、２：１、を有 するテレビジョン装置では、水平圧縮係数は垂直圧縮係数の１．５倍となろう。

この非対称圧縮により幾何学的に歪んだ画面が生成され、この画面は次いで画面 内画面プロセッサに付設されたビデオメモリに記憶することができる。非対称に 圧縮された副画面が、画面内画面の通常の動作によってメモリから読出されると 、その結果生成される１１画面は、ＰＩＦであろうが、ＰＯＰであろうが、チャ ンネル走査、その他であれ、全くアスペクト比歪みがなく、また、意図した目的 に合致した適正なサイズとなる。この広いテレビジョン映像管での走査ゆよって 行われる水平伸張は、ビデオメモリに記憶される舵に施された余分な圧縮、即ち 、非対称な部分を丁度打ち消す。

発明の構成による並置（サイド・パイ・サイド）画面のビデオ表示システムは、 それぞれ第１と第２の画面を表す第１と第２のビデオ信号を、互いに高いレベル と低いレベルの量子化解像度で量子化するためのアナログ−デジタル変換器を含 んでいる。これらのアナログ−デジタル変換器は互いに異なるサンプリング周波 数で動作することができる。低いほうのサンプリング周波数の信号によって表さ れる画面は、他方の画面に対してサブサンプルされたように見える。ビデオ表示 器は第１のビデオ信号に同期している。第２のビデオ信号は第１のビデオ信号に 同期している。信号処理回路が第１と第２のビデオ信号を、それぞれビデオ表示 器よりも小さいサイズで第１と１２の画面を表すように変更する。多重化（マル チプレクス）回路が、上記画面を並置表示するために処理されたビデオ信号を合 成する。量子化解像度増強回路が、低いはうレベルの量子化解像度のビデオ信号 の感知される画質を改善する。並置画面は実質的に画像アスペクト比歪みなしで 表示することができ、また、切り詰め（ｃ　ｒｏｐｐ　ｉｎｇ）及び画像アスペ クト比歪みの相対量を異ならせて表示できる。

発明の構成による並置画面の同期化用のビデオ表示システムは、第１の画面の第 １のビデオ信号源と第２の画面の第２のビデオ信号源とを備えている。第１の信 号プロセッサが′Ｍｌのビデオ信号をスピードアップする。ビデオ表示器は第１ のビデオ信号に同期化されている。第２のビデオ信号は＊１のビデオ信号とビデ オ表示器に対し垂直同期化されている。第２のビデオ信号はフィールドメモリ中 で、フィールド期間の一部に相当する長さだけ遅延される。第２の信号プロセッ サが同期した第２のビデオ信号をスピードアップする。第１と第２のビデオ信号 は画面の並置表示のために組合わされる。第１と系２のビデオ信号はそれぞれ第 １と第２の表示フォーマット比を持っており、また、ビデオ表示器は第１と第２ の表示フォーマット比の各々よりも大きな第３の表示フォーマット比を持ってい る。第１と第２の表示フォーマット比が、各々、約４＝３であり、第３の表示フ ォーマント比が約１６：９であれば、並置画面の各々は約８：９のフォーマット 表示比で表示できる。ビデオ信号の各々が約４／３の係数でスピードアップされ 、水平に約ｌ／３の係数で切り詰められるとすると、並置画面の各々は実質的に アスペクト比歪みなしで表示される。

第１図（ａ）〜（ｉ）は、ワイドスクリーンテレビジョンの種々の表示フナ−マ ットの説明に有用である。

第２図は、この発明の種々の、態様に従うワイドスクリーンテレビジョンの２ｆ ＋＋の水平走査で動作するようにしたもののブロック図である。

第３図は、第２図に示すワイドスクリーンプロセッサのブロック図である。

第４図は、この発明の態様によるワイドスクリーンテレビジョンで、１ｆ＋＋の 水平走査で動作するようにされたもののブロック図である。

第５図は、箪４図に示すワイドスクリーンプロセッサのブロック図である。

１に６図は、箪３図と第５図に共通のワイドスクリーンプロセッサをさらに詳細 に示すブロック図である。

第７図は、第６図に示す画面内画面プロセッサのブロック図である。

第８図は、策６図に示すゲートアレーのブロック図で、主信号路、副信号路、出 力信号路を示している。

第９図と第１０図は、充分に切り詰めた信号を用いた第１図（ｄ）に示す表示フ ォーマットの発生の説明に用いるタイミング図である。

第１１図は、第８図の主信号路をより詳細に示すブロック図である。

第１２図は、第８図の副信号路をより詳細に示すブロック図である。

第１３図は、第７図の画面内画面プロセッサのタイミング−制御部のブロック図 である。

箪１４図は、１　ｒ、ｌ−２ｆＭ変換における内部２ｆや信号を発生する回路の ブロック図である。

第１５図は、第２図に示す偏向回路用の組合わせブロック及び回路図である。

第１６図は、第２図に示すＲＧＢインターフェースのブロックである。

第１図のそれぞれは、この発明の異なる構成に従って実現できる単−及び複数画 面表示フォーマットの種々の組合わせの中のいくつかのものを示す。説明のため に選んだこれらのものは、この発明の構成に従うワイドスクリーンテレビジョン を構成するある特定の回路の記述を容易にするためのものである。図示と、説明 の便宜上、一般に、ビデオ源、あるいは、ビデオ信号に関する通常の表示フォー マットの幅対高さ比は４ｘ３であるとし、一般に、ビデオ源、あるいは、ビデオ 信号に関するワイドスクリーン表示フォーマットの幅対高さ比は、１６Ｘ９であ るとする。この発明の構成は、これらの定義によって制限されるものではない。

第１図（ａ）は、４×３の通常のフォーマットの表示比を有する直視型、あるい は、投写型テレビジョンを示す。１６×９フオ一マツト表示比画面が４×３フオ 一マツト表示比儒号として伝送される場合は、上部と下部に黒のバーが現れる。

これを一般に郵便受け（レターボックス）フォーマットと呼ぶ。この場合、観察 される画面は表示に使用できる表示面積に関して小さい。別の方法としては、１ ６×９フオ一マツト表示比の源が伝送に先立って変換されて、４×３フオ一マツ ト表示器の観察面の垂直方向を満たすようにされる。しかし、その場合は、かな りの情報が左及び／または右側から切捨てられてしまう。さらに別の方法では、 郵便受はフォーマ・ットを水平方向には引伸ばさずに、垂直方向に引伸ばすこと ができるが、こうすると、垂直方向に引伸ばしたことにより歪みが生ずる。これ らの３つの方法のどれも特に魅力的であるとはいえない。

第１図（ｂ）は１６×９のスクリーンを示す。１６Ｘ９のフォーマットの表示比 のビデオ源は、切り詰めすることなく、歪みを伴うことなく完全に表示される。

１６×９フオ一マツト表示比の郵便受は画面（これは、元来４Ｘ３フオ一マツト 表示比信号であるが）は、充分な垂直解像度を有する大きな表示を行うように、 線倍化（ラインダブリング）または線追加（ラインアデイシ３ン）によって順次 走査される。この発明によるワイドスクリーンテレビジョンは、主ビデオ源、！ ｌＩビデオ源、あるいは外部ＲＧＢ源に関係なく、このような１６×９フオ一マ ツト表特表千５−５０７５９５　（５） 水比信号を表示できる。

第１図（Ｃ）は、４×３フオ一マツト表示比の挿入画面が挿入表示されている１ ６×９フオ一マツト表示比の主信号を示す。主及び副のビデオ信号が両方共、１ ６×９フオ一マツト表示比源である場合は、挿入画面も１６×９フオ一マツト表 示比を持つ。挿入画面は多数の異なる位置に表示することができる。

第１図（ｄ）は、主及び副ビデオ信号が同じサイズの画面として表示されている 表示フォーマットを示す。各表示領域は８×９のフォーマット表示比を有し、こ れは、当然ながら、１６×９とも４Ｘ３とも異なる。このような表示領域に、水 平あるいは垂直歪みを伴うことなく４Ｘ３フオ一マツト表示比源を表示するため には、信号の左及び／または右側を切り詰めねばならない。画面を水平方向に詰 込む（ｓｑｕｅｅｚｅ＞ことによるある程度のアスペクト比歪みを我慢するなら 、画面のもっと多（の部分を表示できる。水平方向の詰め込みの結果、画面中の 事物は垂直方向に細長くなる。この発明のワイドスクリーンテレビジョンは、ア スペクト比歪みを全く伴わない最大の切り詰め処理から最大のアスペクト比歪み を伴う無切り詰めまでの、切り詰めとアスペクト比歪みの任意の組合わせを行う ことができる。

副ビデオ信号処理路のデータサンプリング制限があると、主ビデオ信号からの表 示と同じ大きさの高解像変面面の生成が複雑になる。このような複雑化を解消す るために種々の方法を開発できる。

第１図（ｅ）は、４×３フオーマツトの表示比画面が１６×９フオ一マツト表示 比スクリーンの中央に表示されている表示フォーマットを示す。黒色のバーが左 右両側に現れている。

第１図（ｆ）は、１つの大きな４×３フオ一マツト表示比画面と３つの小さい４ ×３フオ一マツト表示比画面が同時に表示される表示フォーマットを示す。大き い画面の周辺の外側の小さい画面は、時には、ＰＩＦ、即ち、画面内画面（ｌｌ 子画面）ではなく、ＰＯＰ、即ち、画面外画面と呼ばれる。ＰＩＦまたは画面内 画面（ピクチャ・イン・ピクチャ）という語は、この明細書中では、これら２つ の表示フォーマットに用いられている。ワイドスクリーンテレビジョンに２つの チューナが設けられている場合、両方共内部に設けられている場合でも１つが内 部に、１つが外部、例えば、ビデオカセットレコーダに設けられている場合でも 、表示画面の中の２つは、ビデオ源に従ってリアルタイムで動きを表示できる。

残りの画面は静止画面フォーマットで表示できる。さらにチューナと副信号処理 路とを付加すれば、３以上の動画面を表示できることは理解できよう。また、大 画面と３つの小画面の位置を第１図（ｇ）に示すように切換えることも可能であ る。

第１図（ｈ）は、４×３フオ一マツト表示比画面を中央に表示して、６つの小さ い４×３フオ一マツト表示比画面を両側に縦列に表示した別のものを示す。上述 した７オーマプトと同様、２つのチューナを備えたワイドスクリーンテレビジョ ンであれば、２つの動画面を表示できる。そして、残りのｌｌｉｌ面は静止画面 フォーマットで表示されることになる。

第１図（ｉ）は、１２の４Ｘ３フオ一マツト表示比画面の基盤目状表示フォーマ ットを示す。このような表示フォーマットは、特に、チャンネル選択ガイドに適 しており、その場合、各画面は異なるチャンネルからの少なくとも静止した画面 である。前の例と同様、動きのある画面の数は、利用できるチューナと信号処理 路の数によって決まる。

第１図に示した種々のフォーマットは一例であって、限定的なものではなく、残 りの図面に示され、以下に詳述するワイドスクリーンテレビジョンによって実現 できる。

この発明の構成によるワイドスクリーンテレビジタンで、２ｆ＋＋水平走査用と されたものの全体的なブロック図が第２図に示されており、全体をｌＯで示され ている。

テレビジョン１０は、概略的に言えば、ビデオ信号入力部２０、シャーシまたは ＴＶマイクロブロセフサ２１６−、ワイドスクリーンプロセッサ３０．１ｆ＊− ２ｆ＋＋変換器４０、偏向回路５０、ＲＧＢイ：ｚタフエース６０、ＹＵＶ−Ｒ ＧＢ変換器２４０．映像管駆動回路２４２、直視型または投写型る機能ブロック へのグループ化は、説明の便宜を図るためのものであって、このような回路相互 間の物理的位置関係を限定することを意図するものではない。

ビデオ信号入力部２０は、異なるビデオ源からの複数の複合ビデオ信号を受信す るようにされている。ビデオ信号は主ビデオ信号及び副ビデオ信号として、選択 的に切換えることができる。ＲＦスイッチ２０４は２つのアンテナ入力ＡＮＴ　 １とＡＮＴ２を持っている。これらの入力は無線放送アンテナによる受信とケー ブルからの受信の両方のための入力を表わす。ＲＦスイッチ２０４は、第１のチ ューナ２０６と第２のチューナ２０８に、どちらのアンテナ入力を供給するかを 制御する。第１のチューナ２０６の出力は、ワンチップ２０２への入力となる。

ワンチップ２０２は、同調制御、水平及び垂直偏向制御、ビデオ制御に関係する 多数の機能を果たす。図示のワンチップは産業用のＴ　Ａ、　７７７７である。

第１のチューナ２０６からの信号からワンチップで生成されたベースバンドビデ オ信号ＶＩＤＥＯＯＵＴはビデオスイッチ２００とワイドスクリーンプロセッサ ３０のＴＶ１入力への入力となる。ビデオスイッチ２００への他のベースバンド ビデオ入力はＡＵＸｌとＡ、　Ｕ　Ｘ　２で示されている。これらの入力は、ビ デオカメラ、レーザディスクプレーヤ、ビデオテーププレーヤビデオゲーム等に 用いることができる。ンヤーシまたはＴＶマイクロプロセッサ２１６によって制 御されるビデオスイッチ２００の出力は５ＷＩＴＣＨＥＤ　ＶＩＤＥＯと示され ている。この５ＷＩＴＣＨＥＤ　ＶｒＤＥＯ１ｔワイドスクリーンプロセッサ３ ０へ別の入力として供給される。

第３図を参照すると、スイッチＳＷＩワイドスクリーンプロセッサは、Ｙ／Ｃデ コーダ２１０への入力となるＳＥＬ　ＣＯＭＰ　０ＵＴＩ：”デオ信号として、 ＴＶＩ信号と５ＷｒＴｃＨＥＤ　ＶｒＤＥＯ信号の一方を選択する。

Ｙ／Ｃデコーダ２１０は適応型線くし形フィルタの形で実現できる。Ｙ／Ｃデコ ーダ２１０へは、さらに２つのビデオｌｌ５Ｉと８２も入力される。Ｓｌと８２ の各々は異なる３−ＶＨ３源を表わし、各々、別々のルミナンス信号及びクロミ ナンス信号から成っている。いくつかの適応型線くし形フィルタでＹ／Ｃデコー ダの一部として組込まれているような、あるいは、別のスイッチとして実現して もよいスイッチがＴＶマイクロプロセッサ２１６に応答して、ＹＭ及びＣＩＮと して示した出力として、一対のルミナンス及びクロミナンス信号を選択する。選 択された対をなすルミナンス及びクロミナンス信号は、その後は、主信号として 見なされ、主信号路に沿って処理される。−Ｍあるいは−ＭＮを含む信号表記は 主信号路を表わす。クロミナンス信号ＣＩＮはワイドスクリーンプロセッサによ って、再びワンチップに返され、色差信号ＵＭ及びＶＭが生成される。ここで、 Ｕは（Ｒ−Ｙ）と同等のものを表わし、■は（Ｂ−Ｙ）と同等である。ＹＭ、Ｕ Ｍ及びＶＭ倍信号、その後の信号処理のために、ワイドスクリーンプロセッサで デジタル形式に変換する。

機能的にはワイドスクリーンプロセッサ３０の一部と定義される第２のチューナ ２０８がベースバンドビデオ信号ＴＶ２を生成する。スイッチＳＷ２が、Ｙ／Ｃ デコーダ２２０ヘノ入力として、ＴＶ２信号、！：５ＷＩＴＣＨＥＤＶＩＤＥ○ 信号の１つを選ぶ。Ｙ／Ｃデコーダ２２０は適応型線くし形フィルタとして実施 できる。スイッチＳＷ３、！：ＳＷ４が、Ｙ／Ｃデコーダ２２０のルミナンス及 びクロミナンス出力と、それぞれＹ　ＥＸＴとＣＥＸＴで示す外部ビデオ源のル ミナンス及びクロミナンス信号の一方を選択する。Ｙ　ＥＸＴ及びＣＥＸＴ信号 は、５−ＶＨ３入力Ｓ１に対応する。Ｙ／Ｃデコーダ２２０とスイッチＳＷ３と ＳＷ４は、いくつかの適応型線くし形フィルタで行われているように、組合わせ てもよい。スイッチＳＷ３とＳＷ４の出力は、この後は、副信号と考えられて、 副信号路に沿って処理される。選択されたルミナンス出力はＹＡとして示されて いる。−Ａ、ＡＸ及び−ＡＵＸを含む信号表記は副信号路に関して用いられてい る。選択されたクロミナンスは色差信号ＵＡとＶＡに変換される。ＹＡ傷信号Ｕ Ａ傷信号びＶ−Ａ信号は、その後の信号処理のためにデジタル形式に変換される 。主及び副信号路中でビデオ信号源の切換えを行う構成により、異なる画面表示 フォーマットの異なる部分についてのビデオ源選択をどのようにするかについて の融通性が大きくなる。

ＹＭに対応する複合同期信号ＣＯＭＰ　５ＹＮＣがワイドスクリーンプロセッサ から同期分離器２１２に供給される。水平及び垂直同期成分ＨとＶが垂直カウン トダウン回路２１４に入力される。垂直カウントダウン回路はワイドスクリーン プロセッサ３０に供給されるＶＥＲＴＴＣＡＬ　ＲＥＳＥＴ（垂直リセット）信 号を発生する。

ワイドスクリーンプロセッサは、ＲＧＢインタフェース６０に供給される内部垂 直リセット出力信号ｒＮＴ　ＶＥＲＴ　ＲＳＴ　ＯＵＴを発生する。ＲＧＢイン タフニース６０中のスイッチが、内部垂直リセット出力信号と外部ＲＧＢ源の垂 直同期成分との間の選択を行う。このスイッチの出力は偏向回路５０に供給され る選択された垂直同期成分ＳＥＬ　ＶＥＲＴ　５ＹＮＣである。副ビデオ信号の 水平及び垂直同期信号は、ワイドスクリーンプロセッサ中の同期分離器２５０に よって生成される。

Ｉｆに一２ｆに変換器４０は、飛越し走査ビデオ信号を順次走査される非飛越し 信号に変換する働きをする。例えば、水平線の各々が２度表示されるとか、ある いは、同じフィールド中の隣接水平線の補間によって付加的な水平線の組が生成 される。いくつかの例においては、前の線を用いるか、補間した線を用いるかは 、隣接フィールドまたは隣接フレーム間で検出される動きのレベルに応じて決め られる。変換回路４０はビデオＲＡＭ４２０と関連して動作する。ビデオＲＡＭ は、順次表示を行うために、フレームの１またはそれ以上のフィールドを記憶す ＸＩ　ｆ＝　メ＋、：　用インｔＬ　ル。Ｙ　２　ｆ　ｗ　、　Ｕ　２　ｆ　ｕ 及びＶ−２ｆ、信号としての変換されたビデオデータはＲＧＢインタフェース６ ０に供給される。

第１６図に詳細に示されているＲＧＢインタフェース６０は、ビデオ信号入力部 による表示のための、変換ビデオデータまたは外部ＲＧＢビデオデータの選択を 可能とする。外部ＲＧＢ信号は２ｆ＋＋走査用に適合させられたワイドフォーマ ット表示比信号とする。主信号の垂直同期成分はワイドスクリーンプロセッサに よってＲＧＢインク７　エースニ対し、ｒＮＴ　ＶＥＲＴ　Ｒ３Ｔ　ＯＵＴとし て供給されて、選択された垂直同期（ｆ　ｖ＠またはｆ　Ｗｅｓｔ）を偏向回路 ５０に供給できるようにする。このワイドスクリーンテレビジョンの動作によっ て、内部／外部Ｍ御信号ＴＮＴ／ＥＸＴを発生させて、外ＨＲＧＢ信号の使用者 による選択を可能とする。しかし、このような外部ＲＧＢ信号が存在しない場合 に、外部ＲＧＢ信号入力を選択すると、ラスタの垂直方向の崩壊、及び、陰極線 管または投写型管の損傷が生じる可能性がある。従って、ＲＧＢインタフェース 回路は存在しない外部ＲＧＢ入力の選択を無効とするために、外部同期信号を検 出する。ＷＳＰマイクロプロセッサ３４０も、外部ＲＧＢ信号に対するカラー及 び色調制御を行う。

ワイドスクリーンプロセッサ３０は、副ビデオ信号の特殊な信号処理を行うピク チャ・イン・ピクチャプロセッサ３２０を含んでいる。画面内画面という用語は 、時には、ＰＩＦあるいはビクス・イン・ビクス（ｐｉｘ−ｉｎ　ｐｉｘ）と省 略される。ゲートアレー３００が、第１図（ａ）〜第１図（ｉ）の例で示されて いるような、種々の表示フォーマットで主及び副ビデオ信号データを組合わせる 。画面内画面プロセッサ３２０とゲートアレー３００はワイドスクリーンマイク ロプロセッサ（ＷＳＰ　μＰ）３４（ｌの制御下にある。マイクロプロセッサ３ ４０は、直列バスを介してＴＶマイクロプロセッサ２１６に応動する。この直列 バスは、データ、クロック信号、イネーブル信号及びリセット信号用の４本の信 号ラインを含んでいる。ワイドスクリーンプロセッサ３０は、また、３レベルの サンドキャッスル（砂で作った城）信号として、複合垂直ブランキング／リセッ ト信号を発生する。あるいは、垂直ブランキング信号とリセット信号は別々の信 号として生成してもよい。複合ブランキング信号はビデオ信号入力部によってＲ ＧＢインタフェースに供給される。

第１５図にさらに詳細に示す偏向回路５０はワイドスクリーンプロセッサから垂 直リセット信号を、ＲＧＢインタフェース６０から選択された２ｆ＋＋水平同期 信号を、また、ワイドスクリーンプロセッサから付加的な制御信号を受けとる。

この付加制御信号は、水平位相合わせ、垂直サイズ調整及び左右ビン調整に関す るものである。偏向回路５０は２「ヨフライバックパルスをワイドスクリーンプ ロセッサ３０、ｌｆ、　２ｆ＋＋変換器４０及びＹＵＶ−ＲＧＢ変換器２４０に 供給する。

ワイドスクリーンテレビ：）Ｍン全体に対する動作電圧は、例えば、ＡＣ主電源 により付勢するようにできる電源７０によって生成される。

ワイドスクリーンプロセッサ３０を第３図により詳細に示す。ワイドスクリーン プロセッサの主要な成分は、ゲートアレー３００、画面白画面回路３０１．アナ ログーデジタル変換器とデジタル−アナログ変換器、第２のチューナ２０８、ワ イドスクリーンプロセッサ・マイクロプロセッサ３４０及びワイドスクリーン出 力エンコーダ２２７である。１ｆ＋＋および２ｆにシャーシの両方に共通のワイ ドスクリーンプロセッサの詳細な部分、例えば、ＰＩＦ回路、が第６図に示され ている。ＰＩＦ回路３０１の重要な部分を構成する画面内画面プロセッサ３２０ は第７図により詳細に示されている。また、第８図には、ゲートアレー３００が より詳細に示されている。第３図に示した、主及び副信号路の部分を構成する多 数の素子については、既に詳細に記述した。

第２のチューナ２０８には、ＩＦ段２２４とオーディオ段２２６が付設されてい る。また、第２のチューナ２０８はＷＳＰ　μＰ　３４０と共に動作する。ｗｓ ｐ　μＰ３４０は入／出力１１０部３４０Ａとアナログ出力部３４０Ｂとを含ん でいる。１１０部３４０Ａは色１ｌｌ（ティント）制御信号とカラー制御信号、 外部ＲＧＢビデオ源を選択するためのＩＮＴ／ＥＸＴ信号、及び、スイッチＳＷ Ｉ〜ＳＷＧ用の制御信号を供給する。１１０部は、また、偏向回路と陰極線管を 保護するために、ＲＧＢインタフェースからのＥＸＴ　５ＹＮＣＤＥＴ信号をモ ニタする。アナログ出力部３４０Ｂは、それぞれのインタフェース回路２５４． ２５６および２５８を通して、垂直サイズ、左右調整及び水平位相用制御信号を 供給する。

ゲートアレー３００は主及び副信号路からのビデオ情報を組合わせて、複合ワイ ドスクリーン表示、例えば、第１図の異なる部分に示されているものの１つを作 る働きをする。ゲートアレー用のクロック情報は、低域通過フィルタ３７６と協 同して動作する位相ロックループ３７４によって供給される。主ビデオ信号はア ナログ形式で、ＹＭ、ＵＭ及びＶ　Ｍテ示した信号として、ＹＵＶ７ｔ−マプト でワイドスクリーンプロセッサに供給される。

これらの主信号は、第６図により詳細に示すように、アナログ−デジタル変換器 ３４２と３４６によってアナログからデジタル形式に変換される。

カラー成分信号は、上位概念的な表記Ｕ及びＶによって示されており、これらは 、Ｒ−Ｙまたは、Ｂ−Ｙ信号、あるいは、■及びＱ信号に付すことができる。シ ステムクロック周波数は１０２４ｆ　＊　１　これは約１６ＭＨｚである、なの で、サンプルされたルミナンスの帯域幅は８ＭＨｚに制限される。Ｕ及びＶ信号 は５０（ｌＫＨｚ、あるいは、ワイドＩについては１．５ＭＨｚに制限されるの で、カラー成分データのサンプルは、１つのアナ口グーデジタル変換器とアナロ グスイッチで行うことができる。このアナログスイッチ、即ち、マルチプレクサ ３４４のための選択線ＵＶ　ＭＵＸは、システムクロックを２で除して得た８Ｍ Ｈｚの信号である。ｌクロック幅の線開始ＳＱＬパルスが、各水平ビデオ線の始 点でこの信号を同期的にＯにリセットする。ついで、ＵＶ　ＭＵＸ線は、その水 平線を通して、各クロックサイクル毎に状態が反転する。

線の長さはクロックサイクルの偶数倍なので、−息切期化されると、ＵＶ　ＭＵ Ｘの状態は、中断されることなく、０、■、ＯＳ　１・・・・と変化する。アナ ログ−デジタル変換器３４２と３４６からのＹ及びＵＶデータストリームは、ア ナログ−デジタル変換器が各々、ｌクロックサイクルの遅延を持っているので、 シフトしている。このデータシフトに対応するために、主信号処理路３０４の補 間器＠弾着からのクロックゲート情報も同じように遅延させられなければならな い。このクロックゲート情報が遅延していないと、削除が行われた時、ＵＶデー タは正しく対をなすように組合わされない。この点は、各ＵＶ対が１つのベクト ルを表すので、重要なことである。１つのベクトルからＵ成分は、他のベクトル からのＶ成分と対にすると、カラーシフトが生じてしまう。先行する対からのＶ サンプルは、その時のリサンプルと共に削除される。このＵｖマルチプレクス法 は、各カラー成分（Ｕ。

■）サンプル対に対して２つのルミナンスサンプルがあるので、２：１−１と称 される。Ｕ及びＶの双方に対するナイキスト周波数はルミナンスのナイキスト周 波数の２分の１に実効的に減じられる。従って、ルミナンス成分に対するアナロ グ−デジタル変換器の出力のナイキスト周波数は８ＭＨｚとなり、一方、カラー 成分に対するアナログ−デジタル変換器の出方のナイキスト周波数は４ＭＨｚと なる。

ＰＩＦ回路及び／またはゲートアレーは、データ圧縮をしても副データの解像度 が増強されるようにする手段を含むことができる。例えば、対（ベアド）ビクセ ル圧縮及びディザリングとディザリングを含む、多くのデータ成端及びデータ回 復構想が開発されている。さらに、ビット数が異なる異なったディザリングシー ケンスや、ビット数が異なる異なった対ビクセル圧縮が考えられている。多数の 特定のデータ減縮及び回復構想の１つをＷＳＰ　μＰ３４０によって選択して、 各特定の画面表示フォーマットについて表示ビデオの解像度を最大にするように することができる。

ゲートアレーは、ＰＩＦＯ３５６と３５８として実現できる線メモリと協同して 動作する補間器を含んでいる。補間器とＦＩＦＯは主信号を必要に応じて再サン プル（リサンプル）するために使用される。別に設けた補間器によって、副信号 を再サンプルできる。ゲートアレー中のクロック及び同期回路が主及び副信号を 組合わせて、ＹＭＸ、Ｕ　ＭＸ及びＶ　ＭＸ成分を有する１つの出力ビデオ信号 を作ることを含む、主及び副の両信号のデータ操作を制御する。上記出力成分は デジタル−アナログ変換器３６０．３６２及び３６４によってアナログ形式に変 換される。ＹＳＵ及びＶで示すアナログ形式の信号は、非飛越し走査への変換の ために、ｌｆｉ　２ｆ、Ｉ変換器４゜に供給される。また、ＹｌＵ及びＶ信号は エンコーダ２２７によってＹ／Ｃフォーマットに符号化されて、パネルのジャッ クに、ワイドフォーマット比出力信号ＹＯＵＴ　ＥＸＴ　／ＣＯＵＴ　ＥＸＴが 生成サレル。スイッチＳＷ５が、エンコーダ２２７のための同期信号を、ゲート アレーからのＣ−Ｃ−８ＹＮｃ−と、ＰＩＦ回路からのＣ５ＹＮＣＡＵＸから選 択する。スイッチＳＷ６は、ワイドスクリーンパネル出力用の同期信号として、 ＹＭとＣ５ＹＮＣＡＵＸのどちらがを選択する。

水平同期回路の部分がより詳細に第１４図に示されている。位相比較器２２８は 、低域通過フィルタ２３ｏ、電圧制御発振器２３２、除算器２３４及びキャパシ タ２３６を含む位相ロックループの一部をなしている。電圧制御発振器２３２は 、セラミック共振器または同等のもの２３８に応動して、３２ｆＮで動作する。

電圧制御発振器の出力は、３２で除算されて、適切な周波数の茶２の入力信号と して位相比較器２２８に供給される。分周器２３４の出力は１ｆｉＲＥＦタイミ ング信号である。３２ｆ＋＋ＲＥＦタイミング信号と１　ｆＮ　ＲＥＦタイミン グ信号は１６分の１カウンタ４００に供給される。２ｆイ出力がパルス幅回路４ ０２に供給される。分周器４００を１ｆ＊ＲＥＦ信号によってプリセットするこ とにより、この分周器は、確実に、ビデオ信号入力部の位相ロックループと同期 的に動作する。パルス幅回路４０２は２　ｆ、−ＲＥＦ信号が、位相比較器４０ ４、例えば、ＣＡ　１３９１が適正な動作を行うようにするために充分なパルス 幅を持つようにする。位相比較器４０４は、低域通過フィルタ４０６と２ｆや電 圧制御発振器４０８を含む第２の位相ロックループの一部を構成している。電圧 制御発振器４０８は内部２ｆｎタイミング信号を発生し、この信号は順次走査さ れる表示器を駆動するために用いられる。位相比較Ｎ４０４への他方の入力信号 は、２ｆ１１フライバツクパルスまたはこれに関係付けられたタイミング信号で ある。位相比較器４０４を含む第２の位相ロックループを用いることは、入力信 号の各ｌｆ９期間内で各２ｆ＋＋走査周期を対称になるようにするために役立つ 。このようにしなかった場合は、ラスタの分離、例えば、ビデオ線の半分が右に シフトし、ビデオ線の半分が左にシフトするというようなことが起きる。

第１５図には、偏向回路５０が詳細に示されている。回路５００は、異なる表示 フォーマットを実現するために必要な垂直過走査の所要量に応じてラスタの垂直 のサイズを調整するために設けられている。線図的に示すように、定電流源５０ ２が垂直ランプキャパシタ５０４を充電する一定量の電流Ｉ　ＲＡＭＦを供給す る。トランジスタ５０６が垂直ランプキャパシタに並列に結合されており、垂直 リセット信号に応じて、このキャパシタを周期的に放電させる。

いかなる調整もしなければ、電流Ｉ　ＲＡＭＦは、ラスタに最大可能な垂直サイ ズを与える。これは、第１図（ａ）に示すような、拡大４×３フオ一マツト表示 比信号源によりワイドスクリーン表示を満たすに必要とされる垂直過走査の大き さに対応する。より小さな垂直ラスタサイズが必要とされる場合は、可調整電流 源５０８が１口針から可変量の電流Ｉ　ＡＤＪを分流させて、垂直ランプキャパ シタ５０４をよりゆっくりと、より小さなピーク値まで充電する。可変電流源５ ０８は、垂直サイズ制御回路によって生成された、例えば、アナログ形式の、垂 直サイズ調整信号に応答する。垂直サイズ調整５００は手動垂直サイズ調整５１ ．０から独立しており、この手動垂直サイズ調整は、ボテフシ３メータあるいは 背面パネル調整ノブによって行うことができる。いずれの場合でも、垂直偏向コ イル５１２は適切な大きさの駆動電流を受ける。水平偏向は、位相調整回路５１ ８、左右ピン補正回路５１４．２ｆ１１位相ロックループ５２０及び水平出力回 路５１６によって与えられる。

第１６図には、ＲＧＢインタフェース回路６０がより詳しく示されている。最終 的に表示される信号が、１ｆｘ−２ｆに変換！！４０の出力と外部ＲＧＢ入力か ら選択される。

ここで述べるワイドスクリーンテレビジョンを説明するために、外部ＲＧＢ入力 をワイドフォーマット表示比の順次走査源であるとする。外部ＲＧＢ信号とビデ オ信号特表千５−５０７５９５　（９） 入力部２０からの複合ブランキング信号がＲＧＢ−ＹＵＶ変換器８１０に入力さ れる。外部ＲＧＢ信号に対する外部２ｆ＋＋複合同期信号が外部同期信号分離器 ６００に入力される。垂直同期信号の選択はスイッチ６０８によって行われる。

水平同期信号の選択はスイッチ６０４によって行われる。ビデオ信号の選択はス イッチ６０６によって行われる。スイッチ６０４　、６０６．６０８の各々はＷ ＳＰ　μＰ３４０によって生成される内部／外部制御信号に応答する。内部ビデ オ源を選択するか外部ビデオ源を選択するかは、利用者の選択である。しかし、 外部ＲＧＢ源が接続されていない、あるいは、ターンオンされていない時に、使 用者が不用意にそのような外部源を選択した場合、あるいは、外部源がなくなっ た場合は、垂直ラスタが崩れ、陰橿線管に重大な損傷を生じさせる可能性がある 。そこで、外部同期検出器６０２が外部同期信号の存在を検出する。この信号が ない場合には、スイッチ無効化制御信号が各スイッチ６０４．６０６．６０８に 送られ、外部ＲＧＢ源からの信号がない時に、このような外部ＲＧＢ源が選択さ れることを防止する。ＲＧＢ−ＹＵＶ変換器６１０も、ＷＳＰ　μＰ３４０から 色調及びカラー制御信号を受ける。

この発明の構成によるワイドスクリーンテレビジョンで、１ｆｌＩ水平走査用と されたものの全体的なブロック図か第４図に示されており、全体を１１で示され ている。

テレビジジン１１の、第２図に示したテレビジョン１０の対応部分に実質的に対 応する部分には、同じ参照番号が付されている。テレビジョン１１は、概略的に 言えば、ビデオ信号入力部２Ｌ　シャーシまたはＴＶマイクロプロセッサ２１６ 、ワイドスクリーンプロセッサ３１、水平偏向回路５２、垂直偏向回路５６、Ｒ ＧＢマトリクス２４１．映像管駆動回路２４２、直視型または投写型管２４４、 及び、電源７０を含んでいる。１ｆ１１−２ｆ、変換器及びＲＧＢインタフェー スは用いられていない。従って、２ｆｇ走査周波数の外部ワイドフォーマット表 示比のＲＧＢ信号を表示するための手段は設けられていない。種々の回路の異な る機能ブロックへのグループ化は、説明の便宜を図るためのものであって、この ような回路相互間の物理的位置関係を限定することを意図するものではない。

ビデオ信号入力部２１は、異なるビデオ源からの複数の複合ビデオ信号を受信す るようにされている。ビデオ信号は主ビデオ信号及び副ビデオ信号として、選択 的に切換えることができる。ＲＦスイッチ２０４は２つのアンテナ人力ＡＮＴ　 １とＡＮＴ２を持っている。これらの入力は無線放送アンテナによる受信とケー ブルからの受信の両方のための入力を表わす。ＲＦスイッチ２０４は、第１のチ ューナ２０６と第２のチューナ２０８に、どちらのアンテナ入力を供給するかを 制御する。第１のチューナ２０６の出力は、ワンチップ２０３への入力となる。

ワンチップ２０３は、同調側り水平及び垂直偏向側Ｌビデオ制御に関係する多数 の機能を果たす。図示のワンチップは産業用のＴ　Ａ　８６８０である。藁１の チューナ２０６からの信号からワンチップで生成されたベースバンドビデオ信号 ＶＩＤＥＯＯＵＴはビデオスイッチ２００とワイドスクリーンプロセッサ３１の ＴＶ１入力への入力となる。ビデオスイッチ２００への他のベースバンドビデオ 入力はＡＵＸｌとＡＵＸ２で示されている。これらの入力は、ビデオカメラ、ビ デオレコーダ等に用いることができる。シャーシまたはＴＶマイクロプロセッサ ２１６によって制御されるビデオスイッチ２００の出力は５ＷｒＴＣＨＥＤ　Ｖ ＩＤＥＯと示されティる。この５ＷＩＴＣＨＥＤ　ＶＩＤＥＯはワイドスクリー ンプロセッサ３１へ別の入力として供給される。

第５図を参照すると、スイッチＳＷＩワイドスクリーンプロセッサは、Ｙ／Ｃデ コーダ２１０への入力となるＳＥＬ　ＣＯＭＰ　ＯＵＴビデオ信号として、ＴＶ Ｉ信号と５ＷＩＴＣＨＥＤ　ＶＩＤＥＯ信号の一方を選択する。

Ｙ／Ｃデコーダ２１０は適応型線くし形フィルタの形で実現できる。Ｙ／Ｃデコ ーダ２１０へは、さらにビデオ源Ｓ１も入力される。ビデオ源Ｓ１は５−ＶＨ３ 源を表わし、別々のルミナンス信号及びクロミナンス信号から成っている。いく つかの適応型線くし形フィルタでＹ／Ｃデコーダの一部として組込まれているよ うな、あるいは、別のスイッチとして実現してもよいスイッチがＴＶマイクロプ ロセッサ２１６に応答して、Ｙ　Ｍ及びＣＩＮとして示した出力として、一対の ルミナンス及びクロミナンス信号を選択する。選択された対をなすルミナンス及 びクロミナンス信号は、その後は、主信号として見なされ、主信号路に沿って処 理される。ワイドスクリーンプロセッサのデコーダ／復調器が色差信号ＵＭ及び ＶＭを生成する。ＹＭ、ＵＭ及びＶＭ傷信号、ゲートアレー３００でのその後の 信号処理のために、ワイドスクリーンプロセッサでデジタル形式に変換される。

機能的にはワイドスクリーンプロセッサ３１の一部と定義される第２のチューナ ２０８がベースバンドビデオ信号ＴＶ２を生成する。スイッチＳＷ２が、Ｙ／Ｃ デコーダ２２０への入力として、ＴＶ２信号と５ＷｒＴＣＨＥＤＶ　Ｉ　ＤＥＯ 信号の１つを選ぶ。Ｙ／Ｃデコーダ２２０は適応型線くし形フィルタとして実施 できる。スイッチｓｗ３とＳＷ４が、Ｙ／Ｃデコーダ２２０のルミナンス及びク ロミナンス出力と、それぞれＹ　ＥＸＴ／ＣＥＸＴおよびＹＭＳＣＩＮで示す外 部ビデオ源のルミナンス及びクロミナンス信号を選択する。Ｙ　ＥＸＴ／ＣＥＸ Ｔ信号は、５−ＶＨ９入力Ｓ１に対応する。Ｙ／Ｃデコーダ２２０とスイッチＳ Ｗ３とＳＷ４は、いくっがの適応型線くし形フィルタで行われているように、組 合わせてもよい。スイッチＳＷ３とＳＷ４の出力は、この後は、副信号と考えら れて、副信号路に沿って処理される。選択されたルミナンス出力はＹＡとして示 されている。

選択されたクロミナンスは色差信号ＵＡとＶＡに変換される。ＹＡ倍信号ＵＡ倍 信号びＶＡ倍信号、その後の信号処理のためにデジタル形式に変換される。

特表平５−５ｏ７５ｓ）５（１Ｇ） 主及び副信号路中でビデオ信号源の切換えを行う構成により、異なる画面表示フ ォーマットの異なる部分についてのビデオ源選択をどのようにするかについての 融通性が大きくなる。

ワイドスクリーンプロセッサ３０は、副ビデオ信号の特殊な信号処理を行う画面 白画面（ピクチャ・イン・ピクチャ）プロセッサ３２０を含んでいる。画面白画 面という用語は、時には、ＰＩＦあるいはビクス・イン・ビクス（ｐｉｘ−ｉ口 ｐｉｘ）と省略される。ゲートアレー３００が、第１図（ｂ）〜第１図（］）の 例で示されているような、種々の表示フォーマットで主及び副ビデオ信号データ を組合わせる。画面白画面プロセッサ３２０とゲートアレー３００はワイドスク リーンマイクロプロセッサ（ＷＳＰ　μＰ）３４０の制御下にある。マイクロプ ロセッサ３４０は、直列バスを介してＴＶマイクロプロセッサ２１６に応動する 。

この直列バスは、データ、クロック信号、イネーブル信号及びリセット信号用の ４本の信号ラインを含んでいる。

ワイドスクリーンプロセッサ３０は、また、３レベルのサンドキャッスル（砂で 作った城）信号として、複合垂直ブランキング／リセット信号を発生する。ある いは、垂直ブランキング信号とリセット信号は別々の信号として生成してもよい 。複合ブランキング信号はビデオ信号入力部によってＲＧＢインタフェースに供 給される。

主信号の水平及び垂直同期成分は、ワイドスクリーンプロセッサの一部を構成し ている復調器２８８の一部である同期分離器２８６で生成される。水平同期成分 は１ｆＨ位相ロックループ２９０への入力となる。副ビデオ信号の水平及び垂直 信号はワイドスクリーンプロセッサ３１の同期分離器２５０によって生成される 。水平偏向回路５２か、ＷＳＰ　μＰ３４０からの左右ビン調整及び水平位相制 御信号に応答し、ワンチップと協働して、動作する。垂直偏向回路５６は垂直サ イズ制御回路５４に応答する。垂直サイズ制御回路５４はＷＳＰ　μＰ３４０か らの垂直サイズ制御信号に応答し、前述した２ｆｘシヤーシ用の垂直サイズ制御 と同様に動作する。

ワイドスクリーンプロセッサ３１を第５図により詳細に示す。ワイドスクリーン プロセッサの主要な成分は、ゲートアレー３００、画面白画面回路３０１、アナ ログ−デジタル変換器とデジタル−アナログ変換器、第２のチューナ２０８、ワ イドスクリーンプロセッサ・マイクロプロセッサ３４０及びワイドスクリーン出 力エンコーダ２２７である。ｌｆｑおよび２ｆＲシヤーシの両方に共通のワイド スクリーンプロセッサの詳細な部分、例えば、ＰＩＦ回路、がＩ！６図に示され ている。ＰＩＦ回路３０１の重要な部分を構成する画面白画面プロセッサ３２０ は第７図により詳細に示されている。また、第８図には、ゲートアレー　３００ がより詳細に示されている。第３図に示した、主及び副信号路の部分を構成する 多数の素子については、既に詳細に記述した。他の多数の素子、例えば、箪２の チューナ２０８、ＷＳＰ　μＰ　３４０及びインタフェース出力、アナログ−デ ジタル変換器及びデジタル−アナログ変換器、ゲートアレー３００、ＰＩＦ回路 ３０１、及びＰＬＬ３７４は、実質的に第３図に関して説明した通りに動作する ので、その詳細は繰り返さない。

主ビデオ信号はＹＭ及びＣＩＮで示した信号として、アナログ形式でワイドスク リーンプロセッサに供給される。信号ＣＩＮは復調器２８８によって色差信号Ｕ ＭとＶＭに復号される。主信号は、第６図により詳細に示すアナログ−デジタル 変換器３４２と３４６によってアナログからデジタルに変換される。副ビデオデ ータも信号ＹＡ、ＵＡ及びＶＡで示すように、アナログ形式で、かつ、ＹＵＶフ ォーマットの形である。ＰＩＦ回路３０１において、これらの！１１信号はデジ タル形式に変換され、データ圧縮され、主信号との同期化のためにフィールドメ モリに記憶され、ゲートアレー３００に供給されて、選択された画面表示フォー マットに必要な場合は、それに応じて、例えば、線対線ベースでマルチプレクス されて、主信号と組合わされる。２１２回路の動作は第６図を参照してより詳細 に説明されている。ＰＩＦ回路及び／またはゲートアレーも、データ圧縮が行わ れた場合においても副データの解像度を増強する手段を含んだものとすることが できる。Ｙ、Ｕ及びＶで表したアナログ形式の信号はエンコーダ２２７に供給さ れて、ワイドフォーマット比の出力信号Ｙ　ＯＵＴ　ＥＸＴ／ＣＯＵＴ　ＥＸＴ を形成する。この場合、これらの信号はワンチップ２０３への入力となる。エン コーダ２２７はゲートアレーからＣ５ＹＮＣＭＮ信号のみを受け取る。スイッチ ＳＷ５が、アナログ−デジタル変換器への入力としてＹＭとＣ５ＹＮＣＡＵＸの 一方を選択する。ワンチップがＲＧＢマトリクス２４１に対するＹＵＶＵＶ−マ ット信号を発生し、ＲＧＢマトリクス２４１はＹ　ＯＵＴ　ＥＸＴとＣＯＵＴ　 ＥＸＴ信号からＲＧＢフォーマット信号を映像管駆動回路２４２に供給する。

箪６図は、］、ｆ＋＋及び２ｆｇンヤーシの両方について同じとすることができ る、それぞれ茶３図と第５図に示したワイドスクリーンプロセッサ３０及び３１ をさらに詳細に示すブロック図である。ＹＡ、ＵＡ及びＶＡ倍信号、解像度処理 回路３７０を含むことのできる画面白画面プロセッサ３２０の入力となる。この 発明の一態様によるワイドスクリーンテレビ′）ｇンは、ビデオの伸張及び圧縮 ができる。第１図にその一部を示した種々の複合表示フォーマットにより実現さ れる特殊効果は画面白画面プロセッサ３２０によって生成される。このプロセッ サ３２０は、解像度処理回路３７０からの解像度処理されたデータ信号Ｙ　ＲＰ 、Ｕ　ＲＰ及びＶ　ＲＰを受信すルヨうに構成できる。解像度処理は常に必要な わけではなく、選択された表示フォーマット中に行われる。第７図に、画面白画 面プロセッサ３２０がさらに詳細に示されている。

画面白画面プロセッサの主要成分は、アナログ−デジタル変換器部３２２、入力 部３２４、高速スイッチ（ＦＳＷ）及びバス１１３２６、タイミング及び制御部 ３２８、及びデジタル−アナログ変換部３３０である。タイミング及び制御部３ ２Ｂの詳細が第１３図に示されている。

画面白画面プロセッサ３２０は、例えば、トムソン・コンシューマ・エレクトロ ニクス・インコーホレーテッドにより開発された基本ＣＰＩＰチップを改良した ものとして実施できる。多数の特徴あるいは特殊効果が可能である。次はその一 例である。基本的な特殊効果は、第１図（ｃ）に示すような、大きい画面上に小 さい画面が置かれたものである。これらの大小の画面は同じビデオ信号あるいは 別のビデオ信号からでもよく、また、入れ換えもできる。一般に、オーディオ信 号は常に大きい画面に対応するように切換えられる。小画面はスクリーン上の任 意の位置に動かすこともできるし、あるいは、多数の子め定められた位置に移さ せることができる。ズーム効果は、小画面のサイズを、例えば、多数の子め設定 されたサイズの任意のものへ大きくしたり小さくする。ある点において、例えば 、第１図（ｄ）に示す表示フォーマットの場合、大小の画面は同じ大きさとなる 。

単一画面モード、例えば、第１図（ｂ）、第１図（ｅ）あるいは冨１図（ｌに示 すモードの場合、使用者は、その単一画面の内容を、例えば、１．０＋１〜５． １：１の比の範囲でステップ状にズーム・インすることができるズームモードで は、使用者は画面内容をサーチし、あるいは、パンして、スクリーン上の画像を 画面の異なる領域内で動かすことができる。いずれの場合でも、小さい画面、大 きい画面あるいはズームした画面を静止画面（静止画面フォーマット）として表 示できる。この機能により、ビデオの最後の９フレームを繰返しスクリーン上に 表示するストロボフォーマットが可能となる。フレームの繰返し率は、１秒につ き３０フレームからθフレームまで変えることができる。

この発明の別の構成によるワイドスクリーンテレビジョンで使用される画面白画 面プロセッサは上述した基本的なＣＰＩＰチップの現在の構成とは異なる。基本 的ＣＰＩＰチップを１６×９スクリーンを有するテレビジ３ンと使用する場合で 、ビデオスピードアップ回路を用いない場合は、広い１６×９スクリーンを走査 することによって、実効的に水平方向に４／３倍の拡大が生じ、そのために、ア スペクト比歪みが生じてしまう。画面中の事物は水平方向に細長くなる。外部ス ピードアップ回路を用いた場合は、アスペクト比歪みは生じないが、画面がスク リーン全体に表示されない。

通常のテレビジョンで使用されているような基本ＣＰＩＰチップを基にした既存 の画面白画面プロセッサは、ある望ましくない結果を伴う特別な態様で動作させ られる。入来ビデオは、主ビデオ源の水平同期信号にロックされた６４０ｆ四の クロックでサンプルされる。即ち、ＣＰＩＰチップに関連するビデオＲＡＭに記 憶されたデータは、入来する副ビデオ源に対しオーソゴナルに（ｏｒｔｈ−ｏｇ ｏａａｌｌｙ）にサンプルされない。これが基本ＣＰＩＰ法によるフィールド同 期に対する根本的な制限である。入力サンプリング率の非オーソゴナルな性質の ために、サンプルされたデータにスキューエラーが生じてしまう。

この制限は、ビデオＲＡＭを、データの書込みと読出しに同じクロックを使わね ばならないＣＰＩチブプと共に用いた結果である。例えばビデオＲＡ　Ｍ　３５ １１のようなビデオＲＡＭからのデータが表示される時は、スキューエラーは、 画面の垂直端縁に沿ったランダムなジブタとして現れ、一般には、非常に不快で あると考えられる。

基本ＣＰＩＰチップと異なり、この発明の構成に従う画面白画面プロセッサ３２ ０は、複数の選択可能な表示モードの１つで、ビデオデータを非対称に圧縮する ように変更されている。この動作モードでは、画面は水平方向に４：ｌで圧縮さ れ、垂直方向には３：ｌで圧縮される。

この非対称圧縮モードにより、アスペクト比歪みを有する画面が生成されて、ビ デオＲＡＭに記憶される。画面中の事物は水平方向に詰め込まれる。しかし、こ れらの画面が通常の通り、例えば、チャンネル走査モードで、読出されて、１６ ×９フｔ−マット表示比スクリーン上に表示されると、画面は正しく見、ミる。

この画面はスクリーンを満たし、アスペクト比歪みはない。この発明のこの態様 による非対称圧縮モードを用いると、外部スピードアップ回路を用いることな（ ，１６Ｘ　９のスクリーン上に特別の表示フォーマットを生成することが可能と なる。

第１３図は、例えば、上述したＣＰＩＰチップを変更した画面的画面プロセッサ のタイミング及び制御部３２８のブロック図であり、このタイミング及び制御部 ３２８は、複数の選択可能な表示モードの１つとしての非対称圧縮を行うための デシメーション（ｄｅｃｔｍａｔｉｏｎ）回路３２８Ｃを含んでいる。残りの表 示モードは異なるサイズの副画面を生成できる。水平及び垂直デシメーション回 路の各々はＷＳＰ　μＰ　３４０の制御の下に値のテーブルから圧縮係数をめる ようにプログラムされたカウンタを含んでいる。値の範囲はｌ：１，２：１，３ ：１等とすることができる。圧縮係数は、テーブルをどのように構成するかに応 じて対称的にも非対称にもできる。圧縮比の１ＩＩＩｌｌは、ＷＳＰ　μＰ３４ ０の制御下で、完全にプログラマブルな汎用デシメーション（間引き）回路によ って行うことができる。

全スクリーンＰＩＦモードでは、自走発振器３４８と共に働く画面的画面プロセ ッサは、例えば適応影線くし形フィルタとすることのできるデコーダからＹ／Ｃ 入力を受取り、この信号をｙ、ｕ、ｖカラー成分に復号し、水平及び垂直同期パ ルスを生成する。これらの信号は、ズーム、静止、チャンネル走査などの種々の 全スクリーンモードのために、画面的画面プロセッサで処理される。

例えば、チャンネル走査モード中、ビデオ信号入力部からの水平及び垂直同期は 、サンプルされた信号（異なるチャンネル）が互いに関連性のない同期パルスを 有し、特表平５−５０７５９５　（１２） また、見かけ上、時間的にランダムな時点で切換えられるので、何度も中断する であろう。従って、サンプルクロック（及び読出し／書込みビデオＲＡＭクロッ ク）は自走発振器によって決められる。静止及びズームモード用には、サンプル クロックは入来ビデオ水平同期信号にロックされる。これらの特別なケースでは 、入来ビデオ水平同期の周波数は表示クロック周波数と同じである。

再び第６図を参照すると、画面的画面プロセッサからのアナログ形式のＹ、ＵＳ ＶおよびＣ５ＹＮＣ（複合同期）出力は、エンコーダ回路３６６でＹ／Ｃ成分へ 再符号化することができる。エンコーダ回路３６６は３．５８Ｍ　Ｈ２発振Ｗ３ ８０と協同して動作する。このＹ／ＣＰＩＰＥＮＣ信号は、再符号化Ｙ／Ｃ成分 を主信号のＹ／Ｃ成分の代わりに用いることを可能とするＹ／Ｃスイッチ（図示 せず）に接続してもよい。この点以後、ＰＩＰ符号化Ｙ、ＵＳＶおよび同期信号 が、シャーシの残部における水平及び垂直タイミングの基礎となる。この動作モ ードは、主信号路中の補間器及びＦＩＦＯの動作に基づ＜ＰＩＦのズームモード の実行に適している。

マルチチャンネルモード、例えば、第１図（ｉ）に示すモードでは、予め定めら れた走査リストの１２のチャンネルを同時に１２枚の小さな画面に表示できる。

画面的画面プロセッサは、３．５８ＭＨｚ発振器３４８に応答する内部クロック を持っている。入来副信号はアナログ形式からデジタル形式に変換され、選ばれ た特殊効果に応じて、ビデオＲＡ　Ｍ　３５０にロードされる。前述した技術ト レーニングマニュアルの例では、コンパイルされた特殊効果は、主信号ビデオデ ータと組合わせる前に、画面的画面プロセッサでアナログ形式に再変換される。

しかし、ここに記述するワイドスクリーンテレビジ１ンでは、１つには、利用で きる異なるクロック周波数の数に制限があることにより、副データは、それ以上 画面的画面プロセッサ３２０による処理を受けることなく、ビデオＲＡ　Ｍ３５ ０からの直接出力される。クロック信号の数を少なくすることにより、テレビジ ョンの回路中での無線周波数干渉を減じることができるという利点がある。

さらに第７図を参照すると、画面的画面プロセッサ３２０は、アナログ−デジタ ル変換部３２２、入力部３２４、高速スイッチＦＳＷ及びバス制御部３２６、タ イミング及び制御部３２８、及びデジタル−アナログ変換部３３０を含んでいる 。一般に、画面的画面プロセッサ３２０は、ビデオ信号をデジタル化してルミナ ンス（Ｙ）及び色差信号（Ｕ、Ｖ）とし、その結果をサブサンプルして、上述し たような１メガビツトのビデオＲＡ　Ｍ　３５０に記憶させる。

画面的画面プロセッサ３２０に付設されているビデオＲＡＭ３５０は１メガビツ トのメモリ容量を持つが、これは、８ビツトサンプルでビデオデータの１フィー ルド全部を記憶するには充分な大きさではない。メモリ容量を増すことは、費用 かかかり、さらに複雑な操作回路構成が必要となるであろう。副チャンネルのサ ンプル当、たりのビット数を少なくすることは、全体を通じて８ビツトサンプル で処理される主信号に対して、量子化解像度、あるいは、帯域幅の減少を意味す る。この実効的な帯域幅減少は、副表示画面が相対的に小さい時は、通常問題と はならないが、副表示画面が相対的に大きい、例えば、主表示画面と同じサイズ の場合は、問題となる可能性がある。解像度処理回路３７０が、副ビデオデータ の量子化解像度あるいは実効帯域幅を増強させるための１つまたはそれ以上の構 想を選択的に実施することができる。例えば、対ビクセル圧縮及びディザリング と逆ディザリングを含む多数のデータ減縮及びデータ回復構想が開発されている 。ディザリング回路は、ビデオＲＡ　Ｍ　３５０の下流、例えば、以下に詳述す るように、ゲートアレーの副信号路中に配置する。さらに、異なるビット数を伴 う異なるディザリングとデディザリングシーケンス、及び、異なるビット数の異 なる対ピクセル圧縮が考えられる。各特定の画面表示フォーマットに対して表示 ビデオの解像度を最大にするために、多数の特定データ減縮及び回復構想の１つ をＷＳＰ　μＰによって選ぶことができる。

ルミナンス及び色差信号は、８：１：ｌの６ビツトＹ。

Ｕ１ｖ形式で記憶される。即ち、各成分は６ビツトサンプルに量子化される。色 差サンプルの各対に対し８個のルミナンスサンプルがある。画面的画面プロセッ サ３２０は、入来ビデオデータが、入来副ビデオ同期信号にロックされた６４０ ｆｎクロブク周波数でサンプルされるようなモードでは動作させられる。このモ ードでは、ビデオＲＡＭに記憶されたデータはオーソゴナルにサンプルされる。

データが画面白画面プロセッサのビデオＲＡＭ３５０から読出される時は、この データは入来副ビデオ信号にロックされた同じ６４０ｆｎクロフクを用いて読出 される。しかし、このデータはオーソゴナルにサンプルされ記憶されるが、そし て、オーソゴナルに読出せるが、主及び副ビデオ源の非同期性のために、ビデオ ＲＡＭ３５０から直接オーソゴナルには表示できない。主及び副ビデオ源は、そ れらが同じビデオ源からの信号を表示している時のみ、同期していると考えられ る。

ビデオＲＡＭ３５０からのデータの出力である副チャンネルを主チャンネルに同 期させるには、さらに処理を行う必要がある。第６図を再び参照すると、ビデオ ＲＡＭの４ビツト出力ポートからの８ビツトデータブロツクを耳組合わせするた めに、２つの４ビツトラツチ３５２Ａと３５２Ｂが用いられる。この４ビツトラ ツチは、データクロック周波数を１２８Ｏｆ、から６４Ｏｆ＋＋に下げる。

一般には、ビデオ表示及び偏向系は主ビデオ信号に同期化される。前述したよう に、ワイドスクリーン表示を満たすようにするためには、主ビデオ信号はスピー ドアップされねばならない。副ビデオ信号は、第１のビデオ信号とビデオ表示と に、垂直同期せねばならない。副ビデオ信号は、フィールドメモリ中で１フィー ルド周期の何分の１かだけ遅延させ、線メモリで伸張させるように特表千５−５ ０７５９５　（１３） することができる。副ビデオデータの主ビデオデータへの同期化は、ビデオＲＡ Ｍ３５０をフィールドメモリとして利用し１、先入れ先出しくＦＩＦＯ）線メモ リ装置３５４を信号の伸張に利用することにより行われる。ＦＩＦＯ３５４のサ イズは２０４８Ｘ　８である。ＦＩＦＯのサイズは、読出し／書込みポインタの 衝突（ｃｏｌｌｉｓｔｏｎ）を避けるに必要であると合理的に考えられる最低線 記憶容量に関係する。読出し／書込みポインタの衝突は、新しいデータがＦＩＦ Ｏに書込まれ得る時がくる前に、古いデータがＦＩＦＯから読出される時に生じ る。読出し／書込みポインタの衝突は、また、古いデータがＦＩＦＯから読出さ れる時がくる前に、新しいデータがメモリを重ね書き（ｏｖｅｒｗｒｉｔｅ）す る時にも生じる。。

ビデオＲＡＭ３５０からの８ピツｈ（ＤＤＡＴＡ　ＰＩＦデータブロックは、ビ デオデータをサンプルするために用いたものと同じ画面白画面プロセッサ６４０ ｆｗクロック、即ち、主信号ではなく副信号にロックされた６４０ｆｎクロツク を用いて２０４８ｘ　８　Ｆ　ｒ　Ｆ　Ｏ３５４に書込まれる。ＦｒＦＯ３５４ は、主ビデオチャンネルの水平同期成分にロックされた１０２４ｆ＋＋の表示ク ロックを用いて読出される。互いに独立した読出し及び書込みポートクロックを 持った複数線メモリ（Ｆ　Ｉ　ＦＯ）を用いることにより、第１の周波数でオー ソゴナルにサンプルされたデータを第２の周波数でオーソゴナルに表示すること ができる。しかし、読出し及び書込み両クロックが非同期の性質を持っているこ とにより、読出し／書込みポインタの衝突を避けるための対策をとる必要がない 。

ゲートアレー３００は、ワイドスクリーンプロセッサ３０と３１の両方に共通で ある。主信号路３０４、副信号路３０６及び出力信号路３１２がブロツク図の形 で第８図に示されている。ゲートアレーはさらに、クロック／同期回路３２０と ＷＳＰ　ｕＰデコーダ３１０を含んでいる。ＷＳＰμＰデコーダ３１０のＷＳＰ 　ＤＡＴＡで示したデータ及びアドレス出力ラインは、画面白画面プロセッサ３ ２０と解像度処理回路３７０と同様に、上述した主回路及び信号路にも供給され る。ある回路がゲートアレーの一部をなすかなさないかは、殆ど、この発明の詳 細な説明を容易にするための便宜上の事項である。

ゲートアレーは、異なる画面表示フォーマットを実行するために、必要に応じて 、主ビデオチャンネルを伸張し、圧縮し、あるいは、切り詰める作用をする。ル ミナンス成分Ｙ　ＭＮが、ルミナンス成分の補間の性質に応じた長さの時間、先 入れ先出しくＦ　Ｉ　ＦＯ）線メモリ３５６に記憶される。組合わされたクロミ ナンス成分Ｕ／Ｖ　ＭＮはＦＩＦ０３５Ｂに記憶される。副信号のルミナンス及 びクロミナンス成分ｙ　ｐｒｐ、ｕ　ｐｒｐ及びｖ−Ｐｉｐはデマルチプレクサ ３５５によって生成される。

ルミナンス成分は、必要とあれば、回路３５７で解像度処理を受け、必要とあれ ば、補間！！　３５９によって伸張されて、出力として信号Ｙ　ＡＵＸが生成さ れる。

ある場合には、副表示が第１図（ｄ）に示すように主信号表示と同じ大きさとな ることがある。画面白画面プロセッサ及びビデオＲＡ　Ｍ　３５０に付随するメ モリの制限のために、そのような大きな面積を満たすには、データ点、即ち、ビ クセルの数が不足することがある。そのような場合には、解像度処理回路３５７ を用いて、データ圧縮あるいは減縮の際に失われたビクセルに置き代えるべきビ クセルを副ビデオ信号に回復することができる。この解像度処理は第６図に示さ れた回路３７０によって行われるものに対応させることができる。例えば、回路 ３７０はディザリング回路とし、回路３５７をディザリング回路とすることがで きる。

副ビデオ入力データは６４０ｆ＋＋の周波数でサンプルされ、ビデオＲＡ　Ｍ　 ３５０に記憶される。副データはビデオＲＡＭ３５０から読出され、ＶＲＡＭ　 ＯＵＴ、！：して示ｇれている。Ｐ■Ｐ回路３０１は、また、副画面を水平及び 垂直方向に、非対称に減縮することができると同時に、同じ整数の係数分の１に 減縮することもできる。第１２図を参照すると、副チヤンネルデータは、４ビツ トラツチ３５２Ａと３５２Ｂ、副ＦＩＦＯ３５４、タイミング回路３６９及び同 期回路３６８によって、バッファされ主チヤンネルデジタルビデオに同期化され る。ＶＲＡＭ　ＯＵＴデータは、デマルチプレクサ３５５によって、Ｙ（ルミナ ンス）、Ｕ、Ｖ（カラー成分）及びＦＳＷ　ＤＡＴ　（高速スイッチデータ）に 分類される。ＦＳＷ　ＤＡＴは、どのフィールド型式がビデオＲＡＭに書込まれ たかを示す。

ｐｒｐ　ＦＳＷ信号がＰＩＦ回路から直接供給され、ビデオＲＡＭから読出され たどのフィールドが小画面モード時に表示されるべきかを決めるために、出力制 御回路３２１に供給される。

副チャンネルは６４０ｆ＋＋でサンプルされ、−力士チヤンネルは１０２４ｆ＋ ＋でサンプルされる。副チャンネルＦｒＦＯ３５４は、データを、副チヤンネル サンプル周波数から主チヤンネルクロック周波数に変換する。この過程において 、ビデオ信号は８１５（１０２４／６４０　）の圧縮を受ける。これは、副チャ ンネル信号を正しく表示するに必要な４／３の圧縮より大きい。従って、副チャ ンネルは、４×３の小画面を正しく表示するためには、補間器３５９によって伸 張されねばならない。補間器３５９は補間器制御回路３７１によって制御され、 補間器制御回路３７１自身はＷＳＰ　μＰ３４０に応答する。必要とされる補間 器による伸張の量は５／６である。伸張係数Ｘは次のようにして決められる。

Ｘ＝　（６４０／１０２４）　＊　（４／３）　＝５／６クロミナンス成分Ｕ　 ＰＩＰとＶ　ＰＩＰは回路３６７によって、ルミナンス成分の補間の内容に応じ て決まる長さの時間遅延され、信号Ｕ　ＡＵＸとＶ　ＡＵＸが出力として生成さ れる。主信号と副信号のそれぞれのＹｌＵ及びＶ成分は、Ｆ　Ｉ　Ｆ　０３５４ ．３５６及び３５８の読出しイネーブル信号を制御することにより、出力信号路 ３１２中のそれぞれのマルチプレクサ３１５．３１７及び３１９で組合わされる 。マルチプレクサ３１５．３１７．３１９は出力マルチプレクサ制御回路３２１ に応答する。この出力マルチプレクサ制御回路３２１は、画面内画面プロセッサ とｗｓＰ　μＰ３４０からのクロック信号ＣＬＫ、線開始信号５ＯＬＳＨＣ０Ｕ ＮＴ信号、垂直ブランキングリセット信号及び高速スイッチの出力に応答する。

マルチプレクサされたルミナンス及びクロミナンス成分ＹＭＸＳＵＭＸ及びＶ　 ＭＸは、それぞれのデジタル／アナログ変換器３６０．３６２及び３６４に供給 される。第６図に示すように、このデジタル−アナログ変換器３６０．３６２． ３６４の後段には、それぞれ低域通過フィルタ３６１１３６３．３６５が接続さ れている。画面内画面プロセッサ、ゲートアレー及びデータ減縮回路の種々の機 能はＷＳＰ　ｔｔＰ３４０によって制御されるＷＳＰ　μＰ　３４０は、これに 直列バスを介して接続されたＴＶ　μＰ２１６に応答する。

この直列バスは、図示のように、データ、クロック信号、イネーブル信号及゛び リセット信号用のラインを有する４本線バスとすることができる。ＷＳＰ　μＰ ３４０はＷＳＰ　μＰデコーダ３１０を通してゲートアレーの種々の回路と交信 する。

１つのケースでは、４ｘ３ＮＴＳＣビデオを、表示画面のアスペクト比歪みを避 けるために、係数４／３で圧縮することが必要となる。別のケースでは、通常は 垂直方向のズーミングをも伴う、水平ズーミングを行うために、ビデオを伸張す ることもある。３３％までの水平ズーミング動作は、圧縮を４／３未満に減じる ことによって行うことができる。サンプル補間器は、５−ＶＨＳフォーマットで は５．５ＭＨｚまでとなるルミナンスビデオ帯域幅が、１０２４ｆ＋＋の時は８ ＭＨｚであるナイキスト折返し周波数の大きなパーセンテージを占めるので、入 来ビデオを新たなビクセル位置に計算しなおすために用いられる。

第８図に示すように、ルミナンスデータＹ　ＭＮは、ビデオの圧縮または伸張に 基づいてサンプル値を再計算（ｒｅｃａｌｃｕｌａＬｅ）する主信号路３０４中 の補間器３３７を通される。スイッチ、即ち、ルート選択器３２３及び３３１の 機能は、ＦＩＦＯ３５６と補間！ｉ　３３７の相対位置に対する主信号路３０４ のトポロジーを反転させることである。即ち、これらのスイッチは、例えば圧縮 に必要とされる場合などに、補間器３３７がＦＩＦＯ３５６に先行するようにす るか、伸張に必要とされる場合のように、ＦＩＦＯ３５６が補間器３３７に先行 するようにするかを選択する。スイッチ３２３と３３１はルート制御回路３３５ に応答し、この回路３３５自体はＷＳＰ　μＰ３４０に応答する。小画面のモー ドでは、副ビデオ信号がビデオＲＡＭ３５０に記憶するために圧縮され、実用目 的には伸張のみが必要であることが想起されよう。従って、副信号路にはこれら に相当するスイッチは不要である。

主信号路は第１１図により詳細に示されている。スイッチ３２３は２つのマルチ プレクサ３２５と３２７によって具体化されている。スイッチ３３１はマルチプ レクサ３３３によって具体化されている。これら３つのマルチプレクサはルート 制御回路３３５に応答し、このルート制御回路３３５自体はＷＳＰ　μＰ３４０ に応答する。水平タイミング／同期回路３３９が、ラッチ３４７．３５１及びマ ルチプレクサ３５３の動作を制御し、また、ＦＩＦＯの書込みと読出しを制御す るタイミング信号を発生する。クロック信号ＣＬＫと練開始信号ＳＱＬはクロッ ク／同期回路３２０によって生成される。アナログ−デジタル変換制御回路３６ ９は、Ｙ　ＭＮ、ＷＳＰ　μＰ３４０、及びＵＶ　ＭＮの最上位ビットに応答す る。

補間器制御回路３４９は、中間ビクセル位置値（Ｋ）、補間器補償フィルタ重み 付け（Ｃ）、及び、ルミナンスに対するクロックゲーティング情報ＣＧＹとカラ ー成分に対するクロックゲーティング情報ＣＧＵＶを生成する。

圧縮を行うためにサンプルをいくつかのクロック時に書込まれないようにし、あ るいは、伸張のために、いくつかのサンプルを複数回読出せるようにするために 、ＦＩＦＯデータの中断（デシメーシッン）または繰返しを行わせるのが、この クロックゲーティング情報である。

ＦＩＦＯを用いてビデオ圧縮及び伸張を実施することは可能である。例えば、Ｗ ＲＥＮ　ＭＮ　Ｙ信号により、データをＰＩＦＯ３５６に書込むことができる。

４個口ごとのサンプルがこのＦＩＦＯに書込まれることを禁止することができる 。これによって、４／３圧曽が行われる。ＦＩＦＯから読出されるデータが凹凸 にならずに、滑らかとなるように、ＦＩＦＯに書込まれているルミナンスサンプ ルを再計算するのは、補間！ｉ　３３７の機能である。伸張は圧縮と全く逆の態 様で行うことができる。圧縮の場合は、書込みイネーブル信号には、禁止パルス の形でクロックゲーティング情報が付されている。データの伸張のためには、ク ロックゲーティング情報は読出しイネーブル信号に適用される。これにより、デ ータがＦｒＦＯ３５６から読出される時に、データの中断が行われる。この場合 、サンプルされたデータを凹凸のある状態から清らかになるように再計算するの は、この処理中はＰＩＦＯ３５６に後続した位置にある補間器３３７の機能であ る。伸張の場合、データは、ＦｒＦＯ３５６がら読出されている時及び補間器３ ３７にクロック書込みされている時に、中断されねばならない。これは、データ が連続して補間器３３７中をクロックされる圧縮の場合と異なる。

圧縮及び伸張の両方の場合において、クロックゲーティング動作は、容易に、同 期した態様で行わせることができる。即ち、事象は、システムクロック１０２４ 　ｆ　ｎの立上がりエツジを基礎にして生じる。

ルミナンス補間のためのこの構成には多数の利点がある。クロックゲーティング 動作、即ち、データデシメーン町ン及びデータ繰返しは同期的に行うことができ る。

切換可能なビデオデータのトポロジーを用いてＮ閉器とＦＩＦＯの位置の切換え を行わなければ、データの中断または繰返しのために、書込みまたは読出しクロ ックはダブルクーロツク（ｄｏｕｂｌｅ　ｃｌｏｃｋ）されねばならなくなって しまう。この「ダブルクロックされる」という語は、１つのクロックサイクル中 に２つのデータ点がＦＩＦＯに書込まれる、あるいは、１つのクロックサイクル 中に２つのデータ点がＦＩＦＯから読出されねばならないという意味である。そ の結果、書込みまたは読出しクロック周波数がシステムクロック周波数の２倍と ならねばならないので、回路構成をシステムクロックに同期して動作するように することはできない。さらに、この切換可能なトポロジーは圧縮と伸張の両方の 目的に対して、１つの補間器と１つのＦｆＦＯｌ、か必要としない。ここに記載 したビデオ切換構成を用いなければ、圧縮と伸張の両機能を達成するために、２ つのＦＩＦＯを用いた場合のみ、ダブルクロッキングを避けることができる。そ の場合は、伸張用の１つのＦＩＦＯを補間器の前に置き、圧縮用の１つのＦＩＦ Ｏを補間器の後に置く必要がある。

副信号の補間は副信号路３０６で行われる。ＰＩＰ回路３０１カ、６ビツ）Ｙ、 　ＵＳＶ、　８　：　１　：　１１モ’Ｊ　ｔ’ｊ５６ビデオＲＡ　Ｍ　３５０ を操作して、入来ビデオデータを記憶させる。ビデｔ　ＲＡ　Ｍ　３５Ｇはビデ オデータの２フィールド分を複数のメモリ位置に保持する。各メモリ位置はデー タの８ビツトを保持する。各８ビツト位置には、１つの６ビツトＹ（ルミナンス ）サンプル（６４０ｆｎでサンプルされたもの）と他に２つのビットがある。こ れら他の２ビツトは、高速スイッチデータ（ＦＳＷ　ＤＡＴ）か、ＵまたはＶサ ンプル（８０ｆ、＋でサンプルされたもの）の一部かのいずれか一方を保持して いる。ＦＳＷ　ＤＡＴの値は、どの型のフィールドがビデオＲＡＭに１込まれた かを示す。ビデオＲＡＭ３５０に（よデータの２フィールド分が記憶されており 、全ビデオＲＡＭ３５０は表示期間中に読出されるので、両方のフィールドが表 示走査期間中に読出される。ＰＩＦ回路３０１は、高速スイッチデータを用いる ことにより、どちらのフィールドをメモリから読出して表示すべきかを決める。

２１２回路は、動きの分断という問題を解決するために、常に、書込まれている ものと反対のフィールドの型を読出す。読出されているフィールドの型が表示中 のものと逆である場合は、ビデオＲＡＭに記憶されている偶数フィールドが、そ のフィールドがメモリから読出される時に、そのフィールドの最上部の線を削除 して反転される。その結果、小画面は動きの分断を伴うことなく正しいインター レースを維持する。

クロック／同期回路３２０はＦ　ｒ　Ｆ　０３５４．３５６及び３５８を動作さ せるために必要な読出し、書込み、及びイネーブル信号を発生する。主及び副チ ャンネルのためのＦＩＦＯは、各ビデオ線の後で表示するのに必要な部分につい てデータを記憶のために書込むようにイネーブルされる。データは、表示の同じ １つまたはそれ以上の線上で各課からのデータを組合わせるために必要とされる 、主及び副チャンネルのうちの一方（両方ではなく）から書込まれる。副チャン ネルのＦＩＦＯ３５４は副ビデオ信号に同期して書込まれるが、読出しは主ビデ オ信号に同期して行われる。主ビデオ信号成分は主ビデオ信号と同期してＦＩＦ Ｏ３５８と３５８に読込まれ、主ビデオに同期してメモリから読出される。主チ ャンネルと副チヤンネル間で読出し機能が切換えられる頻度は、選択された特定 の特殊効果の関数である。

切り詰め形の並置画面のような別の特殊効果の発生は、線メモリＦＩＦＯに対す る読出し及び書込みイネーブル制御信号を操作して行われる。この表示フォーマ ットのための処理が篤９図と第１Ｏ図に示されている。切り詰め並置表示画面の 場合は、副チャンネルの２０４８ｘ　８　Ｆ　Ｉ　ＦＯ３５４に対する書込みイ ネーブル制御信号（ＷＲＥＮＡＸ）は、箪９図に示すように、表示有効線期間の （１／２）　＊　（５／１２）　＝５／１２、即ち、約４１％（ポスト・スピー ドアップ（ｐｏｓｔ　５ｐｅｅｄ　ｕｐ）の場合）、または、Ｉ！＋＋チャンネ ルの有効線期間の６７％（ブリ・スピードアラ”ｊｃｐｒｅ　５ｐｅｅｄ　ｕ９ ）の場合）の間、アクティブとなる。これは、約３３％の切り詰め（約６７％が 有効画面）及び補間器による５７６の信号伸張に相当する。第１０図の上部に示 す主ビデオチャンネルにおいては、９１０Ｘ８ＦＩＦＯ３５６と３５８に対する 書込みイネーブル制御信号（ＷＲ−ＥＮ　ＭＮ　Ｙ）は、表示有効線期間の（１ ／２）＊（４／３）−０，６７、即ち、６７％の間、アクティブとなる。

これは、約３３％の切り詰め、及び、９１０　Ｘ８Ｆ　Ｉ　ＦＯニより主チヤン ネルビデオに対して施される４／３の圧縮比に相当する。

ＦＩＦＯの各々において、ビデオデータは、ある特定の時点で読出されるように バッファされる。データを各ＦＩＦＯから読出すことのできる時間の有効領域は 、選んだ表示フォーマットによって決まる。図示した並置切り詰めモードの例に おいては、主チヤンネルビデオは表示の左半部に表示されており、副チヤンネル ビデオは表示の右半部に表示される。各波形の任意のビデオ部分は、図示のよう に、主及び副チャンネルで異なっている。主チャンネルの９１．０Ｘ８ＦＩＦＯ の読出しイネーブル制御信号（ＲＤ　ＥＮ　ＭＮ）は、ビデオバックポーチに直 ちに続く有効ビデオの開始点で始まる表示の表示有効線期間の５０％の間、アク ティブである。副チヤンネル読出しイネーブル制御信号（ＲＤ　ＥＮ　ＡＸ）は 、ＲＤ−ＥＮ　ＭＮ信号の立下がりエツジで始まり、主チヤンネルビデオのフロ ントポーチの開始点で終わる表示有効線期間の残りの５０％の間、アクティブと される。書込みイネーブル制御信号は、それぞれのＦＩＦＯ入カデータ（主また は副）と同期しており、一方、読出しイネーブル制御信号は主チヤンネルビデオ と同期している。

第１図（ｄ）に示す表示フォーマットは、２つのほぼ全フィールドの画面を並置 フす一マットで表示できるの特表千５−５０７５９５　（１６） で、特に望ましい。この表示は、特にワイドフォーマット表示比の表示、例えば 、１６×９に有効でかつ適している。はとんどのＮＴＳＣ信号は４×３フオーマ ツトで表わされており、これは、勿論、１２Ｘ９に相当する。２つの４×３フオ 一マツト表示比のＮ７５０画面を、これらの画面を３３％切り詰めるか、または 、３３％詰め込め、アスペクト比歪みを導入して、同じ１６×９フオ一マツト表 示比の表示器上に表示することができる。使用者の好みに応じて、画面切り詰め とアスペクト比歪みとの比を０％と３３％の両限界間の任意の点に設定できる。

例えば、２つの並置画面を１６．７％詰め込み、１６．７％切り詰めて表示する ことができる。

この装置の動作を、スピードアップと切り詰めの一般的な比として説明すること ができる。ビデオ表示手段は、ＭＡＮの幅対高さの表示フォーマット比を持つと 考え、第１のビデオ信号源はＡ：Ｂの表示フォーマット比を持ち、第２ビデオ信 号源をＣ：Ｄの表示フォーマット比を持つと考えることができる。第１のビデオ 信号は、約１〜（Ｍ／Ｎ＋Ａ／Ｂ）の第１の範囲内にある係数で選択的にスピー ドアップされ、約０〜［（Ｍ／Ｎ＋Ａ／Ｂ）−１〕の第２の範囲内の係数で水平 方向に選択的に切り詰めることができる。第２のビデオ信号は約１〜（Ｍ／Ｎ＋ Ｃ／Ｄ）の第３の範囲内の係数で選択的にスピードアップされ、約Ｏ〜Ｃ（Ｍ／ Ｎ＋Ｃ／Ｄ）−１）の第４の範囲内の係数で選択的に水平方向に切り詰めること ができる。

１６×９フオーマツトの表示比の表示に要する水平表示時間は４×３フオーマツ トの表示比の表示の場合と同じである。なぜなら、両方共、正規の線の長さが６ ２．５μ秒だからである。従って、ＮＴＳＣビデオ信号は、歪みを生じさせるこ となく正しいアスペクト比を保持するためには、４／３倍にスピードアップされ ねばならない。この４／３という係数は、２つの表示フォーマットの比、４／３ ＝　（１６／９）／　（４／３）として計算される。ビデオ信号をスピードアッ プするために、この発明の態様に従って可変補間器が用いられる。

過去においては、入力と出力において異なるクロック周波数を持つＦＩＦＯが、 同様の機能の遂行のために用いられていた。比較のために、２つのＮＴＳＣＸ３ フォーマット表示比信号が１つの４×３フオ一マツト表示比の表示器上に表示す るとすれば、各画面は５０％だけ、歪ませるか、切り詰めるか、あるいはその両 方を組合わせなければならない。ワイドスクリーン関係で必要とされるスピード アップに相当するスピードアップは不要である。

要約書゛ ビデオ表示システムは、それぞれが第１と第２の画面を表す第１と第２のビデオ 信号を、互いに対して高いほうの量子化解像度レベルと低いほうの量子化解像度 レベルで量子化するアナログ−デジタル変換器（３４２，３４６）を備えている 。このアナログ−デジタル変換器（３４２，３４６）は互いに異なるサンプリン グ周波数で動作することができる。低いほうのサンプリング周波数の信号によっ て表されている画面は、他方の画面に対してサブサンプルされて見える。ビデオ 表示器は第１のビデオ信号に同期している。信号処理回路が第１と第２のビデオ 信号に変更を加えて、第１と第２の画面をビデオ表示器よりも小さいサイズで表 すようにする。マルチプレクンング回路（３００）が上記画面を並置表示するた めに処理されたビデオ信号を組み合わせる。量子化解像度増強回路が低いレベル の量子化解像度を有するビデオ信号の感知される画質を改善する。

補正書の翻訳文提出書 （特許法第１８４条の８）

Claims (15)

【特許請求の範囲】
1. １．それぞれ第１と第２の画面を表す第１と第２のビデオ信号を、互いに対して 高いほうのレベルの量子化解像度と低いほうのレベルの量子化解像度で量子化す る手段と； 上記第１のビデオ信号に同期したビデオ表示手段と；上記第２のビデオ信号を上 記第１のビデオ信号に同期させる手段と； 上記第１と第２のビデオ信号を、それぞれ上記第１と第２の画面を上記ビデオ表 示手段よりも小さいサイズで表すように変更する手段と； 上記画面を並置表示するために、上記処理されたビデオ信号を組み合わせるため の手段と； を含むビデオ表示システム。
2. ２．さらに、上記低いほうのレベルの量子化解像度を有する上記ビデオ信号のた めの量子化解像度増強手段を有する、請求項１のシステム。
3. ３．上記並置画面が実質的に画像アスペクト比歪みを伴うことなく表示される、 請求項１のシステム。
4. ４．上記量子化手段が上記第１と第２のビデオ信号を互いに異なるサンプリング 周波数で量子化する、請求項１のシステム。
5. ５．上記変更手段が、上記ビデオ信号をそれぞれの調整範囲において選択的に切 り詰める、請求項１のシステム。
6. ６．さらに、上記表示手段の幅対高さの表示フォーマット比よりも小さい幅対高 さ表示フォーマット比を有するビデオ信号をスピードアップする手段を有する、 請求項１のシステム。
7. ７．上記ビデオ表示手段が約４：３より大きな幅対高さのフォーマット表示比を 有する、請求項１のシステム。
8. ８．上記ビデオ表示手段が約４：３より大きな幅対高さのフォーマット表示比を 有し； 上記ビデオ信号の一方が約４：３以下のフォーマット表示比を有する画面を表し ； 上記画面が実質的に画面アスペクト比歪みを伴うことなく表示される、請求項１ のシステム。
9. ９．ある範囲にわたって上記ビデオ信号を選択的にスピードアップして、上記画 面の画像アスペクト比を制御するための手段を有する、請求項１のシステム。
10. １０．ある範囲にわたって上記ビデオ信号を選択的にスピードアップして、上記 画面の画像アスペクト比を制御するための手段と； ある範囲にわたって上記ビデオ信号を選択的に切り詰める手段と； を含む請求項１のシステム。
11. １１．上記スピードアップ手段と上記切り詰め手段を制御して、上記画面の各々 を複数のモードで表示するための手段を含み、このモードが： 切り詰められているが、実質的に画像アスペクト比歪みを伴わないもの； 画像アスペクト比が歪んでいるが、実質的に切り詰められていないもの；及び 部分的に切り詰められており、かつ画像アスペクト比が部分的に歪んでいるもの ； を含む、請求項１０のシステム。
12. １２．上記量子化されたビデオ信号をある範囲にわたって選択的にスピードアッ プして、上記画面の画像アスペクト比を制御する手段と： 上記画面をある範囲にわたって選択的に切り詰める手段と； を含む、請求項１のシステム。
13. １３．上記スピードアップ手段と上記切り詰め手段を制御して、上記量子化され たビデオ信号を複数のモードで表示するための手段を含み、このモードが：切り 詰められているが、実質的に画像アスペクト比歪みを伴わないもの； 画像アスペクト比が歪んでいるが、実質的に切り詰められていないもの；及び 部分的に切り詰められており、かつ画像アスペクト比が部分的に歪んでいるもの ； を含む、請求項１２のシステム。
14. １４．上記並置画面が実質的に同じサイズである、請求項１のシステム。
15. １５．上記量子化解像度増強手段がディザリング手段を含む、請求項１のシステ ム。