JP3251581B2 - ビデオシステム - Google Patents

ビデオシステム

Info

Publication number
JP3251581B2
JP3251581B2 JP51146591A JP51146591A JP3251581B2 JP 3251581 B2 JP3251581 B2 JP 3251581B2 JP 51146591 A JP51146591 A JP 51146591A JP 51146591 A JP51146591 A JP 51146591A JP 3251581 B2 JP3251581 B2 JP 3251581B2
Authority
JP
Japan
Prior art keywords
signal
video
screen
display
format
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP51146591A
Other languages
English (en)
Other versions
JPH05507595A (ja
Inventor
ヘンリー ウイリス，ドナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor USA Inc
Original Assignee
Thomson Consumer Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=10676970&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3251581(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Thomson Consumer Electronics Inc filed Critical Thomson Consumer Electronics Inc
Publication of JPH05507595A publication Critical patent/JPH05507595A/ja
Application granted granted Critical
Publication of JP3251581B2 publication Critical patent/JP3251581B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
    • G06T3/04—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformation in the plane of the image
    • G06T3/40—Scaling the whole image or part thereof
    • G06T3/4007—Interpolation-based scaling, e.g. bilinear interpolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/223—Controlling dimensions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/227—Centering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/27—Circuits special to multi-standard receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2624—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects for obtaining an image which is composed of whole input images, e.g. splitscreen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/007—Systems with supplementary picture signal insertion during a portion of the active part of a television signal, e.g. during top and bottom lines in a HDTV letter-box system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals

Description

【発明の詳細な説明】 この発明は、異なる素材からの実質的に等しいサイズ
の画面を並べて表示することができるビデオシステムに
関し、特に、ワイド表示フォーマット比のスクリーンを
有するビデオシステムに関するものである。今日のテレ
ビジョンのほとんどのものは、水平な幅対垂直の高さが
4:3のフォーマット表示比を持っている。ワイドフォー
マット表示比は映画の表示フォーマット比、例えば16:9
により近く対応する。この発明は、直視型テレビジョン
及び投写型テレビジョンの両方に適用可能である。
4:3、しばしば４×３とも称するフォーマット表示比
を持つテレビジョンは、単一のビデオ信号素材と複数の
ビデオ信号素材が表示されるかという点で制約がある。
実験的なものを除いて、商業放送局のテレビジョン信号
の伝送は４×３のフォーマットの表示比で放送される。
多くの視聴者は、４×３表示フォーマットは、映画にお
けるより広いフォーマット表示比よりも良くないと考え
る。ワイドフォーマット表示比のテレビジョンは、より
心地よい表示を行うだけでなく、ワイド表示フォーマッ
トの信号素材をそれに対応するワイド表示フォーマット
で表示することができる。このワイド表示フォーマット
によれば、映画は、切り詰められたり、歪められたりす
ることなく、映画のように見ることができる。ビデオ素
材は、例えばテレシネ装置によってフィルムからビデオ
に変換される場合、あるいは、テレビジョンのプロセッ
サによっても、切り詰める（cropping）必要がない。
ワイド表示フォーマット比のテレビジョンは、通常の
表示フォーマット信号とワイド表示フォーマット信号の
両方を種々の形で表示すること、及びこれらのフォーマ
ットの信号を多画面表示の形態で表示するのに適してい
る。しかし、ワイド表示比のスクリーンを用いることに
は多くの問題が伴う。そのような問題の中で一般的なも
のには、複数ある信号素材の表示フォーマット比の変
更、非同期ではあるが同時表示されるビデオ信号素材か
ら一致したタイミング信号を生成すること、多画面表示
を行うための、複数信号素材間の切換え、圧縮データ信
号から高解像度の画面を生成することが挙げられる。こ
のような問題は、この発明によるワイドスクリーンテレ
ビジョンにおいて解決される。この発明の種々の構成に
よるワイドスクリーンテレビジョンは、同じまたは異な
るフォーマット比を有する単一及び複数のビデオ信号素
材から高解像度の単一及び複数画面表示を、選択可能な
表示フォーマット比で表示できる。
広い表示フォーマット比を持つテレビジョンは、飛越
し走査形式及び非飛越し走査形式の両方で、かつ、基本
的な、即ち、標準の水平走査周波数及びその倍数の両方
でビデオ信号を表示するテレビジョンシステムに適用で
きる。例えば、標準NTSCビデオ信号は、各ビデオフレー
ムの、各々が約15.734Hzの基本的、即ち、標準水平走査
周波数のラスタ走査によって生成される相続くフィール
ドをインタレースすることにより表示される。ビデオ信
号に関する基本的走査周波数は、fH、1fHあるいは1Hと
いうように種々の呼び方がなされる。1fH信号の実際の
周波数はビデオの方式が異なれば変わる。テレビジョン
装置の画質を改善する努力によって、ビデオ信号を、順
次走査形式で、非飛越し走査形式で表示するためのシス
テムが開発された。順次走査では、各表示フレームは、
飛越しフォーマットにおける２つのフィールドの１つを
走査するために割り当てられた時間と同じ時間で走査す
る必要がある。フリッカのないAA−BB表示は、各フィー
ルドを連続して２度走査することを要する。それぞれの
場合において、水平走査周波数は、標準の水平周波数の
２倍としなければならない。このような順次走査表示あ
るいは無フリッカ表示用の走査周波数は、2fHとか2Hと
か色々な呼び方がされている。例えば、米国の標準によ
る2fH走査周波数は、約31.468Hzである。
通常のフォーマット表示比を有するテレビジョン装置
を、例えば２つのビデオ素材からの複数画面の表示が行
えるようにすることができる。これらのビデオ素材は、
テレビジョンのチューナ、ビデオカセットレコーダのチ
ューナ、ビデオカメラその他である。しばしば画面内画
面（ピクチャ・イン・ピクチャ）（PIP）と称されるモ
ードでは、テレビジョンのチューナが、スクリーンある
いは表示領域の大部分を占める画面を供給し、副ビデオ
素材が、概して、大きい方の画面の境界内に入る小さい
挿入画面（差し込み画面、あるいは、はめ込み画面とも
いう）を供給する。ワイドスクリーンテレビジョン装置
におけるPIP表示モードが第１図（ｃ）に示されてい
る。多くの場合、挿入画面は多数の異なる位置に配置さ
せることができる。別の表示モードは、しばしばチャン
ネル走査と呼ばれるもので、各々が異なるチャンネル素
材から供給される多数の小さな画面が、静止画面（フリ
ーズフレーム）合成（モンタージュ）として、スクリー
ンを埋める。この場合、少なくともサイズに関して主と
なる画面はない。ワイドスクリーンテレビジョン装置に
おけるチャンネル走査表示モードが第１図（ｉ）に示さ
れている。ワイドスクリーンテレビジョン装置では、こ
の他の表示モードも可能であり、その１つは画面外画面
（ピクチャ・アウトサイド・ピクチャ）（POP）と呼ば
れるものである。このモードでは、数枚の挿入副画面が
主画面と共通の境界を共有するようにできる。ワイドス
クリーンテレビジョン装置におけるPOPモードを第１図
（ｆ）に示す。ワイドスクリーンテレビジョンに特に適
したもう一つのモードは、異なるビデオ素材、例えば、
２つの異なるチャンネルからの実質的に同じサイズの並
置（サイド・バイ・サイド）画面である。このモード
を、２つの4:3ビデオ素材に対するワイドスクリーンテ
レビジョンについて、第１図（ｄ）に示す。このモード
はPOPモードの特殊なケースと考えることができる。
水平走査は、ワイドスクリーンテレビジョン装置にお
いては、通常のテレビジョン装置の場合と同じ時間で行
われる。しかし、水平走査の距離はワイドスクリーンテ
レビジョンの場合の方が大きい。そのために、画面が水
平方向に伸び、表示画面中の画像に相当なアスペクト比
歪みが生じてしまう。従って、通常の4:3表示フォーマ
ット比のビデオ信号を、例えば、16:9のフォーマット表
示比を持つような、ワイドスクリーンテレビジョン装置
上に表示する時には、問題が生じる。これらの特定のフ
ォーマット表示比では、4/3の係数で水平方向の伸び、
即ち、伸張が生じる。これは、例えば、PIPあるいはPOP
のように、4:3表示フォーマット比を持つ画面を主画面
及び副画面として表示する際の１つの問題である。ま
た、これは、主画面が、テレビジョン装置の表示手段に
合致する16:9のフォーマット表示比を持つビデオ信号素
材からのものである場合においても、PIP及びPOPモード
で問題となる。
通常のテレビジョン装置においても、PIP及びチャン
ネル走査を実現できるデジタル回路がある（一般に、画
面内画面プロセッサと呼ばれる）。このような画面内画
面プロセッサの１つは、CPIPチップと呼ばれ、トムソン
・コンシューマ・エレクトロニクス・インコーポレイテ
ッドから入手できる。このCPIPチップは、インディアナ
州インディアナポリスのトムソン・コンシューマ・エレ
クトロニクス・インコーポレイテッドから入手できる
「The CTC 140 Picture in Picture （CPIP） T
echnical Training Manual （CTC 140 画面内画面
（CPIP） 技術トレーニングマニュアル）」に更に詳
しく記載されている。このような画面内画面プロセッサ
は、例えば、PIP,POP及びチャンネル走査などの特殊な
表示モードをワイドスクリーンテレビジョン装置で実施
するには不適である。副ビデオ素材からこのような画面
内画面プロセッサによって生成された副画面を外部スピ
ードアップ回路を用いずに、ワイドスクリーンテレビジ
ョン装置で表示すると、副画面は前述したように幾何学
形状的歪みを受けてしまう。直視型であれ、投写型であ
れ、広い映像管の広い水平走査のために、この副画面は
4/3倍の水平方向の伸張を呈する。外部スピードアップ
回路を用いた場合には、副画面はアスペクト比歪みを伴
うことなく表示されるが、スクリーン全体、あるいは、
副表示用として割当てられたスクリーンの部分を満たす
ことはできない。
ワイドスクリーンテレビジョンには、ビデオ信号、例
えば、副ビデオ信号を、つぎの表示の段階で、副画面が
全く画像アスペクト比歪みを呈することがないような形
に歪ませるための信号プロセッサが設けられる。この歪
みは、非対称圧縮として実施される。圧縮係数は、副ビ
デオ信号とワイドスクリーンテレビジョン装置の相対的
な表示フォーマット比によって決まる。16:9のフォーマ
ット表示比を有するテレビジョン装置に4:3の表示フォ
ーマット比を有する副ビデオ信号を表示するために、副
画面は、水平方向に4:1の係数で圧縮され、垂直方向に
は3:1の係数で圧縮される。異なる表示フォーマット
比、例えば、2:1、を有するテレビジョン装置では、水
平圧縮係数は垂直圧縮係数の1.5倍となろう。この非対
称圧縮により幾何学的に歪んだ画面が生成され、この画
面は次いで画面内画面プロセッサに付設されたビデオメ
モリに記憶することができる。非対称に圧縮された副画
面が、画面内画面の通常の動作によってメモリから読出
されると、その結果生成される副画面は、PIPであろう
が、POPであろうが、チャンネル走査、その他であれ、
全くアスペクト非歪みがなく、また、意図した目的に合
致した適正なサイズとなる。この広いテレビジョン映像
管での走査によって行われる水平伸張は、ビデオメモリ
に格納に先だって施された上述の補助的な圧縮、即ち、
非対称な部分を丁度打ち消す。
この発明の構成による並置（サイド・バイ・サイド）
画面のビデオ表示システムは、第１と第２の画面を表す
第１と第２のビデオ信号を、それぞれ高いレベルと低い
レベルの量子化解像度で量子化するためのアナログ・デ
ジタル変換器を含んでいる。これらのアナログ・デジタ
ル変換器は互いに異なるサンプリング周波数で動作する
ことができる。低いほうのサンプリング周波数の信号に
よって表される画面は、他方の画面に対してサブサンプ
ルされたように見える。ビデオ表示器は、第１のビデオ
信号に同期している。第２のビデオ信号は、第１のビデ
オ信号に同期している。信号処理回路が第１と第２のビ
デオ信号を、それぞれビデオ表示器よりも小さいサイズ
で第１と第２の画面を表すように変更する。多重化（マ
ルチプレクサ）回路が、上記画面を並置表示するために
処理されたビデオ信号を合成する。量子化解像度増強回
路が、低いほうのレベルの量子化解像度を有するビデオ
信号について、感知画質を改善する。並置画面は実質的
に画像アスペクト比歪みなしで表示することができ、ま
た、切り詰め（cropping）及び画像アスペクト比歪みの
相対量を異ならせて表示できる。
この発明の構成による並置画面の同期化させるための
ビデオ表示システムは、第１の画面を表す第１のビデオ
信号素材と、第２の画面を表す第２のビデオ信号素材と
を備えている。第１の信号プロセッサが第１のビデオ信
号をスピードアップする。ビデオ表示器は、第１のビデ
オ信号に同期化される。第２のビデオ信号は、第１のビ
デオ信号とビデオ表示器に対し垂直に同期化される。第
２のビデオ信号は、フィールドメモリ中で、フィールド
期間の一部に相当する長さだけ遅延される。第２の信号
プロセッサが、この同期した第２のビデオ信号をスピー
ドアップする。第１と第２のビデオ信号は、画面の並置
表示のために組合わされる。第１と第２のビデオ信号
は、それぞれ第１と第２の表示フォーマット比を持って
おり、また、ビデオ表示器は第１と第２の表示フォーマ
ット比の各々よりも大きな第３の表示フォーマット比を
持っている。第１と第２の表示フォーマット比が、各
々、約4:3であり、第３の表示フォーマット比が約16:9
であれば、並置画面の各々は約8:9のフォーマット表示
比となる。ビデオ信号の各々が約4/3の係数でスピード
アップされ、水平に約1/3の係数で切り詰められるとす
ると、並置画面の各々は実質的にアスペクト比歪みなし
で表示される。
第１図（ａ）〜（ｉ）は、ワイドスクリーンテレビジ
ョンにおける種々の表示フォーマットを示す。
第２図は、この発明の種々の態様に従うワイドスクリ
ーンテレビジョンの2fHの水平走査で動作するようにし
たもののブロック図である。
第３図は、第２図に示すワイドスクリーンプロセッサ
のブロック図である。
第４図は、この発明の態様によるワイドスクリーンテ
レビジョンで、1fH水平走査で動作するようにされたも
ののブロック図である。
第５図は、第４図に示すワイドスクリーンプロセッサ
のブロック図である。
第６図は、第３図と第５図に共通のワイドスクリーン
プロセッサをさらに詳細に示すブロック図である。
第７図は、第６図に示す画面内画面プロセッサのブロ
ック図である。
第８図は、第６図に示すゲートアレーのブロック図で
あり、主信号路、副信号路、出力信号路を示している。
第９図と第10図は、充分に切り詰めた信号を用いた第
１図（ｄ）に示す表示フォーマットの発生の説明に用い
るタイミング図である。
第11図は、第８図にの主信号路をより詳細に示すブロ
ック図である。
第12図は、第８図の副信号路をより詳細に示すブロッ
ク図である。
第13図は、第７図に示した画面内画面プロセッサのタ
イミング・制御部のブロック図である。
第14図は、1fH−2fH変換における内部2fH信号を発生
する回路のブロック図である。
第15図は、第２図に示す偏向回路用の組合わせブロッ
ク及び回路図である。
第16図は、第２図に示すRGBインタフェースのブロッ
ク図である。
第１図のそれぞれは、この発明の異なる構成に従って
実現できる単一及び複数画面表示フォーマットの種々の
組合わせの中のいくつかのものを示す。説明のために選
んだこれらのものは、この発明の構成に従うワイドスク
リーンテレビジョンを構成するある特定の回路の記述を
容易にするためのものである。図示と、説明の便宜上、
一般に、ビデオ素材、あるいは、ビデオ信号に関する通
常の表示フォーマットの幅対高さ比は４×３であると
し、一般に、ビデオ素材、あるいは、ビデオ信号に関す
るワイドスクリーン表示フォーマットの幅対高さ比は、
16×９であるとする。この発明の構成は、これらの定義
によって制限されるものではない。
第１図（ａ）は、４×３の通常のフォーマットの表示
比を有する直視型、あるいは、投写型テレビジョンを示
す。16×９フォーマット表示比画面が４×３フォーマッ
ト表示比信号として伝送される場合は、上部と下部に黒
のバーが現れる。これを一般に郵便受け（レターボック
ス）フォーマットと呼ぶ。この場合、観察される画面
は、表示に使用できる表示面積に関して小さくなる。別
の方法としては、16×９フォーマット表示比ソースが伝
送に先立って変換されて、４×３フォーマット表示器の
観察面の垂直方向を満たすようにされる。しかし、その
場合は、かなりの情報が左及び／または右側から切捨て
られてしまう。さらに別の方法では、郵便受けフォーマ
ットを水平方向には引伸ばさずに、垂直方向に引伸ばす
ことができるが、こうすると、垂直方向に引伸ばしたこ
とにより歪みが生ずる。これらの３つの方法のどれも特
に魅力的であるとはいえない。
第１図（ｂ）は16×９のスクリーンを示す。16×９の
フォーマットの表示比のビデオ素材（ソース）は、切り
詰めすることなく、かつ歪みを伴うことなく完全に表示
される。16×９フォーマット表示比の郵便受け画面（こ
れは、元来４×３フォーマット表示比信号の形である
が）は、充分な垂直解像度を有する大きな表示を行うよ
うに、ライン２重化（ライン・ダブリング）またはライ
ン追加（ライン・アディション）によって順次走査され
る。この発明によるワイドスクリーンテレビジョンは、
主ビデオ素材、副ビデオ素材、あるいは外部RGB素材に
関係なく、このような16×９フォーマット表示比信号を
表示できる。
第１図（ｃ）は、４×３フォーマット表示比の挿入画
面が挿入表示されている16×９フォーマット表示比の主
信号を示す。主及び副のビデオ信号が両方共、16×９フ
ォーマット表示比素材である場合は、挿入画面も16×９
フォーマット表示比を持つ。挿入画面は多数の異なる位
置に表示することができる。
第１図（ｄ）は、主及び副ビデオ信号が同じサイズの
画面として表示されている表示フォーマットを示す。各
表示領域は８×９のフォーマット表示比を有し、これ
は、当然ながら、16×９とも４×３とも異なる。このよ
うな表示領域に、水平あるいは垂直歪みを伴うことなく
４×３フォーマット表示比素材を表示するためには、信
号の左及び／または右側を切り詰めねばならない。画面
を水平方向に詰め込む（squeeze）ことによるある程度
のアスペクト比歪みを我慢するなら、画面のもっと多く
の部分を表示できる。水平方向の詰め込みの結果、画面
中の事物は垂直方向に細長くなる。この発明のワイドス
クリーンテレビジョンは、アスペクト比歪みを全く伴わ
ない最大の切り詰め処理から最大のアスペクト比歪みを
伴う無切り詰めまでの、切り詰めとアスペクト比歪みの
任意の組合わせを行うことができる。
副ビデオ信号処理路にデータサンプリング制限がある
と、主ビデオ信号からの表示と同じ大きさにすべき高解
像度画面の生成が複雑になる。このような複雑化を解消
するために種々の方法を採ることができる。
第１図（ｅ）は、４×３フォーマットの表示比画面が
16×９フォーマット表示比スクリーンの中央に表示され
ている表示フォーマットを示す。黒色のバーが左右両側
に現れている。
第１図（ｆ）は、１つの大きな４×３フォーマット表
示比画面と３つの小さい４×３フォーマット表示比画面
が同時に表示される表示フォーマットを示す。大きい画
面の周辺にある外側の小さい画面は、時には、PIP、即
ち、画面内画面（親子画面）ではなく、POP、即ち、画
面外画面と呼ばれる。PIPまたは画面内画面（ピクチャ
・イン・ピクチャ）という語は、この明細書中では、こ
れら２つの表示フォーマットに用いられている。ワイド
スクリーンテレビジョンに２つのチューナが設けられて
いる場合、両方共内部に設けられている場合、１つが内
部に、１つが外部、例えば、ビデオカセットレコーダに
設けられている場合でも、表示画面の中の２つは、ビデ
オ素材に従ってリアルタイムに動きを表示できる。残り
の画面は静止画面フォーマットで表示できる。さらに、
チューナと副信号処理路とを付加すれば、３以上の動画
面を表示できることは理解できよう。また、大画面と３
つの小画面の位置を第１図（ｇ）に示すように切換える
ことも可能である。
第１図（ｈ）は、４×３フォーマット表示比画面を中
央に表示して、６つの小さい４×３フォーマット表示比
画面を両側に縦列に表示した別のものを示す。上述した
フォーマットと同様、２つのチューナを備えたワイドス
クリーンテレビジョンであれば、２つの動画面を表示で
きる。そして、残りの11画面は静止画面フォーマットで
表示されることになる。
第１図（ｉ）は、12の４×３フォーマット表示比画面
の碁盤目状表示フォーマットを示す。このような表示フ
ォーマットは、特に、チャンネル選択ガイドに適してお
り、その場合、各画面は異なるチャンネルからの少なく
とも静止した画面である。前の例と同様、動きのある画
面の数は、利用できるチューナと信号処理路の数によっ
て決まる。
第１図に示した種々のフォーマットは一例であって、
限定的なものではなく、残りの図面に示され、以下に詳
述するワイドスクリーンテレビジョンによって実現でき
る。
この発明の構成によるとワイドスクリーンテレビジョ
ンで、2fHの水平走査で動作するように適合されたもの
の全体的なブロック図が第２図に示されており、全体が
10で示されている。テレビジョン10は、概略的に言え
ば、ビデオ信号入力部20、シャーシまたはTVマイクロプ
ロセッサ（TVμＰ）216、ワイドスクリーンプロセッサ3
0、1fH−2fH変換器40、偏向回路50、RGBインタフェース
60、YUV−RGB変換器240、映像管駆動回路242、直視型ま
たは投写型管244、及び、電源70を含んでいる。種々の
回路の異なる機能ブロックへのグループ化は、説明の便
宜を図るためのものであって、このような回路相互間の
物理的位置関係を限定することを意図するものではな
い。
ビデオ信号入力部20は、異なるビデオ素材からの複数
の複合ビデオ信号を受信するようにされている。ビデオ
信号は主ビデオ信号あるいは副ビデオ信号として表示す
るために、選択的に切換えることができる。RFスイッチ
204は２つのアンテナ入力ANT1とANT2を持っている。こ
れらの入力は無線放送アンテナによる受信と、ケーブル
からの受信の両方のための入力を表わす。RFスイッチ20
4は、第１のチューナ206と第２のチューナ208に、どち
らのアンテナ入力を供給するかを制御する。第１のチュ
ーナ206の出力は、ワンチップ202への入力となる。ワン
チップ202は、同調制御、水平及び垂直偏向制御、ビデ
オ制御に関係する多数の機能を果たす。図示のワンチッ
プは産業用のTA7777である。第１のチューナ206からの
信号からワンチップで生成されたベースバンドビデオ信
号VIDEO OUTはビデオスイッチ200とワイドスクリーン
プロセッサ30のTV1入力への入力となる。ビデオスイッ
チ200への他のベースバンドビデオ入力はAUX1とAUX2で
示されている。これらの入力は、ビデオカメラ、レーザ
ディスクプレーヤ、ビデオテーププレーヤ、ビデオゲー
ム等に用いることができる。シャーシまたはTVマイクロ
プロセッサ216によって制御されるビデオスイッチ200の
出力は切換えビデオ（SWITCHED VIDEO）と示されてい
る。この切換えビデオは、ワイドスクリーンプロセッサ
30へ別の入力として供給される。
第３図を参照すると、ワイドスクリーンプロセッサ30
中のスイッチSW1は、Y/Cデコーダ210への入力となるSEL
COMP OUTビデオ信号として、TV1信号と切換えビデオ
（SWITCHED VIDEO）信号の一方を選択する。Y/Cデコー
ダ210は、適応型ラインコム形フィルタの形で実現でき
る。Y/Cデコーダ210へは、さらに２つのビデオ素材S1と
S2も入力される。S1とS2の各々は異なるＳ−VHS素材を
表わし、各々、別々のルミナンス信号及びクロミナンス
信号から成っている。いくつかの適応型ラインコム形フ
ィルタでY/Cデコーダの一部として組込まれているよう
な、あるいは、別のスイッチとして実現してもよいスイ
ッチがTVマイクロプロセッサ216に応じて、Y_M及びC_IN
として示した出力として、一対のルミナンス及びクロミ
ナンス信号を選択する。選択された対をなすルミナンス
及びクロミナンス信号は、その後は、主信号としてみな
され、主信号路に沿って処理される。_Mあるいは_MNを
含む信号表記は、主信号路を表わす。クロミナンス信号
C_INはワイドスクリーンプロセッサ30によって、再びワ
ンチップに返され、色差信号U_M及びV_Mが生成される。
ここで、Ｕは（Ｒ−Ｙ）と同等のものを表わし、Ｖは
（Ｂ−Ｙ）と同等である。Y_M、U_M及びV_M信号は、そ
の後の信号処理のために、ワイドスクリーンプロセッサ
30でデジタル形式に変換される。
機能的にはワイドスクリーンプロセッサ30の一部と定
義される第２のチューナ208が、ベースバンドビデオ信
号TV2を生成する。スイッチSW2が、Y/Cデコーダ220への
入力として、TV2信号とSWITCHED VIDEO信号の１つを選
ぶ。Y/Cデコーダ220は、適応型ラインコム形フィルタと
して実施できる。スイッチSW3とSW4が、Y/Cデコーダ220
のルミナンス及びクロミナンス出力と、それぞれY_EXT
とC_EXTで示す外部ビデオ素材のルミナンス及びクロミ
ナンス信号の一方を選択する。Y_EXT及びC_EXT信号は、
Ｓ−VHS入力S1に対応する。Y/Cデコーダ220とスイッチS
W3とSW4は、いくつかの適応型ラインコム形フィルタで
行われているように、組合わせてもよい。スイッチSW3
とSW4の出力は、この後は、副信号と考えられて、副信
号路に沿って処理される。選択されたルミナンス出力は
Y_Aとして示されている。_A、_AX及び_AUXを含む信号表
記は副信号路に関して用いられている。選択されたクロ
ミナンスは色差信号U_AとV_Aに変換される。Y_A信号、U
_A信号及びV_A信号は、その後の信号処理のためにデジ
タル形式に変換される。主及び副信号路中でビデオ信号
素材の切換えを行う構成により、異なる画面表示フォー
マットの異なる部分についてのビデオ素材選択をどのよ
うにするかについての融通性が大きくなる。
Y_Mに対応する複合同期信号COMP SYNCがワイドスク
リーンプロセッサ30から同期分離器212に供給される。
水平及び垂直同期成分ＨとＶが垂直カウントダウン回路
214に入力される。垂直カウントダウン回路はワイドス
クリーンプロセッサ30に供給されるVERTICAL RESET
（垂直リセット）信号を発生する。ワイドスクリーンプ
ロセッサ30は、RGBインタフェース60に供給される内部
垂直リセット出力信号INT VERT RSTOUTを発生する。R
GBインタフェース60のスイッチが、この内部垂直リセッ
ト出力信号と外部RGB素材の垂直同期成分との間の選択
を行う。このスイッチの出力は偏向回路50に供給される
選択された垂直同期成分SEL_VERT_SYNCである。副ビデ
オ信号の水平及び垂直同期信号は、ワイドスクリーンプ
ロセッサ中の同期分離器250によって生成される。
1fH−2fH変換器40は、飛越し走査ビデオ信号を順次走
査される非飛越し信号に変換する働きをする。例えば、
水平ラインの各々が２度表示されるとか、あるいは、同
じフィールド中の隣接水平ラインの補間によって付加的
な水平ラインの組が生成される。いくつかの例において
は、前のラインを用いるか、補間したラインを用いるか
は、隣接フィールドまたは隣接フレーム間で検出される
動きのレベルに応じて決められる。変換回路40はビデオ
RAM420と関連して動作する。このビデオRAM420は、順次
表示を行うために、フレームの１またはそれ以上のフィ
ールドを記憶するために用いられる。Y_2fH、U_2fH及び
V_2fH信号としての変換されたビデオデータはRGBインタ
フェース60に供給される。
第16図に詳細に示されているRGBインタフェース60
は、表示のためのビデオ信号入力部20による、変換ビデ
オデータまたは外部RGBビデオデータの選択ができるよ
うにする。外部RGB信号は2fH走査用に適合させられたワ
イドフォーマット表示比信号とする。主信号の垂直同期
成分はワイドスクリーンプロセッサ30によってRGBイン
タフェースに対し内部垂直リセット（INT VERT RST
OUT）として供給されて、選択された垂直同期（fVmまた
はfVext）を偏向回路50に供給できるようにする。この
ワイドスクリーンテレビジョンの動作によって、内部／
外部制御信号INT/EXTを発生させて、外部RGB信号の使用
者による選択を可能とする。しかし、このような外部RG
B信号が存在しない場合に、外部RGB信号入力を選択する
と、ラスタの垂直方向の崩壊、及び、陰極線管または投
写型管の損傷が生じる可能性がある。従って、RGBイン
タフェース回路60は存在しない外部RGB入力の選択を無
効とするために、外部同期信号を検出する。WSPマイク
ロプロセッサ340は、また外部RGB信号に対するカラー及
び色調制御を行う。
ワイドスクリーンプロセッサ30は、副ビデオ信号の特
殊な信号処理を行う画面内画面（ピクチャア・イン・ピ
クチャア）プロセッサ320を含んでいる。画面内画面と
いう用語は、時には、PIPあるいはピクス・イン・ピク
ス（pix−in pix）と省略される。ゲートアレー300
は、第１図（ａ）〜第１図（ｉ）の例で示されているよ
うな、種々の表示フォーマットで主及び副ビデオ信号デ
ータを組合わせる。画面内画面プロセッサ320とゲート
アレー300はワイドスクリーンマイクロプロセッサ（WSP
μＰ）340の制御下にある。マイクロプロセッサ340
は、直列バスを介してTVマイクロプロセッサ216に応動
する。この直列バスは、データ、クロック信号、イネー
ブル信号及びリセット信号用の４本の信号ラインを含ん
でいる。ワイドスクリーンプロセッサ30は、また、３レ
ベルのサンドキャッスル（砂で作った城）信号として、
複合垂直ブランキング／リセット信号（COMPOSITE VER
TICAL BLANKING/RESET Signal）を発生する。あるい
は、垂直ブランキング信号とリセット信号は別々の信号
として生成してもよい。複合ブランキング信号はビデオ
信号入力部によってRGBインタフェースに供給される。
第15図にさらに詳細に示す偏向回路50はワイドスクリ
ーンプロセッサ30から垂直リセット信号を、RGBインタ
フェース60から選択された2fH水平同期信号を、また、
ワイドスクリーンプロセッサ30から付加的な制御信号を
受けとる。この付加制御信号は、水平位相合わせ、垂直
サイズ調整及び左右ピン調整に関するものである。偏向
回路50は2fHフライバックパルスをワイドスクリーンプ
ロセッサ30、1fH−2fH変換器40及びYUV−RGB変換器240
に供給する。
ワイドスクリーンテレビジョン全体に対する動作電圧
は、例えば、AC主電源により付勢するようにできる電源
70によって生成される。
ワイドスクリーンプロセッサ30を第３図により詳細に
示す。ワイドスクリーンプロセッサの主要な成分は、ゲ
ートアレー300、画面内画面回路301、アナログ・デジタ
ル変換器とデジタル・アナログ変換器、第２のチューナ
208、ワイドスクリーンプロセッサ・マイクロプロセッ
サ340及びワイドスクリーン出力エンコーダ227である。
1fHおよび2fHシャーシの両方に共通のワイドスクリーン
プロセッサの詳細な部分、例えば、PIP回路が第６図に
示されている。PIP回路301の重要な部分を構成する画面
内画面プロセッサ320は第７図により詳細に示されてい
る。また、第８図には、ゲートアレー300がより詳細に
示されている。第３図に示した、主及び副信号路の部分
を構成する多数の素子については、既に詳細に記述し
た。
第２のチューナ208には、IF段224とオーディオ段226
が付設されている。また、第２のチューナ208はWSP μ
P340と共に動作する。WSP μP340は入／出力I/O部340A
とアナログ出力部340Bとを含んでいる。I/O部340Aは色
調（ティント）制御信号とカラー制御信号、外部RGBビ
デオ素材を選択するためのINT/EXT信号、及び、スイッ
チSW1〜SW6用の制御信号を供給する。I/O部は、また、
偏向回路陰極線管を保護するために、RGBインタフェー
ス60からのEXT SYNC DET信号をモニタする。アナログ
出力部340Bは、それぞれのインタフェース回路254、256
および258を通して、垂直サイズ、左右調整及び水平位
相用制御信号を供給する。
ゲートアレー300は主及び副信号路からのビデオ情報
を組合わせて、複合ワイドスクリーン表示、例えば、第
１図の異なる部分に示されているものの１つを作る働き
をする。ゲートアレー300用のクロック情報は、低域通
過フィルタ376と共働して動作する位相ロックループ374
によって供給される。主ビデオ信号はアナログ形式で、
Y_M、U_M及びV_Mで示した信号として、YUVフォーマット
でワイドスクリーンプロセッサ30に供給される。これら
の主信号は、第６図により詳細に示すように、アナログ
・デジタル変換器342と346によってアナログからデジタ
ル形式に変換される。
カラー成分信号は、上位概念的に表示Ｕ及びＶによっ
て示されており、これらは、Ｒ−Ｙまたは、Ｂ−Ｙ信
号、あるいは、Ｉ及びＱ信号に付すことができる。シス
テムクロック周波数は1024fH（これは約16MHzである）
なので、サンプルされたルミナンスの帯域幅は8MHzに制
限される。Ｕ及びＶ信号は500kHz、あるいは、ワイドＩ
については1.5MHzに制限されるので、カラー成分データ
のサンプルは、１つのアナログ・デジタル変換器とアナ
ログスイッチで行うことができる。このアナログスイッ
チ、即ち、マルチプレクサ344のための選択ラインUV_MU
Xは、システムクロックを２で除して得た8MHzの信号で
ある。１クロック幅のライン開始SOLパルスが、各水平
ビデオラインの始点でこの信号を同期的に０にリセット
する。ついで、UV_MUXラインは、その水平ラインを通し
て、各クロックサイクル毎に状態が反転する。ラインの
長さはクロックサイクルの偶数倍なので、一旦初期化さ
れると、UV_MUXの状態は、中断されることなく、０、
１、０、１…と変化する。アナログ・デジタル変換器34
2と346からのＹ及びUVデータストリームは、アナログ・
デジタル変換器が各々、１クロックサイクルの遅延を持
っているので、シフトしている。このデータシフトに対
応するために、主信号処理路304の補間器制御器からの
クロックゲート情報も同じように遅延させられなければ
ならない。このクロックゲート情報が遅延していない
と、削除が行われた時、UVデータは正しく対をなすよう
に組合わされない。この点は、各UV対が１つのベクトル
を表すので、重要なことである。１つのベクトルからの
Ｕ成分は、他のベクトルからのＶ成分と対にすると、カ
ラーシフトが生じてしまう。そうしないで、先行する対
からのＶサンプルは、その時のＵサンプルと共に削除さ
れる。このUVマルチプレクス法は、各カラー成分（Ｕ、
Ｖ）サンプル対に対して２つのレミナンスサンプルがあ
るので、2:1:1と称される。Ｕ及びＶの双方に対するナ
イキスト周波数はルミナンスのナイキスト周波数の２分
の１に実効的に減じられる。従って、ルミナンス成分に
対するアナログ・デジタル変換器の出力のナイキスト周
波数は8MHzとなり、一方、カラー成分に対するアナログ
・デジタル変換器の出力のナイキスト周波数は4MHzとな
る。
PIP回路及び／またはゲートアレーは、データ圧縮を
しても副データの解像度が増強されるようにする手段を
含むことができる。例えば、対（ペアド）ピクセル圧縮
及びディザリングとデ（逆）ディザリングを含む、多く
のデータ減縮及びデータ復元手法が開発されている。さ
らに、ビット数が異なる異なったディザリングシーケン
スや、ビット数が異なる異なった対ピクセル圧縮が考え
られている。多数の特徴あるのデータ減縮及び復元手法
の１つをWSP μP340によって選択して、各特定の画面
表示フォーマットそれぞれについて表示ビデオの解像度
を最大にするようにすることができる。
ゲートアレー300は、FIFO356と358として実現できる
ラインメモリと共働して動作する補間器を含んでいる。
補間器とFIFOは主信号を必要に応じて再サンプル（リサ
ンプル）するために使用される。別に設けた補間器によ
って、副信号を再サンプルできる。ゲートアレー300中
のクロック及び同期回路が主及び副信号を組合わせて、
Y_MX、U_MX及びV_MX成分を有する１つの出力ビデオ信号
を作ることを含む、主及び副の両信号のデータ操作を制
御する。上記出力成分はデジタル・アナログ変換器360,
362及び364によってアナログ形式に変換される。Ｙ、Ｕ
及びＶで示すアナログ形式の信号は、非飛越し走査への
変換のために、1fH−2fH変換器40に供給される。また、
Ｙ、Ｕ及びＶ信号はエンコーダ227によってY/Cフォーマ
ットに符号化されて、パネルのジャックに、ワイドフォ
ーマット比出力信号Y_OUT_EXT_/C_OUT_EXTが出力され
る。スイッチSW5が、エンコーダ227のための同期信号
を、ゲートアレーからのC_SYNC_MNと、PIP回路からのC_
SYNC_AUXから選択する。スイッチSW6は、ワイドスクリ
ーンパネル出力用の同期信号として、Y_MとC_SYNC_AUX
のどちらかを選択する。
水平同期回路の部分がより詳細に第14図に示されてい
る。位相比較器228は、低域通過フィルタ230、電圧制御
発振器232、除算器234及びキャパシタ236を含む位相ロ
ックループの一部をなしている。電圧制御発振器232
は、セラミック共振器または同等のもの238に応動し
て、23fHで動作する。電圧制御発振器の出力は、32で除
算されて、適切な周波数の第２の入力信号として位相比
較器228に供給される。分周器234の出力は1fHREFタイミ
ング信号である。32fHREFタイミング信号と1fHREFタイ
ミング信号は16分の１カウンタ400に供給される。2fH出
力がパルス幅回路402に供給される。分周器400を1fHREF
信号によってプリセットすることにより、この分周器
は、確実に、ビデオ信号入力部20の位相ロックループと
同期して動作する。パルス幅回路402は2fH−REF信号
が、位相比較器404、例えば、CA1391が適正な動作を行
うようにするために充分なパルス幅を持つようにする。
位相比較器404は、低域通過フィルタ406と2fH電圧制御
発振器408を含む第２の位相ロックループの一部を構成
している。電圧制御発振器408は内部2fHタイミング信号
を発生し、この信号は順次走査される表示器を駆動する
ために用いられる。位相比較器404への他方の入力信号
は、2fHフライバックパルスまたはこれに関係付けられ
たタイミング信号である。位相比較器404を含む第２の
位相ロックループを用いることは、入力信号の各1fH期
間内で各2fH走査周期が対称になるようにするために役
立つ。このようにしなかった場合は、ラスタの分離、例
えば、ビデオラインの半分が右にシフトし、ビデオライ
ンの半分が左シフトするというようなことが起きる。
第15図には、偏向回路50が詳細に示されている。回路
500は、異なる表示フォーマットを実現するために必要
な垂直過走査の所要量に応じてラスタの垂直のサイズを
調整するために設けられている。線図的に示すように、
定電流源502が垂直ランプキャパシタ504を充電する一定
量の電流IRAMPを供給する。トランジスタ506が垂直ラン
プキャパシタに並列に結合されており、垂直リセット信
号に応じて、このキャパシタを周期的に放電させる。い
かなる調整もしなければ、電流IRAMPは、ラスタに最大
可能な垂直サイズを与える。これは、第１図（ａ）に示
すような、拡大４×３フォーマット表示比信号素材によ
りワイドスクリーン表示を満たすのに必要とされる垂直
過走査の大きさに対応する。より小さな垂直ラスタサイ
ズが必要とされる場合は、可調整電流源508がIRAMPから
可変量の電流IADJを分流させて、垂直ランプキャパシタ
504をよりゆっくりと、より小さなピーク置まで充電す
る。可変電流源508は、垂直サイズ制御回路254によって
生成された、例えば、アナログ形式の、垂直サイズ調整
信号に応じる。垂直サイズ調整回路500は手動垂直サイ
ズ調整回路510から独立しており、この手動垂直サイズ
調整は、ポテンショメータあるいは背面パネル調整ノブ
によって行うことができる。いずれの場合でも、垂直偏
向コイル512は適切な大きさの駆動電流を受ける。水平
偏向は、位相調整回路518、左右ピン補正回路514、2fH
位相ロックループ520及び水平出力回路516によって与え
られる。
第16図には、RGBインタフェース回路60がより詳しく
示されている。最終的に表示される信号が、1fH−2fH変
換器40の出力と外部RGB入力から選択される。ここで述
べるワイドスクリーンテレビジョンを説明するために、
外部RGB入力をワイドフォーマット表示比の順次走査素
材であるとする。外部RGB信号とビデオ信号入力部20か
らの複合ブランキング信号がRGB−YUV変換器610に入力
される。外部RGB信号に対する外部2fH複合同期信号が外
部同期信号分離器600に入力される。垂直同期信号の選
択はスイッチ608によって行われる。水平同期信号の選
択はスイッチ604によって行われる。ビデオ信号の選択
はスイッチ606によって行われる。スイッチ604、606、6
08の各々はWSP μP340によって生成される内部／外部
制御信号に応動する。内部ビデオ素材を選択するか外部
ビデオ素材を選択するかは、利用者の選択である。しか
し、外部RGB素材が接続されていない、あるいは、ター
ンオンされていない時に、使用者が不用意にそのような
外部素材を選択した場合、あるいは、外部素材がなくっ
た場合は、垂直ラスタが崩れ、陰極線管に重大な損傷を
生じさせる可能性がある。そこで、外部同期検出器602
が外部同期信号の存在を検出する。この信号がない場合
には、スイッチ無効化制御信号が各スイッチ604、606、
608に送られ、外部RGB素材からの信号がない時に、この
ような外部RGB素材が選択されることを防止する。RGB−
YUV変換器610も、WSP μP340から色調及びカラー制御
信号を受ける。
この発明の構成によるワイドスクリーンテレビジョン
で、1fH水平走査用とされたものの全体的なブロック図
が第４図に示されており、全体が11で示されている。テ
レビジョン11の、第２図に示したテレビジョン10の対応
部分に実質的に対応する部分には、同じ参照番号が付さ
れている。テレビジョン11は、概略的に言えば、ビデオ
信号入力部21、シャーシまたはTVマイクロプロセッサ21
6、ワイドスクリーンプロセッサ31、水平偏向回路52、
垂直偏向回路56、RGBマトリクス241、映像管駆動回路24
2、直視型または投写型管244、及び、電源70を含んでい
る。1fH−2fH変換器及びRGBインタフェースは用いられ
ていない。従って、2fH走査周波数の外部ワイドフォー
マット表示比のRGB信号を表示するための手段は設けら
れていない。種々の回路の異なる機能ブロックへのグル
ープ化は、説明の便宜を図るためのものであって、この
ような回路相互間の物理的位置関係を限定することを意
図するものではない。
ビデオ信号入力部21は、異なるビデオ素材からの複数
の複合ビデオ信号を受信するようにされている。ビデオ
信号は主ビデオ信号及び副ビデオ信号として、選択的に
切換えることができる。RFスイッチ204は２つのアンテ
ナ入力ANT1とANT2を持っている。これらの入力は無線放
送アンテナによる受信とケーブルからの受信の両方のた
めの入力を表わす。RFスイッチ204は、第１のチューナ2
06と第２のチューナ208に、どちらのアンテナ入力を供
給するかを制御する。第１のチューナ206の出力は、ワ
ンチップ203への入力となる。ワンチップ203は、同調制
御、水平及び垂直偏向制御、ビデオ制御に関係する多数
の機能を果たす。図示のワンチップは産業用のTA8680で
ある。第１のチューナ206からの信号からワンチップで
生成されたベースバンドビデオ信号VIDEO OUTはビデオ
スイッチ200とワイドスクリーンプロセッサ31のTV1入力
への入力となる。ビデオスイッチ200への他のベースバ
ンドビデオ入力はAUX1とAUX2で示されている。これらの
入力は、ビデオカメラ、ビデオレコーダ等に用いること
ができる。シャーシまたはTVマイクロプロセッサ216に
よって制御されるビデオスイッチ200の出力は、SWITCHE
D VIDEOと示されている。このSWITCHED VIDEOはワイ
ドスクリーンプロセッサ31へ別の入力として供給され
る。
第５図を参照すると、ワイドスクリーンプロセッサ31
中のスイッチSW1は、Y/Cデコーダ210への入力となるSEL
COMP OUTビデオ信号として、TV1信号およびSWITCHED
VIDEO信号の一方を選択する。Y/Cデコーダ210は適応
型ラインコム形フィルタの形で実現できる。Y/Cデコー
ダ210へは、さらにビデオ素材S1も入力される。ビデオ
素材S1はＳ−VHS素材を表わし、別々のルミナンス信号
及びクロミナンス信号から成っている。いくつかの適応
型ラインコム形フィルタでY/Cデコーダの一部として組
込まれているような、あるいは、別のスイッチとして実
現してもよいスイッチがTVマイクロプロセッサ216に応
動して、Y_M及びC_INとして示した出力として、一対の
ルミナンス及びクロミナンス信号を選択する。選択され
た対をなすルミナンス及びクロミナンス信号は、その後
は、主信号としてみなされ、主信号路に沿って処理され
る。ワイドスクリーンプロセッサ31のデコーダ／復調器
288が色差信号U_M及びV_Mを生成する。このY_M、U_M及
びV_M信号は、ゲートアレー300でのその後の信号処理の
ために、ワイドスクリーンプロセッサ31中でデジタル形
式に変換される。
機能的にはワイドスクリーンプロセッサ31の一部と定
義される第２のチューナ208がベースバンドビデオ信号T
V2を生成する。スイッチSW2が、Y/Cデコーダ220への入
力として、TV2信号とSWITCHED VIDEO信号の１つを選
ぶ。Y/Cデコーダ220は適応型ラインコム形フィルタとし
て実施できる。スイッチSW3とSW4が、Y/Cデコーダ220の
ルミナンス及びクロミナンス出力と、それぞれY_EXT/C_
EXTおよびY_M、C_INで示す外部ビデオ素材のルミナンス
及びクロミナンス信号を選択する。Y_EXT/C_EXT信号は
Ｓ−VHS入力S1に対応する。Y/Cデコーダ220とスイッチS
W3とSW4は、いくつかの適応型ラインコム形フィルタ
に、組合わせてもよい。スイッチSW3とSW4の出力は、こ
の後は、副信号と考えられて、副信号路に沿って処理さ
れる。選択されたルミナンス出力はY_Aとして示されて
いる。選択されたクロミナンスは色差信号U_AとV_Aに変
換される。Y_A信号、U_A信号及びV_A信号は、その後の
信号処理のためにデジタル形式に変換される。主及び副
信号路中でビデオ信号素材の切換えを行う構成により、
異なる画面表示フォーマットの異なる部分についてのビ
デオ素材選択をどのようにするかについての融通性が大
きくなる。
ワイドスクリーンプロセッサ30は、副ビデオ信号の特
殊な信号処理を行う画面内画面（ピクチャア・イン・ピ
クチャア）プロセッサ320を含んでいる。画面内画面と
いう用語は、時には、PIPあるいはピクス・イン・ピク
ス（pix−in pix）と省略される。ゲートアレー300
が、第１図（ｂ）〜第１図（ｉ）の例で示されているよ
うな、種々の表示フォーマットで主及び副ビデオ信号デ
ータを組合わせる。画面内画面プロセッサ320とゲート
アレー300はワイドスクリーンマイクロプロセッサ（WSP
μＰ）340の制御下にある。マイクロプロセッサ340
は、直列バスを介してTVマイクロプロセッサ216に応動
する。この直列バスは、データ、クロック信号、イネー
ブル信号及びリセット信号用の４本の信号ラインを含ん
でいる。ワイドスクリーンプロセッサ30は、また、３レ
ベルのサンドキャッスル（砂で作った城）信号として、
複合垂直ブランキング／リセット信号を発生する。ある
いは、垂直ブランキング信号とリセット信号は別々の信
号として生成してもよい。複合ブランキング信号はビデ
オ信号入力部によってRGBインタフェースに供給され
る。
主信号の水平及び垂直同期成分は、ワイドスクリーン
プロセッサの一部を構成している復調器288の一部であ
る同期分離器286で生成される。水平同期成分は1fH位相
ロックループ290への入力となる。副ビデオ信号の水平
及び垂直信号はワイドスクリーンプロセッサ31の同期分
離器250によって生成される。水平偏向回路52が、WSP
μP340からの左右ピン調整及び水平位相制御信号に応動
し、ワンチップ203と共働して、動作する。垂直偏向回
路56は垂直サイズ制御回路54に応動する。垂直サイズ制
御回路54はWSP μP340からの垂直サイズ制御信号に応
動し、前述した2fHシャーシ用の垂直サイズ制御と同様
に動作する。
ワイドスクリーンプロセッサ31を第５図により詳細に
示す。ワイドスクリーンプロセッサ31の主要な成分は、
ゲートアレー300、画面内画面回路301、アナログ・デジ
タル変換器342,346とデジタル・アナログ変換器360,36
2,364、第２のチューナ208、ワイドスクリーンプロセッ
サ・マイクロプロセッサ340及びワイドスクリーン出力
エンコーダ227である。1fHおよび2fHシャーシの両方に
共通のワイドスクリーンプロセッサの詳細な部分、例え
ば、PIP回路301が第６図に示されている。PIP回路301の
重要な部分を構成する画面内画面プロセッサ320は第７
図により詳細に示されている。また、第８図には、ゲー
トアレー300がより詳細に示されいる。第３図に示し
た、主及び副信号路の部分を構成する多数の素子につい
ては、既に詳細に記述した。他の多数の素子、例えば、
第２のチューナ208、WSP μP340及びインタフェース出
力、アナログ・デジタル変換器及びデジタル・アナログ
変換器、ゲートアレー300、PIP回路301、及びPLL374
は、実質的に第３図に関して説明した通りに動作するの
で、その詳細は繰り返さない。
主ビデオ信号はY_M及びC_INで示した信号として、ア
ナログ形式でワイドスクリーンプロセッサ31に供給され
る。信号C_INは復調器288によって色差信号U_MとV_Mに
復号される。主信号は、第６図により詳細に示すアナロ
グ・デジタル変換器342と346によってアナログからデジ
タルに変換される。副ビデオデータも信号Y_A、U_A及び
V_Aで示すように、アナログ形式で、かつ、YUVフォーマ
ットの形である。PIP回路301において、これらの副信号
はデジタル形式に変換され、データ圧縮され、主信号と
の同期化のためにフィールドメモリに記憶され、ゲート
アレー300に供給されて、選択された画面表示フォーマ
ットに必要な場合は、それに応じて、例えば、ライン対
ラインベースでマルチプレクサされて、主信号と組合わ
される。PIP回路301の動作は第６図を参照してより詳細
に説明されている。PIP回路301及び／またはゲートアレ
ー300も、データ圧縮が行われた場合においても副デー
タの解像度を増強する手段を含んだものとすることがで
きる。Ｙ、Ｕ及びＶで表したアナログ形式の信号はエン
コーダ227に供給されて、ワイドフォーマット比の出力
信号Y_OUT_EXT/C_OUT_EXTを形成する。この場合、これ
らの信号はワンチップ203への入力となる。エンコーダ2
27はゲートアレーからC_SYNC_MN信号のみを受け取る。
スイッチSW5が、アナログ・デジタル変換器への入力と
してY_MとC_SYNC_AUXの一方を選択する。ワンチップがR
GBマトリクス241に対するYUVフォーマット信号を発生
し、RGBマトリクス241はY_OUT_EXTとC_OUT_EXT信号から
RGBフォーマット信号を映像管駆動回路242に供給する。
第６図は、1fH及び2fHシャーシの両方について同じと
することができる、それぞれ第３図と第５図に示したワ
イドスクリーンプロセッサ30及び31をさらに詳細に示す
ブロック図である。Y_A、U_A及びV_A信号が、解像度処
理回路370を含むことのできる画面内画面プロセッサ320
の入力となる。この発明の一態様によるワイドスクリー
ンテレビジョンは、ビデオの伸張及び圧縮ができる。第
１図にその一部を示した種々の複合表示フォーマットに
より実現される特殊効果は画面内画面プロセッサ320に
よって生成される。このプロセッサ320は、解像度処理
回路370からの解像度処理されたデータ信号Y_RP、U_RP
及びV_RPを受信するように構成できる。解像度処理は常
に必要なわけではなく、選択された表示フォーマット中
に行われる。第７図に、画面内画面プロセッサ320がさ
らに詳細に示されている。画面内画面プロセッサ320の
主要成分は、アナログ・デシタル変換器部322、入力部3
34、高速スイッチ（FSW）及びバス部326、タイミング及
び制御部328、及びデジタル・アナログ変換器330であ
る。タイミング及び制御部328の詳細が第13図に示され
ている。
画面内画面プロセッサ320は、例えば、トムソン・コ
ンシューマ・エレクトロニクス・インコーポレーテッド
により開発された基本CPIPチップを改良したものとして
実施できる。多数の特徴あるいは特殊効果が可能であ
る。次はその一例である。基本的な特殊効果は、第１図
（ｃ）に示すような、大きい画面上に小さい画面が置か
れたものである。これらの大小の画面は同じビデオ信号
あるいは別のビデオ信号からでもよく、また、入れ換え
もできる。一般に、オーディオ信号は非常に大きい画面
に対応するように切換えられる。小画面はスクリーン上
の任意の位置に動かすこともできるし、あるいは、多数
の予め定められた位置に転移させることもできる。ズー
ム効果は、小画面のサイズを、例えば、多数の予め設定
されたサイズの任意のものへ大きくしたり小さくする。
ある点において、例えば、第１図（ｄ）に示す表示フォ
ーマットの場合、大小の画面は同じ大きさとなる。
単一画面モード、例えば、第１図（ｂ）、第１図
（ｅ）あるいは第１図（ｆ）に示すモードの場合、使用
者は、その単一画面の内容を、例えば、1.0:1〜5.1:1の
比の範囲でステップ状にズーム・インすることができ
る。ズームモードでは、使用者は画面内容をサーチし、
あるいは、パンして、スクリーン上の画像を画面の異な
る領域内で動かすことができる。いずれの場合でも、小
さい画面、大きい画面あるいはズームした画面を静止画
面（静止画面フォーマット）として表示できる。この機
能により、ビデオの最後の９フレームを繰返しスクリー
ン上に表示するストロボフォーマットが可能となる。フ
レームの繰返し率は、１秒につき30フレームから０フレ
ームまで変えることができる。
この発明の別の構成によるワイドスクリーンテレビジ
ョンで使用される画面内画面プロセッサは上述した基本
的なCPIPチップの現在の構成とは異なる。基本的CPIPチ
ップを16×９スクリーンを有するテレビジョンに使用す
る場合、ビデオスピードアップ回路を用いない場合は、
広い16×９スクリーンを走査することによって、実効的
に水平方向に4/3倍の拡大が生じ、そのために、アスペ
クト比歪みが生じてしまう。画面中の事物は水平方向に
細長くなる。外部スピードアップ回路を用いた場合は、
アスペクト比歪みは生じないが、画面がスクリーン全体
に表示されない。
通常のテレビジョンで使用されているような基本CPIP
チップを基にした既存の画面内画面プロセッサは、ある
望ましくない結果を伴う特別な態様で動作させられる。
入来ビデオは、主ビデオ素材の水平同期信号にロックさ
れた640fHのクロックでサンプルされる。即ち、CPIPチ
ップに関連するビデオRAMに記憶されたデータは、入来
する副ビデオ素材に対しオルソゴナルに（orthogonall
y）にサンプルされない。これが、フィールド同期にお
ける基本CPIP方法上の根本的な制約である。入力サンプ
リング率の非オルソゴナルな性質のために、サンプルさ
れたデータにスキューエラーが生じてしまう。この制限
は、ビデオRAMを、データの書込みと読出しに同じクロ
ックを使わねばならないCPIPチップと共に用いた結果で
ある。例えば、ビデオRAM350のようなビデオRAMからの
データが表示される時は、スキューエラーは、画面の垂
直端縁に沿ったランダムなジッタとして現れ、一般に
は、非常に不快であると考えられている。
基本CPIPチップと異なり、この発明の構成に従う画面
内画面プロセッサ320は、複数の選択可能な表示モード
の１つで、ビデオデータを非対称に圧縮するように変更
されている。この動作モードでは、画面は水平方向に4:
1で圧縮され、垂直方向には3:1で圧縮される。この非対
称圧縮モードにより、アスペクト比歪みを有する画面が
生成されて、ビデオRAMに記憶される。画面中の事物は
水平方向に詰め込まれる。しかし、これらの画面が通常
の通り、例えば、チャンネル走査モードで、読出され
て、16×９フォーマット表示比スクリーン上に表示され
ると、画面は正しく見える。この画面はスクリーンを満
たし、アスペクト比歪みはない。この発明のこの態様に
よる非対称圧縮モードを用いると、外部スピードアップ
回路を用いることなく、16×９のスクリーン上に特別の
表示フォーマットを生成することが可能となる。
第13図は、例えば、上述したCPIPチップを変更した画
面内画面プロセッサのタイミング及び制御部328のブロ
ック図であり、このタイミング及び制御部328は、複数
の選択可能な表示モードの１つとしての非対称圧縮を行
うためのデシメーション（decimation）回路328Cを含ん
でいる。残りの表示モードは異なるサイズの副画面を生
成できる。水平及び垂直デシメーション回路の各々はWS
P μP340の制御の下に値のテーブルから圧縮係数を求
めるようにプログラムされたカウンタを含んでいる。値
の範囲は1:1、2:1、3:1等とすることができる。圧縮係
数は、テーブルをどのように構成するかに応じて対称的
にも非対称にもできる。圧縮比の制御は、WSP μP340
の制御下で、完全にプログラマブルな汎用デシメーショ
ン（間引き）回路によって行うことができる。
全スクリーンPIPモードでは、自走発振器348と共に働
く画面内画面プロセッサ320は、例えば適応形ラインコ
ム形フィルタとすることのできるデコーダからY/C入力
を受取り、この信号をＹ、Ｕ、Ｖカラー成分に復号し、
水平及び垂直同期パルスを生成する。これらの信号は、
ズーム、静止、チャンネル走査などの種々の全スクリー
ンモードのために、画面内画面プロセッサ320で処理さ
れる。例えば、チャンネル走査モード中、ビデオ信号入
力部からの水平及び垂直同期は、サンプルされた信号
（異なるチャンネル）が互いに関連性のない同期パルス
を有し、また、見かけ上、時間的にランダムな時点で切
換えられるので、何度も中断するであろう。従って、サ
ンプルクロック（及び読出し／書込みビデオRAMクロッ
ク）はこの自走発振器によって決められる。静止及びズ
ームモード用には、サンプルクロックは入来ビデオ水平
同期信号にロックされる。これらの特別なケースでは、
入来ビデオ水平同期信号の周波数は、表示クロック周波
数と同じである。
再び第６図を参照すると、画面内画面プロセッサ320
からのアナログ形式のＹ、Ｕ、ＶおよびC_SYNC（複合同
期）出力は、エンコーダ回路366でY/C成分へ再符号化す
ることができる。エンコーダ回路366は3.58MHz発振器38
0と共働して動作する。このY/C_PIP_ENC信号は、再符号
化Y/C成分を主信号のY/C成分の代わりに用いることを可
能とするY/Cスイッチ（図示せず）に接続してもよい。
この点以後、PIP符号化Ｙ、Ｕ、Ｖおよび同期信号が、
シャーシの残部における水平及び垂直タイミングの基礎
となる。この動作モードは、主信号路中の補間器及びFI
FOの動作に基づくPIPのズームモードの実行に適してい
る。
マルチチャンネルモード、例えば、第１図（ｉ）に示
すモードでは、予め定められた走査リストの12のチャン
ネルを同時に12枚の小さな画面に表示できる。画面内画
面プロセッサ320は、3.58MHz発振器348に応動する内部
クロックを持っている。入来副信号はアナログ形式から
デジタル形式に変換され、選ばれた特殊効果に応じて、
ビデオRAM350にロードされる。前述した技術トレーニン
グマニュアルの例では、コンパイルされた特殊効果は、
主信号ビデオデータと組合わせる前に、画面内画面プロ
セッサでアナログ形式に再変換される。しかし、ここに
記述するワイドスクリーンテレビジョンでは、１つに
は、利用できる異なるクロック周波数の数に制限がある
ことにより、副データは、それ以上画面内画面プロセッ
サ320による処理を受けることなく、ビデオRAM350から
直接出力される。クロック信号の数を少なくすることに
より、テレビジョンの回路中での無線周波数干渉を減じ
ることができるという利点がある。
さらに第７図を参照すると、画面内画面プロセッサ32
0は、アナログ・デジタル変換部322、入力部324、高速
スイッチFSW及びバス制御部326、タイミング及び制御部
328、及びデジタル・アナログ変換部330を含んでいる。
一般に、画面内画面プロセッサ320は、ビデオ信号をデ
ジタル化してルミナンス（Ｙ）及び色差信号（Ｕ、Ｖ）
とし、その結果をサブサンプルして、上述したような１
メガビットのビデオRAM350に記憶させる。画面内画面プ
ロセッサ320に付設されているビデオRAM350は１メガビ
ットのメモリ容量を持つが、これは、８ビットサンプル
でビデオデータの１フィールド全部を記憶するには充分
な大きさではない。メモリ容量を増すことは、費用がか
かり、さらに複雑な処理回路構成が必要となるであろ
う。副チャンネルのサンプル当たりのビット数を少なく
することは、全体を通じて８ビットサンプルで処理され
る主信号に対して、量子化解像度、あるいは、帯域幅の
減少を意味する。この実効的な帯域幅減少は、副表示画
面が相対的に小さい時は、通常問題とはならないが、副
表示画面が相対的に大きい時、例えば、主表示画面と同
じサイズの場合は、問題となる可能性がある。解像度処
理回路370が、副ビデオデータの量子化解像度あるいは
実効帯域幅を増強させるための１つまたはそれ以上の手
法を選択的に実施することができる。例えば、対ピクセ
ル圧縮及びディザリングと逆ディザリングを含む多数の
データ減縮及びデータ復元手法が開発されている。逆デ
ィザリング回路は、ビデオRAM350の下流、例えば、以下
に詳述するように、ゲートアレーの副信号路中に配置す
る。さらに、異なるビット数を伴う更なるディザリング
と逆ディザリングシーケンス、及び、異なるビット数の
異なる対ピクセル圧縮が考えられる。各特定の画面表示
フォーマットに対して表示ビデオの解像度を最大にする
ために、多数の特定データ減縮及び復元手法の１つをWS
P μＰによって選ぶことができる。
ルミナンス及び色差信号は、8:1:1の６ビットＹ、
Ｕ、Ｖ形式で記憶される。即ち、各成分は６ビットサン
プルに量子化される。色差サンプルの各対に対し８個の
ルミナンスサンプルがある。画面内画面プロセッサ320
は、入来ビデオデータが、入来副ビデオ同期信号にロッ
クされた640fHクロック周波数でサンプルされるような
モードで動作させられる。このモードでは、ビデオRAM3
50に記憶されたデータはオルソゴナルにサンプルされ
る。データが画面内画面プロセッサのビデオRAM350から
読出される時は、このデータは入来副ビデオ信号にロッ
クされた同じ640fHクロックを用いて読出される。この
データはオルソゴナルにサンプルされて記憶され、そし
て、オルソゴナルに読出せるが、主及び副ビデオ素材の
非同期性のために、ビデオRAM350から直接オルソゴナル
には表示できない。主及び副ビデオ素材は、それらが同
じビデオ素材からの信号を表示している時のみ、同期し
ていると考えられる。
ビデオRAM350からのデータの出力である副チャンネル
を主チャンネルに同期させるには、さらに処理を行う必
要がある。第６図を再び参照すると、ビデオRAM350の４
ビット出力ポートからの８ビットデータブロックを再組
合わせるために、２つの４ビットラッチ352Aと352Bが用
いられる。この４ビットラッチは、データクロック周波
数を1280fHから640fHに下げる。
一般には、ビデオ表示及び偏向系は主ビデオ信号に同
期化される。前述したように、ワイドスクリーン表示を
満たすようにするためには、主ビデオ信号はスピードア
ップされねばならない。副ビデオ信号は、第１のビデオ
信号とビデオ表示に、垂直同期せねばならない。副ビデ
オ信号は、フィールドメモリ中で１フィールド周期の何
分の１かだけ遅延させ、ラインメモリで伸張させるよう
にすることができる。副ビデオデータの主ビデオデータ
への同期化は、ビデオRAM350をフィールドメモリとして
利用し、先入れ先出し（FIFO）ラインメモリ装置354を
信号の伸張に利用することにより行われる。FIFO354の
サイズは2048×８である。FIFOのサイズは、読出し／書
込みポインタの衝突（collision）を避けるに必要であ
ると合理的に考えられる最低ライン記憶容量に関係す
る。読出し／書込みポインタの衝突は、新しいデータが
FIFOに書込まれ得る時が来る前に、古いデータがFIFOか
ら読出される時に生じる。読出し／書込みポインタの衝
突は、また、古いデータがFIFOから読出される時がくる
前に、新しいデータをメモリに上書き（overwrite）す
る時にも生じる。
ビデオRAM350からの８ビットのDATA_PIPデータブロッ
クは、ビデオデータをサンプルするために用いたものと
同じ画面内画面プロセッサの640fHクロック、即ち、主
信号ではなく副信号にロックされた640fHクロックを用
いて2048×８ FIFO354に書込まれる。FIFO354は、主ビ
デオチャンネルの水平同期成分にロックされた1024fHの
表示クロックを用いて読出される。互いに独立した読出
し及び書込みポートクロックを持った複数ラインメモリ
（FIFO）を用いることにより、第１の周波数でオルソゴ
ナルにサンプルされたデータを第２の周波数でオルソゴ
ナルに表示することができる。しかし、読出し及び書込
み両クロックが非同期の性質を持っていることにより、
読出し／書込みポインタの衝突を避けるための対策をと
る必要がある。
ゲートアレー300は、ワイドスクリーンプロセッサ30
と31の両方に共通である。主信号路304、副信号路306及
び出力信号路312がブロック図の形で第８図に示されて
いる。ゲートアレーはさらに、クロック／同期回路320
とWSP μＰデコーダ310を含んでいる。WSP μＰデコ
ーダ310のWSP DATAで示したデータ及びアドレス出力ラ
インは、画面内画面プロセッサ320と解像度処理回路370
と同様に、上述した主回路及び信号路にも供給される。
ある回路がゲートアレーの一部をなすかなさないかは、
殆ど、この発明の構成の説明を容易にするための便宜上
の事項である。
ゲートアレーは、異なる画面表示フォーマットを実行
するために、必要に応じて、主ビデオチャンネルを伸張
し、圧縮し、あるいは、切り詰める作用をする。ルミナ
ンス成分Y_MNが、ルミナンス成分の補間の性質に応じた
長さの時間、先入れ先出し（FIFO）ラインメモリ356に
記憶される。組合わされたクロミナンス成分U/V_MNはFI
FO358に記憶される。副信号のルミナンス及びクロミナ
ンス成分Y_PIP、U_PIP及びV_PIPはデマルチプレクサ355
によって生成される。ルミナンス成分は、必要とあれ
ば、回路357で解像度処理を受け、必要とあれば、補間
器359によって伸張され、出力として信号Y_AUXが生成さ
れる。
ある場合には、副表示が第１図（ｄ）に示すように主
信号表示と同じ大きさとなることがある。画面内画面プ
ロセッサ及びビデオRAM350に付随するメモリの制限のた
めに、そのような大きな面積を満たすには、データ点、
即ち、ピクセルの数が不足することがある。そのような
場合には、解像度処理回路357を用いて、データ圧縮あ
るいは減縮の際に失われたピクセルに置き代えるべきピ
クセルを副ビデオ信号中に回復させることができる。こ
の解像度処理は第６図に示された回路370によって行わ
れるものに対応させることができる。例えば、回路370
はディザリング回路とし、回路357を逆ディザリング回
路とすることができる。
副ビデオ入力データは640fHの周波数でサンプルさ
れ、ビデオRAM350に記憶される。副データはビデオRAM3
50から読出され、VRAM_OUTとして示されている。PIP回
路301は、また、副画面を水平及び垂直方向に、非対称
に減縮することができると同時に、同じ整数の係数分の
１に減縮することもできる。第12図を参照すると、副チ
ャンネルデータは、４ビットラッチ352Aと352B、副FIFO
354、タイミング回路369及び同期回路368によって、バ
ッファされ主チャンネルデジタルビデオに同期化され
る。VRAM_OUTデータは、デマルチプレクサ355によっ
て、Ｙ（ルミナンス）、Ｕ、Ｖ（カラー成分）及びFSW_
DAT（高速スイッチデータ）に分類される。FSW_DATは、
どの形式のフィールドがビデオRAMに書込まれたかを示
す。PIP_FSW信号がPIP回路から直接供給され、ビデオRA
Mから読出されたどのフィールドが小画面モード時に表
示されるべきかを決めるために、出力制御回路321に供
給される。
副チャンネルは640fHでサンプルされ、一方、主チャ
ンネルは1024fHでサンプルされる。副チャンネルFIFO35
4は、データを、副チャンネルサンプル周波数から主チ
ャンネルクロック周波数に変換する。この過程におい
て、ビデオ信号は8/5（1024/640）の圧縮を受ける。こ
れは、副チャンネル信号を正しく表示するのに必要な4/
3の圧縮より大きい。従って、副チャンネルは、４×３
の小画面を正しく表示するためには、補間器359によっ
て伸張されねばならない。補間器359は補間器制御回路3
71によって制御され、補間器制御回路371自身はWSW μ
P340に応動する。必要とされる補間器359による伸張の
量は5/6である。伸張係数Ｘは次のようにして決められ
る。
Ｘ＝（640/1024）＊（4/3）＝5/6 クロミナンス成分U_PIPとV_PIPは回路367によって、
ルミナンス成分の補間の内容に応じて決まる長さの時間
だけ遅延され、信号U_AUXとV_AUXが出力として生成され
る。主信号と副信号のそれぞれのＹ、Ｕ及びＶ成分は、
FIFO354、356及び3578の読出しイネーブル信号を制御す
ることにより、出力信号路312中のそれぞれのマルチプ
レクサ315、317及び319で組合わされる。マルチプレク
サ315、317、319は出力マルチプレクサ制御回路321に応
動する。この出力マルチプレクサ制御回路321は、画面
内画面プロセッサ320とWSP μP340からのクロック信号
CLK、ライン開始信号SOL、H_COUNT信号、垂直ブランキ
ングリセット信号及び高速スイッチの出力に応動する。
マルチプレクスされたルミナンス及びクロミナンス成分
Y_MX、U_MX、V_MXは、それぞれのデジタル・アナログ変
換器360、362及び364に供給される。第６図に示すよう
に、このデジタル・アナログ変換器360、362、364の後
段には、それぞれ低域通過フィルタ361、363、365が接
続されている。画面内画面プロセッサ、ゲートアレー及
びデータ減縮回路の種々の機能はWSP μP340によって
制御される。WSP μP340は、これに直列バスを介して
接続されたTV μP216に応動する。この直列バスは、図
示のように、データ、クロック信号、イネーブル信号及
びリセット信号用のラインを有する４本ラインバスとす
ることができる。WSP μP340は、WSP μＰデコーダ31
0を通してゲートアレーの種々の回路と交信する。
１つのケースでは、４×3NTSCビデオを、表示画面の
アスペクト比歪みを避けるために、係数4/3で圧縮する
ことが必要となる。別のケースでは、通常は垂直方向の
ズーミングをも伴う、水平ズーミングを行うために、ビ
デオを伸張することもある。33％までの水平ズーミング
動作は、圧縮を4/3未満に減じることによって行うこと
ができる。サンプル補間器は、Ｓ−VHSフォーマットで
は5.5MHzまでとなるルミナンスビデオ帯域幅が、1024fH
の時は8MHzであるナイキスト折返し周波数の大きなパー
センテージを占めるので、入来ビデオを新たなピクセル
位置に計算しなおすために用いられる。
第８図に示すように、ルミナンスデータY_MNは、ビデ
オの圧縮または伸張に基づいてサンプル値を再計算（re
calculate）する主信号路304中の補間器337に通され
る。スイッチ、即ち、ルート選択器323及び331の機能
は、FIFO356と補間器337の相対位置に対する主信号路30
4のトポロジーを反転させることである。即ち、これら
のスイッチは、例えば圧縮に必要とされる場合などに、
補間器337がFIFO356に先行するようにするか、伸張に必
要とされる場合のように、FIFO356が補間器337に先行す
るようにするかを選択する。スイッチ323と331はルート
制御回路335に応動し、この回路335自体はWSP μP340
に応動する。小画面のモードでは、副ビデオ信号をビデ
オRAM350に記憶するために圧縮され、実用目的には伸張
のみが必要であることが想起されよう。従って、副信号
路には、これらに相当するスイッチは不要である。
主信号路304は第11図により詳細に示されている。ス
イッチ323は２つのマルチプレクサ325と327によって具
体化されている。スイッチ331はマルチプレクサ333によ
って具体化されている。これら３つのマルチプレクサは
ルート制御回路335に応動し、このルート制御回路335自
体はWSP μP340に応動する。水平タイミング／同期回
路339が、ラッチ347、351及びマルチプレクサ353の動作
を制御し、また、FIFOの書込みと読出しを制御するタイ
ミング信号を発生する。クロック信号CLKとライン開始
信号SOLはクロック／同期回路329によって生成される。
アナログ・デジタル変換制御回路369はY_MN、WSP μP3
40、及びUV_MNの最上位ビットに応動する。
補間器制御回路349は、中間ピクセル位置値（Ｋ）、
補間器補償フィルタ重み付け（Ｃ）、及び、ルミナンス
に対するクロックゲーティング情報CGYとカラー成分に
対するクロックゲーティング情報CGUVを生成する。圧縮
を行うためにサンプルをいくつかのクロック時に書込ま
れないようにし、あるいは、伸張のために、いくつかの
サンプルを複数回読出せるようにするために、FIFOデー
タの中断（デシメーション）または繰返しを行わせるの
が、このクロックゲーティング情報である。
FIFOを用いてビデオ圧縮及び伸張を実施することは可
能である。例えば、WR_EN_MN_Y信号により、データをFI
FO356に書込むことができる。４個目ごとのサンプルが
このFIFOに書込まれることを禁止することができる。こ
れによって、4/3圧縮が行われる。FIFOから読出される
データが凹凸にならずに、滑らかとなるように、FIFOに
書込まれているルミナンスサンプルを再計算するのは、
補間器337の機能である。伸張は圧縮と全く逆の態様で
行うことができる。圧縮の場合は、書込みイネーブル信
号には、禁止パルスの形でクロックゲーティング情報が
付されている。データの伸張のためには、クロックゲー
ティング情報は読出しイネーブル信号に適用される。こ
れにより、データがFIFO356から読出される時に、デー
タの中断が行われる。この場合、サンプルされたデータ
を凹凸のある状態から滑らかになるように再計算するの
は、この処理中はFIFO356に後続した位置にある補間器3
37の機能である。伸張の場合、データは、FIFO356から
読出されている時及び補間器337にクロック書込みされ
ている時に、中断されねばならない。これは、データが
連続して補間器337中をクロックされる圧縮の場合と異
なる。圧縮及び伸張の両方の場合において、クロックゲ
ーティング動作は、容易に、同期した態様で行わせるこ
とできる。即ち、各動作は、システムクロック1024fHの
立上がりエッジを基礎にして生じる。
ルミナンス補間のためのこの構成には多数の利点があ
る。クロックゲーティング動作、即ち、データデシメー
ション及びデータ繰返しは同期的に行うことができる。
切換可能なビデオデータのトポロジーを用いて補間器と
FIFOの位置の切換えを行わなければ、データの中断また
は繰返しのために、書込みまたは読出しクロックはダブ
ルクロック（double clock）されねばならなくなって
しまう。この「ダブルクロックされる」という語は、１
つのクロックサイクル中に２つのデータ点がFIFOに書込
まれる、あるいは、１つのクロックサイクル中に２つの
データ点がFIFOから読出されねばならないという意味で
ある。その結果、書込みまたは読出しクロック周波数が
システムクロック周波数の２倍とならねばならないの
で、回路構成をシステムクロックに同期して動作するよ
うにすることはできない。さらに、この切換可能なトポ
ロジーは圧縮と伸張の両方の目的に対して、１つの補間
器と１つのFIFOしか必要としない。ここに記載したビデ
オ切換構成を用いなければ、圧縮と伸張の両機能を達成
するために、２つのFIFOを用いた場合のみ、ダブルクロ
ッキングを避けることができる。その場合は、伸張用の
１つのFIFOを補間器の前に置き、圧縮用の１つのFIFOを
補間器の後に置く必要がある。
副信号の補間は副信号路306で行われる。PIP回路301
が、６ビットＹ、Ｕ、Ｖ、8:1:1メモリであるビデオRAM
350を操作して、入来ビデオデータを記憶させる。ビデ
オRAM350はビデオデータの２フィールド分を複数のメモ
リ位置に保持する。各メモリ位置はデータの８ビットを
保持する。各８ビット位置には、１つの６ビットＹ（ル
ミナンス）サンプル（640fHでサンプルされたもの）と
他に２つのビットがある。これら他の２ビットは、高速
スイッチデータ（FSW_DAT）か、ＵまたはＶサンプル（8
0fHでサンプルされたもの）の一部かのいずれか一方を
保持している。FSW_DATの値は、どの型のフィールドが
ビデオRAMに書込まれたかを示す。ビデオRAM350にはデ
ータの２フィールド分が記憶されており、全ビデオRAM3
50は表示期間中に読出されるので、両方のフィールドが
表示走査期間中に読出される。PIP回路301は、高速スイ
ッチデータを用いることにより、どちらのフィールドを
メモリから読出して表示すべきかを決める。PIP回路
は、動きの分断という問題を解決するために、常に、書
込まれているものと反応の形式のフィールドを読出す。
読出されているフィールドの形式が表示中のものと逆で
ある場合は、ビデオRAMに記憶されている偶数フィール
ドが、そのフィールドがメモリから読出される時に、そ
のフィールドの最上部のラインを削除して反転される。
その結果、小画像は動きの分断を伴うことなく正しいイ
ンターレースを維持する。
クロック／同期回路329はFIFO354、356及び358を動作
させるために必要な読出し、書込み、及びイネーブル信
号を発生する。主及び副チャンネルのためのFIFOは、各
ビデオラインの後で表示するのに必要な部分について格
納場所へのデータ書込みに対してイネーブルされる。デ
ータは、表示の同じ１つまたはそれ以上のライン上で各
素材からのデータを組合わせるために必要とされる、主
及び副チャンネルのうちの一方（両方ではなく）から書
込まれる。副チャンネルのFIFO354は副ビデオ信号に同
期して書込まれるが、読出しは主ビデオ信号に同期して
行われる。主ビデオ信号成分は主ビデオ信号と同期して
FIFO356と358に読込まれ、主ビデオに同期してメモリか
ら読出される。主チャンネルと副チャンネル間で読出し
機能が切換えられる頻度は、選択された特定の特殊効果
の相関的要素である。
切り詰め形の並置画面のような別の特殊効果の発生
は、ラインメモリFIFOに対する読出し及び書込みイネー
ブル制御信号を操作して行われる。この表示フォーマッ
トのための処理が第９図と第10図に示されている。切り
詰め並置表示画面の場合は、副チャンネルの2048×8FIF
O354に対する書込みイネーブル制御信号（WR_EN_AX）
は、第９図に示すように、表示有効ライン期間の（1/
2）＊（5/6）＝5/12、即ち、約41％（ポスト・スピード
アップ（post speed up）の場合）、または、副チャ
ンネルの有効ライン期間の67％（プリ・スピードアップ
（pre speed up）の場合）の間、アクティブとなる。
これは、約33％の切り詰め（約67％が有効画面）及び補
間器による5/6の信号伸縮に相当する。第８図の上部に
示す主ビデオチャンネルにおいては、910×8FIFO356と3
58に対する書込みイネーブル制御信号（WR_EN_MN_Y）
は、表示有効ライン期間の（1/2）＊（4/3）＝0.67、即
ち、67％の間、アクティブとなる。これは、約33％の切
り詰め、及び、910×8FIFOにより主チャンネルビデオに
対して施される4/3の圧縮比に相当する。
これらのFIFOの各々において、ビデオデータは、ある
特定の時点で読出されるようにバッファされる。データ
を各FIFOから読出すことができる時間の有効領域は、選
んだ表示フォーマットによって決まる。図示した並置切
り詰めモードの例においては、主チャンネルビデオは表
示の左半部に表示されており、副チャンネルビデオは表
示の右半部に表示される。各波形の任意のビデオ部分
は、図示のように、主及び副チャンネルで異なってい
る。主チャンネルの910×8FIFOの読出しイネーブル制御
信号（RD_EN_MN）は、ビデオバックポーチに直ちに続く
有効ビデオの開始点で始まる表示の表示有効ライン期間
の50％の間、アクティブである。副チャンネル読出しイ
ネーブル制御信号（RD_EN_AX）は、RD_EN_MN信号の立下
がりエッジで始まり、主チャンネルビデオのフロントポ
ーチの開始点で終わる表示有効ライン期間の残りの50％
の間、アクティブとされる。書込みイネーブル制御信号
は、それぞれのFIFO入力データ（主または副）と同期し
ており、一方、読出しイネーブル制御信号は主チャンネ
ルビデオと同期している。
第１図（ｄ）に示す表示フォーマットは、２つのほぼ
全フィールドの画面を並置フォーマットで表示できるの
で、特に望ましい。この表示は、特にワイドフォーマッ
ト表示比の表示、例えば、16×９に有効でかつ適してい
る。ほとんどのNTSC信号は４×３フォーマットで表わさ
れており、これは、勿論、12×９に相当する。２つの４
×３フォーマット表示比のNTSC画面を、これらの画面を
33％切り詰めるか、または、33％詰め込み、アスペクト
比歪みを導入して、同じ16×９フォーマット表示比の表
示器上に表示することができる。使用者の好みに応じ
て、画面切り詰めとアスペクト比歪みとの比を０％と33
％の両限界間の任意の点に設定できる。例えば、２つの
並置画像を16.7％詰め込み、16.7％切り詰めて表示する
ことができる。
この装置の動作を、スピードアップと切り詰めの一般
的な比として説明することができる。ビデオ表示手段
は、M:Nの幅対高さの表示フォーマット比を持つと考
え、第１のビデオ信号素材はA:Bの表示フォーマット比
を持ち、第２ビデオ信号素材はC:Dの表示フォーマット
比を持つと考えることができる。第１のビデオ信号は、
約１〜（M/N÷A/B）の第１の範囲内にある係数で選択的
にスピードアップされ、約０〜〔（M/N÷A/B）−１〕の
第２の範囲内の係数で水平方向に選択的に切り詰めるこ
とができる。第２のビデオ信号は約１〜（M/N÷C/D）の
第３の範囲内の係数で選択的にスピードアップされ、約
０〜〔（M/N÷C/D）−１〕の第４の範囲内の係数で選択
的に水平方向に切り詰めることができる。
16×９フォーマットの表示比の表示に要する水平表示
時間は４×３フォーマットの表示比の表示の場合と同じ
である。なぜなら、両方共、正規のラインの長さが62.5
μ秒だからである。従って、NTSCビデオ信号は、歪みを
生じさせることなく正しいアスペクト比を保持するため
には、4/3倍にスピードアップされねばならない。この4
/3という係数は、２つの表示フォーマットの比、 4/3（16/9）／（4/3） として計算される。ビデオ信号をスピードアップするた
めに、この発明の態様に従って可変補間器が用いられ
る。過去においては、入力と出力において異なるクロッ
ク周波数を持つFIFOが、同様の機能の遂行のために用い
られていた。比較のために、２つのNTSC ４×３フォー
マット表示比信号を１つの４×３フォーマット表示比の
表示器上に表示するとすれば、各画面は50％だけ、歪ま
せるか、切り詰めるか、あるいはその両方を組合わせな
ければならない。ワイドスクリーン関係で必要とされる
スピードアップに相当するスピードアップは不要であ
る。
まとめ 以上述べた通り、補助的（副）表示画面が比較的小さ
いとき（例えば、はめ込み画像のような場合）には、通
常この解像度の減少は何の問題も生じないが、補助的
（副）表示画面がより大きなサイズをもつようなとき
（例えば、２つの画面を並べて表示するサイド・バイ・
サイド・モードのような場合）には、問題が生じる。特
に、このサイド・バイ・サイド・モードにおいて、補助
的（副）表示画面用として供給されるデータ・ポイント
あるいはピクセルの数は、より大きな表示エリア（例え
ば、サイド・バイ・サイド・モードのとき）を満たすに
は十分ではない。
そこで、本発明は、第１および第２の量子化解像度を
有する２つのビデオ信号を並べて表示する際に、第１の
量子化解像度より低い第２の量子化際像度を有するデジ
タル化された第２のビデオ信号について、見かけの量子
化解像度を増すと共に、これらのビデオ信号を所望の大
きさに変更することを可能としたビデオシステムを提供
するものである。
すなわち、本発明に係るビデオシステムは、 第１の画面を表す第１のビデオ信号（例えば、Y_MN）
を、第１のレベルの解像度（resolution）により量子化
する手段（第６図の342,346）； 第２の画面を表す第２のビデオ信号（例えば、VRAM_O
UT）を、前記第１のレベルの解像度より低い第２のレベ
ルの解像度により量子化する手段（第７図の322）； ビデオ表示手段（第４図の244）； デジタル化された前記第１のビデオ信号と、デジタル
化された前記第２のビデオ信号と、前記ビデオ表示手段
とを互いに同期させる手段（第６図の350）； デジタル化された前記第１および前記第２のビデオ信
号に応動して、前記第１および前記第２の画面のサイズ
を変更（modify）する手段（第８図の356,354、第６図
の320）； 前記第１のレベルの解像度より低い量子化解像度を有
するデジタル化された前記第２のビデオ信号（例えば、
VRAM_OUT）について、見かけの量子化解像度を増強（en
hance）する手段（第６図の370、第８図の357）；およ
び 前記ビデオ表示手段上に前記両画面を並べて表示（si
de−by−sidedisplay）するために、より高いレベルの
量子化解像度を有しておりサイズが変更された前記第１
のビデオ信号と、前記見かけの量子化解像度のレベルが
増強されておりサイズが変更された前記第２のビデオ信
号とを組み合わせる手段（第８図の312） を具備したことを特徴とする。
ここで、前記組み合わせる手段（第８図の312）は、
前記第１のレベルの量子化解像度を有しておりサイズが
変更された前記第１のビデオ信号と、前記見かけの量子
化解像度のレベルが増強されておりサイズが変更された
前記第２のビデオ信号とを組み合わせることにより、ほ
ぼ同等のサイズを有する前記両画面を、前記ビデオ表示
手段上に同時に表示させることが可能である。
上記の構成要素のうち、特に「変更する手段」と「増
強する手段」の関係は重要であるので、以下に説明を追
加する。
「変更する手段」と「増強する手段」は、互いに別個
の存在ながら密接に関連して機能する。すなわち、「変
更する手段」と「増強する手段」とは、２つのビデオ信
号により表される２つの画面を並んで表示する際に、本
質的に関連して動作するものである。また、第１図に示
すような様々なディスプレイ・フォーマットを実施する
ためには、データの伸張、圧縮、補間を行うことが知ら
れている。一般に、複合的なピクチャア・フォーマット
には、より大きなメイン・ピクチャア（主画面）と、よ
り小さなインセット（はめ込み）・ピクチャアあるいは
補助的ピクチャア（副画面）が含まれている。この複合
的なピクチャア・フォーマットを実行するために、後に
詳述する第８図には、メイン・シグナル・パス（主信号
路304）と補助的シグナル・パス（副信号路304）のブロ
ック図が示されている。
予め定めた特定の効果に従ってメイン・ビデオ信号を
変更するには、そのビデオ・コンポーネントをラインメ
モリFIFO（例えば、第８図の356,358）に読み込ませ
る。そして、特定の効果をもたらすディスプレイを得る
ために、ラインメモリFIFOのためにリード／ライト・イ
ネーブル制御信号を供給し、データの補間処理を行う。
所望する特定の効果を得るために、このような処理過程
では、メイン信号ビデオ・データに対して圧縮および伸
張処理を行う。第６図に例示されているピクチャア・イ
ン・ピクチャア（画面内画面）・プロセッサ320は、補
助的信号（副信号）データを特定の効果に従って変更す
る。
一般に、ピクチャア・イン・ピクチャア（画面内画
面）・プロセッサは、補助的（副）ビデオ・データの各
サンプルをより少ないビット数でサブサンプルし、RAM3
50（第６図参照）にストアする。実際の場合、このピク
チャア・イン・ピクチャア（画面内画面）・プロセッサ
は、補助的（副）ビデオ・データの全フィールドをスト
アするのに十分なメモリ容量を備えていない。
補助的信号パス（副信号路306;第８図参照）において
各サンプル当たりのビット数を少なくすることは、メイ
ン信号パス（主信号路304:第８図参照）に比べて量子化
解像度を減少させることを意味する。
補助的（副）表示画面が比較的小さいとき（例えば、
はめ込み画像のような場合）には、通常この解像度の減
少は何の問題も招来しないが、補助的（副）表示画面が
より大きなサイズをもつようなとき（例えば、２つの画
面を並べて表示するサイド・バイ・サイド・モードのよ
うな場合）には、既述の厄介な問題が生じる。このサイ
ド・バイ・サイド・モードにおいて、データ・ポイント
あるいはピクセルの数は、より大きな表示エリア（例え
ば、サイド・バイ・サイド・モードのとき）を満たすに
は十分ではない。
この問題を克服するために、本発明では、第１のレベ
ルの解像度より低い量子化解像度を有するデジタル化さ
れた第２のビデオ信号（例えば、VRAM_OUT）について、
見かけの量子化解像度を増強（enhance）する手段（第
６図の370,第８図の357）を備えている。
このような「増強する手段」（第８図の解像度処理回
路357、あるいは、第６図の解像度処理回路370に相当）
は、補助的（副）ビデオ信号について、ピクセルを復元
（restore）するために用いられる。すなわち、補助的
（副）画面のサイズを変更するに際してデータ圧縮ある
いは減少により失われたピクセル情報を元に戻すため
に、この「増強する手段」が用いられる。
以上のように、解像度の改善を図ることを目的とする
「増強する手段」は、画面のサイズを変更するために必
要とされる処理（特に、２つの画面を並べるような場
合）の帰結として、必要かつ重要な機能を果たすことに
なる。
また、本発明において両画面を並べて表示するとは、
両画面とも、必ずしも、同じサイズであることを意味し
ていない。単に、両方の画面を並べて表示することにつ
いて言及しているだけであり、両画面が同一サイズであ
る点については、請求項２において限定してある。
このように、本発明では、量子化した第１のビデオ信
号と第２のビデオ信号を同時に並べて表示する際に、第
２のビデオ信号の量子化解像度が第１のビデオ信号の量
子化解像度より低い場合に生じる問題を解決している。
すなわち、このような両方のビデオ信号を並べて可視
化するために、より低い方の解像度を増強して解像度を
増すことにより、広い表示エリアでの良質な表示を可能
にしている。換言するならば、補助的ピクチャア（副画
面）が小さな差し込み画面より大きなエリア上で表示さ
れる場合などにおいて、減少した解像度に起因する上記
問題を解決区している。
特に、サイド・バイ・サイド・モードでは、両画面は
異なったサイズにすることができるが、良好な画像品質
を得るためには、補助的ピクチャア（副画面）の解像度
をより増強することが必要になる。
なお、このように少ない方の解像度に起因する視覚上
の問題は、両画面を同一のサイズで表示させる場合にの
み生じるものではない。
また、補助的信号パス（第８図の副信号路306）で
は、補助的（副）ビデオ信号データのサブサンプルを各
サンプル毎により少ないビット数で行い、ストアしてい
る。すなわち、この補助的信号パス（第８図の副信号路
306）で得られる各サンプル毎のより少ないビット数
は、メイン信号パス（第８図の主信号路304）での量子
化解像度に比べて、量子化解像度の減少をもたらすこと
を意味する。このように、副信号路306と主信号路304に
よりそれぞれ別個のデジタル処理がなされている結果と
して、解像度の大小が生じることになる。
フロントページの続き (56)参考文献 特開 平２−132980（ＪＰ，Ａ) 特開 平１−46375（ＪＰ，Ａ) 特開 平３−42975（ＪＰ，Ａ) 特開 昭63−282790（ＪＰ，Ａ) 米国特許4399462（ＵＳ，Ａ) 米国特許4654695（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/262 - 5/278 H04N 5/44 - 5/45

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】第１のフルフィールド画像を表す第１のデ
    ジタルビデオ信号の第１信号素材； 第２のフルフィールド画像を表す第２のデジタルビデオ
    信号の第２信号素材； ビデオ表示手段； 前記第２デジタルビデオ信号を、前記第１ビデオデジタ
    ル信号と前記ビデオ表示手段に同期させる手段； 前記ビデオ表示手段上に前記第１と第２の画像を同時表
    示するために前記第１と第２のデジタルビデオ信号を結
    合する手段； 一方が高いレベルの量子化解像度を有し、他方が低いレ
    ベルの量子化解像度を有する第１と第２のデジタルビデ
    オ信号； 前記第１と第２の画像のイメージ・アスペクト・レシオ
    を制御し、前記第１と第２の画像のサイズを変更するた
    めに前記第１と第２のデジタルビデオ信号を変更する手
    段； 前記低いレベルの量子化解像度を有する前記第１と第２
    のデジタルビデオ信号のうちの一方の見かけの量子化解
    像度を増強する手段； を備え、 前記サイズが変更されたビデオ信号は、前記第１と第２
    の画像について並置表示するために組み合わされ、それ
    ぞれが前記高いあるいは低いレベルの量子化解像度であ
    るにもかかわらず、前記第１と第２の画像は前記ビデオ
    表示手段上において実質的にほぼ同等のサイズを有する
    ことを特徴とするビデオシステム。
  2. 【請求項２】前記高いレベルの量子化解像度を有する前
    記デジタルビデオ信号は、前記低いレベルの量子化解像
    度を有する前記デジタルビデオ信号より、ピクセル当り
    多くのビットを有している高いレベルの量子化解像度を
    有することを特徴とする請求の範囲１に記載のビデオシ
    ステム。
  3. 【請求項３】前記高いレベルの量子化解像度を有する前
    記デジタルビデオ信号は、前記低いレベルの量子化解像
    度を有する前記デジタルビデオ信号より、速いサンプリ
    ング・レートでデジタイズされている高いレベルの量子
    化解像度を有することを特徴とする請求の範囲１に記載
    のビデオシステム。
JP51146591A 1990-06-01 1991-05-29 ビデオシステム Expired - Lifetime JP3251581B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB909012326A GB9012326D0 (en) 1990-06-01 1990-06-01 Wide screen television
GB9012326,6 1990-06-01

Publications (2)

Publication Number Publication Date
JPH05507595A JPH05507595A (ja) 1993-10-28
JP3251581B2 true JP3251581B2 (ja) 2002-01-28

Family

ID=10676970

Family Applications (20)

Application Number Title Priority Date Filing Date
JP51029991A Expired - Fee Related JP3333189B2 (ja) 1990-06-01 1991-05-29 同期化システム
JP51029891A Expired - Lifetime JP3420234B2 (ja) 1990-06-01 1991-05-29 表示システム
JP51065291A Expired - Fee Related JP3333191B2 (ja) 1990-06-01 1991-05-29 ディザリングによる画面解像度の増強
JP51173191A Expired - Lifetime JP3373509B2 (ja) 1990-06-01 1991-05-29 表示システム
JP91510297A Pending JPH05508061A (ja) 1990-06-01 1991-05-29 ビデオ信号制御装置
JP51065091A Expired - Lifetime JP3228420B2 (ja) 1990-06-01 1991-05-29 非対称画面圧縮
JP51121891A Expired - Fee Related JP3145703B2 (ja) 1990-06-01 1991-05-29 ２段補間システム
JP91511219A Pending JPH05507831A (ja) 1990-06-01 1991-05-29 スキューイングディザシーケンス
JP51065191A Expired - Lifetime JP3338048B2 (ja) 1990-06-01 1991-05-29 フィールド形式整合システム
JP51146591A Expired - Lifetime JP3251581B2 (ja) 1990-06-01 1991-05-29 ビデオシステム
JP3510859A Expired - Fee Related JP2780869B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理装置
JP51173891A Expired - Fee Related JP3298876B2 (ja) 1990-06-01 1991-05-30 画面オーバレイ用アスペクト比制御
JP51047591A Expired - Fee Related JP3310667B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理装置
JP51047691A Expired - Fee Related JP3354927B2 (ja) 1990-06-01 1991-05-30 表示システム
JP51122491A Expired - Fee Related JP3247373B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理回路
JP03510477A Expired - Fee Related JP3140774B2 (ja) 1990-06-01 1991-05-30 信号処理システム
JP91511739A Pending JPH05507597A (ja) 1990-06-01 1991-05-30 テレビジョン用垂直ズーム及びパン
JP2001228467A Expired - Lifetime JP3699373B2 (ja) 1990-06-01 2001-07-27 ビデオ表示システム
JP2004320829A Expired - Lifetime JP4227950B2 (ja) 1990-06-01 2004-11-04 ビデオ表示システム
JP2006309408A Pending JP2007129728A (ja) 1990-06-01 2006-11-15 ビデオ表示システム

Family Applications Before (9)

Application Number Title Priority Date Filing Date
JP51029991A Expired - Fee Related JP3333189B2 (ja) 1990-06-01 1991-05-29 同期化システム
JP51029891A Expired - Lifetime JP3420234B2 (ja) 1990-06-01 1991-05-29 表示システム
JP51065291A Expired - Fee Related JP3333191B2 (ja) 1990-06-01 1991-05-29 ディザリングによる画面解像度の増強
JP51173191A Expired - Lifetime JP3373509B2 (ja) 1990-06-01 1991-05-29 表示システム
JP91510297A Pending JPH05508061A (ja) 1990-06-01 1991-05-29 ビデオ信号制御装置
JP51065091A Expired - Lifetime JP3228420B2 (ja) 1990-06-01 1991-05-29 非対称画面圧縮
JP51121891A Expired - Fee Related JP3145703B2 (ja) 1990-06-01 1991-05-29 ２段補間システム
JP91511219A Pending JPH05507831A (ja) 1990-06-01 1991-05-29 スキューイングディザシーケンス
JP51065191A Expired - Lifetime JP3338048B2 (ja) 1990-06-01 1991-05-29 フィールド形式整合システム

Family Applications After (10)

Application Number Title Priority Date Filing Date
JP3510859A Expired - Fee Related JP2780869B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理装置
JP51173891A Expired - Fee Related JP3298876B2 (ja) 1990-06-01 1991-05-30 画面オーバレイ用アスペクト比制御
JP51047591A Expired - Fee Related JP3310667B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理装置
JP51047691A Expired - Fee Related JP3354927B2 (ja) 1990-06-01 1991-05-30 表示システム
JP51122491A Expired - Fee Related JP3247373B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理回路
JP03510477A Expired - Fee Related JP3140774B2 (ja) 1990-06-01 1991-05-30 信号処理システム
JP91511739A Pending JPH05507597A (ja) 1990-06-01 1991-05-30 テレビジョン用垂直ズーム及びパン
JP2001228467A Expired - Lifetime JP3699373B2 (ja) 1990-06-01 2001-07-27 ビデオ表示システム
JP2004320829A Expired - Lifetime JP4227950B2 (ja) 1990-06-01 2004-11-04 ビデオ表示システム
JP2006309408A Pending JP2007129728A (ja) 1990-06-01 2006-11-15 ビデオ表示システム

Country Status (23)

Country Link
US (2) US5285282A (ja)
EP (17) EP0532652B1 (ja)
JP (20) JP3333189B2 (ja)
KR (16) KR100190247B1 (ja)
CN (15) CN1036430C (ja)
AU (15) AU7907391A (ja)
BR (1) BR9106539A (ja)
CA (1) CA2082260C (ja)
DE (19) DE69130892T2 (ja)
ES (12) ES2103814T3 (ja)
FI (1) FI100931B (ja)
GB (2) GB9012326D0 (ja)
HK (1) HK1004588A1 (ja)
HU (2) HUT64662A (ja)
IN (1) IN177990B (ja)
MY (14) MY106666A (ja)
PL (1) PL167644B1 (ja)
PT (13) PT97810B (ja)
RU (1) RU2119187C1 (ja)
SG (11) SG64307A1 (ja)
TR (1) TR25549A (ja)
TW (3) TW223215B (ja)
WO (17) WO1991019393A1 (ja)

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369444A (en) * 1990-06-01 1994-11-29 Thomson Consumer Electronics Field type matching system
US5345270A (en) * 1990-06-01 1994-09-06 Thomson Consumer Electronics, Inc. Managing letterbox signals with logos and closed captions
US5351135A (en) * 1990-06-01 1994-09-27 Thomson Consumer Electronics, Inc. Managing letterbox signals with logos
US5249049A (en) * 1990-06-01 1993-09-28 Thomson Consumer Electronics, Inc. Managing letterbox displays
US5309234A (en) * 1991-05-29 1994-05-03 Thomson Consumer Electronics Adaptive letterbox detector
JPH04365278A (ja) * 1991-06-13 1992-12-17 Matsushita Electric Ind Co Ltd 多画面表示回路
US5414463A (en) * 1991-09-18 1995-05-09 Hitachi, Ltd. Video cameras capable of switching an aspect ratio and view finders for use in the same
JPH05183833A (ja) * 1992-01-07 1993-07-23 Sony Corp 表示装置
US5287188A (en) * 1992-01-07 1994-02-15 Thomson Consumer Electronics, Inc. Horizontal panning for wide screen television
EP0616466B1 (en) * 1992-01-07 2000-06-07 Thomson Consumer Electronics, Inc. Horizontal panning for wide screen television
GB9200281D0 (en) * 1992-01-08 1992-02-26 Thomson Consumer Electronics A pip horizontal panning circuit for wide screen television
TW220024B (ja) * 1992-01-08 1994-02-01 Thomson Consumer Electronics
JPH05236377A (ja) * 1992-02-18 1993-09-10 Sony Corp 映像セレクタ
GB9205614D0 (en) * 1992-03-14 1992-04-29 Innovision Ltd Sample rate converter suitable for converting between digital video formats
JP3435172B2 (ja) * 1992-06-02 2003-08-11 株式会社東芝 テレビジョン信号処理回路
JP2759727B2 (ja) * 1992-04-22 1998-05-28 日本ビクター株式会社 ディスプレイ装置
GB2254977B (en) * 1992-04-23 1996-01-17 Philips Electronics Nv Receiver for letterbox television signals
JPH0638128A (ja) * 1992-06-19 1994-02-10 Sony Corp 映像表示装置
TW234806B (ja) * 1992-07-10 1994-11-21 Thomson Consumer Electronics
US5262864A (en) * 1992-07-10 1993-11-16 Thomson Consumer Electronics, Inc. Frame based vertical panning system
US5294987A (en) * 1992-07-10 1994-03-15 Thomson Consumer Electronics, Inc. Field to field vertical panning system
EP0603535A1 (en) * 1992-11-23 1994-06-29 Thomson Consumer Electronics, Inc. Tuner signal switching apparatus
TW335241U (en) * 1992-11-30 1998-06-21 Thomson Consumer Electronics A video display system
US7168084B1 (en) 1992-12-09 2007-01-23 Sedna Patent Services, Llc Method and apparatus for targeting virtual objects
CA2445187C (en) 1992-12-09 2007-05-01 Discovery Communications, Inc. Set top terminal for cable television delivery systems
US9286294B2 (en) 1992-12-09 2016-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content suggestion engine
US5369341A (en) * 1992-12-11 1994-11-29 Thomson Consumer Electronics, Inc. Vertical retrace with zoom and centered fast retrace
US5614952A (en) 1994-10-11 1997-03-25 Hitachi America, Ltd. Digital video decoder for decoding digital high definition and/or digital standard definition television signals
TW274673B (ja) * 1993-02-10 1996-04-21 Thomson Consumer Electronics
WO1994019911A1 (en) * 1993-02-17 1994-09-01 Thomson Consumer Electronics, Inc. Managing letterbox displays
DE69330467T2 (de) * 1993-02-17 2001-11-08 Thomson Consumer Electronics Adaptive letterbox-detektion
JPH06311449A (ja) * 1993-02-26 1994-11-04 Sony Corp テレビジョン受像機
DE69328824T2 (de) * 1993-03-15 2000-10-19 Thomson Consumer Electronics Horizontale Panoramierung für ein Breitbildschirmfernsehen
GB2308266B (en) * 1993-03-30 1997-08-20 Sony Corp Video signal display apparatus and video signal processing circuit therefor
JPH06292148A (ja) * 1993-03-30 1994-10-18 Sony Corp 倍速映像表示装置
CN1050255C (zh) * 1993-04-03 2000-03-08 汤姆森消费电子有限公司 用于宽屏电视的水平画面摄取系统
CN1051896C (zh) * 1993-04-21 2000-04-26 汤姆森消费电子有限公司 视频显示控制系统
CN1042786C (zh) * 1993-04-21 1999-03-31 汤姆森消费电子有限公司 视频显示控制系统
BE1007167A3 (nl) * 1993-05-13 1995-04-11 Philips Electronics Nv Zendstation voor het uitzenden van een pluraliteit van televisie programma's, en een ontvanger voor het ontvangen daarvan.
US5363143A (en) * 1993-09-03 1994-11-08 Thomson Consumer Electronics, Inc. Side by side picture display with reduced cropping
JP3022713B2 (ja) * 1993-09-30 2000-03-21 日本ビクター株式会社 画像信号処理方法
KR960012492B1 (ko) * 1993-11-03 1996-09-20 엘지전자 주식회사 와이드 티브이 수상기의 수직 위치 가변회로
DE69324690T2 (de) * 1993-11-03 1999-11-11 Sony Wega Produktions Gmbh Videotextempfänger
GB2284329B (en) * 1993-11-26 1997-07-16 Thomson Consumer Electronics Emulation of computer monitor in a wide screen television
JP2554450B2 (ja) * 1993-12-16 1996-11-13 日本テレビ放送網株式会社 フレームシンクロナイザおよびこれを使用した信号切り替え装置
TW312076B (ja) * 1993-12-21 1997-08-01 Thomson Consumer Electronics
JPH07184138A (ja) * 1993-12-24 1995-07-21 Toshiba Corp ２画面映像処理回路
CN1048138C (zh) * 1994-01-12 2000-01-05 汤姆森消费电子有限公司 用于电视接收机的多方式内插滤波器
US5790197A (en) * 1994-01-12 1998-08-04 Thomson Consumer Electronics,. Inc. Multimode interpolation filter as for a TV receiver
JP3351794B2 (ja) * 1994-01-12 2002-12-03 トムソン コンシユーマ エレクトロニクス インコーポレイテツド Ｔｖ受信機用のマルチモード補間フィルタ
TW307971B (ja) * 1994-03-31 1997-06-11 Matsushita Electric Ind Co Ltd
KR100214441B1 (ko) * 1994-04-28 1999-08-02 니시무로 타이죠 레터박스화면 검출장치
EP0697787A3 (de) * 1994-08-20 1996-05-29 Loewe Opta Gmbh Verfahren und Schaltungsanordnung zur Darstellung eines 16:9-Fernsehbildes nach dem PAL-Plus-Verfahren auf dem Bildschirm eines Fernsehempfängers mit einer 16:9-formatigen Bildröhre
DE4432169A1 (de) * 1994-09-09 1996-03-14 Bosch Siemens Hausgeraete Fernsehgerät
US5574508A (en) * 1994-11-02 1996-11-12 Rca Thomson Licensing Corporation Vertical panning for interlaced video
ES2142903T3 (es) * 1994-12-12 2000-05-01 Sony Wega Produktions Gmbh Metodo y aparato para visualizar dos imagenes de video simultaneamente.
EP0737004A1 (en) * 1995-04-05 1996-10-09 Thomson Consumer Electronics, Inc. Field type detector for video signal
GB9508289D0 (en) * 1995-04-24 1995-06-14 Rca Thomson Licensing Corp Deflection circuits for changing display format on wide screen picture tubes
JP3617130B2 (ja) * 1995-07-21 2005-02-02 ソニー株式会社 映像信号処理回路及び画像表示装置
KR100426109B1 (ko) * 1995-08-09 2004-08-16 코닌클리케 필립스 일렉트로닉스 엔.브이. 화상의하단부가이동되는화상디스플레이장치
KR0176825B1 (ko) * 1995-08-16 1999-05-01 구자홍 티브이의 영상 모드 선택 방법 및 그 장치
CA2184121A1 (en) * 1995-08-30 1997-03-01 John R. Reder Sampling analog video signal for secondary images
JPH0993505A (ja) * 1995-09-26 1997-04-04 Toshiba Corp 文字多重デコーダを有するテレビ受信機
JPH0993548A (ja) * 1995-09-27 1997-04-04 Toshiba Corp 文字情報表示機能付きテレビ受信機
JPH09116821A (ja) * 1995-10-18 1997-05-02 Toshiba Corp テレビジョン受像機
FR2742279B1 (fr) * 1995-12-06 1998-01-09 Thomson Multimedia Sa Dispositif de decimation de sequences de donnees numeriques
US6008860A (en) * 1995-12-29 1999-12-28 Thomson Consumer Electronics, Inc. Television system with provisions for displaying an auxiliary image of variable size
JP3575153B2 (ja) * 1996-01-17 2004-10-13 ソニー株式会社 アスペクト比判別回路及び映像モニタ装置
CA2191632A1 (en) * 1996-02-13 1997-08-14 James Lee Combs Video processor for processing two analog composite video signals
CN1065396C (zh) * 1996-02-17 2001-05-02 明碁电脑股份有限公司 宽屏幕电视的屏幕检测系统
JPH09284671A (ja) * 1996-04-18 1997-10-31 Toshiba Corp 走査線変換装置
EP0802671B1 (en) * 1996-04-18 2000-03-01 Matsushita Electric Industrial Co., Ltd. Digital signal processing circuit for a television receiver
JPH09326958A (ja) * 1996-06-05 1997-12-16 Sony Corp 画像処理装置および処理方法
US6367080B1 (en) 1996-08-02 2002-04-02 Sanyo Electric Co., Ltd. Internet information displaying apparatus
KR100206802B1 (ko) * 1996-08-20 1999-07-01 구자홍 텔레비젼수상기의 자동 와이드화면 디스플레이 방법 및 장치
KR100678355B1 (ko) * 1996-09-27 2007-05-14 소니 가부시끼 가이샤 영상표시및제어장치와그의방법
US5854902A (en) * 1996-10-31 1998-12-29 Sensormatic Electronics Corporation Video data capture and formatting in intelligent video information management system
DE19652362A1 (de) * 1996-12-17 1998-06-18 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Kompensation der durch die Verarbeitung von Chrominanz-Signalen entstehenden Luminanzdefekte
JPH1198422A (ja) * 1997-09-19 1999-04-09 Sony Corp 映像信号判別回路
JP3464924B2 (ja) * 1998-03-13 2003-11-10 株式会社東芝 同期制御回路
US6501507B1 (en) * 1998-05-13 2002-12-31 Barth Alan Canfield Multimode interpolation filter as for a TV receiver
GB9817421D0 (en) * 1998-08-11 1998-10-07 Danmere Limited Interactive television control/operating system
CN1096181C (zh) * 1998-08-13 2002-12-11 汤姆森消费电子有限公司 视频显示控制系统
DE19911947C2 (de) * 1999-03-17 2003-04-24 Infineon Technologies Ag Verfahren zur Farbkantenverbesserung bei einer Bildeinblendung
GB2349288B (en) * 1999-04-16 2003-10-22 Quantel Ltd A video editing system
US6791578B1 (en) 2000-05-30 2004-09-14 Apple Computer, Inc. 16:9 aspect ratio and anamorphic image processing
US7181416B2 (en) * 2000-06-08 2007-02-20 Blackstone Corporation Multi-function transaction processing system
US7793326B2 (en) 2001-08-03 2010-09-07 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator
US7908628B2 (en) 2001-08-03 2011-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content coding and formatting
US20030204457A1 (en) * 2002-04-26 2003-10-30 Arias Luis A. Payee account payment system
DE10226071A1 (de) * 2002-06-12 2004-01-08 Fujitsu Siemens Computers Gmbh Verfahren und Vorrichtung zum Darstellen eines digitalisierten Bildes
US20060032911A1 (en) * 2002-10-07 2006-02-16 Arias Luis A Prepaid card issuing system
CN100341325C (zh) * 2003-03-08 2007-10-03 中兴通讯股份有限公司 会议电视系统数字多画面回传的终端名显示的方法
EP2367174B1 (en) 2003-04-28 2015-03-04 Panasonic Corporation Playback apparatus, playback method, recording medium, recording apparatus, recording method for recording a video stream and graphics having decode time stamp with window information over graphics display
JP3968587B2 (ja) * 2004-03-30 2007-08-29 船井電機株式会社 液晶テレビジョン、バックライト制御装置およびバックライト制御方法
CN100385926C (zh) * 2004-03-31 2008-04-30 凌阳科技股份有限公司 具有储存功能的液晶显示系统
JP4537107B2 (ja) * 2004-04-06 2010-09-01 キヤノン株式会社 映像表示装置、映像表示方法、及びコンピュータプログラム
US7113200B2 (en) * 2004-05-21 2006-09-26 Polycom, Inc. Method and system for preparing video communication image for wide screen display
JP4646556B2 (ja) * 2004-06-25 2011-03-09 三洋電機株式会社 ディスプレイ駆動装置
US7427704B2 (en) * 2004-09-09 2008-09-23 Huwaldt David A Stringed instrument fingering guide
CN100584166C (zh) 2005-05-07 2010-01-20 富准精密工业(深圳)有限公司 液冷散热装置
US20070008338A1 (en) * 2005-05-28 2007-01-11 Young-Chan Kim Display system, display apparatus, and method of controlling video source and display apparatus
CN100580765C (zh) * 2005-06-30 2010-01-13 康佳集团股份有限公司 一种图像点阵显示格式变换的方法
US8189108B2 (en) 2005-08-05 2012-05-29 Samsung Electronics Co., Ltd. Apparatus for providing multiple screens and method of dynamically configuring multiple screens
EP1911277A4 (en) * 2005-08-05 2009-10-14 Samsung Electronics Co Ltd APPARATUS FOR OBTAINING MULTIPLE SCREENS AND METHOD FOR DYNAMIC CONFIGURATION OF MULTIPLE SCREENS
ATE472783T1 (de) 2005-11-15 2010-07-15 Nds Ltd Digitales video-zoom-system
WO2007114675A1 (en) * 2006-04-06 2007-10-11 Samsung Electronics Co., Ltd. Apparatus for providing multiple screens and method for dynamic configuration of the same
FR2901947A1 (fr) * 2006-05-30 2007-12-07 Nds Technologies France Soc Pa Procede de gestion de l'affichage d'une video retaillee notamment pour la television haute definition
WO2009079560A1 (en) * 2007-12-17 2009-06-25 Stein Gausereide Real time video inclusion system
CN101483034B (zh) * 2008-02-22 2010-10-13 青岛海信电器股份有限公司 多画面显示方法和装置
JP5096247B2 (ja) * 2008-07-08 2012-12-12 ルネサスエレクトロニクス株式会社 画像処理装置、及び方法
US9218792B2 (en) 2008-12-11 2015-12-22 Nvidia Corporation Variable scaling of image data for aspect ratio conversion
US8508449B2 (en) * 2008-12-18 2013-08-13 Sharp Corporation Adaptive image processing method and apparatus for reduced colour shift in LCDs
RU2510953C2 (ru) * 2009-06-17 2014-04-10 Шарп Кабусики Кайся Сдвиговый регистр, схема управления дисплеем, панель отображения и устройство отображения
CN102460558B (zh) * 2009-06-17 2015-01-21 夏普株式会社 移位寄存器、显示驱动电路、显示面板、显示装置
CN102473392B (zh) * 2009-07-29 2014-05-14 夏普株式会社 图像显示装置和图像显示方法
SG181688A1 (en) 2009-12-18 2012-07-30 Exxonmobil Res & Eng Co Polyalkylene epoxy polyamine additives for fouling mitigation in hydrocarbon refining processes
CN102107040B (zh) * 2009-12-25 2013-05-01 朝日英达科株式会社 导线
KR101682147B1 (ko) * 2010-04-05 2016-12-05 삼성전자주식회사 변환 및 역변환에 기초한 보간 방법 및 장치
US8698958B2 (en) 2010-06-16 2014-04-15 Silicon Image, Inc. Mechanism for memory reduction in picture-in-picture video generation
JP5672862B2 (ja) 2010-08-27 2015-02-18 ソニー株式会社 撮像装置、撮像システム及び撮像方法
RU2452125C1 (ru) * 2011-06-23 2012-05-27 Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" Система обработки изображений
TWI486052B (zh) 2011-07-05 2015-05-21 Realtek Semiconductor Corp 立體影像處理裝置以及立體影像處理方法
CN103686064B (zh) * 2012-08-31 2017-05-03 杭州海康威视数字技术股份有限公司 画面分割显示的方法及客户端
CN104798129B (zh) * 2012-11-27 2018-10-19 索尼公司 显示装置、显示方法和计算机可读介质
US9723216B2 (en) 2014-02-13 2017-08-01 Nvidia Corporation Method and system for generating an image including optically zoomed and digitally zoomed regions
CN105389776B (zh) 2014-09-02 2019-05-03 辉达公司 图像缩放技术
CN107454283B (zh) * 2016-06-01 2020-12-01 联发科技股份有限公司 视频信号输出系统与方法
CN106162262A (zh) * 2016-07-28 2016-11-23 王晓光 视频广告接收侧的接收方法及系统
US11229135B2 (en) 2019-04-01 2022-01-18 Dell Products L.P. Multiple function chassis mid-channel
CN111179883B (zh) * 2020-01-03 2022-06-03 云谷（固安）科技有限公司 图像显示方法和装置、移动终端、计算机设备、存储介质

Family Cites Families (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE490074A (ja) * 1948-07-09
AT303141B (de) * 1970-01-20 1972-11-10 Siemens Ag Anordnung zum Auswerten bestimmter Bildteile
US3624289A (en) * 1970-08-26 1971-11-30 Data Plex Systems Apparatus for blanking portion of fields of television video signals
US3878327A (en) * 1973-10-17 1975-04-15 Westinghouse Electric Corp Television system for improving reading skills
US4079413A (en) * 1975-07-29 1978-03-14 Kabushiki Kaisha Daini Seikosha Portable electronic timepiece with selective display of time signal and television image
JPS5329019A (en) * 1976-08-30 1978-03-17 Toshiba Corp Color relevision receiver set
JPS6011875B2 (ja) * 1977-08-17 1985-03-28 日本電気株式会社 クロマキ−トラツキング装置
US4259690A (en) * 1977-10-06 1981-03-31 Sharp Kabushiki Kaisha Multi-picture tuning scheme of television receiver
US4266242A (en) * 1978-03-21 1981-05-05 Vital Industries, Inc. Television special effects arrangement
DK149779A (da) * 1978-04-12 1979-10-13 Data Recall Ltd Styreapparat til brug ved fremvisning af videosignaler
US4356511A (en) * 1978-05-23 1982-10-26 Sony Corporation Digital soft-edge video special effects generator
US4249213A (en) * 1978-09-14 1981-02-03 Hitachi, Ltd. Picture-in-picture television receiver
SE411007B (sv) * 1979-03-30 1979-11-19 Globe Computers Ab Forfarande och anordning for synkronisering av ett digitalt minne med ett befintligt tv-system
JPS5853791Y2 (ja) * 1979-05-08 1983-12-07 ソニー株式会社 画像デイスプレイ装置
US4282546A (en) * 1979-11-28 1981-08-04 Rca Corporation Television image size altering apparatus
GB2073536B (en) * 1980-04-09 1984-06-06 British Broadcasting Corp Television signal processing
US4399462A (en) * 1981-01-30 1983-08-16 Fairchild-Weston Systems Inc. Video split screen technique
JPS57208772A (en) * 1981-06-18 1982-12-21 Sony Corp Television receiver
US4460890A (en) * 1982-01-21 1984-07-17 Sony Corporation Direct digital to digital sampling rate conversion, method and apparatus
DE3233288A1 (de) * 1982-09-08 1984-03-08 Robert Bosch Gmbh, 7000 Stuttgart System zur zeitlichen kompression und/oder expansion von elektrischen signalen
US4651195A (en) * 1983-04-04 1987-03-17 Robot Research, Inc. Monochrome-compatible color slow scan television system
US4556900A (en) * 1983-05-25 1985-12-03 Rca Corporation Scaling device as for quantized B-Y signal
US4524447A (en) * 1983-05-25 1985-06-18 Rca Corporation Digital signal processing apparatus having digital dither
US4556906A (en) * 1983-11-15 1985-12-03 Rca Corporation Kinescope blanking scheme for wide-aspect ratio television
JPS60160780A (ja) * 1984-01-31 1985-08-22 Nec Corp 特殊効果用画像記憶装置
US4622577A (en) * 1984-02-03 1986-11-11 Rca Corporation Decoder for extracting a 4:3 aspect ratio signal from a high definition television signal
JPS60180383A (ja) * 1984-02-28 1985-09-14 Matsushita Electric Ind Co Ltd テレビジヨン受像機
GB2158318A (en) * 1984-04-26 1985-11-06 Philips Electronic Associated Fading circuit for video signals
GB2160051A (en) * 1984-04-26 1985-12-11 Philips Electronic Associated Video signal processing arrangement
US4707742A (en) * 1984-04-26 1987-11-17 U.S. Philips Corporation Video signal processing arrangement
US4573080A (en) * 1984-06-28 1986-02-25 Rca Corporation Progressive scan television receiver with adaptive memory addressing
GB2164518B (en) * 1984-09-14 1987-12-02 Philips Electronic Associated Rotating television pictures
JPH0712206B2 (ja) * 1984-10-01 1995-02-08 日本放送協会 映像信号処理用基本装置
JPH0646783B2 (ja) * 1984-10-15 1994-06-15 ソニー株式会社 マルチ走査形テレビジヨン受像機
US4594726A (en) * 1984-11-29 1986-06-10 Rca Corporation Dedithering circuitry in digital TV receiver
US4796086A (en) * 1984-11-30 1989-01-03 Fuji Photo Film Co., Ltd. Method for converting color picture signals
NL8403929A (nl) * 1984-12-24 1986-07-16 Philips Nv Kleurentelevisietransmissie- respektievelijk informatieopslagsysteem met tijdmultiplexkodering en daartoe geschikte informatiegever en -ontvanger.
JPS61193580A (ja) * 1985-02-21 1986-08-28 Hitachi Ltd ２画面テレビジヨン受像機
US4651208A (en) * 1985-03-18 1987-03-17 Scientific Atlanta, Inc. Compatibility of widescreen and non-widescreen television transmissions
US4656515A (en) * 1985-03-25 1987-04-07 Rca Corporation Horizontal compression of pixels in a reduced-size video image utilizing cooperating subsampling and display rates
US4656516A (en) * 1985-03-25 1987-04-07 Rca Corporation Vertical subsampling and memory synchronization system for a picture within a picture television receiver
US4654695A (en) * 1985-03-25 1987-03-31 Rca Corporation Apparatus for reducing the resolution of video samples by truncating the most significant bits
US4652908A (en) * 1985-03-25 1987-03-24 Rca Corporation Filtering system for processing a reduced-resolution video image
US4670784A (en) * 1985-04-15 1987-06-02 Cbs, Inc. Methods for coping with non-uniform phosphor aging in dual mode television receivers
GB2179828B (en) * 1985-08-14 1989-08-02 Rca Corp Selectable raster size for video display
US4763194A (en) * 1985-08-14 1988-08-09 Rca Licensing Corporation Selectable raster size for video display
JPS6239762A (ja) * 1985-08-16 1987-02-20 Nippon Mining Co Ltd 管状体の超音波探傷方法
US4729012A (en) * 1985-08-30 1988-03-01 Rca Corporation Dual mode television receiver for displaying wide screen and standard aspect ratio video signals
US4758893A (en) * 1985-09-23 1988-07-19 Quanticon Inc. Cinematic dithering for television systems
US4760455A (en) * 1985-11-29 1988-07-26 Canon Kabushiki Kaisha Picture output device
CA1256984A (en) * 1985-12-28 1989-07-04 Kunio Hakamada Television receiver
GB8602644D0 (en) 1986-02-04 1986-03-12 British Broadcasting Corp Video systems
DE3663875D1 (en) * 1986-03-08 1989-07-13 Ant Nachrichtentech Motion compensating field interpolation method using a hierarchically structured displacement estimator
JPH07113821B2 (ja) * 1986-04-21 1995-12-06 日本テキサス・インスツルメンツ株式会社 半導体記憶装置
JPS62263780A (ja) * 1986-05-09 1987-11-16 Matsushita Electric Ind Co Ltd 高品位テレビジヨン受信装置
JPS62263781A (ja) * 1986-05-09 1987-11-16 Matsushita Electric Ind Co Ltd 高品位テレビジヨン受信装置
DE3787923T2 (de) * 1986-05-12 1994-05-26 Hitachi Ltd Bildverarbeitungssystem.
FR2599201A1 (fr) * 1986-05-23 1987-11-27 Trt Telecom Radio Electr Dispositif de codage a modulation differentielle par impulsions codees, dispositif de decodage associe et systeme de transmission comportant au moins un tel dispositif de codage ou de decodage
US4768093A (en) * 1986-06-05 1988-08-30 North American Philips Corporation Vertical pre-filter for pip television receivers
US4746981A (en) * 1986-06-16 1988-05-24 Imtech International, Inc. Multiple screen digital video display
JPH0797838B2 (ja) * 1986-09-30 1995-10-18 キヤノン株式会社 撮像装置
US4743970A (en) * 1986-10-20 1988-05-10 The Grass Valley Group, Inc. Picture transformation memory
US4689681A (en) * 1986-10-24 1987-08-25 The Grass Valley Group, Inc. Television special effects system
JPS63146672A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd テレビジヨン受信装置
JPS63146671A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd テレビジヨン受像機
US4761587A (en) * 1986-12-17 1988-08-02 Rca Licensing Corporation Multiple frequency horizontal oscillator for video apparatus
JPH0824355B2 (ja) * 1987-01-27 1996-03-06 松下電器産業株式会社 テレビジヨン受信装置
GB8701770D0 (en) * 1987-01-27 1987-03-04 Thorn Emi Home Electron Video processing
JP2506718B2 (ja) * 1987-02-06 1996-06-12 松下電器産業株式会社 テレビジヨン受像機
JPS63282790A (ja) * 1987-02-14 1988-11-18 株式会社リコー 表示制御装置
US4724487A (en) * 1987-02-17 1988-02-09 Rca Corporation Interlace inversion detector for a picture-in-picture video signal generator
US4991014A (en) * 1987-02-20 1991-02-05 Nec Corporation Key signal producing apparatus for video picture composition
US4839728A (en) * 1987-03-23 1989-06-13 Rca Licensing Corporation Picture-in-picture video signal generator
EP0285902A3 (de) * 1987-04-07 1990-10-10 Siemens Aktiengesellschaft Verfahren zur Datenreduktion digitaler Bildsequenzen
US5005080A (en) * 1987-05-15 1991-04-02 Pioneer Electronic Corporation Method and apparatus of image processing
US4769705A (en) * 1987-06-30 1988-09-06 Rca Licensing Corporation Deflection synchronizing apparatus
DE3722172A1 (de) * 1987-07-04 1989-01-12 Thomson Brandt Gmbh Verfahren und vorrichtung zur ausschnittvergroesserung eines fernsehbildes
JPS6429178A (en) * 1987-07-24 1989-01-31 Matsushita Electric Ind Co Ltd Image display device
JP2595551B2 (ja) * 1987-08-14 1997-04-02 ソニー株式会社 画像信号処理装置
DE3728444A1 (de) * 1987-08-26 1989-03-09 Thomson Brandt Gmbh Verfahren und schaltungsanordnung zur verbesserung der aufloesung von digitalen signalen
GB8722394D0 (en) * 1987-09-23 1987-10-28 British Telecomm Video coder
US4766355A (en) * 1987-09-25 1988-08-23 Zenith Electronics Corporation Automatic vertical size control
US4821086A (en) * 1987-10-28 1989-04-11 Rca Licensing Corporation TV receiver having in-memory switching signal
US4831447A (en) * 1987-11-16 1989-05-16 The Grass Valley Group, Inc. Method and apparatus for anti-aliasing an image boundary during video special effects
KR930006455B1 (ko) * 1987-11-30 1993-07-16 니뽄 덴끼 가부시끼가이샤 화상 신호 발생 장치
JPH01157181A (ja) * 1987-12-14 1989-06-20 Matsushita Electric Ind Co Ltd 高品位テレビジョン受信装置
JP2578852B2 (ja) * 1987-12-14 1997-02-05 松下電器産業株式会社 高品位テレビジョン受信装置
JPH01157182A (ja) * 1987-12-14 1989-06-20 Matsushita Electric Ind Co Ltd 高品位テレビジョン受信装置
JPH01205688A (ja) * 1988-02-10 1989-08-18 Nec Corp テレビ受像機
JPH01221067A (ja) * 1988-02-29 1989-09-04 Sony Corp 画像表示装置
JPH01248879A (ja) * 1988-03-30 1989-10-04 Toshiba Corp アドレス制御回路
JP2829962B2 (ja) * 1988-04-28 1998-12-02 松下電器産業株式会社 テレビジョン受像機
US4903269A (en) * 1988-05-16 1990-02-20 General Electric Company Error detector for encoded digital signals
US4829378A (en) * 1988-06-09 1989-05-09 Bell Communications Research, Inc. Sub-band coding of images with low computational complexity
US4910585A (en) * 1988-06-29 1990-03-20 General Electric Company Frequency selective video signal intraframe processor
JPH0216881A (ja) * 1988-07-05 1990-01-19 Sony Corp スーパーインポーズ装置
KR950010887B1 (en) * 1988-07-08 1995-09-25 Samsung Electronics Co Ltd Multi-screen producting image control circuit
NL8801802A (nl) * 1988-07-15 1990-02-01 Philips Nv Videosignaalverwerkingsschakeling.
JPH0813126B2 (ja) * 1988-08-12 1996-02-07 沖電気工業株式会社 画像通信装置
US4916525A (en) * 1988-08-29 1990-04-10 Hughes Aircraft Company High definition TV system
US4984078A (en) * 1988-09-02 1991-01-08 North American Philips Corporation Single channel NTSC compatible EDTV system
US4941045A (en) * 1988-10-11 1990-07-10 Scientific-Atlanta, Inc. Method and apparatus for improving vertical definition of a television signal by scan conversion
JPH02132980A (ja) * 1988-11-14 1990-05-22 Sony Corp Ｔｖ受像機
JPH02137585A (ja) * 1988-11-18 1990-05-25 Sony Corp テレビジョン受像機
US4984081A (en) * 1989-01-24 1991-01-08 Matsushita Electric Industrial Co., Ltd. Apparatus for receiving and selecting high-definition television (HDTV) signals and standard television (NTSC) signals
GB2231460B (en) * 1989-05-04 1993-06-30 Sony Corp Spatial interpolation of digital video signals
US5008752A (en) * 1989-06-16 1991-04-16 Eastman Kodak Company Digital image interpolator with multiple interpolation algorithms
US4992874A (en) * 1989-07-03 1991-02-12 Rca Licensing Corporation Method and apparatus for correcting timing errors as for a multi-picture display
US4987493A (en) * 1989-08-01 1991-01-22 Rca Licensing Corporation Memory efficient interlace apparatus and method as for a picture in a picture display
HU217387B (hu) * 1989-08-23 2000-01-28 Thomson Consumer Electronics Inc. Elrendezés konvergáltatás vezérlésére különböző, függőleges formátumú kijelzések létrehozásánál, és képernyős megjelenítőkészülék
US5027078A (en) * 1989-10-10 1991-06-25 Xerox Corporation Unscreening of stored digital halftone images by logic filtering
US4965668A (en) * 1989-11-09 1990-10-23 The Grass Valley Group, Inc. Adaptive rounder for video signals
US5027212A (en) * 1989-12-06 1991-06-25 Videologic Limited Computer based video/graphics display system
US5021887A (en) * 1989-12-13 1991-06-04 Samsung Electronics Co., Ltd. Method and circuit for composing still image of picture-in-picture
US5018090A (en) * 1990-03-13 1991-05-21 Rca Licensing Corporation Digital interpolation circuitry

Also Published As

Publication number Publication date
JP3310667B2 (ja) 2002-08-05
EP0532635A1 (en) 1993-03-24
EP0532667B1 (en) 1997-08-06
PT97808B (pt) 1998-12-31
AU7907391A (en) 1991-12-31
TR25549A (tr) 1993-05-01
CN1057140A (zh) 1991-12-18
DE69126665D1 (de) 1997-07-31
DE69130610D1 (de) 1999-01-21
CN1057138A (zh) 1991-12-18
DE69128784T2 (de) 1998-05-14
CN1034544C (zh) 1997-04-09
PT97811B (pt) 1999-05-31
EP1130909A2 (en) 2001-09-05
KR100195363B1 (ko) 1999-06-15
SG55018A1 (en) 1998-12-21
DE69132822D1 (de) 2002-01-03
MY106812A (en) 1995-07-31
HU225277B1 (en) 2006-08-28
WO1991019378A1 (en) 1991-12-12
RU2119187C1 (ru) 1998-09-20
TW223215B (ja) 1994-05-01
MY111161A (en) 1999-09-30
PT97816B (pt) 1998-12-31
KR930701061A (ko) 1993-03-16
AU8185891A (en) 1991-12-31
ES2134196T3 (es) 1999-10-01
JPH05508522A (ja) 1993-11-25
DE69132822T2 (de) 2002-04-11
KR100195364B1 (ko) 1999-06-15
DE69125834D1 (de) 1997-05-28
EP0831645B1 (en) 2000-08-16
SG80522A1 (en) 2001-05-22
CN1052601C (zh) 2000-05-17
JP3333191B2 (ja) 2002-10-07
CN1057372A (zh) 1991-12-25
JP3354927B2 (ja) 2002-12-09
DE4191166C2 (de) 2002-07-18
DE69132349D1 (de) 2000-09-07
JP3333189B2 (ja) 2002-10-07
PT102241B (pt) 2003-07-31
MY106517A (en) 1995-06-30
DE69127193D1 (de) 1997-09-11
PT97818B (pt) 1998-12-31
JPH05507597A (ja) 1993-10-28
MY105289A (en) 1994-09-30
DE4191157T1 (de) 1993-10-07
EP0533748B1 (en) 2001-11-21
PT97809B (pt) 1998-12-31
US5289284A (en) 1994-02-22
EP0532652B1 (en) 1999-02-10
EP0532615B1 (en) 2000-08-02
JP2002125171A (ja) 2002-04-26
KR100195590B1 (ko) 1999-06-15
EP0532592A4 (ja) 1994-01-05
SG63585A1 (en) 1999-03-30
TW243575B (ja) 1995-03-21
JPH05507822A (ja) 1993-11-04
EP0532615A1 (en) 1993-03-24
JPH05508061A (ja) 1993-11-11
JP3420234B2 (ja) 2003-06-23
EP0532665A1 (en) 1993-03-24
ES2103814T3 (es) 1997-10-01
EP0532653A1 (en) 1993-03-24
IN177990B (ja) 1997-03-01
MY106670A (en) 1995-07-31
WO1991019399A1 (en) 1991-12-12
WO1991019394A1 (en) 1991-12-12
CN1057150A (zh) 1991-12-18
MY115270A (en) 2003-05-31
WO1991019397A1 (en) 1991-12-12
BR9106539A (pt) 1993-05-25
KR100190247B1 (ko) 1999-06-15
KR100195357B1 (ko) 1999-06-15
FI925436A0 (fi) 1992-11-30
PT97816A (pt) 1993-06-30
KR100195358B1 (ko) 1999-06-15
JP3298876B2 (ja) 2002-07-08
MY110220A (en) 1998-03-31
DE69132376D1 (de) 2000-09-21
EP0532592B1 (en) 1998-01-21
CN1057146A (zh) 1991-12-18
EP0532592A1 (en) 1993-03-24
AU8064391A (en) 1991-12-31
HU9203768D0 (en) 1993-04-28
PL167644B1 (pl) 1995-10-31
PT97817A (pt) 1993-08-31
SG82550A1 (en) 2001-08-21
KR100195361B1 (ko) 1999-06-15
EP0533748A4 (en) 1993-11-24
WO1991019393A1 (en) 1991-12-12
AU8083991A (en) 1991-12-31
DE69128784D1 (de) 1998-02-26
EP0532583B1 (en) 1998-07-15
JP3699373B2 (ja) 2005-09-28
WO1991019380A1 (en) 1991-12-12
EP0532653A4 (en) 1993-11-24
EP0532583A1 (en) 1993-03-24
JPH05507823A (ja) 1993-11-04
KR100195362B1 (ko) 1999-06-15
US5285282A (en) 1994-02-08
JP3145703B2 (ja) 2001-03-12
DE69127194D1 (de) 1997-09-11
WO1991019386A1 (en) 1991-12-12
PT102241A (pt) 2000-07-31
DE69132349T2 (de) 2000-12-28
EP0532682B1 (en) 1997-10-08
AU8211591A (en) 1991-12-31
JPH05507593A (ja) 1993-10-28
ES2151217T3 (es) 2000-12-16
DE69127286T2 (de) 1998-01-02
JP2005130515A (ja) 2005-05-19
CN1057144A (zh) 1991-12-18
DE69127194T2 (de) 1997-12-18
FI100931B (fi) 1998-03-13
KR100202157B1 (ko) 1999-06-15
DE69130892T2 (de) 1999-07-01
EP0532672B1 (en) 1998-12-09
EP0532615A4 (en) 1993-11-24
CA2082260C (en) 2002-01-22
WO1991019384A1 (en) 1991-12-12
PT97810B (pt) 1998-12-31
SG91239A1 (en) 2002-09-17
HUT64662A (en) 1994-01-28
DE69125936T2 (de) 1997-08-21
MY110244A (en) 1998-03-31
CN1036430C (zh) 1997-11-12
JP3373509B2 (ja) 2003-02-04
SG75762A1 (en) 2000-10-24
DE69131501D1 (de) 1999-09-09
AU7909591A (en) 1991-12-31
EP0532635A4 (en) 1993-12-22
GB9223471D0 (en) 1993-01-13
EP0533738B1 (en) 1997-08-13
CA2082260A1 (en) 1991-12-02
KR930701064A (ko) 1993-03-16
PT97812B (pt) 1998-12-31
JP3247373B2 (ja) 2002-01-15
PT97819B (pt) 1998-12-31
JP2780869B2 (ja) 1998-07-30
JP3338048B2 (ja) 2002-10-28
DE69127193T2 (de) 1997-12-18
KR100195359B1 (ko) 1999-06-15
ES2165841T3 (es) 2002-04-01
JPH05507830A (ja) 1993-11-04
DE4191157C2 (de) 1996-06-13
KR100191409B1 (en) 1999-06-15
DE69127897D1 (de) 1997-11-13
ES2100232T3 (es) 1997-06-16
JPH06502748A (ja) 1994-03-24
EP0532665A4 (en) 1993-11-24
GB2259830A (en) 1993-03-24
CN1057139A (zh) 1991-12-18
GB2259830B (en) 1994-11-16
EP0540548A4 (en) 1993-11-24
EP0532652A1 (en) 1993-03-24
CN1034465C (zh) 1997-04-02
KR100195591B1 (ko) 1999-06-15
PT97815B (pt) 1998-12-31
DE69131501T2 (de) 1999-11-18
AU8084591A (en) 1991-12-31
WO1991019400A1 (en) 1991-12-12
EP0532676A1 (en) 1993-03-24
DE69125834T2 (de) 1997-07-31
EP0532667A1 (en) 1993-03-24
DE69125936D1 (de) 1997-06-05
WO1991019387A1 (en) 1991-12-12
JPH05507832A (ja) 1993-11-04
EP0532711A4 (en) 1993-12-15
PT97812A (pt) 1993-06-30
DE69127286D1 (de) 1997-09-18
SG64307A1 (en) 1999-04-27
AU8059091A (en) 1991-12-31
WO1991019398A1 (en) 1991-12-12
JP2007129728A (ja) 2007-05-24
GB9012326D0 (en) 1990-07-18
CN1057141A (zh) 1991-12-18
CN1057149A (zh) 1991-12-18
AU8087191A (en) 1991-12-31
WO1991019381A1 (en) 1991-12-12
CN1057143A (zh) 1991-12-18
EP0540548B1 (en) 1997-04-23
EP0533738A4 (en) 1993-12-01
CN1057142A (zh) 1991-12-18
DE69130610T2 (de) 1999-05-06
EP1130909A3 (en) 2001-10-24
HK1004588A1 (en) 1998-11-27
EP0532711A1 (en) 1993-03-24
MY107482A (en) 1995-12-31
EP0540548A1 (en) 1993-05-12
EP0532682A4 (en) 1993-12-01
SG79895A1 (en) 2001-04-17
CN1057373A (zh) 1991-12-25
EP0532635B1 (en) 1997-08-06
WO1991019395A1 (en) 1991-12-12
EP0532672A1 (en) 1993-03-24
EP0533748A1 (en) 1993-03-31
CN1034466C (zh) 1997-04-02
DE69129806T2 (de) 1998-11-19
KR100195588B1 (ko) 1999-06-15
WO1991019388A1 (en) 1991-12-12
DE69132376T2 (de) 2001-02-01
JP3228420B2 (ja) 2001-11-12
KR100195589B1 (ko) 1999-06-15
SG96156A1 (en) 2003-05-23
SG81864A1 (en) 2001-07-24
KR100195360B1 (en) 1999-06-15
PT97814B (pt) 1998-12-31
AU7983391A (en) 1991-12-31
ES2148152T3 (es) 2000-10-16
DE69130892D1 (de) 1999-03-25
CN1041879C (zh) 1999-01-27
DE4191166T (ja) 1993-04-01
PT97818A (pt) 1993-06-30
WO1991019385A1 (en) 1991-12-12
ES2106082T3 (es) 1997-11-01
AU8072591A (en) 1991-12-31
ES2124703T3 (es) 1999-02-16
PT97808A (pt) 1993-06-30
JP4227950B2 (ja) 2009-02-18
PT97810A (pt) 1993-08-31
EP0532672A4 (en) 1993-12-22
JPH05508065A (ja) 1993-11-11
JPH05507831A (ja) 1993-11-04
SG64872A1 (en) 1999-05-25
MY106821A (en) 1995-07-31
EP0532665B1 (en) 1997-05-02
MY106816A (en) 1995-07-31
AU8186091A (en) 1991-12-31
JPH05507595A (ja) 1993-10-28
PT97813B (pt) 1998-12-31
EP0532676B1 (en) 1999-08-04
MY108640A (en) 1996-10-31
CN1034545C (zh) 1997-04-09
CN1057148A (zh) 1991-12-18
CN1052600C (zh) 2000-05-17
EP0532676A4 (en) 1993-11-24
KR0183367B1 (ko) 1999-05-01
WO1991019379A1 (en) 1991-12-12
ES2118085T3 (es) 1998-09-16
JP3140774B2 (ja) 2001-03-05
JPH05507825A (ja) 1993-11-04
EP0533738A1 (en) 1993-03-31
CN1034460C (zh) 1997-04-02
WO1991019390A1 (en) 1991-12-12
CN1041878C (zh) 1999-01-27
EP0532653B1 (en) 1997-06-25
ES2128319T3 (es) 1999-05-16
AU8076891A (en) 1991-12-31
FI925436A (fi) 1992-11-30
DE69129806D1 (de) 1998-08-20
CN1034462C (zh) 1997-04-02
PT97815A (pt) 1993-08-31
PT97819A (pt) 1993-06-30
JPH05508521A (ja) 1993-11-25
AU7960791A (en) 1991-12-31
CN1039372C (zh) 1998-07-29
PT97813A (pt) 1993-06-30
PT97814A (pt) 1993-06-30
EP0831645A1 (en) 1998-03-25
DE69127897T2 (de) 1998-03-05
PT97809A (pt) 1993-06-30
EP0532667A4 (en) 1993-12-22
CN1053310C (zh) 2000-06-07
ES2108046T3 (es) 1997-12-16
AU7996791A (en) 1991-12-31
JPH05507824A (ja) 1993-11-04
PT97811A (pt) 1993-08-31
JPH05507827A (ja) 1993-11-04
EP0532583A4 (en) 1993-11-24
EP0532682A1 (en) 1993-03-24
PT97817B (pt) 1998-12-31
TW252257B (ja) 1995-07-21
MY107487A (en) 1995-12-30
DE69126665T2 (de) 1997-12-11
ES2106083T3 (es) 1997-11-01
CN1034461C (zh) 1997-04-02
CN1057560A (zh) 1992-01-01
MY106666A (en) 1995-07-31
CN1057147A (zh) 1991-12-18
JPH05507596A (ja) 1993-10-28

Similar Documents

Publication Publication Date Title
JP3251581B2 (ja) ビデオシステム
US5434625A (en) Formatting television pictures for side by side display
US5329369A (en) Asymmetric picture compression
JPH0646336A (ja) 水平パンシステム
US5365278A (en) Side by side television pictures
US5287189A (en) Displaying an interlaced video signal with a noninterlaced video signal
JP3576383B2 (ja) ビデオ表示制御装置
JP3240210B2 (ja) ビデオシステム
KR100209849B1 (ko) 와이드 스크린 텔레비젼용 수평 패닝 장치

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 10