JPH05508521A - 線メモリ及び制御システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 線メモリ及び制御システム この発明は、例えば、種々の表示フォーマットを実現するためにビデオデータの 補間を行う必要のあるワイド表示フォーマット比のスクリーンを有するテレビジ ョンのようなテレビジョンの分野に関するものである。今日のテレビジョンのほ とんどのものは、水平な幅対垂直の高さが４＝３のフォーマット表示比を持って いる。ワイドフォーマット表示比は映画の表示フォーマット比、例えば１６．９ により近く対応する。この発明は直視型テレビジョン及び投写型テレビジョンの 両方に適用可能である。

４・３、しばしば４×３とも称するフす−マット表示比を持つテレビ′）ヨンは 、単一のビデオ信号源と複数のビデオ信号源を表示する方法に限界がある。実験 的なものを除いて、商業放送局のテレビジョン信号の伝送は４×３のフォーマッ トの表示比で放送される。多くの視聴者は、４×３表示フォーマットは、映画に 関係するより広いフォーマット表示比よりも良くないと考える。ワイドフォーマ ット表示比のテレビジョンは、より心地よい表示を行うだけでなく、ワイド表示 フォーマットの信号源を対応するワイド表示フォーマットで表示することができ る。映画は、切り詰められたり、歪められたりすることなく、映画のように見え る。ビデオ源は、例えばテレシネ装置によってフィルムからビデオに変換される 場合、あるいは、テレビジョンのプロセッサによっても、切り詰める必要がない 。

ワイド表示フォーマット比のテレビジョンは、通常の表示フォーマット信号とワ イド表示フォーマット信号の両方を種々の形で表示すること、及びこれらのフォ ーマットの信号を多画面表示の形で表示するのに適している。

しかし、ワイド表示比のスクリーンを用いることには多くの問題が伴う。そのよ うな問題の中で一般的なものには、複数の信号源の表示フォーマット比の変更、 非同期ではなるが同時表示されるビデオ信号源から一致したタイミング信号を生 成すること、多画面表示を行うための、複数信号源間の切換え、圧縮データ信号 から高解像度の画面を生成することがある。これらの問題はこの発明によるワイ ドスクリーンテレビジョンで解決される。この発明の種々の構成によるワイドス クリーンテレビジョンは、同じまたは異なるフォーマット比を有する単−及び複 数ビデオ信号源から高解像度の単−及び複数画面表示を、選択可能な表示フォー マット比で表示できる。

広い表示フォーマット比を持つテレビジョンは、飛越し及び非飛越しの両方で、 かつ、基本的な、即ち、標準の水平走査周波数及びその倍数の両方でビデオ信号 を表示するヂレビジョンシステムに実施できる。例えば、標準ＮＴＳＣビデオ信 号は、各ビデオフレームの、各々か約１５．７３４Ｈｚの基本的、即ち、標準水 平走査周波数のラスク走査によって生成される相続くフィールドをインクレース することにより表示される。ビデオ信号に関する基本的走査周波数は、ｆ＊、Ｉ ｆｌＩあるいはＩＨというように種々の呼び方がなされる。ｌｆＨ信号の実際の 周波数はビデオの方式が異なれば変わる。テレビジョン装置の両頁を改善する努 力によって、ビデオ信号を順次に非飛越しで表示するためのシステムが開発され た。順次走査では、各表示フレームは、飛越しフォーマットの２つのフィールド の１つを走査するために割り当てられた時間と同じ時間で走査する必要がある。

フリッカのないＡＡ−ＢＢ表示は、各フィールドを連続して２度走査することを 要する。それぞれの場合において、水平走査周波数は標準の水平周波数の２倍と しなければならない。

このような順次走査表示あるいは無フリッカ表示用の走査周波数は、２ｆ、とか ２Ｈとか色々な呼び方がされている。例えば、米国の標準による２ｆ１１走査周 波数は、約３１．４６８Ｈｚである。

特にワイドスクリーンテレビジョンに適する表示フォーマットの多くを実現する ためには、主ビデオ信号に対し、相当な信号処理を必要とする。ビットデータは 、所望のフォーマットに従って、選択的に圧縮及び伸張する必要がある。例えば 、ある場合には、表示画面のアスペクト比歪みを避けるためには、４ｘ３ＮＴＳ Ｃビデオは４／３の係数で圧縮する必要がある。また、別の場合では、例えば、 ビデオは、通常は垂直のズーミングも伴う水平ズーミング動作を行うために伸張 する必要がある。

３３％までの水平ズーム動作は、圧縮を４／３より小さくすることにより行うこ とができる。５−ＶＨＳフォーマットの場合は５．５ＭＨｚにまでなるルミナン スビデオ帯域幅は、ｌ０２４ｆ＋＋システムクロツクでは８　Ｍ　Ｈｚである、 ナイキスト周波数、即ち、折り返し周波数の大きな部分を占めるので、入来ビデ オを新しいビクセル位置に再計算（ｒｅｃａｌｅｕｌａｔｅ）するために、サン プル補間器か用いられる。

主信号に対するルミナンスデータは、データの圧縮及び伸張のためのＦＩＦＯ線 メモリ及びデータを滑らかにするために、ビデオの圧縮または伸張に基づいてサ ンプル値を再計算するための補間器とを含む主信号路に沿って送られる。しかし 、圧縮時と伸張時では、ＦＩＦＯと補間器の相対的な位置が異なる。この発明の 構成によれば、スイッチ即ちルート選択器が、ＦＩＦＯと補間器の相対的な位置 について主信号路の形格あるいはトポロジーを反転させて、２つのＦＩＦＯと２ つの補間器が必要となるような２つの主信号路を用いる必要性を除く。即ち、こ れらのスイッチは、補間器がＦＩＦＯに先行するかくこれは、圧縮時に必要とさ れる）、ＦＩＦＯが補間器よりも前になるか（これは伸張時に必要とされる）を 選択する。これらのスイッチは、マイクロプロセッサに応答するルート制御回路 に応答する。

補間器制御回路は、ルミナンスデータについての、ビクセル位置値、補間器補正 フィルタ重み付は情報及びクロックゲーティング情報を発生する。ＦＩＦＯデー タを間引きし、あるいは繰り返させて、読出されるサンプルよりも多くのサンプ ルが書込まれ得るようにして圧縮を行い、あるいは、書込まれるサンプルよりも 多くのサンプルが読出され得るようにして伸張を行わせるのはこのクロックゲー ティング情報である。例えば、４／３圧櫂を処理するためには、４番目毎のサン プルをＦＩＦＯに書込まないようにすることができる。ルミナンスＦＩＦＯから 読出されるランプの平均勾配は、対応する入力ランプよりも３３％急峻になる。

この場合、データを書込むのに要した時間より３３％少ない有効読出し時間がラ ンプの読出しに必要である。これによって４／３の圧縮が行われる。ＦＩＦＯか ら読出されるデータが凹凸にならずに滑らかとなるようにＦＩＦＯに書込まれて いるルミナンスサンプルの再計算を行うのは補間器の機能である。

伸張は圧縮と全く逆の形で行うことができる。圧縮の場合には、書込みイネーブ ル信号に禁止パルスの形でクロックゲーティング情報が付されている。データの 伸張のためには、クロックゲーティング情報は読出しイネーブル信号に付されて いる。これによって、ＦＩＦＯから読出されている時に、データが中断（ポーズ ）される。

ルミナンスＦＩＦＯから読出されるランプの平均勾配は、４／３伸張あるいはズ ームのための対応する入力ランプよりも３３％浅い。この場合、伸張後にサンプ ルデータを凹凸を有する状態から滑らかな状態に再計算するのはＦＩＦＯの後に 位置する補間器の機能である。伸張の場合、データは、ＦＩＦＯから読出されて いる時及び補間器にクロック伝送されている時に中断される。これは、データが 補間器中を連続的にクロック伝送される圧縮の場合とは異なる。両方の場合、即 ち、圧縮及び伸張の両方の場合において、クロックゲーティング動作は容易に同 期態様で行わせることが可能である。即ち、事象は１ｏ２４ｆ、システムクロッ クの立上がりエツジに基づいて発生する。

ルミナンス補間のためのこの構成には多数の利点がある。クロックゲーティング 動作、即ち、データ間引き（デンメーション）及びデータ繰返しは同期的に行う ことができる。切換可能なビデオデータのトポロジーを用いて補間器とＦＩＦＯ の位置の切換えを行わなければ、データの中断または繰返しのために、書込みま たは読出しクロックはダブルクロック（ｄｏｕｂｌｅ　ｃｌｏｃｋ）されねばな らなくなってしまう。この「ダブルクロックされるｊという語は、１つのクロッ クサイクル中に２つのデータ点がＦＩＦＯに書込まれる、あるいは、１つのクロ ックサイクル中に２つのデータ点がＦＩＦＯから読出されねばならないという意 味である。その結果、書込みまたは読出しクロック周波数がシステムクロック周 波数の２倍とならねばならないので、回路構成をシステムクロックに同期して動 作するようにすることはできない。さらに、この切換可能なトポロジーは圧縮と 伸張の両方の目的に対して、１つの補間器と１つのＰＩＦＯＬか必要としない。

ここに記載したビデオ切換構成を用いなければ、圧縮と伸張の両機能を達成する ためには、２つのＦＩＦＯを用いなければ、ダブルクロッキングを避けることが できない。その場合は、伸張用の１つのＦＩＦＯを補間器の前に置き、圧緒用の １つのＦＩＦＯを補間器の後に置く必要がある。

適正な回路動作のための条件の１つは、各水平線についてＦＩＦＯへ書込まれる データサンプルの数は、その水平線についてＦＩＦＯから読出されるサンプルの 数と正確に等しくなければならないということである。ＦＩＦＯから読出される サンプルと同じ数のサンプルがＦＩＦＯに書込まれないと、主チヤンネル画面は 、読出しにせよ書込みにせよ、線毎のポインタのプリセツションがあるために相 当傾いてしまう。この条件は主チャンネルのＦＩＦＯが１フイールドに１度リセ ットされるという事実による。最初に、書込みポインタが主信号の垂直同期パル スに続いてリセットされ、次いで、１本の線の後に、読出しポインタがリセット される。

ビデオデータの伸張と圧縮が行われているという事実のために、読出し及び書込 みポインタが同じ桁数に進むためには、異なる数のクロックサイクルが必要とな ることがある。書き込まれるデータサンプルの数を、モードには関係なく、読出 されるデータサンプルの数と常に等しくするために、主Ｙ用ＦＩＦＯとＵＶ用Ｆ ＴＦＯに対する読出し及び書込みイネーブル信号を発生するために３つのレジス タ値と２つの制御信号が用いられる。マイクロプロセッサから供給される２つの レジスタ値ＷＲ−ＢＥＧ　ＭＮとＲＤ　ＢＥＧ　ＭＮは、水平ピクセル計数値Ｈ Ｃ０ＵＮＴと協働して、水平線期間中の読出しと書込みが開始されるべき位置を 指定する。値ＨＣ０ＵＮＴは線期間内のピクセル位置の決定に用いられる１０ビ ツトカウンタ値である。このカウンタは線開始信号ＳＱＬによってクリアされる 。ＳＱＬ信号は、各線の開始時に、水平カウンタのＨＣ０ＵＮＴを０の値に初期 化するために用いられる、単一のクロック幅のパルスである。ＳＯＬパルスは通 常は水平同期成分の前縁に整列している。

第３のレジスタ値ＬＥＮＧＴＨは１０ビツトカウンタの上位８ビツトをロードし て、実際にＦＩＦＯに書込まれた、あるいはＦＩＦＯから読出されたデータサン プルの数をめるために用いられる。レジスタ値のビットは反転され、最下位２ビ ツトが論理的にＨｌとロードされて、　ＬＥＮＧＴＨ−１が生じる。信号の前に 付した記号「−」は論理反転を表す。従って、カウンタがオーバフローすると、 即ち、リップルキャリアウド（ｒｉｐｐＩｅ　ｃａｒｒｙ　ｏｕｔ）がＨｌにな った時、所要の数のサンプルが書き込まれた、または読出されたことになる。書 込まれたあるいは読出されたピクセルサンプルの実際の数は、レジスタがカウン タの上位８ビツトにロードされるので、実際はＬＥＭＧＴＨｘ４である。クロッ クゲーティングの効果は、カウンタをイネーブルにゲートすることによって説明 できる。このようにして、カウンタに対するイネーブル信号はＦＩＦＯに対する イネーブル信号としても用いることができ、これによって、モードには関係なく 、書込まれるサンプルの数、あるいは読出されるサンプルの数が常にＬＥＮＧＴ ＨＸ４となるようにされる。

第１図（ａ）〜（１）は、ワイドスクリーンテレビジョンの種々の表示フォーマ ットの説明に有用である。

策２図は、この発明の種々の態様に従うワイドスクリーンテレビジタンの２ｆｌ Ｉの水平走査で動作するようにしたもののブロック図である。

系３図は、第２図に示すワイドスクリーンプロセッサのブロック図である。

第４図は、第３図に示すワイドスクリーンプロセッサの詳細を示すブロック図で ある。

第５図は、第４図に示す画面白画面プロセッサのブロック図である。

第６図は、第４図に示すゲートアレーのブロック図で、主信号路、副信号路、出 力信号路を示している。

第７図と第８図は、充分に切り詰めた信号を用いた第１図（ｄ）に示す表示フォ ーマットの発生の説明に用いるタイミング図である。

第９図は、第６図の主信号路をより詳細に示すブロック図である。

第１０図は、第６図の副信号路をより詳細に示すブロック図である。

第１１図は、第５図の画面内画面プロセッサのタイミング−制御部のブロック図 である。

第１２図は、ｌｆ、Ｉ　２ｆ＋＋変換における内部２ｆイ信号を発生する回路の ブロック図である。

第１３図は、第２図に示す偏向回路用の組合わせブロック及び回路図である。

第１４図は、第２図に示すＲＧＢインターフェースのブロックである。

第１５図はビデオ圧縮を説明するために用いられる波形を示す。

第１６図はビデオ伸張を説明するために用いられる波形を示す。

第１７図は、線メモリ制御回路のブロック図である。

第１図のそれぞれは、この発明の異なる構成に従って実現できる単−及び複数画 面表示フォーマットの種々の組合わせの中のいくつかのものを示す。説明のため に選んだこれらのものは、この発明の構成に従うワイドスクリーンテレビジョン を構成するある特定の回路の記述を容易にするためのものである。この発明の構 成は、ある場合には、特定の回路構成とは離れて、表示フォーマットそのものに 向けられている。図示と、説明の便宜上、一般に、ビデオ源、あるいは、ビデオ 信号に関する通常の表示フォーマットの幅対高さ比は４×３であるとし、一般に 、ビデオ源、あるいは、ビデオ信号に関するワイドスクリーン表示フォーマット の幅対高さ比は％ｌ６Ｘ９であるとする。この発明の構成は、これらの定義によ って制限されるものではない。

第１図（ａ）は、４×３の通常のフォーマットの表示比を有する直視型、あるい は、投写型テレビジョンを示す。】６×９フオ一マツト表示比画面が４×３フオ 一マツト表示比信号として伝送される場合は、上部と下部に黒のバーが現れる。

これを一般に郵便受け（レターボックス）フォーマットと呼ぶ。この場合、観察 される画面は表示に使用できる表示面積に関して小さい。別の方法としては、１ ６×９フオ一マツト表示比の源が伝送に先立って変換されて、４×３フオ一マツ ト表示器の観察面の垂直方向を満たすようにされる。しかし、その場合は、がな りの情報が左及び／または右側から切捨てられてしまう。さらに別の方法では、 郵便受はフォーマットを水平方向には引伸ばさずに、垂直方向に引伸ばすことが できるが、こうすると、垂直方向に引伸ばしたことにより歪みが生ずる。これら の３つの方法のどれも特に魅力的であるとはいえない。

第１図（ｂ）は１６Ｘ９のスクリーンを示す。１６×９のフォーマットの表示比 のビデオ源は、切り詰めすることなく、歪みを伴うことなく完全に表示される。

それ自身は、４×３フオ一マツト表示比信号である、１６×９フす一マット表示 比の郵便受は画面は、充分な垂直解像度を有する大きな表示を行うように、線倍 化（ラインダブリング）またはｊＩ４加（ラインアディシ３ン）によって順次走 査される。この発明によるワイドスクリーンテレビジョンは、主ビデオ源、副ビ デオ源、あるいは外部ＲＧＢ源に関係なく、このような１６×９フオ一マツト表 示比信号を表示できる。

第１図（Ｃ）は、４×３フオ一マツト表示比の挿入画面が挿入表示されている１ ６×９フオ一マツト表示比の主信号を示す。主及び副のビデオ信号が両方共、１ ６×９フオ一マツト表示比源である場合は、挿入画面も１６×９フオ一マツト表 示比を持つ。挿入画面は多数の異なる位置に表示することができる。

第１図（ｄ）は、主及び副ビデオ信号が同じサイズの画面として表示されている 表示フォーマットを示す。各表示領域は８×９のフォーマット表示比を有し、こ れは、当然ながら、１６×９とも４×３とも異なる。このような表示領域に、水 平あるいは垂直歪みを伴うことなく４×３フす−マット表示比源を表示するため には、信号の左側及び／または右側を切り詰めねばならない。画面を水平方向に 詰込む（ｓｑｕｅｅｚｅ）ことによるある程度のアスペクト比歪みを我慢するな ら、画面の切り詰めを少なくして、もっと多くの部分を表示できる。水平方向の 詰め込みを行うと、画面中の事物は垂直方向に細長くなる。この発明のワイドス クリーンテレビジョンは、アスペクト比歪みを全く伴わない最大の切り詰め処理 から最大のアスペクト比歪みを伴う無切り詰めまでの、切り詰めとアスペクト比 歪みの任意の組合わせを実施できる。

副ビデオ信号処理路のデータサンプリング制限があると、主ビデオ信号からの表 示と同じ大きさの高解像度画面の生成が複雑になる。このような複雑化を解消す るために種々の方法を開発できる。

第１図（ｅ）は、４Ｘ３フオーマツトの表示比画面が１６×９フオ一マツト表示 比スクリーンの中央に表示されている表示フォーマットを示す。黒色のバーが左 右両側に現れている。

第１図（ｌは、１つの大きな４×３）す−マット表示比画面と３つの小さい４× ３フオ一マツト表示比画面が同時に表示される表示フォーマットを示す。大きい 画面の周辺の外側の小さい画面は、時には、ＰＩＦ、即ち、画面内画面（ＩＩＩ ！子画面）ではなく、ＰＯＰ、即ち、画面外画面と呼ばれる。ＰＩＦまたは画面 内画面（ピクチャ・イン・ピクチャ）という語は、この明細書中では、これら２ つの表示フォーマットに用いられている。ワイドスクリーンテレビジジンに２つ のチューナが設けられている場合、両方弁内部に設けられている場合でも１つが 内部に、１つが外部、例えば、ビデオカセットレコーダに設けられている場合で も、表示画面の中の２つは、ビデオ源に従ってリアルタイムで動きを表示できる 。残りの画面は静止画面フォーマットで表示できる。さらにチューナと副信号処 理路とを付加すれば、３以上の動画面を表示できることは理解できよう。また、 大画面と３つの小画面の位置を第１図（ｇ）に示すように切換えることも可能で ある。

第１図（ｈ）は、４×３フオ一マツト表示比画面を中央に表示して、６つの小さ い４Ｘ３フオ一マツト表示比画面を両側に縦列に表示した別のものを示す。上述 したフォーマットと同様、２つのチューナを備えたワイドスクリーンテレビ′） ヨンであれば、２つの動画面を表示できる。そして、残りのｌ１画面は静止画面 フォーマットで表示されることになる。

第１図（１）は、１２の４×３フオ一マツト表示比画面の基盤目状表示フォーマ ットを示す。このような表示フォーマットは、特に、チャンネル選択ガイドに適 しており、その場合、各画面は異なるチャンネルからの少なくとも静止した画面 である。前の例と同様、動きのある画面の数は、利用できるチューナと信号処理 路の数によって決まる。

第１図に示した種々のフォーマットは一例であって、限定的なものではなく、残 りの図面に示され、以下に詳述するワイドスクリーンテレビジョンによって実現 できる。

この発明の構成によるワイドスクリーンテレビジョンで、２ｆイ水平走査用とさ れたものの全体的なブロック図が第２図に示されており、全体を１０で示されて いる。

テレビジョン１０は、概略的に言えば、ビデオ信号入力部２０、シャーシまたは ＴＶマイクロプロセッサ２１６、ワイドスクリーンプロセッサ３０、ｌｆｇ　２ ｆや変換器４０、偏向回路５０、ＲＧＢインタフェース６０、ＹＵＶ−ＲＧＢ変 換器２４０、映像管駆動回路２４２、直視型または投写型管２４４、及び、電源 ７０を含んでいる。種々の回路の異なる機能ブロックへのグループ化は、説明の 便宜を図るためのものであって、このような回路相互間の物理的位置関係を限定 することを意図するものではない。

ビデオ信号入力部２０は、異なるビデオ源からの複数の複合ビデオ信号を受信す るようにされている。ビデオ信号は主ビデオ信号及び副ビデオ信号として、選択 的に切換えることができる。ＲＦスイッチ２０４は２つのアンテナ入力ＡＮＴ　 ｌとＡＮＴ２を持っている。これらの入力は無線放送アンテナによる受信とケー ブルからの受信の両方のための入力を表わす。ＲＦスイッチ２０４は、第１のチ ューナ２０６と第２のチューナ２０８に、どちらのアンテナ入力を供給するかを 制御する。第１のチューナ２０６の出力は、ワンチップ２０２への入力となる。

ワンチップ２０２は、同調制御、水平及び垂直偏向制御、ビデオ制御に関係する 多数の機能を果たす。図示のワンチップは産業用のＴ　Ａ　７７７７である。第 １のチューナ２０６からの信号からワンチップで生成されたベースバンドビデオ 信号ＶＩＤＥＯＯＵＴはビデオスイッチ２００とワイドスクリーンプロセッサ３ ０のＴＶＩ入力への入力となる。ビデオスイッチ２００への他のベースバンドビ デオ入力はＡＵＸｌとＡＵＸ２で示されている。これらの入力は、ビデオカメラ 、レーザディスクプレーヤ、ビデオテーププレーヤビデオゲーム等に用いること ができる。シャーシまたはＴＶマイクロプロセッサ２１６によって制御されるビ デオスイッチ２００ノ出力は５ＷＩＴｃＨＥＤ　ＶＩＤＥＯと示されている。、 ：の５ＷＩＴＣＨＥＤ　ＶｒＤＥＯはワイドスクリーンプロセッサ３０へ別の入 力として供給される。

第３図を参照すると、スイッチＳＷＩワイドスクリーンプロセッサは、Ｙ／Ｃデ コーダ２１０への入力となるＳＥＬ　ＣＯＭＰ　ＯＵＴビデオ信号として、ＴＶ Ｉ信号と５ＷＩＴＣＨＥＤ　ＶＩＤＥＯ信号の一方を選択する。

Ｙ／Ｃデコーダ２１０は適応型線くし形フィルタの形で実現できる。Ｙ／Ｃデコ ーダ２１０へは、さらに２つのビデオ源Ｓ１と８２も入力される。Ｓｌと８２の 各々は異なる５−ＶＨ３源を表わし、各々、別々のルミナンス信号及びクロミナ ンス信号から成っている。いくつかの適応型線くし形フィルタでＹ／Ｃデコーダ の一部として組込まれているような、あるいは、別のスイッチとして実現しても よいスイッチがＴＶマイクロプロセッサ２１６に応答して、ＹＭ及びＣＩＮとし て示した出力として、一対のルミナンス及びクロミナンス信号を選択する。選択 された対をなすルミナンス及びクロミナンス信号は、その後は、主信号として見 なされ、主信号路に沿って処理される。−Ｍあるいは−ＭＮを含む信号表記は主 信号路を表わす。クロミナンス信号ＣＩＮはワイドスクリーンプロセッサによっ て、再びワンチップに返され、色差信号ＵＭ及びＶＭが生成される。ここで、Ｕ は（Ｒ−Ｙ）と同等のものを表わし、■は（Ｂ−Ｙ）と同等である。ＹＭ、ＵＭ 及びＶ　Ｍｉ号は、その後の信号処理のために、ワイドスクリーンプロセッサで デジタル形式に変換する。

機能的にはワイドスクリーンプロセッサ３０の一部と定義される第２のチューナ ２０８がベースバンドビデオ信号ＴＶ２を生成する。スイッチＳＷ２が、Ｙ／Ｃ デコーダ２２０ヘノ入力として、ＴＶ２信号と５ＷＩＴＣＨＥＤＶ［ＤＥＯ信号 の１つを選ぶ。Ｙ／Ｃデコーダ２２０は適応型線（し形フィルタとして実施でき る。スイ・ソチＳＷ３とＳＷ４が、Ｙ／Ｃデコーダ２２０のルミナンス及びクロ ミナンス出力と、それぞれＹ　ＥＸＴとＣＥＸＴで示す外部ビデオ源のルミナン ス及びクロミナンス信号の一方を選択する。Ｙ　ＥＸＴ及びＣＥＸＴ信号は、５ −ＶＨ３入力Ｓ１に対応する。Ｙ／Ｃデコーダ２２０とスイッチＳＷ３とＳＷ４ は、いくつかの適応型線くし形フィルタで行われているように、組合わせてもよ い。スイッチＳＷ３とＳＷ４の出力は、この後は、副信号と考えられて、副信号 路に沿って処理される。選択されたルミナンス出力はＹＡとして示されている。

−Ａ、ＡＸ及び−ＡＵＸを含む信号表記は副信号路に関して用いられている。選 択されたクロミナンスは色差信号ＵＡとＶＡに変換される。ＹＡ傷信号ＵＡ倍信 号びＶ−Ａ信号は、その後の信号処理のためにデジタル形式に変換される。主及 び副信号路中でビデオ信号源の切換えを行う構成により、異なる画面表示フォー マットの異なる部分についてのビデオ源選択をどのようにするかについての融通 性が大きくなる。

ＹＭに対応する複合同期信号ＣＯＭＰ　５ＹＮＣがワイドスクリーンプロセッサ から同期分離器２１２に供給される。水平及び垂直同期成分ＨとＶが垂直カウン トダウン回路２１４に入力される。垂直カウントダウン回路はワイドスクリーン プロセッサ３０に供給されるＶＥＲＴＩＣＡＬ　ＲＥＳＥＴ（垂直リセット）信 号を発生する。

ワイドスクリーンプロセッサは、ＲＧＢインタフェース６０に供給される内部垂 直リセット出力信号ＩＮＴ　ＶＥＲＴ　Ｒ３Ｔ　ＯＵＴを発生する。ＲＧＢイン タフェース６０中のスイッチが、内部垂直リセット出力信号と外部ＲＧＢ源の垂 直同期成分との間の選択を行う。このスイッチの出力は偏向回路５０に供給され る選択された垂直同期成分ＳＥＬ　ＶＥＲＴ　５ＹＮＣである。副ビデオ信号の 水平及び垂直同期信号は、ワイドスクリーンプロセッサ中の同期分離器２５０に よって生成される。

ｌ　ｆＭ　−２ｆＨ変換器４０は、飛越し走査ビデオ信号を順次走査される非飛 越し信号に変換する働きをする。例えば、水平線の各々が２度表示されるとか、 あるいは、同じフィールド中の隣接水平線の補間によって付加的な水平線の組が 生成される。いくつかの例においては、前の線を用いるか、補間した線を用いる かは、隣接フィールドまたは隣接フレーム間で検出される動きのレベルに応じて 決められる。変換回路４０はビデオＲＡＭ４２０と関連して動作する。ビデオＲ ＡＭは、順次表示を行うために、フレームの１またはそれ以上のフィールドを記 憶するために用いられる。Ｙ　２ｆ１１１Ｕ　２ｆｎ及びＶ−２ｆ、信号として の変換されたビデオデータはＲＧＢインタフェース６０に供給される。

第１４図に詳細に示されているＲＧＢインタフェース６０は、ビデオ信号入力部 による、表示のための変換ビデオデータまたは外部ＲＧＢビデオデータの選択を 可能とする。外部ＲＧＢ信号は２ｆｗ走査用に適合させられたワイドフォーマッ ト表示比信号とする。主信号の垂直同期成分はワイドスクリーンプロセッサによ ってＲＧＢインタ７　ｘ−スミ：対し、ＴＮＴ　ＶＥＲＴ　Ｒ３Ｔ　ＯＵＴとし て供給されて、選択された垂直同期（ｔ　ｖ、またはｆ　ｖ、、、）を偏向回路 ５０に供給できるようにする。このワイドスクリーンテレビジョンの動作によっ て、内部／外部制御信号ＩＮＴ／ＥＸＴを発生させて、外部ＲＧＢ信号の使用者 による選択を可能とする。しかし、このような外部ＲＧＢ信号が存在しない場合 に、外部ＲＧＢ信号入力を選択すると、ラスタの垂直方向の崩壊、及び、陰極線 管または投写型管の損傷が生じる可能性がある。従って、ＲＧＢインタフェース 回路は存在しない外部ＲＧＢ入力の選択を無効とするために、外部同期信号を検 出する。ＷＳＰマイクロプロセッサ３４０も、外部ＲＧＢ信号に対するカラー及 び色調制御を行う。

ワイドスクリーンプロセッサ３０は、副ビデオ信号の特殊な信号処理を行う画面 内画面（ピクチャ・イン・ピクチャ）プロセッサ３２０を含んでいる。画面内画 面という用語は、時には、ＰＩＦあるいはビクス・イン・ビクスＣｐｉｘ−ｉｎ 　ｐｉｘ）と省略される。ゲートアレー３００が、第１図（ａ）〜第１図（１） の例で示されているような、種々の表示フォーマットで主及び副ビデオ信号デー タを組合わせる。画面内画面プロセッサ３２０とゲートアレー３００はワイドス クリーンマイクロプロセッサ（ＷＳＰμＰ）３４０の制御下にある。マイクロプ ロセッサ３４０は、直列バスを介してＴＶマイクロプロセッサ２１６に応動する 。この直列バスは、データ、クロック信号、イネーブル信号及びリセット信号用 の４本の信号ラインを含んでいる。ワイドスクリーンプロセッサ３０は、また、 ３レベルのサンドキャッスル（砂で作った城）信号として、複合垂直ブランキン グ／リセット信号を発生する。あるいは、垂直ブランキング信号とリセット信号 は別々の信号として生成してもよい。複合ブランキング信号は、ビデオ信号入力 部によってＲＧＢインタフェースに供給される。

第１３図にさらに詳細に示す偏向回路５０はワイドスクリーンプロセッサから垂 直リセット信号を、Ｒ，ＧＢインクフェース６０から選択された２ｆ＋＋水平同 期信号を、また、ワイドスクリーンプロセッサから付加的な制御信号を受けとる 。この付加制御信号は、水平位相合わせ、垂直サイズ調整及び左右ビン調整に関 するものである。偏向回路５０は２ｆ、フライバックパルスをワイドスクリーン ブｏ　セ−／　サ３０．１　ｆ＋＋　−２ｆＩＩ変換器４０及びＹＵＶ−ＲＧＢ 変換器２４０に供給する。

ワイドスクリーンテレビジョン全体に対する動作電圧は、例えば、ＡＣ主電源に より付勢するようにできる電源７０によって生成される。

ワイドスクリーンプロセッサ３０を第３図により詳細に示す。ワイドスクリーン プロセッサの主要な成分は、ゲートアレー３００、画面白画面回路３０１１アナ ログーデジタル変換器とデジタル−アナログ変換器、第２のチューナ２０８、ワ イドスクリーンプロセッサ・マイクロプロセッサ３４０及びワイドスクリーン出 力エンコーダ２２７である。ｌｆｏおよび２ｆｗシャーシの両方に共通のワイド スクリーンプロセッサの詳細な部分、例えば、ＰＩＦ回路、が第４図に示されて いる。ＰＩＦ回路３０１の重要な部分を構成する画面内画面プロセッサ３２０は 第５図により詳細に示されている。また、第６図には、ゲートアレー３００がよ り詳細に示されている。箪３図に示した、主及び副信号路の部分を構成する多数 の素子については、既に詳細に記述した。

第２のチューナ２０８には、１１段２２４とオーディオ段２２６が付設されてい る。また、第２のチューナ２０８はＷｓｐ　μＰ３４０と共に動作する。ｗｓｐ 　μＰ３４０は入／出力１１０部３４０Ａとアナログ出力部３４０Ｂとを含んで いる。１１０部３４０Ａは色ａｌｌ（ティント）制御信号とカラー制御信号、外 部ＲＧＢビデオ源を選択するためのＩＮＴ／ＥＸＴ信号、及び、スイッチＳＷＩ 〜ＳＷＳ用の制御信号を供給する。１１０部は、また、偏向回路と陰極線管を保 護するために、ＲＧＢインタフェースからのＥＸ、Ｔ　５ＹＮＣＤＥＴ信号をモ ニタする。アナログ出力ＩＩ　３４０Ｂは、それぞれのインタフェース回路２５ ４．２５６および２５８を通して、垂直サイズ、左右調整及び水平位相用ｔＩＩ 御信号を供給する。

ゲー・トアレー３００は主及び副信号路からのビデオ情報を組合わせて、複合ワ イドスクリーン表示、例えば、第１図の異なる部分に示されているものの１つを 作る働きをする。ゲートアレー用のクロック情報は、低域通過フィルタ３７６と 協同して動作する位相ロックループ３７４によって供給される。主ビデオ信号は アナログ形式で、Ｙ〜Ｍ、、ＵＭ及びＶ　Ｍで示した信号として、ＹＵＶフォー マットでワイドスクリーンプロセッサに供給される。

これらの主信号は、第４図により詳細に示すアナログ−デジタル変換器３４２と ３４６によってアナログからデジタル形式に変換される。

カラー成分信号は、上位概念的な表２Ｕ及びＶによって示されており、これらは 、Ｒ−ＹまたはＢ−Ｙ信号、特表千５−５０８５２１　（７） あるいは、■及びＱ信号に付すことができる。システムクロック周波数は＋０２ ４ｆＨ，これは約１６ＭＨｚである、なので、サンプルされたルミナンスの帯域 幅は８ＭＨｚに制限される。Ｕ及びＶ信号は５００ＫＨｚ、あるいは、ワイド■ については１．５ＭＨｚに制限されるので、カラー成分データのサンプルは、１ つのアナログ−デジタル変換器とアナログスイッチで行うことができる。このア ナログスイッチ、即ち、マルチプレクサ３４４のための選択線ＵＶ　ＭＵＸは、 システムクロックを２で除して得た８ＭＨｚの信号である。ｌクロック幅の線開 始ＳＯＬパルスが、各水平ビデオ線の始点でこの信号を同期的にＯにリセットす る。ついで、ｉＪＶ　ＭＵＸ線は、その水平線を通して、各クロックサイクル毎 に状態が反転する。

線の長さはクロックサイクルの偶数倍なので、一旦初期化されると、ＵＶＭＵＸ の状態は、中断されることなく、０．１，０、ｌ・・・・と変化する。アナログ −デジタル変換器３４２と３４６からのＹ及びＵＶデータストリームは、アナロ グ−デジタル変換器が各々、１クロツクサイクルの遅延を持っているので、シフ トしている。このデータシフトに対応するために、主信号処理路３０４の補間器 制御器３４９からのクロックゲート情報も同じように遅延させられなければなら ない。このクロックゲート情報が遅延していないと、削除が行われた時、ＵＶデ ータは正しく対をなすように組合わされない。この点は、各ＵＶ対が１つのベク トルを表すので、重要なことである。

１つのベクトルからＵ成分は、他のベクトルからのＶ成分と対にすると、カラー シフトが生じてしまう。先行する対からのリサンプルは、その時のリサンプルと 共に削除される。このＵＶマルチプレクス法は、各カラー成分（Ｕ、Ｖ）サンプ ル対に対して２つのルミナンスサンプルがあるので、２・１：１と称される。Ｕ 及びＶの双方に対するナイキスト周波数はルミナンスのナイキスト周波数の２分 の１に実効的に減じられる。従って、ルミナンス成分に対するアナログ−デジタ ル変換器の出力のナイキスト周波数は８ＭＨｚとなり、一方、カラー成分に対す るアナログ−デジタル変換器の出力のナイキスト周波数は４ＭＨｚとなる。

ＰＩＰ回路及び／またはゲートアレーは、データ圧縮をしても副データの解像度 が増強されるようにする手段を含むことができる。例えば、対（ベアド）ビクセ ル圧縮及びディザリングとディザリングを含む、多くのデータ減縮及びデータ回 復構想が開発されている。さらに、ビット数が異なる異なったディザリングシー ケンスや、ビット数が異なる異なった対ビクセル圧縮が考えられている。多数の 特定のデータ減縮及び回復構想の１つをＷＳＰ　μＰ　３４０によって選択して 、各特定の画面表示フォーマットについて表示ビデオの解像度を最大にするよう にすることができる。

ゲートアトノーは、ＰＩＦ０３５６と３５８として実現できる線メモリと協同し て動作する補間器を含んでいる。補間器とＦＩＦＯは主信号を必要に応じて再サ ンプル（リサンプル）するために使用される。別に設けた補間器によって、副信 号を再サンプルできる。ゲートアレー中のクロック及び同期回路が主及び副信号 を組合わせて、ＹＭＸ、Ｕ　ＭＸ及びＶ　ＭＸ成分を有する１つの出力ビデオ信 号を作ることを含む、主及び副の両信号のデータ操作を制御する。上記出力成分 はデジタル−アナログ変換器３６０．３６２及び３６４によってアナログ形式に 変換される。、ＹＳＵ及びＶで示すアナログ形式の信号は、非飛越し走査への変 換のために、ｌｆｍ−２ｆ＊変換器４０に供給される。また、Ｙ、Ｕ及びＶ信号 はエンコーダ２２７によってＹ／Ｃフォーマットに符号化されて、パネルのジャ ックに、ワイドフォーマット比出力信号ＹＯＵＴ　ＥＸＴ　／ＣＯＵＴ　ＥＸＴ が生成される。スイッチＳＷ５が、エンコーダ２２７のための同期信号を、ゲー トアレーからのＣ５ＹＮＣＭＮと、ＰＩＰ回路からのＣ５ＹＮＣＡＵＸから選択 する。スイッチＳＷ６は、ワイドスクリーンパネル出力用の同期信号として、Ｙ ＭとＣ５ＹＮＣＡＵＸのどちらかを選択する。

水平同期回路の部分がより詳細に第１２図に示されている。位相比較器２２８は 、低域通過フィルタ２３０、電圧制御発振器２３２、除算器２３４笈びキャパシ タ２３６を含む位相ロックループの一部をなしている。電圧制御発振器２３２は 、セラミック共振器または同等のもの２３８に応動して、３２ｆＩＩで動作する 。電圧制御発振器の出力は、３２で除算されて、適切な周波数の第２の入力信号 として位相比較器２２８に供給される。分周器２３４の出力はＩｆ。

ＲＥＦタイミング信号である。３２ｆ＋１ＲＥＦタイミング信号と１　ｆｎ　Ｒ ＥＦタイミング信号は１６分の１カウンタ４００に供給される。２ｆｎ出力がパ ルス幅回路４０２に供給される。分周器４００を１　ｆｎ　ＲＥＦ信号によって プリセットすることにより、この分周器は、確実に、ビデオ信号入力部の位相ロ ックループと同期的に動作する。パルス幅回路４０２は２　ｆ、−ＲＥＦ信号が 、位相比較器４０４、例えば、ＣＡ　１３９１が適正な動作を行うようにするた めに充分なパルス幅を持つようにする。位相比較器４０４は、低域通過フィルタ ４０Ｇと２ｆｘ電圧制御Ｉ発振器４０８を含む第２の位相ロックループの一部を 構成している。電圧制御発振器４０８は内部２ｆイタイミング信号を発生し、こ の信号は順次走査される表示器を駆動するために用いられる。位相比較器４０４ への他方の入力信号は、２ｆ１＋フライバツクパルスまたはこれに関係付けられ たタイミング信号である。位相比較器４０４を含む第２の位相ロックループを用 いることは、入力信号の各１ｆに期間内で各２ｆ、Ｉ走査周期を対称になるよう にするために役立つ。このようにしなかった場合は、ラスタの分離、例えば、ビ デオ線の半分が右にシフトし、ビデオ線の半分が左にシフトするというようなこ とが起きる。

第１３図には、偏向回路５０か詳細に示されている。回路５０Ｇは、異なる表示 フォーマットを実現するために必要な垂直過走査の所要量に応じてラスタの垂直 のサイズを調整するために設けられている。線図的に示すように、定電流＃５０ ２が垂直ランプキャパシタ５０４を充電する一定量の電流Ｉ　ＲＡＭＦを供給す る。トランジスタ５０６が垂直ランプキャパシタに並列に結合されており、垂直 リセット信号に応じて、このキャパシタを周期的に放電させる。

いかなる調整もしなければ、電流Ｉ　ＲＡＭＰは、ラスタに最大可能な垂直サイ ズを与える。これは、第１図（ａ）に示すような、拡大４Ｘ３フオ一マツト表示 比信号源によりワイドスクリーン表示を満たすに必要とされる垂直過走査の大き さに対応する。より小さな垂直ラスタサイズが必要とされる場合は、可！Ｉｌ整 電ＦＬ　Ｒ５０ｇがＩｌ□アから可変量の電流Ｉ　ＡＤＪを分流させて、垂直ラ ンプキャパシタ５０４をよりゆっくりと、より小さなピーク値まで充電する。可 変電流Ｒ５０８は、垂直サイズｆｌＩｍ１回路によって生成された、例えば、ア ナログ形式の、垂直サイズ！ｌｉ整信号に応答する。垂直サイズ調整５００は手 動垂直サイズ調整５１０から独立しており、この手動垂直サイズ調整は、ポテン ショメータあるいは背面パネル調整ノブによって行うことができる。いずれの場 合でも、垂直偏向コイル５１２は遣切な大きさの駆動電流を受ける。水平ｍ向は 、位相調整回路５１８、左右ビン補正回路５１４．２ｆ、位相ロックループ５２ ０及び水平出力回路５１６によって与えられる。

第１４図には、ＲＧＢインタフェース６０がより詳しく示されている。最終的に 表示される信号が、１　ｆｎ　−２ｆｓ変換器４０の出力と外部ＲＧＢ入力から 選択される。ここで述べるワイドスクリーンテレビジョンを説明するために、外 部ＲＧＢ入力をワイドフネーマット表示比の順次走査源であるとする。外部ＲＧ Ｂ信号とビデオ信号入力部２０からの複合ブランキング信号がＲＧＢ−ＹＵＶ変 換器６１０に入力される。外部ＲＧＢ信号に対する外部２ｒＨ複合同期信号が外 部同期信号分離器６００に入力される。

垂直同期信号の選択はスイッチ６０８によって行われる。

水平同期信号の選択はスイッチ６０４によって行われる。

ビデオ信号の選択はスイッチ６０６によって行われる。スイッチ６０４．６０６ ．６０８の各々はＷＳＰ　μＰ３４０によって生成される内部／外部制御信号に 応答する。内部ビデオ源を選択するか外部ビデオ源を選択するかは、利用者の選 択である。しかし、外部ＲＧＢ源が接続されていない、あるいは、ターンオンさ れていない時に、使用者か不用意にそのような外部源を選択した場合、あるいは 、外部源がなくなった場合は、垂直ラスタが崩れ、陰極線管に重大な損傷を生じ させる可能性がある。そこで、外部同期検出器６０２が外部同期信号の存在を検 出する。この信号がない場合には、スイッチ無効化制御信号が各スイッチ６０４ 　、６０６．６０８に送□られ、外部ＲＧＢ源からの信号がない時に、このよう な外部ＲＧＢ源が選択されるコトを防止する。ＲＧＢ−ＹＵＶ変換器６１０も、 ＷＳＰμＰ３４０から色調及びカラー制御信号を受ける。

この発明の構成によるワイドスクリーンテレビジョンを、図示はしていないが、 ２ｆ、Ｉ水平走査の代わりにｌｆ、水平走査で実施することもできる。１ｆＭ回 路を用ｕ’ｔＬ＋ｆ、ｌ　ｆ　ｗ　−２ｆ　ｓ変換器もＲＧＢインタフェースも 不要となる。従って、２ｆ＋＋走査周波数の外部ワイドフォーマット表示比ＲＧ Ｂ信号の表示のための手段はなくなることになる。１ｆ）１回路用のワイドスク リーンプロセッサと画面的画面プロセッサは非常に類似したものとなる。ゲート アレーは実質的に同じでよいが、全ての入力と出力を用いることはないであろう 。ここに記載する種々の解像度増強構想は、一般的に言って、テレビジ３ンがｌ ｆ、Ｉ走査で動作しようと、２１ｎ走査で動作しようと関係な（採用できる。

第４図は、１ｆ＋＋及び２ｆｗシャーシの両方について同じとすることができる 、第３図に示したワイドスクリーンプロセッサ３０をさらに詳細に示すブロック 図である。

ＹＡ、ＵＡ及びＶＡ倍信号、解像度処理回路３７０を含むことのできる画面白画 面プロセッサ３２００Å方となる。この発明の一態様によるワイドスクリーンテ レビジタンは、ビデオの伸張及び圧縮ができる。第１図にその一部を示した種々 の複合表示フォーマットにより実現される特殊効果は画面的画面プロセッサ３２ ０によって生成される。このプロセッサ３２０は、解像度処理回路３７０からの 解像度処理されたデータ信号Ｙ　ＲＰ、Ｕ　ＲＰ及びＶ　ＲＰを受信するように 構成できる。解像度処理は常に必要なわけではなく、選択された表示フォーマッ ト中に行われる。第５図に、画面白画面プロセッサ３２０がさらに詳細に示され ている。画面白画面プロセッサの主要成分は、アナログ−デジタル変換器部３２ ２、入力部３２４、高速スイッチ（ＦＳＷ）及びバス部３２６、タイミング及び 制御部３２８、及びデジタル−アナログ変換部３３０である。タイミング及び制 御部３２８の詳細が第１１図に示されている。

画面白画面プロセッサ３２０は、例えば、トムソン・コンシューマ・エレクトロ ニクス・インコーホレーテッドにより開発された基本ＣＰＩＰチップを改良した ものとして実施できる。この基本ＣＰＩＰチップの詳細は、インディアナ州イン ディアナポリスのトムソン・コンシューマ・エレクトロニクス・インコーホレー テッドから発行されているｒＴｈｅ　ＣＴＣ１４０Ｐｉｃｔｕｒｅ　ｉｎ　Ｐｉ ｃｔｕｒｅ　（ＣＰＩＰ）Ｔｅｃｈｎｔｅａｌ　Ｔｒａｉｎｉｎｇ　Ｍａｎｕａ ｌ　（ＣＴＣ１４０画面内画面（ＣＰＩＰ）技術トレーニング　マニュアル）」 に記載されている。

多数の特徴あるいは特殊効果が可能である。次はその一例である。基本的な特殊 効果は、第１図（Ｃ）に示すような、大きい画面上に小さい画面か置かれたもの である。

これらの大小の画面は同じビデオ信号あるいは別のビデオ信号からでもよく、ま た、入れ換えもできる。一般に、オーディオ信号は常に大きい画面に対応するよ うに切換えられる。小画面はスクリーン上の任意の位置に動かすこともできるし 、あるいは、多数の子め定められた位置に移させることができる。ズーム効果は 、小画面のサイズを、例えば、多数の子め設定されたサイズの任意のものへ大き くしたり小さくする。ある点において、例えば、第１図（ｄ）に示す表示フォー マットの場合、大小の画面は同じ大きさとなる。

単一画面モード、例えば、叢１図（ｂ）　、第１図（ｅ）あるいは第１図（ｆ） に示すモードの場合、使用者は、その単一画面の内容を、例えば、１．０　：　 １〜５．１：ｌの比の範囲でステップ状にズーム・インすることができるズーム モードでは、使用者は画面内容をサーチし、あるいは、パンして、スクリーン上 の画像を画面の異なる領域内で動かすことができる。いずれの場合でも、小さい 画面、大きい画面あるいはズームした画面を静止画面（静止画面フォーマット） として表示できる。この機能により、ビデオの最後の９フレームを繰返しスクリ ーン上に表示するストロボフォーマットが可能となる。フレー４の繰返し率は、 １秒につき３０フレームからθフレームまで変えることができる。

この発明の別の構成によるワイドスクリーンテレビジョンで使用される画面白画 面プロセッサは上述した基本的なＣＰＩＰチップの現在の構成とは異なる。基本 的ＣＰＩＰチップを１６×９スクリーンを有するテレビジョンと使用する場合で 、ビデオスピードアップ回路を用いない場合は、広い１日Ｘ９スクリーンを走査 することによって、実効的に水平方向に４／３倍の拡大か生じ、そのために、ア スペクト比歪みが生じてしまう。画面中の事物は水平方向に細長（なる。外部ス ピードアンプ回路を用いた場合は、アスペクト比歪みは生じないが、画面がスク リーン全体に表示されない。

通常のテレビジョンで使用されているような基本ＣＰＩＰチップを基にした既存 の画面白画面プロセッサは、ある望ましくない結果を伴う特別な態様で動作させ られる。入来ビデオは、主ビデオ源の水平同期信号にロックされた６４．Ｏｆ＋ ＋のクロックでサンプルされる。即ち、ＣＰＩＰチップに関連するビデオＲＡ　 Ｍに記憶されたデータは、入来する副ビデオ源に対しオーソゴナルに（ｏｒｔｈ −ｏｇｏｎａｌｌｙ）にサンプルされない。これが基本ＣＰＩＰ法によるフィー ルド同期に対する根本的な制限である。入力サンプリング率の非オーソゴナルな 性質のために、サンプルされたデータにスキニーエラーが生じてしまう。

この制限は、ビデオＲＡＭを、データの書込みと読出しに同じクロックを使わね ばならないＣＰＩチップと共に用いた結果である。例えばビデオＲＡ　Ｍ　３５ ０のようなビデオＲＡＭからのデータが表示される時は、スキューエラーは、画 面の垂直端縁に沿ったランダムなジッタとして現れ、一般には、非常に不快であ ると考えられる。

基本ＣＰＩＰチップと異なり、この発明の構成に従う画面白画面プロセッサ３２ ０は、複数の表示モードの１つで、ビデオデータを非対称に圧縮するように変更 されている。この動作モードでは、画面は水平方向に４：ｌで圧縮され、垂直方 向には３：１で圧縮される。この非対称圧縮モードにより、アスペクト比歪みを 有する画面が生成されて、ビデオＲＡＭに記憶される。画面中の事物は水平方向 に詰め込まれる。しかし、これらの画面が通常の通り、例えば、チャンネル走査 モードで、読出されて、１６×９フオ一マツト表示比スクリーン上に表示される と、画面は正しく見える。この画面はスクリーンを満たし、アスペクト比歪みは ない。この発明のこの態様による非対称圧縮モードを用いると、外部スピードア ップ回路を用いることなく、１６×９のスクリーン上に特別の表示フォーマット を生成することが可能となる。

第１１図は、例えば、上述したＣＰＩＰチップを変更した画面白画面プロセッサ のタイミング及び制御部３２８のブロック図であり、このタイミング及び制御部 ３２８は、複数の選択可能な表示モードの１つとしての非対称圧線を行うための 間引き（デシメーシヨン、ｄｅｃｔｍａｔｉｏｎ）回路３２８Ｃを含んでいる。

残りの表示モードは異なるサイズの副画面を生成できる。水平及び垂直デシメー ション回路の各々はＷＳＰ　μＰ３４０の制御の下に値のテーブルから圧縮係数 をめるようにプログラムされたカウンタを含んでいる。値の範囲はｌ：１．２： １，３：１等とすることができる。圧縮係数は、テーブルをどのように構成する かに応じて対称的にも非対称にもできる。圧櫂比の制御は、ＷＳＰ　μＰ　３４ ０の＃弾下で、完全にブログラマプルな汎用デシメーシラン回路によって行うこ とができる。

全スクリーンＰＩＦモードでは、自走発振器３４８と共に働（画面白画面プロセ ッサは、例えば適応影線くし形フィルタとすることのできるデコーダからＹ／Ｃ 入力を受取り、この信号をＹ、Ｕ、Ｖカラー成分に復号し、水平及び垂直同期パ ルスを生成する。これらの信号は、ズーム、静止、チャンネル走査などの種々の 全スクリーンモードのために、画面白画面プロセッサで処理される。

例えば、チャンネル走査モード中、ビデオ信号入力部からの水平及び垂直同期は 、サンプルされた信号（異なるチャンネル）が互いに関連性のない同期パルスを 有し、また、見かけ上、時間的にランダムな時点で切換えられるので、何度も中 断するであろう。従って、サンプルクロック（及び読出し／書込みビデオＲＡＭ クロック）は自走発振器によって決められる。静止及びズームモード用には、サ ンプルクロックは入来ビデオ水平同期信号にロックされる。これらの特別なケー スでは、入来ビデオ水平同期の周波数は表示クロック周波数と同じである。

再び第４図を参照すると、画面白画面プロセッサからのアナログ形式のＹ、Ｕ、 ＶおよびＣ５ＹＮＣ（複合同期）出力は、エンコーダ回路３６６でＹ／Ｃ成分へ 再符号化することができる。エンコーダ回路３６６は３．５８ＭＨ２発振器３８ ０と協同して動作する。このＹ／ＣＰＩＰＥＮＣ信号は、再符号化Ｙ／Ｃ成分を 主信号のＹ／Ｃ成分の代わりに用いることを可能とするＹ／Ｃスイッチ（図示せ ず）に接続してもよい。この点以後、ＰＩＦ符号化Ｙ％Ｕ、Ｖおよび同期信号が 、シャーシの残部における水平及び垂直タイミングの基礎となる。この動作モー ドは、主信号路中の補間器及びＦＩＦＯの動作に基づ＜ｐｒｐのズームモードの 実行に適している。

さらに第５図を参照すると、画面白画面プロセッサ３２０は、アナログ−デジタ ル変換部３２２、入力部３２４、高速スイッチＦＳＷ及びバス制御部３２６、タ イミング及び制御部３２８、及びデジタル−アナログ変換部３３０を含んでいる 。一般に、画面白画面プロセッサ３２０は、ビデオ信号をデジタル化してルミナ ンス（Ｙ）及び色差信号（Ｕ、Ｖ）とし、その結果をサブサンプルして、上述し たような１メガビツトのビデオＲＡＭ３５０に記憶させる。

画面白画面プロセッサ３２０に付設されているビデオＲＡＭ３５０は１メガビツ トのメモリ容量を持つが、これは、８ビツトサンプルでビデオデータの１フィー ルド全部を記憶するには充分な大きさではない。メモリ容量を増すことは、費用 がかかり、さらに複雑な操作回路構成が必要となるであろう。副チャンネルのサ ンプル当たりのビット数を少なくすることは、全体を通じて８ビツトサンプルで 処理される主信号に対して、量子化解像度、あるいは、帯域幅の減少を意味する 。この実効的な帯域幅減少は、副表示画面が相対的に小さい時は、通常問題とは ならないが、副表示画面が相対的に大きい、例えば、主表示画面と同じサイズの 場合は、問題となる可能性かある。解像度処理回路３７０が、副ビデオデータの 量子化解像度あるいは実効帯域幅を増強させるための１つまたはそれ以上の構想 を選択的に実施することができる。例えば、対ビクセル圧線及びディザリングと 逆ディザリングを含む多数のデータ減縮及びデータ回復構想か開発されている。

ディザリング回路は、ビデオＲ，ＡＭ３５０の下流、例えば、以下に詳述するよ うに、ゲートアレーの副信号路中に配置する。さらに、異なるビット数を伴う異 なるディザリングと逆ディザリングシーケンス、及び、異なるビット数の異なる 対ピクセル圧縮が考えられる。各特定の画面表示フォーマットに対して表示ビデ オの解像度を最大にするために、多数の特定データ減縮及び回復構想の１つをＷ ＳＰ　μＰによって選ぶことができる。

ルミナンス及び色差信号は、！１：１：１の６ビツトＹ１Ｕ１Ｖ形式で記憶され る。即ち、各成分は６ビツトサンプルに量子化される。色差サンプルの各対に対 し８個のルミナンスサンプルがある。画面白画面プロセッサ３２０は、入来ビデ オデータが、入来副ビデオ同期信号にロックされた６４０ｆｎクロック周波数で サンプルされるようなモードでは動作させられる。このモードでは、ビデオＲＡ Ｍに記憶されたデータはオーソゴナルにサンプルされる。データが画面白画面プ ロセッサのビデオＲＡＭ３５０から読出される時は、このデータは入来副ビデオ 信号にロックされた同じ６４０ｆｗクロブクを用いて読出される。しかし、この データはオーソゴナルにサンプルされ記憶されるが、そして、オーソゴナルに読 出せるが、主及び副ビデオ源の非同期性のために、ビデオＲＡＭ３５０から直接 オーソゴナルには表示できない。主及び副ビデオ源は、それらが同じビデオ源か らの信号を表示している時のみ、同期していると考えられる。

ビデオＲＡ　Ｍ　３５０からのデータの出力である副チャンネルを主チャンネル に同期させるには、さらに処理を行う必要がある。第４図を再び参照すると、ビ デオＲＡＭの４ビツト出力ポートからの８ビツトデータブロツクを再組合わせす るために、２つの４ビツトラツチ３５２Ａと３５２Ｂが用いられる。この４ビツ トラツチは、データクロック周波数を１２８Ｏｆ＋＋から６４０ｆＮに下げる。

一般には、ビデオ表示及び偏向系は主ビデオ信号に同期化される。前述したよう に、ワイドスクリーン表示を満たすようにするためには、主ビデオ信号はスピー ドアップされねばならない。副ビデオ信号は、第１のビデオ信号とビデオ表示と に、垂直同期せねばならない。副ビデオ信号は、フィールドメモリ中で１フィー ルド周期の何分の１かだけ遅延させ、線メモリで伸張させるようにすることがで きる。副ビデオデータの主ビデオデータへの同期化は、ビデオＲＡ　Ｍ　３５０ をフィールドメモリとして利用し、先入れ先出しくＦ　Ｉ　ＦＯ）線メモリ！＊ 　１３５４を信号の伸張に利用することにより行われる。ＦＩＦＯ３５４のサイ ズは２０４８Ｘ　８である。ＦＩＦＯのサイズは、読出し／書込みポインタの衝 突（ｃｏｌｌｉｓｔｏｎ）を避けるに必要であると合理的に考えられる最低線記 憶容量に関係する。読出し／書込みポインタの衝突は、新しいデータがＦＩＦＯ に書込まれる前に、古いデータがＦＩＦＯから読出される時に生じる。読出し／ 書込みポインタの衝突は、また、古いデータがＦＩＦＯから読出される前に、新 しいデータがメモリを重ね書き（ｏｖｅｒｗｒｉｔｅ）する時にも生じる。

ビデオＲＡ　Ｍ　３５０からの８ビツトのＤＡＴＡ　ＰＩＰデータブロックは、 ビデオデータをサンプルするために用いたものと同じ画面白画面プロセッサ６４ ０ｆ＋＋クロック、即ち、主信号ではなく副信号にロックされた６４０ｆ鏝クロ ツクを用いて２０４８Ｘ　８　Ｆ　Ｉ　Ｆ　Ｏ３５４に書込まれる。ＦＩＦＯ３ ５４は、主ビデオチャンネルの水平同期成分にロックされた１０２４　ｆ、の表 示クロックを用いて読出される。互いに独立した読出し及び書込みボートクロッ クを持った複数線メモリ（Ｆ　Ｉ　ＦＯ）を用いることにより、第１の周波数で オーソゴナルにサンプルされたデータを第２の周波数でオーソゴナルに表示する ことができる。しかし、読出し及び書込み両クロックの非同期性は、読出し／書 込みポインタの衝突を避けるための対策を必要としない。

ゲートアレ３０Ｇの主信号路３０４、副信号路３０６及び出力信号路３１２がブ ロック図の形で第６図に示されている。

ゲートアレーはさらに、クロック／同期回路３２０とＷＳ特表平５−５０８５２ １　（１１） Ｐ　μＰデコーダ３１０を含んでいる。ＷＳＰ　μＰデコーダ３１０のＷＳＰ　 ＤＡＴＡで示したデータ及びアドレス出力ラインは、画面白画面プロセッサ３２ ０と解像度処理回路３７０と同様に、上述した主回路及び信号路にも供給される 。ある回路がゲートアレーの一部をなすかなさないかは、殆ど、この発明の詳細 な説明を容易にするための便宜上の事項である。

ゲートアレーは、異なる画面表示フォーマットを実行するために、必要に応じて 、主ビデオチャンネルを伸張し、圧縮し、あるいは、切り詰める作用をする。ル ミナンス成分Ｙ　ＭＮが、ルミナンス成分の補間の性質に応じた長さの時間、先 入れ先出しくＦ　Ｉ　ＦＯ）線メモリ３５６に記憶される。組合わされたクロミ ナンス成分Ｕ／Ｖ　ＭＮはＦＩＦＯ３５８に記憶される。副信号のルミナンス及 びクロミナンス成分Ｙ　ＰＩＰ、Ｕ　ＰＩＰ及びｖ　ｐｒｐはデマルチプレクサ ３５５によって生成される。

ルミナンス成分は、必要とあれば、回路３５７で解像度処理を受け、必要とあれ ば、補間器３５９によって伸張されて、出力として信号Ｙ　ＡＵＸが生成される 。

ある場合には、副表示が第１図（ｄ）に示すように主信号表示と同じ大きさとな ることがある。画面白画面プロセッサ及びビデオＲＡＭ３５０に付随するメモリ の制限のために、そのような大きな面積を満たすには、データ点、即ち、ピクセ ルの数が不足することがある。そのような場合には、解像度処理回路３５７を用 いて、データ圧縮あるいは減縮の際に失われたピクセルに置き代えるべきピクセ ルを副ビデオ信号に回復することができる。この解像度処理は第４図に示された 回路３７０によって行われるものに対応させることができる。例えば、回路３７ ０はディザリング回路とし、回路３５７をディザリング回路とすることができる 。

副ビデオ入力データは６４０ｆ□の周波数でサンプルされ、ビデオＲＡ　Ｍ　３ ５０に記憶される。副データはビデオＲＡ、Ｍ３５０から読出され、ＶＲＡＭ　 ＯＵＴとして示されている。ＰＩＦ回路３０１は、また、副画面を水平及び垂直 方向に、非対称に減縮することができると同時に、同し整数係数で減縮すること もできる。第１０図を参照すると、副チヤンネルデータは、４ビツトラツチ３５ ２Ａと３５２Ｂ、副ＦＩＦＯ３５４、タイミング回路３６９及び同期回路３６８ によって、バッファされ主チヤンネルデジタルビデオに同期化される。ＶＲＡＭ 　ＯＵＴデータは、デマルチプレクサ３５５によって、Ｙ（ルミナンス）、Ｕｌ Ｖ（カラー成分）及びＦＳＷ　ＤＡＴ（高速スイッチデータ）に分類される。Ｆ ＳＷ　ＤＡＴは、どのフィールド型式かビデオＲＡ、　Ｍに書込まれたかを示す 、ＰＩＰ−ＦＳＷ信号がＰＩＰ回路から直接供給され、ビデオＲＡＭから読出さ れたどのフィールドが小画面モード時に表示されるべきかを決めるために、出力 制御回路３２１に供給される。

副チャンネルは６４０ｆ、でサンプルされ、一方主チヤンネルは１０２４ｆ＋＋ でサンプルされる。副チャンネルＦＩＦＯ３５４は、データを、副チヤンネルサ ンプル周波数から主チヤンネルクロック周波数に変換する。この過程において、 ビデオ信号は８１５（１０２４／６４０　’）の圧縮を受ける。これは、副チャ ンネル信号を正しく表示するに必要な４／３の圧縮より大きい。従って、副チャ ンネルは、４×３の小画面を正しく表示するためには、補間器３５９によって伸 張されねばならない。補間器３５９は補間器制御回路３７１によって制御され、 補間器制御回路３７１　自身はＷＳＰ　μＰ３４０に応答する。必要とされる補 間器による伸張の量は５／６である。伸張係数Ｘは次のようにして決められる。

Ｘ＝　（６４０／１０２４）　＊　（４／３）　＝５／６クロミナンス成分Ｕ　 ＰＩＰとＶＰＩＰｉｔ回路３６７によって、ルミナンス成分の補間の内容に応じ て決まる長さの時間遅延され、信号Ｕ　ＡＵＸとＶ　ＡＵＸが出力として生成さ れる。主信号と副信号のそれぞれのＹ、Ｕ及びＶ成分は、Ｆ　Ｉ　Ｆ　０３５４ ．３５６及び３５８ノ読出しイネーブル信号を制御することにより、出力信号路 ３１２中のそれぞれのマルチプレクサ３１５．３１７及び３１９で組合わされる 。マルチプレクサ３１５．３１７．３１９は出力マルチプレクサ制御回路３２１ に応答する。この出力マルチプレクサ制御回路３２１は、画面白画面プロセッサ とＷＳＰ　ｕＰ３４０からのクロック信号ＣＬＫ、線開始信号ＳＱＬ、）（Ｃ０ ＵＮＴ信号、垂直プランキングリセット信号及び高速スイッチの出力に応答する 。マルチプレクサされたルミナンス及びクロミナンス成分ＹＭＸ、ＵＭＸ及びＶ 　ＭＸは、それぞれのデジタル／アナログ変換器３６０．３６２及び３６４に供 給される。第４図に示すように、このデジタル−アナログ変換器３６０．３６２ ．３６４の後段には、それぞれ低域通過フィルタ３６１　、３６３．３６５が接 続されている。画面白画面プロセッサ、ゲートアレー及びデータ減縮回路の種々 の機能はｗｓｐ　ｌ１ｐ３４０によって制御されるＷＳＰ　μＰ　３４０は、こ れに直列バスを介して接続されたＴＶ　μＰ２１６に応答する。

この直列バスは、図示のように、データ、クロック信号、イネーブル信号及びリ セット信号用のラインを有する４本線バスとすることができる。ｗｓｐ　μＰ３ ４０はＷＳＰ　μＰデコーダ３１０を通してゲートアレーの種々の回路と交信す る。

１つのケースでは、４Ｘ３ＮＴＳＣビデオを、表示画面のアスペクト比歪みを避 けるために、係数４／３で圧縮することが必要となる。別のケースでは、通常は 垂直方向のズーミングをも伴う、水平ズーミングを行うために、ビデオを伸張す ることもある。３３％までの水平ズーミング動作は、圧縮を４／３未膚に減じる ことによって行うことができる。サンプル補間器は、５−ＶＨＳフォーマットで は５．５ＭＨｚまでとなるルミナンスビデオ帯域幅が、１０２４　ｆ　）＋の時 は８ＭＨｚであるナイキスト折返し周波数の大きなパーセンテージを占めるので 、入来ビデオを新たなビクセル位置に計算しなおすために用いられる。

第６図に示すように、ルミナンスデータＹ　ＭＮは、ビデオの圧縮または伸張に 基づいてサンプル値を再計算（ｒｅｃａｌｃｕｌａｔｅ）する主信号路３０４中 の補間器３３７を通される。スイッチ、即ち、ルート選択器３２３及び３３１の 機能は、ＦＩＦＯ３５６と補間器３３７の相対位置に対する主信号路３０４のト ポロジーを反転させることである。即ち、これらのスイッチは、例えば圧縮に必 要とされる場合などに、補間器３３７がＦＩＦＯ３５６に先行するようにするか 、伸張に必要とされる場合のように、ＦＩＦＯ３５６が補間器３３７に先行する ようにするかを選択する。スイッチ３２３と３３１はルート制御回路３３５に応 答し、この回路３３５自体はＷＳＰ　μＰ３４０に応答する。小画面のモードで は、副ビデオ信号がビデオＲＡＭ３５０に記憶するために圧縮され、実用目的に は伸張のみが必要であることが想起されよう。従って、副信号路にはこれらに相 当するスイッチは不要である。

主信号路は第９図により詳細に示されている。スイッチ３２３は２つのマルチプ レクサ３２５と３２７によって具体化されている。スイッチ３３１はマルチプレ クサ３３３によって具体化されている。これら３つのマルチプレクサはルート制 御回路３３５に応答し、このルート制御回路３３５自体はＷＳＰ　μＰ　３４０ に応答する。水平タイミング／同期回路３３９が、ラッチ３４７．３５１及びマ ルチプレクサ３５３の動作を制御し、また、ＦＩＦＯの書込みと読出しを制ｍす るタイミング信号を発生する。クロック信号ＣＬＫと線開始信号ＳＱＬはクロッ ク／同期回路３２０によって生成される。アナログ−デジタル変換制御回路３６ ９は、Ｙ　ＭＮＳＷＳＰ　μＰ３４０　、及びＵＶ　ＭＮの最上位ビットに応答 する。

補間器制御回路３４９は、中間ビクセル位置値（Ｋ）、補間器補償フィルタ重み 付け（Ｃ）、及び、ルミナンスに対するクロックゲーティング情報ＣＧＹとカラ ー成分に対するクロックゲーティング情報ＣＧＵＶを生成する。

圧縮を行うためにサンプルをいくつかのクロック時に書込まれないようにし、あ るいは、伸張のために、いくつかのサンプルを複数回読出せるようにするために 、ＦＩＦＯデータの中断（デシノーン３ン）または繰返しを行わせるのが、この クロックゲーティング情報である。

このような圧縮を第１５図に示す。ＬＵＭＡ　ＲＡＭＰＩＮの線はＦＩＦＯに書 込まれているルミナンスランプビデオデータを表わす。ＷＲＥＮ　ＭＮ　Ｙ信号 は有効で高である。即ち、この信号が高の時は、データがＦＩＦＯに書込まれて いることを示す。４個目ごとのサンプルが、ＦＩＦＯへ書込まれないようにされ る。凹凸のある線ＬＵＭＡ　ＲＡＭＰ　ＯＵＴは、データが最初に補間されなか ったとした場合にＦＩＦＯから読出されるルミナンスランプデータを表わす。こ こで、ルミナンスＦＩＦＯから読出されるランプの平均勾配は、入力ランプより も３３％急峻であることに注意したい。また、このランプを読出すために必要な 有効読出し時間は、データを書込むために必要な時間より３３％少ないことも注 目したい。これによって、４／３圧縮が行われる。ＦＩＦＯから読出されるデー タが凹凸にならずに、滑らかとなるように、ＦＩＦＯに書込まれているルミナン スサンプルを再計算するのは、補間器３３７の機能である。

伸張は圧縮と全く逆の態様で行うことができる。圧縮の場合は、書込みイネーブ ル信号には、禁止パルスの形でクロックゲーティング情報が付されている。デー タの伸張のためには、クロックゲーティング情報は読出しイネーブル信号に適用 される。これにより、第１６図に示すように、データがＰＩＦ０３５６から読出 される時に、データの中断が行われる。線ＬＵＭＡ　ＲＡＭＰ　ＩＮはＦＩＦＯ ３５６に書込まれる前のデータを表わし、凹凸のある１１ＬＵＭＡ　ＲＡＭＰ　 ＯＵＴはＦ　Ｉ　ＦＯ３５６から読出される時のデータを表す。この場合、サン プルされたデータを凹凸のある状態から滑らかになるように再計算するのは、こ の処理中はＰＩＦＯ３５６に後続した位置にある補間器３３７の機能である。伸 張の場合、データは、ＦＴＦＯ３５６から読出されている時及び補間器３３７に クロック書込みされている時に、中断されねばならない。

これは、データが連続して補間器３３７中をクロックされる圧縮の場合と異なる 。圧縮及び伸張の両方の場合において、クロックゲーティング動作は、容易に、 同期した態様で行わせることができる。即ち、事象は、１０２４　ｆ□のシステ ムクロックの立上がりエツジを基礎にして生じる。

ルミナンス補間のためのこの構成には多数の利点がある。クロックゲーティング 動作、即ち、データデシメーシ３ン及びデータ繰返しは同期的に行うことができ る。

切換可能なビデオデータのトポロジーを用いて補間器とＦＩＦＯの位置の切換え を行わなければ、データの中断または繰返しのために、書込みまたは読出しクロ ックはダブルクロック（ｄｏｕｂｌｅ　ｃｌｏｃｋ）されねばならなくなってし まう。この［ダブルクロックされる」という語は、１つのクロックサイクル中に ２つのデータ点がＦＩＦＯに書込まれる、あるいは、１つのクロックサイクル中 に２つのデータ点がＦＩＦＯから読出されねばならないという意味である。その 結果、書込みまたは読出しケロック周波数がシステムクロック周波数の２倍とな らねばならないので、回路構成をシステムクロックに同期して動作するようにす ることはできない。さらに、この切換可能なトポロジーは圧縮と伸張の両方の目 的に対して、１つの補間器と１つのＦ　Ｔ　ＰＯＬか必要としない。ここに記載 したビデオ切換構成を用いなければ、圧縮と伸張の両機能を達成するために、２ つのＦＩＦＯを用いた場合のみ、ダブルクロソギングを避けることができる。そ の場合は、伸張用の１つのＦＩＦＯを補間器の前に置き、圧縮用の１つのＦＩＦ Ｏを補間器の後に置く必要かある。

各ＦＩＦＯから読出されるサンプルと全く同数のサンプルが各ＦＩＦＯに書込ま れるようにするのは困難である。Ｙ及びＵＶ　（ＣＧＹ　ＷＲとＣＧＵＶ　ＷＲ ）Ｇ、：対するクロックゲート書込みパルス同時にアクティブになるが、Ｙ　（ ＣＧＹ　ＲＤ）に対するクロックゲート読出しパルスがアクティブな時には、両 方とも同時にアクティブではない。即ち、ビデオデータの伸張と圧縮が行われて いるという事実により、読出しポインタと書込みポインタが同じ桁数に進むため には異なる数のクロックサイクルが必要である。読出されるサンプルと同数のサ ンプルが書込まれるようにするための回路がブロック図の形で第１７図に示され ている。

第１７図には、ＷＲＥＮ　ＦＩＦＯＹ（ケース１）、ＷＲＥＮ　ＦＩＦＯＵＶ（ ケース２）、ＲＤ　ＥＮＦＴＦＯＹとＲＤ　ＥＮ　ＦＩＦＯＵＶ、として示した Ｙ及びＵＶ成分用のＦＩＦＯに対する書込み及び読出しイネーブル信号を発生す るために用いられる３つの同じ回路の中の１つが示されている。なお、伸張の場 合は、ＲＤ　ＥＮ　ＦＩＦＯＹ及びＲＤ　ＥＮ　ＦＩＦＯＵＶ信号は同じなので 、ＲＤ　ＥＮ　ＦＩＦＯ−ＹＵＶ（ケース３）と称することができる。回路１１ ００が比較器１１０２中で、ＷＲＢＥＧ　ＭＮをＨＣ０ＵＮＴの上位８ビツトと 比較する。値ＨＣ０ＵＮＴは線期間内のビクセル位置をめるために用いられる１ ０ビツトカウンタ値である。このカウンタは線開始信号ＳＱＬによってクリアさ れる。このＳＱＬ信号は、各線の開始時に水平カウンタＨＣＯＵ　Ｎ　Ｔを０の 値に初期化するために用いられるｌクロック幅のパルスである。このＳＱＬパル スは正規には水平同期成分の前縁に整列している。

比較器１１０２の出力は、回路１１１８によって遅延させられ、また、それ自身 の反転されているが、遅延は受けていないものと、Ｎ　Ａ　Ｎ　Ｄゲート　１１ ０４で比較される。ＮＡＮＤゲート１１０４の出力は、１クロック周期幅のアク ティブなＬＯ倍信号、ｌＯビットＦＩＦＯ長さカウンタ１１０６のロード人力Ｌ Ｄｎとして入力される。ＬＤｎ入力はｌＯビットＦＩＦＯ長さカウンタ１１０６ をシステムクロックの立ち上がりエツジでロードするために用いられるａＬＥＮ ＧＴＨ信号のビットはインバータアレー１１１０によって反転される。値ＬＥＮ ＧＴＨは、ＦＩＦＯに実際に書込まれたデータサンプルの数をめるために１０ビ ツトカウンタの上位８ビツトをロードするために用いられる。インバータアレー １１１０の出力はカウンタ１１０６のロードイン入力ＬＯＡＤの最上位のビット に供給される。最下位２ビツトは論理的にＨｌに接続されている。実効的なロー ドイン値は−ＬＥＮＧＴＨ−１である。−ＬＥＮＧＴＨ−１の−ｌという特徴を 調整するために、カウンタ１１０６は、長さカウンタ１１０６が０に達するより も１クロツクサイクル前に生じるリップルキャリアウド信号ＲＣＯによって停止 させられる。クロックゲーティング情報はゲート１１１２でリップルキャリアウ ド信号ＲＣＯとＮＯＲ処理される。同じイネーブル信号がゲート１１１６で反転 され、ＦＩＦＯのためのイネーブル信号として用いられる。これによ−】て、Ｆ ＩＦＯメモリとカウンタが全く同じようにしてイネーブルされ、正しい数のサン プルが書込まれることが確実となる。ケース２では、ＷＲＢＥＧ　ＭＮが同じ＜ ＨＣ０ＵＮＴと比較される。しかし、出力としてＷＲＥＮ　ＦＩＦＯＵＶを生成 すル１’ｌ：　ａ６　！、：、ＣＧＵＶ　ＷＲ倍信号用いられる。ケース３では 、ＲＤＢＥＧ　ＭＮがＩ（Ｃ０ＵＮＴと比較され、ＣＧＹ−ＲＤ倍信号出力とし てのＲＤ　ＥＮ　ＦＩＦＯＹ　ＵＶの生成に用いられる。

副信号の補間は副信号路３０６で行われる。ＰＩＦ回路３０１が、６ビツトＹ、 Ｕ、Ｖ、８：１：１／モリであるビデオＲＡＭ３５０を操作して、入来ビデオデ ータを記憶させる。ビデオＲＡ　Ｍ　３５０はビデオデータの２フィールド分を 複数のメモリ位置に保持する。各メモリ位置はデータの８ビツトを保持する。各 ８ビツト位置には、１つの６ビソトＹ（ルミナンス）サンプル（６４０ｆ＋＋で サンプルされたもの）と他に２つのビットがある。これら他の２ビツトは、高速 スイッチデータ（ＦＳＷ　ＤＡＴ）か、ＵまたはＶサンプル（８０ｆ、でサンプ ルされたもの）の一部かのいずれか一方を保持している。ＦＳＷ　ＤＡＴの値は 、どの型のフィールドがビデオＲＡＭに書込まれたかを示す。ビデオＲＡ　Ｍ　 ３５０にはデータの２フイールド分が記憶されており、全ビデオＲＡ　Ｍ　３５ ０は表示期間中に読出されるので、両方のフィールドが表示走査期間中に読出さ れる。ＰＩＦ回路３０１は、高速スイッチデータを用いることにより、どちらの フィールドをメモリから読出して表示すべきかを決める。ＰＩＦ回路は、動きの 分断という問題を解決するために、常に、書込まれているものと反対のフィール ド形式を読出す。読出されているフィールド形式が表示中のものと逆である場合 は、ビデオＲＡＭに記憶されている偶数フィールドが、そのフィールドがメモリ から読出される時に、そのフィールドの最上部の線を削除することによって反転 される。その結果、小画面は動きの分断を伴うことなく正しいインターレースを 維持する。

クロック／同期回路３２０はＦ　Ｉ　Ｆ　０３５４．３５６及び３５８を動作さ せるために必要な読出し、書込み、及びイネーブル信号を発生する。主及び副チ ャンネルのためのＦＩＦＯは、各ビデオ線の後で表示するのに必要な部分につい てデータを記憶のために書込むようにイネーブルされる。データは、表示の同じ １つまたはそれ以上の線上で各源からのデータを組合わせるために必要とされる 、主及び副チャンネルのうちの一方（両方ではなく）から書込まれる。副チャン ネルの１１ＦＯ３５４は副ビデオ信号に同期して書込まれるか、読出しは主ビデ オ信号に同期して行われる。主ビデオ信号成分は主ビデオ信号と同期してＦＩＦ Ｏ３５６と３５８に読込まれ、主ビデオに同期してメモリから読出される。主チ ャンネルと副チヤンネル間で読出し機能が切換えられる頻度は、選択された特定 の特殊効果の関数である。

切り詰め形の並置画面のような別の特殊効果の発生は、線メモリＦＩＦＯに対す る読出し及び書込みイネーブル制御信号を操作して行われる。この表示フォーマ ットのための処理が第７図と箪８図に示されている。切り詰め並置表示画面の場 合は、副チャンネルの２０４８Ｘ　８　Ｆ　Ｉ　Ｆ０３５４に対する書込みイネ ーブル制御信号（ＷＲＥＮＡＸ）は、第７図に示すように、表示有効線期間の（ １／２）　＊　（５／１２）−５／１２、即ち、約４１％（ポスト・スピードア ップ（ｐｏｓｔ　５ｐｅｅｄ　ｕｐ）の場合）、または、！！１チャンネルの有 効線期間の６７％（ブリ・スピードアップ（ｐｒｅ　５ｐｅｅｄ　ｕｐ）の場合 ）の間、アクティブとなる。これは、約３３％の切り詰め（約６７％が有効画面 ）及び補間器による５７６の信号伸張に相当する。第８図の上部に示す主ビデオ チャンネルにおいては、９１０ｘ８ＦＩＦＯ３５６と３５８に対する書込みイネ ーブル制御信号（ＷＲ−ＥＮ　ＭＮ　Ｙ）は、表示有効線期間の（１／２）＊（ ４／３）＝０．６７、即ち、６７％の間、アクティブとなる。

これは、約３３％の切り詰め、及び、９１０Ｘ８ＦＩＦＯにより主チヤンネルビ デオに対して施される４／３の圧縮比に相当する。

ＦＩＦＯの各々において、ビデオデータは、ある特定の時点で読出されるように バッファされる。データを各ＦＩＦＯから読出すことのできる時間の有効領域は 、選んだ表示フォーマットによって決まる。図示した並置切り詰めモードの例に おいては、主チヤンネルビデオは表示の左半部に表示されており、副チヤンネル ビデオは表示の右半部に表示される。各波形の任意のビデオ部分は、図示のよう に、主及び副チャンネルで異なっている。主チャンネルの９１０Ｘ８ＦＩＦＯの 読出しイネーブル制御信号（ＲＤ　ＥＮ　ＭＮ）は、ビデオバックポーチに直ち に続く有効ビデオの開始点で始まる表示の表示有効線期間の５０％の間、アクテ ィブである。副チヤンネル読出しイネーブル制御信号（ＲＤ　ＥＮ　ＡＸ）は、 ＲＤ−ＥＮ　ＭＮ信号の立下がりエツジで始まり、主チヤンネルビデオのフロン トポーチの開始点で終わる表示有効線期間の残りの５０％の間、アクティブとさ れる。書込みイネーブル制御信号は、それぞれのＦＩＦＯ入カデータ（主または 副）と同期しており、一方、読出しイネーブル制御信号は主チヤンネルビデオと 同期している。

第１図（ｄ）に示す表示フォーマットは、２つのほぼ全フィールドの画面を並置 フォーマットで表示できるので、特に望ましい。この表示は、特にワイドフォー マット表示比の表示、例えば、１６×９に有効でかつ適している。はとんどのＮ ＴＳＣ信号は４×３フオーマツトで表わされており、これは、勿論、１２×９に 相当する。２つの４×３フオ一マツト表示比のＮＴＳＣ画面を、これらの画面を ３３％切り詰めるか、または、３３％詰め込め、アスペクト比歪みを導入して、 同じ１６×９フオ一マツト表示比の表示器上に表示することができる。使用者の 好みに応じて、画面切り詰めとアスペクト比歪みとの比を０％と３３％の両限界 間の任意の点に設定できる。例えば、２つの並置画面を１６．７％詰め込み、１ ６．７％切り詰めて表示することができる。

１６×９フオーマツトの表示比の表示に要する水平表示時間は４×３フオーマツ トの表示比の表示の場合と同じである。なぜなら、両方共、正規の線の長さが６ ２．５μ秒だからである。従って、ＮＴＳＣビデオ信号は、歪みを生じさせるこ となく正しいアスペクト比を保持するためには、４／３倍にスピードアップされ ねばならない。この４／３という係数は、２つの表示フォーマットの比、４７３ 千（１６／９）／　（４／３） として計算される。ビデオ信号をスピードアップするために、この発明の態様に 従って可変補間器が用いられる。

過去においては、入力と出力において異なるクロック周波数を持つＦＩＦＯが、 同様の機能の遂行のために用いられていた。比較のために、２つのＮＴＳＣＸ３ フォーマット表示比信号が１つの４×３フオ一マツト表示比の表示器上に表示す るとすれば、各画面は５０％だけ、歪ませるか、切り詰めるか、あるいはその両 方を組合わせなければならない。ワイドスクリーン関係で必要とされるスピード アップに相当するスピードアップは不要である。

Ｆｌに、　１２ 要約書 線メモリ及び制御システムは線メモリ、例えば、先入れ先出しくＦＩＦＯ）装置 を備えている。比較器が線めもりん読出しまたは書込みが開始されるべき水平線 期間中の位置を特定する第１の値を、各線期間内のビクセル位置を固定する第２ の値と比較する。レジスタが線メモリに記憶されたデータサンプルの数を記憶す る。カウンタが線メモリに実際に書込まれたまたは実際に線メモリから読出され たデータサンプルの数を計数する。個のカウンタは、比較器の出力を箪１の入力 とし、線メモリにその前に記憶されたデータサンプルの数を第２の入力とする。

圧縮と伸張の両方の場合において、線メモリ制御システムは各ＦＩＦＯ線メモリ に書込まれるサンプルの数が各線メモリから読出されるサンプルの数と等しくな るようにする。

補正書の翻訳文提出書 （特許法第１８４条の８） 平成４年１２月１日賦

Claims (3)

【特許請求の範囲】
1. １．線メモリと； 上記線メモリの読出しまたは書込みが開始されるべき水平線内の位置を指定する 第１の値を、各線期間内のピクセル位置を定める第２の値と比較する手段と；上 記線メモリに記憶されたデータサンプルの数を記憶する手段と； 上記比較手段の出力を第１の入力とし、上記線メモリにその前に記憶されていた 上記データサンプル数を第２の入力とする、上記線メモリに実際に書き込まれた データサンプルの数または上記線メモリから実際に読出されたサンプルの数を汁 数する手段と； を含む、線メモリ及び制御システム。
2. ２．さらに、上記線メモリにおいて圧縮または伸張されたデータを平滑化する手 段を有する、請求項１の回路。
3. ３．上記線メモリが互いに独立してイネーブルされる書込みポートと続出しポー トとを有する先入れ先出しＦＩＦＯである、請求項１の回路。