JP2780869B2 - ビデオ信号処理装置 - Google Patents

ビデオ信号処理装置

Info

Publication number
JP2780869B2
JP2780869B2 JP3510859A JP51085991A JP2780869B2 JP 2780869 B2 JP2780869 B2 JP 2780869B2 JP 3510859 A JP3510859 A JP 3510859A JP 51085991 A JP51085991 A JP 51085991A JP 2780869 B2 JP2780869 B2 JP 2780869B2
Authority
JP
Japan
Prior art keywords
line memory
video
data
signal
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3510859A
Other languages
English (en)
Other versions
JPH05507827A (ja
Inventor
ハルク アーソズ，ナタニエル
ウイリアム サージヤー，テイモシー
ハリソン ドテイ，ザ・セカンド，ジエームズ
アラン ラナウエター，グレツグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor USA Inc
Original Assignee
Thomson Consumer Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=10676970&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2780869(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Thomson Consumer Electronics Inc filed Critical Thomson Consumer Electronics Inc
Publication of JPH05507827A publication Critical patent/JPH05507827A/ja
Application granted granted Critical
Publication of JP2780869B2 publication Critical patent/JP2780869B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
    • G06T3/04—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformation in the plane of the image
    • G06T3/40—Scaling the whole image or part thereof
    • G06T3/4007—Interpolation-based scaling, e.g. bilinear interpolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/223—Controlling dimensions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/227—Centering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/27—Circuits special to multi-standard receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2624—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects for obtaining an image which is composed of whole input images, e.g. splitscreen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/007—Systems with supplementary picture signal insertion during a portion of the active part of a television signal, e.g. during top and bottom lines in a HDTV letter-box system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals

Description

【発明の詳細な説明】 この発明は、例えば、種々の表示フォーマットを実現
するためにビデオデータの補間を行う必要のあるワイド
表示フォーマット比のスクリーンを有するテレビジョン
のようなテレビジョンの分野に関するものである。今日
のテレビジョンのほとんどのものは、水平な幅対垂直の
高さが4:3のフォーマット表示比を持っている。ワイド
フォーマット表示比は映画の表示フォーマット比、例え
ば16:9により近く対応する。この発明は直視型テレビジ
ョン及び投写型テレビジョンの両方に適用可能である。
4:3、しばしば４×３とも称するフォーマット表示比
を持つテレビジョンは、単一のビデオ信号源と複数のビ
デオ信号源を表示する方法に限界がある。実験的なもの
を除いて、商業放送局のテレビジョン信号の伝送は４×
３のフォーマットの表示比で放送される。多くの視聴者
は、４×３表示フォーマットは、映画におけるより広い
フォーマット表示比よりも良くないと考える。ワイドフ
ォーマット表示比のテレビジョンは、より心地よい表示
を行うだけでなく、ワイド表示フォーマットの信号源を
対応するワイド表示フォーマットで表示することができ
る。映画は、切り詰められたり、歪められたりすること
なく、映画のように見える。ビデオ源は、例えばテレシ
ネ装置によってフィルムからビデオに変換される場合、
あるいは、テレビジョンのプロセッサによっても、切り
詰める必要がない。
ワイド表示フォーマット比のテレビジョンは、通常の
表示フォーマット信号とワイド表示フォーマット信号の
両方を種々の形で表示すること、及びこれらのフォーマ
ットの信号を組合わせた多画面表示の形で表示するのに
適している。しかし、ワイド表示比のスクリーンを用い
ることには多くの問題が伴う。そのような問題の中で一
般的なものには、複数の信号源の表示フォーマット比の
変更、非同期ではなるが同時表示されるビデオ信号源か
ら一致したタイミング信号を生成すること、多画面表示
を行うための、複数信号源間の切換え、圧縮データ信号
から高解像度の画面を生成することがある。これらの問
題はこの発明によるワイドスクリーンテレビジョンでは
解決される。この発明の種々の構成によるワイドスクリ
ーンテレビジョンは、同じまたは異なるフォーマット比
を有する単一及び複数ビデオ信号源から高解像度の単一
及び複数画面表示を、選択可能な表示フォーマット比で
表示できる。
広い表示フォーマット比を持つテレビジョンは、飛越
し及び非飛越しの両方で、かつ、基本的な、即ち、標準
の水平走査周波数及びその倍数の両方でビデオ信号を表
示するテレビジョンシステムに実施できる。例えば、標
準NTSCビデオ信号は、各ビデオフレームの、各々が約1
5,734Hzの基本的、即ち、標準水平走査周波数のラスタ
走査によって生成される相続くフィールドをインタレー
スすることにより表示される。ビデオ信号に関する基本
的走査周波数は、fH、1fHあるいは1Hというように種々
の呼び方がなされる。1fH信号の実際の周波数はビデオ
の方式が異なれば変わる。テレビジョン装置の画質を改
善する努力によって、ビデオ信号を順次に非飛越しで表
示するためのシステムが開発された。順次走査では、各
表示フレームは、飛越しフォーマットの２つのフィール
ドの１つを走査するために割り当てられた時間と同じ時
間で走査する必要がある。フリッカのないAA−BB表示
は、各フィールドを連続して２度走査することを要す
る。それぞれの場合において、水平走査周波数は標準の
水平周波数の２倍としなければならない。このような順
次走査表示あるいは無フリッカ表示用の走査周波数は、
2fHとか2Hとか色々な呼び方がされている。例えば、米
国の標準による2fH走査周波数は、約31,468Hzである。
特にワイドスクリーンテレビジョンに適する標準フォ
ーマットの多くを実現するためには、主ビデオ信号に対
し、相当な信号処理を必要とする。ビデオデータは、所
望のフォーマットに従って、選択的に圧縮及び伸張する
必要がある。例えば、ある場合には、表示画面のアスペ
クト比歪みを避けるためには、４×3NTSCビデオは4/3の
係数で圧縮する必要がある。また、別の場合では、例え
ば、ビデオは、通常は垂直のズーミングも伴う水平ズー
ミング動作を行うために伸張する必要がある。33％まで
の水平ズーム動作は、圧縮を4/3末端に減少させること
により行うことができる。Ｓ−VHSフォーマットの場合
は5.5MHzにまでなるルミナンスビデオ帯域幅は、1024fH
システムクロックでは8MHzである、ナイキスト周波数、
即ち、折り返し周波数の大きな部分を占めるので、入来
ビデオを新しいピクセル位置に再計算（recalculate）
するために、サンプル補間器が用いられる。
主信号に対するルミナンスデータは、データの圧縮
（ポーズ（pause））及び伸張（繰返し）のためのFIFO
線メモリ及びデータを滑らかにするためにサンプル値を
再計算するための補間器とを含む主信号路に沿って送ら
れる。しかし、圧縮時と伸張時では、FIFOと補間器の相
対的な位置が異なる。この発明の構成によれば、スイッ
チ即ちルート選択器が、FIFOと補間器の相対的な位置に
ついて主信号路の形態あるいはトポロジーを反転させ
て、２つのFIFOと２つの補間器が必要となるような２つ
の主信号路を用いる必要性を除く。即ち、これらのスイ
ッチは、補間器がFIFOに先行するか（これは、圧縮時に
必要とされる）、FIFOが補間器よりも前になるか（これ
は伸張時に必要とされる）を選択する。これらのスイッ
チは、マイクロプロセッサに応答するルート制御回路に
応答する。
補間器制御回路は、ルミナンスデータについての、ピ
クセル位置値、補間器補正フィルタ重み付け情報及びク
ロックゲーティング情報を発生する。FIFOデータをポー
ズ（中断、即ちデシメーション）して、あるクロックの
時にサンプルが書込まれないようにすることにより圧縮
を行わせ、あるいは、FIFOデータを繰返し、いくかのサ
ンプルを複数回読出すことにより伸張を行わせるのは、
クロックゲーティング情報である。例えば、4/3圧縮
（この4/3は出力サンプル数に対する入力サンプルの数
の比を表わす）を処理するためには、４番目毎のサンプ
ルをFIFOに書込まないようにすることができる。ルミナ
ンスFIFOから読出されるランプの平均勾配は、対応する
入力ランプよりも33％急峻になる。この場合、データを
書込むのに要した時間より33％少ない読出し時間がラン
プの読出しに必要である。これによって4/3の圧縮が行
なわれる。FIFOから読出されるデータが凹凸にならずに
滑らかとなるようにFIFOに書込まれているルミナンスサ
ンプルの再計算を行うのは補間器の機能である。
伸張は圧縮と全く逆の形で行うことができる。圧縮の
場合には、書込みイネーブル信号に禁止パルスの形で、
クロックゲーティング情報が付されている。データの拡
大のためには、クロックゲーティング情報は読出しイネ
ーブル信号に付されている。これによって、FIFOから読
出されている時に、データが中断（ポーズ）される。ル
ミナンスFIFOから読出されるランプの平均勾配は、4/3
伸張あるいはズームのための対応する入力ランプよりも
33％浅い。この場合、伸張後にサンプルデータを凹凸を
有する状態から滑らかな状態に再計算するのはFIFOの後
に位置する補間器の機能である。伸張の場合、データ
は、FIFOから読出されている時及び補間器にクロック伝
送されている時に中断される。これは、データが補間器
中を連続的にクロック伝送される圧縮の場合とは異な
る。両方の場合において、クロックゲーティング動作は
容易に同期態様で行わせることが可能である。即ち、事
象は1042fHシステムクロックの立上がりエッジに基づい
て発生する。
ルミナンス補間のためのこの構成には多数の利点があ
る。クロックゲーティング動作、即ち、データデシメー
ション（データの間引き）及びデータ繰返しは同期的に
行うことができる。切換可能なビデオデータのトポロジ
ーを用いて補間器とFIFOの位置の切換えを行わなけれ
ば、データの中断または繰返しのために、書込みまたは
読出しクロックはダブルクロック（double clock）され
ねばならなくなってしまう。この「ダブルクロックされ
る」という語は、１つのクロックサイクル中に２つのデ
ータ点がFIFOに書込まれる、あるいは、１つのクロック
サイクル中に２つのデータ点がFIFOから読出されねばな
らないという意味である。その結果、書込みまたは読出
しクロック周波数がシステムクロック周波数の２倍とな
らねばならないので、回路構成をシステムクロックに同
期して動作するようにすることはできない。さらに、こ
の切換可能なトポロジーは圧縮と伸張の両方の目的に対
して、１つの補間器と１つのFIFOしか必要としない。こ
こに記載したビデオ切換構成を用いなければ、圧縮と伸
張の両機能を達成するために、２つのFIFOを用いた場合
のみ、ダブルクロッキングを避けることができる。その
場合は、伸張用の１つのFIFOを補間器の前に置き、圧縮
用の１つのFIFOを補間器の後に置く必要がある。
上述したルミナンスラスタマッピングシステムを、カ
ラー成分信号Ｒ−Ｙ及びＢ−Ｙ、あるいはＩ及びＱ、の
両方に用いることができる。これらの信号を、ここで
は、総合して、Ｕ及Ｖと称する。しかし、この方法は、
カラー成分信号が、通常は、500KHz、またはワイドＩ及
びＱ方式では1.5MHz、に帯域幅制限されているために、
カラー補間を行うためには余りにも複雑に過ぎる。もっ
と簡単なカラー成分ラスタマッピングシステムを上述し
たルミナンスラスタマッピングシステムと平行に用いる
ことができる。全カラーNTSCラスタマッピング機能が得
られる。同時出願された出願により詳しく記載されてい
る１つの代替構成では、UV信号路は、補間器の代わりに
遅延整合（マッチング）回路が用いられる他は、Ｙ信号
路と同じである。遅延回路は補間器と全く同数のクロッ
ク遅延を有し、Y,U,Vサンプルの整列状態を維持する。
ここに記述するこの発明の構成によれば、遅延整合回
路が不要となる。それに代えて、FIFOが同じ結果が得ら
れるように操作される。この発明の構成による遅延整合
回路はビデオ信号からのビデオルミナンスデータが第１
の線メモリを含んでいる第１の信号路で選択的に圧縮及
び伸張されるようにされた回路と共に用いられる。並列
信号路中の第２の線メモリがビデオ信号からのビデオク
ロミナンスデータを処理する。制御回路が線メモリにデ
ータを書込むためのタイミング信号と線メモリからデー
タを読出すためのタイミング信号のそれぞれを生成す
る。この制御手段に対するタイミング遅延回路はビデオ
圧縮動作モードとビデオ伸張動作モードを持っている。
圧縮モード中、第２の線メモリの読出しは第２の線メモ
リの書込みに対して遅延させられる。また、伸張モード
では、第１の線メモリの書込みが第２の線メモリの書込
みに対して遅延させられるか、あるいは、第２の線メモ
リの読出しが第２の線メモリの書込みに対して遅延させ
られる。タイミング遅延の時間はある値の範囲から選択
できる。線メモリは独立してイネーブルされる書込みポ
ートと読出しポートとを有する先入れ先出し（FIFO）装
置である。
第１図（ａ）〜（ｉ）は、ワイドスクリーンテレビジ
ョンの種々の表示フォーマットの説明に有用な図であ
る。
第２図は、この発明の種々の態様に従うワイドスクリ
ーンテレビジョンの2fHの水平走査で動作するようにし
たもののブロック図である。
第３図は、第２図に示すワイドスクリーンプロセッサ
のブロック図である。
第４図は、第３図に示すワイドスクリーンプロセッサ
の詳細を示すブロック図である。
第５図は、第４図に示す画面内画面プロセッサのブロ
ック図である。
第６図は、第４図に示すゲートアレーのブロック図
で、主信号路、副信号路、出力信号路を示している。
第７図と第８図は、充分に切り詰めた信号を用いた第
１図（ｄ）に示す表示フォーマットの発生の説明に用い
るタイミング図である。
第９図は、第６図の主信号路をより詳細に示すブロッ
ク図である。
第10図は、第６図の副信号路をより詳細に示すブロッ
ク図である。
第11図は、第５図の画面内画面プロセッサのタイミン
グ−制御部のブロック図である。
第12図は、1fH−2fH変換における内部2fH信号を発生
する回路のブロック図である。
第13図は、第２図に示す偏向回路用の組合わせブロッ
ク及び回路図である。
第14図は、第２図に示すRGBインターフェースのブロ
ックである。
第15図（ａ）と第15図（ｂ）は、ビデオ圧縮を行うた
めの、主信号路のルミナンス成分とカラー成分について
のそれぞれの部分を示す図である。
第16図（ａ）〜第16図（ｌ）は、ルミナンス成分との
関係においてカラー成分のビデオ圧縮を説明するために
有用な図である。
第17図（ａ）と第17図（ｂ）は、ビデオ伸張を行うた
めの、主信号路のルミナンス成分とカラー成分について
のそれぞれの部分を示す。
第18図（ａ）〜第18図（ｌ）は、ルミナンス成分との
関係においてカラー成分のビデオ伸張を説明するために
有用である。
第１図のそれぞれは、この発明の異なる構成に従って
実現できる単一及び複数画面表示フォーマットの種々の
組合わせの中のいくつかのものを示す。説明のために選
んだこれらのものは、この発明の構成に従うワイドスク
リーンテレビジョンを構成するある特定の回路の記述を
容易にするためのものである。この発明の構成は、ある
場合には、特定の回路構成とは離れて、表示フォーマッ
トそのものに向けられている。図示と、説明の便宜上、
一般に、ビデオ源、あるいは、ビデオ信号に関する通常
の表示フォーマットの幅対高さ比は４×３であるとし、
一般に、ビデオ源、あるいは、ビデオ信号に関するワイ
ドスクリーン表示フォーマットの幅対高さ比は、16×９
であるとする。この発明の構成は、これらの定義によっ
て制限されるものではない。
第１図（ａ）は、４×３の通常のフォーマットの表示
比を有する直視型、あるいは、投写型テレビジョンを示
す。16×９フォーマット表示比画面が４×３フォーマッ
ト表示比信号として伝送される場合は、上部と下部に黒
のバーが現れる。これを一般に郵便受け（レターボック
ス）フォーマットと呼ぶ。この場合、観察される画面は
表示に使用できる表示面積に関して小さい。別の方法と
しては、16×９フォーマット表示比の信号源からの信号
が伝送に先立って変換されて、４×３フォーマット表示
器の観察面の垂直方向を満たすようにされる。しかし、
その場合は、かなりの情報が左及び／または右側から切
捨てられてしまう。さらに別の方法では、郵便受けフォ
ーマットを水平方向には引伸ばさずに、垂直方向に引伸
ばすことができるが、こうすると、垂直方向に引伸ばし
たことにより歪みが生ずる。これらの３つの方法のどれ
も特に魅力的であるとはいえない。
第１図（ｂ）は16×９のスクリーンを示す。16×９の
フォーマットの表示比のビデオ源からの信号は、切り詰
めすることなく、歪みを伴うことなく完全に表示され
る。16×９フォーマット表示比の郵便受け画面（これ
は、元来４×３フォーマット表示比信号の形であるが）
は、充分な垂直解像度を有する大きな表示を行うよう
に、線倍化（ラインダブリング）または線追加（ライン
アディション）によって順次走査される。この発明によ
るワイドスクリーンテレビジョンは、主ビデオ源、副ビ
デオ源、あるいは外部RGB源に関係なく、このような16
×９フォーマット表示比信号を表示できる。
第１図（ｃ）は、４×３フォーマット表示比の挿入画
面が挿入表示されている16×９フォーマット表示比の主
信号を示す。主及び副のビデオ信号が両方共、16×９フ
ォーマット表示比源である場合は、挿入画面も16×９フ
ォーマット表示比を持つ。挿入面は多数の異なる位置に
表示することができる。
第１図（ｄ）は、主及び副ビデオ信号が同じサイズの
画面として表示されている表示フォーマットを示す。各
表示領域は８×９のフォーマット表示比を有し、これ
は、当然ながら、16×９とも４×３とも異なる。このよ
うな表示領域に、水平あるいは垂直歪みを伴うことなく
４×３フォーマット表示比源を表示するためには、信号
の左及び／または右側を切り詰めねばならない。画面を
水平方向に詰込む（squeeze）ことによるある程度のア
スペクト比歪みを我慢するなら、画面のもっと多くの部
分を表示できる。水平方向の詰め込みの結果、画面中の
事物は垂直方向に細長くなる。この発明のワイドスクリ
ーンテレビジョンは、アスペクト比歪みを全く伴わない
最大の切り詰め処理から最大のアスペクト比歪みを伴う
無切り詰めまでの、切り詰めとアスペクト比歪みの任意
の組合わせを行うことができる。
副ビデオ信号処理路にデータサンプリング制限がある
と、主ビデオ信号からの表示と同じ大きさの高解像度画
面の生成が複雑になる。このような複雑化を解消するた
めに種々の方法を開発できる。
第１図（ｅ）は、４×３フォーマットの表示比画面が
16×９フォーマット表示比スクリーンの中央に表示され
ている表示フォーマットを示す。黒色のバーが左右両側
に現れている。
第１図（ｆ）は、１つの大きな４×３フォーマット表
示比画面と３つの小さい４×３フォーマット表示比画面
が同時に表示される表示フォーマットを示す。大きい画
面の周辺の外側の小さい画面は、時には、PIP、即ち、
画面内画面（親子画面）ではなく、POP、即ち、画面外
画面と呼ばれる。PIPまたは画面内画面（ピクチャ・イ
ン・ピクチャ）という語は、この明細書中では、これら
２つの表示フォーマットに用いられている。ワイドスク
リーンテレビジョンに２つのチューナが設けられている
場合、両方共内部に設けられている場合でも、１つが内
部に、１つが外部、例えば、ビデオカセットレコーダに
設けられている場合でも、構成画面の中の２つは、ビデ
オ源に従ってリアルタイムで動きを表示できる。残りの
画面は静止画面フォーマットで表示できる。さらにチュ
ーナと副信号処理路とを付加すれば、３以上の動画面を
表示できることは理解できよう。また、大画面と３つの
小画面の位置を第１図（ｇ）に示すように切換えること
も可能である。
第１図（ｈ）は、４×３フォーマット表示比画面を中
央に表示して、６つの小さい４×３フォーマット表示比
画面を両側に縦列に表示した別のものを示す。上述した
フォーマットと同様、２つのチューナを備えたワイドス
クリーンテレビジョンであれぱ、２つの動画面を表示で
きる。そして、残りの11画面は静止画面フォーマットで
表示されることになる。
第１図（ｉ）は、12の４×３フォーマット表示比画面
の碁盤目状表示フォーマットを示す。このような表示フ
ォーマットは、特に、チャンネル選択ガイドに適してお
り、その場合、各画面は異なるチャンネルからの少なく
とも静止した画面である。前の例と同様、動きのある画
面の数は、利用できるチューナと信号処理路の数によっ
て決まる。
第１図に示した種々のフォーマットは一例であって、
限定的なものではなく、残りの図面に示され、以下に詳
述するワイドスクリーンテレビジョンによって実現でき
る。
この発明の構成によるワイドスクリーンテレビジョン
で、2fH水平走査用とされたものの全体的なブロック図
が第２図に示されている。第２図に示すテレビジョン
は、概略的に言えば、ビデオ信号入力部20、シャーシま
たはTVマイクロプロセッサ216、ワイドスクリーンプロ
セッサ30、1fH−2fH変換器40、偏向回路50、RGBインタ
フェース60、YUV−RGB変換器240、映像管駆動回路242、
直視型または投写型管244、及び、電源70を含んでい
る。種々の回路の異なる機能ブロックへのグループ化
は、説明の便宜を図るためのものであって、このような
回路相互間の物理的位置関係を限定することを意図する
ものではない。
ビデオ信号入力部20は、異なるビデオ源からの複数の
複合ビデオ信号を受信するようにされている。ビデオ信
号は主ビデオ信号及び副ビデオ信号として、表示用に選
択的に切換えることができる。RFスイッチ204は２つの
アンテナ入力ANT1とANT2を持っている。これらの入力は
無線放送アンテナによる受信とケーブルからの受信の両
方のための入力を表わす。RFスイッチ204は、第１のチ
ューナ206と第２のチューナ208に、どちらのアンテナ入
力を供給するかを制御する。第１のチューナ206の出力
は、ワンチップ202への入力となる。ワンチップ202は、
同調制御、水平及び垂直偏向制御、ビデオ制御に関係す
る多数の機能を果たす。図示のワンチップは産業用のTA
7777である。第１のチューナ206からの信号からワンチ
ップで生成されたベースバンドビデオ信号VIDEO OUTは
ビデオスイッチ200とワイドスクリーンプロセッサ30のT
V1入力への入力となる。ビデオスイッチ200への他のベ
ースバンドビデオ入力はAUX1とAUX2で示されている。こ
れらの入力は、ビデオカメラ、ビデオレコーダ、等に用
いることができる。シャーシまたはTVマイクロプロセッ
サ216によって制御されるビデオスイッチ200の出力は切
換えビデオ（SWITCHED VIDEO）と示されている。このSW
ITCHED VIDEOはワイドスクリーンプロセッサ30へ別の入
力として供給される。
第３図を参照すると、ワイドスクリーンプロセッサ30
中のスイッチSW1は、Y/Cデコーダ210への入力となるSEL
COMP OUTビデオ信号として、TV1信号とSWITCHED VIDEO
信号の一方を選択する。Y/Cデコーダ210は適応型線くし
形フィルタの形で実現できる。Y/Cデコーダ210へは、さ
らに２つのビデオ源S1とS2も入力される。S1とS2の各々
は異なるＳ−VHS源を表わし、各々、別々のルミナンス
信号及びクロミナンス信号から成っている。いくつかの
適応型線くし形フィルタでY/Cデコーダの一部として組
込まれているような、あるいは、別のスイッチとして実
現してもよいスイッチがTVマイクロプロセッサ216に応
答して、Y_M及びC_INとして示した出力として、一対の
ルミナンス及びクロミナンス信号を選択する。選択され
た対をなすルミナンス及びクロミナンス信号は、その後
は、主信号として見なされ、主信号路に沿って処理され
る。_Mあるいは_MNを含む信号表記は主信号路を表わ
す。クロミナンス信号C_INはワイドスクリーンプロセッ
サ30によって、再びワンチップに返され、色差信号U_M
及びV_Mが生成される。ここで、Ｕは（Ｒ−Ｙ）と同等
のものを表わし、Ｖは（Ｂ−Ｙ）と同等である。Y_M、U
_M及びV_M信号は、その後の信号＿のために、ワイドス
クリーンプロセッサ30でデジタル形式に変換する。
機能的にはワイドスクリーンプロセッサ30の一部と定
義される第２のチューナ208がベースバンドビデオ信号T
V2を生成する。スイッチSW2が、Y/Cデコーダ220への入
力として、TV2信号とSWITCHED VIDEO信号の１つを選
ぶ。Y/Cデコーダ220は適応型線くし形フィルタとして実
施できる。スイッチSW3とSW4が、Y/Cデコーダ220のルミ
ナンス及びクロミナンス出力と、それぞれY_EXTとC_EXT
で示す外部ビデオ源のルミナンス及びクロミナンス信号
の一方を選択する。Y_EXT及びC_EXT信号は、S_VHS入力S
1に対応する。Y/Cデコーダ220とスイッチSW3とSW4は、
いくつかの適応型線くし形フィルタで行われているよう
に、組合わせてもよい。スイッチSW3とSW4の出力は、こ
の後は、副信号と考えられて、副信号路に沿って処理さ
れる。選択されたルミナンス出力はY_Aとして示されて
いる。_A、_AX及び_AUXを含む信号表記は副信号路に関
して用いられている。選択されたクロミナンスは色差信
号U_AとV_Aに変換される。Y_A信号、U_A信号及びV_A信
号は、その後の信号処理のためにデジタル形式に変換さ
れる。主及び副信号路中でビデオ信号源の切換えを行う
構成により、異なる画面表示フォーマットの異なる部分
についてのビデオ源選択をどのようにするかについての
融通性が大きくなる。
Y_Mに対応する複合同期信号COMP SYNCがワイドスクリ
ーンプロセッサ30から同期分離器212に供給される。水
平及び垂直同期成分ＨとＶが垂直カウントダウン回路21
4に入力される。垂直カウントダウン回路214はワイドス
クリーンプロセッサ30に供給されるVERTICAL RESET（垂
直リセット）信号を発生する。ワイドスクリーンプロセ
ッサ30は、RGBインタフェース60に供給される内部垂直
リセット出力信号INT VERT RST OUTを発生する。RGBイ
ンタフェース60中のスイッチが、内部垂直リセット出力
信号と外部RGB源の垂直同期成分との間の選択を行う。
このスイッチの出力は偏向回路50に供給される選択され
た垂直同期成分SEL_VERT_SYNCである。副ビデオ信号の
水平及び垂直同期信号は、ワイドスクリーンプロセッサ
30中の同期分離器250によって生成される。
1fH−2fH変換器40は、飛越し走査ビデオ信号を順次走
査される非飛越し信号に変換する働きをする。例えば、
水平線の各々が２度表示されるとか、あるいは、同じフ
ィールド中の隣接水平線の補間によって付加的な水平線
の組が生成される。いくつかの例においては、前の線を
用いるか、補間した線を用いるかは、隣接フィールドま
たは隣接フレーム間で検出される動きのレベルに応じて
決められる。変換回路40はビデオRAM420と関連して動作
する。このビデオRAM420は、順次表示を行うために、フ
レームの１またはそれ以上のフィールドを記憶するため
に用いられる。Y_2fH、U_2fH及びV_2fH信号としての変
換されたビデオデータはRGBインタフェース60に供給さ
れる。
第14図に詳細に示されているRGBインタフェース60
は、ビデオ信号入力部による表示のための、変換ビデオ
データまたは外部RGBビデオデータの選択ができるよう
にする。外部RGB信号は2fH走査用に適合させられたワイ
ドフォーマット表示比信号とする。主信号の垂直同期成
分はワイドスクリーンプロセッサによってRGBインタフ
ェースに対し、内部垂直リセット出力信号（INT VERT R
ST OUT）として供給されて、選択的された垂直同期（f
VmまたはfVext）を偏向回路50に供給できるようにす
る。このワイドスクリーンテレビジョンの動作によっ
て、内部／外部制御信号INT/EXTを発生させて、外部RGB
信号の使用者による選択を可能とする。しかし、このよ
うな外部RGB信号が存在しない場合に、外部RGB信号入力
を選択すると、ラスタの垂直方向の崩壊、及び、陰極線
管または投写型管の損傷が生じる可能性がある。従っ
て、RGBインタフェース回路は存在しない外部RGB入力の
選択を無効とするために、外部同期信号を検出する。WS
Pマイクロプロセッサ340は、また外部RGB信号に対する
カラー及び色調制御を行う。
ワイドスクリーンプロセッサ30は、副ビデオ信号の特
殊な信号処理を行う画面内画面（ピクチャ・イン・ピク
チャ）プロセッサ320を含んでいる。画面内画面という
用語は、時には、PIPあるいはピクス・イン・ピクス（p
ix−in pix）と省略される。ゲートアレー300が、第１
図（ａ）〜第１図（ｉ）の例で示されているような、種
々の表示フォーマットで主及び副ビデオ信号データを組
合わせる。画面内画面プロセッサ320とゲートアレー300
はワイドスクリーンプロセッサ・マイクロプロセッサ
（WSP μＰ）340の制御下にある。マイクロプロセッサ3
40は、直列バスを介してTVマイクロプロセッサ216に応
動する。この直列バスは、データ、クロック信号、イネ
ーブル信号及びリセット信号用の４本の信号ラインを含
んでいる。ワイドスクリーンプロセッサ30は、また、３
レベルのサンドキャッスル（砂で作った城）信号とし
て、複合垂直ブランキング／リセット（COMPOSITE VERT
ICAL BLANKING/RESET）信号を発生する。あるいは、垂
直ブランキング信号とリセット信号は別々の信号として
生成してもよい。複合ブランキング信号はビデオ信号入
力部によってRGBインタフェース60に供給される。
第13図にさらに詳細に示す偏向回路50はワイドスクリ
ーンプロセッサ30から垂直リセット信号を、RGBインタ
フェース60から選択された2fH水平同期信号を、また、
ワイドスクリーンプロセッサ30から付加的な制御信号を
受けとる。この付加制御信号は、水平位相合わせ、垂直
サイズ調整及び左右ピン調整に関するものである。偏向
回路50は2fHフライバックパルスをワイドスクリーンプ
ロセッサ30、1fH−2fH変換器40及びYUV−RGB変換器240
に供給する。
ワイドスクリーンテレビジョン全体に対する動作電圧
は、例えば、AC主電源により付勢するようにできる電源
70によって生成される。
ワイドスクリーンプロセッサ30を第３図により詳細に
示す。ワイドスクリーンプロセッサ30の主要な成分は、
ゲートアレー300、画面内画面回路301、アナログ−デジ
タル変換器とデジタル−アナログ変換器342、346、第２
のチューナ208、ワイドスクリーンプロセッサ・マイク
ロプロセッサ340及びワイドスクリーン出力エンコーダ2
27である。1fHおよび2fHシャーシの両方に共通のワイド
スクリーンプロセッサ30の詳細な部分、例えば、PIP回
路、が第４図に示されている。PIP回路301の重要な部分
を構成する画面内画面プロセッサ320は第５図により詳
細に示されている。また、第６図には、ゲートアレー30
0がより詳細に示されている。第３図に示した、主及び
副信号路の部分を構成する多数の素子については、既に
詳細に記述した。
第２のチューナ208には、IF段224とオーディオ段226
が付設されている。また、第２のチューナ208はWSP μP
340と共に動作する。WSP μP340は入／出力I/O部340Aと
アナログ出力部340Bとを含んでいる。I/O部340Aは色調
（ティント）制御信号とカラー制御信号、外部RGBビデ
オ源を選択するためのINT/EXT信号、及び、スイッチSW1
〜SW6用の制御信号を供給する。I/O部は、また、偏向回
路と陰極線管を保護するために、RGBインタフェース60
からのEXT SYNC DET信号をモニタする。アナログ出力部
340Bは、それぞれのインタフェース回路254、256および
258を通して、垂直サイズ、左右調整及び水平位相用制
御信号を供給する。
ゲートアレー300は主及び副信号路からのビデオ情報
を組合わせて、複合ワイドスクリーン表示、例えば、第
１図の個々の部分に示されているものの１つを作る働き
をする。ゲートアレー用のクロック情報は、低域通過フ
ィルタ376と協同して動作する位相ロックループ374によ
って供給される。主ビデオ信号はアナログ形式で、Y_
M、U_M及びV_Mで示した信号として、YUVフォーマットで
ワイドスクリーンプロセッサ30に供給される。これらの
主信号は、第４図により詳細に示すアナログ−デジタル
変換器342と346によってアナログからデジタル形式に変
換される。
カラー成分信号は、上位概念的な表記Ｕ及びＶによっ
て示されており、これらは、Ｒ−Ｙ及びＢ−Ｙ信号、あ
るいは、Ｉ及びＱ信号に付すことができる。システムク
ロック周波数は1024fH（これは約16MHzである）なの
で、サンプルされたルミナンスの帯域幅は8MHzに制限さ
れる。Ｕ及びＶ信号は500KHz、あるいは、ワイドＩにつ
いては1.5MHzに制限されるので、カラー成分データのサ
ンプリングは、１つのアナログ−デジタル変換器とアナ
ログスイッチで行うことができる。このアナログスイッ
チ。即ち、マルチプレクサ344のための選択線UV_MUX
は、システムクロックを２で除して得た8MHzの信号であ
る。１クロック幅の線開始SOLパルスが、各水平ビデオ
線の始点でこの信号を同期的に０にリセットする。つい
で、UV_MUX線は、その水平線を通して、各クロックサイ
クル毎に状態が反転する。線の長さはクロックサイクル
の偶数倍なので、一旦初期化されると、UV_MUXの状態
は、中断されることなく、０、１、０、１・・・・と変
化する。アナログ−デジタル変換器342と346からのＹ及
びUVデータストリームは、アナログ−デジタル変換器が
各々、１クロックサイクルの遅延を持っているので、シ
フトしている。このデータシフトに対応するために、主
信号処理路304の補間器制御器349からのクロックゲート
情報も同じように遅延させられなければならない。この
クロックゲート情報が遅延していないと、削除が行われ
た時、UVデータは正しく対をなすように組合わされな
い。この点は、各UV対が１つのベクトルを表すので、重
要なことである。１つのベクトルからＵ成分は、他のベ
クトルからのＶ成分と対にすると、カラーシフトが生じ
てしまう。先行する対からのＶサンプルは、その時のＵ
サンプルと共に削除される。このUVマルチプレクス法
は、各カラー成分（Ｕ、Ｖ）サンプル対に対して２つの
ルミナンスサンプルがあるので、2:1:1と称される。Ｕ
及びＶの双方に対するナイキスト周波数はルミナンスの
ナイキスト周波数の２分の１に実効的に減じられる。従
って、ルミナンス成分に対するアナログ−デジタル変換
器の出力のナイキスト周波数は8MHzとなり、一方、カラ
ー成分に対するアナログ−デジタル変換器の出力のナイ
キスト周波数は4MHzとなる。
PIP回路301及び／またはゲートアレー300は、データ
圧縮をしても副データの解像度が増強されるようにする
手段を含むことができる。例えば、対（ペアド）ピクセ
ル圧縮及びディザリングとデディザリング、すなわち逆
ディザリングを含む、多くのデータに減縮及びデータ回
復構想が開発されている。さらに、ビット数が異なる異
なった逆デザリングシーケンスや、ビット数が異なる異
なった対ピクセル圧縮が考えられている。多数の特定の
データ減縮及び回復構想の１つをWSP μP340によって選
択して、各特定の画面表示フォーマットについて表示ビ
デオの解像度を最大にするようにすることができる。
ゲートアレー300は、FIFO356と358として実現できる
線メモリと協同して動作する補間器を含んでいる。補間
器とFIFOは主信号を必要に応じて再サンプル（リサンプ
ル）するために使用される。別に設けた補間器によっ
て、副信号を再サンプルできる。ゲートアレー300中の
クロック及び同期回路が主及び副信号を組合わせて、Y_
MX、U_MX及びV_MX成分を有する１つの出力ビデオ信号を
作ることを含む、主及び副の両信号のデータ操作を制御
する。上記出力成分はデジタル−アナログ変換器360、3
62及び364によってアナログ形式に変換される。Ｙ、Ｕ
及びＶで示すアナログ形式の信号は、非飛越し走査への
変換のために、1fH−2fH変換器40に供給される。また、
Ｙ、Ｕ及びＶ信号はエンコーダ227によってY/Cフォーマ
ットに符号化されて、パネルのジャックに、ワイドフォ
ーマット比出力信号Y_OUT_EXT_/C_OUT_EXTが生成され
る。スイッチSW5が、エンコーダ227のための同期信号
を、ゲートアレー300からのC_SYNC_MNと、PIP回路301か
らのC_SYNC_AUXから選択する。スイッチSW6は、ワイド
スクリーンパネル出力用の同期信号として、Y_MとC_SYN
C_AUXのどちらかを選択する。
水平同期回路の部分がより詳細に第12図に示されてい
る。位相比較器228は、低域通過フィルタ230、電圧制御
発振器232、除算器234及びキャパシタ236を含む位相ロ
ックループの一部をなしている。電圧制御発振器232
は、セラミック共振器または同等のもの238に応動し
て、32fHで動作する。電圧制御発振器232の出力は、32
で除算されて、適切な周波数の第２の入力信号として位
相比較器228に供給される。分周器234の出力は1fHREFタ
イミング信号である。32fHREFタイミング信号と1fHREF
タイミング信号は16分の１カウンタ400に供給される。2
fH出力がパルス幅回路402に供給される。分周器400を1f
HREF信号によってプリセットすることにより、この分周
器は、確実に、ビデオ信号入力部の位相ロックループと
同期的に動作する。パルス幅回路402は2fH−REF信号
が、位相比較器404、例えば、CA1391が適正な動作を行
うようにするために充分なパルス幅を持つようにする。
位相比較器404は、低域通過フィルタ406と2fH電圧制御
発振器408を含む第２の位相ロックループの一部を構成
している。電圧制御発振器408は内部2fHタイミング信号
を発生し、この信号は順次走査される表示器を駆動する
ために用いられる。位相比較器404への他方の入力信号
は、2fHフライバックパルスまたはこれに関係付けられ
たタイミング信号である。位相比較器404を含む第２の
位相ロックループを用いることは、入力信号の各1fH期
間内で各2fH走査周期を対称になるようにするために役
立つ。このようにしなかった場合は、ラスタの分離、例
えば、ビデオ線の半分が右にシフトし、ビデオ線の半分
が左にシフトするというようなことが起きる。
第13図には、偏向回路50が詳細に示されている。回路
500は、異なる表示フォーマットを実現するために必要
な垂直過走査の所要量に応じてラスタの垂直のサイズを
調整するために設けられている。線図的に示すように、
定電流源502が垂直ランプキャパシタ504を充電する一定
量の電流IRAMPを供給する。トランジスタ506が垂直ラン
プキャパシタに並列に結合されており、垂直リセット信
号に応じて、このキャパシタを周期的に放電させる。い
かなる調整もしなければ、電流IRAMPは、ラスタに最大
可能な垂直サイズを与える。これは、第１図（ａ）に示
すような、拡大４×３フォーマット表示比信号源により
ワイドスクリーン表示を満たすに必要とされる垂直過走
査の大きさに対応する。より小さな垂直ラスタサイズが
必要とされる場合は、可調整電流源508がIRAMPから可変
量の電流IADJを分流させて、垂直ランプキャパシタ504
をよりゆっくりと、より小さなピーク値まで充電する。
可変電流源508は、垂直サイズ制御回路によって生成さ
れた、例えば、アナログ形式の、垂直サイズ調整信号に
応答する。垂直サイズ調整回路500は手動垂直サイズ調
整回路510から独立しており、この手動垂直サイズ調整
は、ポテンショメータあるいは背面パネル調整ノブによ
って行うことができる。いずれの場合でも、垂直偏向コ
イル512は適切な大きさの駆動電流を受ける。水平偏向
は、位相調整回路518、左右ピン補正回路514、2fH位相
ロックループ520及び水平出力回路516によって与えられ
る。
第14図には、RGBインタフェース60がより詳しく示さ
れている。最終的に表示される信号が、1fH−2fH変換器
40の出力と外部RGB入力から選択される。ここで述べる
ワイドスクリーンテレビジョンを説明するために、外部
RGB入力をワイドフォーマット表示比の順次走査源であ
るとする。外部RGB信号とビデオ信号入力部20からの複
合ブランキング信号がRGB−YUV変換器610に入力され
る。外部RGB信号に対する外部2fH複合同期信号が外部同
期信号分離器600に入力される。垂直同期信号の選択は
スイッチ608によって行われる。水平同期信号の選択は
スイッチ604によって行われる。ビデオ信号の選択はス
イッチ606によって行われる。スイッチ604、606、608の
各々はWSP μP340によって生成される内部／外部制御信
号に応答する。内部ビデオ源を選択するか外部ビデオ源
を選択するかは、利用者の選択である。しかし、外部RG
B源が接続されていない、あるいは、ターンオンされて
いない時に、使用者が不用意にそのような外部源を選択
した場合、あるいは、外部源がなくなった場合は、垂直
ラスタが崩れ、陰極線管に重大な損傷を生じさせる可能
性がある。そこで、外部同期検出器602が外部同期信号
の存在を検出する。この信号がない場合には、スイッチ
無効化制御信号が各スイッチ604、606、608に送られ、
外部RGB源からの信号がない時に、このような外部RGB源
が選択されることを防止する。RGB−YUV変換器610も、W
SP μP340から色調及びカラー制御信号を受ける。
この発明の構成によるワイドスクリーンテレビジョン
を、図示はしていないが、2fH水平走査の代わりに1fH水
平走査で実施することもできる。1fH回路を用いれば、1
fH−2fH変換器40もRGBインタフェース60も不要となる。
従って、2fH走査周波数の外部ワイドフォーマット表示
比RGB信号の表示のための手段はなくなることになる。1
fH回路用のワイドスクリーンプロセッサと画面内画面プ
ロセッサは非常に類似したものとなる。ゲートアレーは
実質的に同じでよいが、全ての入力と出力を用いること
はないであろう。ここに記載する種々の解像度増強構想
は、一般的に言って、テレビジョンが1fH走査で動作し
ようと、2fH走査で動作しようと関係なく採用できる。
第４図は、1fH及び2fHシャーシの両方について同じと
することができる、第３図に示したワイドスクリーンプ
ロセッサ30をさらに詳細に示すブロック図である。Y_
A、U_A及びV_A信号が、解像度処理回路370を含むことの
できる画面内画面プロセッサ320の入力となる。この発
明の一態様によるワイドスクリーンテレビジョンは、ビ
デオの伸張及び圧縮ができる。第１図にその一部を示し
た種々の複合表示フォーマットにより実現される特殊効
果は画面内画面プロセッサ320によって生成される。こ
のプロセッサ320は、解像度処理回路370からの解像度処
理されたデータ信号Y_RP、U_RP及びV_RPを受信するよう
に構成できる。解像度処理は常に必要なわけではなく、
選択された表示フォーマット中に行われる。第５図に、
画面内画面プロセッサ320がさらに詳細に示されてい
る。画面内画面プロセッサ320の主要成分は、アナログ
−デジタル変換器部322、入力部324、高速スイッチ（FS
W）及びバス部326、タイミング及び制御部328、及びデ
ジタル−アナログ変換部330である。タイミング及び制
御部328の詳細が第11図に示されている。
画面内画面プロセッサ320は、例えば、トムソン・コ
ンシューマ・エレクトロニクス・インコーポレーテッド
により開発された基本CPIPチップを改良したものとして
実施できる。この基本CPIPチップの詳細は、インディア
ナ州インディアナポリスのトムソン・コンシューマ・エ
レクトロニクス・インコーポレーテッドから発行されて
いる「The CTC 140 Picture in Picture（CPIP）Techni
cal Training Manual（CTC 140画面内画面（CPIP）技術
トレーニング マニュアル）」に記載されている。多数
の特徴、即ち、特殊効果が可能である。次はその一例で
ある。基本的な特殊効果は、第１図（ｃ）に示すよう
な、大きい画面上に小さい画面が置かれたものである。
これらの大小の画面は同じビデオ信号あるいは別のビデ
オ信号からでもよく、また、入れ換えもできる。一般
に、オーディオ信号は常に大きい画面に対応するように
切換えられる。小画面はスクリーン上の任意の位置に動
かすこともできるし、あるいは、多数の予め定められた
位置に移動させることができる。ズーム効果は、小画面
のサイズを、例えば、多数の予め設定されたサイズの任
意のものへ大きくしたり小さくする。ある点において、
例えば、第１図（ｄ）に示す表示フォーマットの場合、
大小の画面は同じ大きさとなる。
単一画面モード、例えば、第１図（ｂ）、第１図
（ｅ）あるいは第１図（ｆ）に示すモードの場合、使用
者は、その単一画面の内容を、例えば、1.0:1〜5.1:1の
比の範囲でステップ状にズーム・インすることができ
る。ズームモードでは、使用者は画面内容をサーチし、
あるいは、パンして、スクリーン上の画像を画面の異な
る領域内で動かすことができる。いずれの場合でも、小
さい画面、大きい画面あるいはズームした画面を静止画
面（静止画面フォーマット）として表示できる。この機
能により、ビデオの最後の９フレームを繰返しスクリー
ン上に表示するストロボフォーマットが可能となる。フ
レームの繰返し率は、１秒につき30フレームから０フレ
ームまで変えることができる。
この発明の別の構成によるワイドスクリーンテレビジ
ョンで使用される画面内画面プロセッサは上述した基本
的なCPIPチップの現在の構成とは異なる。基本的CPIPチ
ップを16×９スクリーンを有するテレビジョンと使用す
る場合で、ビデオスピードアップ回路を用いない場合
は、広い16×９スクリーンを走査することによって、実
効的に水平方向に4/3倍の拡大が生じ、そのために、ア
スペクト比歪みが生じてしまう。画面中の事物は水平方
向に細長くなる。外部スピードアップ回路を用いた場合
は、アスペクト比歪みは生じないが、画面がスクリーン
全体に表示されない。
通常のテレビジョンで使用されているような基本CPIP
チップを基にした既存の画面内画面プロセッサは、ある
望ましくない結果を伴う特別な態様で動作させられる。
入来ビデオは、主ビデオ源の水平同期信号にロックされ
た640fHのクロックでサンプルされる。即ち、CPIPチッ
プに関連するビデオRAMに記憶されたデータは、入来す
る副ビデオ源に対しオーソゴナルに（orth−ogonally）
にサンプルされない。これが基本CPIP法によるフィール
ド同期に対する根本的な制限である。入力サンプリング
率の非オーソゴナルな性質のために、サンプルされたデ
ータにスキューエラーが生じてしまう。この制限は、ビ
デオRAMを、データの書込みと読出しに同じクロックを
使わねばならないCPIPチップと共に用いた結果である。
例えばビデオRAM350のようなビデオRAMからのデータが
表示される時は、スキューエラーは、画面の垂直端縁に
沿ったランダムなジッタとして現れ、一般には、非常に
不快であると考えられる。
基本CPIPチップと異なり、この発明の構成に従う画面
内画面プロセッサ320は、複数の非常モードの１つで、
ビデオデータを非対称に圧縮するように変更されてい
る。この動作モードでは、画面は水平方向に4:1で圧縮
され、垂直方向には3:1で圧縮される。この非対称圧縮
モードにより、アスペクト比歪みを有する画面が生成さ
れて、ビデオRAMに記憶される。画面中の事物は水平方
向に詰め込まれる。しかし、これらの画面が通常の通
り、例えば、チャンネル走査モードで、読出されて、16
×９フォーマット表示比スクリーン上に表示されると、
画面は正しく見える。この画面はスクリーンを満たし、
アスペクト比歪みはない。この発明のこの態様による非
対称圧縮モードを用いると、外部スピードアップ回路を
用いることなく、16×９のスクリーン上に特別の表示フ
ォーマットを生成することが可能となる。
第11図は、例えば、上述したCPIPチップを変更した画
面内画面プロセッサ320のタイミング及び制御部328のブ
ロック図であり、このタイミング及び制御部328は、複
数の選択可能な表示モードの１つとしての非対称圧縮を
行うためのデシメーション（decimation）回路328Cを含
んでいる。残りの表示モードは異なるサイズの副画面を
生成できる。水平及び垂直デシメーション回路の各々は
WSP μP340の制御の下に値のテーブルから圧縮係数を求
めるようにプログラムされたカウンタを含んでいる。値
の範囲は1:1、2:1、3:1等とすることができる。圧縮係
数は、テーブルをどのように構成するかに応じて対称的
にも非対称にもできる。圧縮比の制御は、WSP μP340の
制御下で、完全にプログラマブルな汎用デシメーション
回路によって行うことができる。
全スクリーンPIPモードでは、自走発振器348と共に働
く画面内画面プロセッサ320は、例えば適応形線くし形
フィルタとすることのできるデコーダからY/C入力を受
取り、この信号をＹ、Ｕ、Ｖカラー成分に復号し、水平
及び垂直同期パルスを生成する。これらの信号は、ズー
ム、静止、チャンネル走査などの種々の全スクリーンモ
ードのために、画面内画面プロセッサ320で処理され
る。例えば、チャンネル走査モード中、ビデオ信号入力
部からの水平及び垂直同期は、サンプルされた信号（異
なるチャンネル）が互いに関連性のない同期パルスを有
し、また、見かけ上、時間的にランダムな時点で切換え
られるので、何度も中断するであろう。従って、サンプ
ルクロック（及び読出し／書込みビデオRAMクロック）
は自走発振器によって決められる。静止及びズームモー
ド用には、サンプルクロックは入来ビデオ水平同期信号
にロックされる。これらの特別なケースでは、入来ビデ
オ水平同期の周波数は表示クロック周波数と同じであ
る。
再び第４図を参照すると、画面内画面プロセッサ320
からのアナログ形式のＹ、Ｕ、ＶおよびC_SYNC（複合同
期）出力は、エンコーダ回路366でY/C成分へ再符号化す
ることができる。エンコーダ回路366は3.58MHz発振器38
0と協同して動作する。このY/C_PIP_ENC信号は、再符号
化Y/C成分を主信号のY/C成分の代わりに用いることを可
能とするY/Cスイッチ（図示せず）に接続してもよい。
この点以後、PIP符号化Ｙ、Ｕ、Ｖおよび同期信号が、
シャーシの残部における水平及び垂直タイミングの基礎
となる。この動作モードは、主信号路中の補間器及びFI
FOの動作に基づくPIPのズームモードの実効に適してい
る。
さらに第５図を参照すると、画面内画面プロセッサ32
0は、アナログ−デジタル変換部322、入力部324、高速
スイッチFSW及び制御部326、タイミング及び制御部32
8、及びデジタル−アナログ変換部330を含んでいる。一
般に、画面内画面プロセッサ320は、ビデオ信号をデジ
タル化してルミナンス（Ｙ）及び色差信号（Ｕ、Ｖ）と
し、その結果をサブサンプルして、上述したような１メ
ガビットのビデオRAM350に記憶させる。画面内画面プロ
セッサ320に付設されているビデオRAM350は１メガビッ
トのメモリ容量を持つが、これは、８ビットサンプルで
ビデオデータの１フィールド全部を記憶するには充分な
大きさではない。メモリ容量を増すことは、費用がかか
り、さらに複雑な操作回路構成が必要となるであろう。
副チャンネルのサンプル当たりのビット数を少なくする
ことは、全体を通じて８ビットサンプルで処理される主
信号に対して、量子化解像度、あるいは、帯域幅の減少
を意味する。この実効的な帯域幅減少は、副表示画面が
相対的に小さい時は、通常問題とはならないが、副表示
画面が相対的に大きい、例えば、主表示画面と同じサイ
ズの場合は、問題となる可能性がある。解像度処理回路
370が、副ビデオデータの量子化解像度あるいは実効帯
域幅を増強させるための１つまたはそれ以上の構想を選
択的に実施することができる。例えば、対ピクセル圧縮
及びディザリングと逆ディザリングを含む多数のデータ
減縮及びデータ回復構想が開発されている。逆ディザリ
ング回路は、ビデオRAM350の下流、例えば、以下に詳述
するように、ゲートアレーの副信号路中に配置される。
さらに、異なるビット数を伴う異なるディザリングと逆
ディザリングシーケンス、及び、異なるビット数の異な
る対ピクセル圧縮が考えられる。各特定の画面表示フォ
ーマットに対して表示ビデオの解像度を最大にするため
に、多数の特定データ減縮及び回復構想の１つをWSP μ
P340によって選ぶことができる。
ルミナンス及び色差信号は、8:1:1の６ビットＹ、
Ｕ、Ｖ形式で記憶される。即ち、各成分は６ビットサン
プルに量子化される。色差サンプルの各対に対し８個の
ルミナンスサンプルがある。画面内画面プロセッサ320
は、入来ビデオデータが、入来副ビデオ同期信号にロッ
クされた640fHクロック周波数でサンプルされるような
モードでは動作させられる。このモードでは、ビデオRA
Mに記憶されたデータはオーソゴナルにサンプルされ
る。データが画面内画面プロセッサ320のビデオRAM350
から読出される時は、このデータは入来副ビデオ信号に
ロックされた同じ640fHクロックを用いて読出される。
しかし、このデータはオーソゴナルにサンプルされ記憶
されるが、そして、オーソゴナルに読出せるが、主及び
副ビデオ源の非同期性のために、ビデオRAM350から直接
オーソゴナルには表示できない。主及び副ビデオ源は、
それらが同じビデオ源からの信号を表示している時の
み、同期していると考えられる。
ビデオRAM350からのデータの出力である副チャンネル
を主チャンネルに同期させるには、さらに処理を行う必
要がある。第４図を再び参照すると、ビデオRAMの４ビ
ット出力ポートからの８ビットデータブロックを再組合
わせするために、２つの４ビットラッチ352Aと352Bが用
いられる。この４ビットラッチは、データクロック周波
数を1280fHから640fHに下げる。
一般には、ビデオ表示及び偏向系は主ビデオ信号に同
期化される。前述したように、ワイドスクリーン表示を
満たすようにするためには、主ビデオ信号はスピードア
ップされねばならない。副ビデオ信号は、第１のビデオ
信号とビデオ表示とに、垂直同期せねばならない。副ビ
デオ信号は、フィールドメモリ中で１フィールド周期の
何分の１かだけ遅延させ、線メモリで伸張させるように
することができる。副ビデオデータの主ビデオデータへ
の同期化は、ビデオRAM350をフィールドメモリとして利
用し、先入れ先出し（FIFO）線メモリ装置354を信号の
伸張に利用することにより行われる。FIFO354のサイズ
は2048×８である。FIFOのサイズは、読出し／書込みポ
インタの衝突（collision）を避けるに必要であると合
理的に考えられる最低線記憶容量に関係する。読出し／
書込みポインタの衝突は、新しいデータがFIFOに書込ま
れ得る時がくる前に、古いデータがFIFOから読出される
時に生じる。読出し／書込みポインタの衝突は、また、
古いデータがFIFOから読出される時がくる前に、新しい
データがメモリを重ね書き（overwrite）する時にも生
じる。
ビデオRAM350からの８ビットのDATA_PIPデータブロッ
クは、ビデオデータをサンプルするために用いたものと
同じ画面内画面プロセッサ320の640fHクロック、即ち、
主信号ではなく副信号にロックされた640fHクロックを
用いて2048×8FIFO354に書込まれる。FIFO354は、主ビ
デオチャンネルの水平同期成分にロックされた1024fHの
表示クロックを用いて読出される。互いに独立した読出
し及び書込みポートクロックを持った複数線メモリ（FI
FO）を用いることにより、第１の周波数でオーソゴナル
にサンプルされたデータを第２の周波数でオーソゴナル
に表示することができる。しかし、読出し及び書込み両
クロックが非同期の性質を持っていることにより、読出
し／書込みポインタの衝突を避けるための対策をとる必
要がある。
ゲートアレー300の主信号路304、副信号路306及び出
力信号路312がブロック図の形で第６図に示されてい
る。ゲートアレー300はさらに、クロック／同期回路320
とWSP μＰデコーダ310を含んでいる。WSP μＰデコー
ダ310のWSP DATAで示したデータ及びアドレス出力ライ
ンは、画面内画面プロセッサ320と解像度処理回路370と
同様に、上述した主回路及び信号路にも供給される。あ
る回路がゲートアレーの一部をなすかなさないかは、殆
ど、この発明の構成の説明を容易にするための便宜上の
事項である。
ゲートアレー300は、異なる画面表示フォーマットを
実行するために、必要に応じて、主ビデオチャンネルを
伸張し、圧縮し、あるいは、切り詰める作用をする。ル
ミナンス成分Y_MNが、ルミナンス成分の補間の性質に応
じた長さの時間、先入れ先出し（FIFO）線メモリ356に
記憶される。組合わされたクロミナンス成分U/V_MNはFI
FO358に記憶される。副信号のルミナンス及びクロミナ
ンス成分Y_PIP、U_PIP及びV_PIPはデマルチプレクサ355
によって生成される。ルミナンス成分は、必要とあれ
ば、回路357で解像度処理を受け、必要とあれば、補間
器359によって伸張されて、出力として信号Y_AUXが生成
される。
ある場合には、副表示が第１図（ｄ）に示すように主
信号表示と同じ大きさとなることがある。画面内画面プ
ロセッサ320及びビデオRAM350に付随するメモリの制限
のために、そのような大きな面積を満たすには、データ
点、即ち、ピクセルの数が不足することがある。そのよ
うな場合には、解像度処理回路357を用いて、データ圧
縮あるいは減縮の際に失われたピクセルに置き代えるべ
きピクセルを副ビデオ信号に回復することができる。こ
の解像度処理は第４図に示された回路370によって行わ
れるものに対応させることができる。例えば、回路370
は逆ディザリング回路とし、回路357をデディザリング
回路とすることができる。
副ビデオ入力データは640fHの周波数でサンプルさ
れ、ビデオRAM350に記憶される。副データはビデオRAM3
50から読出され、VRAM_OUTとして示されている。PIP回
路301は、また、副画面を水平及び垂直方向に、非対称
に減縮することができると同時に、同じ整数の係数分の
１に減縮することもできる。第10図を参照すると、副チ
ャンネルデータは、４ビットラッチ352Aと352B、副FIFO
354、タイミング回路369及び同期回路368によって、バ
ッファされ主チャンネルデジタルビデオに同期化され
る。VRAM_OUTデータは、デマルチプレクサ355によっ
て、Ｙ（ルミナンス）、Ｕ、Ｖ（カラー成分）及びFSW_
DAT（高速スイッチデータ）に分類される。FSW_DATは、
どのフィールド型式がビデオRAMに書込まれたかを示
す。PIP_FSW信号がPIP回路から直接供給され、ビデオRA
Mから読出されたどのフィールドが小画面モード時に表
示されるべきかを決めるために、出力制御回路321に供
給される。
副チャンネルは640fHでサンプルされ、一方主チャン
ネルは1024fHでサンプルされる。副チャンネルFIFO354
は、データを、副チャンネルサンプル周波数から主チャ
ンネルクロック周波数に変換する。この過程において、
ビデオ信号は8/4、すなわち1024/640の圧縮を受ける。
これは、副チャンネル信号を正しく表示するに必要な4/
3の圧縮より大きい。従って、副チャンネルは、４×３
の小画面を正しく表示するためには、補間器359によっ
て伸張されねばならない。補間器359は補間器制御回路3
71によって制御され、補間器制御回路371自身はWSP μP
340に応答する。必要とされる補間器による伸張の量は5
/6である。伸張係数Ｘは次のようにして決められる。
Ｘ＝（640/1024）＊（4/3）＝5/6 クロミナンス成分U_PIPとV_PIPは回路367によって、
ルミナンス成分の補間の内容に応じて決まる長さの時間
遅延され、信号U_AUXとV_AUXが出力として生成される。
主信号と副信号のそれぞれのＹ、Ｕ及び成分は、FIFO35
4、356及び358の読出しイネーブル信号を制御すること
により、出力信号路312中のそれぞれのマルチプレクサ3
15、317及び319で組合わされる。マルチプレクサ315、3
17、319は出力マルチプレクサ制御回路321に応答する。
この出力マルチプレクサ制御回路321は、画面内画面プ
ロセッサ320とWSP μP340からのクロック信号CLK、線開
始信号SOL、H_COUNT信号、垂直ブランキングリセット信
号及び高速スイッチの出力に応答する。マルチプレクス
されたルミナンス及びクロミナンス成分Y_MX、U_MX及び
V_MXは、それぞれのデジタル／アナログ変換器360、362
及び364に供給される。第４図に示すように、このデジ
タル−アナログ変換器360、362、364の後段には、それ
ぞれ低域通過フィルタ361、363、365が接続されてい
る。画面内画面プロセッサ320、ゲートアレー300及びデ
ータ減縮回路の種々の機能はWSP μP340によって制御さ
れる。WSP μP340は、これに直列バスを介して接続され
たTV μP216に応答する。この直列バスは、図示のよう
に、データ、クロック信号イネーブル信号及びリセット
信号用のラインを有する４本線バスとすることができ
る。WSP μP340はWSP μＰデコーダ310を通してゲート
アレーの種々の回路と交信する。
１つのケースでは、４×3NTSCビデオを、表示画面の
アスペクト比歪みを避けるために、係数4/3で圧縮する
ことが必要となる。別のケースでは、通常は垂直方向の
ズーミングをも伴う、水平ズーミングを行うために、ビ
デオを伸張することもある。33％までの水平ズーミング
動作は、圧縮を4/3未満に減じることによって行うこと
ができる。サンプル補間器は、Ｓ−VHSフォーマットで
は5.5MHzまでとなるルミナンスビデオ帯域幅が、1024fH
の時は8MHzであるナイキスト折返し周波数の大きなパー
センテージを占めるので、入来ビデオを新たなピクセル
位置に計算しなおすために用いられる。
第６図に示すように、ルミナンスデータY_MNは、ビデ
オの圧縮または伸張に基づいてサンプル値を再計算（re
calculate）する主信号路304中の補間器337を通され
る。スイッチ、即ち、ルート選択器323及び331の機能
は、FIFO356と補間器337の相対位置に対する主信号路30
4のトポロジーを反転させることである。即ち、これら
のスイッチは、例えば圧縮に必要とされる場合などに、
補間器337がFIFO356に先行するようにするか、伸張に必
要とされる場合のように、FIFO356が補間器337に先行す
るようにするかを選択する。スイッチ323と331はルート
制御回路335に応答し、この回路335自体はWSP μP340に
応答する。小画面のモードでは、副ビデオ信号がビデオ
RAM350に記憶するために圧縮され、実用目的には伸張の
みが必要であることが想起されよう。従って、副信号路
にはこれらに相当するスイッチは不要である。
主信号路は第９図により詳細に示されている。スイッ
チ323は２つのマルチプレクサ325と327によって具体化
されている。スイッチ321はマルチプレクサ333によって
具体化されている。これら３つのマルチプレクサはルー
ト制御回路335に応答し、このルート制御回路335自体は
WSP μP340に応答する。水平タイミング／同期回路339
が、ラッチ347、351及びマルチプレクサ353の動作を制
御し、また、FIFOの書込みと読出しを制御するタイミン
グ信号を発生する。クロック信号CLKと線開始信号SOLは
クロック／同期回路320によって生成される。アナログ
−デジタル変換制御回路369は、Y_MN、WSP μP340、及
びUV_MNの最上位ビットに応答する。
補間器制御回路349は、中間ピクセル位置値（Ｋ）、
補間器補償フィルタ重み付け（Ｃ）、及び、ルミナンス
に対するクロックゲーティング情報CGYとカラー成分に
対するクロックゲーティング情報CGUVを生成する。圧縮
を行うためにサンプルをいくつかのクロック時に書込ま
れないようにし、あるいは、伸張のために、いくつかの
サンプルを複数回読出せるようにするために、FIFOデー
タの中断（デシメーション）または繰返しを行わせるの
が、このクロックゲーティング情報である。ルミナンス
FIFOから読出されたランプの平均勾配は、それに対応す
る入力ランプよりも33％急峻である。さらに、このラン
プの読出しには、データの書込みに必要とされる時間と
同様、必要とされる有効読出し時間は33％少なくなるで
あろう。これによって、4/3の圧縮が行われる。ルミナ
ンスサンプルを再計算（recalculate）するのは、補間
器337の機能である。
伸張は圧縮と全く逆の態様で行うことができる。圧縮
の場合は、書込みイネーブル信号には、禁止パルスの形
でクロックゲーティング情報が付されている。データの
伸張のためには、クロックゲーティング情報は読出しイ
ネーブル信号に適用される。これにより、データがFIFO
356から読出される時に、データの中断が行われる。こ
の場合、伸張の後のサンプルされたデータを凹凸のある
状態から滑らかになるように再計算するのは、FIFO356
に後続した位置にある補間器337の機能である。伸張の
場合、データは、FIFO356から読出されている時及び補
間器337にクロック書込みされている時に、中断されね
ばならない。これは、データが連続して補間器337中を
クロックされる圧縮の場合と異なる。圧縮及び伸張の両
方の場合において、クロックゲーティング動作は、容易
に、同期した態様で行わせることができる。即ち、事象
は、1024fHのシステムクロックの立上がりエッジを基礎
にして生じる。
ルミナンス補間のためこの構成には多数の利点があ
る。クロックゲーティング動作、即ち、データデシメー
ション及びデータ繰返しは同期的に行うことができる。
切換可能なビデオデータのトポロジーを用いて補間器と
FIFOの位置の切換えを行わなければ、データの中断また
は繰返しのために、書込みまたは読出しクロックはダブ
ルクロック（double clock）されねばならなくなってし
まう。この「ダブルクロックされる」という語は、１つ
のクロックサイクル中に２つのデータ点がFIFOに書込ま
れる、あるいは、１つのクロックサイクル中に２つのデ
ータ点がFIFOから読出されねばならないという意味であ
る。その結果、書込みまたは読出しクロック周波数がシ
ステムクロック周波数の２倍とならねばならないので、
回路構成をシステムクロックに同期して動作するように
することはできない。さらに、この切換可能なトポロジ
ーは圧縮と伸張の両方の目的に対して、１つの補間器と
１つのFIFOしか必要としない。ここに記載したビデオ切
換構成を用いなければ、圧縮と伸張の両機能を達成する
ために、２つのFIFOを用いた場合のみ、ダブルクロッキ
ングを避けることができる。その場合は、伸張用の１つ
のFIFOを補間器の前に置き、圧縮用の１つのFIFOを補間
器の後に置く必要がある。
上述したルミナンスラスタマッピングシステムを、カ
ラー成分信号Ｒ−Ｙ及びＢ−Ｙ、あるいはＩ及びＱ、の
両方に用いることができる。これらの信号を、ここで
は、上位概念的に、Ｕ及Ｖと称する。しかし、この方法
は、カラー成分信号が、通常は、500KHz、またはワイド
Ｉ及びＱ方式では1.5MHz、に帯域幅制限されているため
に、カラー補間を行うためには余りにも複雑に過ぎる。
もっと簡単なカラー成分ラスタマッピングシステムを上
述したルミナンスラスタマッピングシステムと平行に用
いて、しかも、全カラーNTSCラスタマッピング機能を得
ることができる。同時出願された出願により詳しく記載
されている１つの代替構成では、UV信号路は、補間器の
代わりに遅延整合（マッチング）回路が用いられる他
は、Ｙ信号路と同じである。遅延回路は補間器と全く同
数のクロック遅延を有し、Y,U,Vサンプルの整列状態を
維持する。
第15図〜第18図に関して記載する発明の構成によれ
ば、遅延整合回路が不要となる。代わりに、同じ結果が
得られるように、FIFOが操作される。第15図（ａ）と第
15図（ｂ）は、ゲートアレー300におけるルミナンス成
分信号路とクロミナンス成分信号路のそれぞれの部分を
示す。第15図（ａ）は、補間器337がFIFO356に先行する
ような構成とされた、ビデオ圧縮に対応する選択可能な
トポロジーを示す。カラー成分の信号路にはFIFO358の
みが示されている。
第16図（ａ）〜第16図（ｌ）は、ビデオ圧縮の一例を
示す。この例を説明する目的で、ルミナンス成分及びカ
ラー成分は、アナログ−デジタル変換に先立って正しく
遅延整合され、また、補間器は５クロックサイクルの遅
延を持っているものとする。実際は、補間器の遅延は20
クロックサイクルであり、ルミナンスとクロミナンスは
時間的に整合していない。アナログスイッチ、即ち、デ
マルチプレクサ344のための選択ラインUV_MUXは、シス
テムクロックを２で分割して取り出した8MHzの信号であ
る。第16図（ａ）を参照すると、１クロック幅の線開始
SOLパルスが、同期的に、UV_MUX信号を第16図（ｂ）に
示すように、各水平ビデオ線の開始時に、０にリセット
する。次いで、UV_MUX線は、水平線を通じて各クロック
サイクルで状態がトグルする。線の長さはクロックサイ
クル偶数個分であるので、UV_MUXは一旦初期化される
と、その状態は、途切れることなく0,1,0,1,...と一貫
してトグルする。アナログ−デジタル変換器346と342が
各々１サイクルの遅延を有するので、アナログ−デジタ
ル変換器からのUV及びＹデータストリームはシフトす
る。このデータシフトに対処するために、補間器制御器
349（第９図参照）からのクロックゲーティング情報、
第16図（ｅ）の_CGY及び第16図（ｆ）の_CGUV、は同じ
ように遅延されねばならない。ルミナンスデータは補間
器337を通過し、カラー成分が補間されないので、第16
図（ｄ）に示されており、FIFO358に記憶されているUV
データ、UV_FIFO_INは、第16図（ｃ）に示されたＹデー
タY_FIFO_INより進んでいる。この不整合を調整するた
めに、UV FIFO358からの第16図（ｈ）に示されているUV
_FIFOデータの読出しが、第16図（ｇ）に示すY_FIFOデ
ータのY FIFO356からの読出しに対して、４クロックサ
イクル遅延させられる。第16図（ｊ）に示すUV FIFO読
出しイネーブル信号RD_EN_MN_UVの立上がりエッジと、
第16図（ｉ）に示すY FIFO読出しイネーブル信号RD_EN_
MN_Yの立上がりエッジの間の４クロック周期の遅延が示
されている。これによって生じるＹ及びUVデータストリ
ームが、それぞれ、第16図（ｋ）と第16図（ｌ）に示さ
れている。ＹとUVの不整合の最悪のものは１クロック
で、これは、もっと複雑なシステム、例えば、FIFOと遅
延整合回路の相対位置を入れ換えることができるような
システムによって達成できる結果と同じである。
上記の例において補間器遅延が５クロックサイクルの
場合でも、UV FIFO358の読出しは４クロックサイクル遅
延させられたことに注目できる。このことは、UV FIFO
の読出しを遅延させるクロックサイクルの数は、補間器
の遅延以下の偶数の値に設定するのが最もよい。Ｃコン
ピュータ語で表現すると、遅延をDLY_RD_UVで表した場
合、 DLY_RD_UV＝（int）（（int）INTERP_DLY÷２）＊２ ここで、INTERP_DLYは補間器における遅延のクロックサ
イクル数である。
実際は、補間器は20クロックサイクルの遅延を持つこ
とがあり（INTERP_DLY＝20）、ルミナンス及びクロミナ
ンス（カラー成分）は整合されない。ルミナンス信号と
クロミナンス信号が時間的に互いにずれる可能性は多く
ある。通常、カラー成分信号は、クロミナンス復調があ
るために、ルミナンス信号より遅れる。このラスタマッ
ピングシステムは、Y/UV不整合の問題に対処するため
に、補間器の遅延を利用する。ビデオ圧縮の場合、DLY_
RD_UVは、UV FIFO358の読出しに際しては０〜31クロッ
クサイクルの遅延に設定することができる。ルミナンス
補間器337は本質的に20クロックサイクルの遅延を持っ
ており、また、各クロックサイクルは約62ナノ秒の長さ
を持っているので、ここに記述するラスタマッピングシ
ステムは、ルミナンス信号に対して1.24μ秒（62n秒×2
0）迄のカラー成分遅延を補正できる。さらに、ラスタ
マッピングシステムは、カラー成分信号に対して682n秒
（62n秒×〔31−20〕）迄のルミナンス遅延を補正でき
る。この構成は、外部アナログビデオ回路へのインタフ
ェースのための融通性を非常に大きくする。
補間器337がビデオ圧縮に際して、ルミナンスチャン
ネルに異なる遅延を導入するように、同じことがビデオ
伸張に際しても言える。第17図（ａ）と第17図（ｂ）は
ゲートアレー300におけるルミナンス及びカラー成分信
号路の部分を示す。第17図（ａ）は補間器337がFIFO356
の後ろに置かれる、ビデオ伸張に対応する選択可能なト
ポロジーを示す。FIFO358を含むUV路には変更がない。
第18図（ａ）〜第18図（ｌ）に示すビデオ伸張の例で
は、補間器337は５クロックサイクルの遅延を持つもの
としている。線開始SOL信号、UV_MUX信号、FIFO356への
ルミナンスデータストリーム入力Y_IN、及びFIFO358へ
のカラー成分データストリーム入力UV_INがそれぞれ第1
8図（ａ）乃至第18図（ｄ）に示されている。Ｙ及びUV
データを正確に時間整合させるために、Y FIFO356の書
込みが（DLY_WR_Y）だけ遅延させるか、あるいは、UV F
IFO358の読出し（DLY_RD_UV）の読出しが遅延される。
この状況でのUV FIFOの読出しの遅延は、UV FIFO358が
補間器係数Ｋ及びＣを必要としないので、許容できる。
ビデオ圧縮モードでは、書込みの遅延はクロックゲーテ
ィング情報に対する係数（K,C）の不整合をもたらし、
補間のルミナンス部分を崩壊させるので、書込みを遅延
させることはできなかった。Y FIFOの書込みを４クロッ
クサイクルだけ遅延させるDLY_WR_Yの正確な設定が、第
18図（ｆ）に示すUV_FIFO書込みイネーブル信号WR_EN_M
N_UVの立上がりエッジと、第18図（ｅ）に示すY FIFO書
込みイネーブル信号WR_EN_MN_Yの立上がりエッジとの間
に示されている。クロックゲート信号_CGとY_FIFO出力
信号がそれぞれ第18図（ｉ）と第18図（ｊ）に示されて
いる。この決果得られるY,UV時間整合状態が、それぞれ
第18図（ｋ）と第18図（ｌ）に示されたY_OUTデータス
トリームとUV_OUTデータストリームの相対位置によって
示されている。
このラスタマッピングシステムの外部ルミナンス／ク
ロミナンス不整合を補正する能力は、ビデオ圧縮の場合
と同じようにビデオ伸張の場合にも大きい。この点は、
ルミナンス／クロミナンス整合を行うためにルミナンス
チャンネルへの入力に可変遅延線を設ける必要をなくす
るので、ラスタマッピングシステムにとって非常に重要
な機能である。
副信号の補間は副信号路306で行われる。PIP回路301
が、６ビットＹ、Ｕ、Ｖ、8:1:1フィールドメモリであ
るビデオRAM350を操作して、入来ビデオデータを記憶さ
せる。ビデオRAM350はビデオデータの２フィールド分を
複数のメモリ位置に保持する。各メモリ位置はデータの
８ビットを保持する。各８ビット位置には、１つの６ビ
ットＹ（ルミナンス）サンプル（640fHでサンプルされ
たもの）と他に２つのビットがある。これら他の２ビッ
トは、高速スイッチデータ（FSW_DAT）か、ＵまたはＶ
サンプル（80fHでサンプルされたもの）の一部かのいず
れか一方を保持している。FSW_DATの値は、どの型のフ
ィールドがビデオRAMに書込まれたかを示す。ビデオRAM
350にはデータの２フィールド分が記憶されており、全
ビデオRAM350は表示期間中に読出されるので、両方のフ
ィールドが表示走査期間中に読出される。PIP回路301
は、高速スイッチデータを用いることにより、どちらの
フィールドをメモリから読出して表示すべきかを決め
る。PIP回路は、動きの分断という問題を解決するため
に、常に、書込まれているものと反対のフィールドの型
を読出す。読出されているフィールドの型が表示中のも
のと逆である場合は、ビデオRAMに記憶されている偶数
フィールドが、そのフィールドがメモリから読出される
時に、そのフィールドの最上部の線を削除して反転され
る。その結果、小画面は動きの分断を伴うことなく正し
いインターレースを維持する。
クロック／同期回路320はFIFO354、356及び358を動作
させるために必要な読出し、書込み、及びイネーブル信
号を発生する。主及び副チャンネルのためのFIFOは、各
ビデオ線の、後で表示するのに必要な部分についてデー
タを記憶のために書込むようにイネーブルされる。デー
タは、表示の同じ１つまたはそれ以上のビデオ線上で各
源からのデータを組合わせるために必要とされる、主及
び副チャンネルのうちの一方（両方ではなく）から書込
まれる。副チャンネルのFIFO354は副ビデオ信号に同期
して書込まれるが、読出しは主ビデオ信号に同期して行
われる。主ビデオ信号成分は主ビデオ信号と同期してFI
FO356と358に読込まれ、主ビデオに同期してメモリから
読出される。主チャンネルと副チャンネル間で読出し機
能が切換えられる頻度は、選択された特定の特殊効果の
関係である。
切り詰め形の並置画面のような別の特殊効果の発生
は、線メモリFIFOに対する読出し及び書込みイネーブル
制御信号を操作して行われる。この表示フォーマットの
ための処理が第７図と第８図に示されている。切り詰め
並置表示画面の場合は、副チャンネルの2048×8FIFO354
に対する書込みイネーブル制御信号（WR_EN_AX）は、第
７図に示すように、表示有効線期間の（1/2）＊（5/6）
＝5/12、即ち、約41％（ポスト・スピードアップ（post
speed up）の場合）、または、副チャンネルの有効線
期間の67％（プリ・スピードアップ（pre speed up）の
場合）の間、アクティブとなる。これは、約33％の切り
詰め（約67％が有効画面）及び補間器による5/6の信号
伸張に相当する。第８図の上部に示す主ビデオチャンネ
ルにおいては、910×8FIFO356と358に対する書込みイネ
ーブル制御信号（WR_EN_MN_Y）は、表示有効線期間の
（1/2）＊（4/3）＝0.67、即ち、67％の間、アクティブ
となる。これは、約33％の切り詰め、及び、910×8FIFO
により主チャンネルビデオに対して施される4/3の圧縮
比に相当する。
FIFOの各々において、ビデオデータは、ある特定の時
点で読出されるようにバッファされる。データを各FIFO
から読出すことのできる時間の有効領域は、選んだ表示
フォーマットによって決まる。図示した並置切り詰めモ
ードの例においては、主チャンネルビデオは表示の左半
部に表示されており、副チャンネルビデオは表示の右半
部に表示される。各波形の任意のビデオ部分は、図示の
ように、主及び副チャンネルで異なっている。主チャン
ネルの910×8FIFOの読出しイネーブル制御信号（RD_EN_
MN）は、ビデオバックポーチに直ちに続く有効ビデオの
開始点で始まる表示の表示有効線期間の50％の間、アク
ティブである。副チャンネル読出しイネーブル制御信号
（RD_EN_AX）は、RD_EN_MN信号の立下がりエッジで始ま
り、主チャンネルビデオのフロントポーチの開始点で終
わる表示有効線期間の残りの50％の間、アクティブとさ
れる。書込みイネーブル制御信号は、それぞれのFIFO入
力データ（主または副）と同期しており、一方、読出し
イネーブル制御信号は主チャンネルビデオと同期してい
る。
第１図（ｄ）に示す表示フォーマットは、２つのほぼ
全フィールドの画面を並置フォーマットで表示できるの
で、特に望ましい。この表示は、特にワイドフォーマッ
ト表示比の表示、例えば、16×９に有効でかつ適してい
る。ほとんどのNTSC信号は４×３フォーマットで表わさ
れており、これは、勿論、12×９に相当する。２つの４
×３フォーマット表示比のNTSC画面を、これらの画面を
33％切り詰めるか、または、33％詰め込め、アスペクト
比歪みを導入して、同じ16×９フォーマット表示比の表
示器上に表示することができる。使用者の好みに応じ
て、画面切り詰めとアスペクト比歪みとの比を０％と33
％の両限界間の任意の点に設定できる。例えば、２つの
並置画面を16.7％詰め込み、16.7％切り詰めて表示する
ことができる。
16×９フォーマットの表示比の表示に要する水平表示
時間は４×３フォーマットの表示比の表示の場合と同じ
である。なぜなら、両方共、正規の線の長さが62.5μ秒
だからである。従って、NTSCビデオ信号は、歪みを生じ
させることなく正しいアスペクト比を保持するために
は、4/3倍にスピードアップされねばならない。この4/3
という係数は、２つの表示フォーマットの比、 4/3＝（16/9）／（4/3） として計算される。ビデオ信号をスピードアップするた
めに、この発明の態様に従って可変補間器が用いられ
る。過去においては、入力と出力において異なるクロッ
ク周波数を持つFIFOが、同様の機能の遂行のために用い
られていた。比較のために、２つのNTSC×３フォーマッ
ト表示比信号が１つの４×３フォーマット表示比の表示
器上に表示するとすれば、各画面は50％だけ、歪ませる
か、切り詰めるか、あるいはその両方を組合わせなけれ
ばならない。ワイドスクリーン関係で必要とされるスピ
ードアップに相当するスピードアップは不要である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 サージヤー，テイモシー ウイリアム アメリカ合衆国 インデイアナ州 46260 インデイアナポリス ナシユ ア・ドライブ 8318 (72)発明者 ドテイ，ザ・セカンド，ジエームズ ハ リソン アメリカ合衆国 インデイアナ州 46280 インデイアナポリス ウイロー ミア・ドライブ 11055 (72)発明者 ラナウエター，グレツグ アラン アメリカ合衆国 インデイアナ州 46032 カーメル フランクリン・ブル バード 1936・ビー (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 11/00 - 11/24 H04N 7/00 - 7/015

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】ビデオルミナンスデータを圧縮しあるいは
    伸張するための、第１の線メモリを含む手段と； ビデオクロミナンスデータのための第２の線メモリと； 上記線メモリにデータを書込むため、及び、上記線メモ
    リからデータを読出すためのそれぞれのタイミング信号
    を生成する制御手段と； 上記制御手段に対するものであって、ビデオ圧縮及び伸
    張動作モードを有し、上記圧縮モードでは上記第２の線
    メモリの読出しを上記第１の線メモリの読出しに対して
    遅延させ、上記伸張モードでは上記第１の線メモリの書
    込みを上記第２の線メモリの書込みに対して遅延させ
    る、タイミング遅延回路と； を含むビデオ信号処理装置。
  2. 【請求項２】ビデオルミナンスデータを圧縮しあるいは
    伸張するための、第１の線メモリを含む手段と； ビデオクロミナンスデータのための第２の線メモリと； 上記線メモリにデータを書込むため、及び、上記線メモ
    リからデータを読出すためのそれぞれのタイミング信号
    を生成する制御手段と； 上記制御手段に対するものであって、ビデオ圧縮及び伸
    張動作モードを有し、上記圧縮モードでは上記第２の線
    メモリの読出しを上記第１の線メモリの読出しに対して
    遅延させ、上記伸張モードでは上記第１の線メモリの書
    込みを上記第２の線メモリの書込みに対して遅延させ
    る、タイミング遅延回路と； 上記タイミング遅延の期間をある選択可能な値の範囲に
    わたって制御するための手段と； を含むビデオ信号処理装置。
  3. 【請求項３】ビデオルミナンスデータを圧縮しあるいは
    伸張するための、第１の線メモリを含む手段と； ビデオクロミナンスデータを処理するための第２の線メ
    モリと； 上記第１の線メモリと第２の線メモリにデータを書込
    み、また上記第１の線メモリと第２の線メモリからデー
    タを読出すための各タイミング信号を生成する制御手段
    と； 上記制御手段に対するものであって、ビデオ圧縮及び伸
    張動作モードを有し、上記圧縮モードでは上記第２の線
    メモリの読出しを上記第１の線メモリの読出しに対して
    遅延させ、上記伸張モードでは上記第１の線メモリの書
    込みを上記第２の線メモリの書込みに対して遅延させ
    る、タイミング遅延回路と； を含むビデオ信号処理装置。
  4. 【請求項４】上記線メモリが、互いに独立してイネーブ
    ルされる書込みポートと読出しポートを有する先入れ先
    出し（FIFO）装置である、請求項１または３のビデオ信
    号処理装置。
  5. 【請求項５】上記ビデオルミナンスデータを圧縮及び伸
    張する手段が、さらに、補間手段を含む、請求項１また
    は３のビデオ信号処理装置。
  6. 【請求項６】ビデオ信号処理装置であって、 第１の線メモリと伝播遅延を与える補間手段とを含む、
    上記ビデオ信号処理装置の入力信号及び出力信号として
    遅延不整合を有するビデオルミナンスデータを圧縮及び
    伸張する手段と； 上記ビデオ信号処理装置の入力信号及び出力信号として
    遅延不整合を有するビデオクロミナンスデータ用の第２
    の線メモリと； 上記線メモリにデータを書込むため、及び、上記線メモ
    リからデータを読出すためのそれぞれのタイミング信号
    を生成する制御手段と； 上記制御手段のためのものであって、ビデオ圧縮及び伸
    張動作モードの両方において、上記遅延不整合が上記補
    間手段によって与えられる上記伝播遅延よりも小さい時
    は、上記第２の線メモリの読出しが上記第１の線メモリ
    の読出しに対して遅延されるタイミング遅延回路と； を含むビデオ信号処理装置。
  7. 【請求項７】ビデオ信号処理装置であって、 第１の線メモリと伝播遅延を与える補間手段とを含む、
    上記ビデオ信号処理装置の入力信号及び出力信号として
    遅延不整合を有するビデオルミナンスデータを圧縮及び
    伸張する手段と； 上記ビデオ信号処理装置の入力信号及び出力信号として
    遅延不整合を有するビデオクロミナンスデータ用の第２
    の線メモリと； 上記線メモリにデータを書込むため、及び、上記線メモ
    リからデータを読出すためのそれぞれのタイミング信号
    を生成する制御手段と； 上記制御手段のためのものであって、ビデオ圧縮及び伸
    張動作モードの両方において、上記遅延不整合が上記補
    間手段によって与えられる上記伝播遅延よりも小さい時
    は、上記第２の線メモリの読出しが上記第１の線メモリ
    の読出しに対して遅延されるタイミング遅延回路と； 選択可能な値の範囲にわたって上記タイミング遅延の期
    間を制御するための手段と； を含むビデオ信号処理装置。
  8. 【請求項８】上記線メモリが、互いに独立してイネーブ
    ルされる書込み及び読出しポートを有する先入れ先出し
    （FIFO）装置である、請求項６または７のビデオ信号処
    理装置。
  9. 【請求項９】上記ビデオルミナンスデータを圧縮及び伸
    張する手段が、さらに、補間手段を含む、請求項６また
    は７のビデオ信号処理装置。
  10. 【請求項１０】第１の線メモリを含む、ビデオルミナン
    スデータを圧縮及び伸張する手段と； ビデオクロミナンスデータ用の第２の線メモリと； データを上記線メモリに書込むための、及び、データを
    上記線メモリから読出すためのそれぞれのタイミング信
    号を発生する制御手段と； 上記制御手段のためのタイミング遅延回路であって、ビ
    デオ圧縮のための動作モードと、ビデオ伸張のための２
    つの動作モードの中の少なくとも１つを有するタイミン
    グ遅延回路と； を含むビデオ信号処理装置であって、 上記圧縮動作モードで、上記第２の線メモリの読出しが
    上記第１の線メモリの読出しに対して遅延され； 上記ビデオルミナンスデータを圧縮及び伸張する手段
    が、上記ビデオ信号処理装置の入力信号及び出力信号と
    しての上記ルミナンス及びクロミナンスデータの遅延不
    整合よりも小さい伝播遅延を与える補間手段を含んでい
    る時、上記伸張モードの一方で、上記第１の線メモリの
    書込みが上記第２の線メモリの書込みに対して遅延さ
    れ； 上記ビデオルミナンスデータを圧縮及び伸張する手段
    が、上記ビデオ信号処理装置の入力信号及び出力信号と
    しての上記ルミナンス及びクロミナンスデータの遅延不
    整合よりも大きい伝播遅延を与える補間手段を含んでい
    る時、上記伸張モードの他方で、上記第２の線メモリの
    読出しが上記第２の線メモリの書込みに対して遅延され
    る； ビデオ信号処理装置。
  11. 【請求項１１】第１の線メモリを含む、ビデオルミナン
    スデータを圧縮及び伸張する手段と； ビデオクロミナンスデータ用の第２の線メモリと； データを上記線メモリに書込むための、及び、データを
    上記線メモリから読出すためのそれぞれのタイミング信
    号を発生する制御手段と； 上記制御手段のためのタイミング遅延回路であって、ビ
    デオ圧縮のための動作モードと、ビデオ伸張のための２
    つの動作モードの中の少なくとも１つを有するタイミン
    グ遅延回路と； を含むビデオ信号処理装置であって、 上記圧縮動作モードで、上記第２の線メモリの読出しが
    上記第１の線メモリの読出しに対して遅延され； 上記ビデオルミナンスデータを圧縮及び伸張する手段
    が、上記ビデオ信号処理装置の入力信号及び出力信号と
    しての上記ルミナンス及びクロミナンスデータの遅延不
    整合よりも小さい伝播遅延を与える補間手段を含んでい
    る時、上記伸張モードの一方で、上記第１の線メモリの
    書込みが上記第２の線メモリの書込みに対して遅延さ
    れ； 上記ビデオルミナンスデータを圧縮及び伸張する手段
    が、上記ビデオ信号処理装置の入力信号及び出力信号と
    しての上記ルミナンス及びクロミナンスデータの遅延不
    整合よりも大きい伝播遅延を与える補間手段を含んでい
    る時、上記伸張モードの他方で、上記第２の線メモリの
    読出しが上記第２の線メモリの書込みに対して遅延さ
    れ； さらに、選択可能な値の範囲にわたって、上記タイミン
    グ遅延の期間を制御する手段を含む； ビデオ信号処理装置。
  12. 【請求項１２】上記線メモリが、独立してイネーブルさ
    れる書込み及び読出しポートを有する先入れ先出し（FI
    FO）装置である、請求項10または11のビデオ信号処理装
    置。
JP3510859A 1990-06-01 1991-05-30 ビデオ信号処理装置 Expired - Fee Related JP2780869B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB909012326A GB9012326D0 (en) 1990-06-01 1990-06-01 Wide screen television
GB9012326,6 1990-06-01

Publications (2)

Publication Number Publication Date
JPH05507827A JPH05507827A (ja) 1993-11-04
JP2780869B2 true JP2780869B2 (ja) 1998-07-30

Family

ID=10676970

Family Applications (20)

Application Number Title Priority Date Filing Date
JP51029991A Expired - Fee Related JP3333189B2 (ja) 1990-06-01 1991-05-29 同期化システム
JP51029891A Expired - Lifetime JP3420234B2 (ja) 1990-06-01 1991-05-29 表示システム
JP51065291A Expired - Fee Related JP3333191B2 (ja) 1990-06-01 1991-05-29 ディザリングによる画面解像度の増強
JP51173191A Expired - Lifetime JP3373509B2 (ja) 1990-06-01 1991-05-29 表示システム
JP91510297A Pending JPH05508061A (ja) 1990-06-01 1991-05-29 ビデオ信号制御装置
JP51065091A Expired - Lifetime JP3228420B2 (ja) 1990-06-01 1991-05-29 非対称画面圧縮
JP51121891A Expired - Fee Related JP3145703B2 (ja) 1990-06-01 1991-05-29 ２段補間システム
JP91511219A Pending JPH05507831A (ja) 1990-06-01 1991-05-29 スキューイングディザシーケンス
JP51065191A Expired - Lifetime JP3338048B2 (ja) 1990-06-01 1991-05-29 フィールド形式整合システム
JP51146591A Expired - Lifetime JP3251581B2 (ja) 1990-06-01 1991-05-29 ビデオシステム
JP3510859A Expired - Fee Related JP2780869B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理装置
JP51173891A Expired - Fee Related JP3298876B2 (ja) 1990-06-01 1991-05-30 画面オーバレイ用アスペクト比制御
JP51047591A Expired - Fee Related JP3310667B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理装置
JP51047691A Expired - Fee Related JP3354927B2 (ja) 1990-06-01 1991-05-30 表示システム
JP51122491A Expired - Fee Related JP3247373B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理回路
JP03510477A Expired - Fee Related JP3140774B2 (ja) 1990-06-01 1991-05-30 信号処理システム
JP91511739A Pending JPH05507597A (ja) 1990-06-01 1991-05-30 テレビジョン用垂直ズーム及びパン
JP2001228467A Expired - Lifetime JP3699373B2 (ja) 1990-06-01 2001-07-27 ビデオ表示システム
JP2004320829A Expired - Lifetime JP4227950B2 (ja) 1990-06-01 2004-11-04 ビデオ表示システム
JP2006309408A Pending JP2007129728A (ja) 1990-06-01 2006-11-15 ビデオ表示システム

Family Applications Before (10)

Application Number Title Priority Date Filing Date
JP51029991A Expired - Fee Related JP3333189B2 (ja) 1990-06-01 1991-05-29 同期化システム
JP51029891A Expired - Lifetime JP3420234B2 (ja) 1990-06-01 1991-05-29 表示システム
JP51065291A Expired - Fee Related JP3333191B2 (ja) 1990-06-01 1991-05-29 ディザリングによる画面解像度の増強
JP51173191A Expired - Lifetime JP3373509B2 (ja) 1990-06-01 1991-05-29 表示システム
JP91510297A Pending JPH05508061A (ja) 1990-06-01 1991-05-29 ビデオ信号制御装置
JP51065091A Expired - Lifetime JP3228420B2 (ja) 1990-06-01 1991-05-29 非対称画面圧縮
JP51121891A Expired - Fee Related JP3145703B2 (ja) 1990-06-01 1991-05-29 ２段補間システム
JP91511219A Pending JPH05507831A (ja) 1990-06-01 1991-05-29 スキューイングディザシーケンス
JP51065191A Expired - Lifetime JP3338048B2 (ja) 1990-06-01 1991-05-29 フィールド形式整合システム
JP51146591A Expired - Lifetime JP3251581B2 (ja) 1990-06-01 1991-05-29 ビデオシステム

Family Applications After (9)

Application Number Title Priority Date Filing Date
JP51173891A Expired - Fee Related JP3298876B2 (ja) 1990-06-01 1991-05-30 画面オーバレイ用アスペクト比制御
JP51047591A Expired - Fee Related JP3310667B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理装置
JP51047691A Expired - Fee Related JP3354927B2 (ja) 1990-06-01 1991-05-30 表示システム
JP51122491A Expired - Fee Related JP3247373B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理回路
JP03510477A Expired - Fee Related JP3140774B2 (ja) 1990-06-01 1991-05-30 信号処理システム
JP91511739A Pending JPH05507597A (ja) 1990-06-01 1991-05-30 テレビジョン用垂直ズーム及びパン
JP2001228467A Expired - Lifetime JP3699373B2 (ja) 1990-06-01 2001-07-27 ビデオ表示システム
JP2004320829A Expired - Lifetime JP4227950B2 (ja) 1990-06-01 2004-11-04 ビデオ表示システム
JP2006309408A Pending JP2007129728A (ja) 1990-06-01 2006-11-15 ビデオ表示システム

Country Status (23)

Country Link
US (2) US5285282A (ja)
EP (17) EP0532652B1 (ja)
JP (20) JP3333189B2 (ja)
KR (16) KR100190247B1 (ja)
CN (15) CN1036430C (ja)
AU (15) AU7907391A (ja)
BR (1) BR9106539A (ja)
CA (1) CA2082260C (ja)
DE (19) DE69130892T2 (ja)
ES (12) ES2103814T3 (ja)
FI (1) FI100931B (ja)
GB (2) GB9012326D0 (ja)
HK (1) HK1004588A1 (ja)
HU (2) HUT64662A (ja)
IN (1) IN177990B (ja)
MY (14) MY106666A (ja)
PL (1) PL167644B1 (ja)
PT (13) PT97810B (ja)
RU (1) RU2119187C1 (ja)
SG (11) SG64307A1 (ja)
TR (1) TR25549A (ja)
TW (3) TW223215B (ja)
WO (17) WO1991019393A1 (ja)

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369444A (en) * 1990-06-01 1994-11-29 Thomson Consumer Electronics Field type matching system
US5345270A (en) * 1990-06-01 1994-09-06 Thomson Consumer Electronics, Inc. Managing letterbox signals with logos and closed captions
US5351135A (en) * 1990-06-01 1994-09-27 Thomson Consumer Electronics, Inc. Managing letterbox signals with logos
US5249049A (en) * 1990-06-01 1993-09-28 Thomson Consumer Electronics, Inc. Managing letterbox displays
US5309234A (en) * 1991-05-29 1994-05-03 Thomson Consumer Electronics Adaptive letterbox detector
JPH04365278A (ja) * 1991-06-13 1992-12-17 Matsushita Electric Ind Co Ltd 多画面表示回路
US5414463A (en) * 1991-09-18 1995-05-09 Hitachi, Ltd. Video cameras capable of switching an aspect ratio and view finders for use in the same
JPH05183833A (ja) * 1992-01-07 1993-07-23 Sony Corp 表示装置
US5287188A (en) * 1992-01-07 1994-02-15 Thomson Consumer Electronics, Inc. Horizontal panning for wide screen television
EP0616466B1 (en) * 1992-01-07 2000-06-07 Thomson Consumer Electronics, Inc. Horizontal panning for wide screen television
GB9200281D0 (en) * 1992-01-08 1992-02-26 Thomson Consumer Electronics A pip horizontal panning circuit for wide screen television
TW220024B (ja) * 1992-01-08 1994-02-01 Thomson Consumer Electronics
JPH05236377A (ja) * 1992-02-18 1993-09-10 Sony Corp 映像セレクタ
GB9205614D0 (en) * 1992-03-14 1992-04-29 Innovision Ltd Sample rate converter suitable for converting between digital video formats
JP3435172B2 (ja) * 1992-06-02 2003-08-11 株式会社東芝 テレビジョン信号処理回路
JP2759727B2 (ja) * 1992-04-22 1998-05-28 日本ビクター株式会社 ディスプレイ装置
GB2254977B (en) * 1992-04-23 1996-01-17 Philips Electronics Nv Receiver for letterbox television signals
JPH0638128A (ja) * 1992-06-19 1994-02-10 Sony Corp 映像表示装置
TW234806B (ja) * 1992-07-10 1994-11-21 Thomson Consumer Electronics
US5262864A (en) * 1992-07-10 1993-11-16 Thomson Consumer Electronics, Inc. Frame based vertical panning system
US5294987A (en) * 1992-07-10 1994-03-15 Thomson Consumer Electronics, Inc. Field to field vertical panning system
EP0603535A1 (en) * 1992-11-23 1994-06-29 Thomson Consumer Electronics, Inc. Tuner signal switching apparatus
TW335241U (en) * 1992-11-30 1998-06-21 Thomson Consumer Electronics A video display system
US7168084B1 (en) 1992-12-09 2007-01-23 Sedna Patent Services, Llc Method and apparatus for targeting virtual objects
CA2445187C (en) 1992-12-09 2007-05-01 Discovery Communications, Inc. Set top terminal for cable television delivery systems
US9286294B2 (en) 1992-12-09 2016-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content suggestion engine
US5369341A (en) * 1992-12-11 1994-11-29 Thomson Consumer Electronics, Inc. Vertical retrace with zoom and centered fast retrace
US5614952A (en) 1994-10-11 1997-03-25 Hitachi America, Ltd. Digital video decoder for decoding digital high definition and/or digital standard definition television signals
TW274673B (ja) * 1993-02-10 1996-04-21 Thomson Consumer Electronics
WO1994019911A1 (en) * 1993-02-17 1994-09-01 Thomson Consumer Electronics, Inc. Managing letterbox displays
DE69330467T2 (de) * 1993-02-17 2001-11-08 Thomson Consumer Electronics Adaptive letterbox-detektion
JPH06311449A (ja) * 1993-02-26 1994-11-04 Sony Corp テレビジョン受像機
DE69328824T2 (de) * 1993-03-15 2000-10-19 Thomson Consumer Electronics Horizontale Panoramierung für ein Breitbildschirmfernsehen
GB2308266B (en) * 1993-03-30 1997-08-20 Sony Corp Video signal display apparatus and video signal processing circuit therefor
JPH06292148A (ja) * 1993-03-30 1994-10-18 Sony Corp 倍速映像表示装置
CN1050255C (zh) * 1993-04-03 2000-03-08 汤姆森消费电子有限公司 用于宽屏电视的水平画面摄取系统
CN1051896C (zh) * 1993-04-21 2000-04-26 汤姆森消费电子有限公司 视频显示控制系统
CN1042786C (zh) * 1993-04-21 1999-03-31 汤姆森消费电子有限公司 视频显示控制系统
BE1007167A3 (nl) * 1993-05-13 1995-04-11 Philips Electronics Nv Zendstation voor het uitzenden van een pluraliteit van televisie programma's, en een ontvanger voor het ontvangen daarvan.
US5363143A (en) * 1993-09-03 1994-11-08 Thomson Consumer Electronics, Inc. Side by side picture display with reduced cropping
JP3022713B2 (ja) * 1993-09-30 2000-03-21 日本ビクター株式会社 画像信号処理方法
KR960012492B1 (ko) * 1993-11-03 1996-09-20 엘지전자 주식회사 와이드 티브이 수상기의 수직 위치 가변회로
DE69324690T2 (de) * 1993-11-03 1999-11-11 Sony Wega Produktions Gmbh Videotextempfänger
GB2284329B (en) * 1993-11-26 1997-07-16 Thomson Consumer Electronics Emulation of computer monitor in a wide screen television
JP2554450B2 (ja) * 1993-12-16 1996-11-13 日本テレビ放送網株式会社 フレームシンクロナイザおよびこれを使用した信号切り替え装置
TW312076B (ja) * 1993-12-21 1997-08-01 Thomson Consumer Electronics
JPH07184138A (ja) * 1993-12-24 1995-07-21 Toshiba Corp ２画面映像処理回路
CN1048138C (zh) * 1994-01-12 2000-01-05 汤姆森消费电子有限公司 用于电视接收机的多方式内插滤波器
US5790197A (en) * 1994-01-12 1998-08-04 Thomson Consumer Electronics,. Inc. Multimode interpolation filter as for a TV receiver
JP3351794B2 (ja) * 1994-01-12 2002-12-03 トムソン コンシユーマ エレクトロニクス インコーポレイテツド Ｔｖ受信機用のマルチモード補間フィルタ
TW307971B (ja) * 1994-03-31 1997-06-11 Matsushita Electric Ind Co Ltd
KR100214441B1 (ko) * 1994-04-28 1999-08-02 니시무로 타이죠 레터박스화면 검출장치
EP0697787A3 (de) * 1994-08-20 1996-05-29 Loewe Opta Gmbh Verfahren und Schaltungsanordnung zur Darstellung eines 16:9-Fernsehbildes nach dem PAL-Plus-Verfahren auf dem Bildschirm eines Fernsehempfängers mit einer 16:9-formatigen Bildröhre
DE4432169A1 (de) * 1994-09-09 1996-03-14 Bosch Siemens Hausgeraete Fernsehgerät
US5574508A (en) * 1994-11-02 1996-11-12 Rca Thomson Licensing Corporation Vertical panning for interlaced video
ES2142903T3 (es) * 1994-12-12 2000-05-01 Sony Wega Produktions Gmbh Metodo y aparato para visualizar dos imagenes de video simultaneamente.
EP0737004A1 (en) * 1995-04-05 1996-10-09 Thomson Consumer Electronics, Inc. Field type detector for video signal
GB9508289D0 (en) * 1995-04-24 1995-06-14 Rca Thomson Licensing Corp Deflection circuits for changing display format on wide screen picture tubes
JP3617130B2 (ja) * 1995-07-21 2005-02-02 ソニー株式会社 映像信号処理回路及び画像表示装置
KR100426109B1 (ko) * 1995-08-09 2004-08-16 코닌클리케 필립스 일렉트로닉스 엔.브이. 화상의하단부가이동되는화상디스플레이장치
KR0176825B1 (ko) * 1995-08-16 1999-05-01 구자홍 티브이의 영상 모드 선택 방법 및 그 장치
CA2184121A1 (en) * 1995-08-30 1997-03-01 John R. Reder Sampling analog video signal for secondary images
JPH0993505A (ja) * 1995-09-26 1997-04-04 Toshiba Corp 文字多重デコーダを有するテレビ受信機
JPH0993548A (ja) * 1995-09-27 1997-04-04 Toshiba Corp 文字情報表示機能付きテレビ受信機
JPH09116821A (ja) * 1995-10-18 1997-05-02 Toshiba Corp テレビジョン受像機
FR2742279B1 (fr) * 1995-12-06 1998-01-09 Thomson Multimedia Sa Dispositif de decimation de sequences de donnees numeriques
US6008860A (en) * 1995-12-29 1999-12-28 Thomson Consumer Electronics, Inc. Television system with provisions for displaying an auxiliary image of variable size
JP3575153B2 (ja) * 1996-01-17 2004-10-13 ソニー株式会社 アスペクト比判別回路及び映像モニタ装置
CA2191632A1 (en) * 1996-02-13 1997-08-14 James Lee Combs Video processor for processing two analog composite video signals
CN1065396C (zh) * 1996-02-17 2001-05-02 明碁电脑股份有限公司 宽屏幕电视的屏幕检测系统
JPH09284671A (ja) * 1996-04-18 1997-10-31 Toshiba Corp 走査線変換装置
EP0802671B1 (en) * 1996-04-18 2000-03-01 Matsushita Electric Industrial Co., Ltd. Digital signal processing circuit for a television receiver
JPH09326958A (ja) * 1996-06-05 1997-12-16 Sony Corp 画像処理装置および処理方法
US6367080B1 (en) 1996-08-02 2002-04-02 Sanyo Electric Co., Ltd. Internet information displaying apparatus
KR100206802B1 (ko) * 1996-08-20 1999-07-01 구자홍 텔레비젼수상기의 자동 와이드화면 디스플레이 방법 및 장치
KR100678355B1 (ko) * 1996-09-27 2007-05-14 소니 가부시끼 가이샤 영상표시및제어장치와그의방법
US5854902A (en) * 1996-10-31 1998-12-29 Sensormatic Electronics Corporation Video data capture and formatting in intelligent video information management system
DE19652362A1 (de) * 1996-12-17 1998-06-18 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Kompensation der durch die Verarbeitung von Chrominanz-Signalen entstehenden Luminanzdefekte
JPH1198422A (ja) * 1997-09-19 1999-04-09 Sony Corp 映像信号判別回路
JP3464924B2 (ja) * 1998-03-13 2003-11-10 株式会社東芝 同期制御回路
US6501507B1 (en) * 1998-05-13 2002-12-31 Barth Alan Canfield Multimode interpolation filter as for a TV receiver
GB9817421D0 (en) * 1998-08-11 1998-10-07 Danmere Limited Interactive television control/operating system
CN1096181C (zh) * 1998-08-13 2002-12-11 汤姆森消费电子有限公司 视频显示控制系统
DE19911947C2 (de) * 1999-03-17 2003-04-24 Infineon Technologies Ag Verfahren zur Farbkantenverbesserung bei einer Bildeinblendung
GB2349288B (en) * 1999-04-16 2003-10-22 Quantel Ltd A video editing system
US6791578B1 (en) 2000-05-30 2004-09-14 Apple Computer, Inc. 16:9 aspect ratio and anamorphic image processing
US7181416B2 (en) * 2000-06-08 2007-02-20 Blackstone Corporation Multi-function transaction processing system
US7793326B2 (en) 2001-08-03 2010-09-07 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator
US7908628B2 (en) 2001-08-03 2011-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content coding and formatting
US20030204457A1 (en) * 2002-04-26 2003-10-30 Arias Luis A. Payee account payment system
DE10226071A1 (de) * 2002-06-12 2004-01-08 Fujitsu Siemens Computers Gmbh Verfahren und Vorrichtung zum Darstellen eines digitalisierten Bildes
US20060032911A1 (en) * 2002-10-07 2006-02-16 Arias Luis A Prepaid card issuing system
CN100341325C (zh) * 2003-03-08 2007-10-03 中兴通讯股份有限公司 会议电视系统数字多画面回传的终端名显示的方法
EP2367174B1 (en) 2003-04-28 2015-03-04 Panasonic Corporation Playback apparatus, playback method, recording medium, recording apparatus, recording method for recording a video stream and graphics having decode time stamp with window information over graphics display
JP3968587B2 (ja) * 2004-03-30 2007-08-29 船井電機株式会社 液晶テレビジョン、バックライト制御装置およびバックライト制御方法
CN100385926C (zh) * 2004-03-31 2008-04-30 凌阳科技股份有限公司 具有储存功能的液晶显示系统
JP4537107B2 (ja) * 2004-04-06 2010-09-01 キヤノン株式会社 映像表示装置、映像表示方法、及びコンピュータプログラム
US7113200B2 (en) * 2004-05-21 2006-09-26 Polycom, Inc. Method and system for preparing video communication image for wide screen display
JP4646556B2 (ja) * 2004-06-25 2011-03-09 三洋電機株式会社 ディスプレイ駆動装置
US7427704B2 (en) * 2004-09-09 2008-09-23 Huwaldt David A Stringed instrument fingering guide
CN100584166C (zh) 2005-05-07 2010-01-20 富准精密工业(深圳)有限公司 液冷散热装置
US20070008338A1 (en) * 2005-05-28 2007-01-11 Young-Chan Kim Display system, display apparatus, and method of controlling video source and display apparatus
CN100580765C (zh) * 2005-06-30 2010-01-13 康佳集团股份有限公司 一种图像点阵显示格式变换的方法
US8189108B2 (en) 2005-08-05 2012-05-29 Samsung Electronics Co., Ltd. Apparatus for providing multiple screens and method of dynamically configuring multiple screens
EP1911277A4 (en) * 2005-08-05 2009-10-14 Samsung Electronics Co Ltd APPARATUS FOR OBTAINING MULTIPLE SCREENS AND METHOD FOR DYNAMIC CONFIGURATION OF MULTIPLE SCREENS
ATE472783T1 (de) 2005-11-15 2010-07-15 Nds Ltd Digitales video-zoom-system
WO2007114675A1 (en) * 2006-04-06 2007-10-11 Samsung Electronics Co., Ltd. Apparatus for providing multiple screens and method for dynamic configuration of the same
FR2901947A1 (fr) * 2006-05-30 2007-12-07 Nds Technologies France Soc Pa Procede de gestion de l'affichage d'une video retaillee notamment pour la television haute definition
WO2009079560A1 (en) * 2007-12-17 2009-06-25 Stein Gausereide Real time video inclusion system
CN101483034B (zh) * 2008-02-22 2010-10-13 青岛海信电器股份有限公司 多画面显示方法和装置
JP5096247B2 (ja) * 2008-07-08 2012-12-12 ルネサスエレクトロニクス株式会社 画像処理装置、及び方法
US9218792B2 (en) 2008-12-11 2015-12-22 Nvidia Corporation Variable scaling of image data for aspect ratio conversion
US8508449B2 (en) * 2008-12-18 2013-08-13 Sharp Corporation Adaptive image processing method and apparatus for reduced colour shift in LCDs
RU2510953C2 (ru) * 2009-06-17 2014-04-10 Шарп Кабусики Кайся Сдвиговый регистр, схема управления дисплеем, панель отображения и устройство отображения
CN102460558B (zh) * 2009-06-17 2015-01-21 夏普株式会社 移位寄存器、显示驱动电路、显示面板、显示装置
CN102473392B (zh) * 2009-07-29 2014-05-14 夏普株式会社 图像显示装置和图像显示方法
SG181688A1 (en) 2009-12-18 2012-07-30 Exxonmobil Res & Eng Co Polyalkylene epoxy polyamine additives for fouling mitigation in hydrocarbon refining processes
CN102107040B (zh) * 2009-12-25 2013-05-01 朝日英达科株式会社 导线
KR101682147B1 (ko) * 2010-04-05 2016-12-05 삼성전자주식회사 변환 및 역변환에 기초한 보간 방법 및 장치
US8698958B2 (en) 2010-06-16 2014-04-15 Silicon Image, Inc. Mechanism for memory reduction in picture-in-picture video generation
JP5672862B2 (ja) 2010-08-27 2015-02-18 ソニー株式会社 撮像装置、撮像システム及び撮像方法
RU2452125C1 (ru) * 2011-06-23 2012-05-27 Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" Система обработки изображений
TWI486052B (zh) 2011-07-05 2015-05-21 Realtek Semiconductor Corp 立體影像處理裝置以及立體影像處理方法
CN103686064B (zh) * 2012-08-31 2017-05-03 杭州海康威视数字技术股份有限公司 画面分割显示的方法及客户端
CN104798129B (zh) * 2012-11-27 2018-10-19 索尼公司 显示装置、显示方法和计算机可读介质
US9723216B2 (en) 2014-02-13 2017-08-01 Nvidia Corporation Method and system for generating an image including optically zoomed and digitally zoomed regions
CN105389776B (zh) 2014-09-02 2019-05-03 辉达公司 图像缩放技术
CN107454283B (zh) * 2016-06-01 2020-12-01 联发科技股份有限公司 视频信号输出系统与方法
CN106162262A (zh) * 2016-07-28 2016-11-23 王晓光 视频广告接收侧的接收方法及系统
US11229135B2 (en) 2019-04-01 2022-01-18 Dell Products L.P. Multiple function chassis mid-channel
CN111179883B (zh) * 2020-01-03 2022-06-03 云谷（固安）科技有限公司 图像显示方法和装置、移动终端、计算机设备、存储介质

Family Cites Families (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE490074A (ja) * 1948-07-09
AT303141B (de) * 1970-01-20 1972-11-10 Siemens Ag Anordnung zum Auswerten bestimmter Bildteile
US3624289A (en) * 1970-08-26 1971-11-30 Data Plex Systems Apparatus for blanking portion of fields of television video signals
US3878327A (en) * 1973-10-17 1975-04-15 Westinghouse Electric Corp Television system for improving reading skills
US4079413A (en) * 1975-07-29 1978-03-14 Kabushiki Kaisha Daini Seikosha Portable electronic timepiece with selective display of time signal and television image
JPS5329019A (en) * 1976-08-30 1978-03-17 Toshiba Corp Color relevision receiver set
JPS6011875B2 (ja) * 1977-08-17 1985-03-28 日本電気株式会社 クロマキ−トラツキング装置
US4259690A (en) * 1977-10-06 1981-03-31 Sharp Kabushiki Kaisha Multi-picture tuning scheme of television receiver
US4266242A (en) * 1978-03-21 1981-05-05 Vital Industries, Inc. Television special effects arrangement
DK149779A (da) * 1978-04-12 1979-10-13 Data Recall Ltd Styreapparat til brug ved fremvisning af videosignaler
US4356511A (en) * 1978-05-23 1982-10-26 Sony Corporation Digital soft-edge video special effects generator
US4249213A (en) * 1978-09-14 1981-02-03 Hitachi, Ltd. Picture-in-picture television receiver
SE411007B (sv) * 1979-03-30 1979-11-19 Globe Computers Ab Forfarande och anordning for synkronisering av ett digitalt minne med ett befintligt tv-system
JPS5853791Y2 (ja) * 1979-05-08 1983-12-07 ソニー株式会社 画像デイスプレイ装置
US4282546A (en) * 1979-11-28 1981-08-04 Rca Corporation Television image size altering apparatus
GB2073536B (en) * 1980-04-09 1984-06-06 British Broadcasting Corp Television signal processing
US4399462A (en) * 1981-01-30 1983-08-16 Fairchild-Weston Systems Inc. Video split screen technique
JPS57208772A (en) * 1981-06-18 1982-12-21 Sony Corp Television receiver
US4460890A (en) * 1982-01-21 1984-07-17 Sony Corporation Direct digital to digital sampling rate conversion, method and apparatus
DE3233288A1 (de) * 1982-09-08 1984-03-08 Robert Bosch Gmbh, 7000 Stuttgart System zur zeitlichen kompression und/oder expansion von elektrischen signalen
US4651195A (en) * 1983-04-04 1987-03-17 Robot Research, Inc. Monochrome-compatible color slow scan television system
US4556900A (en) * 1983-05-25 1985-12-03 Rca Corporation Scaling device as for quantized B-Y signal
US4524447A (en) * 1983-05-25 1985-06-18 Rca Corporation Digital signal processing apparatus having digital dither
US4556906A (en) * 1983-11-15 1985-12-03 Rca Corporation Kinescope blanking scheme for wide-aspect ratio television
JPS60160780A (ja) * 1984-01-31 1985-08-22 Nec Corp 特殊効果用画像記憶装置
US4622577A (en) * 1984-02-03 1986-11-11 Rca Corporation Decoder for extracting a 4:3 aspect ratio signal from a high definition television signal
JPS60180383A (ja) * 1984-02-28 1985-09-14 Matsushita Electric Ind Co Ltd テレビジヨン受像機
GB2158318A (en) * 1984-04-26 1985-11-06 Philips Electronic Associated Fading circuit for video signals
GB2160051A (en) * 1984-04-26 1985-12-11 Philips Electronic Associated Video signal processing arrangement
US4707742A (en) * 1984-04-26 1987-11-17 U.S. Philips Corporation Video signal processing arrangement
US4573080A (en) * 1984-06-28 1986-02-25 Rca Corporation Progressive scan television receiver with adaptive memory addressing
GB2164518B (en) * 1984-09-14 1987-12-02 Philips Electronic Associated Rotating television pictures
JPH0712206B2 (ja) * 1984-10-01 1995-02-08 日本放送協会 映像信号処理用基本装置
JPH0646783B2 (ja) * 1984-10-15 1994-06-15 ソニー株式会社 マルチ走査形テレビジヨン受像機
US4594726A (en) * 1984-11-29 1986-06-10 Rca Corporation Dedithering circuitry in digital TV receiver
US4796086A (en) * 1984-11-30 1989-01-03 Fuji Photo Film Co., Ltd. Method for converting color picture signals
NL8403929A (nl) * 1984-12-24 1986-07-16 Philips Nv Kleurentelevisietransmissie- respektievelijk informatieopslagsysteem met tijdmultiplexkodering en daartoe geschikte informatiegever en -ontvanger.
JPS61193580A (ja) * 1985-02-21 1986-08-28 Hitachi Ltd ２画面テレビジヨン受像機
US4651208A (en) * 1985-03-18 1987-03-17 Scientific Atlanta, Inc. Compatibility of widescreen and non-widescreen television transmissions
US4656515A (en) * 1985-03-25 1987-04-07 Rca Corporation Horizontal compression of pixels in a reduced-size video image utilizing cooperating subsampling and display rates
US4656516A (en) * 1985-03-25 1987-04-07 Rca Corporation Vertical subsampling and memory synchronization system for a picture within a picture television receiver
US4654695A (en) * 1985-03-25 1987-03-31 Rca Corporation Apparatus for reducing the resolution of video samples by truncating the most significant bits
US4652908A (en) * 1985-03-25 1987-03-24 Rca Corporation Filtering system for processing a reduced-resolution video image
US4670784A (en) * 1985-04-15 1987-06-02 Cbs, Inc. Methods for coping with non-uniform phosphor aging in dual mode television receivers
GB2179828B (en) * 1985-08-14 1989-08-02 Rca Corp Selectable raster size for video display
US4763194A (en) * 1985-08-14 1988-08-09 Rca Licensing Corporation Selectable raster size for video display
JPS6239762A (ja) * 1985-08-16 1987-02-20 Nippon Mining Co Ltd 管状体の超音波探傷方法
US4729012A (en) * 1985-08-30 1988-03-01 Rca Corporation Dual mode television receiver for displaying wide screen and standard aspect ratio video signals
US4758893A (en) * 1985-09-23 1988-07-19 Quanticon Inc. Cinematic dithering for television systems
US4760455A (en) * 1985-11-29 1988-07-26 Canon Kabushiki Kaisha Picture output device
CA1256984A (en) * 1985-12-28 1989-07-04 Kunio Hakamada Television receiver
GB8602644D0 (en) 1986-02-04 1986-03-12 British Broadcasting Corp Video systems
DE3663875D1 (en) * 1986-03-08 1989-07-13 Ant Nachrichtentech Motion compensating field interpolation method using a hierarchically structured displacement estimator
JPH07113821B2 (ja) * 1986-04-21 1995-12-06 日本テキサス・インスツルメンツ株式会社 半導体記憶装置
JPS62263780A (ja) * 1986-05-09 1987-11-16 Matsushita Electric Ind Co Ltd 高品位テレビジヨン受信装置
JPS62263781A (ja) * 1986-05-09 1987-11-16 Matsushita Electric Ind Co Ltd 高品位テレビジヨン受信装置
DE3787923T2 (de) * 1986-05-12 1994-05-26 Hitachi Ltd Bildverarbeitungssystem.
FR2599201A1 (fr) * 1986-05-23 1987-11-27 Trt Telecom Radio Electr Dispositif de codage a modulation differentielle par impulsions codees, dispositif de decodage associe et systeme de transmission comportant au moins un tel dispositif de codage ou de decodage
US4768093A (en) * 1986-06-05 1988-08-30 North American Philips Corporation Vertical pre-filter for pip television receivers
US4746981A (en) * 1986-06-16 1988-05-24 Imtech International, Inc. Multiple screen digital video display
JPH0797838B2 (ja) * 1986-09-30 1995-10-18 キヤノン株式会社 撮像装置
US4743970A (en) * 1986-10-20 1988-05-10 The Grass Valley Group, Inc. Picture transformation memory
US4689681A (en) * 1986-10-24 1987-08-25 The Grass Valley Group, Inc. Television special effects system
JPS63146672A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd テレビジヨン受信装置
JPS63146671A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd テレビジヨン受像機
US4761587A (en) * 1986-12-17 1988-08-02 Rca Licensing Corporation Multiple frequency horizontal oscillator for video apparatus
JPH0824355B2 (ja) * 1987-01-27 1996-03-06 松下電器産業株式会社 テレビジヨン受信装置
GB8701770D0 (en) * 1987-01-27 1987-03-04 Thorn Emi Home Electron Video processing
JP2506718B2 (ja) * 1987-02-06 1996-06-12 松下電器産業株式会社 テレビジヨン受像機
JPS63282790A (ja) * 1987-02-14 1988-11-18 株式会社リコー 表示制御装置
US4724487A (en) * 1987-02-17 1988-02-09 Rca Corporation Interlace inversion detector for a picture-in-picture video signal generator
US4991014A (en) * 1987-02-20 1991-02-05 Nec Corporation Key signal producing apparatus for video picture composition
US4839728A (en) * 1987-03-23 1989-06-13 Rca Licensing Corporation Picture-in-picture video signal generator
EP0285902A3 (de) * 1987-04-07 1990-10-10 Siemens Aktiengesellschaft Verfahren zur Datenreduktion digitaler Bildsequenzen
US5005080A (en) * 1987-05-15 1991-04-02 Pioneer Electronic Corporation Method and apparatus of image processing
US4769705A (en) * 1987-06-30 1988-09-06 Rca Licensing Corporation Deflection synchronizing apparatus
DE3722172A1 (de) * 1987-07-04 1989-01-12 Thomson Brandt Gmbh Verfahren und vorrichtung zur ausschnittvergroesserung eines fernsehbildes
JPS6429178A (en) * 1987-07-24 1989-01-31 Matsushita Electric Ind Co Ltd Image display device
JP2595551B2 (ja) * 1987-08-14 1997-04-02 ソニー株式会社 画像信号処理装置
DE3728444A1 (de) * 1987-08-26 1989-03-09 Thomson Brandt Gmbh Verfahren und schaltungsanordnung zur verbesserung der aufloesung von digitalen signalen
GB8722394D0 (en) * 1987-09-23 1987-10-28 British Telecomm Video coder
US4766355A (en) * 1987-09-25 1988-08-23 Zenith Electronics Corporation Automatic vertical size control
US4821086A (en) * 1987-10-28 1989-04-11 Rca Licensing Corporation TV receiver having in-memory switching signal
US4831447A (en) * 1987-11-16 1989-05-16 The Grass Valley Group, Inc. Method and apparatus for anti-aliasing an image boundary during video special effects
KR930006455B1 (ko) * 1987-11-30 1993-07-16 니뽄 덴끼 가부시끼가이샤 화상 신호 발생 장치
JPH01157181A (ja) * 1987-12-14 1989-06-20 Matsushita Electric Ind Co Ltd 高品位テレビジョン受信装置
JP2578852B2 (ja) * 1987-12-14 1997-02-05 松下電器産業株式会社 高品位テレビジョン受信装置
JPH01157182A (ja) * 1987-12-14 1989-06-20 Matsushita Electric Ind Co Ltd 高品位テレビジョン受信装置
JPH01205688A (ja) * 1988-02-10 1989-08-18 Nec Corp テレビ受像機
JPH01221067A (ja) * 1988-02-29 1989-09-04 Sony Corp 画像表示装置
JPH01248879A (ja) * 1988-03-30 1989-10-04 Toshiba Corp アドレス制御回路
JP2829962B2 (ja) * 1988-04-28 1998-12-02 松下電器産業株式会社 テレビジョン受像機
US4903269A (en) * 1988-05-16 1990-02-20 General Electric Company Error detector for encoded digital signals
US4829378A (en) * 1988-06-09 1989-05-09 Bell Communications Research, Inc. Sub-band coding of images with low computational complexity
US4910585A (en) * 1988-06-29 1990-03-20 General Electric Company Frequency selective video signal intraframe processor
JPH0216881A (ja) * 1988-07-05 1990-01-19 Sony Corp スーパーインポーズ装置
KR950010887B1 (en) * 1988-07-08 1995-09-25 Samsung Electronics Co Ltd Multi-screen producting image control circuit
NL8801802A (nl) * 1988-07-15 1990-02-01 Philips Nv Videosignaalverwerkingsschakeling.
JPH0813126B2 (ja) * 1988-08-12 1996-02-07 沖電気工業株式会社 画像通信装置
US4916525A (en) * 1988-08-29 1990-04-10 Hughes Aircraft Company High definition TV system
US4984078A (en) * 1988-09-02 1991-01-08 North American Philips Corporation Single channel NTSC compatible EDTV system
US4941045A (en) * 1988-10-11 1990-07-10 Scientific-Atlanta, Inc. Method and apparatus for improving vertical definition of a television signal by scan conversion
JPH02132980A (ja) * 1988-11-14 1990-05-22 Sony Corp Ｔｖ受像機
JPH02137585A (ja) * 1988-11-18 1990-05-25 Sony Corp テレビジョン受像機
US4984081A (en) * 1989-01-24 1991-01-08 Matsushita Electric Industrial Co., Ltd. Apparatus for receiving and selecting high-definition television (HDTV) signals and standard television (NTSC) signals
GB2231460B (en) * 1989-05-04 1993-06-30 Sony Corp Spatial interpolation of digital video signals
US5008752A (en) * 1989-06-16 1991-04-16 Eastman Kodak Company Digital image interpolator with multiple interpolation algorithms
US4992874A (en) * 1989-07-03 1991-02-12 Rca Licensing Corporation Method and apparatus for correcting timing errors as for a multi-picture display
US4987493A (en) * 1989-08-01 1991-01-22 Rca Licensing Corporation Memory efficient interlace apparatus and method as for a picture in a picture display
HU217387B (hu) * 1989-08-23 2000-01-28 Thomson Consumer Electronics Inc. Elrendezés konvergáltatás vezérlésére különböző, függőleges formátumú kijelzések létrehozásánál, és képernyős megjelenítőkészülék
US5027078A (en) * 1989-10-10 1991-06-25 Xerox Corporation Unscreening of stored digital halftone images by logic filtering
US4965668A (en) * 1989-11-09 1990-10-23 The Grass Valley Group, Inc. Adaptive rounder for video signals
US5027212A (en) * 1989-12-06 1991-06-25 Videologic Limited Computer based video/graphics display system
US5021887A (en) * 1989-12-13 1991-06-04 Samsung Electronics Co., Ltd. Method and circuit for composing still image of picture-in-picture
US5018090A (en) * 1990-03-13 1991-05-21 Rca Licensing Corporation Digital interpolation circuitry

Also Published As

Publication number Publication date
JP3310667B2 (ja) 2002-08-05
EP0532635A1 (en) 1993-03-24
EP0532667B1 (en) 1997-08-06
PT97808B (pt) 1998-12-31
AU7907391A (en) 1991-12-31
TR25549A (tr) 1993-05-01
CN1057140A (zh) 1991-12-18
DE69126665D1 (de) 1997-07-31
DE69130610D1 (de) 1999-01-21
CN1057138A (zh) 1991-12-18
DE69128784T2 (de) 1998-05-14
CN1034544C (zh) 1997-04-09
PT97811B (pt) 1999-05-31
EP1130909A2 (en) 2001-09-05
KR100195363B1 (ko) 1999-06-15
SG55018A1 (en) 1998-12-21
DE69132822D1 (de) 2002-01-03
MY106812A (en) 1995-07-31
HU225277B1 (en) 2006-08-28
WO1991019378A1 (en) 1991-12-12
RU2119187C1 (ru) 1998-09-20
TW223215B (ja) 1994-05-01
MY111161A (en) 1999-09-30
PT97816B (pt) 1998-12-31
KR930701061A (ko) 1993-03-16
AU8185891A (en) 1991-12-31
ES2134196T3 (es) 1999-10-01
JPH05508522A (ja) 1993-11-25
DE69132822T2 (de) 2002-04-11
KR100195364B1 (ko) 1999-06-15
DE69125834D1 (de) 1997-05-28
EP0831645B1 (en) 2000-08-16
SG80522A1 (en) 2001-05-22
CN1052601C (zh) 2000-05-17
JP3333191B2 (ja) 2002-10-07
CN1057372A (zh) 1991-12-25
JP3354927B2 (ja) 2002-12-09
DE4191166C2 (de) 2002-07-18
DE69132349D1 (de) 2000-09-07
JP3333189B2 (ja) 2002-10-07
PT102241B (pt) 2003-07-31
MY106517A (en) 1995-06-30
DE69127193D1 (de) 1997-09-11
PT97818B (pt) 1998-12-31
JPH05507597A (ja) 1993-10-28
MY105289A (en) 1994-09-30
DE4191157T1 (de) 1993-10-07
EP0533748B1 (en) 2001-11-21
PT97809B (pt) 1998-12-31
US5289284A (en) 1994-02-22
EP0532652B1 (en) 1999-02-10
EP0532615B1 (en) 2000-08-02
JP2002125171A (ja) 2002-04-26
KR100195590B1 (ko) 1999-06-15
EP0532592A4 (ja) 1994-01-05
SG63585A1 (en) 1999-03-30
TW243575B (ja) 1995-03-21
JPH05507822A (ja) 1993-11-04
EP0532615A1 (en) 1993-03-24
JPH05508061A (ja) 1993-11-11
JP3251581B2 (ja) 2002-01-28
JP3420234B2 (ja) 2003-06-23
EP0532665A1 (en) 1993-03-24
ES2103814T3 (es) 1997-10-01
EP0532653A1 (en) 1993-03-24
IN177990B (ja) 1997-03-01
MY106670A (en) 1995-07-31
WO1991019399A1 (en) 1991-12-12
WO1991019394A1 (en) 1991-12-12
CN1057150A (zh) 1991-12-18
MY115270A (en) 2003-05-31
WO1991019397A1 (en) 1991-12-12
BR9106539A (pt) 1993-05-25
KR100190247B1 (ko) 1999-06-15
KR100195357B1 (ko) 1999-06-15
FI925436A0 (fi) 1992-11-30
PT97816A (pt) 1993-06-30
KR100195358B1 (ko) 1999-06-15
JP3298876B2 (ja) 2002-07-08
MY110220A (en) 1998-03-31
DE69132376D1 (de) 2000-09-21
EP0532592B1 (en) 1998-01-21
CN1057146A (zh) 1991-12-18
EP0532592A1 (en) 1993-03-24
AU8064391A (en) 1991-12-31
HU9203768D0 (en) 1993-04-28
PL167644B1 (pl) 1995-10-31
PT97817A (pt) 1993-08-31
SG82550A1 (en) 2001-08-21
KR100195361B1 (ko) 1999-06-15
EP0533748A4 (en) 1993-11-24
WO1991019393A1 (en) 1991-12-12
AU8083991A (en) 1991-12-31
DE69128784D1 (de) 1998-02-26
EP0532583B1 (en) 1998-07-15
JP3699373B2 (ja) 2005-09-28
WO1991019380A1 (en) 1991-12-12
EP0532653A4 (en) 1993-11-24
EP0532583A1 (en) 1993-03-24
JPH05507823A (ja) 1993-11-04
KR100195362B1 (ko) 1999-06-15
US5285282A (en) 1994-02-08
JP3145703B2 (ja) 2001-03-12
DE69127194D1 (de) 1997-09-11
WO1991019386A1 (en) 1991-12-12
PT102241A (pt) 2000-07-31
DE69132349T2 (de) 2000-12-28
EP0532682B1 (en) 1997-10-08
AU8211591A (en) 1991-12-31
JPH05507593A (ja) 1993-10-28
ES2151217T3 (es) 2000-12-16
DE69127286T2 (de) 1998-01-02
JP2005130515A (ja) 2005-05-19
CN1057144A (zh) 1991-12-18
DE69127194T2 (de) 1997-12-18
FI100931B (fi) 1998-03-13
KR100202157B1 (ko) 1999-06-15
DE69130892T2 (de) 1999-07-01
EP0532672B1 (en) 1998-12-09
EP0532615A4 (en) 1993-11-24
CA2082260C (en) 2002-01-22
WO1991019384A1 (en) 1991-12-12
PT97810B (pt) 1998-12-31
SG91239A1 (en) 2002-09-17
HUT64662A (en) 1994-01-28
DE69125936T2 (de) 1997-08-21
MY110244A (en) 1998-03-31
CN1036430C (zh) 1997-11-12
JP3373509B2 (ja) 2003-02-04
SG75762A1 (en) 2000-10-24
DE69131501D1 (de) 1999-09-09
AU7909591A (en) 1991-12-31
EP0532635A4 (en) 1993-12-22
GB9223471D0 (en) 1993-01-13
EP0533738B1 (en) 1997-08-13
CA2082260A1 (en) 1991-12-02
KR930701064A (ko) 1993-03-16
PT97812B (pt) 1998-12-31
JP3247373B2 (ja) 2002-01-15
PT97819B (pt) 1998-12-31
JP3338048B2 (ja) 2002-10-28
DE69127193T2 (de) 1997-12-18
KR100195359B1 (ko) 1999-06-15
ES2165841T3 (es) 2002-04-01
JPH05507830A (ja) 1993-11-04
DE4191157C2 (de) 1996-06-13
KR100191409B1 (en) 1999-06-15
DE69127897D1 (de) 1997-11-13
ES2100232T3 (es) 1997-06-16
JPH06502748A (ja) 1994-03-24
EP0532665A4 (en) 1993-11-24
GB2259830A (en) 1993-03-24
CN1057139A (zh) 1991-12-18
GB2259830B (en) 1994-11-16
EP0540548A4 (en) 1993-11-24
EP0532652A1 (en) 1993-03-24
CN1034465C (zh) 1997-04-02
KR100195591B1 (ko) 1999-06-15
PT97815B (pt) 1998-12-31
DE69131501T2 (de) 1999-11-18
AU8084591A (en) 1991-12-31
WO1991019400A1 (en) 1991-12-12
EP0532676A1 (en) 1993-03-24
DE69125834T2 (de) 1997-07-31
EP0532667A1 (en) 1993-03-24
DE69125936D1 (de) 1997-06-05
WO1991019387A1 (en) 1991-12-12
JPH05507832A (ja) 1993-11-04
EP0532711A4 (en) 1993-12-15
PT97812A (pt) 1993-06-30
DE69127286D1 (de) 1997-09-18
SG64307A1 (en) 1999-04-27
AU8059091A (en) 1991-12-31
WO1991019398A1 (en) 1991-12-12
JP2007129728A (ja) 2007-05-24
GB9012326D0 (en) 1990-07-18
CN1057141A (zh) 1991-12-18
CN1057149A (zh) 1991-12-18
AU8087191A (en) 1991-12-31
WO1991019381A1 (en) 1991-12-12
CN1057143A (zh) 1991-12-18
EP0540548B1 (en) 1997-04-23
EP0533738A4 (en) 1993-12-01
CN1057142A (zh) 1991-12-18
DE69130610T2 (de) 1999-05-06
EP1130909A3 (en) 2001-10-24
HK1004588A1 (en) 1998-11-27
EP0532711A1 (en) 1993-03-24
MY107482A (en) 1995-12-31
EP0540548A1 (en) 1993-05-12
EP0532682A4 (en) 1993-12-01
SG79895A1 (en) 2001-04-17
CN1057373A (zh) 1991-12-25
EP0532635B1 (en) 1997-08-06
WO1991019395A1 (en) 1991-12-12
EP0532672A1 (en) 1993-03-24
EP0533748A1 (en) 1993-03-31
CN1034466C (zh) 1997-04-02
DE69129806T2 (de) 1998-11-19
KR100195588B1 (ko) 1999-06-15
WO1991019388A1 (en) 1991-12-12
DE69132376T2 (de) 2001-02-01
JP3228420B2 (ja) 2001-11-12
KR100195589B1 (ko) 1999-06-15
SG96156A1 (en) 2003-05-23
SG81864A1 (en) 2001-07-24
KR100195360B1 (en) 1999-06-15
PT97814B (pt) 1998-12-31
AU7983391A (en) 1991-12-31
ES2148152T3 (es) 2000-10-16
DE69130892D1 (de) 1999-03-25
CN1041879C (zh) 1999-01-27
DE4191166T (ja) 1993-04-01
PT97818A (pt) 1993-06-30
WO1991019385A1 (en) 1991-12-12
ES2106082T3 (es) 1997-11-01
AU8072591A (en) 1991-12-31
ES2124703T3 (es) 1999-02-16
PT97808A (pt) 1993-06-30
JP4227950B2 (ja) 2009-02-18
PT97810A (pt) 1993-08-31
EP0532672A4 (en) 1993-12-22
JPH05508065A (ja) 1993-11-11
JPH05507831A (ja) 1993-11-04
SG64872A1 (en) 1999-05-25
MY106821A (en) 1995-07-31
EP0532665B1 (en) 1997-05-02
MY106816A (en) 1995-07-31
AU8186091A (en) 1991-12-31
JPH05507595A (ja) 1993-10-28
PT97813B (pt) 1998-12-31
EP0532676B1 (en) 1999-08-04
MY108640A (en) 1996-10-31
CN1034545C (zh) 1997-04-09
CN1057148A (zh) 1991-12-18
CN1052600C (zh) 2000-05-17
EP0532676A4 (en) 1993-11-24
KR0183367B1 (ko) 1999-05-01
WO1991019379A1 (en) 1991-12-12
ES2118085T3 (es) 1998-09-16
JP3140774B2 (ja) 2001-03-05
JPH05507825A (ja) 1993-11-04
EP0533738A1 (en) 1993-03-31
CN1034460C (zh) 1997-04-02
WO1991019390A1 (en) 1991-12-12
CN1041878C (zh) 1999-01-27
EP0532653B1 (en) 1997-06-25
ES2128319T3 (es) 1999-05-16
AU8076891A (en) 1991-12-31
FI925436A (fi) 1992-11-30
DE69129806D1 (de) 1998-08-20
CN1034462C (zh) 1997-04-02
PT97815A (pt) 1993-08-31
PT97819A (pt) 1993-06-30
JPH05508521A (ja) 1993-11-25
AU7960791A (en) 1991-12-31
CN1039372C (zh) 1998-07-29
PT97813A (pt) 1993-06-30
PT97814A (pt) 1993-06-30
EP0831645A1 (en) 1998-03-25
DE69127897T2 (de) 1998-03-05
PT97809A (pt) 1993-06-30
EP0532667A4 (en) 1993-12-22
CN1053310C (zh) 2000-06-07
ES2108046T3 (es) 1997-12-16
AU7996791A (en) 1991-12-31
JPH05507824A (ja) 1993-11-04
PT97811A (pt) 1993-08-31
JPH05507827A (ja) 1993-11-04
EP0532583A4 (en) 1993-11-24
EP0532682A1 (en) 1993-03-24
PT97817B (pt) 1998-12-31
TW252257B (ja) 1995-07-21
MY107487A (en) 1995-12-30
DE69126665T2 (de) 1997-12-11
ES2106083T3 (es) 1997-11-01
CN1034461C (zh) 1997-04-02
CN1057560A (zh) 1992-01-01
MY106666A (en) 1995-07-31
CN1057147A (zh) 1991-12-18
JPH05507596A (ja) 1993-10-28

Similar Documents

Publication Publication Date Title
JP2780869B2 (ja) ビデオ信号処理装置
JP3394060B2 (ja) 水平パンシステム
US5420643A (en) Chrominance processing system for compressing and expanding video data
US5434625A (en) Formatting television pictures for side by side display
US5345272A (en) Delay matching for video data during expansion and compression
US5287189A (en) Displaying an interlaced video signal with a noninterlaced video signal
US5365278A (en) Side by side television pictures
EP0616466A1 (en) Horizontal panning for wide screen television
US5287188A (en) Horizontal panning for wide screen television
JP3576383B2 (ja) ビデオ表示制御装置
JP3240210B2 (ja) ビデオシステム
KR100209849B1 (ko) 와이드 스크린 텔레비젼용 수평 패닝 장치

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees