JPH05507593A - 同期化システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 書込み／読出しポインタ制御を有する フィールド同期システム この発明は非同期ビデオ信号のための多画面表示を宵するテレビジョンの分野に 関し、特に、ワイド表示フォーマット比のスクリーンを有する上記のようなテレ ビジョンに関するものである。今日のテレビジョンのほとんどのものは、水平な 幅対垂直の高さが４．３のフォーマット表示比を持っている。ワイドフォーマッ ト表示比は映画の表示フォーマット比、例えば１６．９により近く対応する。こ の発明は直視型テレビジョン及び投写型テレビジョンの両方に適用可能である。

４：３、しばしば４Ｘ３とも称するフォーマット表示比を持つテレビジョンは、 単一のビデオ信号源と複数のビデオ信号源を表示する方法に限界がある。実験的 なものを除いて、商業放送局のテレビジョン信号の伝送は４×３のフォーマット の表示比で放送される。多くの視聴者は、４×３表示フォーマットは、映画に関 係するより広いフォーマット表示比よりも良くないと考える。ワイドフォーマッ ト表示比のテレビジョンは、より心地よい表示を行うだけでなく、ワイド表示フ ォーマットの信号源を対応するワイド表示フォーマットで表示することができる 。映画は、切り詰められたり、歪められたりすることなく、映画のように見える 。ビデオ源は、例えばテレシネ装置によってフィルムからビデオに変換される場 合、あるいは、テレビジョンのプロセッサによっても、切り詰める必要がない。

そのようなアーティファクトとは耐えられないほど顕著特表千５−５０７５９３ 　（３） 画面の底部でスクランブルされてしまう。このプリセツション周波数は、消責者 電子製品関係では起こる可能性第２のビデオ信号（これは必要に応じてサブサン プルされる）は、第２の線周波数成分と同期して、フィールドば、主信号ではな く副信号にロックされた６４０ｆｇクロツクを用いて、２０４８ｘ　８　Ｆ　ｒ 　Ｆ　Ｏに書込まれる。ＦＩＦＯは、主ビデオチャンネルの水平同期成分にロッ クされた、例えば、１０２４　ｆ　Ｈの表示器クロック周波数で読出される。独 立した読出しポートクロックと書込みボートクロックを持った複数線メモリ（Ｆ 　ｒ　ＦＯ）を用いることにより、第１の周波数でオーソゴナルにサンプリング されたデータを第２の周波数です−ソゴナルに表示することが可能となる。副チ ヤンネル用に非同期ＦＩＦＯを用いても、ビデオ同期化に関する問題の全てが解 決されるわけではない。副チャンネルＦＩＦＯからのデータ読出し及び書込みは 非同期的なので、読出し／書込みポインタが衝突する可能性がある。読出し／書 込みポインタの衝突は、前に既に読出された古いデータが新しく書込まれたデー タで置換えられてしまう前に読出しイネーブル信号が受信された時に起きる。ま た、飛越し走査の完全性も保持されねばならない。

副チャンネルＦＩＦＯで読出し／書込みポインタの衝突が生じないようにするた めには、まず、充分におおきなメモリを選択しなければならない。３３％だけ切 り詰められた通常のフォーマット表示比ビデオを表示するために２０４８Ｘ　８ のサイズを有する副ＦＩＦＯは、例えば、８２％有効線期間に基づいて、５．９ 本分のビデオデータを記憶できる。この発明の構成では、フィールド当たり線２ 本より大きなプリセツションは起きる可能性は少ないと認識している。従って、 副チヤンネル用の５本線ＰＩＦＯの設計基準は読出し／書込みポインタ衝突を防 止するに充分なものとすることができる。

主信号と副信号が非同期なので、読出しポインタがリセットされる時に書込みポ インタが正確にはどこにあるかという点に関して、幾分か不明確さがある。書込 みポインタが少なくとも２本の線だけ茨出しポインタに先行していることはわか っている。しかし、副チャンネル水平周期の周波数が主チヤンネル水平同期の周 波数より高いと、書込みポインタは２番目の線よりも前に進んでしまうであろう 。ブリセッシうン周波数がフィールド当たり線２本分より小さい別の信号につい ては、書込みポインタが進むであろう量は、例えば、１０バイトとなろう。

このようにして、ポインタの衝突が、プリセツション周波数がフィールド当たり ２本の線より低い全ての信号について、防止できる。副チャンネルＦＩＦＯは、 適切にタイミングをとった読出し及び書込みリセット信号により、５本の線分に 分割できる。この構想においては、読出しポインタと書込みポインタは、互いに 少なくとも２本線分離れて、各表示フィールドの開始点で初期化される。

ＦＩＦＯが完全に５本線分の長さがないと、システムは、書込みポインタから読 出ポインタまでのメモリ距離を犠牲にすることになる。これは、互いに異なる詰 め込み（ｓｑｕｅｅｘｅ）モードの場合である。１６％の詰め込みが行われる場 合は、実際のＦＩＦＯの長さは、４．７本分の長さである。従って、書込みポイ ンタが続出しポインタに追いつく場合は、フィールドの開始点では、ポインタ間 にまだ少なくともメモリの線２．６本がある。３３％詰め込みの場合は、実際の ＦＩＦＯの長さは線４，０本の長さである。これは、プリセツション周波数がフ ィールド当たり１１２本までの場合のポインタの完全性を保証するには充分では ない。

冨１図（ａ）〜（ｉ）は、ワイドスクリーンテレビジョンの種々の表示フォーマ ットの説明に有用である。

第２図は、この発明の種々の態様に従うワイドスクリーンテレビジョンの２ｆｌ Ｉの水平走査で動作するようにしたもののブロック図である。

第３図は、第２図に示すワイドスクリーンプロセッサのブロック図である。

第４図は、第３図に示すワイドスクリーンプロセッサの詳細を示すブロック図で ある。

第５図は、第４図に示す画面白画面プロセッサのブロック図である。

第６図は、第４図に示すゲートアレーのブロック図で、主信号路、副信号路、出 力信号路を示している。

第７図と第８図は、充分に切り詰めた信号を用いた第１図（ｄ）に示す表示フォ ーマットの発生の説明に用いるタイミング図である。

第９図は、１ｆ＋＋　２ｆｗ変換における内部２ｆ、Ｉ信号を発生する回路のブ ロック図である。

第１Ｏ図は、第２図に示す偏向回路用の組合わせブロック及び回路図である。

第１１図は、第２図に示すＲＧＢインターフェースのブロックである。

第１２図は、第６図に示す副信号路の一部分のプロ・ツク図である。

第１３図は、読出し／書込みポインタ衝突の防止の説明に供する５本線ＦＩＦＯ 線メモリの回路図である。

第１４図は、ゲートアレー用の副信号路同期回路を実現するための簡略化した回 路のブロック図である。

第１５図は、上部／下部フィールド指標とビデオフレームの水平線との対応関係 を説明するタイミング図である。

第１６図〜箪１８図は、相対的プリセツションを呈する、同時表示されたビデオ 信号について、飛越し構成の完全性を維持するための方法を説明するに有用であ る。

茶１図のそれぞれは、この発明の異なる構成に従って実現できる単−及び複数画 面表示フォーマットの種々の組合わせの中のいくつかのものを示す。説明のため に選んだこれらのものは、この発明の構成に従うワイドスクリーンテレビジョン を構成するある特定の回路の記述を容易にするためのものである。図示と、説明 の便宜上、一般に、ビデオ源、あるいは、ビデオ信号に関する通常の表示フォー マットの幅対高さ比は４Ｘ３であるとし、一般に、ビデオ源、あるいは、ビデオ 信号に関するワイドスクリーン表示フォーマットの幅対高さ比は、１６×９であ るとする。この発明の構成は、これらの定義によって制限されるものではない。

第１図（ａ）は、４×３の通常のフォーマットの表示比を有する直視型、あるい は、投写型テレビジタンを示す。１６Ｘ９フオ一マツト表示比画面が４×３フオ 一マツト表示比信号として伝送される場合は、上部と下部に黒のバーが現れる。

これを一般に郵便受け（レターボックス）フォーマットと呼ぶ。この場合、観察 される画面は表示に使用できる表示面積に関して小さい。別の方法としては、１ ６×９フオ一マツト表示比の源が伝送に先立って変換されて、４×３フオ一マツ ト表示器の観察面の垂直方向を満たすようにされる。しかし、その場合は、かな りの情報が左及び／または右側から切捨てられてしまう。さらに別の方法では、 郵便受はフォーマットを水平方向には引伸ばさずに、垂直方向に引伸ばすことが できるが、こうすると、垂直方向に引伸ばしたことにより歪みが生ずる。これら の３つの方法のどれも特に魅力的であるとはいえない。

第１図（ｂ）は１６×９のスクリーンを示す。１６×９のフォーマットの表示比 のビデオ源は、切り詰めすることなく、歪みを伴うことなく完全に表示される。

１６×９フオ一マツト表示比の郵便受は画面（これは、元来４×３７ｔ−マット 表示比信号であるが）は、充分な垂直解像度を有する大きな表示を行うように、 線倍化（ラインダブリング）または線追加（ラインアディンヨン）によって順次 走査される。この発明によるワイドスクリーンテレビジョンは、主ビデオ源、副 ビデオ源、あるいは外部ＲＧＢ源に関係なく、このような１６×９フオ一マツト 表示比信号を表示できる。

第１図（Ｃ）は、４Ｘ３フオ一マツト表示比の挿入画面が挿入表示されている１ ６×９フオ一マツト表示比の主信号を示す。主及び副のビデオ信号が両方共、１ ６×９フオ一マツト表示比源である場合は、挿入画面も１６×９フオ一マツト表 示比を持つ。挿入画面は多数の異なる位置に表示することができる。

第１図（ｄ）は、主及び副ビデオ信号が同じサイズの画面として表示されている 表示フォーマットを示す。各表示領域は８×９のフォーマット表示比を有し、こ れは、当然ながら、１６×９とも４×３とも異なる。このような表示領域に、水 平あるいは垂直歪みを伴うことなく４×３フオ一マツト表示比源を表示するため には、信号の左及び／または右側を切り詰めねばならない。画面を水平方向に詰 込む（ｓｑｕｅｅｚｅ）ことによるある程度のアスペクト比歪みを我慢するなら 、画面のもつと多くの部分を表示できる。水平方向の詰め込みの結果、画面中の 事物は垂直方向に細長くなる。この発明のワイドスクリーンテレビジョンは、ア スペクト比歪みを全く伴わない最大の切り詰め処理から最大のアスペクト比歪み を伴う無切り詰めまでの、切り詰めとアスペクト比歪みの任意の組合わせを行う ことができる。

副ビデオ信号処理路のデータサンプリング制限があると、主ビデオ信号からの表 示と同じ大きさの高解像度画面の生成が複雑になる。このような複雑化を解消す るために種々の方法を開発できる。

第１図（ｅ）は、４×３７オーマツトの表示比画面が１６×９７オ一マツト表示 比スクリーンの中央に表示されている表示フォーマットを示す。黒色のバーが左 右両側に現れている。

第１図（ｆ）は、１つの大きな４×３フオ一マツト表示比画面と３つの小さい４ ×３フオ一マツト表示比画面が同時に表示される表示フす−マットを示す。大き い画面の周辺の外側の小さい画面は、時には、ＰＩＦ、即ち、画面内画面（親子 画面）ではなく、ＰＯＰ、即ち、画面外画面と呼ばれる。ＰＩＦまたは画面内画 面（ピクチャ・イン・ピクチャ）という語は、この明細書中では、これら２つの 表示フォーマットに用いられている。ワイドスクリーンテレビジョンに２つのチ ューナが設けられている場合、両方共内部に設けられている場合でも１つが内部 に、１つが外部、例えば、ビデオカセットレコーダに設けられている場合でも、 表示画面の中の２つは、ビデオ源に従ってリアルタイムで動きを表示できる。残 りの画面は静止画面フォーマットで表示できる。さらにチューナと副信号処理路 とを付加すれば、３以上の動画面を表示できることは理解できよう。また、大画 面と３つの小画面の位置を第１図（ｇ）に示すように切換えることも可能である 。

第１図（ｈ）は、４×３フオ一マツト表示比画面を中央に表示して、６つの小さ い４Ｘ３フオ一マツト表示比画面を両側に縦列に表示した別のものを示す。上述 したフォーマットと同様、２つのチューナを備えたワイドスクリーンテレビジョ ンであれば、２つの動画面を表示できる。そして、残りの１１画面は静止画面フ ォーマットで表示されることになる。

第１図（ｉ）は、１２の４Ｘ３フオ一マツト表示比画面の基盤目状表示フォーマ ットを示す。このような表示フォーマットは、特に、チャンネル選択ガイドに適 しており、その場合、各画面は異なるチャンネルからの少なくとも静止した画面 である。前の例と同様、動きのある画面の数は、利用できるチューナと信号処理 路の数によって決まる。

纂１図に示した種々のフォーマットは一例であって、限定的なものではなく、残 りの図面に示され、以下に詳述するワイドスクリーンテレビジョンによって実現 できる。

この発明の構成によるワイドスクリーンテレビジョンで、２ｆ＋＋水平走査用と されたものの全体的なブロック図が第２図に示されており、全体を１０で示され ている。

テレビジョンｌＯは、概略的に言えば、ビデオ信号入力部２０、シャーシまたは ＴＶマイクロプロセッサ２１６、ワイドスクリーンプロセッサ３０．１ｆ＋＋− ２ｆ＋＋変換器４０、偏向回路５０、ＲＧＢインタ７ｚ−Ｘ６０、ＹＵＶ−ＲＧ Ｂ変換器２４０、映像管駆動回路２４２、直視型または投写型管２４４、及び、 劃１０を含んでいる。種々の回路の異なる機能ブロックへのグループ化は、説明 の便宜を図るためのものであって、このような回路相互間の物理的位置関係を限 定することを意図するものではない。

ビデオ信号入力部２０は、真なるビデオ源からの複数の複合ビデオ信号を受信す るようにされている。ビデオ信号は主ビデオ信号及び副ビデオ信号として、選択 的に切換えることができる。ＲＦスイッチ２０４は２つのアンテナ入力ＡＮＴ　 １とＡＮＴ２を持っている。これらの入力は無線放送アンテナによる受信とケー ブルからの受信の両方のための入力を表わす。ＲＦスイッチ２０４は、第１のチ ューナ２０６と茶２のチューナ２０８に、どちらのアンテナ入力を供給するかを 制御する。第１のチューナ２０６の出力は、ワンチップ２０２への入力となる。

ワンチップ２０２は、同調制御、水平及び垂直偏向側Ｌビデオ制御に関係する多 数の機能を果たす。図示のワンチップは産業用のＴ　Ａ　７７７７である。第１ のチューナ２０６からの信号からワンチップで生成されたベースバンドビデオ信 号ＶｒＤＥｏ　ＯＵＴはビデオスイッチ２００とワイドスクリーンプロセッサ３ ０のＴＶ１入力への入力となる。ビデオスイッチ２００への他のベースバンドビ デオ入力はＡＵＸｌとＡ　Ｕ　Ｘ　２で示されている。これらの入力は、ビデオ カメラ、レーザディスクプレーヤ、ビデオテーププレーヤビデオゲーム等に用い ることができる。シャーシまたはＴＶマイクロプロセッサ２１６によって制御さ れるビデオスイッチ２００ノ出力は５ＷＩＴＣＨＥＤ　ＶＩＤＥＯと示されテイ ル。、：の５ＷＩＴＣＨＥＤ　ＶＩＤＥＯはワイドスクリーンプロセッサ３ｏへ 別の入力として供給される。

第３図を参照すると、スイッチ８ｗ１ワイドスクリーンプロセツサは、Ｙ／Ｃデ コーダ２１０への入力となるＳＥＬ　ＣＯＭＰ　ＯＵＴビデオ信号として、ＴＶ Ｉ信号と５ＷＩＴＣＨＥＤ　ＶＩＤＥＯ信号の一方を選択する。

Ｙ／Ｃデコーダ２１０は適応型線くし形フィルタの形で実現できる。Ｙ／Ｃデコ ーダ２１０へは、さらに２つのビデオｓＳｌと８２も入力される。ＳＬと８２の 各々は異なる５−ＶＨ５源を表わし、各々、別々のルミナンス信号及びクロミナ ンス信号から成っている。いくつかの適応型線くし形フィルタでＹ／Ｃデコーダ の一部として組込まれているような、あるいは、別のスイッチとして実現しても よいスイッチがＴＶマイクロプロセッサ２１６に応答して、ＹＭ及びＣＩＮとし て示した出方とじて、一対のルミナンス及びクロミナンス信号を選択する。選択 された対をなすルミナンス及びクロミナンス信号は、その後は、主信号として見 なされ、主信号路に沿って処理される。−Ｍあるいは−ＭＮを含む信号表記は主 信号路を表わす。クロミナンス信号ＣＩＮはワイドスクリーンプロセッサによっ て、再びワンチップに返され、色差信号ＵＭ及びＶＭが生成される。ここで、Ｕ は（Ｒ−Ｙ）と同等のものを表わし、■は（Ｂ−Ｙ）と同等である。ＹＭ、ＵＭ 及びＶＭ倍信号、その後の信号処理のために、ワイドスクリーンプロセッサでデ ジタル形式に変換する。

機能的にはワイドスクリーンプロセッサ３０の一部と定義される第２のチューナ ２０８がベースバンドビデオ信号ＴＶ２を生成する。スイッチＳＷ２が、Ｙ／Ｃ デコーダ２２０ヘノ入力として、ＴＶ２信号とＳＷＴ　ＴＣＨＥＤＶＩＤＥＯ信 号の１つを選ぶ。Ｙ／Ｃデコーダ２２０は適応型線くし形フィルタとして実施で きる。スイッチＳＷ３とＳＷ４が、Ｙ／Ｃデコーダ２２０のルミナンス及びクロ ミナンス出力と、それぞれＹ　ＥＸＴとＣＥＸＴで示す外部ビデオ源のルミナン ス及びクロミナンス信号の一方を選択する。Ｙ　ＥＸＴ及びＣＥＸＴ信号は、５ −ＶＨ３人力ｓｉに対応する。Ｙ／Ｃデコーダ２２０とスイッチＳＷ３とＳＷ４ は、いくつかの適応型線くし形フィルタで行われているように、組合わせてもよ い。スイッチＳＷ３とＳＷ４の出力は、この後は、副信号と考えられて、副信号 路に沿うて処理される。選択されたルミナンス出力はＹＡとして示されている。

−Ａ、ＡＸ及び−ＡＵＸを含む信号表記は副信号路に関して用いられている。選 択されたクロミナンスは色差信号ＵＡとＶＡに変換される。ＹＡ倍信号ＵＡ倍信 号びＶ−Ａ信号は、その後の信号処理のためにデジタル形式に変換される。主及 び副信号路中でビデオ信号源の切換えを行う構成により、異なる画面表示フォー マットの異なる部分についてのビデオ源選択をどのようにするかについての融通 性が大きくなる。

ＹＭに対応する複合同期信号ＣＯＭＰ　５ＹＮＣがワイドスクリーンプロセッサ から同期分離器２１２に供給される。水平及び垂直同期成分ＨとＶが垂直カウン トダウン回路２１４に入力される。垂直カウントダウン回路はワイドスクリーン プロセッサ３０に供給されるＶＥＲＴＩＣＡＬ　ＲＥＳＥＴ（垂直リセット）信 号を発生する。

ワイドスクリーンプロセッサは、ＲＧＢインタフェース６０に供給される内部垂 直リセット出力信号ＩＮＴ　ＶＥＲＴ　Ｒ３Ｔ　ＯＵＴを発生する。ＲＧＢイン タフェース６０中のスイッチが、内部垂直リセット出力信号と外部ＲＧＢ源の垂 直同期成分との間の選択を行う。このスイッチの出力は偏向回路５０に供給され る選択された垂直同期成分ＳＥＬ　ＶＥＲＴ　５ＹＮＣである。副ビデオ信号の 水平及び垂直同期信号は、ワイドスクリーンプロセッサ中の同期分離器２５０に よって生成される。

ｌｆｎ　２ｆ＊変換器４０は、飛越し走査ビデオ信号を順次走査される非飛越し 信号に変換する働きをする。例えば、水平線の各々が２度表示されるとか、ある いは、同じフィールド中の隣接水平線の補間によって付加的な水平線の組が生成 される。いくつかの例においては、前の線を用いるか、補間した線を用いるかは 、隣接フィールドまたは隣接フレーム間で検出される動きのレベルに応じて決め られる。変換回路４０はビデオＲＡ　Ｍ　４２０と関連して動作する。ビデオＲ ＡＭは、順次表示を行うために、フレームの１またはそれ以上のフィールドを記 憶するために用いられる。Ｙ　２ｆ＊、Ｕ　２ｆｎ及びＶ−２ｆｇ信号としての 変換されたビデオデータはＫＧＢインタフェース６０に供給される。

＊１．１図に詳細に示されているＲＧＢインタフェース６０は、ビデオ信号入力 部による表示のための、変換ビデオデータまたは外部ＲＧＢビデオデータの選択 を可能とする。外部ＲＧＢ信号は２ｆ、Ｉ走査用に適合させられたワイドフォー マット表示比信号とする。主信号の垂直同期成分はワイドスクリーンプロセッサ によってＲＧＢインタフェースに対し、ＩＮＴ　ＶＥＲＴ　Ｒ３Ｔ　ＯＵＴとし て供給されて、選択された垂直同期（ｆ　ｖ−またはｆ　、、、、）を偏向回路 ５０に供給できるようにする。このワイドスクリーンテレビジョンの動作によっ て、内部／外部制御信号ＩＮＴ／ＥＸＴを発生させて、外部ＲＧＢ信号の使用者 による選択を可能とする。しかし、このような外部ＲＧＢ信号が存在しない場合 に、外部ＲＧＢ信号入力を選択すると、ラスタの垂直方向の崩壊、及び、陰極線 管または投写型管の損傷が生じる可能性がある。従って、ＲＧＢインタフェース 回路は存在しない外部ＲＧＢ入力の選択を無効とするために、外部同期信号を検 出する。ＷＳＰマイクロプロセッサ３４０も、外部ＲＧＢ信号に対するカラー及 び色調制御を行う。

ワイドスクリーンプロセッサ３０は、副ビデオ信号の特殊な信号処理を行う画面 内画面（ピクチャ・イン・ピクチャ）プロセッサ３２０を含んでいる。画面内画 面という用語は、時には、ＰＩＦあるいはピクス・イン・ビクス（ｐｉｘ−ｉｎ 　ｐｉｘ）と省略される。ゲートアレー３００が、第１図（ａ）〜第１図（ｉ） の例で示されているような、種々の表示フォーマットで主及び副ビデオ信号デー タを組合わせる。画面内画面プロセッサ３２０とゲートアレー３００はワイドス クリーンマイクロプロセッサ（ＷＳＰμＰ）３４０の制御下にある。マイクロプ ロセッサ３４０は、直列バスを介してＴＶマイクロプロセッサ２１６に応動する 。この直列バスは、データ、クロック信号、イネーブル信号及びリセット信号用 の４本の信号ラインを含んでいる。ワイドスクリーンプロセッサ３０は、また、 ３レベルのサンドキャッスル（砂で作った城）信号として、複合垂直ブランキン グ／リセット信号を発生する。あるいは、垂直ブランキング信号とリセット信号 は別々の信号として生成してもよい。複合ブランキング信号はビデオ信号入力部 によってＲＧＢインタフェースに供給される。

第１Ｏ図にさらに詳細に示す偏向回路５０はワイドスクリーンプロセッサから垂 直リセット信号を、ＲＧＢインタフェース６０から選択された２ｆヨ水平同期信 号を、また、ワイドスクリーンプロセッサから付加的な制御信号を受けとる。こ の付加制御信号は、水平位相合わせ、垂直サイズ調整及び左右ビン調整に関する ものである。偏向回路５０は２ｆ＝＋フライバツクパルスをワイドスクリーンブ ０−に’７す３０、］、　ｆ　Ｍ　−２ｆ　ｌ！変換器４０及びＹＵＶ−ＲＧＢ 変換器２４０に供給する。

ワイドスクリーンテレビジョン全体に対する動作電圧は、例えば、ＡＣ主電源に より付勢するようにできる電源７０によって生成される。

ワイドスクリーンプロセッサ３０をＷ！３図により詳細に示す。ワイドスクリー ンプロセッサの主要な成分は、ゲートアレー３００、画面白画面回路３０１１ア ナログーデジタル変換器とデジタル−アナログ変換器、第２のチューナ２０８、 ワイドスクリーンプロセッサ・マイクロプロセッサ３４０及びワイドスクリーン 出力エンコーダ２２７である。ワイドスクリーンプロセッサを第４図にさらに詳 細に示す。ＰＩＦ回路３０１の重要な部分を構成する画面内画面プロセッサ３２ ０は第５図により詳細に示されている。

また、第６図には、ゲートアレー３００がより詳細に示されている。第３図に示 した多数の素子については、既に詳細に記述した。

第２のチューナ２０８には、ＩＦ段２２４とオーディオ段２２６が付設されてい る。また、第２のチューナ２０８はＷｓｐ　μＰ　３４０と共に動作する。ｗｓ ｐ　μＰ３４０は入／出力１１０部３４０Ａとアナログ出力部３４０Ｂとを含ん でいる。１１０部３４０Ａは色！Ｉ（ティント）制御信号とカラー制御信号、外 部ＲＧＢビデオ源を選択するためのＩＮＴ／ＥＸＴ信号、及び、スイッチｓｗｉ −ｓｗａ用の制御信号を供給する。１１０部は、また、偏向回路と陰極線管を保 護するために、ＫＧＢインタフェースからのＥＸＴ　５ＹＮＣＤＥＴ信号をモニ タする。アナログ出力部３４０Ｂは、それぞれのインタフェース回路２５４．２ ５６および２５８を通して、垂直サイズ、左右調整及び水平位相用制御信号を供 給する。

ゲートアレー３００は主及び副信号路からのビデオ情報を組合わせて、複合ワイ ドスクリーン表示、例えば、第１図の異なる部分に示されているものの１つを作 る働きをする。ゲートアレー用のクロック信号は、低域通過フィルタ３７６と協 同して動作する位相ロックループ３７４によって供給される。主ビデオ信号はア ナログ形式で、ＹＭ、ＵＭ及びＶＭで示した信号として、ＹＵＶフォーマットで ワイドスクリーンプロセッサに供給される。

これらの主信号は、第４図により詳細に示すアナログ−デジタル変換器３４２と ３４６によってアナログからデジタル形式に変換される。

カラー成分信号は、一般的な表記Ｕ及びＶによって示されており、これらは、Ｒ −Ｙまたは、Ｂ−Ｙ信号、あるいは、■及びＱ信号に付すことができる。システ ムクロック周波数は１０２４ｆ＋＋−これは約１６ＭＨｚである、なので、サン プルされたルミナンスの帯域幅は８　Ｍ　Ｈｚ　ｉこ制限される。Ｕ及びＶ信号 は５００ＫＨｚ、ある（１は、ワイドＩについては１．５Ｍ）Ｉｚに制限される ので、カラー成分データのサンプルは、１つのアナログ−デジタル変換器とアナ ログスイッチで行うことができる。このアナログスイッチ、即ち、マルチプレク サ３４４のための選択線ＵＶ　ＭＵＸは、システムクロックを２で除して得た８ ＭＨｚの信号である。ｌクロック幅の線開始ＳＱＬパルスが、各水平ビデオ線の 始点でこの信号を同期的に０にリセットする。ついで、ＵＶ　ＭＵＸ線は、その 水平線を通して、各クロ７クサイクル毎に状態が反転する。

線の長さはクロックサイクルの偶数倍なので、一旦初期化されると、ＵＶ　ＭＵ Ｘの状態は、中断されることなく、０．１．０．１・・・・と変化する。アナロ グ−デジタル変換器３４２と３４６からのＹ及びＵＶデータストリームは、アナ ログ−デジタル変換器が各々、ｌクロックサイクルの遅延を持っているので、シ フトしている。このデータシフトに対応するために、主信号処理路３０４からの クロックゲート情報も同じように遅延させられなければならない。このクロック ゲート情報が遅延していないと、削除が行われた時、ＵＶデータは正しく対をな すように組合わされない。この点は、各ＵＶ対が１つのベクトルを表すので、重 要なことである。１つのベクトルがらＵ成分は、他のベクトルからのＶ成分と対 にすると、カラーンフトが生じてしまう。先行する対からのリサンプルは、その 時のＵサンプルと共に削除される。このＵＶマルチプレクス法は、各カラー成分 （Ｕ、Ｖ）サンプル対に対して２つのルミチンスサンプルがあるので、２・１： １と称される。Ｕ及びＶの双方に対するナイキスト周波数はルミナンスのナイキ スト周波数の２分の１に実効的に減じられる。従って、ルミナンス成分に対する アナログ−デジタル変換器の出力のナイキスト周波数は８ＭＨｚとなり、一方、 カラー成分に対するアナログ−デジタル変換器の出力のナイキスト周波数は４Ｍ Ｈｚとなる。

ＰＩＦ回路及び／またはゲートアレーは、データ圧縮をしても副データの解像度 が増強されるようにする手段を含むことができる。例えば、対（ペアド）ビクセ ル圧縮及びディザリングとディザリングを含む、多（のデータ減縮及びデータ回 復構想が開発されている。さらに、ビット数が異なる異なったディザリングシー ケンスや、ビット数が異なる異なった対ピクセル圧縮が考えられている。多数の 特定のデータ減縮及び回復構想の１つをＷＳＰ　μＰ　３４０によって選択して 、各特定の画面表示フォーマットについて表示ビデオの解像度を最大にするよう にすることができる。

ゲートアレーは、ＦＩＦＯ３５６と３５８として実現できる線メモリと協同して 動作する補間器を含んでいる。補間器とＦＩＦＯは主信号を必要に応じて再サン プル（リサンプル）するために使用される。別に設けた補間器によって、副信号 を再サンプルできる。ゲートアレー中のクロック及び同期回路が主及び副信号を 組合わせて、ＹＭＸ、ＵＭＸ及びＶ　ＭＸ成分を有する１つの出力ビデオ信号を 作ることを含む、主及び副の両信号のデータ操作を制御する。上記出力成分はデ ジタル−アナログ変換器３６０．３６２及び３６４によってアナログ形式に変換 される。Ｙ、Ｕ及びＶで示すアナログ形式の信号は、非飛越し走査への変換のた めに、ｌ　ｆ＋＋　２　ｆ＋＋変換器４゜１　に供給される。また、Ｙ、Ｕ及び Ｖ信号はエンコーダ２２７によってＹ／Ｃフ中−マットに符号化されて、パネル のジャックに、ワイドフォーマット比出力信号Ｙ−０ＵＴ　ＥＸＴ　／ＣＯＵＴ 　ＥＸＴか生成される。スイッチＳＷ５が、エンコーダ２２７のための同期信号 を、ゲートアレーからのＣ５ＹＮＣＭＮと、ＰＩＦ回路からのＣ５ＹＮＣＡＵＸ から選択する。スイッチＳＷ６は、ワイドスクリーンパネル出力用の同期信号と して、ＹＭとＣ５ＹＮＣＡＵＸのどちらかを選択する。

水平同期回路の部分がより詳細に第９１！ｉ！ｆｆに示されている。位相比較器 ２２８は、低域通過フィルタ２３ｏ１電圧制御発振器２３２、除算器２３４及び キャパシタ２３６を含む位相ロックループの一部をなしている。電圧制御発振器 ２３２は、セラミック共振器または同等のもの２３８に応動して、３２ｆｇで動 作する。電圧制御発振器の出力は、３２で除算されて、適切な周波数の第２の入 力信号として位相比較器２２８に供給される。分周器２３４の出力は１ｆＨＲ， Ｅ　Ｆタイミング信号である。３２ｆｍＲＥＦタイミング信号と１　ｆ、ＲＥＦ タイミング信号は１６分の１カウンタ４００に供給される。２ｆｇ出力がパルス 幅回路４０２に供給される。分周器４００を１　ｆ＋＋　ＲＥＦ信号によってプ リセットすることにより、この分周器は、確実に、ビデオ信号入力部の位相ロッ クループと同期的に動作する。パルス幅回路４０２は２　ｆｎ−ＲＥＦ信号が、 位相比較器４０４、例えば、ＣＡ　１３９１が適正な動作を行うようにするため に充分なパルス幅を持つようにする。位相比較器４０４は、低域通過フィルタ４ ０６と２ｆ、電圧制御発振器４０８を含む第２の位相ロックループの一部を構成 している。電圧制御発振器４０８は内部２ｆＩ＋タイミング信号を発生し、この 信号は順次走査される表示器を駆動するために用いられる。位相比較器４０４へ の他方の入力信号は、２ｆ＋＋フライバツクパルスまたはこれに関係付けられた タイミング信号である。位相比較器４０４を含む第２の位相ロックループを用い ることは、入力信号の各１ｆｕ期間内で各２ｆｇ走査周期を対称になるようにす るために役立つ。このようにしなかった場合は、ラスタの分離、例えば、ビデオ 線の半分が右にシフトし、ビデオ線の半分が左にシフトするというようなことが 起きる。

第１０図には、偏向回路５０が詳細に示されている。回路５００は、異なる表示 フナ−マットを実現するために必要な垂直過走査の所要量に応じてラスタの垂直 のサイズを調整するために設けられている。線図的に示すように、定電流源５０ ２が垂直ランプキャパシタ５０４を充電する一定量の電流ｒ　ＩＡＩＩＰを供給 する。トランジスタ５０６が垂直ランプキャパシタに並列に結合されており、垂 直リセット信号に応じて、このキャパシタを周期的に放電させる。

いかなる調整もしなければ、電流ｒ　ＲＡＭＰは、ラスタに最大可能な垂直サイ ズを与える。これは、第１図（ａ）に示すような、拡大４×３フオ一マツト表示 比信号源によりワイドスクリーン表示を満たすに必要とされる垂直過走査の大き さに対応する。より小さな垂直ラスタサイズが必要とされる場合は、可ｒｌｌ整 電流源５（１８がＩ　ｍｈｗｐがら可変量の電流Ｉ　Ａ）Ｊを分流させて、垂直 ランプキャパシタ５０４をよりゆっくりと、より小さなピーク値まで充電する。

可変電流源５０８は、垂直サイズ制御回路によって生成された、例えば、アナロ グ形式の、垂直サイズ調整信号に応答する。垂直サイズ調整５００は手動垂直サ イズ調整５１０から独立しており、この手動垂直サイズ調整は、ポテンショメー タあるいは背面パネル調整ノブによって行うことができる。いずれの場合でも、 垂直偏向コイル５１２は適切な大きさの駆動電流を受ける。水平偏向は、位相調 整回路５１８、左右ビン補正回路５１４．２ｆＮ位相ロックループ５２０及び水 平出力回路５１６によって与えられる。

第１１図には、ＲＧＢインタフェース６０がより詳しく示されている。最終的に 表示される信号が、１ｆ＋＋−２ｆ＋＋変換器４０の出力と外１！ＲＧＢ入力か ら選択される。ここで述べるワイドスクリーンテレビジョンを説明するために、 外部ＲＧＢ入力をワイドフォーマット表示比の順次走査源であるとする。外部Ｒ ＧＢ信号とビデオ信号入力部２０からの複合ブランキング信号がＲＧＢ−ＹＵＶ 変換器６１０に入力される。外部ＲＧＢ信号に対する外部２ｆｍ複合同期信号が 外部同期信号分離器６００に入力される。

垂直同期信号の選択はスイッチ６０８によって行われる。

水平同期信号の選択はスイッチ６０４によって行われる。

ビデオ信号の選択はスイッチ６０６によって行われる。スイッチ６０４．６０６ ．６０８　（Ｄ各々はＷＳＰ　μＰ３４０によって生成される内部／外部制御信 号に応答する。内部ビデオ源を選択するか外部ビデオ源を選択するかは、利用者 の選択である。しかし、外部ＲＧＢ源が接続されていない、あるいは、ターンオ ンされていない時に、使用者が不用意にそのような外ｌ！Ｂｍを選択した場合、 あるいは、外部源がなくなった場合は、垂直ラスタが崩れ、陰極線管に重大な損 傷を生じさせる可能性がある。そこで、外部同期検出器６０２が外部同期信号の 存在を検出する。この信号がない場合には、スイッチ無効化制御信号が各スイッ チ６０４　、８０６．８０８に送られ、外部ＲＧＢ源からの信号がない時に、こ のような外部ＲＧＢ源が選択されることを防止する。ＲＧＢ−ＹＵＶ変換器６１ ０も、ｗｓｐμＰ３４０から色調及びカラー制御信号を受ける。

第４図は、第３図に示したワイドスクリーンプロセッサ３０をさらに詳細に示す ブロック図である。ＹＡ、Ｕ−Ａ及びＶＡ信号が、解像度処理回路３７０を含む ことのできる画面内画面プロセッサ３２０の入力となる。この発明の一態様によ るワイドスクリーンテレビジョンは、ビデオの伸張及び圧縮ができる。第１図に その一部を示した種々の複合表示フォーマットにより実現される特殊効果は画面 内画面プロセッサ３２０によって生成される。

このプロセッサ３２（ｌは、解像度処理回路３７０からの解像度処理すｉｔ　タ テ−９信号Ｙ　ＲＰ、Ｕ　ＲＰ及びＶＲＰを受信するように構成できる。解像度 処理は常に必要なわけではなく、選択された表示フォーマット中に行われる。第 ５図に、画面内画面プロセッサ３２０がさらに詳細に示されている。画面内画面 プロセッサの主要成分は、アナログ−デジタル変換器部３２２、入力部３２４、 高速スイッチ（ＦＳＷ）及びバス部３２６、タイミング及び制御部３２８、及び デジタル−アナログ変換部３３０である。

画面内画面プロセッサ３２０は、例えば、トムソン・コンシューマ・エレクトロ ニクス・インニーボレーテッドにより開発された基本ｃｐｒｐチブプを改良した ものとして実施できる。この基本ｃｐｉｐチップの詳細は、インディアナ州イン ディアナポリスのトムソン・コンシューマ・エレクトロニクス・インニーボレー テッドから発行されているｒＴｈｅ　ＣＴＣ１４０Ｐｉｃｔｕｒｅ　ｉｎ　Ｐｉ ｃｔｕｒｅ　（ＣＰＩＰ）Ｔｅｃｈｎｉｃａｌ　Ｔｒａｉｎｉｎｇ　ＭａＩｌｕ ａｌ　（ＣＴＣ１４０１１面内画面（ＣＰＩＰ）技術トレーニング　マニュアル ）」に記載されている。

多数の特徴あるいは特殊効果が可能である。次はその一例である。基本的な特殊 効果は、第１図（ｃ）に示すような、大きい画面上に小さい画面が置かれたもの である。

これらの大小の画面は同じビデオ信号あるいは別のビデオ信号からでもよく、ま た、入れ換えもできる。一般に、オーディオ信号は常に大きい画面に対応するよ うに切換えられる。小画面はスクリーン上の任意の位置に動かすこともできるし 、あるいは、多数の子め定められた位置に移させることができる。ズーム効果は 、小画面のサイズを、例えば、多数の子め設定されたサイズの任意のものへ大き くしたり小さくする。ある点において、例えば、第１図（ｄ）に示す表示フォー マットの場合、大小の画面は同じ大きさとなる。

単一画面モード、例えば、第１図（ｂ）、第１図（ｅ）あるいは第１図（ｆ）に 示すモードの場合、使用者は、その単一画面の内容を、例えば、１．０　＝１〜 ５．１：１の比の範囲でステップ状にズーム・インすることができるズームモー ドでは、使用者は画面内容をサーチし、あるいは、パンして、スクリーン上の画 像を画面の異なる領域内で動かすことができる。いずれの場合でも、小さい画面 、大きい画面あるいはズームした画面を静止画面（静止画面フォーマット）とし て表示できる。この機能により、ビデオの最後の９フレームを繰返しスクリーン 上に表示するストロボフォーマットが可能となる。フレームの繰返し率は、１秒 にっき３０フレームから０フレームまで変えることができる。

この発明の別の構成によるワイドスクリーンテレビシコンで使用される画面内画 面プロセッサは上述した基本的なＣＰＩＰチップの現在の構成とは異なる。基本 的ＣＰＩＦチップを１６×９スクリーンを有するテレビジョンと使用する場合で 、ビデオスピードアップ回路を用いない場合は、広い１６×９スクリーンを走査 することによって、実効的に水平方向に４／３倍の拡大が生じ、そのために、ア スペクト比歪みが生じてしまう。画面中の事物は水平方向に細長くなる。外部ス ピードアップ回路を用いた場合は、アスペクト比歪みは生じないが、画面がスク リーン全体に表示されない。

通常のテレビジランで使用されているような基本ＣＰＩＰチップを基にした既存 の画面内画面プロセッサは、ある望ましくない結果を伴う特別な態様で動作させ られる。入来ビデオは、主ビデオ源の水平同期信号にロックされた６４０ｆ、Ｉ のクロックでサンプルされる。即ち、ＣＰｒＰチップに関連するビデオＲＡＭに 記憶されたデータは、入来する副ビデオ源に対しオーソゴナルに（ｏｒｔｈ−ｏ ｇｏｎａｌｌｙ）にサンプルされない。これが基本ＣＰＩＰ法によるフィールド 同期に対する根本的な制限である。入力サンプリング率の非オーソゴナルな性賀 のために、サンプルされたデータにスキューエラーが生じてしまう。

この制限は、ビデオＲＡＭを、データの書込みと読出しに同じクロックを使わね ばならないＣＰＩチップと共に用いた結果である。例えばビデオＲＡ　Ｍ　３５ ０のようなビデオＲＡＭからのデータが表示される時は、スキューエラーは、画 面の垂直端縁に沿ったランダムなジッタとして現れ、一般には、非常に不快であ ると考えられる。

基本ＣＰＩＰチップと真なり、この発明の構成に従う画面内画面プロセッサ３２ ０は、複数の選択可能な表示モードの１つで、ビデオデータを非対称に圧縮する ように変更されている。この動作モードでは、画面は水平方向に４：１で圧縮さ れ、垂直方向には３：１で圧縮される。

この非対称圧縮モードにより、アスペクト比歪みを有する画面が生成されて、ビ デオＲＡＭに記憶される。画面中の事物は水平方向に詰め込まれる。しかし、こ れらの画面が通常の通り、例えば、チャンネル走査モードで、読出されて、１６ Ｘ９フオ一マツト表示比スクリーン上に表示されると、画面は正しく見える。こ の画面はスクリーンを満たし、アスペクト比歪みはない。この発明のこの態様に よる非対称圧縮モードを用いると、外部スピードアップ回路を用いることなく　 、　１６Ｘ　９のスクリーン上に特別の表示フォーマットを生成することが可能 となる。

全スクリーンＰＩＦモードでは、自走発振器３４８と共に働（画面内画面プロセ ッサは、例えば適応影線くし形フィルタとすることのできるデコーダからＹ／Ｃ 入力を受取り、この信号をＹＳＵ、Ｖカラー成分に復号し、水平及び垂直同期パ ルスを生成する。これらの信号は、ズーム、静止、チャンネル走査などの種々の 全スクリーンモードのために、画面内画面プロセッサで処理される。

例えば、チャンネル走査モード中、ビデオ信号入力部からの水平及び垂直同期は 、サンプルされた信号（異なるチャンネル）が互いに関連性のない同期パルスを 有し、また、見かけ上、時間的にランダムな時点で切換えられるので、何度も中 断するであろう。従って、サンプルクロック（及び読出し／書込みビデオＲＡＭ クロック）は自走発振器によって決められる。静止及びズームモード用には、サ ンプルクロックは入来ビデオ水平同期信号にロックされる。これらの特別なケー スでは、入来ビデオ水平同期の周波数７は表示クロック周波数と同じ、である。

再び箪４図を参照すると、画面内画面プロセッサからのアナログ形式のＹ、ＵＳ ＶおよびＣ５ＹＮＣ（複合同期）出力は、エンコーダ回路３６６でＹ／Ｃ成分へ 再符号化することができる。エンコーダ回路３６６は３．５８Ｍ　Ｈ２発振器３ ８０と協同して動作する。このＹ／ＣＰＩＰＥＮＣ信号は、再符号化Ｙ／Ｃ成分 を主信号のＹ／Ｃ成分の代わりに用いることを可能とするＹ／Ｃスイッチ（図示 せず）に接続してもよい。この点以後、ＰＩＦ符号化Ｙ、ＵＳＶおよび同期信号 が、シャーシの残部における水平及び垂直タイミングの基礎となる。この動作モ ードは、主信号路中の補間器及びＦＩＦＯの動作に基づ＜　Ｐ　Ｉ　Ｆノｘ−ム モードの実行に遇している。

さらに第５図を参照すると、画面内画面プロセッサ３２０は、アナログ−デジタ ル変換Ｍ３２２、入力部３２４、高速スイッチＦＳＷ及びバス制御部３２６、タ イミング及び制御部３２８、及びデジタル−アナログ変換部３３０を含んでいる 。一般に、画面内画面プロセッサ３２０は、ビデオ信号をデジタル化してルミナ ンス（Ｙ）及び色差信号（Ｕ、　■）とし、その結果をサブサンプルして、上述 したような１メガビツトのビデオＲＡ　Ｍ　３５０に記憶させる。

画面内画面プロセッサ３２０に付設されているビデオＲＡＭ　３５０は１メガビ ツトのメモリ容量を持つが、これは、８ビツトサンプルでビデオデータの１フィ ールド全部を記憶するには充分な大きさではない。メモリ容量を増すことは、費 用かかかり、さらに複雑な操作回路構成か必要となるであろう。副チャンネルの サンプル当たりのビット数を少なくすることは、全体を通じて８ビツトサンプル で処理される主信号に対して、量子化解像度、あるいは、帯域幅の減少を意味す る。この実効的な帯域幅減少は、副表示画面が相対的に小さい時は、通常問題と はならないが、ＩＩ表示画面が相対的に大きい、例えば、主表示画面と同じサイ ズの場合は、問題となる可能性がある。解像度処理回路３７０が、副ビデオデー タの量子化解像度あるいは実効帯域幅を増強させるための１つまたはそれ以上の 構想を選択的に実施することができる。例えば、対ビクセル圧縮及びディザリン グと逆ディザリングを、含む多数のデータ減縮及びデータ回復構想が開発されて いる。ディザリング回路は、ビデオＲＡ　Ｍ　３５０の下流、例えば、以下に詳 述するように、ゲートアレーの副信号路中に配置する。さらに、興なるビット数 を伴う異なるディザリングと逆ディザリングシーケンス、及び、異なるビット数 の翼なる対ビクセル圧縮が考えられる。各特定の画面表示フォーマットに対して 表示ビデオの解像度を最大にするために、多数の特定データ減縮及び回復構想の １つをＷＳＰ　μＰによって選ぶことができる。

副信号のルミナンス及び色差信号は、８：１：１の６ビブトＹ、Ｕ、Ｖ形式で、 画面白画面プロセッサの一部を構成しているビデオＲＡ　Ｍ　３５０に記憶され る。即ち、各成分は６ビツトサンプルに量子化される。色差サンプルの各対に対 し８個のルミナンスサンプルがある。簡単に説明すると、画面白画面プロセッサ ３２０は、入来ビデオデータが、入来副ビデオ同期信号にロックされた６４０ｆ ｗクロック周波数でサンプルされるようなモードでは動作させられる。このモー ドでは、ビデオＲＡ　Ｍ　３５０に記憶されたデータはオーソゴナルにサンプル される。データが画面白画面プロセッサのビデオＲＡ　Ｍ　３５０から読出され る時は、このデータは入来副ビデオ信号にロックされた同じ６４０ｆＭクロック を用いて読出される。しかし、このデータはオーソゴナルにサンプルされ記憶さ れるが、そして、オーソゴナルに読出せるが、主及び副ビデオ源の非同期性のた めに、ビデオＲＡ　Ｍ　３５０から直接オーソゴナルには表示できない。主及び 副ビデオ源は、それらが同じビデオ源からの信号を表示している時のみ、同期し ていると考えられる。

ゲートアレー３００の、主信号路３０４、副信号路３０６及び出力１号路３１２ がブロック図の形で第６図に示されている。ゲートアレーはさらに、クロック／ 同期回路３２０とＷＳＰ　ｕＰデコーダ３１０を含んでいる。ＷＳＰ　ｔｔＰデ コーダ３１０のＷＳＰ　ＤＡＴＡで示したデータ及びアドレス出力ラインは、画 面白画面プロセッサ３２０と解像度処理回路３７Ｇと同様に、上述した主回路及 び信号路にも供給される。ある回路がゲートアレーの一部をなすかなさないかは 、殆ど、この発明の詳細な説明を容易にするための便宜上の事項である。

ゲートアレーは、異なる画面表示フォーマットを実行するために、必要に応じて 、主ビデオチャンネルを伸張し、圧縮し、あるいは、切り詰める作用をする。ル ミナンス成分Ｙ　ＭＮが、ルミナンス成分の補間の性質に応じた長さの時間、先 入れ先出しくＦＩＦＯ）線メモリ３５６に記憶される。組合わされたクロミナン ス成分Ｕ／Ｖ　ＭＮはＦＩＦＯ３５８に記憶される。副信号のルミナンス及びク ロミナンス成分Ｙ　ＰＩＰＳＵ　ＰＩＰ及びＶ　１’ＩＰはデマルチプレクサ３ ５５によって生成される。

ルミナンス成分は、必要とあれば、回路３５７で解像度処理を受け、必要とあれ ば、補間器３５９によって伸張されて、出力として信号Ｙ　ＡＵＸが生成される 。

ある場合には、副表示が第１図（ｄ）に示すように主信号表示と同じ大きさとな ることがある。画面白画面プロセッサ及びビデオＲＡＭ３５０に付随するメモリ の制限のために、そのような大きな面積を満たすには、データ点、即ち、ビクセ ルの数が不足することがある。そのような場合には、解像度処理回路３５７を用 いて、データ圧縮あるいは減縮の際に失われたビクセルに置き代えるべきビクセ ルを副ビデオ信号に回復することができる。この解像度処理は第４図に示された 回路３７０によって行われるものに対応させることができる。例えば、回路３７ ０はディザリング回路とし、回路３５７をディザリング回路とすることができる 。

さらに、第１２図を参照すると、副ビデオ入力データは６４０ｆ１１の周波数で サンプルされ、ビデオＲＡ　Ｍ　３５０に記憶される。副データはビデオＲＡ　 Ｍ　３５０から読出され、ＶＲＡＭ　ＯＵＴとして示さレテイる。ＰＩＦ回路３ ０１は、また、副画面を水平及び垂直方向に、非対称に減縮することができると 同時に、同じ整数の係数分の１に減縮することもできる。副チヤンネルデータは 、４ピツトラブチ３５２Ａと３５２Ｂ、　ＩＩＦ　Ｉ　Ｆ　０３５４　、タイミ ング回路３６９及び同期回路３６８によって、バブファされ主チヤンネルデジタ ルビデオに同期化される。ＶＲＡＭ　ＯＵＴデータは、デマルチプレクサ３５５ によって、Ｙ（ルミナンス）　、Ｕ、￥　（力５−成分）及びＦＳＷ　ＤＡＴ（ 高速スイッチデータ）に分類される。ＦＳＷ　ＤＡＴは、どのフィールド型式が ビデオＲＡＭに書込まれたかを示す。ＰＩＰ　ＦＳＷ信号がＰＩＦ回路から直接 供給され、ビデオＲＡＭから読出されたどのフィールドが小画面モード時に表示 されるべきかを決めるために、出力制御回路３２１に供給される。

副チャンネルは６４Ｑｆｇでサンプルされ、一方主チヤンネルは１６２４　ｔ　 、＋でサンプルされる。Ｉ１１チャンネルＦｒＦＯ３５４は、データを、副チヤ ンネルサンプル周波数から主チャンネルクロツク周波数に変換する。この過程に おいて、ビデオ信号は８１５（１０２４／８４０　）の圧縮を受ける。これは、 副チャンネル信号を正しく表示するに必要な４／３の圧縮より大きい。従って、 副チャンネルは、４×３の小画面を正しく表示するためには、補間器３５９によ って伸張されねばならない。補間器３５９は補間器制御回路３７１によって制御 され、補間器制御回路３７１自身はＷＳＰ　μＰ３４０に応答する。必要とされ る補間器による伸張の量は５／６である。伸張係数Ｘは次のようにして決められ る。

Ｘ＝　（６４０／１０２４）　＊　（４／３）＝５／６クロミナンス成分Ｕ　Ｐ ＩＰとＶＰＩＰｉ１回路３６７によって、ルミナンス成分の補間の内容に応じて 決まる長さの時間遅延され、信号Ｕ　ＡＵＸとＶ　ＡＵＸが出力として生成され る。主信号と副信号のそれぞれのＹ、Ｕ及びＶ成分は、Ｆ　Ｉ　Ｆ　０３５４． ３５６及び３５８の読出しイネーブル信号を制御することにより、出力信号路３ １２中のそれぞれのマルチプレクサ３１５．３１７及び３１９で組合わされる。

マルチプレクサ３１５．３１７．３１９は出力マルチプレクサ制御回路３２１に 応答する。この出力マルチプレクサ制御回路３２１は、画面白画面プロセッサと ＷＳＰ　μＰ３４０からのクロック信号、線開始信号、水平線カウンタ信号、垂 直ブランキングリセット信号及び高速スイッチの出力に応答する。マルチプレク サされたルミナンス及びクロミナンス成分Ｙ　ＭＸ、Ｕ　ＭＸ及びＶＭＸは、そ れぞれのデジタル／アナログ変換器３６０．３６２及び３６４に供給される。第 ４図に示すように、このデジタル−アナログ変換＠３６０．３Ｂ２．３８４の後 段には、それぞれ低域通過フィルタ３６１．３６３．３６５が接続されている。

画面白画面プロセッサ、ゲートアレー及びデータ減縮回路の種々の機能はＷＳＰ 　μＰ３４０によって制御されるＷＳＰ　μＰ　３４０は、これに直列バスを介 して接続されｆ：ＴＶ　μＰ　２１６に応答する。この直列バスは、図示のよう に、データ、クロック信号、イネーブル信号及びリセット信号用のラインを有す る４本線バスとすることができる。ＷＳＰ　μＰ３４０はＷＳＰ　μＰデコーダ ３１０を通してゲートアレーの種々の回路と交信する。

１つのケースでは、４ｘ３ＮＴＳＣビデオを、表示画面のアスペクト比歪みを避 けるために、係数４／３で圧縮することが必要となる。別のケースでは、通常は 垂直方向のズーミングをも伴う、水平ズーミングを行うために、ビデオを伸張す ることもある。３３％までの水平ズーミング動作は、圧縮を４／３未膚に減じる ことによって行うことができる。サンプル補間器は、５−ＶＨＳフォーマットで は５．５ＭＨｚまでとなるルミナンスビデオ帯域幅が、１０２４　ｆ　）Ｉの時 は８ＭＨｚであるナイキスト折返し周波数の大きなパーセンテージを占めるので 、入来ビデオを新たなビクセル位置に計算しなおすために用いられる。

特表平５−５０７５９３　（１２） 第６図に示すように、ルミナンスデータＹ　ＭＮは、ビデオの圧縮または伸張に 基づいてサンプル値を再計算（ｒｅｃａｌｃｕｌａｔｅ）する主信号路３０４中 の補間器３３７を通される。スイッチ、即ち、ルート選択器３２３及び３３１の 機能は、ＦＩＦＯ３５６と補間″ａ３３７の相対位置に対する主信号路３０４の トポロジーを反転させることである。即ち、これらのスイッチは、例えば圧縮に 必要とされる場合などに、補間器３３７がＦＩＦＯ３５８に先行するようにする か、伸張に必要とされる場合のように、ＦＩＦＯ３５６が補間器３３７に先行す るようにするかを選択する。スイッチ３２３と３３１はルート制御回路３３５に 応答し、この回路３３５自体はＷＳＰ　μＰ３４０に応答する。副ビデオ信号が ビデオＲＡ　Ｍ　３５０に記憶するために圧縮され、実用目的には伸張のみが必 要であることが想起されよう。従って、副信号路にはこれらに相当するスイッチ は不要である。

例えば、ＦＩＦＯを用いてビデオ圧縮及び伸張を実施するためには、４個目ごと のサンプルがこのＰＩＦ０３５Ｂに書込まれることを禁止することができる。こ れによって、４／３圧縮が行われる。ＦＩＦＯから読出されるデータが凹凸にな らずに、滑らかとなるように、ＦＩＦＯに書込まれているルミナンスサンプルを 再計算するのは、補間器３３７の機能である。伸張は圧縮と全く逆の態様で行う ことができる。圧縮の場合は、書込みイネーブル信号には、禁止パルスの形でク ロックゲーティング情報が付されている。データの伸張のためには、クロックゲ ーティング情報は読出しイネーブル信号に適用される。これにより、データがＦ ｒＦＯ３５６から読出される時に、データの中断が行われる。この場合、サンプ ルされたデータを凹凸のある状態から滑らかになるように再計算するのは、この 処理中はＦＴＦＯ３５６に後続した位置にある補間器３３７の機能である。伸張 の場合、データは、ＰＩＦＯ３５６から読出されている時及び補間器３３７にク ロック書込みされている時に、中断されねばならない。これは、データが連続し て補間器３３７中をクロックされる圧縮の場合と異なる。圧線及び伸張の両方の 場合において、クロックゲーティング動作は、容易に、同期した態様で行わせる ことができる。即ち、事象は、システムクロック１０２４　ｆ　ｎの立上がりエ ツジを基礎にして生じる。

副信号の補間は副信号路３０６で行われる。ｐｒｐ回路３０１カ、６ビツトＹ、 Ｕ、Ｖ、８　：　１　：　１メモリであるビデオＲＡＭ３５０を操作して、入来 ビデオデータを記憶させる。ビデオＲＡＭ３５０はビデオデータの２フィールド 分を複数のメモリ位置に保持する。各メモリ位置はデータの８ビツトを保持する 。各８ビツト位置には、１つの６ビツトＹ（ルミナンス）サンプル（６４０ｆｓ でサンプルされたもの）と他に２つのビットがある。これら他の２ビツトは、高 速スイッチデータ（ＦＳＷ　ＤＡＴ）か、ＵまたはＶサンプル（８０ｆｑでサン プルされたもの）の一部かのいずれか一方を保持している。ＦＳＷ　ＤＡＴの値 は、どの型のフィールドがビデオＲＡＭに書込まれたかを示す。ビデオＲＡ　Ｍ 　３５０にはデータの２フィールド分が記憶されており、全ビデオＲＡ　Ｍ　３ ５０は表示期間中に続出されるので、両方のフィールドが表示走査期間中に続出 される。ＰＩＦ回路３０１は、高速スイッチデータを用いることにより、どちら のフィールドをメモリから読出して表示すべきかを決める。２１２回路は、動き の分断という問題を解決するために、常に、書込まれているものと反対のフィー ルドの型を読出す。読出されているフィールドの型が表示中のものと逆である場 合は、ビデオＲＡＭに記憶されている偶数フィールドが、そのフィールドがメモ リから読出される時に、そのフィールドの最上部の線を削除して反転される。そ の結果、小画面は動きの分断を伴うことなく正しいインターレースを維持する。

りｏツク／同期回路３２０はＦ　Ｉ　Ｆ　０３５４．３５６　及ＣＦ３５８を動 作させるために必要な読出し、書込み、及びイネーブル信号を発生する。主及び 副チャンネルのためのＦＩＦＯは、各ビデオ線の後で表示するのに必要な部分に ついてデータを記憶のために書込むようにイネーブルされる。データは、表示の 同じ１つまたはそれ以上の線上で各源からのデータを組合わせるために必要とさ れる、主及び副チャンネルのうちの一方（両方ではなく）から書込まれる。副チ ャンネルのＦｒＦＯ３５４は副ビデオ信号に同期して書込まれるが、読出しは主 ビデオ信号に同期して行われる。主ビデオ信号成分は主ビデオ信号と同期してＦ ＩＦＯ３５６と３５８に読込まれ、主ビデオに同期してメモリから読出される。

主チャンネルと副チヤンネル間で読出し機能が切換えられる頻度は、選択された 特定の特殊効果の関数である。

切り詰め形の並置画面のような別の特殊効果の発生は、纏メモリＦＩＦＯに対す る読出し及び書込みイネーブル制御信号を操作して行われる。この表示フォーマ ットのための処理が第７図と第８図に示されている。切り詰め並置表示画面の場 合は、副チャンネルの２０４８Ｘ　８　Ｆ　Ｉ　ＦＯ３５４に対する書込みイネ ーブル制御信号（ＷＲＥＮＡＸ）は、第７図に示すように、表示有効線期間の（ １／２）　＊　（５／１２）　＝５／１２、即ち、約４１％（ポスト・スピード アップ（ｐｏｓｔ　５ｐｅｅｄ　ｕｐ）の場合）・または・ＩＩチャンネルの有 効線期間の６７％（ブリ・スピードアップ（ｐｒｅ　５ｐｅｅｄ　ｕｐ）の場合 ）の間、アクティブとなる。これは、約３３％の切り詰め（約６７％が有効画面 ）及び補間器による５／６の信号伸張に相当する。茶８図の上部に示す主ビデオ チャンネルにおいては、９１０Ｘ８ＦＩＦＯ３５６と３５８に対する書込みイネ ーブル制御信号（ＷＲ−ＥＮ　ＭＮ　Ｙ）は、表示有効線期間の（１／２）＊（ ４／３）−０，６７、即ち、６７％の間、アクティブとなる。

これは、約３３％の切り詰め、及び、９１．０ｘ８ＦＩＦＯにより主チヤンネル ビデオに対して施される４／３の圧縮特表平５−５０７５９３　（１３） 比に相当する。

ＦＩＦＯの各々において、ビデオデータは、ある特定の時点で、読出されるよう にバッファされる。データを各ＦＩＦＯから読出すことのできる時間の有効領域 は、選んだ表示フォーマットによって決まる。図示した並置切り詰めモードの例 においては、主チヤンネルビデオは表示の左半部に表示されており、馴チャンネ ルビデオは表示の右半部に表示される。各波形の任意のビデオ部分は、図示のよ うに、主及び副チャンネルで異なっている。主チャンネルの９１０ｘ８ＦＩＦＯ の読出しイネーブル制御信号（ＲＤ　ＥＮ　ＭＮ）は、ビデオバックポーチに直 　・ちに続く有効ビデオの開始点で始まる表示の表示有効線期間の５０％の間、 アクティブである。副チヤンネル読出しイネーブル制御信号（ＲＤ　ＥＮ　ＡＸ ）は、ＲＤ−ＥＮ　ＭＮ信号の立下がりエツジで始まり、主チヤンネルビデオの フロントポーチの開始点で終わる表示有効線期間の残りの５０％の間、アクティ ブとされる。書込みイネーブル制御信号は、それぞれのＦＩＦＯ入カデータ（主 または副）と同期しており、一方、読出しイネーブル制御信号は主チヤンネルビ デオと同期している。

箪１図（ｄ）に示す表示フォーマットは、２つのほぼ全フィールドの画面を並置 フォーマットで表示できるので、特に望ましい。この表示は、特にワイドフォー マット表示比の表示、例えば、１６×９に有効でかつ遺している。はとんどのＮ ＴＳＣ信号は４Ｘ３フす−マットで表わされており、これは、勿論、１２×９に 相当する。２つの４×３フオ一マツト表示比のＮＴ　Ｓ　Ｃ１１ｉ面を、これら の画面を３３％切り詰めるか、または、３３％詰め込め、アスペクト比歪みを導 入して、同じ１６Ｘ９フオ一マツト表示比の表示器上に表示することができる。

使用者の好みに応じて、画面切り詰めとアスペクト比歪みとの比を０％と３３％ の両限界間の任意の点に設定できる。例えば、２つの並置画面を１６．７％詰め 込み、１６．７％切り詰めて表示することができる。

１６×９フオーマツトの表示比の表示に要する水平表示時間は４×３フオーマツ トの表示比の表示の場合と同じである。なぜなら、両方共、正規の線の長さが６ ２．５μ秒だからである。従って、ＮＴＳＣビデオ信号は、歪みを生じさせるこ となく正しいアスペクト比を保持するためには、４７３倍にスピードアップされ ねばならない。この４／３という係数は、２つの表示フォーマットの比、４、／ ３−　（＋６／９）／　（４／３）として計算される。ビデオ信号をスピードア ップするために、この発明の態様に従って可変補間器が用いられる。

過去においては、入力と出力において異なるクロック周波数を持つＦＩＦＯが、 同様の機能の遂行のために用いられていた。比較のために、２つのＮＴＳＣＸ３ フォーマット表示比信号が１つの４Ｘ３フオ一マツト表示比の表示器上に表示す るとすれば、各画面は５０％だけ、歪ませるか、切り詰めるか、あるいはその両 方を組合わせなければならない。ワイドスクリーン関係で必要とされるスピード アップに相当するスピードアップは不要である。

一般に、ビデオ表示器と偏向システムは主ビデオ信号に同期化される。主ビデオ 信号は、前述したように、ワイドスクリーン表示全面に表示するためにはスピー ドアップされねばならない。副ビデオ信号は第１のビデオ信号とビデオ表示器に 垂直同期させる必要がある。副ビデオ信号はフィールドメモリ中で、１フィール ド期間の一部に相当する長さだけ遅延させられ、次いで、線メモリで伸張される 。副ビデオデータの主ビデオデータとの同期化は、フィールドメモリとしてビデ オＲＡ　Ｍ　３５０を用い、信号の伸張のために先入れ先出しくＦＩＦＯ）線メ モリ装置３５４を用いて行われる。

読出しクロックと書込みクロックの非同期性のために、読出し／書込みポインタ 衝突を避けるための手段を施す必要がある。読出し／書込みポインタの衝突は、 新しいデータがＦＩＦＯに書込まれる機会を持つ前に、古いデータがＦＩＦＯか ら読出される時に起きる。また、読出し／書込みポインタの衝突は、古いデータ ＦＩＦＯから読出される機会を持つ前に、新しいデータがＦＩＦＯを重ね書きす る時に起きる。ＦＩＦＯのサイズは、読出し／書込みポインタの衝突を避けるに 合理的に必要であると考えられる最小線記憶容量に関係している。第１２図〜第 １８図を参照して、読出し／書込みポインタ衝突を避け、飛越し構成の完全性を 保持するためのフィールド同期システムをさらに詳しく説明する。

画面内画面プロセッサは、入来副ビデオ信号の水平同期成分にロックされた６４ ０ｆａのクロックで副ビデオデータがサンプルされるように動作する。この動作 により、オーソゴナルにサンプルされたデータをビデオＲＡＭ３５０に記憶する ことができる。データは同じ＜６４０ｆ＋＋の周波数でビデオＲＡＭから読出さ れねばならない。このデータは、主及び副ビデオ源の全体として非同期的な性質 のために、変更を加えることなしには、ビデオＲＡＭからオーソゴナルに表示す ることは出来ない。副信号の主信号への同期化を容易にするために、互いに独立 した嘗込み及び読出しポートクロックを有する纏メモリが、副信号路中、ビデオ ＲＡ　Ｍ　３５０の出力の後に配置されている。

さらに詳しく説明すると、第１２図に示すように、ビデオＲＡ　Ｍ　３５０の出 力は、２つの４ピツトラブチ３５２Ａと３５２Ｂのうちの第１のものへ入力され ている。ＶＲＡＭ０ＵＴ出力は４ビツトのデータブロックである。４ビツトラツ チは副信号を両組合わせして、８ビツトのデータブロックにするために用いられ ている。また、これらのラッチはデータクロック周波数を１２８０ｆｘから６４ ０ｆＨに低下させる。８ビツトのデータブロックは、ビデオＲＡＭ３５０への記 憶のために副ビデオデータをサンプルした時に用いたものと同じ６４０ｆ＊のク ロックによって、ＦＩＦＯ３５４に書込まれる。ＦＩＦＯ３５４のサイズ特表千 ５−５０７５９３　（１４） は、２０４８Ｘ　８である。８ビツトデータブロツクは１０２４ｆ＋＋の表示ク ロックによってＦＩＦＯ３５４から読出される。この１０２４ｆｌＩの表示クロ ックは主ビデオ信号の水平同期成分にロックされている。この独立した読出しポ ートクロックと書込みポートクロックを有する複数線メモリを用いる基本構成に より、オーソゴナルにサンプルされたデータをオーソゴナルに表示することが可 能となる。

８ビツトデータブロツクは、デマルチプレクサ３５５によって、６ビツトのルミ ナンス及び色差サンプルに分割される。これらのデータサンプルは、必要に応じ て、所要のフォーマット表示比を得るに必要な補間処理を受け、ビデオデータ出 力として書込まれる。

副チャンネルＦＩＦＯにおける読出し／書込みポインタ衝突を避けるようにする ためには、第１に、充分に大きいメモリを選ぶ必要がある。３３％切り詰めた普 通のフォーマット表示比のビデオを表示するために、サイズが２０４８Ｘ　８の 副ＦＩＦＯは、次のようにして計算された５、９本分のビデオデータを記憶でき る。ここで、Ｎは回Ｎ　−（２／３）　＊　（０，８２）　＊　（６４０）冨３ ５０Ｌ工２０４ｇ／　３５０−５．９ この発明の一態様では、フィールド当たり線２本より大きいプリセツション周波 数は起こりそうにないとしている。従って、副チヤンネル用の５本１１Ｆ［Ｆｏ の設計基準は、読出しポインタと書込みポインタの衝突を防止するには充分と言 える。

副チャンネルＦＩＦＯのメモリの使用法は第１３図のようにしマツピングするこ とができる。副信号路のＦＩＦｏ３５４における書込みと読出しを制御するため の線遅延（Ｚ−’）とリセットパルスを発生するＤ型フリップフロップにより形 成された簡略化した回路のブロック図を第１４図に示す。新しい主信号フィール ドの開始点で、書込みポインタＦＩＦＯの始点にリセットされる。このＷＲＲ３ Ｔ　ＡＸと示したリセットパルスは、Ｈ５ＹＮＣＡＸでサンプルサれｆ＝Ｖ　５ ＹＮＣＭＮの４１合すせである。即ち、ＷＲＲＳＴ　ＡＸは、主信号の垂直同期 パルスの後に生じる副ビデオ信号の１番目の水平同期パルスで生じる。主信号の ２本の水平線分の後、読出しポインタがＦＩＦＯ３５４の開始点にリセットされ る。

このリセットパルスをＲＤ　ＲＳＴ　ＡＸで表わす。即ち、ＲＤ　ＲＳＴ　ＡＸ は、主信号の垂直同期パルスの後に生じる主ビデオ信号の３番目の水平同期パル スで、更に別の言い方をすれば、ＷＲＲＳＴ　ＡＸパルスの後に生じる主信号の ２番目の水平同期パルスで発生する。

主信号と副信号は非同期なので、読出しポインタがリセットされた時に書込みポ インタが正確にはどこにあるかという点に関して、幾分か不明確さがある。書込 みポインタは読出しポインタより少なくとも２本の線だけ先行していることはわ かっている。しかし、副チャンネルも高い場合は、書込みポインタは図示の２本 線マーカより先に進んでしまうであろう。このようにして、フィールド当たり線 ２本分より小さいブリセラ２３ン周波数を持つ全信号について、ポインタの衝突 が防止される。副チャンネルＦＩＦＯ３５４は、適切にタイミングをとった読出 し及び書込みリセット信号を用いて、線５本分ずつに分割される。この構成によ れば、読出し及び書込みポインタは、各表示フィールドの開始点で、少なくとも 線２本分互いに離れて初期化される。

ＦＩＦＯが完全な５本線長を持たないと、システムは書込みポインタから読出し ポインタまでのメモリ距離を犠牲にする。これは、異なる詰め込みモードについ ての場合、例えば、１６％詰め込みの場合である。

１６％詰め込みは、 Ｎ冨（５／　６　）　＊　（０，８２）　＊　（６４０）　−４３７Ｌ　−２０ ４８（５＊　４３７）＝４．７これらの場合、ＦＩＦＯは５本線長より短いこと がわかる。１６％詰め込みの場合、実際のＦＩＦＯの長さは４．７本、の線の長 さである。３３％詰め込みについてのＮ式の係数０．８はＣＰＩＰチップの動作 上の限界を反映している。

ＦｒＦＯ１？出しリセットと書込みリセットは有効ビデオ信号の最低２本の線分 は離れているので、上記の犠牲は、読出しポインタが書込みポインタに追いつけ るようにすることになってしまう。また、画面内画面プロセッサは、ビデオＲＡ Ｍ３５０に５１２個より多（のビデオサンプルを記憶させることができないので 、ビデオ線の８０％しか有効であると考えられない。実際には、これでも、良好 な有効ビデオ線が供給される。このような場合において、プリセツション周波数 は、より多くの可視画面内容を得るために犠牲にされている。さらに、副ビデオ にはさらに歪みが存在している。最悪の場合、プリセツションのフィールド当た り１本の線までは、主及び副ビデオ源間では許容できる。これは殆どのビデオ源 に必要とされる以上のものであり、最も用いられることがないと考えられる特殊 モードでは、プリセツション周波数の許容量が犠牲とされる。

ＦＩＦＯの非同期読出し及び書込みから生じる別の問題は、副チヤンネルビデオ の飛越し構成（インクレース）の完全性を保持するという問題である。表示器は 主チヤンネルビデオにロックされているので、表示されているその時のフィール ドの形式、即ち、上側のフィールドか下側のフィールドか、は主信号が決定する 。ビデオＲＡＭ３５０のメモリに記憶され、主チャンネルのフィールドの開始点 で読出し得る状態となっているフィールド形式は、表示されたフィールド形式と 同じであるかもしれないし、同じでないかもしれない。ビデオＲＡＭ３５Ｑに記 憶された副フイールド形式を主チヤンネル表示のフィールド形式に合わせるため に変更する必要があるかもしれない。

画面内画面プロセッサ３２０とゲートアレー３００は、Ｎ特表千５−５０７５９ ３　（１５） ＴＳＣ信号の２６２．５本の線のフィールドを２６３本の線の上側フィールド（ 奇数フィールドと呼ぶこともある）と２６２本の一線の下側フィールド（偶数フ ィールドと呼ぶこともある）とに量子化する。これは、垂直同期信号が水平同期 を表わすパルスでサンプルされるという事実による。これを第１５図に示す。上 側／下側フィールド形式指標は、上側フィールドについては値１を有し、下側フ ィールドについては値０を持っている。上側フィールドは奇数番目の線１〜２６ ３を含んでいる。下側フィールドは偶数番目の線２〜２６２を含んでいる。第１ ６図において、１番目のフィールド形式指標Ｕ／Ｌ　ＭＡＩＮ　ＳＩＧ　・ＮＡ Ｌは主ビデオチャンネルのフィールド形式を表わす。

信号Ｈ３ＹＮＣＡＸは副チャンネルの各線に対する水平同期信号を表わす。

フィールド形式指標Ｕ／Ｌ　（Ａ）は、各副チヤンネル線が「正常」に書込まれ ている場合は、ビデオＲＡＭ３５０に記憶されているフィールド形式を表わす。

ここで用いられている「正常」という語は、上側フィールドが受取られデコード されている時に、奇数番目の線１〜２６３がビデオＲＡＭ３５０に書込まれるこ とを示す。フィールド形式指標Ｕ／Ｌ　（Ｂ）は、上側フィールドの受信中に上 側フィールドの１番目の線がビデオＲＡＭ３５０に書込まれない場合に、ビデオ ＲＡ　Ｍ　３５０に記憶されているフィールド形式を表わす。この場合、１番目 の線は、実際は下側フィールドの最後の線（２６２番目）に付加される。これに より、線２がフレーム中で最初の表示線となり、線３が２番目の表示線となるの で、実効的にはフィールド形式が反転したことになる。そこで、受取られた上側 フィールドは今や下側フィールドとなり、下側フィールドが上側フィールドとな る。フィールド形式指標Ｕ／Ｌ　（Ｃ）は、上側フィールドの最後の線が、下側 フィールドが受取られる時にビデオＲＡ　Ｍ　３５０に加えられる時、ビデオＲ ，ＡＭ３５０に記憶されたフィールドの形式を表わす。この場合、線２６３が最 初の表示線となり、線１が２番目に表示される線となるので、フィールド形式が 実効的に反転する。

上記のモードＢとＣ′における線の加減は、これらの線が垂直リトレースまたは 過走査（オーバスキャン）中に生じるものなので、副チヤンネル画面の画質を低 下させることはない。表示される線の順序が第１８図に示されており、実線は上 側フィールドの線を表わし、点線は下側フィールド線を表わしている。

主及び副チャンネル信号がプリセスすると、Ｕ／ＬＭＡＩＮ　５ＩＧＮＡＬは、 副チャンネルＵ／Ｌ　（Ａ。

Ｂ％Ｃ）フィールド形式指標に対して左または右にシフトする。図示の位置では 、決定エツジが領域Ａにあるので、データはモードＡによってビデオＲＡ　Ｍ　 ３５０に書込まれる必要がある。モードＡが適当である理由は、画面内画面プロ セッサが垂直同期信号を受取っている時は、表示器がビデｒＲＡＭ３５０からＶ 　５ＹＮＣＭＮ（主チャン垂直同期）から始めて読出すことを要求するフィール ド形式と同じフィールド形式をビデオＲＡ　Ｍ　３５０に書込むからである。信 号がプリセスすると、それらの信号の相対位置に応じてモードが変わる。有効な モードを第１６図の上部と第１７図の表に線図的に示す。モードＢとＣに重なり があるが、これは、モードＢが有効な時間の大部分では、モードＣも有効であり 、また、モードＣが有効な時間の大部分で、モードＢが有効であるためである。

これは、２６２本の線の中の２本の線を除いて真である。モードＢとＣの両モー ドが有効な時は、いずれか一方のモードを用いることができる。この選択は任意 とすることもできるし、また、他の回路条件に基づいて決めることができる。

要　約　書 非同期ビデオ信号用のフィールド同期システムは、第１の線周波数成分と第１の フィールド周波数成分を宵する第１のビデオ信号に同期したビデオ信号表示器を 含んでいる。第２の線周波数成分を有する第２のビデオ信号が最初、同期書込み 及び読出しポートを有するフィールドメモリに記憶される。その後、この第２の ビデオ信号は、非同期書込み及び読出しポートと独立してリセット可能な書込み 及び読出しポインタとを有する複数メモリ（３５４）でスピードアップされる。

第２のビデオ信号は、箪２の線周波数成分と同期して、サブサンプルされ、フィ ールドメモリに対して書込み、読出され、かつ複数線メモリに書込まれてもよい 。第２のビデオ信号は、第１の線周波数成分に同期して複数線メモリ（３５４） から読出される。會込みポインタは、３１１１のフィールド周波数成分を第２の 線周波数成分でサンプルする回路（３２０）によってリセットされる。読出しポ インタは、第１のフィールド周波数成分を第１の線周波数成分でサンプルする回 路によってリセットされる。

国際調査報告

Claims (15)

【特許請求の範囲】
1. １．第１の線周波数成分と第１のフィールド周波数成分を存する第１のビデオ信 号と同期したビデオ表示手段と、 第２の線周波数成分を有する第２のビデオ信号のためのフィールドメモリと、 互いに独立してリセット可能な書込み及び読出しポインタを有する複数線メモリ と、 上記第２のビデオ信号をサブサンプルし、このサブサンプルされたビデオ信号を 上記フィールドメモリに対し書込みまたは読出し、さらに、上記サブサンプルさ れたビデオ信号を上記複数線メモリに書込むための上記第２の線周波数成分に同 期して動作する手段と、上記サブサンプルされたビデオ信号を上記複数線メモリ から読出すための上記第１の線周波数成分に同期して動作する手段と、 上記第１のフィールド周波数成分を上記第２の線周波数成分でサンプルすること によって上記書込みポインタをリセットする手段と、 上記第１のフィールド周波数成分を上記第１の線周波数成分でサンプルすること により上記読出しポインタをリセットする手段と、 を含む同期システム。
2. ２．上記書込みポインタが、上記第１のビデオ信号の各フィールドの開始後、上 記第２のビデオ信号の１線期間までの長さリセットされる、請求項１のシステム 。
3. ３．上期読出しポインタが、上記第１のビデオ信号の各フィールドの開始後、上 記第１のビデオ信号の少なくとも線２本分の期間リセットされる、請求項１のシ ステム。
4. ４．上記読出しポインタが、上記第１のビデオ信号の各フィールドの開始後、少 なくとも線２本分、但し、線３本以下の期間リセットされる、請求項１のシステ ム。
5. ５．上記書込みポインタと読出しポインタをリセットするための手段の各々が、 それぞれ、上記書込みポインタを、上記第１のビデオ信号の各フィールドの開始 後上記第２のビデオ信号の１線期間までの期間リセットし、上記読出しポインタ を、上記第１のビデオ信号の各フィールドの開始後、上記第１のビデオ信号の少 なくとも線２本分の期間リセットするための遅延手段を含んでいる、請求項１の システム。
6. ６．上記書込みポインタと読出しポインタをリセットするための手段の各々が、 それぞれ、上記書込みポイン久を、上記第１のビデオ信号の各フィールドの開始 後上記第２のビデオ信号の１線期間までの期間リセットし、上記読出しポインタ を、上記第１のビデオ信号の各フィールドの開始後、上記第１のビデオ信号の少 なくとも線２本分、但し、線３本以下の期間リセットするための遅延手段を含ん でいる、請求項１のシステム。
7. ７．上記書込みポインタと読出しポインタをリセットするための上記手段が、そ れぞれ、フィールド当たり線２本以下のプリセッション周波数を持つ全ての信号 に対して、読出し／書込みポインタの衝突を防止させるための遅延手段を含んで いる、請求項１のシステム。
8. ８．上記それぞれの遅延手段が、上記書込みポインタを、上記第１のビデオ信号 の各フィールドの開始後、上記第２のビデオ信号の１線期間までの期間リセット し、上記読出しポインタを、上記第１のビデオ信号の各フィールドの開始後、上 記第１のビデオ信号の少なくとも線２本分の期間リセットする、請求項５のシス テム。
9. ９．上記それぞれの遅延手段が、上記書込みポインタを、上記第１のビデオ信号 の各フィールドの開始後、上記第２のビデオ信号の１線期間までの期間リセット し、上記読出しポインタを、上記第１のビデオ信号の各フィールドの開始後、上 記第１のビデオ信号の少なくとも線２本分、但し、線３本以下の期間リセットす る、請求項５のシステム。
10. １０．読出し／書込みポインタの衝突を防止するための遅延手段を含む、請求項 １のシステム。
11. １１．上記遅延手段が 上記第１の線周波数成分によって上記第１のフィールド周波数成分が出力として クロックされる第１の一段Ｄ型ラッチ手段と、 上記第２の線周波数成分によって上記第１の一段Ｄ型ラッチ手段の出力が書込み リセット信号としてクロックされる第２の一段Ｄ型ラッチ手段と、 上記第１の線周波数成分によって上記第１の一段Ｄ型ラッチ手段の出力が読出し リセット信号としてクロック伝送される２段Ｄ型ラッチ手段と、 を含むものである、請求項１０のシステム。
12. １２．第１の水平及び垂直同期成分を有する第１のビデオ信号に同期したビデオ 表示手段と、 非同期書込み及び読出しポートと、互いに独立してリセット可能な書込み及び読 出しポインタとを有する、第２の水平同期成分を有する第２のビデオ信号用の複 数線メモリと、 上記第２のビデオ信号を上記複数線メモリに書込むための、上記第２の水平同期 成分に同期して書込みクロック信号を発生する手段と、 上記第２のビデオ信号を上記複数線メモリから読出すための、上記第１の水平同 期成分に同期して読出しクロック信号を発生する手段と、 上記書込みポインタを、上記第１のビデオ信号の各フィールドの開始後、上記第 ２のビデオ信号の１線期間の第１の端部でリセットする手段と、 上記読出しポインタを、上記書込みポインタの上記リセット後、上記第１のビデ オ信号の１線期間の第２の端でリセットする手段と、 を含む同期システム。
13. １３．さらに、上記第２のビデオ信号を上記複数線メモリに書込む前に、上記第 ２のビデオ信号を記憶するためのフィールドメモリを含む、請求項１２のシステ ム。
14. １４．上記フィールドメモリが上記第２の水平同期成分に同期してクロックされ る書込み及び読出しポートを有するものである、請求項１３のシステム。
15. １５．さらに、上記第２のビデオ信号を上記フィールドメモリに記憶する前に、 上記第２の水平同期成分に同期してサブサンプルするための手段を含む、請求項 １３のシステム。