PT97818B - Dispositivo de visionamento com controlo de relacao de aspecto para sobreposicao de imagem - Google Patents

Dispositivo de visionamento com controlo de relacao de aspecto para sobreposicao de imagem Download PDF

Info

Publication number
PT97818B
PT97818B PT97818A PT9781891A PT97818B PT 97818 B PT97818 B PT 97818B PT 97818 A PT97818 A PT 97818A PT 9781891 A PT9781891 A PT 9781891A PT 97818 B PT97818 B PT 97818B
Authority
PT
Portugal
Prior art keywords
video
signal
image
data
signals
Prior art date
Application number
PT97818A
Other languages
English (en)
Other versions
PT97818A (pt
Inventor
Nathaniel Haluk Ersoz
Timothy William Saeger
Original Assignee
Thomson Consumer Electronics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=10676970&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=PT97818(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Thomson Consumer Electronics filed Critical Thomson Consumer Electronics
Publication of PT97818A publication Critical patent/PT97818A/pt
Publication of PT97818B publication Critical patent/PT97818B/pt

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/04—Context-preserving transformations, e.g. by using an importance map
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/223—Controlling dimensions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/227—Centering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/27—Circuits special to multi-standard receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2624—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects for obtaining an image which is composed of whole input images, e.g. splitscreen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/007—Systems with supplementary picture signal insertion during a portion of the active part of a television signal, e.g. during top and bottom lines in a HDTV letter-box system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Systems (AREA)
  • Studio Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Color Television Systems (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Details Of Television Scanning (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)
  • Television Signal Processing For Recording (AREA)
  • Synchronizing For Television (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Description

invento refere-se ao campo das televisões, por exemplo às televisões tendo um écran de relação de formato de visionamento largo, as quais podem interpolar dados video para produzir vários formatos de visionamento. A maioria das televisões actualmente tem uma relação de visionamento de formato, largura horizontal por altura vertical, de 4:3. Uma relação de visionamento de formato largo corresponde mais rigorosamente à relação de formato de visionamento de filmes, por exemplo 16:9. 0 invento é aplicável tanto às televisões de visionamento directo e como às televisões de projecção.
As televisões que têm uma relação de visionamento de formato de 4:3, muitas vezes referidas como 4x3, são limitadas nos modos em que as fontes de sinais video simples e múltiplas podem ser visionadas. Transmissões de sinais de televisão de emissores comerciais, excepto para material experimental, são emitidas com uma relação de visionamento de formato 4 x 3. Muitos telespectadores acham o formato de visionamento 4x3 menos agradável do que a relação de visionamento de formato mais ampla associada aos filmes. As televisões com uma relação de visionamento de formato ampla proporcionam não apenas um visionamento mais agradável, como também são capazes de visionar fontes de sinais de formato de visionamento amplas num correspondente formato de visionamento largo. Filmes parecem filmes, versões deles não cortadas nem distorcidas. A fonte video não necessita ser cortada, tão-pouco quando convertida de filme para video, por exemplo com um dispositivo de telecinema, ou por processadores na televisão.
As televisões com uma relação de formato de visionamento largo são também adequadas para uma ampla variedade de visionamentos tanto para sinais de formato de visionamento convencional como largo, assim como para combinações deles em visores de imagens múltiplas. No entanto, a utilização de um écran de relação de visionamento ampla tem por consequência numerosos problemas. Alterar as relações de formato de visionamento de fontes de sinais múltiplos, desenvolver sinais temporizadores
649
RCA 86 378
consistentes a partir de fontes assíncronas mas visionadas simultaneamente, comutar entre fontes múltiplas para gerar visionamentos de imagens múltiplas, e proporcionar imagens de alta resolução a partir de sinais de dados comprimidos são categorias gerais destes problemas. Tais problemas são resolvidos numa televisão de écran largo de acordo com este invento. Uma televisão de écran largo de acordo com vários arranjos do invento é capaz de proporcionar alta resolução, visionamentos de imagens simples e múltiplas, a partir de fontes simples ou múltiplas tendo relações de formato similares ou diferentes, e com relações de formato de visionamento seleccionáveis.
As televisões com uma relação de formato de visionamento largo podem ser desenvolvidas em dispositivos de televisão visionando sinais video a frequências de exploração horizontal básico ou padrão e múltiplos delas, assim como por exploração tanto entrelaçada como não entrelaçada. Os sinais video NTSC padrão, por exemplo, são visionados entrelaçando os campos sucessivos de cada estrutura video, cada campo sendo gerado por uma operação de exploração de quadro numa relação de exploração horizontal padrão ou básico de aproximadamente 15,734 Hz. A relação de exploração básica para sinais video é diversamente referida como fH, lfH, e ÍH. A frequência actual de um sinal lfjj variará de acordo com diferentes padrões video. Em conformidade com esforços para melhorar a qualidade de imagem do equipamento de televisão, foram desenvolvidos dispositivos para visionar sinais video progressivamente, numa forma não entrelaçada. A exploração progressiva requere que cada estrutura visionada tenha de ser explorada no mesmo período de tempo atribuído para explorar um dos dois campos do formato entrelaçado. Visores AA-BB isentos de tremulação requerem que cada campo seja explorado duas vezes, consecutivamente. Em cada caso, a frequência de exploração horizontal deve ser duas vezes a da frequência horizontal padrão. A relação de exploração para tais visores progressivamente explorados ou isentos de tremulação é diversamente referida como 2fH e 2H. Uma frequência de exploração 2fjj de acordo com padrões nos Estados Unidos, por exemplo, é aproximadamente 31,468 Hz.
649
RCA 86 378
Processamento de imagem em imagem é uma caraterística em que dois sinais de televisão são simultaneamente visionados num visor. A imagem principal ou grande enche a maior parte do écran enquanto que a imagem auxiliar ou pequena é sobreposta na imagem grande ou perto da imagem grande. Onde as fontes de sinal e o visor têm a mesma relação de visionamento de formato, por exemplo 4 x 3, a imagem pequena pode ser reduzida em tamanho pelo mesmo factor de escala inteiro horizontalmente e verticalmente.
Se a imagem pequena tem uma relação de visionamento de formato diferente do que a relação de formato de visionamento da imagem grande e do visor, então sobrepor a imagem pequena no visor requere que a imagem pequena seja comprimida diferenciadamente na direcção horizontal do que na direcção vertical. Este é o caso, por exemplo, quando tentando visionar uma fonte de sinal de imagem pequena 4x3 num visor 16 x 9. Se a fonte 4 x 3 fosse sobreposta na imagem grande da mesma maneira num visor 16 x 9 que num visor 4x3, isto é, com igual redução de tamanho em ambas as direcções horizontal e vertical, o tamanho resultante da imagem pequena e os objectos interiores apareceriam 33% maior do que o normal. Por outras palavras, a relação de aspecto de imagem da imagem pequena estaria distorcida de 33%.
De acordo com um arranjo do invento, é possível corrigir esta distorção de relação de aspecto empregando um interpolador no circuito de dados video de processamento do sinal auxiliar. 0 interpolador pode ser utilizado para visionar correctamente a imagem pequena comprimindo a imagem pequena de 33% na direcção horizontal. Isto resultará numa imagem pequena de 4 x 3 tendo uma correcta relação de aspecto de imagem dos objectos aparecendo na imagem.
Um dispositivo de sobreposição de imagem de acordo com este arranjo do invento assegura uma adequada relação de aspecto de imagem de sobreposições de imagens, o dispositivo compreende uma memória video e um circuito de controlo para escrever e ler informação de um sinal video para e de uma memória
649
RCA 86 378
-5video, a informação referindo-se aos dados video. Um circuito de leitura fornece informação da memória video sincronamente com um visionamento para outro sinal video. Um interpolador comprime e expande selectivamente a informação lida do circuito de leitura, independentemente de qualquer outro processamento que possa comprimir ou expandir verticalmente os referidos dados video. Um multiplexador combina os sinais video para visionamento simultâneo. 0 circuito de leitura compreende uma memória de linha assíncrona para a informação lida da memória video, tendo um acesso de escrita operável sincronamente com a leitura da memória video e um acesso de leitura operável sincronamente com o visionamento para o outro sinal video.
As figuras l(a)-l(i) são úteis para explicar diferentes formatos de visionamento de uma televisão de écran largo.
A figura 2 é um diagrama de blocos de uma televisão de écran largo de acordo com aspectos deste invento e adaptado para funcionamento em exploração horizontal 2fH.
A figura 3 é um diagrama de blocos do processador de écran largo mostrado na figura 2.
A figura 4 é um diagrama de blocos mostrando mais detalhes do processador de écran largo mostrado na figura 3.
A figura 5 é um diagrama de blocos do processador de imagem em imagem mostrado na figura 4.
A figura 6 é um diagrama de blocos da disposição de portas mostrado na figura 4 e ilustrando os trajectos dos sinais principal, auxiliar e de saída.
As figuras 7 e 8 são diagramas temporais úteis para explicar a geração do formato de visionamento mostrado na figura l(d), usando sinais completamente cortados.
A figura 9 é um diagrama de blocos mostrando o trajeeto de
649
RCA 86 378
sinal principal da figura 6 em mais detalhe.
A figura 10 é um diagrama de blocos mostrando o de sinal auxiliar da figura 6 em mais detalhe.
traj ecto
A figura 11 é um diagrama de blocos da secção temporizadora e controlo do processador de imagem em imagem da figura 5.
A figura 12 é um diagrama de blocos de um circuito para gerar o sinal 2fH interno na conversão lfH para 2fH.
A figura 13 é uma combinação de diagramas de blocos e de circuito para o circuito de deflexão mostrado na figura 2.
A figura 14 é um diagrama de blocos da interface RGB mostrada na figura 2.
A figura 15 é um diagrama útil para explicar a disposição de memória numa RAM video associada com o processador de imagem em imagem.
A figura 16 é um diagrama de blocos de um circuito para controlar a comutação de saída entre os sinais video principal e auxiliar.
As várias partes da figura 1 ilustram algumas, mas não todas as várias combinações de simples e múltiplos formatos de visionamento de imagem os quais podem ser produzidos de acordo com diferentes arranjos do invento. Os seleccionados para ilustração são desejados para facilitar a descrição de circuitos particulares compreendendo televisões de écran largo de acordo com os arranjos do invento. Os arranjos do invento são nalguns casos dirigidos eles próprios para os formatos de visionamento, à parte do circuito específico subjacente. Com fins de conveniência na ilustração e discussão aqui, uma relação de formato de visionamento convencional de largura por altura para uma fonte ou sinal video é geralmente julgada ser 4 x 3, enquanto que uma
72 649 -</.
RCA 86 378 jQT**
-7relação de formato de visionamento de écran largo de largura por altura para uma fonte ou sinal video é geralmente julgada ser 16 x 9. Os arranjos do invento não são limitados por estas definições.
A figura l(a) ilustra uma televisão, de visionamento directo ou de projecção, tendo uma relação de formato de visionamento convencional de 4 x 3. Quando uma imagem de relação de visionamento de formato 16 x 9 é transmitida, como um sinal de relação de visionamento de formato 4x3, aparecem barras pretas no topo e no fundo. Isto é geralmente referido como formato caixa do correio. Neste caso, a imagem visionada é mais pequena em relação a toda a área de visionamento disponível. Alternativamente, a fonte de relação de visionamento de formato 16 x 9 é convertida antes da transmissão, de forma a que encherá a extensão vertical de uma superfície de visão do visionamento de formato 4x3. No entanto, muita informação será cortada dos lados esquerdo e/ou direito. Como uma outra alternativa, a imagem de caixa do correio pode ser expandida verticalmente mas não horizontalmente, pelo que a imagem resultante evidenciará distorção por alongamento vertical. Nenhuma das três alternativas é particularmente atraente.
A figura l(b) mostra um écran 16 x 9. Uma fonte video de relação de visionamento de formato 16 x 9 seria completamente visionada, sem corte e sem distorção. Uma imagem de caixa de correio de relação de visionamento de formato 16 x 9, a qual está ela própria num sinal de relação de visionamento de formato 4 x 3, pode ser progressivamente explorada por duplicação de linha ou adição de linha, de modo a proporcionar um visionamento maior com suficiente resolução vertical. Uma televisão de écran largo de acordo com este invento pode visionar um tal sinal de relação de visionamento de formato 16 x 9 quer com a fonte principal, a fonte auxiliar ou uma fonte externa RGB.
A figura l(c) ilustra um sinal principal de relação de visionamento de formato 16 x 9 no qual é visionada uma imagem inserida de relação de visionamento de formato 4x3. Se
649
RCA 86 378 —8—
<
ambos os sinais video principal e auxiliar são fontes de relação de visionamento de formato 16 x 9, a imagem inserida pode também ter uma relação de visionamento de formato 16 x 9. A imagem inserida pode ser visionada em muitas posições diferentes.
A figura l(d) ilustra um formato de visionamento, em que os sinais video principal e auxiliar são visionados com o mesmo tamanho de imagem. Cada área de visionamento tem uma relação de visionamento de formato de 8x9, a qual é evidentemente diferente de ambas 16 x 9 e 4 x 3. De modo a mostrar uma fonte de relação de visionamento de formato 4x3 em tal área de visionamento, sem distorção horizontal ou vertical, o sinal tem de ser cortado nos lados esquerdo e/ou direito. Mais da imagem pode ser mostrado, com menos corte, se alguma distorção de relação de aspecto por compressão horizontal da imagem for tolerada. compressão horizontal resulta em alongamento vertical dos objectos na imagem. A televisão de écran largo de acordo com o invento pode proporcionar qualquer mistura de corte e distorção de relação de aspecto a partir de corte máximo sem distorção de relação de aspecto até ausência de corte com máxima distorção de relação de aspecto.
Limitações de amostragem de dados no circuito de processamento do sinal video auxiliar complicam a geração de uma imagem de alta resolução a qual é tão larga em tamanho quanto o visionamento do sinal video principal. Vários métodos podem ser desenvolvidos para ultrapassar estas complicações.
A figura l(e) é um formato de visionamento em que uma imagem de relação de visionamento de formato 4 x 3 é visionada no centro de um écran de relação de visionamento de formato 16 x 9. Barras escuras são evidentes nos lados direito e esquerdo.
A figura l(f) ilustra um formato de visionamento em que uma imagem grande de relação de visionamento de formato 4 x 3 e três imagens mais pequenas de relação de visionamento de formato
649
RCA 86 378
-94x3 são visionadas simultaneamente. Uma imagem menor exterior ao perímetro da imagem grande é muitas vezes referida como uma POP, isto é uma imagem-exterior-a-imagem, em vez de uma PIP, uma imagem em imagem. Os termos PIP ou imagem em imagem são aqui usados para ambos os formatos de visionamento. Nessas circunstâncias onde a televisão de écran largo é provida com dois sintonizadores, ambos internos ou um interno e um externo, por exemplo num gravador de cassetes video, duas das imagens visionadas podem visionar movimento em tempo real de acordo com a fonte. As imagens restantes podem ser visionadas em formato de estrutura imobilizada. Será apreciado que a adição de mais sintonizadores e adicionais circuitos de processamento de sinal auxiliar possa prover para mais do que duas imagens em movimento. Será também apreciado que a imagem grande por um lado, e as três imagens pequenas por outro lado, possam ser comutadas de posição, como mostrado na figura l(g).
A figura l(h) ilustra uma alternativa em que a imagem de relação de visionamento de formato 4x3 está centrada, e seis imagens mais pequenas de relação de visionamento de formato 4 x 3 são visionadas em colunas verticais em ambos os lados. Assim como no formato previamente descrito, uma televisão de écran largo provida com dois sintonizadores pode proporcionar duas imagens em movimento. As restantes onze imagens estarão em formato de estrutura imobilizada.
A figura l(i) mostra um formato de visionamento tendo uma grelha de doze imagens de relação de visionamento de formato 4 x 3. Tal formato de visionamento é particularmente apropriado para um guia de selecção de canal, em que cada imagem é pelo menos uma estrutura imobilizada de um canal diferente. Como anteriormente, o número de imagens em movimento dependerá do número de sintonizadores disponíveis e dos circuitos de processamento de sinal.
Os vários formatos mostrados na figura 1 são ilustrativos, e não limitativos, e podem ser produzidos por televisões de écran largo mostrados nos restantes desenhos e descritos em
649
-10RCA 86 378 detalhe abaixo.
Um diagrama de blocos global para uma televisão de écran largo de acordo com arranjos do invento, e adaptado para operar com exploração horizontal 2fH, é mostrado na figura 2 e é geralmente designado por 10. A televisão 10 compreende geralmente uma secção de entrada de sinais video 20, um chassis ou microprocessador de TV 216, um processador de écran largo 30, um conversor de lfH para 2fH 40, um circuito de deflexão 50, tuna interface RGB 60, um conversor de YUV para RGB 240, accionadores de cinescópio 242, tubos de visionamento directo ou projecção 244 e uma fonte de alimentação 70. 0 agrupamento de vários circuitos em diferentes blocos funcionais é feito com a finalidade de conveniência na descrição, e não é entendida como limitativa da posição física destes circuitos relativamente uns aos outros.
A secção de entrada dos sinais video 20 está adaptada para receber uma pluralidade de sinais video compósitos a partir de diferentes fontes video. Os sinais video podem ser selectivamente comutados para visionamento como sinais video principal e auxiliar. Um comutador RF 204 tem duas entradas de antena ΑΝΤΙ e ANT2. Estas representam entradas tanto para recepção de antena exterior como para recepção por cabo. 0 comutador RF 204 controla qual é a entrada de antena fornecida a um primeiro sintonizador 206 e a um segundo sintonizador 208. A saída do primeiro sintonizador 206 é uma entrada do integrado 202, o qual executa um número de funções relacionadas com sintonização, deflexão horizontal e vertical e controlo video. 0 integrado particular mostrado é designado na indústria por TA7730. 0 sinal video de banda de base VIDEO OUT desenvolvido no integrado e resultante do sinal do primeiro sintonizador 206 é uma entrada do comutador video 200 e da entrada TV1 do processador de écran largo 30. Outras entradas video de banda de base para o comutador video 200 são designadas por AUX1 e AUX2. Estas poderão ser usadas para câmaras video, leitores de discos laser, leitores de fita video, jogos video e semelhantes. A saída do comutador
649
RCA 86 378
video 200, a qual é controlada pelo chassis ou microprocessador de TV 216 é designada SWITCHED VIDEO. O SWITCHED VIDEO é outra entrada para o processador de écran largo 30.
Com referência adicional à figura 3, um processador de écran largo comutador SW1 selecciona dentre os sinais TV1 e SWITCHED VIDEO como sinal video SEL COMP OUT o qual é uma entrada para um descodificador Y/C 210. O descodificador Y/C 210 pode ser aplicado como um filtro colector de linha adaptável. Duas outras fontes video Sl e S2 são também entradas para o descodificador Y/C 210. Cada uma das Sl e S2 representa diferentes fontes S-VHS, e cada consiste em sinais de luminância e crominância separados. Um comutador, o qual pode estar incorporado como parte do descodificador Y/C, como em alguns filtros colectores de linha adaptáveis, ou o qual pode ser aplicado como um comutador separado, é sensível ao microprocessador de TV 216 para seleccionar um par de sinais de luminância e crominância como saídas designadas por Y_M e C_IN respectivamente. O par seleccionado de sinais luminância e crominância é consequentemente considerado o sinal principal e é processado ao longo de um trajecto de sinal principal. Designações de sinal incluindo _M ou _MN referem-se ao trajecto de sinal principal. 0 sinal de crominância C_IN é reenviado pelo processador de écran largo para o integrado, para desenvolver sinais de diferenciação de cor U_M e V_M. A este respeito, U é uma designação equivalente para (R-Y) e V é uma designação equivalente para (B-Y). Os sinais Y_M, U_M e V_M são convertidos para a forma digital no processador de écran largo para posterior processamento de sinal.
O segundo sintonizador 208, definido funcionalmente como parte do processador de écran largo 30, desenvolve um sinal video de banda de base TV2. Um comutador SW2 selecciona dentre os sinais TV2 e SWITCHED VIDEO uma entrada para um descodificador Y/C 220. 0 descodificador Y/C 220 pode ser aplicado como um filtro colector de linha adaptável. Os comutadores SW3 e SW4 seleccionam entre as saídas de luminância e crominância do descodificador Y/C 220 e os sinais de luminância e crominân72 649
RCA 86 378
cia de uma fonte video externa, designados respectivamente por Y_EXT e C_EXT. Os sinais Y_EXT e C_EXT correspondem à entrada S-VHS Sl. 0 descodificador Y/C 220 e os comutadores SW3 e SW4 podem ser combinados, como em alguns filtros colectores de linha adaptáveis. A saída dos comutadores SW3 e SW4 é consequentemente considerada o sinal auxiliar e é processada ao longo de um trajecto de sinal auxiliar. A saída de luminância seleccionada é designada Y_A. Designações de sinais incluindo _A, _AX e _AUX referem-se ao trajecto de sinal auxiliar. A crominância seleccionada é convertida para sinais de diferença de cor U_A e V_A. Os sinais Y_A, U_A e V_A são convertidos para a forma digital para posterior processamento de sinal. O arranjo de fonte de sinal video comutando nos trajectos de sinal principal e auxiliar maximiza a flexibilidade em gerir a selecção de fonte para as diferentes partes dos diferentes formatos de visionamento de imagem.
Um sinal sincronizador compósito COMP SYNC, correspondendo a Y_M é proporcionado pelo processador de écran largo a um separador síncrono 212. Os componentes sincronizadores horizontal e vertical H e V são respectivamente entradas para um circuito de contagem vertical descendente 214. 0 circuito de contagem vertical descendente desenvolve um sinal VERTICAL RESET o qual é dirigido para um processador de écran largo 30. 0 processador de écran largo gera um sinal de saída de reposição vertical interno INT VERT RST OUT dirigido para a interface RGB 60. Um comutador na interface RGB 60 selecciona entre o sinal de saída de reposição vertical interno e o componente sincronizador vertical da fonte RGB externa. A saída deste comutador é um componente sincronizador vertical seleccionado SEL_VERT_SYNC dirigido para o circuito de deflexão 50. Sinais sincronizadores horizontal e vertical do sinal video auxiliar são desenvolvidos pelo separador síncrono 250 no processador de écran largo.
conversor lfH para 2fH 40 é responsável por converter sinais video entrelaçados para sinais não entrelaçados progressivamente explorados, por exemplo um onde cada linha horizontal é
visionada duas vezes, ou um conjunto adicional de linhas horizontais é gerado por interposição de linhas horizontais adjacentes do mesmo campo. Em algumas circunstâncias, a utilização de uma linha prévia ou a utilização de uma linha intercalada dependerá do grau de movimento que é explorado entre campos ou estruturas adjacentes. 0 circuito conversor 40 opera em conjunção com uma RAM video 420. A RAM video pode ser utilizada para armazenar um ou mais campos de uma estrutura, para permitir o visionamento progressivo. Os dados video convertidos tais como Y_2fjj, U_2fjj e V_2fjj são fornecidos à interface RGB 60.
A interface RGB 60, mostrada em mais detalhe na figura 14, permite selecção dos dados video convertidos ou dados video RGB externos para visionamento pela secção de entrada de sinais video. 0 sinal RGB externo é julgado ser um sinal de relação de visionamento de formato largo adaptado para exploração 2fH. 0 componente sincronizador vertical do sinal principal é fornecido à interface RGB pelo processador de écran largo como INT VERT RST OUT, possibilitando que um sincronismo vertical seleccionado (fVm ou fvext) esteja disponível para o circuito de deflexão 50. 0 funcionamento da televisão de écran largo permite a selecção pelo utilizador de um sinal RGB externo, por geração de um sinal de controlo interno/externo INT/EXT. No entanto, a selecção de uma entrada de sinal RGB externo, na ausência de um tal sinal, pode resultar em colapso vertical do de quadro, e danificação do tubo de raios catódicos ou tubos de projecção. Por consequência, o circuito de interface RGB detecta um sinal sincronizador externo, de modo a ultrapassar a selecção de uma entrada RGB externa não existente. O microproccessador WSP 340 fornece também controlo de cor e de tonalidade para o sinal RGB externo.
processador de écran largo 30 compreende um processador de imagem na imagem 320 para processamento de sinal especial do sinal video auxiliar. O termo imagem em imagem é por vezes abreviado por PIP ou pix-em-pix. Uma disposição de portas 300 combina os dados de sinal video principal e auxiliar
649
RCA 86 378 —14— numa larga variedade de formatos de visionamento, como mostrado pelos exemplos das figuras l(b) a l(i). 0 processador de imagem em imagem 320 e a disposição de portas 300 estão sob o controlo de um microprocessador de écran largo (WSP μΡ) 340. O microprocessador 340 é sensível ao microprocessador de TV 216 ao longo de um bus série. O bus série inclui quatro linhas de sinal, para dados, sinais de relógio, sinais de permissão e sinais de reposição. O processador de écran largo 30 gera também um sinal de apagamento/reposição vertical compósito, como um sinal castelo de areia de três níveis. Alternativamente, os sinais verticais de apagamento e de reposição podem ser gerados como sinais separados. Um sinal de apagamento compósito é fornecido pela secção de entrada de sinal video à interface RGB.
circuito de deflexão 50, mostrado em mais detalhe na figura 13, recebe um sinal de reposição vertical do processador de écran largo, um sinal sincronizador horizontal 2fH seleccionado da interface RGB 60 e sinais de controlo adicionais do processador de écran largo. Estes sinais de controlo adicionais referem-se a pôr em fase horizontal, a ajustamento de tamanho vertical e a ajustamento de almofada este-oeste. 0 circuito de deflexão 50 fornece impulsos de retorno rápido 2fH ao processador de écran largo 30, ao conversor de lfjj para 2fjj 40 e ao conversor de YUV para RGB 240.
Tensões de funcionamento para toda a televisão de écran largo são geradas por uma fonte de alimentação 70 a qual pode ser alimentada por uma alimentação principal AC.
O processador de écran largo 30 é mostrado em mais detalhe na figura 3. Os componentes principais do processador de écran largo são uma disposição de portas 300, um circuito de imagem em imagem 301, conversores de analógico para digital e de digital para analógico, o segundo sintonizador 208, um microprocessador do processador de écran largo 340 e um codificador de saída de écran largo 227. Mais detalhes do processador de
649
RCA 86 378
-153 écran largo, os quais estão em comum com ambos os chassis lfH e 2fH, por exemplo o circuito PIP, são mostrados na figura 4. Um processador de imagem em imagem 320, o qual forma uma parte significativa do circuito PIP 301, é mostrado em mais detalhe na figura 5. A disposição de portas 300 é mostrado em mais detalhe na figura 6. Um número de componentes mostrados na figura 3, formando partes dos trajectos de sinal principal e auxiliar, foi já descrito em detalhe.
O segundo sintonizador 208 tem associado a ele um andar IF 224 e um andar audio 226. O segundo sintonizador 208 opera também | em conjunção com o WSP μΡ 340. 0 WSP μΡ 340 compreende uma secção I/O entrada saída 340A e uma secção de saída analógica
340B. A secção 1/0 340A proporciona sinais de controlo de tonalidade e de cor, o sinal INT/EXT para seleccionar a fonte video RGB externa e sinais de controlo para os comutadores SWl a SW6. A secção 1/0 monitoriza também o sinal EXT SYNC DET da interface RGB para proteger o circuito de deflexão e o(s) tubo(s) de raios catódicos. A secção de saída analógica 340B proporciona sinais de controlo para tamanho vertical, ajustamento este-oeste e fase horizontal, através dos respectivos circuitos de interface 254, 256 e 258.
A disposição de portas 300 é responsável por combinar | informação video dos trajectos de sinal principal e auxiliar para produzir um visionamento compósito de écran largo, por exemplo um dos mostrados nas diferentes partes da figura 1. Informação de relógio para a disposição de portas é proporcionada pela malha de captura de fase 374, a qual opera em conjunção com um filtro passa baixo 376. 0 sinal video principal é fornecido ao processador de écran largo em forma analógica, e formato YUV, como os sinais designados por Y_M, U_M e V_M. Estes sinais principais são convertidos da forma analógica para digital por conversores de analógico para digital 342 e 346, mostrados em mais detalhe na figura 4.
Os sinais de componente de cor são referidos por designações genéricas U e V, as quais podem ser atribuídas tanto a sinais R-Y como B-Y, ou a sinais I e Q. A largura de
649
RCA 86 378
-16banda da luminância amostrada está limitada a 8 MHz porque a frequência de relógio do dispositivo é 1024fH, a qual é aproximadamente 16 Hz. Um conversor simples de analógico para digital e um comutador analógico podem ser utilizados para amostrar os dados de componente de cor porque os sinais U e V estão limitados a 500 kHz, ou 1,5 MHz para I largo. A linha seleccionada UV_MUX para o comutador analógico, ou multiplexador 344, é um sinal de 8 MHz derivado por divisão do dispositivo de relógio por 2. Um impulso de relógio largo de início de linha SOL repõe sincronamente este sinal a zero no princípio de cada linha video horizontal. A linha UV_MUX então alterna de estado em cada ciclo de relógio através da linha horizontal. Dado que o comprimento da linha é um número par de ciclos de relógio, o estado do UV_MUX, uma vez iniciado, consistentemente alternará entre 0, 1, 0, 1,.... sem interrupção. As correntes de dados Y e UV fora dos conversores de analógico para digital 342 e 346 são deslocadas porque os conversores de analógico para digital têm cada um 1 ciclo de relógio de atraso. De modo a acomodar-se a este deslocamento de dados, a informação restritiva de relógio do controlo interpolador 349 do circuito de processamento de sinal principal 304 tem de ser analogamente retardada. Onde a informação restritiva de relógio não for retardada, os dados UV não serão correctamente emparelhados quando apagados. Isto é importante porque cada par UV representa um vector. Um elemento U de um vector não pode ser emparelhado com um elemento V de outro vector sem causar uma troca de cor. Em vez disso, uma amostra V de um par prévio será apagada juntamente com a amostra U corrente. Este método de multiplexação UV é referido como 2:1:1, uma vez que há duas amostras de luminância para cada par de amostras (U, V) de componente de cor. A frequência de Nyquist para ambos U e V é reduzida efectivamente para metade da frequência de Nyquist da luminância. Por consequência, a frequência de Nyquist da saída do conversor analógico para digital para o componente de luminância é 8 MHz, ao passo que a frequência de Nyquist da saída do conversor analógico para digital para os componentes de cor é 4 MHz.
649
RCA 86 378
-170 circuito PIP e/ou a disposição de portaa^odem; também incluir meios para realçar a resolução dos dados auxiliares apesar da compressão de dados. Um número de redução de dados e esquemas de restituição de dados foi desenvolvido, incluindo por exemplo compressão de pixels emparelhados e excitação e não excitação. Além disso, diferentes sequências de excitação envolvendo diferentes números de bits e diferentes compressões de pixels emparelhados envolvendo diferentes números de bits são contempladas.. Um dos números de redução de dados particular e esquemas de restituição pode ser seleccionado pelo WSP μΡ 340 de modo a maximizar a resolução do video visionado para cada tipo particular de formato de visionamento de imagem.
A disposição de portas inclui interpoladores que operam em conjunção com memórias de linha, as quais podem ser aplicadas como FIFO 356 e 358. O interpolador e as FIFO são utilizados para reamostrar o sinal principal como desejado. Um interpolador adicional pode reamostrar o sinal auxiliar. Circuitos de relógio e sincronizadores na disposição de portas controlam a manipulação de dados de ambos os sinais principal e auxiliar, incluindo a combinação deles num sinal video de saída simples tendo componentes Y__MX, U_MX e V_MX. Estes componentes de saída são convertidos para a forma analógica por conversores de analógico para digital 360, 362 e 364. Os sinais de forma analógica, designados por Y, U e V, são fornecidos ao conversor lfH para 2fH 40 para conversão para exploração não entrelaçada. Os sinais Y, U e V são também codificados para formato Y/C pelo codificador 227 para definir um sinal de saída de relação de formato largo Y_OUT_EXT/C_OUT_EXT disponível em fichas de painel. 0 comutador SW5 selecciona um sinal sincronizador para o codificador 227 a partir tanto da disposição de portas, C_SYNC_MN, como do circuito PIP, C_SYNC_AUX. O comutador SW6 selecciona entre Y_M e C_SYNC_AUX como sinal sincronizador para a saída do painel de écran largo.
A disposição de portas inclui interpoladores que operam em conjunção com memórias de linha, as quais podem ser aplicadas
649
RCA 86 378 —18—
como FIFO 356 e 358. O interpolador e as FIFO são utilizados para comprimir e expandir o sinal principal como desejado. Um interpolador adicional pode comprimir e expandir ainda o sinal auxiliar. Circuitos de relógio e sincronizadores na disposição de portas controlam a manipulação de dados de ambos os sinais principal e auxiliar, incluindo a combinação deles num sinal video de saída simples tendo componentes Y_MX, U_MX e V_MX. Estes componentes de saída são convertidos para a forma analógica por conversores de analógico para digital 360, 362 e 364. Os sinais de forma analógica, designados por Y, U e V, são fornecidos ao conversor lfH para 2fjj 40 para conversão para exploração não entrelaçada. Os sinais Y, U e V são também codificados para formato Y/C pelo codificador 227 para definir um sinal de saída de relação de formato largo Y_OUT_EXT/C_OUT_EXT disponível em fichas de painel. 0 comutador SW5 selecciona um sinal sincronizador para o codificador 227 a partir tanto da disposição de portas, C_SYNC_MN, como do circuito PIP, C_SYNC_AUX. O comutador SW6 selecciona entre Y_M e C_SYNC_AUX como sinal sincronizador para a saída do painel de écran largo.
Porções do circuito sincronizador horizontal são mostradas em mais detalhe na figura 12. Um comparador de fase 228 é parte de uma malha de captura de fase incluindo um filtro passa baixo 230, um oscilador controlado por tensão 232, um divisor 234 e um condensador 236. O oscilador controlado por tensão 232 opera a 32fH, sensível a um ressoador cerâmico ou semelhante 238. A saída do oscilador controlado por tensão é dividida por 32 para proporcionar um segundo sinal de entrada de frequência adequada ao comparador de fase 228. A saída do divisor 234 é um sinal temporizador REF lfH. Os sinais temporizadores REF 32fH e REF lfH são fornecidos a um contador divisor por 16 400. Uma saída 2fjj é fornecida a um circuito de alargamento de impulsos 402. Pré-ajustando o divisor 400 pelo sinal REF lfH garante-se que o divisor opera sincronamente com a malha de captura de fase da secção de entrada de sinais video. O circuito de alargamento de impulsos 402 assegura que um sinal 2fH-REF tenha uma largura de impulsos adequada para garantir operação
649
RCA 86 378
adequada do comparador de fase 404, por exemplo um tipo CA1391, o qual faz parte de uma segunda malha de captura de fase incluindo um filtro passa baixo 406 e um oscilador controlado por tensão 2fH 408. 0 oscilador controlado por tensão 408 gera um sinal temporizador interno 2fjj, o qual é usado para conduzir o visionamento progressivamente explorado. 0 outro sinal de entrada do comparador de fase 404 é o sinal de impulsos de retorno rápido 2fH ou um sinal temporizador relacionado com ele. A utilização da segunda malha de captura de fase incluindo um comparador de fase 404 é útil para garantir que cada período de exploração 2fH é simétrico dentro de cada período lfjj do sinal de entrada. De outro modo, o visor pode exibir uma separação do de quadro, por exemplo, em que metade das linhas video são deslocadas para a direita e metade das linhas video são deslocadas para a esquerda.
O circuito de deflexão 50 é mostrado em mais detalhe na figura 13. Um circuito 500 é proporcionado para ajustar o tamanho vertical do de quadro, de acordo com uma quantidade desejada de sobreexploração vertical necessária para produzir diferentes formatos de visionamento. Como ilustrado esquematicamente, uma fonte de corrente constante 502 proporciona uma quantidade constante de corrente Ir^MP a carrega um condensador de rampa vertical 504. Um transístor 506 é acoplado em paralelo com o condensador de rampa vertical, e descarrega periodicamente o condensador sensível ao sinal de reposição vertical. Na ausência de qualquer ajustamento, a corrente proporciona o máximo tamanho vertical disponível para o de quadro. Isto pode corresponder à extensão da sobreexploração vertical necessária para preencher o visor de écran largo por uma fonte de sinal de relação de visionamento de formato 4 x 3 expandida, como mostrado na figura l(a). Para a extensão é necessário esse menor tamanho de de quadro vertical, uma fonte de corrente ajustável 508 desvia uma quantidade variável de corrente IADJ a partir de Ιρ^ρζ de modo que o condensador de rampa vertical 504 carrega mais lentamente e para um valor de pico menor. A fonte de corrente variável 508 é sensível a um sinal de ajuste de tamanho vertical, por exemplo na forma
649
RCA 86 378 —20 — analógica, gerado por um circuito de controlo de tamanho vertical. 0 ajustamento de tamanho vertical 500 é independente de um ajustamneto manual de tamanho vertical 510, o qual pode ser realizado por um potenciómetro ou botão de ajuste no painel posterior. Em qualquer dos casos, a(s) bobina(s) de deflexão vertical recebe(m) corrente accionadora de magnitude apropriada. Deflexão horizontal é proporcionada por um circuito de ajustamento de fase 518, por um circuito de correcção de almofada Este-Oeste 514, por uma malha de captura de fase 2fjj 520 e por um circuito de saída horizontal 516.
circuito de interface RGB 60 é mostrado com mais detalhe na figura 14. o sinal o qual é para ser visionado por fim será seleccionado entre a saída do conversor de lfH para 2fH 40 e uma entrada RGB externa. Com a finalidade da televisão de écran largo aqui descrita, a entrada RGB externa é presumida ser uma relação de visionamento de formato largo, fonte progressivamente explorada. Os sinais RGB externos e um sinal de apagamento compósito da secção de entrada de sinais video 20 são entradas para um conversor de RGB para YUV 610. 0 sinal sincronizador compósito 2fH externo para o sinal RGB externo é uma entrada para o separador de sinal sincronizador externo 600. A selecção do sinal sincronizador vertical é realizada pelo comutador 608 . A selecção do sinal sincronizador horizontal é realizada pelo comutador 604. A selecção do sinal video é realizada pelo comutador 606. Cada um dos comutadores 604, 606 e 608 é sensível a um sinal de controlo interno/externo gerado pelo WSP μΡ 340. A selecção das fontes video internas ou externas é uma escolha do utilizador. No entanto, se um utilizador inadvertidamente selecciona uma fonte RGB externa, quando esta fonte não está ligada ou activa, ou se a fonte externa desaparece, o de quadro vertical irá abaixo, e graves danos podem resultar no(s) tubo(s) de raios catódicos. Em conformidade, um detector sincronizador externo 602 verifica sobre a presença de um sinal sincronizador externo. Na ausência de um tal sinal, um sinal de controlo de ultrapassagem de comutador é transmitido a cada um dos comutadores 604, 606 e 608, para evitar a selecção da fonte RGB
I
-2172 649
RCA 86 378 externa se o seu sinal não está presente. O conversor de RGB para YUV 610 recebe também sinais de controlo de tonalidade e de cor do WSP μΡ 340.
Uma televisão de écran largo de acordo com arranjos do invento pode ser realizada com exploração horizontal lfH em vez de exploração horizontal 2fH, apesar deste circuito não esta ilustrado. Um circuito lfH não requiriria um conversor de lfH para 2fjj e a interface RGB. Por consequência não haveria provisão para visionar um sinal externo RGB de relação de visionamento de formato largo a uma frequência de exploração 2fH. 0 processador de écran largo e o processador de imagem em imagem para um circuito lfH seriam muito similares. A disposição de portas poderia ser substancialmente idêntico, apesar de nem todas as entradas e saídas serem utilizadas. Os vários esquemas de realce de resolução aqui descritos podem ser geralmete aplicados sem prestar atenção se a televisão opera em exploração lfH ou 2fH.
A figura 4 é um diagrama de blocos mostrando mais detalhes do processador de écran largo 30 mostrado na figura 3 o qual seria o mesmo para os chassis lfH e 2fH. Os sinais Y_A, U_A e V_A são uma entrada para o processador de imagem na imagem 320, o qual pode incluir um circuito de processamento de resolução 370. A televisão de écran largo de acordo com aspectos deste invento pode expandir ou comprimir video. Os efeitos especiais concretizados pelos vários formatos de visionamento compósitos ilustrados em parte na figura 1 são gerados pelo processador de imagem em imagem 3 20, o qual pode receber sinais de dados processados por resolução Y_RP, U_RP e V_RP do circuito de processamento de resolução 370. 0 processamento de resolução não precisa de ser utilizado todas as vezes, mas apenas durante formatos de visionamento seleccionadoos. 0 processador de imagem em imagem 320 é mostrado em mais detalhe na figura 5. Os componentes principais do processador de imagem em imagem são uma secção conversora analógico-para-digital 322, uma secção de entrada 324, uma secção comutadora rápida (FSW) e de bus 326, uma secção temporizadora e de controlo 328 e uma
649
RCA 86 378
22secção conversora digital-para-analógico 33*σ. A secção temporizadora e de controlo 328 é mostrada em mais detalhe na figura 11.
processador de imagem em imagem 320 pode ser concretizado como uma variante de um integrado CPIP básico desenvolvido pela Thomsom Consumer Electronics, Inc. integrado CPIP básico é descrito mais na íntegra numa publicação intitulada The CTC 140 Picture in Picture (CPIP) Technical Training Manual, disponível na Thomson Consumer Electronics, Inc., Indianapolis, Indiana. Um número de caracteristicas especiais ou de efeitos especiais é possível, sendo os seguintes ilustrativos. 0 efeito especial básico é uma imagem grande tendo uma imagem pequena cobrindo uma porção dela como mostrado na figura l(c). As imagens grande e pequena podem resultar do mesmo sinal video, de diferentes sinais video ou podem ser alternadas ou permutadas. Falando na generalidade, o sinal audio é comutado para corresponder sempre à imagem grande. A imagem pequena pode ser deslocada para qualquer posição no écran ou pode passar por um número de posições predeterminadas. Uma característica zoom aumenta e diminui o tamanho da imagen pequena, por exemplo para qualquer um de um número de tamanhos predefinidos. Num ponto qualquer, por exemplo o formato de visionamento mostrado na figura l(d), as imagens grande e pequena são realmente do mesmo tamanho.
Num modo de imagem simples, por exemplo o mostrado nas figuras l(b), l(e) e l(f) um utilizador pode fazer zoom do conteúdo da imagem simples, por exemplo, em passos de uma relação 1.0:1 a 5.0:1. Enquanto que no modo zoom um utilizador pode procurar ou explorar através do conteúdo da imagem permitindo à imagem de écran se mover através de diferentes áreas da imagem. Em qualquer dos casos, tanto a imagem pequena como a imagem grande como a imagem com zoom podem ser visionadas em estrutura imobilizada (formato de imagem quieta). Esta função permite um formato comutado, em que as últimas nove estruturas de video podem ser repetidas no écran. A frequência de repetição de estrutura pode ser alterada de
649
RCA 86 378
-23trinta estruturas por segundo para zero estruturas por segundo.
processador de imagem em imagem usado na televisão de écran largo de acordo com outro arranjo do invento difere da configuração presente do integrado CPIP básico acima descrito. Se o integrado CPIP básico fosse usado com uma televisão tendo um écran 16 x 9, e sem um circuito de aceleração video, as imagens inseridas exibiriam distorção de relação de aspecto, devido à efectiva expansão horizontal de 4/3 vezes resultando da exploração ao longo do écran 16 x 9 maior. Os objectos na imagem seriam alongados horizontalmente. Se um circuito de aceleração externo fosse utilizado, não haveria distorção de relação de aspecto, mas a imagem não encheria todo o écran.
Os processadores de imagem em imagem existentes baseados no integrado CPIP básico como os utilizados em televisões convencionais são operados de uma forma particular tendo certas consequências indesejadas. 0 video entrado é amostrado com um relógio 640fH o qual é capturado para o sinal sincronizador horizontal da fonte video principal. Por outras palavras, dados armazenados na RAM video associados com o integrado CPIP não são amostrados ortogonalmente em relação à fonte video auxiliar entrada. Esta é uma limitação fundamental do método CPIP básico ) de sincronização de campo. A natureza não ortogonal da relação de amostragem de entrada resulta em erros de desvio dos dados amostrados. A limitação é o resultado da RAM video utilizada com o integrado CPIP, o qual deve usar o mesmo relógio para escrita ou leitura de dados. Quando dados da RAM video, tal como RAM video 350, são visionados, os erros de desvio são vistos como instabilidade aleatória ao longo das arestas verticais da imagem e são geralmente considerados bastante inconvenientes.
processador de imagem em imagem 320, de acordo com um arranjo do invento e ao contrário do integrado CPIP básico, está adaptado para comprimir assimetricamente os dados video num entre uma pluralidade de modos de visionamento seleccionáveis. Neste modo de funcionamento, as imagens são comprimidas 4:1 na
649
RCA 86 378
24direcção horizontal e 3:1 na direcção vertical. Este modo assimétrico de compressão produz imagens distorcidas de relação de aspecto para armazenagem em RAM video. Objectos nas imagens são comprimidos horizontalmente. No entanto, se estas imagens são extraídas normalmente, como por exemplo no modo de exploração de canal, para visionamento de um écran de relação de visionamento de formato 16 x 9, as imagens aparecem correctas. A imagem enche o écran e não há distorção de relação de aspecto. O modo de compressão assimétrica de acordo com este aspecto do invento torna possível gerar o formato de visionamento especial num écran 16 x 9 sem circuitos de aceleração externos.
A figura 11 é um diagrama de blocos da secção temporizadora e de controlo 328 do processador de imagem em imagem, por exemplo uma versão modificada do integrado CPIP acima descrito, o qual inclui um circuito de dizimação 328C para produzir a compressão assimétrica como um entre a pluralidade de modos de visionamento seleccionáveis. Os restantes modos de visionamento podem proporcionar imagens auxiliares de diferentes tamanhos. Cada circuito de dizimação horizontal e vertical compreende um contador o qual está programado para um factor de compressão de uma tabela de valores sob o controlo do WSP μΡ 340. A gama de valores pode ser 1:1, 2:1, 3:1 e por aí adiante. Os factores de compressão podem ser simétricos ou assimétricos, dependendo da forma como a tabela está estabelecida. 0 controlo das relações de compressão pode também ser realizado por circuitos de dizimação de âmbito geral, completamente programáveis sob o controlo do WSP μΡ 340.
Nos modos PIP de écran completo, o processador de imagem em imagem, em conjunção com um oscilador de funcionamento livre 348 tomará entrada Y/C de um descodificador, por exemplo um filtro colector de linha adaptável, descodifica o sinal em componentes de cor Y, U e V e gera impulsos síncronos horizontais e verticais. Estes sinais são processados no processador de imagem em imagem para os vários modos de écran total tais como zoom, imobilização e
649
RCA 86 378
exploração de canal. Durante o modo de exploração de canal, por exemplo, o sincronismo horizontal e vertical presente a partir da secção de entrada de sinais video terá muitas discontinuidades porque os sinais amostrados (diferentes canais) terão impulsos síncronos não relacionados e serão comutados em momentos de tempo aparentemente aleatórios. Por consequência o relógio de amostragem (e relógio RAM de leitura/escrita) é determinado pelo oscilador de funcionamento livre. Para modos imobilizado e zoom, o relógio de amostragem será preso ao sincronismo horizontal video entrado, o qual nestes casos especiais é o mesmo que a frequência de relógio de visionamento.
Referindo-nos novamente à figura 4, as saídas Y, U, V e C_SYNC (sincronismo composto) do processador de imagem em imagem em forma analógica podem ser recodifiçadas em componentes Y/C pelo circuito codificador 366, o qual opera em conjunção com um oscilador de 3.58 MHz 380. Este sinal Y/C_PIP_EN pode ser ligado a um comutador Y/C, não mostrado, o qual permite aos componentes Y/C recodifiçados serem substituídos por componentes Y/C do sinal principal. A partir deste ponto, os sinais Y, U, V e sincronismos codificados PIP seriam a base para temporização horizontal e vertical no resto do chassis. Este modo de funcionamento é apropriado para produzir um modo zoom para o PIP, baseado em operação para o interpolador e das FIFO no circuito de sinal principal.
Com referência adicional à figura 5, o processador de imagem em imagem 320 compreende uma secção de conversão de analógico para digital 322, uma secção de entrada 324, uma secção comutadora rápida FSW e de controlo do bus 326, uma secção temporizadora e de controlo 328 e uma secção de conversão de digital para analógico 330. Em geral, o processador de imagem em imagem 320 digitaliza o sinal video em sinais de luminância (Y) e diferença de cor (U, V), subamostrando e armazenando os resultados numa RAM video 350 de 1 megabit como acima explicado. A RAM video 350 associada com o processador de imagem em imagem 320 tem uma capacidade de memória de 1 megabit, a qual
649
RCA 86 378
-26não é suficientemente grande para armazenar todo o campo de dados video com amostras de 8 bits. Capacidade de memória aumentada tende a ser dispendiosa e pode requerer circuitos de gestão mais complexa. 0 menor número de bits por amostra no canal auxiliar representa uma redução na resolução de quantificação, ou largura de banda, relativamente ao sinal principal, o qual é processado com amostras de 8 bits. Esta redução efectiva de largura de banda não é usualmente um problema quando a imagem visionada auxiliar é relativamente pequena, mas pode ser perturbadora se a imagem visionada auxiliar é maior, por exemplo do mesmo tamanho que a imagem visionada ) principal. 0 circuito de processamento de resolução 370 pode produzir selectivamente um ou mais esquemas para aumentar a resolução de quantificação ou largura de banda efectiva dos dados video auxiliares. Um número de redução de dados ou de esquemas de reposição de dados foram desenvolvidos, incluindo por exemplo, compressão de pixels emparelhados e excitação ou não excitação. Um circuito de não excitação estaria operativamente disposto a jusante da RAM video 350, por exemplo no trajecto de sinal auxiliar da disposição de portas, como explicado abaixo em mais detalhe. Além disso, diferentes sequências de excitação e de não excitação envolvendo números diferentes de bits e diferentes compressões de pixels emparelhados envolvendo números diferentes de bits são ) contempladas. Um dentre os esquemas particulares de redução e de reposição de dados pode ser seleccionado pelo WSP μΡ de modo a maximizar a resolução do video visionado para cada tipo particular de formato de visionamento de imagem.
Os sinais de luminância e de diferença de cor são armazenados numa forma Y, U, V 8:1:1 de seis bits. Por outras palavras, cada componente é quantificado em amostras de seis bits. Há oito amostras de luminância para cada par de amostras de diferença de cor. 0 processador de imagem em imagem 320 é operado de um modo de acordo pelo o qual como alternativa os dados video entrados são amostrados com uma relação de relógio 640fH presa ao sinal de sincronização video auxiliar entrado. Neste modo, os dados armazenados na RAM video são amostrados
ortogonalmente. Quando os dados são extraídos do processador de imagem em imagem a RAM video 350, é lida usando o mesmo relógio 640fH preso ao sinal video auxiliar entrado. No entanto, mesmo sendo estes dados amostrados ortogonalmente e armazenados, e podendo ser lidos ortogonalmente, não podem ser visionados ortogonalmente directamente da RAM video 350, devido à natureza assíncrona das fontes video principal e auxiliar. Pode-se esperar que as fontes video principal e auxiliar sejam síncronas apenas no caso em que elas estão a visionar sinais da mesma fonte video.
É requerido processamento adicional, de modo a sincronizar o canal auxiliar, isto é a saída de dados da RAM video 350, para o canal principal. Novamente com referência à figura 4, dois trincos de quatro bits 352A e 352B são usados para recombinar os blocos de dados de 8 bits do acesso de saída de 4 bits da RAM video. Os trincos de quatro bits reduzem também a relação de relógio de dados de 1280fH para 640fH.
Geralmente, o dispositivo de visionamento video e de deflexão é sincronizado com o sinal video principal. 0 sinal video principal tem de ser acelerado, como acima explicado, para preencher o visor de écran largo. 0 sinal video auxiliar tem de ser sincronizado verticalmente com o primeiro sinal video e com o visor video. 0 sinal video auxiliar pode ser retardado por uma fracção de um período de campo numa memória de campo, e depois expandido numa memória de linha. Sincronização dos dados video auxiliares com os dados video principais é realizada utilizando a RAM video 350 como uma memória de campo e um dispositivo de memória de linha primeiro entrado primeiro saído (FIFO) 354 para expandir o sinal. 0 tamanho da FIFO 354 é 2048 x 8. 0 tamanho da FIFO está relacionado com a capacidade de armazenamento de linha mínima considerada razoavelmente necessária para evitar colisões de ponteiros de leitura/escrita. Colisões de ponteiros de leitura/escrita ocorrem quando dados antigos são extraídos da FIFO antes de que os dados novos tenham uma oportunidade de serem escritos na FIFO. Colisões de ponteiros de leitura/escrita ocorrem também quando dados
649
RCA 86 378
-28novos se sobrepõem na memória antes de que os dados antigos tenham uma oportunidade de serem extraídos da FIFO.
Os blocos de dados DATA_PIP de 8 bits da RAM video 350 são escritos na FIFO 2048 x 8 354 com o mesmo relógio 640fH do processador de imagem em imagem que foi usado para amostrar os dados video, isto é, o relógio 640fjj que está preso ao sinal auxiliar, em vez de ao sinal principal. A FIFO 354 é lida usando o relógio de visionamento 1024fH, o qual está preso ao componente sincronizador horizontal do canal video principal.
de uma memória de linha múltipla (FIFO) a qual de acesso de leitura e escrita independentes permite que dados os quais foram ortogonalmente amostrados a uma primeira frequência sejam ortogonalmente visionados a uma segunda frequência. A natureza assíncrona dos relógios de leitura e escrita, no entanto, requere que sejam levados a cabo os passos para evitar colisões de ponteiros de leitura/escrita.
A utilização tem relógios trajecto de sinal principal 304, o trajecto de sinal auxiliar 306 e o trajecto de sinal de saída 312 da disposição de portas 300 são mostradas na forma de diagrama de blocos na figura 6. A disposição de portas compreende também um circuito de relógio/sincronismo 320 e um descodificador WSP μΡ 310. Linhas de saídas de dados e de endereços do descodificador WSP μΡ 310, identificadas como WSP DATA, são fornecidos a cada um dos circuitos principais e circuitos acima identificados, assim como ao processador de imagem em imagem 320 e ao circuito de processamento de resolução 370. Será apreciado que quer alguns circuitos sejam, ou não sejam, definidos como sendo parte da disposição de portas é amplamente uma questão de conveniência para facilitar a explicação dos arranjos do invento.
A disposição de portas é responsável por expandir, comprimir e cortar dados video do canal video principal, para e se necessário, produzir diferentes formatos de visionamento de imagem. 0 componente de luminância Y_MN é armazenado numa memória de linha (FIFO) primeiro entrado primeiro saído 356 por
649
RCA 86 378
—29 — um comprimento de tempo dependente da natureza da interpolação do componente de luminância. Os componentes de crominância combinados U/V_MN são armazenados na FIFO 358. Luminância de sinal auxiliar e componentes de crominância Y_PIP, U_PIP e V_PIP são desenvolvidos pelo desmultiplexador 355. 0 componente de luminância sofre processamento de resolução, como desejado, no circuito 357, e é expandido como necessário pelo interpolador 359, gerando o sinal Y_AUX como uma saída.
Nalguns casos, o visionamento auxiliar será tão grande como o visionamento do sinal principal, como mostrado por exemplo na figura l(d). As limitações de memória associadas com o processador de imagem em imagem e com a RAM video 350 podem proporcionar um número insuficiente de pontos de dados, ou pixels para preencher uma tão grande área de visionamento. Nestas circunstâncias, um circuito de processamento de resolução 357 pode ser usado para repor pixels no sinal video auxiliar para substituir os perdidos durante a compressão de dados, ou redução. 0 processamento de resolução pode corresponder ao processamento de resolução levado a cabo pelo circuito 370 mostrado na figura 4. Como exemplo, o circuito 370 pode ser um circuito de excitação e o circuito 357 pode ser um circuito de não excitação.
A interpolação do sinal auxiliar pode ter lugar no trajecto de sinal auxiliar 306. O circuito PIP 301 manipula uma memória de campo 8:1:1 Y, U, V de 6 bits, RAM video 350, para armazenar dados video entrados. A RAM video 350 retém dois campos de dados video numa pluralidade de localizações de memória. Cada localização de memória retém oito bits de dados. Em cada localização de 8 bits está uma amostra Y (luminância) de 6 bits (amostrada a 640fH) e 2 outros bits. Estes dois outros bits retêm tanto dados de comutador rápido (FSW_DAT) ou parte de uma amostra U ou V (amostrada a 80fH). Os valores FSW_DAT indicam qual o tipo de campo que foi escrito na RAM video, como se segue:
649
RCA 86 378 —30—
FSW_DAT = 0; Não há imagem
FSW_DAT = 1: Campo Superior (ímpar); e,
FSW__DAT = 2: Campo Inferior (Par).
Os campos ocupam posições espaciais na RAM video tempo fronteiras definidas por endereços horizontal e vertical, como sugerido pelo diagrama de posição de memória na figura 15. A fronteira é definida nesses endereços por uma mudança nos dados de comutador rápido de não haver imagem para campo válido, e vice-versa. Estas transições nos dados de comutador rápido definem o perímetro da inserção PIP, a qual é também referida como caixa PIP ou sobreposição PIP. Será apreciado que a relação de aspecto da imagem dos objectos na imagem PIP possa ser controlada independentemente da realção de visionamento de formato da caixa ou sobreposição PIP, por exemplo, 4 x 3 ou 16 x 9. A posição da sobreposição PIP no écran será determinada pelo endereço de partida do ponteiro de leitura da RAM video no inicio da exploração de cada campo do sinal principal. Uma vez que há dois campos de dados armazenados na RAM video 350, e toda a RAM video 350 é lida durante o período de visionamento, ambos os campos são lidos durante a exploração de visionamento. 0 circuito PIP 301 determinará qual o campo que será extraído da memória para ser visionado através da utilização dos dados de comutador rápido e a posição de partida do ponteiro de leitura. Pode parecer lógico que se o visor, o qual está preso à fonte video principal, visionasse o campo superior da imagem principal então a porção da RAM video correspondente ao campo superior da imagem auxiliar seria extraída da RAM video, convertida para dados analógicos, e visionada.
Isto funcionaria bem para cerca de metade de todas as possíveis relações de fase entre as fontes video pricipal e auxiliar porque ler a RAM video é sempre mais rápido do que escrever a RAM video para imagens comprimidas no modo PIP. 0 ponteiro de memória de leitura pode ultrapassar o ponteiro de
-3172 649
RCA 86 378 escrita se o mesmo tipo de campo estivesse a ser escrito e lido ao mesmo tempo. Isto resultaria em 50% de hipóteses de uma rotura de movimento algures na imagem pequena. Por consequência, o circuito PIP lê sempre o tipo de campo oposto ao que está a ser escrito para ultrapassar o problema de rotura de movimento. Se o tipo de campo lido é do tipo oposto ao visionado, então o campo par armazenado na RAM video é invertido por eliminação da linha de topo do campo quando o campo é extraído da memória. 0 resultado é que a imagem pequena mantém entrelaçamento correcto sem uma rotura de movimento. 0 resultado final desta sincronização de campo é que o integrado CPIP proporciona um sinal que é chamado PIP_FSW. Este é o sinal de sobreposição que o circuito PIP proporciona a um comutador analógico, o qual comuta entre os sinais de canal principal e auxiliar Y/C (informação video de luminância e crominância modulada).
Com referência às figuras 4 e 10, os dados de entrada video auxiliares são amostrados a uma frequência 640fH e armazenados na RAM video 350. Os dados auxiliares são extraídos da RAM video 350 e são designados por VRAM_OUT. 0 circuito PIP 301 tem também a capacidade de reduzir horizontalmente e verticalmente a imagem auxiliar segundo factores inteiros iguais, assim como assimetricamente. Os dados de canal auxiliar são retidos e sincronizados para o video digital de canal principal pelos trincos de 4 bits 352A e 352B, pela FIFO auxiliar 354, pelo circuito temporizador 369 e pelo circuito de sincronização 371. Os dados VRAM_OUT são classificados em Y (luminância), U, V (componentes de cor), e FSW_DAT (dados de comutador rápido) pelo desmultiplexador 355. 0 FSW_DAT indica qual o tipo de campo que foi escrito na RAM video. 0 sinal PIP_FSW é recebido directamente do circuito PIP e aplicado ao circuito de controlo de saída. Aqui a decisão é feita para qual o campo extraído da RAM video que será visionado. Finalmente, os dados de componente video do canal auxiliar são seleccionados para saída do visor através de três multiplexadores de saída 315, 317 e 319, mostrados na FIFURA 6. Em vez de sobrepor a imagem pequena PIP usando um
comutador analógico numa interface composta ou Y/C, o WSP μΡ 340 executa a sobreposição PIP digitalmente.
canal auxiliar é amostrado à frequência 640fH enquanto que o canal principal é amostrado à frequência 1024fH. 0 canal auxiliar FIFO 354 (2048 x 8) converte os dados da frequência de amostragem de canal auxiliar para a frequência de relógio do canal principal. Neste processo, o sinal video sofre uma compressão 8/5 (1024/640). Isto é mais do que a compressão 4/3 necessária para visionar correctamente o sinal de canal auxiliar. Por consequência, o canal auxiliar tem de ser expandido pelo interpolador para visionar correctamente uma imagem pequena 4 x 3. A quantidade de expansão do interpolador requerida é 5/6. 0 factor de expansão x é determinada como segue:
X = (640/1024) * (4/3) = 5/6
Assim, indiferente de como a imagem pequena é reduzida pelo processador PIP, a imagem pequena pode ser correctamente visionada em formato 4 x 3 no visor regulando o interpolador 359 para executar uma expansão 5/6 (5 amostras dentro, 6 amostras fora).
Os dados PIP_FSW não proporcionam um método suficientemente bom para interpretar qual ser visionado porque horizontalmente dispostos correcta relação de aspecto PIP. PIP manter um entrelaçamento no o campo do CPIP VRAM que deveria os dados video PIP são de quadro para manter uma Apesar da imagem pequena correcto, a região de sobreposição PIP seria geralmente de tamanho horizontal errado. 0 único caso em que o tamanho de sobreposição PIP estaria correctos seria para uma expansão de 5/8 utilizando um interpolador 359 o qual resultaria numa imagem pequena de 16 x 9. Para todas as outras regulações de interpolador, a caixa de sobreposição manter-se-ia de 16 x 9 enquanto que a imagem inserida variaria horizontalmente. 0 sinal PIP_FSW tem falta de informação referente ao correcto tamanho horizontal da
649
RCA 86 378
sobreposição PIP. Os dados RAM video são circuito completar o algoritmo de sincronização. Assim, os dados de comutador rápido FSW_DAT que estão embebidos na corrente de dados RAM video VRAM_OUT correspondem ao tipo de campo escrito na RAM video. Os dados de componente video da RAM video (Y, U, v) foram corrigidos para rotura de movimento e entrelaçamento correcto, mas o FSWJDAT não foi modificado.
De acordo com um arranjo do invento, a caixa de sobreposição PIP é do tamanho correcto porque a informação FSWDAT é expandida e interpolada juntamente com os dados de componente video (Y, U, V). 0 FSW_DAT contém o dimensionamento correcto da região de sobreposição, no entanto, não indica que campo é o campo correcto para visionar. 0 PIP_FSW e o FSW_DAT podem ser usados conjuntamente para resolver o problema de manter a integridade do entrelaçamento e o correcto tamanho de sobreposição. Em operação normal, apesar do integrado CPIP poder ser usado em receptores de televisões 4 x 3, a colocação do campo na RAM video é arbitrário. Os campos podem ser alinhados verticalmente, horizontalmente, ou de modo nenhum alinhados. De modo a tornar o processador de écran largo e o trabalho do integrado CPIP compatíveis, é necessário que as localizações do campo PIP não sejam armazenadas nas mesmas linhas verticais. Por outras palavras, os campos PIP podem não ser programados de forma a que os mesmos endereços verticais sejam usados para ambos os tipos de campos superior e inferior. É conveniente para uma perspectiva de programação armazenar os campos PIP na RAM video 350 de uma maneira alinhada verticalmente, como mostrado na figura 15.
Um sinal PIP_OVL força o circuito de controlo de saída 321 a visionar dados auxiliares quando o sinal está activo, isto é, logicamente Hl. Um diagrama de blocos de um circuito para gerar o sinal PIP_OVL é mostrado na figura 16. 0 circuito 680 compreende um biestável J-K 682, a saída Q do qual é uma entrada do multiplexador 688. A saída do multiplexador 688 é uma entrada de um biestável de tipo D 684, a saída Q do qual
649
RCA 86 378
-34é a outra entrada do multiplexador 688 e uma entrada para a porta E 690. Os sinais PIP_FSW e SOL (início de linha) são as entradas J e K respectivamente do biestável 682. Uma porta OU exclusivo 686 tem os dois sinais FSW_DAT0 e FSW_DAT1 de bits de dados de comutador rápido como entradas. Valores de (1, 0) e (0, 1) os quais são logicamente entradas exclusivas, indicam um campo válido, par e ímpar respectivamente. Valores de (0, 0) e (1, 1) os quais não são logicamente exclusivos, não indicam dados video válidos. Uma transição de (0, 1) ou (1, 0) para (0, 0) ou (1, 1), ou vice-versa, indica uma transição de fronteira definindo a caixa ou sobreposição PIP. A saída da porta OU exclusivo 686 é uma segunda entrada de uma porta E 690. A terceira entrada da porta E 690 é o sinal RD_EN_AX, o sinal de permissão de leitura para a FIFO auxiliar 354. A saída da porta E 690 é o sinal PIP_OVL. 0 circuito 680 introduz um atraso (linha de campo) de linha única no tempo PIPFSW vai activo à actual permissão da região de sobreposição. Isto é responsável no circuito de dados video porque a FIFO 354 introduz também um atraso de linha de campo única nos dados video PIP sendo visionados. Assim, a sobreposição PIP é sobreposta perfeitamente com os dados video, se bem que ele estará uma linha de campo mais tarde do que programado através do circuito PIP. O sinal RD__EN_AX permite ao PIP de ser sobreposto apenas quando dados FIFO auxiliares válidos foram extraídos da FIFO 354. Isto é necessário porque os dados FIFO podem ser mantidos após a leitura ter acabado. Isto pode levar a lógica de sobreposição PIP a determinar que a sobreposição PIP está activa fora dos dados PIP válidos. Permitindo a sobreposição PIP com RDENAX assegura-se que os dados PIP são válidos. De acordo com os arranjos do invento, a sobreposição ou caixa para o video auxiliar de imagem pequena é correctamente colocada e dimensionada indiferentemente de como o video auxiliar tenha sido expandido, comprimido ou interpolado. Isto resulta para fontes video de imagem pequena as quais são de formato 4x3, de formato 16 x 9, assim como muitos outros formatos.
Os componentes de crominância U_PIP e V_PIP são retardados
649
RCA 86 378
-35pelo circuito 367 por um comprimento de tempo dependendo da natureza da interpolação do componente de luminância, gerando sinais U_AUX e V_AUX como saídas. Os componentes respectivos Y, U e V dos sinais principal e auxiliar são combinados em respectivos multiplexadores 315, 317 e 319 no trajecto de sinal de saída 312, controlando os sinais de permissão de leitura das FIFO 354, 356 e 358. Os multiplexadores 315, 317 e 319 são sensíveis ao circuito de controlo do multiplexador de saída 321. 0 circuito de controlo do multiplexador de saída 321 é sensível ao sinal de relógio CLK, ao sinal de início de linha SOL, ao sinal H_COUNT, ao sinal de reposição de apagamento vertical e à saída do comutador rápido do processador de imagem em imagem e do WSP μΡ 340. Os componentes de luminância e crominância Y_MX, U_MX e V_MX multiplexados são fornecidos a respectivos conversores digital/analógico 360, 362 e 364 respectívamente. Os conversores de digital para analógico são respectívamente seguidos por filtros passa baixo 361, 363 e 365, mostrados na figura 4. As várias funções do processador de imagem em imagem, da disposição de portas e do circuito de redução de dados são controladas pelo WSP μΡ 340. O WSP μΡ 340 é sensível ao TV μΡ 216, estando ligado a ele por um bus série. 0 bus série pode ser um bus de quatro fios como mostrado, tendo linhas para dados, sinais de relógio, sinais de permissão e sinais de reposição. 0 WSP μΡ 340 comunica com os diferentes circuitos da disposição de portas através dum descodificador WSP μΡ 310.
Num caso, é necessário comprimir o video NTSC 4 x 3 por um factor de 4/3 para evitar distorção de relação de aspecto da imagem visionada. Noutro caso, o video pode ser expandido para executar operações de zoom horizontal usualmente acompanhadas por zoom vertical. Operações de zoom horizontal até 33% podem ser realizadas reduzindo compressões para menos do que 4/3. Um interpolador de amostra é utilizado para recalcular o video entrado para novas posições de pixel porque a largura de banda video da luminância, até 5.5 MHz para formato S-VHS, ocupa uma grande percentagem da frequência envolvente de Nyquist, a qual é 8 MHz para um relógio 1024fH.
-3672 649
RCA 86 378
Como mostrado na figura 6, os dados de luminância Y_MN são passados através de um interpolador 337 no trajecto de sinal principal 304 o qual recalcula valores de amostra baseados na compressão ou na expansão do video. A função dos comutadores ou selectores de caminho 323 e 331 é inverter a topologia do trajecto de sinal principal 304 em relação às posições relativas da FIFO 356 e do interpolador 337. Em particular, estes comutadores seleccionam se o interpolador precede a FIFO 356, como requerido para compressão, ou se a FIFO 356 precede o interpolador 337, como requerido para expansão. Os comutadores 323 e 331 são sensíveis a um circuito de controlo de caminho 335, o qual é ele próprio sensível ao
WSP μΡ 340. Será lembrado que durante modos de imagem pequena o sinal video auxiliar é comprimido para armazenagem na RAM video 350, e a expansão é apenas necessária por questões práticas. Por consequência, não é requerida comutação comparável no trajecto de sinal auxiliar.
trajecto de sinal principal é mostrada em mais detalhe na figura 9. 0 comutador 323 é realizado por dois multiplexadores 325 e 327. 0 comutador 331 é realizado pelo multiplexador 333. Os três multiplexadores são sensíveis ao circuito de controlo de caminho 335, o qual é ele próprio sensível ao WSP μΡ 340. Um trajecto de temporização/sincronização horizontal 339
I gera sinais temporizadores controlando a escrita e a leitura das FIFO, assim como os trincos 347 e 351, e o multiplexador 353. 0 sinal de relógio CLK e o sinal de início de linha SOL são gerados pelo circuito de relógios/sincronismo 320. Um circuito de controlo de conversão de analógico para digital 369 é sensível a Y_MN, ao WSP μΡ 340 e ao bit mais significativo de UV_MN.
Um circuito de controlo interpolador 349 gera valores intermédios de posição de pixel (K) , ponderação filtrada de compensação interpoladora (C) e informação restritiva de relógio CGY para a luminância e CGUV para os componentes de cor. É a informação restritiva de relógio que interrompe (dizima) ou repete os dados FIFO para permitir às amostras não serem escritas em alguns relógios para efectu-
-37ar compressão ou a algumas amostras serem lidas múltiplas vezes para expansão.
É possível executar compressões ou expansões video através da utilização de uma FIFO. Por exemplo, um sinal WR_EN_MN_Y permite aos dados serem escritos na FIFO 356. Qualquer quarta amostra pode ser inibida de ser escrita na FIFO. Isto constitui uma compressão 4/3. É a função do interpolador 337 recalcular as amostras de luminância escritas na FIFO de modo que a extracção de dados da FIFO seja regular, em vez de recortada. Expansões podem ser executadas exactamente da maneira oposta às compressões. No caso de compressões o sinal de permissão de escrita tem informação restritiva de relógio agarrada a ele na forma de impulsos inibidos. Para expandir dados, a informação restritiva de relógio é aplicada ao sinal de permissão de leitura.
medida que eles estão a ser lidos função do interpolador 337, o qual segue a FIFO 356 durante este processo, recalcular os dados amostrados de recortados a regulares. No caso da expansão os dados devem ser interrompidos enquanto estão a ser lidos da FIFO 356 e enquanto estão a ser registados no interpolador 337. Isto é diferente do caso da compressão onde os dados são continuamente registados através do interpolador 337. Para ambos os casos, compressão e expansão, as operações restritivas do relógio podem ser facilmente executadas de uma maneira síncrona, isto é, acontecimentos podem ocorrer baseados nas arestas ascendentes do l024fjj relógio do dispositivo.
Isto interrompe os dados à da FIFO 356. Neste caso é a
Há um número de vantagens nesta topologia para interpolação de luminância. As operações restritivas de relógio, nomeadamente dizimação de dados e repetição de dados, podem ser executadas de uma maneira síncrona. Se uma topologia de dados video comutável não fosse utilizada para permutar as posições do interpolador e da FIFO, os relógios de leitura e escrita necessitariam de serem duplamente registados para interromper ou repetir os dados. 0 termo duplamente registados quer dizer que dois pontos de dados devem ser escritos na FIFO num ciclo de relógio simples ou lidos
649
RCA 86 378
38de um FIFO durante um ciclo de relógio simples. Os circuitos resultantes não podem ser feitos para operar sincronamente com o relógio de dispositivo, uma vez que a frequência de relógio de escrita ou leitura deve ser duas vezes maior do que a frequência do relógio de dispositivo. Além disso, a topologia comutável requere apenas um interpolador e uma FIFO para executar tanto a compressão como a expansão. Se o arranjo de comutação video aqui descrito não fosse utilizado, a situação de duplamente registado podia ser evitada apenas utilizando duas FIFO para realizar a função tanto da compressão como da expansão. Uma FIFO para expansões necessitaria ser colocada em frente do interpolador e uma FIFO para compressões necessitaria ser colocado após o interpolador.
processador de écran largo tem também a capacidade de controlar a deflexão vertical para realizar a função de zoom vertical. A topologia do processador de écran largo é tal que ambas as funções (interpolação) horizontais independentes uma da outra de disposição do de quadro do canal auxiliar e principal são e independentes do zoom vertical (o qual manipula a deflexão vertical). Por causa desta topologia, o canal principal pode ser expandido tanto horizontalmente como verticalmente para manter um zoom do canal principal de relação de aspecto correcta. No entanto, a menos que as regulações do interpolador do canal auxiliar sejam mudadas, o PIP (imagem pequena) fará o zoom verticalmente mas não horizontalmente. Por consequência, o interpolador do canal auxiliar pode ser feito para executar expansões maiores para manter uma relação de aspecto de imagem correcta da imagem pequena PIP à medida que a vertical é expandida.
Um bom exemplo deste processo ocorre quando o canal principal está a visionar material de caixa do correio 16 x 9. A disposição do de quadro horizontal principal é regulada para 1:1 (não há expansão, não há compressão). A vertical é feita zoom 33% (isto é, expandida de 4/3) para eliminar as barras pretas associadas com material de fonte caixa do correio. A relação de aspecto da imagem do canal principal
649
RCA 86 378
está agora correcta. A regulação nominal do canal auxiliar, para material de fonte 4x3 sem zoom vertical, é 5/6. Um valor diferente para o factor de expansão X é determinado como se segue:
X = (5/6)*(3/4) = 5/8
Quando o interpolador do canal auxiliar 359 é regulado para 5/8, a relação de aspecto de imagem da imagem pequena correcta é mantida e os objectos dentro do PIP aparecem sem distorção de relação de aspecto.
Os interpoladores para os componentes da luminância dos sinais principal e auxiliar podem ser filtros de correcção de desvio.. Um interpolador de quatro pontos como aí descrito, por exemplo, compreende um interpolador linear de dois pontos e um filtro associado e um multiplicador ligado em cascata para proporcionar compensação de amplitude e de fase. No total, são utilizadas quatro amostras adjacentes de dados para calcular cada ponto interpolado. 0 sinal de entrada é aplicado ao interpolador linear dois-pontos. 0 atraso transmitido à entrada é proporcional ao valor de um sinal de controlo de atraso (K). Os erros de amplitude e de fase são minimizados pela aplicação de um sinal de correcção obtido por um filtro adicional e um multiplicador ligado em cascata. Este sinal de correcção proporciona o atingir do máximo o qual compensa a resposta em frequência do filtro de interpolação linear de dois pontos para todos os valores de (K). 0 interpolador de dois pontos original é tornado óptimo para utilização com sinais tendo uma banda de passagem de fs/4, onde fs é a frequência de amostra de dados.
Em alternativa, e de acordo com arranjos do invento descritos em pedidos copendentes, ambos os canais podem utilizar o que é chamado um processo interpolativo de dois andares. A resposta em frequência do filtro de interpolação variável original pode ser melhorada usando esse processo de dois andares, referido como um interpolador de dois andares. Um interpolador de dois andares pode compreender um filtro de resposta impulsiva finita (FIR) de derivação 2n+4 com coeficientes fixos e um
649
RCA 86 378
40interpolador variável de quatro pontos. A saída do filtro FIR está localizada espacialmente no meio caminho entre as amostras de pixel de entrada. A saída do filtro FIR é então combinada para entremear com as amostras de dados originais, as quais são retardadas, para criar uma frequência de amostra 2fs efectiva. Esta é uma suposição válida para frequências na banda de passagem do filtro FIR. O resultado é que a banda de passagem efectiva do interpolador de quatro pontos original é significativamente aumentada.
O circuto relógio/sínrono 320 gera sinais de leitura, escrita e permissão necessários para operar as FIFO 354, 356 e 358. As FIFO para os canais principal e auxiliar são permitidas para escrever dados armazenados para as porções de cada linha video que é requerida para visionamento subsequente. Dados são escritos de um dos canais principal ou auxiliar, mas não de ambos, como necessário para combinar dados de cada fonte na mesma linha ou linhas video do visionamento. A FIFO 354 do canal auxiliar é escrita sincronamente com o sinal video auxiliar, mas é extraído da memória sincronamente com o sinal video principal. Os componentes do sinal video principal são extraídos das FIFO 365 e 358 sincronamente com o sinal video principal, e são extraídos da memória sincronamente com o video principal. Quantas vezes a função de leitura é comutada para tráse para a frente entre os canais principal e auxiliar é uma função do particular efeito especial escolhido.
A geração de diferentes efeitos especiais tal como imagens lado-a-lado cortadas é conseguida através da manipulação dos sinais de controlo de permissão de escrita e leitura para a memória de linha FIFO. 0 processo para este formato de visionamento é ilustrada nas figuras 7 e 8. No caso de imagens visionadas lado-a-lado cortadas, o sinal de controlo de permissão de leitura (WR_EN_AX) para 2048 X 8 FIFO 354 do canal auxiliar está activo para (1/2)*(5(12) = 5/12 ou aproximadamente 41% do período de linha activo de visionamento (aceleração posterior), ou 67% do período de linha activo do canal auxiliar (aceleração anterior), como mostrado
649
RCA 86 378
-41na figura 7. Isto corresponde aproximadamente a 33% de corte (aproximadamente 67% da imagem activa) e a expansão interpoladora do sinal por 5/6. No canal video principal, mostrado naparte superior da figura 8, o sinal de controlo de permissão de escrita (WR_EN_MN_Y) para os 910 X 8 FIFO 356 e 358 está activo para (l/2)*(4/3) =0.67 ou 67% do período de linha activo de visionamento. Isto corresponde aproximadamente a 33% de corte e a uma relação de compressão de 4/3 sendo executada no canal video principal pelos 910 X 8 FIFO.
Em cada uma das FIFO, os dados video são retidos para serem extraídos num ponto particular no tempo. A região activa de tempo em que os dados podem ser extraídos da FIFO é determinada pelo formato de visionamento escolhido. No exemplo do modo cortado lado-a-lado mostrado, o video de canal principal é visionado na metade esquerda do visor e o video de canal auxiliar é visionado na metade direita do visor. As porções video arbitrárias das formas de onda são diferentes para os canais principal e auxiliar como ilustrado. 0 sinal de controlo de permissão de leitura (RD_EN_MN) do canal principal 910 X 8 FIFO está activo para 50% do período de linha activo de visionamento do início de visionamento com o começo do video activo, imediatamente a seguir à cobertura traseira video. 0 sinal de controlo de permissão de leitura do canal auxiliar (RD EN AX) está activo para os outros 50% do período de linha activo de visionamento começando com a aresta descendente do sinal RD_EN_MN e acabando com o início da cobertura frontal video do canal principal. Pode ser notado que sinais de controlo de permissão de escrita são síncronos com os seus respectivos dados de entrada FIFO (principal ou auxiliar) enquanto que os sinaisA de controlo de permissão de leitura são síncronos com o video de canal principal.
O formato de visionamento mostrado na figura l(d) é particularmente desejável uma vez que permite duas imagens de campo quase preenchidas sejam visionadas num formato lado-a-lado. 0 visionamento é particularmente efectivo e apropriado para um visor de relação de formato largo, por exemplo 16 x 9. A
649
RCA 86 378
maioria dos sinais NTSC são representados num formato 4 x 3, o qual corresponde é claro a 12 x 9. Duas imagens NTSC de relação de visionamento de formato 4x3 podem ser apresentadas no mesmo visor de relação de visionamento de formato 16 x 9, tanto cortando as imagens 33% como comprimindo as imagens 33%, e introduzindo distorção de relação de aspecto. Dependendo da preferência do utilizador, a relação do corte de imagem por distorção de relação de aspecto pode ser regulada em qualquer sítio dentro dos limites de 0% a 33%. Como exemplo, duas imagens lado-a-lado podem ser apresentadas como 16,7% comprimidas e 16,7% cortadas.
tempo de visionamento horizontal para um visor de relação de visionamento de formato 16 x 9 é o mesmo que para um visor de relação de visionamento de formato 4x3, porque ambos têm comprimento de linha nominal de 62.5 microssegundo.. Em conformidade, um sinal video NTSC tem de ser acelerado por um factor de 4/3 para preservar uma relação de aspecto correcta, sem distorção. O factor de 4/3 é calculado como relação dos dois formatos de visionamento:
4/3 = (16/9) / (4/3)
Os interpoladores variáveis são utilizados de acordo com aspectos deste invento para acelerar os sinais video. No passado, uma FIFO tendo relações de relógio diferentes nas entradas e saídas foram usados para realizar uma função semelhante. Por via de comparação, se dois sinais NTSC de relação de visionamento de formato 4 x 3 são visionados num visor simples de relação de visionamento de formato de 4 x 3, cada imagem tem de ser distorcida ou cortada, ou alguma combinação delas, de 50%. Uma aceleração comparável à necessária para uma aplicação de écran largo é desnecessária.

Claims (4)

  1. REIVINDICAÇÕES
    1 - Dispositivo de visionamento, caracterizado por compreender:
    uma memória video;
    meios para escreverem e lerem informação de dados video de um sinal video na e da dita memória video;
    meios para fornecerem a dita informação da dita memória video sincronamente com os meios de visionamento para um outro sinal video; e um interpolador para comprimir e expandir horizontal e selectivamente a dita informação lida da dita memória de linha, independentemente de qualquer outro processamento que possa comprimir ou expandir verticalmente os ditos dados video.
  2. 2 - Dispositivo de acordo com a reivindicação 1, caracterizado por compreender adicionalmente meios para multiplexarem os ditos sinais video, para visionamento simultâneo.
  3. 3 - Dispositivo de acordo com a reivindicação 1, caracterizado por os ditos meios de fornecimento compreenderem uma memória de linha, para a dita informação lida da dita memória video, tendo um acesso de escrita operável sincronamente com a dita leitura da dita memória video, e um acesso de leitura operável | sincronamente com os meios de visionamento para um outro sinal video.
  4. 4 - Dispositivo de acordo com a reivindicação 3, caracterizado por a dita memória de linha ser assíncrona.
PT97818A 1990-06-01 1991-05-31 Dispositivo de visionamento com controlo de relacao de aspecto para sobreposicao de imagem PT97818B (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB909012326A GB9012326D0 (en) 1990-06-01 1990-06-01 Wide screen television

Publications (2)

Publication Number Publication Date
PT97818A PT97818A (pt) 1993-06-30
PT97818B true PT97818B (pt) 1998-12-31

Family

ID=10676970

Family Applications (13)

Application Number Title Priority Date Filing Date
PT97818A PT97818B (pt) 1990-06-01 1991-05-31 Dispositivo de visionamento com controlo de relacao de aspecto para sobreposicao de imagem
PT97809A PT97809B (pt) 1990-06-01 1991-05-31 Dispositivo de visionamento video com imagens sincronizadas lado-a-lado
PT97815A PT97815B (pt) 1990-06-01 1991-05-31 Dispositivo de processamento de luminancia
PT97816A PT97816B (pt) 1990-06-01 1991-05-31 Dispositivo de processamento de crominancia
PT97814A PT97814B (pt) 1990-06-01 1991-05-31 Dispositivo de visionamento video de imagens de televisao lado-a-lado
PT97817A PT97817B (pt) 1990-06-01 1991-05-31 Dispositivo de sobreposicao de imagem para televisao
PT97813A PT97813B (pt) 1990-06-01 1991-05-31 Dispositivo de sincronizacao de campo de manutencao de integridade entralacada
PT97810A PT97810B (pt) 1990-06-01 1991-05-31 Dispositivo de sincronizacao de campo com controlo de indicador de escrita/leitura
PT97811A PT97811B (pt) 1990-06-01 1991-05-31 Dispositivo de controlo video com deteccao automatica de letra de forma
PT97812A PT97812B (pt) 1990-06-01 1991-05-31 Dispositivo de visionamento de televisao de ecran largo
PT97808A PT97808B (pt) 1990-06-01 1991-05-31 Aparelho de televisao com compressao de imagem assimetrica
PT97819A PT97819B (pt) 1990-06-01 1991-05-31 Dispositivo de visionamento com ampliacao progressiva e efeito panoramico para televisao
PT102241A PT102241B (pt) 1990-06-01 1999-01-12 Deteccao automatica de letra de forma

Family Applications After (12)

Application Number Title Priority Date Filing Date
PT97809A PT97809B (pt) 1990-06-01 1991-05-31 Dispositivo de visionamento video com imagens sincronizadas lado-a-lado
PT97815A PT97815B (pt) 1990-06-01 1991-05-31 Dispositivo de processamento de luminancia
PT97816A PT97816B (pt) 1990-06-01 1991-05-31 Dispositivo de processamento de crominancia
PT97814A PT97814B (pt) 1990-06-01 1991-05-31 Dispositivo de visionamento video de imagens de televisao lado-a-lado
PT97817A PT97817B (pt) 1990-06-01 1991-05-31 Dispositivo de sobreposicao de imagem para televisao
PT97813A PT97813B (pt) 1990-06-01 1991-05-31 Dispositivo de sincronizacao de campo de manutencao de integridade entralacada
PT97810A PT97810B (pt) 1990-06-01 1991-05-31 Dispositivo de sincronizacao de campo com controlo de indicador de escrita/leitura
PT97811A PT97811B (pt) 1990-06-01 1991-05-31 Dispositivo de controlo video com deteccao automatica de letra de forma
PT97812A PT97812B (pt) 1990-06-01 1991-05-31 Dispositivo de visionamento de televisao de ecran largo
PT97808A PT97808B (pt) 1990-06-01 1991-05-31 Aparelho de televisao com compressao de imagem assimetrica
PT97819A PT97819B (pt) 1990-06-01 1991-05-31 Dispositivo de visionamento com ampliacao progressiva e efeito panoramico para televisao
PT102241A PT102241B (pt) 1990-06-01 1999-01-12 Deteccao automatica de letra de forma

Country Status (23)

Country Link
US (2) US5285282A (pt)
EP (17) EP0532711A4 (pt)
JP (20) JP3373509B2 (pt)
KR (16) KR100190247B1 (pt)
CN (15) CN1052601C (pt)
AU (15) AU8084591A (pt)
BR (1) BR9106539A (pt)
CA (1) CA2082260C (pt)
DE (19) DE69127897T2 (pt)
ES (12) ES2108046T3 (pt)
FI (1) FI100931B (pt)
GB (2) GB9012326D0 (pt)
HK (1) HK1004588A1 (pt)
HU (2) HU225277B1 (pt)
IN (1) IN177990B (pt)
MY (14) MY107487A (pt)
PL (1) PL167644B1 (pt)
PT (13) PT97818B (pt)
RU (1) RU2119187C1 (pt)
SG (11) SG96156A1 (pt)
TR (1) TR25549A (pt)
TW (3) TW223215B (pt)
WO (17) WO1991019400A1 (pt)

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345270A (en) * 1990-06-01 1994-09-06 Thomson Consumer Electronics, Inc. Managing letterbox signals with logos and closed captions
US5369444A (en) * 1990-06-01 1994-11-29 Thomson Consumer Electronics Field type matching system
US5249049A (en) * 1990-06-01 1993-09-28 Thomson Consumer Electronics, Inc. Managing letterbox displays
US5351135A (en) * 1990-06-01 1994-09-27 Thomson Consumer Electronics, Inc. Managing letterbox signals with logos
US5309234A (en) * 1991-05-29 1994-05-03 Thomson Consumer Electronics Adaptive letterbox detector
JPH04365278A (ja) * 1991-06-13 1992-12-17 Matsushita Electric Ind Co Ltd 多画面表示回路
US5414463A (en) * 1991-09-18 1995-05-09 Hitachi, Ltd. Video cameras capable of switching an aspect ratio and view finders for use in the same
JPH05183833A (ja) * 1992-01-07 1993-07-23 Sony Corp 表示装置
US5287188A (en) * 1992-01-07 1994-02-15 Thomson Consumer Electronics, Inc. Horizontal panning for wide screen television
EP0616466B1 (en) * 1992-01-07 2000-06-07 Thomson Consumer Electronics, Inc. Horizontal panning for wide screen television
GB9200281D0 (en) * 1992-01-08 1992-02-26 Thomson Consumer Electronics A pip horizontal panning circuit for wide screen television
TW220024B (pt) * 1992-01-08 1994-02-01 Thomson Consumer Electronics
JPH05236377A (ja) * 1992-02-18 1993-09-10 Sony Corp 映像セレクタ
GB9205614D0 (en) * 1992-03-14 1992-04-29 Innovision Ltd Sample rate converter suitable for converting between digital video formats
JP3435172B2 (ja) * 1992-06-02 2003-08-11 株式会社東芝 テレビジョン信号処理回路
JP2759727B2 (ja) * 1992-04-22 1998-05-28 日本ビクター株式会社 ディスプレイ装置
GB2254977B (en) * 1992-04-23 1996-01-17 Philips Electronics Nv Receiver for letterbox television signals
JPH0638128A (ja) * 1992-06-19 1994-02-10 Sony Corp 映像表示装置
US5294987A (en) * 1992-07-10 1994-03-15 Thomson Consumer Electronics, Inc. Field to field vertical panning system
TW234806B (pt) * 1992-07-10 1994-11-21 Thomson Consumer Electronics
US5262864A (en) * 1992-07-10 1993-11-16 Thomson Consumer Electronics, Inc. Frame based vertical panning system
EP0603535A1 (en) * 1992-11-23 1994-06-29 Thomson Consumer Electronics, Inc. Tuner signal switching apparatus
TW335241U (en) * 1992-11-30 1998-06-21 Thomson Consumer Electronics A video display system
US9286294B2 (en) 1992-12-09 2016-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content suggestion engine
US7168084B1 (en) 1992-12-09 2007-01-23 Sedna Patent Services, Llc Method and apparatus for targeting virtual objects
ATE426300T1 (de) 1992-12-09 2009-04-15 Sedna Patent Services Llc Aufsatz-endgerat fur kabelfernsehverteilsysteme
US5369341A (en) * 1992-12-11 1994-11-29 Thomson Consumer Electronics, Inc. Vertical retrace with zoom and centered fast retrace
US5614952A (en) * 1994-10-11 1997-03-25 Hitachi America, Ltd. Digital video decoder for decoding digital high definition and/or digital standard definition television signals
TW274673B (pt) * 1993-02-10 1996-04-21 Thomson Consumer Electronics
WO1994019905A1 (en) * 1993-02-17 1994-09-01 Thomson Consumer Electronics, Inc. Adaptive letterbox detector
JP3594596B2 (ja) * 1993-02-17 2004-12-02 トムソン コンシユーマ エレクトロニクス インコーポレイテツド レターボックスの表示制御
JPH06311449A (ja) * 1993-02-26 1994-11-04 Sony Corp テレビジョン受像機
EP0656727B1 (en) * 1993-11-03 1999-04-28 SONY-WEGA PRODUKTIONS GmbH Teletext receiver
SG80518A1 (en) * 1993-03-15 2001-05-22 Thomson Consumer Electronics Horizontal panning for wide screen television
JPH06292148A (ja) * 1993-03-30 1994-10-18 Sony Corp 倍速映像表示装置
GB2308266B (en) * 1993-03-30 1997-08-20 Sony Corp Video signal display apparatus and video signal processing circuit therefor
CN1050255C (zh) * 1993-04-03 2000-03-08 汤姆森消费电子有限公司 用于宽屏电视的水平画面摄取系统
CN1051896C (zh) * 1993-04-21 2000-04-26 汤姆森消费电子有限公司 视频显示控制系统
CN1042786C (zh) * 1993-04-21 1999-03-31 汤姆森消费电子有限公司 视频显示控制系统
BE1007167A3 (nl) * 1993-05-13 1995-04-11 Philips Electronics Nv Zendstation voor het uitzenden van een pluraliteit van televisie programma's, en een ontvanger voor het ontvangen daarvan.
US5363143A (en) * 1993-09-03 1994-11-08 Thomson Consumer Electronics, Inc. Side by side picture display with reduced cropping
JP3022713B2 (ja) * 1993-09-30 2000-03-21 日本ビクター株式会社 画像信号処理方法
KR960012492B1 (ko) * 1993-11-03 1996-09-20 엘지전자 주식회사 와이드 티브이 수상기의 수직 위치 가변회로
SG93754A1 (en) * 1993-11-26 2003-01-21 Thomson Consumer Electronics Emulation of computer monitor in a wide screen television
JP2554450B2 (ja) * 1993-12-16 1996-11-13 日本テレビ放送網株式会社 フレームシンクロナイザおよびこれを使用した信号切り替え装置
TW312076B (pt) * 1993-12-21 1997-08-01 Thomson Consumer Electronics
JPH07184138A (ja) * 1993-12-24 1995-07-21 Toshiba Corp ２画面映像処理回路
DE69427236T2 (de) * 1994-01-12 2001-10-25 Thomson Consumer Electronics Video signal dekomprimierungssystem und multimode-video-aufwärtswandler
CN1048138C (zh) * 1994-01-12 2000-01-05 汤姆森消费电子有限公司 用于电视接收机的多方式内插滤波器
US5790197A (en) * 1994-01-12 1998-08-04 Thomson Consumer Electronics,. Inc. Multimode interpolation filter as for a TV receiver
TW307971B (pt) * 1994-03-31 1997-06-11 Matsushita Electric Ind Co Ltd
WO1995030303A1 (fr) * 1994-04-28 1995-11-09 Kabushiki Kaisha Toshiba Dispositif de detection d'image de rangee de lettres
EP0697787A3 (de) * 1994-08-20 1996-05-29 Loewe Opta Gmbh Verfahren und Schaltungsanordnung zur Darstellung eines 16:9-Fernsehbildes nach dem PAL-Plus-Verfahren auf dem Bildschirm eines Fernsehempfängers mit einer 16:9-formatigen Bildröhre
DE4432169A1 (de) * 1994-09-09 1996-03-14 Bosch Siemens Hausgeraete Fernsehgerät
US5574508A (en) * 1994-11-02 1996-11-12 Rca Thomson Licensing Corporation Vertical panning for interlaced video
ES2142903T3 (es) * 1994-12-12 2000-05-01 Sony Wega Produktions Gmbh Metodo y aparato para visualizar dos imagenes de video simultaneamente.
EP0737004A1 (en) * 1995-04-05 1996-10-09 Thomson Consumer Electronics, Inc. Field type detector for video signal
GB9508289D0 (en) * 1995-04-24 1995-06-14 Rca Thomson Licensing Corp Deflection circuits for changing display format on wide screen picture tubes
JP3617130B2 (ja) * 1995-07-21 2005-02-02 ソニー株式会社 映像信号処理回路及び画像表示装置
KR100426109B1 (ko) * 1995-08-09 2004-08-16 코닌클리케 필립스 일렉트로닉스 엔.브이. 화상의하단부가이동되는화상디스플레이장치
KR0176825B1 (ko) * 1995-08-16 1999-05-01 구자홍 티브이의 영상 모드 선택 방법 및 그 장치
CA2184121A1 (en) * 1995-08-30 1997-03-01 John R. Reder Sampling analog video signal for secondary images
JPH0993505A (ja) * 1995-09-26 1997-04-04 Toshiba Corp 文字多重デコーダを有するテレビ受信機
JPH0993548A (ja) * 1995-09-27 1997-04-04 Toshiba Corp 文字情報表示機能付きテレビ受信機
JPH09116821A (ja) * 1995-10-18 1997-05-02 Toshiba Corp テレビジョン受像機
FR2742279B1 (fr) * 1995-12-06 1998-01-09 Thomson Multimedia Sa Dispositif de decimation de sequences de donnees numeriques
US6008860A (en) * 1995-12-29 1999-12-28 Thomson Consumer Electronics, Inc. Television system with provisions for displaying an auxiliary image of variable size
JP3575153B2 (ja) * 1996-01-17 2004-10-13 ソニー株式会社 アスペクト比判別回路及び映像モニタ装置
CA2191632A1 (en) * 1996-02-13 1997-08-14 James Lee Combs Video processor for processing two analog composite video signals
CN1065396C (zh) * 1996-02-17 2001-05-02 明碁电脑股份有限公司 宽屏幕电视的屏幕检测系统
JPH09284671A (ja) * 1996-04-18 1997-10-31 Toshiba Corp 走査線変換装置
EP0802671B1 (en) * 1996-04-18 2000-03-01 Matsushita Electric Industrial Co., Ltd. Digital signal processing circuit for a television receiver
JPH09326958A (ja) * 1996-06-05 1997-12-16 Sony Corp 画像処理装置および処理方法
EP1296517A3 (en) * 1996-08-02 2003-04-02 SANYO ELECTRIC Co., Ltd. Internet information displaying apparatus
KR100206802B1 (ko) * 1996-08-20 1999-07-01 구자홍 텔레비젼수상기의 자동 와이드화면 디스플레이 방법 및 장치
KR100678355B1 (ko) * 1996-09-27 2007-05-14 소니 가부시끼 가이샤 영상표시및제어장치와그의방법
US5854902A (en) * 1996-10-31 1998-12-29 Sensormatic Electronics Corporation Video data capture and formatting in intelligent video information management system
DE19652362A1 (de) * 1996-12-17 1998-06-18 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Kompensation der durch die Verarbeitung von Chrominanz-Signalen entstehenden Luminanzdefekte
JPH1198422A (ja) * 1997-09-19 1999-04-09 Sony Corp 映像信号判別回路
JP3464924B2 (ja) * 1998-03-13 2003-11-10 株式会社東芝 同期制御回路
US6501507B1 (en) * 1998-05-13 2002-12-31 Barth Alan Canfield Multimode interpolation filter as for a TV receiver
GB9817421D0 (en) * 1998-08-11 1998-10-07 Danmere Limited Interactive television control/operating system
CN1096181C (zh) * 1998-08-13 2002-12-11 汤姆森消费电子有限公司 视频显示控制系统
DE19911947C2 (de) * 1999-03-17 2003-04-24 Infineon Technologies Ag Verfahren zur Farbkantenverbesserung bei einer Bildeinblendung
GB2349288B (en) * 1999-04-16 2003-10-22 Quantel Ltd A video editing system
US6791578B1 (en) 2000-05-30 2004-09-14 Apple Computer, Inc. 16:9 aspect ratio and anamorphic image processing
US7181416B2 (en) * 2000-06-08 2007-02-20 Blackstone Corporation Multi-function transaction processing system
US7908628B2 (en) 2001-08-03 2011-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content coding and formatting
US7793326B2 (en) 2001-08-03 2010-09-07 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator
US20030204457A1 (en) * 2002-04-26 2003-10-30 Arias Luis A. Payee account payment system
DE10226071A1 (de) * 2002-06-12 2004-01-08 Fujitsu Siemens Computers Gmbh Verfahren und Vorrichtung zum Darstellen eines digitalisierten Bildes
US20060032911A1 (en) * 2002-10-07 2006-02-16 Arias Luis A Prepaid card issuing system
CN100341325C (zh) * 2003-03-08 2007-10-03 中兴通讯股份有限公司 会议电视系统数字多画面回传的终端名显示的方法
US7505050B2 (en) 2003-04-28 2009-03-17 Panasonic Corporation Recording medium, reproduction apparatus, recording method, reproducing method, program and integrated circuit for recording a video stream and graphics with window information over graphics display
JP3968587B2 (ja) * 2004-03-30 2007-08-29 船井電機株式会社 液晶テレビジョン、バックライト制御装置およびバックライト制御方法
CN100385926C (zh) * 2004-03-31 2008-04-30 凌阳科技股份有限公司 具有储存功能的液晶显示系统
JP4537107B2 (ja) * 2004-04-06 2010-09-01 キヤノン株式会社 映像表示装置、映像表示方法、及びコンピュータプログラム
US7113200B2 (en) * 2004-05-21 2006-09-26 Polycom, Inc. Method and system for preparing video communication image for wide screen display
JP4646556B2 (ja) * 2004-06-25 2011-03-09 三洋電機株式会社 ディスプレイ駆動装置
US7427704B2 (en) * 2004-09-09 2008-09-23 Huwaldt David A Stringed instrument fingering guide
CN100584166C (zh) 2005-05-07 2010-01-20 富准精密工业(深圳)有限公司 液冷散热装置
US20070008338A1 (en) * 2005-05-28 2007-01-11 Young-Chan Kim Display system, display apparatus, and method of controlling video source and display apparatus
CN100580765C (zh) * 2005-06-30 2010-01-13 康佳集团股份有限公司 一种图像点阵显示格式变换的方法
US8243198B2 (en) 2005-08-05 2012-08-14 Samsung Electronics Co., Ltd. Apparatus for providing multiple screens and method of dynamically configuring multiple screens
CA2615881A1 (en) * 2005-08-05 2007-02-15 Samsung Electronics Co., Ltd. Apparatus for providing multiple screens and method of dynamically configuring multiple screens
EP1949689B1 (en) 2005-11-15 2010-06-30 NDS Limited Digital video zooming system
WO2007114675A1 (en) * 2006-04-06 2007-10-11 Samsung Electronics Co., Ltd. Apparatus for providing multiple screens and method for dynamic configuration of the same
FR2901947A1 (fr) * 2006-05-30 2007-12-07 Nds Technologies France Soc Pa Procede de gestion de l'affichage d'une video retaillee notamment pour la television haute definition
EP2238743A4 (en) * 2007-12-17 2011-03-30 Stein Gausereide REAL-TIME VIDEO INCLUSION SYSTEM
CN101483034B (zh) * 2008-02-22 2010-10-13 青岛海信电器股份有限公司 多画面显示方法和装置
JP5096247B2 (ja) * 2008-07-08 2012-12-12 ルネサスエレクトロニクス株式会社 画像処理装置、及び方法
US9218792B2 (en) * 2008-12-11 2015-12-22 Nvidia Corporation Variable scaling of image data for aspect ratio conversion
US8508449B2 (en) * 2008-12-18 2013-08-13 Sharp Corporation Adaptive image processing method and apparatus for reduced colour shift in LCDs
EP2448119A3 (en) * 2009-06-17 2012-08-22 Sharp Kabushiki Kaisha Shift register, display-driving circuit, displaying panel, and displaying device
US9070471B2 (en) * 2009-06-17 2015-06-30 Sharp Kabushiki Kaisha Shift register, display-driving circuit, displaying panel, and displaying device
CN102473392B (zh) * 2009-07-29 2014-05-14 夏普株式会社 图像显示装置和图像显示方法
US8951409B2 (en) 2009-12-18 2015-02-10 Exxonmobil Research And Engineering Company Polyalkylene epoxy polyamine additives for fouling mitigation in hydrocarbon refining processes
CN102107040B (zh) * 2009-12-25 2013-05-01 朝日英达科株式会社 导线
KR101682147B1 (ko) * 2010-04-05 2016-12-05 삼성전자주식회사 변환 및 역변환에 기초한 보간 방법 및 장치
US8698958B2 (en) 2010-06-16 2014-04-15 Silicon Image, Inc. Mechanism for memory reduction in picture-in-picture video generation
JP5672862B2 (ja) 2010-08-27 2015-02-18 ソニー株式会社 撮像装置、撮像システム及び撮像方法
RU2452125C1 (ru) * 2011-06-23 2012-05-27 Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" Система обработки изображений
TWI486052B (zh) * 2011-07-05 2015-05-21 Realtek Semiconductor Corp 立體影像處理裝置以及立體影像處理方法
CN103686064B (zh) * 2012-08-31 2017-05-03 杭州海康威视数字技术股份有限公司 画面分割显示的方法及客户端
EP2927902A4 (en) * 2012-11-27 2016-07-06 Sony Corp DISPLAY DEVICE, DISPLAY PROCESS AND COMPUTER PROGRAM
US9723216B2 (en) 2014-02-13 2017-08-01 Nvidia Corporation Method and system for generating an image including optically zoomed and digitally zoomed regions
CN105389776B (zh) 2014-09-02 2019-05-03 辉达公司 图像缩放技术
CN107454283B (zh) * 2016-06-01 2020-12-01 联发科技股份有限公司 视频信号输出系统与方法
CN106162262A (zh) * 2016-07-28 2016-11-23 王晓光 视频广告接收侧的接收方法及系统
US11229135B2 (en) 2019-04-01 2022-01-18 Dell Products L.P. Multiple function chassis mid-channel
CN111179883B (zh) * 2020-01-03 2022-06-03 云谷（固安）科技有限公司 图像显示方法和装置、移动终端、计算机设备、存储介质

Family Cites Families (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE490074A (pt) * 1948-07-09
AT303141B (de) * 1970-01-20 1972-11-10 Siemens Ag Anordnung zum Auswerten bestimmter Bildteile
US3624289A (en) * 1970-08-26 1971-11-30 Data Plex Systems Apparatus for blanking portion of fields of television video signals
US3878327A (en) * 1973-10-17 1975-04-15 Westinghouse Electric Corp Television system for improving reading skills
US4079413A (en) * 1975-07-29 1978-03-14 Kabushiki Kaisha Daini Seikosha Portable electronic timepiece with selective display of time signal and television image
JPS5329019A (en) * 1976-08-30 1978-03-17 Toshiba Corp Color relevision receiver set
JPS6011875B2 (ja) * 1977-08-17 1985-03-28 日本電気株式会社 クロマキ−トラツキング装置
US4259690A (en) * 1977-10-06 1981-03-31 Sharp Kabushiki Kaisha Multi-picture tuning scheme of television receiver
US4266242A (en) * 1978-03-21 1981-05-05 Vital Industries, Inc. Television special effects arrangement
DK149879A (da) * 1978-04-12 1979-10-13 Data Recall Ltd Styreapparat til brug ved fremvisning af videosignaler
US4356511A (en) * 1978-05-23 1982-10-26 Sony Corporation Digital soft-edge video special effects generator
US4249213A (en) * 1978-09-14 1981-02-03 Hitachi, Ltd. Picture-in-picture television receiver
SE411007B (sv) * 1979-03-30 1979-11-19 Globe Computers Ab Forfarande och anordning for synkronisering av ett digitalt minne med ett befintligt tv-system
JPS5853791Y2 (ja) * 1979-05-08 1983-12-07 ソニー株式会社 画像デイスプレイ装置
US4282546A (en) * 1979-11-28 1981-08-04 Rca Corporation Television image size altering apparatus
GB2073536B (en) * 1980-04-09 1984-06-06 British Broadcasting Corp Television signal processing
US4399462A (en) * 1981-01-30 1983-08-16 Fairchild-Weston Systems Inc. Video split screen technique
JPS57208772A (en) * 1981-06-18 1982-12-21 Sony Corp Television receiver
US4460890A (en) * 1982-01-21 1984-07-17 Sony Corporation Direct digital to digital sampling rate conversion, method and apparatus
DE3233288A1 (de) * 1982-09-08 1984-03-08 Robert Bosch Gmbh, 7000 Stuttgart System zur zeitlichen kompression und/oder expansion von elektrischen signalen
US4651195A (en) * 1983-04-04 1987-03-17 Robot Research, Inc. Monochrome-compatible color slow scan television system
US4556900A (en) * 1983-05-25 1985-12-03 Rca Corporation Scaling device as for quantized B-Y signal
US4524447A (en) * 1983-05-25 1985-06-18 Rca Corporation Digital signal processing apparatus having digital dither
US4556906A (en) * 1983-11-15 1985-12-03 Rca Corporation Kinescope blanking scheme for wide-aspect ratio television
JPS60160780A (ja) * 1984-01-31 1985-08-22 Nec Corp 特殊効果用画像記憶装置
US4622577A (en) * 1984-02-03 1986-11-11 Rca Corporation Decoder for extracting a 4:3 aspect ratio signal from a high definition television signal
JPS60180383A (ja) * 1984-02-28 1985-09-14 Matsushita Electric Ind Co Ltd テレビジヨン受像機
US4707742A (en) * 1984-04-26 1987-11-17 U.S. Philips Corporation Video signal processing arrangement
GB2158318A (en) * 1984-04-26 1985-11-06 Philips Electronic Associated Fading circuit for video signals
GB2160051A (en) * 1984-04-26 1985-12-11 Philips Electronic Associated Video signal processing arrangement
US4573080A (en) * 1984-06-28 1986-02-25 Rca Corporation Progressive scan television receiver with adaptive memory addressing
GB2164518B (en) * 1984-09-14 1987-12-02 Philips Electronic Associated Rotating television pictures
JPH0712206B2 (ja) * 1984-10-01 1995-02-08 日本放送協会 映像信号処理用基本装置
JPH0646783B2 (ja) * 1984-10-15 1994-06-15 ソニー株式会社 マルチ走査形テレビジヨン受像機
US4594726A (en) * 1984-11-29 1986-06-10 Rca Corporation Dedithering circuitry in digital TV receiver
US4796086A (en) * 1984-11-30 1989-01-03 Fuji Photo Film Co., Ltd. Method for converting color picture signals
NL8403929A (nl) * 1984-12-24 1986-07-16 Philips Nv Kleurentelevisietransmissie- respektievelijk informatieopslagsysteem met tijdmultiplexkodering en daartoe geschikte informatiegever en -ontvanger.
JPS61193580A (ja) * 1985-02-21 1986-08-28 Hitachi Ltd ２画面テレビジヨン受像機
US4651208A (en) * 1985-03-18 1987-03-17 Scientific Atlanta, Inc. Compatibility of widescreen and non-widescreen television transmissions
US4652908A (en) * 1985-03-25 1987-03-24 Rca Corporation Filtering system for processing a reduced-resolution video image
US4656516A (en) * 1985-03-25 1987-04-07 Rca Corporation Vertical subsampling and memory synchronization system for a picture within a picture television receiver
US4656515A (en) * 1985-03-25 1987-04-07 Rca Corporation Horizontal compression of pixels in a reduced-size video image utilizing cooperating subsampling and display rates
US4654695A (en) * 1985-03-25 1987-03-31 Rca Corporation Apparatus for reducing the resolution of video samples by truncating the most significant bits
US4670784A (en) * 1985-04-15 1987-06-02 Cbs, Inc. Methods for coping with non-uniform phosphor aging in dual mode television receivers
GB2179828B (en) * 1985-08-14 1989-08-02 Rca Corp Selectable raster size for video display
US4763194A (en) * 1985-08-14 1988-08-09 Rca Licensing Corporation Selectable raster size for video display
JPS6239762A (ja) * 1985-08-16 1987-02-20 Nippon Mining Co Ltd 管状体の超音波探傷方法
US4729012A (en) * 1985-08-30 1988-03-01 Rca Corporation Dual mode television receiver for displaying wide screen and standard aspect ratio video signals
US4758893A (en) * 1985-09-23 1988-07-19 Quanticon Inc. Cinematic dithering for television systems
US4760455A (en) * 1985-11-29 1988-07-26 Canon Kabushiki Kaisha Picture output device
AU591743B2 (en) * 1985-12-28 1989-12-14 Sony Corporation Television receiver
GB8602644D0 (en) 1986-02-04 1986-03-12 British Broadcasting Corp Video systems
EP0236519B1 (en) * 1986-03-08 1989-06-07 ANT Nachrichtentechnik GmbH Motion compensating field interpolation method using a hierarchically structured displacement estimator
JPH07113821B2 (ja) * 1986-04-21 1995-12-06 日本テキサス・インスツルメンツ株式会社 半導体記憶装置
JPS62263781A (ja) * 1986-05-09 1987-11-16 Matsushita Electric Ind Co Ltd 高品位テレビジヨン受信装置
JPS62263780A (ja) * 1986-05-09 1987-11-16 Matsushita Electric Ind Co Ltd 高品位テレビジヨン受信装置
DE3787923T2 (de) * 1986-05-12 1994-05-26 Hitachi Ltd Bildverarbeitungssystem.
FR2599201A1 (fr) * 1986-05-23 1987-11-27 Trt Telecom Radio Electr Dispositif de codage a modulation differentielle par impulsions codees, dispositif de decodage associe et systeme de transmission comportant au moins un tel dispositif de codage ou de decodage
US4768093A (en) * 1986-06-05 1988-08-30 North American Philips Corporation Vertical pre-filter for pip television receivers
US4746981A (en) * 1986-06-16 1988-05-24 Imtech International, Inc. Multiple screen digital video display
JPH0797838B2 (ja) * 1986-09-30 1995-10-18 キヤノン株式会社 撮像装置
US4743970A (en) * 1986-10-20 1988-05-10 The Grass Valley Group, Inc. Picture transformation memory
US4689681A (en) * 1986-10-24 1987-08-25 The Grass Valley Group, Inc. Television special effects system
JPS63146671A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd テレビジヨン受像機
JPS63146672A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd テレビジヨン受信装置
US4761587A (en) * 1986-12-17 1988-08-02 Rca Licensing Corporation Multiple frequency horizontal oscillator for video apparatus
JPH0824355B2 (ja) * 1987-01-27 1996-03-06 松下電器産業株式会社 テレビジヨン受信装置
GB8701770D0 (en) * 1987-01-27 1987-03-04 Thorn Emi Home Electron Video processing
JP2506718B2 (ja) * 1987-02-06 1996-06-12 松下電器産業株式会社 テレビジヨン受像機
JPS63282790A (ja) * 1987-02-14 1988-11-18 株式会社リコー 表示制御装置
US4724487A (en) * 1987-02-17 1988-02-09 Rca Corporation Interlace inversion detector for a picture-in-picture video signal generator
US4991014A (en) * 1987-02-20 1991-02-05 Nec Corporation Key signal producing apparatus for video picture composition
US4839728A (en) * 1987-03-23 1989-06-13 Rca Licensing Corporation Picture-in-picture video signal generator
EP0285902A3 (de) * 1987-04-07 1990-10-10 Siemens Aktiengesellschaft Verfahren zur Datenreduktion digitaler Bildsequenzen
EP0291347B1 (en) * 1987-05-15 1994-01-05 Pioneer Electronic Corporation Image processing method and apparatus
US4769705A (en) * 1987-06-30 1988-09-06 Rca Licensing Corporation Deflection synchronizing apparatus
DE3722172A1 (de) * 1987-07-04 1989-01-12 Thomson Brandt Gmbh Verfahren und vorrichtung zur ausschnittvergroesserung eines fernsehbildes
JPS6429178A (en) * 1987-07-24 1989-01-31 Matsushita Electric Ind Co Ltd Image display device
JP2595551B2 (ja) * 1987-08-14 1997-04-02 ソニー株式会社 画像信号処理装置
DE3728444A1 (de) * 1987-08-26 1989-03-09 Thomson Brandt Gmbh Verfahren und schaltungsanordnung zur verbesserung der aufloesung von digitalen signalen
GB8722394D0 (en) * 1987-09-23 1987-10-28 British Telecomm Video coder
US4766355A (en) * 1987-09-25 1988-08-23 Zenith Electronics Corporation Automatic vertical size control
US4821086A (en) * 1987-10-28 1989-04-11 Rca Licensing Corporation TV receiver having in-memory switching signal
US4831447A (en) * 1987-11-16 1989-05-16 The Grass Valley Group, Inc. Method and apparatus for anti-aliasing an image boundary during video special effects
KR930006455B1 (ko) * 1987-11-30 1993-07-16 니뽄 덴끼 가부시끼가이샤 화상 신호 발생 장치
JPH01157182A (ja) * 1987-12-14 1989-06-20 Matsushita Electric Ind Co Ltd 高品位テレビジョン受信装置
JP2578852B2 (ja) * 1987-12-14 1997-02-05 松下電器産業株式会社 高品位テレビジョン受信装置
JPH01157181A (ja) * 1987-12-14 1989-06-20 Matsushita Electric Ind Co Ltd 高品位テレビジョン受信装置
JPH01205688A (ja) * 1988-02-10 1989-08-18 Nec Corp テレビ受像機
JPH01221067A (ja) * 1988-02-29 1989-09-04 Sony Corp 画像表示装置
JPH01248879A (ja) * 1988-03-30 1989-10-04 Toshiba Corp アドレス制御回路
JP2829962B2 (ja) * 1988-04-28 1998-12-02 松下電器産業株式会社 テレビジョン受像機
US4903269A (en) * 1988-05-16 1990-02-20 General Electric Company Error detector for encoded digital signals
US4829378A (en) * 1988-06-09 1989-05-09 Bell Communications Research, Inc. Sub-band coding of images with low computational complexity
US4910585A (en) * 1988-06-29 1990-03-20 General Electric Company Frequency selective video signal intraframe processor
JPH0216881A (ja) * 1988-07-05 1990-01-19 Sony Corp スーパーインポーズ装置
KR950010887B1 (en) * 1988-07-08 1995-09-25 Samsung Electronics Co Ltd Multi-screen producting image control circuit
NL8801802A (nl) * 1988-07-15 1990-02-01 Philips Nv Videosignaalverwerkingsschakeling.
JPH0813126B2 (ja) * 1988-08-12 1996-02-07 沖電気工業株式会社 画像通信装置
US4916525A (en) * 1988-08-29 1990-04-10 Hughes Aircraft Company High definition TV system
US4984078A (en) * 1988-09-02 1991-01-08 North American Philips Corporation Single channel NTSC compatible EDTV system
US4941045A (en) * 1988-10-11 1990-07-10 Scientific-Atlanta, Inc. Method and apparatus for improving vertical definition of a television signal by scan conversion
JPH02132980A (ja) * 1988-11-14 1990-05-22 Sony Corp Ｔｖ受像機
JPH02137585A (ja) * 1988-11-18 1990-05-25 Sony Corp テレビジョン受像機
US4984081A (en) * 1989-01-24 1991-01-08 Matsushita Electric Industrial Co., Ltd. Apparatus for receiving and selecting high-definition television (HDTV) signals and standard television (NTSC) signals
GB2231460B (en) * 1989-05-04 1993-06-30 Sony Corp Spatial interpolation of digital video signals
US5008752A (en) * 1989-06-16 1991-04-16 Eastman Kodak Company Digital image interpolator with multiple interpolation algorithms
US4992874A (en) * 1989-07-03 1991-02-12 Rca Licensing Corporation Method and apparatus for correcting timing errors as for a multi-picture display
US4987493A (en) * 1989-08-01 1991-01-22 Rca Licensing Corporation Memory efficient interlace apparatus and method as for a picture in a picture display
ATE150927T1 (de) * 1989-08-23 1997-04-15 Thomson Consumer Electronics Konvergenzregelsystem für mehrfache vertikale formate
US5027078A (en) * 1989-10-10 1991-06-25 Xerox Corporation Unscreening of stored digital halftone images by logic filtering
US4965668A (en) * 1989-11-09 1990-10-23 The Grass Valley Group, Inc. Adaptive rounder for video signals
US5027212A (en) * 1989-12-06 1991-06-25 Videologic Limited Computer based video/graphics display system
US5021887A (en) * 1989-12-13 1991-06-04 Samsung Electronics Co., Ltd. Method and circuit for composing still image of picture-in-picture
US5018090A (en) * 1990-03-13 1991-05-21 Rca Licensing Corporation Digital interpolation circuitry

Also Published As

Publication number Publication date
JP2002125171A (ja) 2002-04-26
US5285282A (en) 1994-02-08
TW243575B (pt) 1995-03-21
PT97819B (pt) 1998-12-31
MY110244A (en) 1998-03-31
CN1057141A (zh) 1991-12-18
DE69127897D1 (de) 1997-11-13
KR100195364B1 (ko) 1999-06-15
CN1041879C (zh) 1999-01-27
WO1991019380A1 (en) 1991-12-12
EP0532676A4 (en) 1993-11-24
EP0532583A4 (en) 1993-11-24
EP0532672A1 (en) 1993-03-24
EP0533748A1 (en) 1993-03-31
ES2106082T3 (es) 1997-11-01
MY110220A (en) 1998-03-31
AU8072591A (en) 1991-12-31
PT97815A (pt) 1993-08-31
ES2124703T3 (es) 1999-02-16
BR9106539A (pt) 1993-05-25
CN1057142A (zh) 1991-12-18
KR100202157B1 (ko) 1999-06-15
EP0532676A1 (en) 1993-03-24
EP0532672B1 (en) 1998-12-09
EP0532711A1 (en) 1993-03-24
EP0532653A1 (en) 1993-03-24
PT97819A (pt) 1993-06-30
KR100195360B1 (en) 1999-06-15
PT97814B (pt) 1998-12-31
PT97810B (pt) 1998-12-31
SG91239A1 (en) 2002-09-17
KR100195591B1 (ko) 1999-06-15
CN1034461C (zh) 1997-04-02
CN1057560A (zh) 1992-01-01
SG64872A1 (en) 1999-05-25
HU9203768D0 (en) 1993-04-28
DE4191157T1 (de) 1993-10-07
CN1057372A (zh) 1991-12-25
WO1991019393A1 (en) 1991-12-12
CN1039372C (zh) 1998-07-29
JP2780869B2 (ja) 1998-07-30
IN177990B (pt) 1997-03-01
JPH05508065A (ja) 1993-11-11
EP0532682B1 (en) 1997-10-08
JPH05507597A (ja) 1993-10-28
JPH05507830A (ja) 1993-11-04
KR100195589B1 (ko) 1999-06-15
TW252257B (pt) 1995-07-21
MY106821A (en) 1995-07-31
PT97816B (pt) 1998-12-31
WO1991019379A1 (en) 1991-12-12
GB9012326D0 (en) 1990-07-18
EP0532615A4 (en) 1993-11-24
EP0532667B1 (en) 1997-08-06
CN1057150A (zh) 1991-12-18
JPH05507593A (ja) 1993-10-28
FI100931B (fi) 1998-03-13
WO1991019400A1 (en) 1991-12-12
CN1036430C (zh) 1997-11-12
MY107482A (en) 1995-12-31
WO1991019395A1 (en) 1991-12-12
PL167644B1 (pl) 1995-10-31
EP0533738A1 (en) 1993-03-31
DE69127286T2 (de) 1998-01-02
RU2119187C1 (ru) 1998-09-20
AU8211591A (en) 1991-12-31
SG79895A1 (en) 2001-04-17
EP0532635B1 (en) 1997-08-06
PT97813A (pt) 1993-06-30
EP0831645B1 (en) 2000-08-16
CN1057139A (zh) 1991-12-18
HU225277B1 (en) 2006-08-28
AU7907391A (en) 1991-12-31
JP3140774B2 (ja) 2001-03-05
JPH05507825A (ja) 1993-11-04
SG81864A1 (en) 2001-07-24
CN1057147A (zh) 1991-12-18
ES2103814T3 (es) 1997-10-01
EP0532672A4 (en) 1993-12-22
CN1041878C (zh) 1999-01-27
WO1991019378A1 (en) 1991-12-12
PT97809A (pt) 1993-06-30
DE69131501D1 (de) 1999-09-09
CN1057146A (zh) 1991-12-18
DE69125834T2 (de) 1997-07-31
TW223215B (pt) 1994-05-01
EP1130909A3 (en) 2001-10-24
EP0532682A4 (en) 1993-12-01
CN1034545C (zh) 1997-04-09
EP0532652B1 (en) 1999-02-10
WO1991019398A1 (en) 1991-12-12
JPH05507831A (ja) 1993-11-04
EP0533738B1 (en) 1997-08-13
TR25549A (tr) 1993-05-01
MY106517A (en) 1995-06-30
HUT64662A (en) 1994-01-28
KR0183367B1 (ko) 1999-05-01
WO1991019385A1 (en) 1991-12-12
CN1034466C (zh) 1997-04-02
SG55018A1 (en) 1998-12-21
MY106816A (en) 1995-07-31
JPH05507827A (ja) 1993-11-04
AU8064391A (en) 1991-12-31
JP3145703B2 (ja) 2001-03-12
JP3699373B2 (ja) 2005-09-28
SG96156A1 (en) 2003-05-23
MY115270A (en) 2003-05-31
WO1991019397A1 (en) 1991-12-12
EP0532592A1 (en) 1993-03-24
EP0831645A1 (en) 1998-03-25
CN1057138A (zh) 1991-12-18
JP3247373B2 (ja) 2002-01-15
EP0533738A4 (en) 1993-12-01
WO1991019386A1 (en) 1991-12-12
DE69132376T2 (de) 2001-02-01
MY108640A (en) 1996-10-31
ES2100232T3 (es) 1997-06-16
EP0532653A4 (en) 1993-11-24
SG63585A1 (en) 1999-03-30
EP0532615A1 (en) 1993-03-24
EP0532665B1 (en) 1997-05-02
JPH05507832A (ja) 1993-11-04
KR100191409B1 (en) 1999-06-15
DE69127194T2 (de) 1997-12-18
PT97812A (pt) 1993-06-30
EP0533748A4 (en) 1993-11-24
JP3333189B2 (ja) 2002-10-07
PT102241B (pt) 2003-07-31
PT97812B (pt) 1998-12-31
DE69129806T2 (de) 1998-11-19
WO1991019399A1 (en) 1991-12-12
HK1004588A1 (en) 1998-11-27
KR100195361B1 (ko) 1999-06-15
PT97814A (pt) 1993-06-30
JP3354927B2 (ja) 2002-12-09
ES2128319T3 (es) 1999-05-16
WO1991019387A1 (en) 1991-12-12
FI925436A0 (fi) 1992-11-30
MY105289A (en) 1994-09-30
AU7983391A (en) 1991-12-31
DE69132822D1 (de) 2002-01-03
EP0532682A1 (en) 1993-03-24
EP0532635A1 (en) 1993-03-24
SG80522A1 (en) 2001-05-22
PT97816A (pt) 1993-06-30
JPH05508061A (ja) 1993-11-11
EP0532676B1 (en) 1999-08-04
DE4191166C2 (de) 2002-07-18
JPH05508521A (ja) 1993-11-25
DE69132822T2 (de) 2002-04-11
SG64307A1 (en) 1999-04-27
EP0532665A1 (en) 1993-03-24
EP0540548A4 (en) 1993-11-24
DE69125936D1 (de) 1997-06-05
AU7909591A (en) 1991-12-31
EP0532615B1 (en) 2000-08-02
CA2082260A1 (en) 1991-12-02
JPH05507595A (ja) 1993-10-28
MY111161A (en) 1999-09-30
CN1057149A (zh) 1991-12-18
DE4191166T (pt) 1993-04-01
EP1130909A2 (en) 2001-09-05
CN1052600C (zh) 2000-05-17
KR100195590B1 (ko) 1999-06-15
MY107487A (en) 1995-12-30
CN1034460C (zh) 1997-04-02
JP3298876B2 (ja) 2002-07-08
DE69128784T2 (de) 1998-05-14
PT97817A (pt) 1993-08-31
WO1991019394A1 (en) 1991-12-12
ES2151217T3 (es) 2000-12-16
DE69132376D1 (de) 2000-09-21
CN1057148A (zh) 1991-12-18
AU8083991A (en) 1991-12-31
JP3228420B2 (ja) 2001-11-12
ES2108046T3 (es) 1997-12-16
DE69127286D1 (de) 1997-09-18
KR100195588B1 (ko) 1999-06-15
AU8076891A (en) 1991-12-31
CN1052601C (zh) 2000-05-17
JP3333191B2 (ja) 2002-10-07
FI925436A (fi) 1992-11-30
KR100195363B1 (ko) 1999-06-15
MY106666A (en) 1995-07-31
AU8084591A (en) 1991-12-31
AU8087191A (en) 1991-12-31
JP4227950B2 (ja) 2009-02-18
PT97810A (pt) 1993-08-31
EP0533748B1 (en) 2001-11-21
JPH05507823A (ja) 1993-11-04
EP0532711A4 (en) 1993-12-15
JP3373509B2 (ja) 2003-02-04
SG75762A1 (en) 2000-10-24
DE69127194D1 (de) 1997-09-11
DE69126665D1 (de) 1997-07-31
PT97811A (pt) 1993-08-31
CN1057143A (zh) 1991-12-18
EP0540548B1 (en) 1997-04-23
CN1057140A (zh) 1991-12-18
JPH05507824A (ja) 1993-11-04
EP0540548A1 (en) 1993-05-12
JP2007129728A (ja) 2007-05-24
DE4191157C2 (de) 1996-06-13
PT97811B (pt) 1999-05-31
JP2005130515A (ja) 2005-05-19
AU8186091A (en) 1991-12-31
DE69130892D1 (de) 1999-03-25
JP3338048B2 (ja) 2002-10-28
AU7996791A (en) 1991-12-31
CN1057144A (zh) 1991-12-18
JPH05508522A (ja) 1993-11-25
EP0532667A1 (en) 1993-03-24
ES2148152T3 (es) 2000-10-16
WO1991019390A1 (en) 1991-12-12
EP0532667A4 (en) 1993-12-22
EP0532592B1 (en) 1998-01-21
PT97813B (pt) 1998-12-31
EP0532635A4 (en) 1993-12-22
WO1991019381A1 (en) 1991-12-12
DE69126665T2 (de) 1997-12-11
ES2106083T3 (es) 1997-11-01
DE69132349D1 (de) 2000-09-07
ES2118085T3 (es) 1998-09-16
DE69127897T2 (de) 1998-03-05
KR930701064A (ko) 1993-03-16
DE69128784D1 (de) 1998-02-26
EP0532583B1 (en) 1998-07-15
CA2082260C (en) 2002-01-22
DE69129806D1 (de) 1998-08-20
EP0532665A4 (en) 1993-11-24
AU8059091A (en) 1991-12-31
GB2259830B (en) 1994-11-16
PT97818A (pt) 1993-06-30
EP0532653B1 (en) 1997-06-25
DE69130892T2 (de) 1999-07-01
MY106670A (en) 1995-07-31
CN1034462C (zh) 1997-04-02
DE69131501T2 (de) 1999-11-18
ES2134196T3 (es) 1999-10-01
KR100195362B1 (ko) 1999-06-15
ES2165841T3 (es) 2002-04-01
EP0532652A1 (en) 1993-03-24
GB9223471D0 (en) 1993-01-13
KR100195357B1 (ko) 1999-06-15
CN1034465C (zh) 1997-04-02
DE69125834D1 (de) 1997-05-28
DE69132349T2 (de) 2000-12-28
EP0532592A4 (pt) 1994-01-05
AU8185891A (en) 1991-12-31
CN1053310C (zh) 2000-06-07
MY106812A (en) 1995-07-31
DE69130610D1 (de) 1999-01-21
PT97808B (pt) 1998-12-31
JPH05507596A (ja) 1993-10-28
EP0532583A1 (en) 1993-03-24
CN1057373A (zh) 1991-12-25
DE69127193T2 (de) 1997-12-18
DE69130610T2 (de) 1999-05-06
JPH05507822A (ja) 1993-11-04
WO1991019384A1 (en) 1991-12-12
CN1034544C (zh) 1997-04-09
KR100195359B1 (ko) 1999-06-15
PT97817B (pt) 1998-12-31
PT97809B (pt) 1998-12-31
US5289284A (en) 1994-02-22
DE69127193D1 (de) 1997-09-11
JP3310667B2 (ja) 2002-08-05
JP3420234B2 (ja) 2003-06-23
KR100190247B1 (ko) 1999-06-15
JP3251581B2 (ja) 2002-01-28
KR930701061A (ko) 1993-03-16
JPH06502748A (ja) 1994-03-24
PT97808A (pt) 1993-06-30
AU7960791A (en) 1991-12-31
SG82550A1 (en) 2001-08-21
KR100195358B1 (ko) 1999-06-15
DE69125936T2 (de) 1997-08-21
PT102241A (pt) 2000-07-31
WO1991019388A1 (en) 1991-12-12
PT97815B (pt) 1998-12-31
GB2259830A (en) 1993-03-24

Similar Documents

Publication Publication Date Title
PT97818B (pt) Dispositivo de visionamento com controlo de relacao de aspecto para sobreposicao de imagem
US5313303A (en) Aspect ratio control for picture overlays
US5434625A (en) Formatting television pictures for side by side display
KR100190251B1 (ko) 와이드 스크린 텔레비젼의 화상내 화상(pip) 디스플레이용 수평 패닝 시스템
US5351087A (en) Two stage interpolation system
US5329369A (en) Asymmetric picture compression
US5420643A (en) Chrominance processing system for compressing and expanding video data
US5311309A (en) Luminance processing system for compressing and expanding video data
US5442406A (en) Wide screen television
US5365278A (en) Side by side television pictures
US5432560A (en) Picture overlay system for television
KR100209849B1 (ko) 와이드 스크린 텔레비젼용 수평 패닝 장치

Legal Events

Date Code Title Description
BB1A Laying open of patent application

Effective date: 19930218

FG3A Patent granted, date of granting

Effective date: 19980907

MM4A Annulment/lapse due to non-payment of fees, searched and examined patent

Free format text: LAPSE DUE TO NON-PAYMENT OF FEES

Effective date: 20080307