DE4191157C2

DE4191157C2 - Zeilenspeicher mit Steuersystem

Info

Publication number: DE4191157C2
Application number: DE4191157A
Authority: DE
Inventors: Nathaniel Haluk Ersoz; Timothy William Saeger
Original assignee: Thomson Consumer Electronics Inc
Current assignee: Technicolor USA Inc
Priority date: 1990-06-01
Filing date: 1991-05-30
Publication date: 1996-06-13
Anticipated expiration: 2011-05-31
Also published as: JP3310667B2; EP0532635A1; EP0532667B1; PT97808B; AU7907391A; TR25549A; CN1057140A; DE69126665D1; DE69130610D1; CN1057138A; DE69128784T2; CN1034544C; PT97811B; EP1130909A2; KR100195363B1; SG55018A1; DE69132822D1; MY106812A; HU225277B1; WO1991019378A1

Description

Die Erfindung bezieht sich auf das technische Gebiet der Fernsehgeräte, z. B. diejenigen Fernsehgeräte, die ein Breitbild (wide display format ratio screen) aufweisen, bei dem Videodaten interpoliert werden müssen, um verschiedene Anzeigeformate zu realisieren. Die meisten Fernseher haben heutzutage ein Bildformat - horizontale Breite zu vertikaler Höhe - von 4 : 3. Ein Breitbildformat korrespondiert mehr mit dem Anzeigeformat von Filmen oder Spielfilmen, z. B. 16 : 9. Die Erfindung ist dabei anwendbar auf bzw. verwendbar für Fernseher mit Direkt-Anzeige und solche mit Projektions-Anzeige.

Fernseher, die ein Anzeigeformat von 4 : 3 haben, sind oft als 4×3 bezeichnet und sind begrenzt in den Weisen, in denen einzelne und mehrfache Video-Signalquellen angezeigt werden können. Fernsehsignal-Übertragungen von kommerziellen Sendeanstalten - mit Ausnahme von Experimentiermaterial - werden in einem 4×3-Anzeigeformat ausgestrahlt. Für viele Betrachter ist das 4×3-Format weniger anziehend als das breitere Format, das mit den Spielfilmen assoziiert ist. Fernsehgeräte mit Breitformat-Anzeige (wide format display) stellen nicht nur eine angenehmere Anzeige zur Verfügung, sondern sind auch in der Lage Breitbildformat-Signalquellen in einem entsprechenden Breitbildformat anzuzeigen. Spielfilme sehen dann aus wie Spielfilme, nicht wie beschnittene oder gestörte Versionen davon. Die Video-Signalquelle braucht nicht gestutzt zu werden, nicht beim Konvertieren vom Film zum Video - wie beispielsweise mit einer Fensehfilm-Erzeugungseinrichtung - oder durch Prozessoren im Fernsehgerät.

Breitbild-Fernsehgeräte sind auch geeignet für eine Vielfalt von Anzeigen für beide - konventionelle Signalformate und Breitbildsignalformate -, sowie als Kombination dieser in Mehrbild-Anzeigen. Die Verwendung von Breitbildschirmen wirft jedoch eine Mehrzahl von Problemen auf. Verändern der Bildformat-Verhältnisse von mehreren Signalquellen; Bilden von konsistenten Zeitsignalen aus asynchronen jedoch gleichzeitig anzuzeigenden Quellen; Umschalten zwischen mehreren Quellen um Mehrbild-Anzeigen zu ermöglichen sowie das Bereitstellen von hochauflösenden Bildern aus komprimierten Datensignalen - dies sind allgemeine Kategorien solcher Probleme. Solche Probleme werden mit einem Breitbild- oder Breitschirm-Fernsehgerät gemäß der Erfindung gelöst. Ein Breitbild-Fernsehgerät in verschiedenen erfinderischen Gestaltungen kann hohe Auflösung gewähren, kann Einzel- und Mehrfachbilder anzeigen, dieses von Einzel- oder Mehrfach-Quellen mit ähnlichen oder unterschiedlichen Formaten (Bildseitenverhältnissen) und hat wählbare Anzeige-Bildformate (selectable display format).

Im übrigen ist es aus der US 46 23 922 bekannt, Videosignale mit Hilfe von Speichern zeitlich zu komprimieren und zu expandieren.

Aufgabe der Erfindung ist es hier insbesondere, den erheblichen Signalverarbeitungs- Aufwand des Haupt-Videosignals mit einem geringen Schaltungsaufwand zu erreichen. Dies wird mit der technischen Lehre des Anspruchs 1 erreicht.

Fernsehgeräte mit Breitbildanzeige (wide display format ratio) können in Fernsehsystemen implementiert werden, die Videosignale anzeigen, und zwar mit Basis- bzw. Standard- Horizontal-Abtastraten und Vielfachen davon, jedoch auch in verschachtelter (interlaced) und nicht verschachtelter (noninterlaced) Abtastweise. Standard-NTSC-Videosignale werden beispielsweise durch Verschachteln (interlacing) der aufeinanderfolgenden Halbbilder (fields) jedes Videobildes (video frame) angezeigt, wobei jedes Halbbild durch eine Raster- Abtastoperation bei einer Basis- bzw. Standard-Horizontal-Abtastrate von etwa 15 734 Hz erzeugt wird. Die Basis-Abtastrate für Videosignale wird oft mit f_H, 1f_H und 1H bezeichnet. Die aktuelle Frequenz eines 1f_H-Signals wird sich ändern entsprechend den verschiedenen Video-Standardisierungen. In Übereinstimmung mit Bemühungen, die Bildqualität von Fernsehgeräten zu verbessern, sind Systeme zur Anzeige von Videosignalen in fortschreitender Weise (progressively) entwickelt worden, und zwar in einer nicht verschachtelten Art (noninterlaced). Fortschreitendes Abtasten (progressive scanning) erfordert, daß jedes angezeigte Bild (frame) in derselben Zeitspanne abgetastet werden muß, die zum Abtasten eines der beiden Halbbilder des verschachtelten (interlaced) Formates gewährt wird. Fehlerfreie AA-BB-Anzeigen erfordern, daß jedes Halbbild zweimal (aufeinanderfolgend) abgetastet wird. In jedem Fall muß die Horizontal-Abtastfrequenz der doppelten Standard- Horizontal-Frequenz entsprechen. Die Abtastrate für derart fortschreitend abgetastete oder flickerfreie Anzeigen wird oft als 2f_H und 2H bezeichnet. Eine 2f_H-Abtastfrequenz entsprechend den Standards (Normen) in den Vereinigten Staaten von Amerika (als Beispiel) beträgt etwa 31 468 Hz.

Viele Anzeigeformate, die speziell auf ein Breitbild-Fernsehgerät zugeschnitten sind, erfordern eine erhebliche Signalverarbeitung des Haupt-Videosignales. Die Videodaten müssen selektiv komprimiert (compressed) und expandiert (expanded) werden, abhängig von dem gewünschten Format. Beispielhaft ist es erforderlich, die 4×3-NTSC-Videodaten um einen Faktor 4/3 zu komprimieren, um eine Bildformatverhältnis-Störung (aspect ratio distortion) des angezeigten Bildes zu vermeiden. In einem anderen Beispiel kann das Videosignal expandiert werden, um eine Horizontal-Zoom-Operation auszuführen, die gewöhnlich von einem vertikalen zoomen begleitet ist. Das horizontale Zoomen bis zu 33% kann erreicht werden durch Reduzierung der Kompression auf weniger als 4/3. Ein Abtast-Interpolator wird verwendet, um im eingehenden Videosignal neue Pixelpositionen zu berechnen, weil die Luminanz- Videobandbreite - bis zu 5,5 MHz für das S-VHS-Format - einen hohen Prozentsatz der Nyquist-Faltenbildungsfrequenz (fold over frequency) belegt, die 8 MHz für 1024f_H-Systemtakt beträgt.

Die Luminanzdaten für das Hauptsignal werden längs eines Hauptsignal-Pfades geführt, der einen FIFO-Zeilenspeicher - zur Kompression und Expansion der Daten - und einen Interpolator - zum Neuberechnen der Abtastwerte, basierend auf der Kompression oder der Expansion des Videosignals, um die Daten zu glätten - enthält. Dabei sind die relativen Positionen des (im) FIFO und Interpolator jedoch für die Kompression und die Expansion unterschiedlich. Gemäß der Erfindung werden Schalter oder Wegwähler (root selectors) verwendet, die die Topologie des Haupt-Signalpfades mit Bezug auf die relativen Positionen im FIFO und Interpolator umdrehen oder verändern, womit es nicht mehr notwendig ist, zwei Hauptsignal-Pfade mit zwei FIFO-Einrichtungen und zwei Interpolatoren einzusetzen. Die Schalter wählen insbesondere aus, ob der der Interpolator vor dem FIFO - wie für die Kompression erforderlich - oder ob das FIFO vor dem Interpolator - wie für die Expansion erforderlich - liegt. Die Schalter können abhängig von einem Wegsteuer-Signal sein, welches seinerseits abhängig von einem Mikroprozessor ist.

Eine Interpolator-Steuerschaltung erzeugt Pixel-Positionswerte, Interpolator- Kompensationsfilter-Gewichtungen und Takt-Ansteuerinformationen (clock gating) für die Luminanzdaten. Es ist diese Takt-Ansteuerinformation, die die FIFO-Daten dezimiert (verringert) oder wiederholt, um - zur Ausführung der Kompression - mehr Abtastwerte zu schreiben, als zu lesen oder um - für die Expansion - mehr Abtastwerte zu lesen, als zu schreiben. Um eine 4/3-Kompression auszuführen kann - beispielhaft - jeder vierte Abtastwert nicht in den FIFO geschrieben werden. Die mittlere Steigerung einer Rampe, die aus dem Luminanz-FIFO gelesen wird, ist 33% steiler, als die damit korrespondierende Eingangsrampe. 33% weniger aktive Lesezeit wird also zum Lesen der Rampe gegenüber der ihres Schreibens benötigt. Dies schafft eine 4/3-Kompression. Es ist die Funktionsweise des Interpolators, die Luminanz-Abtastwerte neu zu berechnen, die in den FIFO geschrieben werden, so daß die Daten, die aus dem FIFO gelesen werden, glatt statt zackig oder unruhig sind.

Die Expansion kann in der der Kompression genau entgegengesetzten Weise ausgeführt werden. Im Falle der Kompression ist im Schreib-Freigabesignal eine Takt- Ansteuerinformation (Durchschalt- oder Gateinformation) beigefügt oder angefügt, und zwar in der Form eines Sperr- oder Inhibit-Pulses. Zum Expandieren der Daten bezieht sich die Takt-Gateinformation auf das Lese-Freigabesignal. Dies wird die Daten - wie vom FIFO gerade gelesen - pausieren (abstoppen) lassen. Die mittlere Steigung einer Rampe, die aus dem Luminanz-FIFO gelesen wird, ist 33% schwächer geneigt, als eine korrespondierende Eingangsrampe für eine 4/3-Expansion oder Zoom (Vergrößerung). Für diesen Fall ist es die Funktion des Interpolators, der dem FIFO folgt, die abgetasteten Daten von dem gezackten zu einem weichen Zustand nach der Expansion neu zu berechnen (recalculation). In dem Falle der Expansion müssen die Daten pausieren, während sie von dem FIFO gelesen werden und während sie in den Interpolator eingeschrieben (getaktet) werden. Dies ist von dem Kompressionsfall verschieden, wo die Daten kontinuierlich durch den Interpolator getaktet werden. Für beide Fälle - die Kompression und die Expansion - kann die Takt-Gateoperation in einer synchronen Weise einfach ausgeführt werden, d. h. Vorfälle (events) können - basierend auf der Vorderflanke (rising edge) des 1024-f_H-Systemtaktes - auftreten.

Eine Reihe von Vorteilen erwachsen aus dieser Topologie (Schaltkreisanordnung) für die Luminanz-Interpolation. Die Takt-Gateinformation, namentlich die Datenreduktion (Dezimation) und die Datenwiederholung (Repetition) können in einer synchronen Weise ausgeführt werden. Wenn eine umschaltbare Videodaten-Topologie nicht verwendet würde, um die Positionen im Interpolator und FIFO auszutauschen, müßten die Schreibtakte und Lesetakte doppelt getaktet werden, um die Daten pausieren zu lassen oder zu wiederholen. Der Begriff "doppelt getaktet" bedeutet, daß zwei Datenpunkte in den FIFO mit einem einzigen Taktzyklus geschrieben werden müssen oder während eines einzigen Taktzyklusses aus dem FIFO gelesen werden müssen. Die daraus resultierende Schaltung kann nicht synchron mit dem Systemtakt arbeiten, da die Schreib- oder Lese-Taktfrequenz der doppelten System- Taktfrequenz entsprechen muß. Außerdem benötigt die schaltbare (umschaltbare) Topologie nur einen Interpolator und einen FIFO, um sowohl die Kompression als auch die Expansion auszuführen. Wenn die Video-Schaltereinrichtung, die hier vorgeschlagen wird, nicht verwendet würde, kann das Doppeltakten nur vermieden werden, wenn zwei FIFOs verwendet werden, um die Kompression und die Expansion zu erreichen. Ein FIFO - für die Expansion - müßte vor den Interpolator und ein FIFO - für die Kompression - müßte nach dem Interpolator vorgesehen werden.

Eine Bedingung für ordnungsgemäßen Betrieb liegt darin, daß die Anzahl von Daten- Abtastwerten, die in den FIFO für jede Horizontalzeile geschrieben wird, genau derjenigen Anzahl von Abtastwerten entspricht, die aus dem FIFO für diese Horizontalzeile gelesen werden. Wenn dieselbe Anzahl von Abtastwerten nicht in den FIFO geschrieben werden, wie auch aus dem FIFO gelesen werden, wird das Bild des Hauptkanales erheblich schräg liegen, aufgrund des beim Schreiben oder Lesen vorgehenden - Zeilenpointers (line pointer procession). Dieses Erfordernis wird von der Tatsache begründet, daß die Hauptkanal-FIFOs einmal pro Halbbild rückgesetzt werden. Zuerst wird der Schreibpointer (write pointer), einem Hauptsignal-Vertikal-Synchronpuls folgend, und dann eine Zeile später der Lesepointer (read pointer) zurückgesetzt.

Eine verschiedene Anzahl von Taktzyklen kann erforderlich sein, um die Schreib- und Lesepointer um dieselbe Zahl von Plätzen oder Positionen vorzurücken, dies aufgrund der Tatsache, daß Expansion oder Kompression von Videodaten stattfindet. Da die Zahl der Daten-Abtastwerte, die geschrieben werden, immer gleich der Anzahl der Daten-Abtastwerte ist, die gelesen werden, - und dies unabhängig von der Betriebsweise - werden drei Registerinhalte (register values) und zwei Steuersignale verwendet, um das Lese- und Schreib- Freigabesignal für die FIFOs Haupt-Y und UV zu erzeugen. Zwei Registerwerte WR_BEG_MN und RD_BEG_MN, die von einem Mikroprozessor abgegeben werden, spezifizieren den Ort in der horizontalen Zeilenperiode, wo Lesen und Schreiben, in Verbindung mit einem Horizontal-Pixelzählwert H_COUNT, beginnen sollen. Der Wert H_COUNT ist ein 10-Bit-Zählwert, der dazu verwendet wird, den Pixelort (pixel location) innerhalb der Zeilenperiode zu bestimmen. Der Zähler wird von einem Zeilen-Beginnsignal SOL gelöscht. Das SOL-Signal ist einen einzelnen Taktpuls breit und wird verwendet zum Initialisieren des Horizontal-Zählwerts H_COUNT auf einen Wert von Null am Beginn jeder Zeile. Der SOL-Puls ist standardmäßig der Vorderflanke der Horizontal-Synchronkomponente zugeordnet bzw. zu dieser ausgerichtet (aligned).

Ein dritter Registerwert LENGTH wird verwendet, um die oberen acht Bit des 10-Bit-Zählers zu laden, um die Zahl von Abtastwerten zu bestimmen, die tatsächlich in den FIFO geschrieben werden/wurden oder von dem FIFO gelesen werden/wurden. Die Bits des Registerwertes werden invertiert und die beiden geringstwertigsten Bits (LSB) werden mit logisch HI geladen (vorbestimmt), was _LENGTH-1 ergibt. Wenn (hier) der "_" vor ein Signal gesetzt wird, bedeutet dies seine logische Invertierung (entsprechend dem Strich oberhalb des Signalnamens). Wenn dementsprechend der Zähler überläuft, d. h. das ripple carry (oberste Bit) auf HI geschaltet wird, wird die erwünschte Anzahl von Abtastwerten geschrieben oder gelesen worden sein. Die tatsächliche Anzahl der Pixel-Abtastwerte, die geschrieben oder gelesen wurde, ist aktuell LENGTH×4, weil das Register in die oberen acht Bit des Zählers geladen (voreingestellt) wird. Dem Effekt des Taktgatens (clock gating) wird durch Gaten des Zähler-Freigabesignals Rechnung getragen. Dadurch kann das Freigabesignal für den Zähler auch als Freigabesignal für das FIFO dienen, womit sichergestellt wird, daß die Anzahl von Abtastwerten, die geschrieben oder gelesen werden, immer LENGTH×4 ist, und zwar unabhängig von der Betriebsweise.

Das Verständnis der Erfindung wird durch Ausführungsbeispiele vertieft.

Fig. 1(a)-1(i) erläutern unterschiedliche Anzeigeformate in einem Breitbild-Fernsehgerät.

Fig. 2 ist ein Blockschaltbild eines Breitbild-Fernsehgerätes als Ausführungsbeispiel der Erfindung und geeignet zum Betrieb, mit einer Horizontal-Abtastfrequenz von 2f_H.

Fig. 3 als Blockschaltbild des Breitbild-Prozessors gemäß Fig. 2.

Fig. 4 als Blockschaltbild mit weiteren Details des Breitbild-Prozessors nach Fig. 3.

Fig. 5 als Blockschaltbild des Bild-in-Bild-Prozessors (PIP) gemäß Fig. 4.

Fig. 6 als Blockschaltbild des gate arrays gemäß Fig. 4 mit den Haupt-, Hilfs- und Ausgangs-Signalwegen.

Fig. 7 und Fig. 8 sind Zeitverläufe, die die Erzeugung des Anzeigeformats gemäß Fig. 1d erläutern, wobei vollständig gekappte Signale verwendet werden.

Fig. 9 als Blockschaltbild mit dem Haupt-Signalweg von Fig. 6 in detaillierterer Darstellung.

Fig. 10 als Blockschaltbild mit dem Hilfs-Signalweg von Fig. 6 in detaillierterer Darstellung.

Fig. 11 als Blockschaltbild des Zeitgeber- und Steuer-Abschnitts des im Bild-im-Bild-Prozessors (PIP) von Fig. 5.

Fig. 12 als Blockschaltbild eines Schaltkreises zum Erzeugen des internen 2f_H-Signals mit der 1f_H zu 2f_H-Konvertierung.

Fig. 13 als Kombinationsblock und Schaltdiagramm für die Ablenkschaltung gemäß Fig. 2.

Fig. 14 als Blockdiagramm des RGB-Interfaces (Schnittstelle) gemäß Fig. 2.

Fig. 15 ist eine Darstellung zur Erläuterung der Video-Kompression.

Fig. 16 ist eine Signal-Darstellung zur Erläuterung der Video-Expansion.

Fig. 17 ist ein Blockschaltbild einer Zeilenspeicher-Steuereinrichtung.

Die verschiedenen Teile der Fig. 1 erläutern einige, jedoch nicht alle der verschiedenen Kombinationsmöglichkeiten von Einzel- und Mehrfach-Bildanzeigeformaten, die gemäß unterschiedlichen Ausführungsbeispielen implementiert werden können. Die zur Illustration ausgewählten Beispiele beabsichtigen die Vereinfachung der Beschreibung von bestimmten Schaltkreisen, die in Breitbild-Fernsehgeräten gemäß der Erfindung vorgesehen sind. Die Beispiele sind einige Male auf die Anzeigeformate selbst gerichtet, losgelöst von der speziell zugrundeliegenden Schaltung. Zum Zwecke der Vereinfachung in Illustration und Beschreibung wird angenommen, daß ein konventionelles Anzeigeformat (Bildseitenverhältnis) von Breite zu Höhe in einem Videosignal oder von einer Video-Signalquelle allgemein 4×3 ist, wohingegen ein Breitbild-Anzeigeformat mit einem Verhältnis von Breite zu Höhe einer Video-Signalquelle oder eines solchen Signales im allgemeinen als 16×9 bezeichnet ist. Die Erfindung ist jedoch nicht auf diese (vereinfachten) Definitionen beschränkt.

Fig. 1(a) zeigt einen Direktsicht- oder Projektions-Fernsehschirm mit einem herkömmlichen Anzeigeformat(-Verhältnis) von 4×3. Wenn ein 16×9 Anzeigeformatbild als ein 4×3 Anzeigeformatverhältnis-Signal übertragen wird, erscheinen oben und unten schwarze Balken. Dies wird gewöhnlich als Briefkastenformat (letterbox format) bezeichnet. In diesem Fall ist das gezeigte Bild im Verhältnis mit der ganzen verfügbaren Anzeigefläche eher klein. Alternativ wird die 16×9 Anzeigeformat-Quelle vor der Übertragung konvertiert, so daß sie die vertikale Ausdehnung einer Bildfläche einer 4×3 Format-Anzeige ausfüllt. Es wird jedoch viel Information von der linken und/oder rechten Seite abgeschnitten. Als weitere Alternative kann das Briefkastenbild vertikal, jedoch nicht horizontal, vergrößert werden, wobei das sich ergebende Bild durch die vertikale Vergrößerung eine Verzerrung zeigen wird. Keine der drei Alternativen ist besonders ansprechend.

Fig. 1(b) zeigt einen 16×9 Bildschirm. Eine 16×9 Anzeigeformatverhältnis-Videoquelle würde ohne Beschneidung und Verzerrung vollständig angezeigt. Ein 16×9 Anzeigenformat- Briefkastenbild, das selbst ein 4×3 Anzeigenformat-Signal ist, kann fortschreitend durch Zeilenverdopplung oder Zeilenaddition abgetastet werden, um eine größere Anzeige mit ausreichender vertikaler Auflösung zur Verfügung zu stellen. Ein erfindungsgemäßes Breitbild-Fernsehgerät kann ein derartiges 16×9 Anzeigeformat-Signal unabhängig davon anzeigen, ob es von der Haupt-, Hilfs- oder einer externen RGB-Quelle kommt.

Fig. 1(c) zeigt ein 16×9 Anzeigeformat-Hauptsignal, bei dem ein eingesetztes 4×3 Anzeigeformat-Bild angezeigt wird. Wenn sowohl das Haupt- als auch das Hilfs-Videosignal 16×9 Anzeigeformat-Quellen sind, kann das eingesetzte Bild ebenfalls ein 16×9 Anzeigeformatverhältnis besitzen. Das eingesetzte Bild kann an vielen verschiedenen Positionen angezeigt werden.

Fig. 1(d) zeigt ein Anzeigeformat, bei dem das Haupt- und das Hilfsvideosignal mit der gleichen Bildgröße angezeigt werden. Jeder Anzeigebereich besitzt ein Anzeigeformatverhältnis von 8×9, das natürlich sowohl von 16×9 als auch von 4×3 verschieden ist. Um eine 4×3 Anzeigeformat-Quelle in einem derartigen Anzeigebereich ohne horizontale oder vertikale Verzerrung zu zeigen, muß das Signal auf der linken und/oder der rechten Seite beschnitten werden. Es kann mit weniger Kappung (cropping) mehr vom Bild gezeigt werden, wenn Aspektverhältnisverzerrung (aspect ratio distortion) durch horizontales Quetschen (squeezing) des Bilds toleriert wird. Horizontales Quetschen ergibt eine vertikale Vergrößerung der Gegenstände im Bild. Das erfindungsgemäße Breitbild-Fernsehgerät kann jede Mischung aus Beschneidung und Aspektverhältnisverzerrung bereitstellen, von maximaler Beschneidung mit keiner Aspektverhältnisverzerrung bis zu keiner Beschneidung mit maximaler Aspektverhältnisverzerrung.

Beschränkungen im Abtasten der Daten im Hilfsvideosignal-Verarbeitungsweg komplizieren die Erzeugung eines Bildes mit hoher Auflösung, das so groß ist wie die Anzeige des Hauptvideosignals. Verschiedene Verfahren zum Überwinden dieser Komplikationen können entwickelt werden.

Fig. 1(e) ist ein Anzeigeformat, bei dem ein 4×3 Anzeigeformat-Bild in der Mitte eines 16×9 Anzeigformat-Bildschirms angezeigt wird. Dunkle Balken sind an der rechten und der linken Seite zu sehen.

Fig. 1(f) stellt ein Anzeigeformat dar, bei dem ein großes 4×3 Anzeigeformat-Bild und drei kleinere 4×3 Anzeigeformat-Bilder gleichzeitig angezeigt werden. Ein kleineres Bild außerhalb der Begrenzungslinie des großen Bildes wird manchmal als Bild-am-Bild (picture-outside-picture oder POP) bezeichnet, im Gegensatz zum Bild-im-Bild (picture-in-picture oder PIP). Die Ausdrücke Bild-im-Bild oder PIP werden hier für beide Anzeigeformate verwendet. In jenen Fällen, in denen ein Breitbild-Fernsehgerät mit zwei Tunern versehen ist, entweder beide intern oder einer intern und einer extern, beispielsweise in einem Videokassettenrekorder, können zwei der angezeigten Bilder Bewegung in Echtzeit in Übereinstimmung mit der Quelle anzeigen. Die verbleibenden Bilder können im Festrahmenformat (freeze frame format) angezeigt werden. Es wird auch deutlich, daß die Hinzunahme von weiteren Tunern und zusätzlichen Hilfssignal-Verarbeitungswegen mehr als zwei sich bewegende Bilder bereitstellen kann. Es ist ferner ersichtlich, daß einerseits das große Bild und andererseits die drei kleinen Bilder in der Position verschoben werden können, wie es in Fig. 1g gezeigt ist.

Fig. 1(h) zeigt eine Alternative, bei der das 4×3 Anzeigenformat-Bild zentriert ist, und sechs kleinere 4×3 Anzeigenformat-Bilder in vertikalen Spalten auf jeder Seite angezeigt werden. Wie im vorhergehend beschriebenen Format kann ein mit zwei Tunern ausgestattetes Breitbild- Fernsehgerät zwei sich bewegende Bilder bereitstellen. Die verbleibenden elf Bilder werden im Festrahmenformat sein.

Fig. 1(i) zeigt ein Anzeigenformat mit einem Gitter von zwölf 4×3 Anzeigenformat-Bildern. Ein derartiges Anzeigenformat ist besonders geeignet für einen Kanalsuchführer, bei dem jedes Bild mindestens ein Festrahmen von einem unterschiedlichen Kanal ist. Wie vorher hängt die Anzahl der sich bewegenden Bilder von der Anzahl der verfügbaren Tuner und Signalverarbeitungswege ab.

Die verschiedenen in Fig. 1 gezeigten Formate sind beispielhafter Art und nicht beschränkend, und sie können durch die in den verbleibenden Zeichnungen gezeigten und nachstehend detailliert beschriebenen Breitbild-Fernsehgeräte implementiert werden.

Ein Gesamtblockdiagramm für ein erfindungsgemäßes Breitbild-Fernsehgerät, das für eine 2f_H horizontale Abtastung angepaßt ist, wird in Fig. 2 gezeigt und allgemein mit dem Bezugszeichen 10 bezeichnet. Das Fernsehgerät 10 weist im allgemeinen einen Videosignal- Eingangsbereich 20, einen Chassis- oder TV-Mikroprozessor 216, einen Breitbild-Prozessor 30, einen 1f_H zu 2_H Konverter 40, eine Ablenkschaltung 50, ein RGB-Interface 60, einen YUV zu RGB Konverter 240, Bildröhrentreiber (kine drivers) 242, Direktsicht- oder Projektionsröhren (direct view or projection tubes) 244 und ein Netzteil 70 auf. Die Gruppierung der verschiedenen Schaltkreise in verschiedene funktionelle Blöcke wird aus Gründen der Einfachheit der Beschreibung vorgenommen und soll nicht die räumliche Anordnung dieser Schaltkreise relativ zueinander einschränken.

Der Videosignal-Eingangsbereich 20 ist für den Empfang einer Vielzahl von zusammengesetzten Videosignalen von verschiedenen Videoquellen adaptiert. Die Videosignale können wahlweise für die Anzeige als Haupt- und Hilfsvideosignal umgeschaltete werden. Ein RF-Schalter 204 besitzt zwei Antenneneingänge ANT1 und ANT2. Diese repräsentieren Eingänge sowohl für Freiluft-Antennenempfang als auch für Kabelempfang. Der RF-Schalter 204 steuert, welcher Antenneneingang einem ersten Tuner 206 und einem zweiten Tuner 208 zugeführt wird. Der Ausgang des ersten Tuners 206 ist ein Eingang eines Ein-Chips (one-chip) 202, der eine Reihe von Funktionen ausführt, die mit dem Tuning, der horizontalen und vertikalen Ablenkung und den Videosteuerungen zusammenhängen. Der gezeigte besondere Ein-Chip wird von der Industrie mit dem Typ TA7730 bezeichnet. Das Basisband-Videosignal VIDEO OUT, das im Ein-Chip gebildet wird und aus dem Signal vom ersten Tuner 206 resultiert, ist ein Eingangssignal sowohl für den Videoschalter 200 als auch den TV1-Eingang des Breitbild-Prozessors 30. Weitere Basisband-Videoeingänge für den Videoschalter 200 werden mit AUX1 und AUX2 bezeichnet. Diese können für Videocameras, Laserplattenspieler (laser disc players), Videokassettenrekorder, Videospiele und dergleichen verwendet werden. Der Ausgangs des Videoschalters 200, der vom Chassis- oder TV- Mikroprozessor 216 gesteuert wird, ist mit SWITCHED VIDEO bezeichnet. SWITCHED VIDEO ist ein weiterer Eingang für den Breitbildprozessor 30.

Gemäß Fig. 3 wählt ein Schalter SW1 des Breitbildprozessors zwischen TV1- und SWITCHED VIDEO-Signalen ein SEL COMP OUT-Videosignal aus, das ein Eingang für einen Y/C-Decoder 210 ist. Der Y/C-Decoder 210 kann als adaptiver Zeilenkammfilter (adaptive line comb filter) implementiert werden. Zwei weitere Videoquellen S1 und S2 sind ebenfalls Eingänge für den Y/C-Decoder 210. S1 und S2 repräsentieren verschiedene S-VHS-Quellen, und jede besteht aus separaten Helligkeits- und -Chrominanzsignalen. Ein Schalter, der als Teil des Y/C-Decoders, wie in einigen adaptiven Zeilenkammfiltern, oder als separater Schalter implementiert sein kann, spricht auf den TV-Videoprozessor 216 an zum Auswählen eines Paars von Helligkeits- und Chrominanzsignalen als Ausgangssignale an, die mit Y_M bzw. C_IN bezeichnet sind. Das ausgewählte Paar von Helligkeits- und Chrominanzsignalen wird nachstehend als Hauptsignal betrachtet und wird entlang eines Hauptsignalwegs verarbeitet. Signalbezeichnungen, die _M und _MN aufweisen, beziehen sich auf den Hauptsignalweg. Das Chrominanzsignal C_IN wird vom Breitbildprozessor zum Ein-Chip zurückgeleitet, um Farbdifferenzsignale (color difference signals) U_M und V_M zu entwickeln. In diesem Zusammenhang ist U eine äquivalente Bezeichnung für (R-Y) und V ist eine äquivalente Bezeichnung für (B-Y). Die Y_M-, U_M- und V_M-Signale werden im Breitbildprozessor für die weitere Signalverarbeitung in eine digitale Form umgewandelt.

Der zweite Tuner 208, der funktionell als Teil des Breitbildprozessors 30 definiert ist, entwickelt ein Basisband-Videosignal TV2. Ein Schalter SW2 wählt zwischen den TV2- und SWITCHED VIDEO-Signalen als Eingang für einen Y/C-Decoder 220. Der Y/C-Decoder 220 kann als adaptiver Zeilenkammfilter implementiert werden. Die Schalter SW3 und SW4 wählen zwischen den Helligkeits- und Chrominanzausgängen des Y/C-Decoders 220 und den Helligkeits- und Chrominanzsignalen einer externen Videoquelle, die mit Y_EXT bzw. C_EXT bezeichnet sind. Die Y_EXT- und C_EXT-Signale entsprechen dem S-VHS-Eingang S1. Der Y/C-Decoder 220 und die Schalter SW3 und SW4 können, wie in einem adaptiven Zeilenkammfilter, kombiniert werden. Der Ausgang der Schalter SW3 und SW4 wird nachstehend als Hilfssignal betrachtet und wird entlang eines Hilfssignalwegs verarbeitet. Der ausgewählte Helligkeitsausgang ist mit Y_A bezeichnet. Signalbezeichnungen, die _A, _AX und _AUX aufweisen, beziehen sich auf den Hilfssignalweg. Die ausgewählte Chrominanz wird in die Farbdifferenzsignale U_A und V_A umgewandelt. Die Y_A-, U_A- und V_A- Signale werden für die weitere Signalverarbeitung in eine digitale Form umgewandelt. Die Anordnung der Videosignalquellenumschaltung in den Haupt- und Hilfssignalwegen maximiert die Flexibilität in der Handhabung der Quellenauswahl für die verschiedenen Teile der verschiedenen Bildanzeigeformate.

Ein zusammengesetztes Synchronisierungssignal COMP SYNC, das Y_M entspricht, wird durch den Breitbildprozessor einem Amplitudensieb (sync separator) 212 zugeführt. Die horizontalen und vertikalen Synchronisierungskomponenten H bzw. V sind Eingänge für einen vertikalen Frequenzteilerkreis (count down circuit) 214. Der vertikale Frequenzteilerkreis entwickelt ein VERTICAL RESET-Signal, das in den Breitbildprozessor 30 geschickt wird. Der Breitbildprozessor generiert ein internes vertikales Resetausgangssignal INT VERT RST OUT, das an das RGB-Interface 60 geschickt wird. Ein Schalter im RGB-Interface 60 wählt zwischen dem internen vertikalen Resetausgangssignal und der vertikalen Synchronisierungskomponente der externen RGB-Quelle. Der Ausgang dieses Schalters ist eine ausgewählte vertikale Synchronisierungskomponente SEL_VERT_SYNC, die an die Ablenkschaltung 50 geschickt wird. Die horizontralen und vertikalen Synchronisierungssignale des Hilfsvideosignals werden vom Amplitudensieb 250 im Breitbildprozessor entwickelt.

Der 1f_H zu 2f_H Konverter 40 ist für die Umwandlung alternierender (interlaced) Videosignale in fortschreitend abgetastete nichtalternierende (noninterlaced) Signale verantwortlich, beispielsweise eines, bei dem jede horizontale Zeile zweimal angezeigt wird, oder ein zusätzlicher Satz horizontaler Zeilen durch Interpolieren benachbarter horizontaler Zeilen des gleichen Feldes (Halbbildes) generiert wird. In einigen Fällen wird die Verwendung einer vorhergehenden Zeile oder die Verwendung einer interpolierten Zeile vom Grad an Bewegung abhängen, der zwischen benachbarten Bildern bzw. Halbbildern festgestellt wird. Der Konverter-Schaltkreis 40 arbeitet in Verbindung mit einem Video-RAM 420. Das Video-RAM kann dazu verwendet werden, eines oder mehrere Felder eines Bildes oder Halbbildes zu speichern, um eine fortlaufende Anzeige zu ermöglichen. Die konvertierten Videodaten, wie Y_2f_H-, U_2f_H- und V_2f_H-Signale, werden dem RGB-Interface 60 zugeführt.

Das RGB-Interface 60, das ausführlicher in Fig. 14 gezeigt ist, ermöglicht eine Auswahl der konvertierten Videodaten oder externen RGB-Videodaten für die Anzeige durch den Videoeingangssignalbereich. Das externe RGB-Signal ist angenommenermaßen ein für die 2f_H-Anzeige angepaßtes Breitbildanzeigenformatsignal. Die vertikale Synchronisierungskomponente des Hauptsignals wird dem RGB-Interface durch den Breitbildprozessor als INT VERT RST OUT zugeführt, was es ermöglicht, daß ein ausgewähltes vertikales sync (f_Vm oder f_Vext) für die Ablenkschaltung 50 verfügbar ist. Der Betrieb des Breitbild-Fernsehgeräts ermöglicht die Auswahl eines externen RGB-Signals durch den Benutzer, indem ein internes/externes Steuersignal INT/EXT generiert wird. Die Wahl eines externen RGB-Signaleingangs kann jedoch in Abwesenheit eines derartigen Signals zu einem vertikalen Zusammenbruch des Rasters und zur Beschädigung der Kathodenstrahlröhre(n) oder Projektionsröhre(n) führen. Dementsprechend stellt der RGB- Interfacekreis ein externes Synchronisierungssignal fest, um die Auswahl eines nichtvorhandenen externen RGB-Eingangs zu verhindern. Der WSP-Mikroprozessor 340 stellt ebenfalls Farb- und Farbtonsteuerungen (color and tint controls) für das externe RGB-Signal bereit.

Der Breitbildprozessor 30 weist einen Bild-im-Bild-Prozessor 320 für die spezielle Signalverarbeitung des Hilfsvideosignals auf. Der Ausdruck Bild-im-Bild wird manchmal mit PIP oder pix-in-pix abgekürzt. Ein Gate-Array 300 kombiniert die Haupt- und Hilfsvideosignaldaten in einer breiten Vielfalt von Anzeigeformaten, wie durch die Beispiele der Fig. 1b bis 1i gezeigt wird. Der Bild-im-Bild-Prozessor 320 und das Gate-Array 300 werden von einem Breitbild-Mikroprozessor (WSP µP) 340 gesteuert. Der Mikroprozessor 340 spricht auf den TV-Mikroprozessor 216 über einen seriellen Bus an. Der serielle Bus weist vier Signalleitungen auf, für Daten, Taktsignale, Freigabesignale (enable signals) und Resetsignale. Der Breitbildprozessor 30 generiert auch ein zusammengesetztes vertikales Dunkeltast-/Resetsignal (blanking/reset signal) als dreipegeliges Sandburgsignal (three level sandcastle signal). Alternativ können das vertikale Dunkeltast- und Resetsignal als separate Signale generiert werden. Ein zusammengesetztes Dunkeltastsignal wird vom Videosignaleingangsbereich dem RGB-Interface zugeführt.

Die Ablenkschaltung 50, die detaillierter in Fig. 13 gezeigt ist, empfängt ein vertikales Resetsignal vom Breitbildprozessor, ein ausgewähltes 2f_H horizontales Synchronisierungssignal vom RGB-Interface 60 und zusätzliche Steuersignale vom Breitbildprozessor. Diese zusätzlichen Steuersignale betreffen die horizontale Phaseneinstellung (horizontal phasing), die vertikale Größeneinstellung und die Ost-West- Einstellung (east-west pin adjustment). Die Ablenkschaltung 50 liefert 2f_H Rücklaufimpulse (flyback pulses) an den Breitbildprozessor 30, den 1f_H zu 2f_H-Konverter 40 und den YUV zu RGB-Konverter 240.

Die Betriebsspannungen für das gesamte Breitbild-Fernsehgerät werden von einem Netzteil 70 erzeugt, das von einem Vollnetzanschluß versorgt wird.

Der Breitbildprozessor 30 ist detaillierter in Fig. 3 gezeigt. Die Hauptbestandteile des Breitbildprozessors sind ein Gate-Array 300, ein Bild-im-Bild-Kreis 301, Analog-Digital- Konverter und Digital-Analog-Konverter, der zweite Tuner 208, ein Breitbildprozessor- Mikroprozessor 340 und ein Breitbildausgangscodierer 227. Weitere Details des Breitbildprozessors, die sowohl dem 1f_H- als auch dem 2f_H-Chassis gemeinsam sind, beispielsweise der PIP-Kreis, sind in Fig. 4 gezeigt. Ein Bild-in-Bild-Prozessor 320, der einen wesentlichen Bestandteil des PIP-Kreises 301 bildet, ist detaillierter in Fig. 5 gezeigt. Das Gate-Array 300 ist detaillierter in Fig. 6 gezeigt. Eine Anzahl der in Fig. 3 gezeigten Komponenten, die Teile der Haupt- und Hilfssignalwege bilden, sind bereits ausführlich beschrieben worden.

Der zweite Tuner 208 besitzt mit ihm verbunden eine IF-Stufe (IF stage) 224 und eine Niederfrequenzstufe (audio stage) 226. Der zweite Tuner 208 arbeitet ebenfalls in Verbindung mit dem WSP µP 340. Der WSP µP 340 weist einen Eingangs-/Ausgangs-Bereich (input/output I/O section) 340A und einen analogen Ausgangs-Bereich 340B auf. Der I/O- Bereich 340A stellt Farb- und Farbton-Steuersignale, das INT/EXT-Signal für die Auswahl der externen RGB-Videoquelle und Steuersignale für die Schalter SW1 bis SW6 bereit. Der I/O-Bereich überwacht auch das Signal EXT SYNC DET vom RGB-Interface, um die Ablenkschaltung und die Kathodenstrahlröhre(n) zu schützen. Der analoge Ausgangsbereich 340B stellt Steuersignale für die vertikale Größe, Ost-West-Einstellung und horizontale Phaseneinstellung durch entsprechende Interface-Schaltungen 254, 256 und 258 bereit.

Das Gate-Array 300 ist für die Kombination der Videoinformation von den Haupt- und Hilfssignalwegen verantwortlich, um eine zusammengesetzte Breitbildanzeige zu implementieren, beispielsweise eine derjenigen, die in den verschiedenen Teilen von Fig. 1 gezeigt sind. Taktinformation für das Gate-Array wird durch einen PLL-Kreis 374 bereitgestellt, der in Verbindung mit einem Tiefpaßfilter 376 arbeitet. Das Hauptvideosignal wird dem Breitbildprozessor in analoger Form und YUV Format als mit Y_M, U_M und V_M bezeichnete Signale zugeführt. Diese Hauptsignale werden durch Analog-Digital- Konverter 342 und 346 von der analogen in die digitale Form umgewandelt, was ausführlich in Fig. 4 gezeigt ist.

Die Farbkomponentensignale werden mit den allgemeinen Bezeichnungen U und V bezeichnet, die entweder R-Y- oder B-Y-Signalen oder I- und Q-Signalen zugewiesen werden können. Die abgetastete Helligkeitsbandbreite (luminance bandwidth) ist auf 8 MHz begrenzt, weil die Systemtaktrate 1024f_H beträgt, was ungefähr 16 MHz ist. Ein einzelner Analog-Digital- Konverter und ein Analogschalter können verwendet werden, um die Farbkomponentendaten abzutasten, da die U- und V-Signale auf 500 kHz begrenzt sind, oder 1,5 MHz für Breitband-I (wide I). Die Auswahlleitung UV_MUX für den Analogschalter oder Multiplexer 344 ist ein 8 MHz-Signal, das durch Teilen des Systemtakts durch 2 abgeleitet wird. Ein ein Takt breiter SOL-Impuls (start of line) setzt dieses Signal synchron am Beginn jeder horizontalen Videozeile auf Null. Die UV_MUX-Leitung schaltet dann in jedem Taktzyklus in ihrem Zustand (state) hin und her (toggle) - während der Horizontalzeile. Da die Zeilenlänge ein gerades Vielfaches von Taktzyklen beträgt, wird der Zustand der UV_MUX-Leitung, wenn er einmal initialisiert ist, folgerichtig ohne Unterbrechung hin- und herschalten: 0, 1, 0, 1, . . . Die Y- und UV-Datenströme aus den Analog-Digital-Konvertern 342 und 346 werden verschoben, da die Analog-Digital-Konverter jeweils einen Taktzyklus Verzögerung aufweisen. Um diese Datenverschiebung in den Griff zu bekommen, muß die Takt- Durchschalt-Information (clock gating information) von der Interpolatorsteuerung 349 des Hauptsignal-Verarbeitungswegs 304 ähnlich verzögert werden. Wäre die Takt-Gateinformation nicht verzögert, würden die UV-Daten nicht korrekt gapaart beim Löschen. Dies ist wichtig, weil jedes UV-Paar einen Vektor repräsentiert. Ein U-Element eines Vektors kann nicht mit einem V-Element eines anderen Vektors gepaart werden, ohne eine Farbverschiebung zu verursachen. Statt dessen wird eine V-Abtastung eines vorhergehenden Paars zusammen mit der gegenwärtigen U-Abtastung ausgelöscht. Dieses Verfahren des UV-Multiplexens wird als 2 : 1 : 1 bezeichnet, da es zwei Helligkeitsabtastungen für jedes Paar von Farbkomponentenabtastungen (U, V) gibt. Die Nyquist-Frequenz sowohl für U als auch für V wird effektiv auf die Hälfte der Helligkeits-Nyquist-Frequenz reduziert. Entsprechend beträgt die Nyquist-Frequenz des Ausgangs des Analog-Digital-Umsetzers für die Helligkeitskomponente 8 MHz, während die Nyquist-Frequenz des Ausgangs des Analog- Digital-Umsetzers für die Farbkomponenten 4 MHz beträgt.

Der PIP-Kreis und/oder das Gate-Array können auch Mittel zum Verbessern der Auflösung der Hilfsdaten trotz der Datenkompression aufweisen. Eine Anzahl von Datenreduktions- und Datenwiederherstellungsverfahren sind entwickelt worden, einschließlich beispielsweise paarweise Pixelkompression sowie Dithern und Dedithern. Außerdem werden verschiedene Dithersequenzen mit Berücksichtigung von verschiedenen Anzahlen von Bits und paarweise Pixelkompressionen mit Berücksichtigung von verschiedenen Anzahlen von Bits erwogen. Eines der mehreren besonderen Datenreduktions- und -wiederherstellungsverfahren kann vom WSP µP 340 ausgewählt werden, um die Auflösung des angezeigten Bilds für jede besondere Art von Bildanzeigeformat zu maximieren.

Das Gate-Array weist Interpolatoren auf, die in Verbindung mit Zeilenspeichern arbeiten, welche als FIFOs 356 und 358 implementiert sein können. Der Interpolator und die FIFOs werden verwendet, um das Hauptsignal wie gewünscht nochmals abzutasten (resample). Ein zusätzlicher Interpolator kann das Hilfssignal wieder abtasten. Takt- und Synchronisierungsschaltkreise im Gate-Array steuern die Datenmanipulation sowohl des Haupt- als auch des Hilfssignals, einschließlich der Kombination daraus zu einem einzigen Videosignal mit Y_MX-, U_MX- und V_MX-Komponenten. Dies Ausgangskomponenten werden von den Digital-Analog-Konvertern 360, 362 und 364 in die analoge Form umgewandelt. Die mit Y, U und V bezeichneten Analogsignale werden dem 1f_H zu 2f_H Konverter 40 zur Umwandlung in nichtalternierendes Abtasten (noninterlaced scanning) zugeführt. Die Signale Y, U und V werden ebenfalls durch den Codierer 227 ins Y/C-Format codiert, um ein an Einbaubuchsen verfügbares Breitformat-Ausgangssignal Y_OUT_EXT/C_OUT_EXT zu definieren. Der Schalter SW5 wählt ein Synchronisierungssignal für den Codierer 227 entweder vom Gate-Array, C_SYNC_MN, oder vom PIP-Kreis, C_SYNC_AUX. Der Schalter SW6 wählt zwischen Y_M und C_SYNC_AUX als Synchronisierungssignal für den Breitbildschirm-Anzeigetafelausgang (wide screen panel output).

Teile der horizontalen Synchronisierungsschaltung sind ausführlich in Fig. 12 gezeigt. Der Phasenkomparator 228 ist Teil einer PLL mit einem Tiefpaßfilter (LPF) 230, spannungsgesteuertem Oszillator (VCO) 232, Dividierer 234 und einer Kapazität 236. Der spannungsgesteuerte Oszillator 232 arbeitet bei 32f_H und spricht auf einen keramischen Resonator oder dergleichen 238 an. Der Ausgang des spannungsgesteuerten Oszillators wird durch 32 geteilt, um dem Phasenkomparator 228 ein sauberes zweites Eingangsfrequenzsignal zu liefern. Der Ausgang des Dividierers 234 ist ein 1f_H REF-Zeitgebersignal. Die 32f_H-REF und 1f_H-REF-Zeitgebersignal werden einem durch 16 teilenden Zähler (divide by 16 counter) 400 zugeführt. Ein 2f_H-Ausgang wird einer Pulsbreitenschaltung (pulse width circuit) 402 zugeleitet. Die Voreinstellung des Dividierers 400 mit dem 1f_H-REF-Signal gewährleistet, daß der Dividierer synchron mit der PLL des Videosignaleingangsbereichs arbeitet. Die Pulsbreitenschaltung 402 gewährleistet, daß ein 2f_H-REF-Signal eine adäquate Impulsbreite aufweist, um einen sauberen Betrieb des Phasenkomparators 404 zu gewährleisten, beispielsweise vom Typ CA1391, der Teil einer zweiten PLL mit Tiefpaßfilter 406 und 2f_H- spannungsgesteuertem Oszillator 408 ist. Der spannungsgesteuerte Oszillator 408 erzeugt ein internes 2f_H-Zeitgebersignal, das zum Betreiben der fortschreitend abgetasteten Anzeige benutzt wird. Das andere Eingangssignal zum Phasenkomparator 404 ist der 2f_H- Rücklaufimpuls oder ein darauf bezogenes Taktsignal. Die Verwendung der zweiten PLL mit dem Phasenkomparator 404 dient der Sicherstellung, daß jede 2f_H-Abtastperiode symmetrisch innerhalb einer 1f_H-Periode des Eingangssignals ist. Andernfalls kann die Anzeige eine Rasteraufteilung ausführen, wobei beispielsweise die Hälfte der Bildzeilen nach rechts und die Hälfte der Bildzeilen nach links verschoben sind.

Die Ablenkschaltung 50 ist detailliert in Fig. 13 gezeigt. Ein Schaltkreis 500 ist in Übereinstimmung mit einem gewünschten Betrag an für die Implementierung von verschiedenen Anzeigeformaten notwendiger vertikaler Überabtastung (vertikal overscan) zur Justierung der vertikalen Größe des Rasters vorgesehen. Wie in Diagrammform erläutert, stellt eine Konstantstromquelle 502 einen konstanten Betrag an Strom IRAMP bereit, der einen vertikalen Rampenkondensator (vertical ramp capacitor) 504 lädt. Ein Transistor 506 ist parallel zum vertikalen Rampenkondensator geschaltet und entlädt periodisch den auf das vertikale Resetsignal ansprechenden Kondensator. In Abwesenheit jedweder Justierung stellt der Strom IRAMP die maximal mögliche vertikale Größe für den Raster bereit. Dies könnte dem Ausmaß an vertikaler Überabtastung entsprechen, das für das Füllen der Breitbildanzeige durch eine expandierte 4×3 Anzeigeformatquelle benötigt wird, wie in Fig. 1a gezeigt ist. In dem Ausmaß, in dem eine geringere vertikale Rastergröße erforderlich ist, leitet eine einstellbare Stromquelle 508 einen variablen Betrag an Strom I_ADJ von I_RAMP ab, so daß der vertikale Rampenkondensator 504 langsamer und auf einen niedrigeren Maximalwert geladen wird. Die einstellbare Stromquelle 508 spricht auf ein vertikales Größeneinstellungssignal an, beispielsweise in analoger Form, das von einer vertikalen Größensteuerungsschaltung erzeugt wird. Die vertikale Größeneinstellung 500 ist unabhängig von einer manuellen vertikalen Größeneinstellung 510, die durch ein Potentiometer oder einen rückwärtigen Einstellknopf implementiert werden kann. In jedem Fall empfängt(empfangen) die vertikale(n) Ablenkspule(n) 512 einen Steuerstrom korrektor Größe. Die horizontale Ablenkung wird durch die Phasenjustierschaltung 518, die Ost-West-Pin-Korrekturschaltung (East-West pin correction circuit) 514, eine 2f_H PLL 520 und eine Horizontalausgangsschaltung 516 erzeugt.

Die RGB-Interfaceschaltung 60 ist ausführlich in Fig. 14 gezeigt. Das Signal, das letztlich angezeigt werden soll, wird zwischen dem Ausgang des 1f_H zu 2f_H-Konverters 40 und einem externen RGB-Eingang ausgewählt. Für die Zwecke des hier beschriebenen Breitbild- Fernsehens wird angenommen, daß der externe RGB-Eingang eine fortschreitend abgetastete Breitformat-Anzeigequelle ist. Die externen RGB-Signale und ein zusammengesetztes Dunkeltastsignal vom Videosignal-Eingangsbereich 20 sind Eingänge für einen RGB zu Y U V Konverter 610. Das externe zusammengesetzte 2f_H Synchronisierungssignal für das externe RGB-Signal ist ein Eingang für einen externen Synchronisierungssignalseparator 600. Die Auswahl des vertikalen Synchronisierungssignals wird durch den Schalter 608 implementiert. Die Auswahl des horizontalen Synchronisierungssignals wird durch den Schalter 604 implementiert. Die Auswahl des Videosignals wird durch den Schalter 606 implementiert. Jeder Schalter 604, 606 und 608 spricht auf ein vom WSP µP 340 erzeugtes internes/externes Steuersignal an. Die Auswahl von internen oder externen Videoquellen ist der Wahl des Benutzers überlassen. Wenn jedoch ein Benutzer versehentlich eine externe RGB-Quelle wählt, wenn keine derartige Quelle angeschlossen oder angeschaltet ist, oder wenn die externe Quelle ausfällt, wird der externe Raster kollabieren, und die Kathodenstrahlröhre(n) kann(können) ernsthaft beschädigt werden. Entsprechend überprüft ein externer Synchronisierungsdetektor 602 die Anwesenheit eines externen Synchronisierungssignals. In Abwesenheit eines derartigen Signals wird jedem der Schalter 604, 606 und 608 ein dem Schalter vorrangiges Steuersignal (switch override control signal) übermittelt, um die Auswahl der externen RGB-Quelle zu verhindern, wenn deren Signal nicht vorhanden ist. Der RGB zu YUV Konverter 610 empfängt auch Farbton- und Farbsteuersignale vom WSP µP 340.

Ein erfindungsgemäßer Breitbild-Fernseher kann mit 1f_H-Horizontalabtastung anstatt mit 2f_H- Horizontalabtastung implementiert werden, obwohl eine derartige Schaltung nicht dargestellt ist. Eine 1f_H-Schaltung würde keinen 1f_H zu 2f_H Konverter und kein RGB-Interface erfordern. Entsprechend würde nicht vorgesehen sein, ein externes Breitformatanzeige-RGB- Signal bei einer 2f_H-Abtastrate anzuzeigen. Der Breitbildprozessor und der Bild-im-Bild- Prozessor für eine 1f_H-Schaltung würden sehr ähnlich sein. Der Gate-Array könnte im wesentlichen identisch sein, obwohl nicht alle Eingänge und Ausgänge benutzt würden. Die hier beschriebenen verschiedenen Verfahren zur Auflösungsverbesserung können im allgemeinen ohne Rücksicht darauf angewendet werden, ob der Fernseher mit 1f_H- oder 2f_H- Abtastung arbeitet.

Fig. 4 ist ein Blockdiagramm, das weitere Details des in Fig. 3 gezeigten Breitbildprozessors 30 zeigt, der für ein 1f_H- und ein 2f_H-Chassis der gleiche wäre. Die Y_A, U_A und V_A-Signale sind ein Eingang für den Bild-im-Bild-Prozessor 320, der eine Auflösungsverarbeitungsschaltung (resolution processing circuit) 370 aufweisen kann. Der Breitbild-Fernseher gemäß den Merkmalen dieser Erfindung kann Videosignale expandieren und komprimieren. Die von den verschiedenen zusammengesetzten teilweise in Fig. 1 gezeigten Anzeigeformaten verkörperten Effekte werden vom Bild-im-Bild-Prozessor 320 erzeugt, der auflösungsverarbeitete Datensignale (resolution processed data signals) Y_RP, U_RP und V_RP von der Auflösungsverarbeitungsschaltung 370 empfangen kann. Auflösungsverarbeitung muß nicht zu jeder Zeit, jedoch während der ausgewählten Anzeigeformate verwendet werden. Der Bild-im-Bild-Prozessor 320 ist detaillierter in Fig. 5 gezeigt. Die Hauptkomponenten des Bild-im-Bild-Prozessors sind ein Analog-Digital- Konverter-Bereich 322, ein Eingangsbereich 324, ein schneller Schalter (fast switch FSW) und ein Busbereich 326, ein Zeitgeber- und Steuerbereich 328 und ein Digital-Analog-Konverter- Bereich 330. Der Zeitgeber- und Steuerbereich 328 ist ausführlicher in Fig. 11 gezeigt.

Der Bild-im-Bild-Prozessor 320 kann als verbesserte Variation eines von Thomson Consumer Electronics, Inc. entwickelten Basis-CPIP-Chips ausgeführt sein. Der Basis-CPIP-Chip ist besser in einer von Thomson Consumer Electronics, Inc., Indianapolis, Indiana, erhältlichen, mit "The CTC 140 Picture in Picture (CPIP) Technical Training Manual" betitelten Publikation beschrieben. Eine Anzahl von speziellen Merkmalen oder speziellen Effekten sind möglich, wobei das folgende anschaulich ist. Der grundlegende Spezialeffekt ist ein großes Bild, das ein kleines, einen Teil davon überlappendes Bild besitzt, wie in Fig. 1c gezeigt ist. Das große und das kleine Bild können vom selben Videosignal, von unterschiedlichen Videosignalen stammen und können ausgetauscht oder hin- und hergeschoben (swapped) werden. Im allgemeinen wird das Audiosignal umgeschaltet, um immer mit dem großen Bild zu entsprechen. Das kleine Bild kann an jede Position auf dem Bildschirm bewegt werden oder kann durch eine Reihe von festgelegten Positionen wandern. Eine Zoom-Funktion vergrößert und verkleinert die Größe des kleinen Bildes auf beispielsweise jede Anzahl von vorgewählten Größen. Manchmal sind das große und das kleine Bild in der Tat von gleicher Größe, wie beispielsweise das in Fig. 1d gezeigte Anzeigeformat.

In einem Einzelbild-Modus, beispielsweise dem in den Fig. 1b, 1e oder 1f gezeigten, kann ein Benutzer den Inhalt des Einzelbildes anzoomen, beispielsweise in Schritten von einem Verhältnis von 1,0 : 1 bis 5,0 : 1. Während des Zoom-Modus kann ein Benutzer den Bildinhalt absuchen oder nachschwenken und dem dargestellten Bild ermöglichen, über verschiedene Bereiche des Bildes zu wandern. In jedem Fall kann entweder das kleine Bild oder das große Bild oder das gezoomte Bild in Festrahmenformat (immer noch Bildformat) angezeigt werden. Diese Funktion ermöglicht ein Strobe-Format, bei dem die letzten neun Videovollbilder auf dem Bildschirm wiederholt werden können. Die Vollbild-Wiederholrate kann von 30 Bildern pro Sekunde bis Null pro Sekunde verändert werden.

Der im Breitbild-Fernseher nach einer weiteren erfindungsgemäßen Anordnung verwendete Bild-im-Bild-Prozessor unterscheidet sich von der gegenwärtigen Konfiguration des vorstehend beschriebenen Basis-CPIP-Chips selbst. Wenn der Basis-CPIP-Chip in einem Fernseher mit 16×9-Bildschirm und ohne eine Videobeschleunigungsschaltung verwendet würde, hätten die eingesetzten Bilder aufgrund der effektiv 4/3mal so großen, vom Abtasten des 16×9- Bildschirm herrührenden horizontalen Expansion eine Aspektverhältnisverzerrung. Gegenstände im Bild würden horizontal gedehnt. Wenn eine externe Beschleunigungsschaltung benutzt würde, gäbe es keine Aspektverhältnisverzerrung, aber das Bild würde nicht den ganzen Schirm ausfüllen.

Gewöhnliche, auf dem in herkömmlichen Fernsehgeräten verwendeten Basis-CPIP-Chip basierende Bild-im-Bild-Prozessoren werden in einer besonderen Weise betrieben, die gewisse unerwünschte Folgen haben. Das einlaufende Videosignal wird mit einem 640f_H-Takt abgetastet, der an das horizontale Synchronisierungssignal der Hauptvideoquelle gebunden ist. In anderen Worten, im mit dem CPIP-Chip verbundenen Video-RAM gespeicherte Daten werden nicht orthogonal im Verhältnis mit der einlaufenden Hilfsvideoquelle abgetastet. Dies ist eine fundamentale Beschränkung des Basis-CPIP-Verfahrens der Feldsynchronisation. Die nichtorthogonale Natur der Eingangsabtastrate führt zu Schräglauffehlern (skew errors) der abgetasteten Daten. Die Beschränkung ist Ergebnis des mit dem CPIP-Chip verwendeten Video-RAMs, das den gleichen Takt für das Schreiben und Lesen von Daten verwenden muß. Wenn Daten vom Video-RAM wie beispielsweise Video-RAM 350 angezeigt werden, werden die Schräglauffehler als Zufallsflackern (random jitter) entlang der vertikalen Ränder des Bildes geschaffen und im allgemeinen als sehr störend empfunden.

Der erfindungsgemäße Bild-im-Bild-Prozessor 320 ist im Gegensatz zum Basis-CPIP-Chip für asymmetrisches Komprimieren der Videodaten in einer Vielzahl von Anzeigearten angepaßt. In dieser Betriebsart werden die Bilder 4 : 1 in horizontaler Richtung und 3 : 1 in vertikaler Richtung komprimiert. Diese asymmetrische Art der Kompression erzeugt aspektverhältnisverzerrte Bilder zum Speichern im Video-RAM. Gegenstände in den Bildern werden horizontal getauscht. Wenn diese Bilder jedoch normal für die Anzeige eines 16×9- Anzeigeformat-Bildschirms ausgelesen werden, beispielsweise im Kanalsuche-Modus, erscheinen die Bilder korrekt. Das Bild füllt den Bildschirm, und es tritt keine Aspektverhältnisverzerrung auf. Der Modus der asymmetrischen Kompression gemäß dieses Aspekts der Erfindung ermöglicht es, die speziellen Anzeigeformate auf einem 16×9- Bildschirm ohne externe Beschleunigungsverschaltung zu erzeugen.

Fig. 11 ist ein Blockdiagramm des Zeitgeber- und Steuer-Bereichs 328 des Bild-im-Bild- Prozessors, beispielsweise eine modifizierte Version des vorstehend beschriebenen CPIP- Chips, der eine Dezimierungsschaltung (decimation circuit) 328C zum Implementieren der asymmetrischen Kompression als einer von vielen wählbaren Anzeigearten aufweist. Die verbleibenden Anzeigearten können Hilfsbilder verschiedener Größen bereitstellen. Jede der horizontalen und vertikalen Dezimierungsschaltungen enthält einen Zähler, der für einen Kompressionsfaktor von einer Tabelle von Werten unter der Kontrolle des WSP µP 340 programmiert ist. Der Bereich von Werten kann 1 : 1, 2 : 1, 3 : 1 usw. sein. Die Kompressionsfaktoren können symmetrisch oder asymmetrisch sein, je nachdem, wie die Tabelle aufgebaut ist. Die Steuerung der Kompressionsraten kann ebenfalls durch voll programmierbare, allgemein verwendbare Dezimierungsschaltungen unter Kontrolle des WSP µP 340 implementiert werden.

Bei Vollbildschirm-PIP-Betriebsarten nimmt der Bild-im-Bild-Prozessor in Verbindung mit einem frei laufenden Oszillator 348 den Y/C-Eingang von einem Decoder, beispielsweise ein adaptiver Zeilenkammfilter, decodiert das Signal in Y-, U- und V-Farbkomponenten und erzeugt horizontale und vertikale sync-Impulse. Diese Signale werden im Bild-im-Bild- Prozessor für die verschiedenen Vollbildschirm-Betriebsarten wie Zoom, Festrahmen und Kanalsuche verarbeitet. Während der Kanalsuche-Betriebsart beispielsweise haben das vom Videosignal-Eingangsbereich stammende horizontale und vertikale sync viele Diskontinuitäten, weil die abgetasteten Signale (verschiedene Kanäle) nicht-korrelierte sync-Impulse besitzen, und werden zu scheinbar zufälligen Zeiten umgeschaltet. Deshalb wird der Abtasttakt (und Lese/Schreib-Video-RAM-Takt) vom frei laufenden Oszillator bestimmt. Für Festrahmen- und Zoom-Betriebsarten wird der Abtasttakt an das einlaufende Video-horizontal-sync gekoppelt, das in diesen speziellen Fällen das gleiche ist wie die Anzeigetaktfrequenz.

Gemäß Fig. 4 können Y-, U-, V- und C_SYNC-Ausgänge (composite sync) vom Bild-im- Bild-Prozessor in analoger Form durch Codierschaltung 366 in Y/C-Komponenten zurückcodiert werden, die in Verbindung mit einem 3,58 MHz-Oszillator 380 arbeitet. Dieses Y/C_PIP_ENC-Signal kann mit einem nicht gezeigten Y/C-Schalter verbunden werden, der ermöglicht, daß die zurückcodierten Y/C-Komponenten die Y/C-Komponenten des Hauptsignals ersetzen. Von diesem Punkt an würden die PIP-codierten Y-, U-, V- und sync- Signale die Basis für die horizontale und vertikale Zeitgebung im Rest des Chassis sein. Diese Art des Betriebs ist angemessen zum Implementieren einer auf dem Betrieb des Interpolators und der FIFOs im Hauptsignalweg basierenden Zoom-Betriebsart für den PIP.

Der Bild-im-Bild-Prozessor 320 weist gemäß Fig. 5 einen Analog-Digital-Konverter-Bereich 322, einen Eingangsbereich 324, einen schnellen Schalter FSW und einen Bussteuerbereich 326, einen Zeitgeber- und Steuer-Bereich 328 und einen Digital-Analog-Konverter-Bereich 330 auf. Im allgemeinen digitalisiert der Bild-im-Bild-Prozessor 320 das Videosignal in Helligkeits-(Y) und Farbdifferenzsignale (U, V), tastet (subsampling) es weiter ab und speichert die Resultate in einem 1 Megabit-Video-RAM 350 ab, wie oben beschrieben ist. Das mit dem Bild-im-Bild-Prozessor 320 verbundene Video-RAM 350 hat eine Speicherkapazität von 1 Megabit, die nicht groß genug ist, um ein volles Feld von Videodaten mit 8-Bit- Abtastungen zu speichern. Erhöhte Speicherkapazität ist eher teuer und kann eine komplexere Verschaltungstechnik erfordern. Die kleinere Anzahl von Bits pro Abtastung im Hilfskanal stellt eine Reduktion in der Quantisierungsauflösung oder Bandbreite relativ zum Hauptsignal dar, das durchgehend mit 8-Bit-Abtastungen verarbeitet wird. Diese effektive Reduktion der Bandbreite ist gewöhnlich kein Problem, wenn das angezeigte Hilfsbild relativ klein ist, kann aber problematisch sein, wenn das angezeigte Hilfsbild größer ist, beispielsweise die gleiche Größe wie das angezeigte Hauptbild besitzt. Die Auflösungsverarbeitungsschaltung 370 kann wahlweise ein oder mehrere Verfahren zur Steigerung der Quantisierungsauflösung oder effektiven Bandbreite der Hilfsvideodaten implementieren. Eine Anzahl von Datenreduzierungs-Datenwiederherstellungsverfahren sind entwickelt worden, so beispielsweise paarweise Pixelkompression sowie Dithern und Dedithern. Ein Dedither- Schaltkreis würde in Flußrichtung nach dem Video-RAM 350 angeordnet werden, beispielsweise im Hilfssignalweg des Gate-Arrays, wie nachstehend ausführlicher beschrieben wird. Darüber hinaus werden verschiedene Dither- und Dedithersequenzen entwickelt, die verschiedene Anzahlen von Bits und verschiedene paarweise Pixelkompressionen bei einer unterschiedlichen Anzahl von Bits betreffen. Eines aus einer Anzahl von besonderen Datenreduktions- und wiederherstellungsverfahren kann vom WSP µP ausgewählt werden, um die Auflösung des angezeigten Videosignals für jede besondere Art von Anzeigeformat zu maximieren.

Die Helligkeits- und Farbdifferenzsignale werden in einer 8 : 1 : 1-sechs-Bit-(Y, U, V)-Form abgespeichert. In anderen Worten, jede Komponente wird in Sechs-Bit-Abtastungen quantisiert. Es gibt acht Helligkeitsabtastungen für jedes Paar von Farbdifferenzabtastungen. Der Bild-Im-Bild-Prozessor 320 wird in einer Art betrieben, in der einlaufende Videodaten mit einer 640f_H-Taktrate abgetastet werden, die stattdessen an das einlaufende Hilfsvideosynchronisierungssignal gebunden ist. In dieser Weise werden im Video-RAM gespeicherte Daten orthogonal abgetastet. Wenn die Daten aus dem Bild-im-Bild-Prozessor- Video-RAM 350 ausgelesen werden, werden sie unter Verwendung des gleichen an das einlaufende Hilfsvideosignal gebundenen 640f_H-Taktes gelesen. Selbst wenn diese Daten jedoch orthogonal abgetastet und gespeichert wurden und orthogonal ausgelesen werden können, können sie aufgrund der asynchronen Natur der Haupt- und Hilfsvideoquellen nicht direkt aus dem Video-RAM 350 orthogonal angezeigt werden. Die Haupt- und Hilfsvideoquellen könnten allenfalls in dem Fall synchron sein, wenn sie Signale von derselben Videoquelle anzeigen.

Weitere Verarbeitung ist erforderlich, um den Hilfskanal, das heißt den Ausgang von Daten vom Video-RAM 350, mit dem Hauptkanal zu synchronisieren. Wieder gemäß Fig. 4 werden zwei Vier-Bit-Latch-Schaltungen 352A und 352B verwendet, um die 8-Bit-Datenblöcke vom Video-RAM-4-Bit-Ausgangsport zu rekombinieren. Die Vier-Bit-Latch-Schaltungen reduzieren ebenfalls die Datentaktrate von 1280f_H auf 640f_H.

Im allgemeinen ist das Bildanzeige- und Ablenkungssystem mit dem Hauptvideosignal synchronisiert. Das Hauptvideosignal muß beschleunigt werden, wie obenstehend erklärt ist, um die Breitbild-Anzeige zu füllen. Das Hilfsvideosignal muß mit dem ersten Videosignal und der Videoanzeige vertikal synchronisiert sein. Das Hilfsvideosignal kann um einen Bruchteil einer Feldperiode in einem Feldspeicher verzögert und dann in einem Zeilenspeicher expandiert werden. Die Synchronisierung der Hilfssignaldaten mit Hauptvideodaten wird durch Verwendung des Video-RAMs 350 als Feldspeicher und einem First-in-First-out- Zeilenspeicher (FIFO line memory device) 354 zum Expandieren der Daten ausgeführt. Die Größe des FIFOs 354 beträgt 2048×8. Die Größe des FIFOs ist auf die kleinste Zeilenspeicherkapazität bezogen, die vernünftigerweise nötig ist, um Lese-/Schreib- Zeigerkollisionen (read/write pointer collisions) zu vermeiden. Lese-/Schreib- Zeigerkollisionen treten auf, wenn alte Daten aus dem FIFO ausgelesen werden, bevor neue Daten eine Gelegenheit haben, in den FIFO geschrieben zu werden. Lese-/Schreib- Zeigerkollisionen treten ebenfalls auf, wenn neue Daten den Speicher überschreiben, bevor die alten Daten eine Gelegenheit haben, aus dem FIFO ausgelesen zu werden.

Die 8-Bit-DATA_PIP-Datenblöcke vom Video-RAM 350 werden in der 2048×8 FIFO 354 mit demselben Bild-im-Bild-Prozessor-640f_H-Takt, der zum Abtasten der Videodaten verwendet wurde, das heißt, der 640f_H-Takt, der an das Hilfssignal anstatt an das Hauptsignal gekoppelt ist. Der FIFO 354 wird unter Verwendung des Anzeigetakts von 1024f_H, der an die horizontale Synchronisierungskomponente des Hauptvideokanals gebunden ist, ausgelesen. Die Verwendung eines Vielfach-Zeilenspeichers (FIFO), der unabhängige Lese- und Schreibporttakte besitzt, ermöglicht es, zuerst mit einer ersten Rate orthogonal abgetastete Daten mit einer zweiten Rate orthogonal anzuzeigen. Die asynchrone Natur der Lese- und Schreibtakte erfordert jedoch, daß Schritte unternommen werden, um Lese- /Schreibzeigerkollisionen zu vermeiden.

Der Hauptsignalweg 304, der Hilfssignalweg 306 und der Ausgangssignalweg 312 des Gate- Arrays 300 sind in Blockdiagrammform in Fig. 6 gezeigt. Das Gate-Array weist auch eine Takt-/Synchronisierungsschaltung (clocks/sync circuit) 320 und einen WSP µP Decoder 310 auf. Daten- und Adressenausgangsleitungen des WSP µP Decoders 310, die als WSP DATA bezeichnet sind, werden jedem der vorstehend beschriebenen Hauptschaltkreise und -wege ebenso wie dem Bild-im-Bild-Prozessor 320 und der Auflösungsverarbeitungsschaltung 370 zugeführt. Es wird klar werden, daß es hauptsächlich eine Frage der Einfachheit der Beschreibung der erfindungsgemäßen Einrichtungen ist, ob bestimmte Schaltkreise als zum Gate-Array gehörig definiert werden oder nicht.

Das Gate-Array ist verantwortlich für das Expandieren, Komprimieren und Kappen von Videodaten des Hauptvideokanals und nötigenfalls für das Implementieren verschiedener Bildanzeigeformate. Die Helligkeitskomponente Y_MN wird in einem ersten First-in-first-out- Zeilenspeicher (FIFO) 356 für eine Zeitspanne gespeichert, die von der Natur der Interpolation der Helligkeitskomponente abhängt. Die kombinierten Chrominanzkomponenten U/V_MN werden in FIFO 358 gespeichert. Hilfssignalhelligkeits- und -chrominanzkomponenten Y_PIP, U_PIP und V_PIP werden von Demultiplexer 355 entwickelt. Die Helligkeitskomponente durchläuft eine Auflösungsverarbeitung, wie gewünscht, in Schaltkreis 357, wird durch den Interpolator 359 wie notwendig expandiert und erzeugt als Ausgang das Signal Y_AUX.

In einigen Fällen wird die Hilfsanzeige so groß wie die Hauptanzeige sein, wie beispielsweise in Fig. 1d gezeigt ist. Die mit dem Bild-im-Bild-Prozessor und dem Video-RAM 350 verknüpften Speicherbeschränkungen können eine nicht ausreichende Anzahl von Datenpunkten oder Pixels zum Füllen einer derartigen großen Anzeigefläche bereitstellen. Unter diesen Umständen kann die Auflösungsverarbeitungsschaltung 357 dazu verwendet werden, um dem Hilfsvideosignal Pixels wiederherzustellen und um jene während der Datenkompression oder -reduktion verlorenen zu ersetzen. Die Auflösungsverarbeitung kann der vom in Fig. 4 gezeigten Schaltkreis 370 ausgeführten Auflösungsverarbeitung entsprechen. Schaltkreis 370 kann beispielsweise ein Ditherkreis und Schaltkreis 357 ein Deditherkreis sein.

Die Hilfsvideoeingangsdaten werden mit einer 640f_H-Rate abgetastet und im Video-RAM 350 gespeichert. Die vom Video-RAM 350 ausgelesenen Hilfsdaten sind mit VRAM_OUT bezeichnet. Der PIP-Kreis 301 hat ebenfalls die Fähigkeit zur horizontalen und vertikalen Reduzierung des Hilfsbildes um gleiche ganzzahlige Faktoren sowie die Fähigkeit zur Reduzierung in asymmetrischer Weise. Gemäß Fig. 10 werden die Hilfskanaldaten gepuffert und von den 4-Bit-Latch-Schaltungen 352A und 352B, dem Hilfs-FIFO 354, dem Zeitgeberkreis 369 und der Synchronisierungsschaltung 368 mit dem Hauptkanaldigitalbild synchronisiert. Die VRAM_OUT-Daten werden vom Demultiplexer 355 in Y (Helligkeit), U, V (Farbkomponenten) und FSW_DAT (fast switch data) sortiert. FSW_DAT zeigt an, welcher Feldtyp in das Video-RAM geschrieben wurde. Das PIP_FSW-Signal wird direkt vom PIP- Kreis empfangen und auf den Ausgangssteuerkreis 321 gegeben, um zu bestimmen, welches vom Video-RAM ausgelesene Feld während der Kleinbild-Betriebsarten anzuzeigen ist.

Der Hilfskanal wird mit einer 640f_H-Rate abgetastet, während der Hauptkanal mit einer 1024f_H-Rate abgetastet wird. Der Hilfskanal-FIFO 354 konvertiert die Daten von der Hilfskanalabtastrate in die Hauptkanaltaktrate. Bei diesem Verfahren erfährt das Videosignal eine Kompression um 8/5 (1024/640). Dies ist mehr als die 4/3-Kompression, die für eine korrekte Anzeige des Hilfskanalsignals nötig ist. Deshalb muß der Hilfskanal vom Interpolator 359 expandiert werden, um ein kleines 4×3-Bild korrekt anzuzeigen. Der Interpolator 359 wird vom Interpolatorsteuerkreis 371 gesteuert, der wiederum auf den WSP µP 340 anspricht. Der erforderliche Betrag an Interpolatorexpansion beträgt 5/6. Der Expansionsfaktor X wird wie folgt bestimmt:

X = (640/1024) _* (4/3) = 5/6.

Die Chrominanz-Komponenten U_PIP und V_PIP werden vom Schaltkreis 367 um eine Zeitspanne verzögert, die von der Natur der Interpolation der Helligkeitskomponente abhängt, der Signale U_AUX und V_AUX als Ausgänge erzeugt. Die entsprechenden Y-, U- und V- Komponenten der Haupt- und Hilfssignale werden in den jeweiligen Multiplexern 315, 317 und 319 im Ausgangssignalweg 312 kombiniert, indem die Lesefreigabesignale (read enable signals) der FIFOs 354, 356 und 358 gesteuert werden. Die Multiplexer 315, 317 und 319 sprechen auf den Ausgangsmultiplexersteuerkreis 321 an. Der Ausgangsmultiplexersteuerkreis 321 spricht auf das Taktsignal CLK, den Start des Zeilensignals SOL, das H_COUNT-Signal, das vertikale Dunkeltastresetsignal und den Ausgang des schnellen Schalters vom Bild-im-Bild- Prozessor und WSP µP 340 an. Die gemultiplexten Helligkeits- und Chrominanzkomponenten Y_MX, U_MX und V_MX werden jeweils den entsprechenden Digital-Analog-Konvertern 360, 362 und 364 zugeleitet. Den Digital-Analog-Konvertern folgen entsprechende Tiefpaßfilter 361, 363 und 365, wie in Fig. 4 gezeigt. Die verschiedenen Funktionen des Bild-im-Bild-Prozessors, des Gate-Arrays und der Datenreduktionsschaltung werden vom WSP µP 340 gesteuert. Der WSP µP 340 spricht auf den TV µP 216 an, der über einen seriellen Bus damit verbunden ist. Der serielle Bus kann ein Vier-Leitungs-Bus sein, wie gezeigt, mit Leitungen für Daten, Taktsignale, Freigabesignale und Resetsignale. Der WSP µP 340 kommuniziert mit den verschiedenen Schaltkreisen des Gate-Arrays durch einen WSP µP Decoder 310.

In einem Fall ist es notwendig, das 4×3-NTSC-Videosignal um einen Faktor von 4/3 zu komprimieren, um Aspektverhältnisverzerrung des angezeigten Bilds zu verhindern. Anderenfalls kann das Videosignal expandiert werden, um horizontale Zoomvorgänge auszuführen, die gewöhnlich von vertikalem Zoomen begleitet wird. Horizontale Zoomvorgänge bis zu 33% können durch Reduzierung der Kompressionen auf weniger als 4/3 erreicht werden. Ein Abtastinterpolator wird verwendet, um das einlaufende Videosignal für neue Pixelpositionen neu zu berechnen, weil die Helligkeitsbandbreite, die für S-VHS-Format bis zu 5,5 MHz beträgt, einen großen Prozentsatz der Nyquist-Umklappfrequenz (Nyquist fold over frequency) belegt, die für einen 1024f_H-Takt 8 MHz beträgt.

Wie in Fig. 6 gezeigt, werden die Helligkeitsdaten Y_MN durch einen Interpolator 337 im Hauptsignalweg 304 geleitet, der auf der Kompression oder Expansion des Videosignals basierende Abtastwerte erneut berechnet. Die Funktion der Schalter oder Wegwähler 323 und 311 ist, die Topologie des Hauptsignalwegs 304 im Verhältnis zu den relativen Positionen des FIFOs 356 und des Interpolators 337 umzukehren. Diese Schalter wählen insbesondere, ob der Interpolator 337 vor dem FIFO 356 liegt, wie für die Kompression erforderlich, oder ob der FIFO 356 vor dem Interpolator 337 liegt, wie für die Expansion erforderlich. Die Schalter 323 und 331 sprechen auf einen Wegsteuerkreis 335 an, der wiederum auf den WSP µP 340 anspricht. Man wird sich daran erinnern, daß das Hilfsvideosignal während der Kleinbild- Betriebsarten für das Speichern im Video-RAM 350 komprimiert wird und nur Expansion für praktische Zwecke notwendig ist. Entsprechend ist kein vergleichbares Schalten im Hilfssignalweg nötig.

Der Hauptsignalweg wird ausführlich in Fig. 9 gezeigt. Der Schalter 323 wird durch zwei Multiplexer 325 und 327 implementiert. Der Schalter 331 wird durch Multiplexer 333 implementiert. Die drei Multiplexer sprechen auf den Wegsteuerkreis 335 an, der wiederum auf den WSP µP 340 anspricht. Ein horizontaler Zeitgeber-/Synchronisierungskreis 339 erzeugt Zeitgebersignale, die das Schreiben und Lesen der FIFOs sowie der Latch-Schaltungen 347 und 351 und des Multiplexers 353 steuert. Das Taktsignal CLK und das Zeilenstartsignal SOL werden durch den Takt-/Sync-Kreis 320 erzeugt. Eine Analog-Digital-Konverter-Einheit 369 spricht auf Y_MN, den WSP µP 340 und das höchstwertige Bit (most significant bit) von UV_MN an.

Ein Interpolatorsteuerkreis 349 erzeugt Zwischenpixel-Positionswerte (K), Interpolatorkompensationsfilter-Gewichtung (C) und Takttastinformation (clock gating information) CGY für die Helligkeits- und CGUV für die Farbkomponenten. Es ist die Takttastinformation, die die FIFO-Daten pausieren läßt bzw. dezimiert (pause bzw. decimate) oder wiederholt, um Abtastungen nicht zu erlauben, bei einigen Takten zum Ausführen von Kompression geschrieben zu werden oder einigen Abtastungen zum Ausführen von Expansion mehrfach gelesen zu werden.

Solch eine Kompression wird in Fig. 15 erläutert. Die LUMA_RAMP_IN Zeile repräsentiert Luminanzrampen-Videodaten, die in das FIFO geschrieben werden. Das WR_EN_MN_Y- Signal ist aktiv "HI", was bedeutet, daß, wenn dieses Signal "HI" ist, die Daten in den FIFO geschrieben werden. Jeder vierte Abtastwert wird gesperrt, also daran gehindert, in den FIFO geschrieben zu werden. Das zackige (unruhige) Zeilensignal LUMA_RAMP_OUT repräsentiert Luminanz-Rampendaten, wie sie aus dem FIFO gelesen würden, wenn die Daten nicht zuerst interpoliert würden. Betont wird, daß die mittlere Steigung der Rampe, die aus dem Luminanz-FIFO gelesen wird, 33% steiler ist, als die Eingangsrampe. Es wird auch darauf hingewiesen, daß 33% weniger aktive Lesezeit erforderlich ist, um die Rampe zu lesen, als es erforderlich war, die Daten zu schreiben. Dies stellt die 4/3-Kompression her. Es ist die Funktion des Interpolators 337, die Helligkeitsabtastungen erneut zu berechnen, die gerade in den FIFO geschrieben werden, so daß die aus dem FIFO ausgelesenen Daten eher glatt als gezackt (unruhig) sind.

Expansionen können in der exakt gegenteiligen Weise wie Kompressionen ausgeführt werden. Im Fall von Kompressionen besitzt das Schreibfreigabesignal (write enable signal) Takttastinformation in Form von damit verknüpften Blockierimpulsen. Zum Expandieren von Daten wird die Takttastinformation auf das Lesefreigabesignal (read enable signal) angewandt.

Dies läßt die Daten pausieren, wenn sie gerade vom FIFO 356 gelesen werden, wie Fig. 16 zeigt. Die LUMA_RAMP_IN-Zeile repräsentiert die Daten, bevor sie in den FIFO 356 geschrieben wurden, und die gezackte (unruhige) Zeile LUMA_RAMP_OUT repräsentiert die Daten, wie sie aus dem FIFO 356 gelesen werden. In diesem Fall ist es die Funktion des Interpolators, der dem FIFO 356 folgt, die abgetasteten Daten von gezahnt auf glatt - nach der Expansion - neu zu berechnen. Im Expansionsfall müssen die Daten pausieren, während sie gerade vom FIFO 356 gelesen werden und während sie gerade durch den Interpolator 337 getaktet werden. Dies ist verschieden vom Kompressionsfall, bei dem die Daten kontinuierlich durch den Interpolator 337 getaktet werden. Für beide Fälle, - Kompression und Expansion - können die Taktgatevorgänge einfach synchron ausgeführt werden, das heißt Ereignisse können auf den Anstiegsflanken des Systemtakts 1024f_H basierend auftreten.

Es gibt eine Reihe von Vorteilen in dieser Topologie für die Helligkeitsinterpolation. Die Takttastvorgänge, nämlich Datendezimierung und Datenwiederholung, können in synchroner Weise ausgeführt werden. Wenn nicht eine schaltbare Videodaten-Topologie verwendet würde, um die Positionen des Interpolators und des FIFOs zu vertauschen, müßten die Lese- oder Schreibtakte doppelt getaktet sein, um die Daten pausieren zu lassen oder zu wiederholen. Der Ausdruck doppelt getaktet bedeutet, daß zwei Datenpunkte in einem einzigen Taktzyklus in den FIFO geschrieben oder aus dem FIFO gelesen werden müssen. Die resultierende Verschaltung kann nicht so gemacht werden, daß sie synchron mit dem Systemtakt arbeitet, da die Schreib- oder Lesetaktfrequenz zwei Mal so hoch sein muß wie die Systemtaktfrequenz. Darüber hinaus erfordert die schaltbare Topologie nur einen Interpolator und ein FIFO, um sowohl Kompressionen als auch Expansionen auszuführen. Wenn die hier beschriebene Videosignalschaltanordnung nicht verwendet würde, könnte die Situation der doppelten Taktung nur durch Verwendung zweier FIFOs vermieden werden, um das Funktionieren von sowohl Kompression als auch Expansion zu erreichen. Ein FIFO für Expansionen müßte vor dem Interpolator und ein FIFO für Kompressionen müßte nach dem Interpolator angeordnet werden (ihm nachgeschaltet werden).

Es ist schwer sicherzustellen, daß exakt die gleiche Anzahl von Abtastwerten in jedes FIFO geschrieben werden, wie auch aus jedem FIFO gelesen werden. Die Taktgate-Schreibpulse für Y und UV (CGY_WR und CGUV_WR) werden gleichzeitig aktiv, jedoch ist keines davon zu derselben Zeit aktiv, zu der die Taktgate-Lesepulse (clock gate read pulses) für Y (CGY_RD) aktiv sind. Mit anderen Worten ausgedrückt, kann eine unterschiedliche Anzahl von Taktzyklen für den Lese- und Schreibpointer erforderlich sein, um dieselbe Anzahl von Plätzen oder Positionen vorzurücken, dieses aufgrund der Tatsache, daß Expansion und Kompression von Videodaten stattfindet. Eine Schaltung zur Sicherstellung, daß dieselbe Anzahl von Abtastwerten geschrieben werden, wie auch ausgelesen werden, ist im Blockschaltbild der Fig. 17 dargestellt.

Fig. 17 erläutert eines von drei identischen Schaltkreisen, die zur Erzeugung der Schreib- und Lese-Freigabesignale für die FIFOs der Y- und UV-Komponenten verwendet werden, sie werden bezeichnet als: WR_EN_FIFO_Y (für den Fall 1), WR_EN_FIFO_UV (für den zweiten Fall), RD_EN_FIFO_Y und RD_EN_FIFO_UV. Im Fall der Expansion erweisen sich die beiden letztgenannten Signale als identisch und können mit der Bezeichnung RD_EN_FIFO_Y_UV (für den Fall 3) bezeichnet werden. Die Schaltung 1100 wird für den Fall 1 erläutert. Die Schaltung 1100 vergleicht WR_BEG_MN mit den oberen acht Bits von H_COUNT im Komparator 1102. Der Wert H_COUNT ist ein zehn Bit-Zählerwert, der verwendet wird, die Pixel-Position innerhalb der Zeilenperiode zu bestimmen. Der Zähler wird von einem SOL-Signal (start off line) gelöscht. Das SOL-Signal ist einen Taktpuls breit und wird verwendet zum Initialisieren des Horizontal-Zählers H_COUNT auf einen Wert von Null zum Beginn jeder Zeile. Der SOL-Puls wird normalerweise mit der Vorderflanke der Horizontal-Synchronkomponente zugeordnet sein (zu ihr ausgerichtet werden).

Der Ausgang des Komparators 1102 wird von der Schaltung 1118 verzögert und mit einer invertierten - jedoch im übrigen unverzögerten - Version seiner selbst im NAND-Gatter 1104 verglichen. Das Ausgangssignal des NAND-Gatters 1104 - ein ein Taktpuls breites aktives "LO"-Signal - ist der Lade-Eingang LDn des 10 Bit Längen-Zählers 1106 (length counter). Der LDn-Eingang wird verwendet, um den Längen-Zähler 1106 als zehn Bit FIFO zu laden, und zwar mit der ansteigenden Flanke des Systemtaktes. Die Bits des LENGTH-Signals werden von dem Inverterchip 1110 invertiert. Der Wert LENGTH wird eingesetzt, um die oberen acht Bit des 10 Bit-Zählers zu laden, um die Anzahl der Daten-Abtastwerte zu bestimmen, die tatsächlich in den FIFO geschrieben worden sind. Das Ausgangssignal des Inverterchips 1110 wird den obersten Bits des Lade-Eingangs "LDIN" (LOAD) des Zählers 1106 zugeführt. Die geringstwertigsten zwei Bits werden auf logisch "HI" gelegt. Der effektiv geladene Wert ist _LENGTH-1. Um den Gesichtspunkt des -1 des _LENGTH-1 zu berücksichtigen, wird der Zähler 1106 bei dem "ripple carry"-Signal (dem höchstwertigen Bit) RCO angehalten, das ein Taktzyklus vor dem Nullwerten des Längen-Zählers 1106 auftritt. Die Taktgateinformation (clock gating information) wird NOR-verknüpft mit dem "ripple carry"-Signal RCO, und zwar im Gatter 1112. Dasselbe Freigabesignal wird von dem Gatter 1116 invertiert und verwendet als Freigabesignal für das FIFO. Der FIFO-Speicher und der Zähler sind deshalb exakt der gleichen Weise freigegeben, womit sichergestellt wird, daß dieselbe Anzahl von Abtastwerten geschrieben wird. Im Fall 2 wird das Signal WR_BEG_MN auch verglichen mit H_COUNT. Dagegen wird das CGUV_WR-Signal verwendet, um als Ausgangssignal WR_EN_FIFO_UV zu erzeugen. Im Fall 3 wird RD_BEG_MN verglichen mit H_COUNT und das CGY_RD-Signal verwendet, um als Ausgangssignal RD_EN_FIFO_Y_UV zu erzeugen.

Die Interpolation des Hilfssignals findet im Hilfssignalweg 306 statt. Der PIP-Kreis 301 manipuliert einen 6-Bit-Y, U, V, 8 : 1 : 1-Feldspeicher (Halbbildspeicher) - Video-RAM 350 - um einlaufende Videodaten zu speichern. Das Video-RAM 350 hält zwei Halbbilder von Videodaten in einer Vielzahl von Speicherplätzen. Jeder Speicherplatz hält acht Bits an Daten. In jedem 8-Bit-Platz gibt es ein 6-Bit-Y-Abtastwert (Helligkeit, bei 640f_H abgetastet) und 2 weitere Bits. Diese zwei weiteren Bits enthalten entweder Schnellschalterdaten (fast switch data, FSW_DAT) oder einen Teil einer U- oder V-Abtastung (bei 80f_H abgetastet). Die FSW_DAT-Werte zeigen an, welche Art von Halbbild ins Video-RAM geschrieben wurde. Da es zwei im Video-RAM 350 gespeicherte Halbbild-Daten gibt und das ganze Video-RAM 350 während der Anzeigeperiode gelesen wird, werden beide Halbbilder während der Anzeigeabtastung gelesen. Der PIP-Kreis 301 wird bestimmen, welches Halbbild aus dem Speicher ausgelesen wird, um durch die Verwendung der Schnellschalterdaten angezeigt zu werden. Der PIP-Kreis liegt immer den entgegengesetzten Halbbildtyp zu dem gerade geschriebenen, um das Problem eines Bewegungsabbruchs (motion tear) zu überwinden. Wenn der gerade gelesene Halbbildtyp der entgegengesetzte Typ zum gerade in Anzeige befindlichen ist, dann wird das im Video-RAM gespeicherte gerade Halbbild durch Löschen der Kopfzeile des Halbbildes invertiert, wenn das Halbbild aus dem Speicher ausgelesen wird. Das Ergebnis ist, daß das kleine Bild eine korrekte Verzahnung ohne Bewegungsbruch aufrechterhält.

Der Takt-/Sync-Kreis 320 erzeugt Lese-, Schreib- und Freigabesignale, die für den Betrieb der FIFOs 354, 356 und 358 benötigt werden. Die FIFOs für die Haupt- und Hilfskanäle werden zum Schreiben von Daten in den Speicher für diejenigen Bereiche jeder Bildzeile freigegeben, die für die nachfolgende Anzeige benötigt wird. Daten werden je nach Notwendigkeit von einem der Haupt- oder Hilfskanäle, jedoch nicht von beiden geschrieben, um Daten von jeder Quelle auf der gleichen Bildzeile oder -zeilen der Anzeige zu kombinieren. Der FIFO 354 des Hilfskanals wird synchron mit dem Hilfsvideosignal geschrieben, wird jedoch vom Speicher synchron mit dem Hauptvideosignal ausgelesen. Die Hauptvideosignalkomponenten werden in die FIFOs 356 und 358 synchron mit dem Hauptvideosignal gelesen und werden vom Speicher synchron mit dem Hauptvideosignal ausgelesen. Wie oft die Lesefunktion zwischen den Haupt- und Hilfskanälen hin- und hergeschaltet wird, ist eine Funktion des speziellen gewählten Effekts.

Die Erzeugung von verschiedenen speziellen Effekten wie beispielsweise gekappte Bilder nebeneinander (side-by-side pictures) wird durch Manipulation der Lese- und Schreibfreigabesteuersignale für die Zeilenspeicher-FIFOs ausgeführt. Das Verfahren für dieses Anzeigeformat ist in den Fig. 7 und 8 gezeigt. Im Fall gekappter nebeneinander angezeigter Bilder ist das Schreibfreigabesteuersignal (WR_EN_AX) für den 2048×8-FIFO 354 des Hilfskanals für (1/2) _* (5/12)=5/12 oder ungefähr 41% der aktiven Anzeigezeilenperiode (nach dem Beschleunigen oder post speed up) oder 67% der aktiven Hilfskanalzeilenperiode (vor dem Beschleunigen oder pre speed up), aktiv, wie in Fig. 7 gezeigt ist. Dies entspricht ungefähr 33% Kappung (ungefähr 67% aktives Bild) und der Interpolatorexpansion des Signals um 5/6. Im Hauptvideokanal, der im oberen Teil von Fig. 8 gezeigt ist, ist das Schreibfreigabesteuersignal (WR_EN_MN_Y) für die 910×8-FIFOs 356 und 358 für (1/2) _* (4/3)=0,67 oder 67% der aktiven Anzeigenzeilenperiode aktiv. Dies entspricht ungefähr 33% Kappung und einem Kompressionsverhältnis von 4/3, das auf das Hauptkanalvideosignal durch die 910×8-FIFOs ausgeübt wird.

In jedem der FIFOs werden die Videodaten gepuffert, um an einem bestimmten Punkt rechtzeitig ausgelesen zu werden. Der aktive Zeitbereich, in der die Daten aus jedem FIFO ausgelesen werden können, wird durch das gewählte Anzeigeformat bestimmt. Im Beispiel der gezeigten Betriebsart der nebeneinander angezeigten Bilder wird das Hauptkanalbild auf der linken Hälfte der Anzeige und das Hilfskanalbild auf der rechten Hälfte der Anzeige angezeigt. Die beliebigen Bildbereiche der Wellenformen sind für die gezeigten Haupt- und Hilfskanäle verschieden. Das Schreibfreigabesteuersignal (RD_EN_MN) des Hauptkanal-910×8-FIFOs ist für 50% der aktiven Anzeigezeilenperiode der Anzeige aktiv, die mit dem Beginn des aktiven Bilds beginnt und unmittelbar auf die Bildschwarzschulter (video back porch) folgt. Das Hilfskanallesefreigabesignal (RD_EN_AX) ist für die restlichen 50% der aktiven Anzeigezeilenperiode aktiv, die mit der Abfallkante des RD_EN_MN-Signals beginnt und mit dem Beginn der Hauptkanal-Bildschwarzschulter endet. Es kann bemerkt werden, daß die Schreibfreigabesteuersignale mit ihren entsprechenden FIFO-Eingangsdaten (Haupt- oder Hilfs-) synchron sind, während die Lesefreigabesteuersignale mit dem Hauptkanalbild synchron sind.

Das in Fig. 1(d) gezeigte Anzeigeformat ist besonders wünschenswert, da es ermöglicht, zwei nahezu volle Feldbilder nebeneinander anzuzeigen. Die Anzeige ist besonders effektiv für eine Breitformatverhältnisanzeige, beispielsweise 16×9. Die meisten NTSC-Signale sind in einem 4×3-Format dargestellt, was natürlich 12×9 entspricht. Zwei 4×3- Formatanzeigenverhältnis-NTSC-Bilder können auf derselben 16×9-Formatverhältnisanzeige abgebildet werden, entweder durch Kappen der Bilder um 33% oder Stauchen der Bilder um 33% und Einführen von Aspektverhältnisverzerrung. Abhängig von der Benutzerpräferenz kann das Verhältnis von Bildkappung zu Aspektverhältnisverzerrung im ganzen Bereich zwischen den Grenzen von 0% und 33% gesetzt werden. Beispielsweise können zwei nebeneinanderliegende Bilder als 16,7% gestaucht und 16,7% gekappt dargestellt werden.

Die horizontale Anzeigezeit für eine 16×9-Formatanzeigeformatverhältnis-Anzeige ist die gleiche wie für eine 4×3-Formatanzeigeverhältnis-Anzeige, weil beide 62,5 Mikrosekunden nominelle Zeilenlänge besitzen. Entsprechend muß ein NTSC-Videosignal um einen Faktor 4/3 beschleunigt werden, um ein korrektes Aspektverhältnis ohne Verzerrung zu erhalten. Der 4/3-Faktor wird als Verhältnis der zwei Anzeigeformate berechnet:
4/3 = (16/9)/(4/3).

Variable Interpolatoren werden in Übereinstimmung mit Aspekten dieser Erfindung verwendet, um die Videosignale zu beschleunigen. In der Vergangenheit sind FIFOs mit verschiedenen Taktraten an den Eingängen und Ausgängen verwendet worden, um eine ähnliche Funktion auszuführen. Durch Vergleich ist zu sehen, daß, wenn zwei NTSC-4×3- Anzeigenformatverhältnissignale auf einer einzigen 4×3-Formatanzeige angezeigt werden, jedes Bild um 50% verzerrt oder gekappt werden muß oder eine Kombination daraus. Eine mit der für eine Breitbildanwendung vergleichbare Beschleunigung ist unnötig.

Claims

1. Videosignal-Bearbeitungs- oder -Verarbeitungsschaltung

- mit einem Zeilenspeicher für das Videosignal;
- mit Mitteln zum Steuern des Schreibens und Lesens von Video-Abtastwerten in den und aus dem Zeilenspeicher, wobei eine unterschiedliche Anzahl von Daten-Abtastwerten pro Zeile während einer Expansion und Kompression des Videosignals gespeichert werden;
- mit Mitteln zum Vergleichen eines ersten Wertes - der eine Position bzw. einen Ort (location) in der Horizontal-Zeilenperiode anzeigt, wo das Lesen oder das Schreiben des Zeilenspeichers beginnen soll - mit einem zweiten Wert, der den Pixelort bzw. die Pixelposition (pixel location) innerhalb jeder Zeilenperiode anzeigt;
- mit Mitteln zum Speichern des Wertes der Anzahl von Daten-Abtastwerten, die in dem Zeilenspeicher gespeichert werden;
- mit Mitteln zum Zählen der Anzahl von Daten-Abtastwerten, die tatsächlich in den Zeilenspeicher geschrieben oder aus dem Zeilenspeicher gelesen worden sind, wobei die Zählmittel einen Ausgang der Vergleichermittel als ersten Eingang haben und die Anzahl der Daten-Abtastwerte, die in dem Zeilenspeicher gespeichert wurden, als zweiten Eingang aufweisen.

2. Schaltung nach Anspruch 1, bei der Mittel zum Glätten von - in dem Zeilenspeicher komprimierten oder expandierten - Daten vorgesehen sind.

3. Schaltung nach Anspruch 1 oder 2, bei der der Zeilenspeicher eine FIFO-Einrichtung ist, die unabhängig freigebbare Schreib- und Leseports (Zugänge) aufweist.