PL167644B1

PL167644B1 - Urzadzenie wyswietlajace sygnaly wizyjne PL PL PL PL

Info

Publication number: PL167644B1
Application number: PL91296954A
Authority: PL
Inventors: Robert D Altmanshofer; Enrique Rodriquez-Cavazos; Donald H Willis; Nathaniel H Ersoz; Barth A Canfield
Original assignee: Thomson Consumer Electronics
Priority date: 1990-06-01
Filing date: 1991-05-29
Publication date: 1995-10-31
Also published as: PT97810B; SG91239A1; WO1991019379A1; JPH06502748A; DE69132822D1; GB9223471D0; CN1057372A; EP0540548A1; DE69132822T2; DE69126665T2; CN1034545C; DE69129806T2; GB9012326D0; DE69127194T2; WO1991019386A1; CA2082260C; AU7996791A; KR100195590B1; EP0532682A1; TW223215B

Abstract

1 . U r z a d z e n i e w y s w i e t l a j a c e s y g n a l y w i z y j n e z b u d o w a n e z o b w o d ó w w e js c i o w y c h s y g n a l ó w w i z y jn y c h d o la c z o n y c h , p o p r z e z u k la d y p r z e tw a r z a n ia s y g n a ló w w iz y jn y c h , d o u k la d u o d w z o r o w a n ia p o la c z o n e g o z m o n ito r e m e k r a n o w y m o p ie rw s z e j p r o p o r c ji fo r m a tu z o b r a z o w a n ia , z n a m ie n n e ty m , ze z a w ie r a p ro c e s o r (3 0 4 , 3 0 6 ) s y g n a lu w iz y jn e g o d o tw o rz e n ia p ie rw s z e g o i d r u - g ie g o z g o d n y c h s y g n a ló w w iz y jn y c h , k tó re g o w e js c ia sa d o la c z o n e d o p ie rw s z e g o i d ru g ie g o z r ó d la (T u n e r # 1 , T u n e r # 2 ) s y g n a ló w w iz y jn y c h , z k tó r y c h k a z d e p o s ia d a je d n a z ró z n y c h p r o p o r c ji fo r m a tu z o b r a z o w a n ia w e js - c io w e g o s y g n a lu w iz y jn e g o , p rz e la c z n ik ( S W 1 /S W 2 ) d o la c z o n y d o z r ó d e l (T u n e r # 1 , T u n e r # 2 ) s y g n a ló w w iz y jn y c h , s e le k to r ( 3 1 2 ) w y js c io w e g o s y g n a lu w iz y j- n e g o , k tó r e g o w e js c ia sa d o la c z o n e d o p ro c e s o ra (3 0 4 , 3 0 6 ) s y g n a lu w iz y jn e g o , a w y jscie je s t d o la c z o n e d o u k la d u o d w z o r o w a n ia ( 5 0 , 1 1 3 ) je d n e g o z p ie rw s ze g o lu b d ru g ie g o s y g n a ló w w iz y jn y c h a lb o z g o d n e j k o m b in a c ji p ie rw s ze g o i d ru g ie g o s y g n a ló w w iz y jn y c h , i m ik r o p r o c e - s o r ( 3 4 0 ) s z e ro k ie g o e k r a n u d o la c z o n y d o u k la d u o d w z o - r o w a n ia (5 0 , 1 1 3 ), p ro c e s o ra (3 0 4 , 3 0 6 ) s y g n a lu w iz y j- neg o i s e le k to ra (3 1 2 ) w y js c io w e g o s y g n a lu w iz y jn e g o FIG . 2 PL PL PL PL

Description

Przedmiotem wynalazku jest urządzenie wyświetlające sygnały wizyjne, przeznaczone zwłaszcza do zastosowania w telewizji, w której stosuje się ekran o proporcjach szerokiego formatu zobrazowania i która wymaga interpolacji danych wizyjnych dla wykorzystania różnych formatów zobrazowania. W większości stosowanych obecnie systemów telewizyjnych proporcje formatu

167 644 zobrazowania określane stosunkiem szerokości do wysokości obrazu wynoszą 4:3. Proporcje obrazu szerokiego formatu są zblizone bardziej do proporcji obrazków filmowych, na przykład 16:9. Wynalazek ma zastosowanie zarówno w urządzeniach telewizyjnych do oglądania bezpośredniego jak i w urządzeniach projekcyjnych.

Systemy telewizyjne, z których format zobrazowania ma proporcje 4:3, oznaczany często jak 4X3, mają ograniczenia polegające na limitowanych możliwościach wyświetlania sygnałów wizyjnych ze źródeł sygnałów pojedynczych i wielokrotnych. W systemach komercyjnych, nadawanie sygnałów telewizyjnych z wyjątkiem materiałów eksperymentalnych, odbywa się w formacie zobrazowania 4x3. Wielu telewidzów uważa format zobrazowania 4x3 za mniej przyjemny od zobrazowania związanego z filmami szerszego formatu. Telewizory szerokoformatowe zapewniają nie tylko przyjemniejsze zobrazowanie, lecz pozwalają wyświetlać sygnały ze źródeł szerokiego formatu zobrazowania w odpowiednim szerokim formacie zobrazowania. Filmy „wyglądają jak filmy, a nie jak ich obcięte lub zniekształcone wersje. Źródłowy sygnał wizyjny nie wymaga obcinania nawet wówczas, gdy przeprowadzona jest konwersja filmu na sygnał wizyjny, na przykład w telekinie lub przy pomocy procesorów w urządzeniach telewizyjnych.

Telewizory o szerokim formacie zobrazowania są również przydatne do bardzo zróżnicowanych rodzajów zobrazowania, zarówno dla sygnałów konwencjonalnych jak i sygnałów o szerokim formacie zobrazowania, a także kombinacji tych sygnałów w wieloobrazowych urządzeniach obrazujących. Wykorzystanie ekranów szerokoformatowych pociąga za sobą różnorakie problemy. Problemy te generalnie można sprowadzić do następujących kategorii: zmiana proporcji formatu zobrazowania dla źródeł sygnałów wielokrotnych, wydzielenie zgodnych sygnałów synchronizujących z asynchronicznych lecz równocześnie wyświetlanych źródeł, przełączanie wielu źródeł dla uzyskania zobrazowania wieloobrazowego i uzyskiwanie obrazów o wysokiej rozdzielczości z sygnałów danych poddanych kompresji. Dzięki różnym nowym rozwiązaniom telewizja szerokoekranowa pozwala uzyskać wysoką rozdzielczość, wyświetlanie pojedynczego lub wielu obrazów uzyskiwanych z jednego lub z wielu źródeł o podobnych lub różnych formatach oraz z wybieralnymi formatami zobrazowania.

Urządzenia telewizyjne o szerokim formacie zobrazowania mogą być zastosowane w systemie telewizyjnym wyświetlającym sygnały wizyjne zarówno z bazową jak i standardową częstotliwością wybierania poziomego i jej wielokrotnością, jak również wykorzystującym wybieranie elementów obrazu z zastosowaniem lub bez zastosowania wybierania międzyliniowego. Standardowe sygnały wizyjne systemu NTSC są na przykład wyświetlane poprzez przeplatanie odpowiednich obszarów każdej ramki wizyjnej, przy czym każde pole jest generowane w operacji wybierania rastrowego z bazową lub standardową częstotliwością wybierania poziomego o wartości wynoszącej w przybliżeniu 15 734 Hz. Bazowa częstotliwość wybierania sygnałów wizyjnych jest na przemian oznaczana symbolami fH, 1fH i 1H. Aktualna częstotliwość sygnału 1fH może zmieniać się odpowiednio do różnych standardów wizyjnych. W związku z dążeniem do poprawy jakości obrazu urządzenia telewizyjnego opracowane zostały systemy do progresywnego wyświetlania sygnałów wizyjnych bez przeplatania. Przy wybieraniu progresywnym wymaga się, aby wyświetlana ramka była wybierana w tym samym przedziale czasowym wyznaczonym dla wybierania jednego z dwu obszarów przeplatanego formatu. Pozbawione migotania lampy obrazowe typu AA-BB wymagają, aby każde pole było wybierane kolejno dwukrotnie. W każdym przypadku częstotliwość wybierania poziomego musi być dwukrotnie wyższa od standardowej częstotliwości wybierania poziomego. Częstotliwość wybierania dla tego typu progresywnie wybieranych lub pozbawionych migotania lamp obrazowych jest przemiennie oznaczanajako 2fH i 2H. Częstotliwość wybierania 2fH, zgodnie ze standardami USA, wynosi przykładowo 31,468 Hz.

Z literatury patentowej znanych jest szereg rozwiązań związanych z przedmiotem wynalazku. W opisie patentowym Europejskiego Urzędu Patentowego nr 0 162 501 jest przedstawione urządzenie studyjne, w którym jest wprowadzona interpolacja sygnałów odchylania linii i ramki, przez wykorzystane do tego celu układy interpolacji, które są przeznaczone do ekspansji i kompresji sygnału wizyjnego. Z kolei w opisie patentowym Europejskiego Urzędu Patentowego nr 0 339 675 jest przedstawiony monitor ekranowy o proporcji formatu zobrazowania 3x4, który umożliwia wielokrotne wyświetlanie obrazów wykorzystując metody multipleksowania.

167 644

W następnym opisie Europejskiego Urzędu Patentowego nr 0 357 144 jest przedstawione urządzenie wyświetlające, które może akceptować sygnały albo o proporcji formatu zobrazowania 16:9 albo o proporcji formatu zobrazowania 3:4 i wyświetlać je w obu proporcjach formatu. Urządzenie wyświetlające daje możliwość stosowania wybierania progresywnego. W opisie patentowym Wielkiej Brytanii nr 2 165 719 jest przedstawione urządzenie wyświetlające dla prezentowania obrazów dynamicznych i obrazów statycznych, na przykład teletekstu, w sposób równoczesny lub selektywnie. Z kolei opis patentowy Stanów Zjednoczonych Ameryki nr 4 399 462 dotyczy monitora ekranowego, który jednocześnie pokazuje obraz z dwóch niezależnych źródeł sygnału wizyjnego w części formatu ekranu.

Istotą urządzenia wyświetlającego sygnały wizyjne, według wynalazku, zbudowane z obwodów wejściowych sygnałów wizyjnych dołączonych, poprzez układy przetwarzania sygnałów wizyjnych, do układu odwzorowania połączonego z monitorem ekranowym o pierwszej proporcji formatu zobrazowania, jest to, że zawiera procesor sygnału wizyjnego do tworzenia pierwszego i drugiego zgodnych sygnałów wizyjnych, którego wejścia są dołączone do pierwszego i drugiego źródeł sygnałów wizyjnych, z których każde posiada jedną z różnych proporcji formatu zobrazowania wejściowego sygnału wizyjnego, przełącznik dołączony do źródeł sygnałów wizyjnych, selektor wyjściowego sygnału wizyjnego, którego wejścia są dołączone do procesora sygnału wizyjnego, a wyjście jest dołączone do układu odwzorowania jednego z pierwszego lub drugiego sygnałów wizyjnych albo zgodnej kombinacji pierwszego i drugiego sygnałów wizyjnych, i mikroprocesor szerokiego ekranu dołączony do układu odwzorowania, procesora sygnału wizyjnego i selektora wyjściowego sygnału wizyjnego.

Korzystne jest, gdy zgodnie z wynalazkiem układ odwzorowania stanowi układ generacji rastra dla lampy obrazowej lub układ generacji matrycy adresowej dla wyświetlacza ciekłokrystalicznego.

Dalsze korzyści z wynalazku uzyskuje się, gdy procesor sygnału wizyjnego zawiera układ obcinający dane wizyjne lub układ interpolacji linii dołączony do pierwszego i drugiego źródeł sygnałów wizyjnych, przy czym źródła sygnałów wizyjnych stanowią korzystnie tunery i gniazda sygnałów wizyjnych.

Ponadto urządzenie, według wynalazku, zawiera konwertor międzyliniowych sygnałów wizyjnych na kolejnoliniowe sygnały wizyjne, który jest dołączony do selektora wyjściowego sygnału wizyjnego i do układu odwzorowania, przy czym procesor sygnału wizyjnego zawiera układy interpolacji odpowiednio dla pierwszego i drugiego wejściowych sygnałów wizyjnych, zaś układ odwzorowania jest zbudowany z układów odchylania linii i układy odchylania pola do generowania rastra, zaś procesor sygnału wizyjnego zawiera układ interpolacji linii.

Urządzenie według wynalazku zawiera także selektor wyjściowego sygnału wizyjnego, którego wyjście jest dołączone do układu odwzorowania, zaś do wejścia są doprowadzone zewnętrzne sygnały wizyjne oraz moduł obrazu w obrazie, który jest dołączony do procesora sygnału wizyjnego i do układu odwzorowania.

Wynalazek w przykładzie wykonania jest przedstawiony na rysunku, na którym fig. 1(a)-1(i) przedstawiają różne formaty zobrazowania w telewizji szerokoekranowej, fig. 2 przedstawia schemat blokowy telewizji szerokoekranowej według wynalazku, przystosowanej do wybierania poziomego z częstotliwością 2fH, fig. 3 - schemat blokowy procesora szerokiego ekranu pokazanego na fig. 2, fig. 4(a) - schemat blokowy modułu telewizji szerokoekranowej wykonanego według wynalazku i przystosowanego do działania z wybieraniem poziomym 1fH, fig. 4(b) - schemat blokowy modułu telewizji szerokoekranowej wykonanego według wynalazku i przystosowanego do działania w systemie z wyświetlaczem ciekłokrystalicznym, fig. 5-schemat blokowy procesora szerokiego ekranu pokazanego na fig. 4, fig. 6-schemat blokowy przedstawiający dalsze szczegóły procesora szerokiego ekranu wspólne na fig. 3 i fig. 5, fig. 7 - schemat blokowy procesora obrazu w obrazie pokazanego na fig. 6, fig. 8 - schemat blokowy matrycy przełączającej pokazanej na fig. 6 i ilustrującej główny, pomocniczy i wyjściowy tory sygnałów, fig.9 i fig. 10-wykresy czasowe użyteczne do wyjaśnienia generacji formatu zobrazowania pokazanego na fig. 1(d), wykorzystującej całkowicie obcięte sygnały, fig. 11(a)-schemat blokowy ilustrujący bardziej szczegółowo główny tor sygnału pokazanego na fig. 8, fig. 11(b)-przebiegi sygnałów użyteczne dla wyjaśnienia

167 644 kompresji sygnału wizyjnego w głównym torze sygnału pokazanym na fig. 11(a), fig. 11(c)przebiegi sygnałów użyteczne dla wyjaśnienia rozszerzenia sygnału wizyjnego w głównym torze sygnału pokazanym na fig. 11(a), fig. 12 - schemat blokowy ilustrujący dokładniej tor sygnału pomocniczego pokazanego na fig. 8, fig. 13 - schemat blokowy zastępczego toru sygnału głównego, fig. 14 - schemat blokowy sekcji synchronizacji i sterowania procesora obrazu pokazanego na fig. 7, fig. 15,fig. 16,fig. 17-schematy blokowe sekcji poprzedzającej stanowiącej części sekcji synchronizacji i sterowania pokazanej na fig. 14, fig. 18- tablica z wartościami wykorzystywanymi do kontroli sekcji przerzedzającej pokazanej na fig. 10-12, fig. 19(a) i 19(b) - schematy blokowe całkowicie programowalnych układów przerzedzających ogólnego zastosowania do sterowania odpowiednio współczynnikami kompresji poziomej i pionowej, fig. 20-schemat blokowy pokazanego na fig. 2 układu konwersji wybierania międzyliniowego na kolejnoliniowe, fig. 21-schemat blokowy układu redukcji szumów pokazanego na fig.20, fig.22-połączony schemat blokowy i ideowy układu odchylania pokazanego na fig. 2, fig. 23 - wykres przebiegów czasowych użytecznych do wyjaśnienia realizacji wybierania pionowego, fig. 24(a)-24(c)-schematy formatów zobrazowania użyteczne do wyjaśnienia wykresów czasowych pokazanych na fig. 23, fig. 25-schemat blokowy interfejsu RGB pokazanego na fig. 2, fig. 26-schemat blokowy przetwornika sygnału RGB na Y, U, V pokazanego na fig. 25, fig. 27 - schemat blokowy układu do generacji wewnętrznego sygnału 2fH przy konwersji sygnału 1fH na 2fH, fig. 28-inny schemat blokowy części pomocniczego toru sygnału pokazanego na fig. 8, fig. 29 - wykres pięciorejestrowej pamięci FIFO użyteczny dla wyjaśnienia sposobu unikania kolizji wskaźnika czytaj/pisz, fig. 30-schemat blokowy uproszczonego układu realizującego synchronizację pomocniczego toru matrycy przełączającej, fig. 31 - przebiegi czasowe ilustrujące odpowiedniość wskaźnika pola górny/dolny z liniami poziomymi ramki wizyjnej, fig. 32-34 są użyteczne do wyjaśnienia sposobu utrzymywania ciągłości przeplatania dla równocześnie wyświetlanych sygnałów wizyjnych wykazujących relatywną presję, fig. 35(b) przebiegi czasowe użyteczne do wyjaśnienia działania układu pokazanego na fig. 36, fig. 36schemat blokowy układu do utrzymywania ciągłości przeplatania, zgodnie z wyjaśnieniami dla fig. 31-35, fig. 37-schemat pomagający wyjaśnić odwzorowanie pamięci w układzie video RAM, związanym z procesorem obrazu w obrazie, fig. 38-schemat blokowy układu sterującego przełączaniem wyjściowym głównego i pomocniczego sygnałów wizyjnych, fig. 39 i 40-schematy blokowe jednobitowych układów odpowiednio roztrząsania i zbijania, przeznaczonych do stosowania w układach przetwarzania rozdzielczości, pokazanych na fig. 6 i fig. 8, fig.41 i 42-schematy blokowe dwubitowych układów odpowiednio roztrząsania i zbijania, przeznaczonych do stosowania w układach przetwarzania rozdzielczości pokazanych na fig. 6 i fig. 8, fig. 43 - tablica pomagająca wyjaśnić działanie układu asymetryzującego do usprawnienia działania układu roztrząsania, fig. 44- tablica pomagająca wyjaśnić jeszcze inną alternatywę zastosowania układu przetwarzania rozdzielczości pokazanego na fig. 6 i fig. 8, fig. 45 i 46 - wykresy użyteczne przy wyjaśnieniu działania automatycznego detektora „skrzynki pocztowej, fig. 47 - schemat blokowy automatycznego detektora „skrzynki pocztowej zgodnie z wyjaśnieniami podanymi w powiązaniu z fig. 45 i 46, fig.48-schemat blokowy alternatywnego rozwiązania układu automatycznego detektora „skrzynki pocztowej, fig. 49 - schemat blokowy układu sterującego wymiar pionowy zawierający automatyczny detektor „skrzynki pocztowej, fig. 50(a) i 50(f) - przebiegi użyteczne do wyjaśnienia konwersji analogowo-cyfrowej składowych koloru głównego sygnału wizyjnego, fig. 5I(a)-51 (b)przebiegi użyteczne dla wyjaśnienia asymetrii składowych luminancji i koloru w torze sygnału głównego matrycy przełączającej, fig. 52(a) i 52(b) ilustrują fragmenty toru sygnału głównego odpowiednio dla składowych luminancji i koloru, w których będzie zastosowana kompresja sygnału wizyjnego, fig. 53(a)-53(l) przydatne do kompresji składowych koloru sygnału wizyjnego w odniesieniu do składowych luminancji, fig. 54(a) i 54(b) ilustrują części toru sygnału głównego odpowiednio dla składowych luminancji i koloru, w których będzie zastosowane rozszerzenie sygnału wizyjnego, fig. 55(a)-55(l)-przydatne do wyjaśnienia rozszerzenia składowych koloru sygnału wizyjnego w powiązaniu ze składowymi luminancji, fig. 56 i 57-wykresy rozszerzenia pikseli przydatne do wyjaśnienia działania dwustopniowych przestrajanych filtrów interpolacyjnych, które mogą być wykorzystane do realizacji interpolatorów pokazanych na fig. 8, 11(a) i 12, fig. 58 - schemat blokowy dwustopniowego, skompensowanego, przestrajanego filtru interpolacyj6

167 644 nego, fig. 59 - schemat blokowy dwustopniowego, skompensowanego, przestrajanego filtru kompensacyjnego przystosowanego do realizacji funkcji zmiennej ogniskowej, fig. 60-schemat blokowy układu do realizacji ośmiozaczepowego, dwustopniowego filtra interpolacyjnego, fig. 61schemat blokowy interpolatora o rozdzielczości 1/16 lub 1/32, fig. 62 - tablica wartości K i C dla interpolatora pokazanego na fig. 61, fig. 63 - schemat blokowy układu do określania wartości C na podstawie wartości K, fig. 64-tablica wartości uzyskanych w wyniku kalkulacji wykonanych w układzie pokazanym na fig. 62, fig. 65 - schemat blokowy alternatywnego układu do określania wartości C na podstawie wartości K, fig. 66-schemat blokowy innego alternatywnego układu do określania wartości C na podstawie wartości K, fig. 67-wykresy częstotliwościowych charakterystyk przenoszenia konwencjonalnego, dwustopniowego interpolatora czteropunktowego, fig. 68 tablica, a fig. 69 - wykresy ilustrujące łącznie częstotliwościowe charakterystyki przenoszenia interpolatora ośmiopunktowego, fig.70-schemat blokowy interpolatora ośmiopunktowego o charakterystykach przenoszenia zgodnych z pokazanymi na fig. 68 i fig. 69.

Różne części figury 1 ilustrują niektóre, lecz nie wszystkie możliwe kombinacje formatów zobrazowania wielu obrazów, które mogą być zrealizowane zgodnie z różnymi nowymi rozwiązaniami o cechach wynalazku. Przykłady wybrane dla ilustracji mają na celu ułatwienie opisu konkretnych układów stosowanych w telewizji szerokoekranowej i zawierających wynalazcze rozwiązania. Dla uproszczenia ilustracji i prowadzonej tutaj dyskusji przyjęto ogólne założenie, że konwencjonalne proporcje formatu zobrazowania określane stosunkiem szerokości do wysokości źródłowego obrazu lub sygnału wizyjnego wynoszą 4X3, podczas gdy proporcje formatu zobrazowania szerokoekranowego określane stosunkiem szerokości do wysokości źródłowego obrazu lub sygnału wizyjnego wynoszą generalnie 16X9.

Wynalazcze rozwiązania nie są bynajmniej ograniczone podanymi definicjami.

Na figurze 1(a) pokazano format zobrazowania telewizyjnego w wersji do bezpośredniego oglądania lub w wersji projekcyjnej o konwencjonalnych proporcjach 4X3. W przypadku, gdy obraz o proporcjach 16X9, jest przesyłany w postaci sygnału o formacie zobrazowania 4X3, wówczas w górnej i dolnej części tego obrazu pojawiają się ciemne pasy. Jest to określane powszechnie jako format skrzynki pocztowej. Oglądany obraz jest w tym przypadku raczej mały w stosunku do całego dostępnego obszaru zobrazowania. W innym rozwiązaniu źródłowy format zobrazowania o proporcjach 16X9 9jes t pdddawany knnwessji preed transmisją, w związku z zzym może wypełnić istniejącą w kierunku pionowym nadmiarową część oglądanej powierzchni zobrazowania formatu 4X3. Oczywiście duża część informacji z lewej i/lub prawej strony będzie wycięta. W kolejnym rozwiązaniu obraz o formacie „skrzynki pocztowej może być rozszerzony w pionie lecz nie w poziomie, w wyniku czego obraz wynikowy będzie miał wyraźne odkształcenie w kierunku pionowym. Żadna z trzech możliwości nie jest szczególnie pociągająca.

Figura 1(b) ilustruje ekran o proporcjach 16X9. Format zobrazowania sygnału wizji o proporcjach 16X 9 będzie wyświetlony w całości bez wycięć i bez odkształceń. Obraz w formacie skrzynki pocztowej 16X9, przenoszony przez sygnał o formacie zobrazowania 4X3 może być progresywnie wybierany metodą dublowania lub dodawania linii, co umożliwia uzyskanie większego zobrazowania przy wystarczającej rozdzielczości w kierunku pionowym. Zgodnie z mmiejerym wynalazkiem telewizja szerokoekranowa może wyświetlać sygnał o proporcjach formatu zobrazowania 16X9, niezależnie od tego czy przechodzi on z głównego źródła, pomocniczego źródła lub z zewnętrznego źródła RGB.

Na figurze 1(c) pokazano sygnał główny o proporcjach formatu zobrazowania 16X9, w którym jest wyświetlany wstawiony obraz o proporcjach formatu 4X3. Jeżeli proporcje formatu zobrazowania wynoszą 16X9 zarówno dla sygnału głównego jak i sygnału pomocniczego, to obraz wstawiony może również mieć proporcje formatu zobrazowania 16X9. Wstawiany obraz może być wyświetlany w wielu różnych miejscach ekranu.

Figura 1(d) ilustruje format zobrazowania charakteryzujący się tym, że sygnały wizji główny i pomocniczy są wyświetlane w postaci obrazów o takich samych wymiarach. Proporcje formatu każdego wyświetlanego obszaru wynoszą 8X9, co jest oczywiście różne zarówno od 16X 9 jak i od 4X3. Aby pokazać obraz źródłowy o proporcjach formatu 4X3 w podanym obszazze wyświetlania bez odkształceń w pikaij lub w poziomie, sygnał musi być obcięty z lewej i/lub prawej strony.

167 644

Większą część obrazu można pokazać przy mniejszych obcięciach wówczas, gdy są tolerowane niektóre odkształcenia proporcji wynikające ze zwężenia obrazu w poziomie. Zwężenie w poziomie prowadzi do wydłużenia obiektów obrazu w pionie. Szerokoekranowa telewizja według niniejszego wynalazku pozwala stosować dowolne łączenie obcinania i odkształcania proporcji szerokości do wysokości obrazu w granicach od maksymalnego obcięcia i zerowego odkształcenia proporcji do zerowego obcięcia i maksymalnego odkształcenia proporcji szerokości do wysokości obrazu.

Ograniczenia próbkowania danych w torze przetwarzania pomocniczego sygnału wizjii komplikują generację obrazu o wysokiej rozdzielczości w przypadku, gdy wielkość tego obrazu jest zbliżona do wielkości obrazu uzyskiwanego z głównego sygnału wizji. Dla pokonania tych trudności mogą być opracowane różne metody.

Na figurze 1(e) pokazano format zobrazowania, w którym obraz o formacie zobrazowania 4X3 jest wyświetlany w centralnej części ekranu o formacie zobrazowania 16X9. Z prawej l lewej strony są widoczne ciemne pasy.

Figura 1(f) ilustruje format zobrazowania, w którym występuje jeden duży obraz o formacie 4X3 i wyświetlane równocześnie trzy mniejsze obrazy o formacie 4X3. Mniejszy obraz na zewnątrz obwodu dużego obrazu jest niekiedy nazywany obrazem na zewnątrz obrazu lub skrótowo POP (picture-outside-picture) zamiast obrazem w obrazie oznaczonym skrótem PIP (picture in picture). Symbolu PIP lub nazwy obraz w obrazie używać będziemy tutaj do określania obydwu formatów zobrazowania. W sytuacji, gdy urządzenie telewizji szerokoekranowej jest wyposażone w dwa tunery, przy czym mogą to być dwa tunery wewnętrzne lub jeden wewnętrzny i jeden zewnętrzny, jak na przykład w magnetowidzie kasetowym, oba wyświetlane obrazy mogą pokazywać ruch w czasie realnym, zgodnie z sygnałem źródłowym. Pozostałe obrazy mogą być wyświetlane w postaci „zamrożonej ramki. Powinno być zrozumiałe, że dodanie kolejnych tunerów i dodatkowych pomocniczych dróg przetwarzania sygnałów umożliwia uzyskanie większej od dwu liczby ruchomych obrazów. Jest także zrozumiałe, że duży obraz i trzy małe obrazy mogą być zamienione miejscami, jak pokazano na fig. 1(g).

Figura 1(h) ilustruje przypadek centralnego usytuowania obrazu o proporcjach formatu zobrazowania 4X3 3 i zześciu mnlejjzych orrazwy o prop^^ach formatu zobrazwwania 4 X 3 umieszczonych w pionowych kolumnach z każdej strony dużego obrazu. Podobnie jak w poprzednio opisanym formacie, szerokoekranowe urządzenie telewizyjne wyposażone w dwa tunery może wyświetlać dwa ruchome obrazy. Jedenaście pozostałych obrazów ma format „zamrożonej ramki.

Na figurze 1(i) pokazano format zobrazowania zawierający siatkę dwudziestu obrazów o proporcjach formatu zobrazowania 4X3. Ten format zobrazowania jest szczególnie odpowiedni dla wybierania kanałowego, gdyż każdy obraz stanowi co najmniej zamrożoną ramkę z innego kanału. Tak jak poprzednio, liczba ruchomych obrazów będzie zależała od liczby dostępnych tunerów i torów przetwarzania sygnału.

Różne rodzaje formatów przedstawione na fig. 1 nie stanowią ograniczenia lecz mają charakter ilustracyjny i mogą być stosowane w telewizorach szerokoekranowych pokazanych na pozostałych rysunkach i szczegółowo opisanych niżej.

Na figurze 2 pokazano pełny schemat blokowy telewizora szerokoekranowego oznaczonego ogólnie symbolem 10, zawierającego nowe rozwiązania i przystosowanego do pracy z częstotliwością wybierania 2fH. Telewizor 10 ogólnie ma sekcję wejścia sygnałów wizyjnych 20, mikroprocesor TV oznaczony symbolem 216, procesor szerokiego ekranu 30, konwerter częstotliwości 1fH na 2fH oznaczony symbolem 40, układ odchylania 50, interfejs RGB o symbolu 60, konwerter sygnału YUV na sygnał RGB o symbolu 240, układy sterujące telekina 242, lampy obrazowe do oglądania bezpośredniego lub lampy projekcyjne 244 i zasilacz 70. Zgrupowanie różnych układów w różnych blokach funkcjonalnych wykonano dla ułatwienia opisu i nie ma to na celu ograniczenie fizycznego położenia tych układów względem siebie.

Sekcja wejściowa sygnałów wizyjnych 20 jest przystosowana do odbierania wielu złożonych sygnałów wizyjnych z różnych źródeł tych sygnałów. Sygnały wizyjne mogą być selektywnie przełączane w celu ich odtwarzania jako głównych lub pomocniczych sygnałów wizyjnych. Przełącznik RF o symbolu 204 ma dwa wejścia antenowe ANT1 i ANT2. Są to wejścia dla sygnałów z anteny zewnętrznej i z kabla. Przełącznik RF steruje przełączaniem zasilanego wejścia antenowego

167 644 na pierwszy tuner 206 i na drugi tuner 208. Wyjście pierwszego tunera 206 jest dołączone do wejścia układu scalonego „one-chip“ 202, który realizuje wiele funkcji związanych ze strojeniem, odczyleniem poziomym i pionowym oraz sterowaniem sygnału wizyjnego. Konkretny pokazany układ „one-chip“ jest układem o przemysłowym symbolu TA7777. Bazowy sygnał wizyjny VIDEO OUT uzyskiwany w układzie „one-chip“ z sygnału pierwszego tunera 206 stanowi sygnał wejściowy zarówno na przełącznik wizji 200 jak i wejście TV1 procesora szerokiego ekranu 30. Inne wejścia bazowych sygnałów wizyjnych przełącznika wizji 200 są oznaczone symbolami AUX1 i AUX2. Wejścia te mogą być wykorzystane dla kamer wizyjnych, odtwarzaczy dysków laserowych, odtwarzaczy taśmowych, gier telewizyjnych i im podobnych. Wyjs'cie przełącznika wizji sterowane przez mikroprocesor TV o symbolu 200 oznaczono PRZEŁĄCZNIK WIZJI. Wejście PRZEŁĄCZNIK WIZJI stanowi drugie wejście procesora szerokoekranowego 30.

Jak pokazano na fig. 3, przełącznik SW1 procesora szerokiego ekranu dokonuje wyboru pomiędzy sygnałami TV1 i PRZEŁĄCZNIK WIZJI podaje jeden z nich jako sygnał wizyjny WYB. WY. ZŁ. na wejście Y/C dekodera 210. Dekoder Y/C 210 może mieć postać adaptacyjnego filtra grzebieniowego. Dwa kolejne źródła sygnału wizyjnego S1 i S2 stanowią również wejście dekodera WC o symbolu 210. Każdy z sygnałów S1 i S2 reprezentuje różne źródła sygnałów S-VHS, przy czym każde z nich ma niezależne sygnały luminancji i chrominancji. Przełącznik, który może stanowić część dekodera Y/C, jak ma to miejsce w niektórych adaptacyjnych liniowych filtrach grzebieniowych, lub który może być wykonany w postaci niezależnego przełącznika, reaguje sygnały mikroprocesora TV o symbolu 216 i wybiera jedną parę sygnałów luminancji i chrominancji, które stają się sygnałami wyjściowymi oznaczonymi odpowiednio Y_M i C—IN. Wybrana para sygnałów luminancji i chrominancji jest następnie traktowana jako sygnał główny i jest przetwarzana w torze sygnału głównego. Oznaczenie sygnałów łącznie z oznaczeniami-.»M lub _MN dotyczą toru sygnału głównego. Sygnał chrominancji C_IN jest kierowany przez procesor szerokiego ekranu z powrotem do układu one-chip dla uzyskania różnicowych sygnałów koloru U_M i V_M. W tym przypadku U stanowi ekwiwalentne oznaczenie (R-Y), a V stanowi ekwiwalentne oznaczenie (B-Y). Sygnały Y_M, U_M i V_M są w procesorze szerokiego ekranu przekształcane na postać cyfrową w celu dalszego przetwarzania sygnału.

Drugi tuner 208 funkcjonalnie stanowiący część procesora szerokiego ekranu 30 wydziela bazowy sygnał TV2. Przełącznik SW2 wybiera jeden z sygnałów TV2 i PRZEŁĄCZNIKA WIZJI oraz podaje wybrany sygnał na wejście Y/C dekodera 220. Dekoder Y/C o symbolu 220 może być wykonany w postaci adaptacyjnego liniowego filtru grzebieniowego. Przełączniki SW3 i SW4 dokonują wyboru pomiędzy wyjściami luminancji i chrominancji dekodera Y/C 220 i sygnałami liminancji i chrominancji zewnętrznego źródła sygnału wizyjnego oznaczonego odpowiednio Y_

EXT i C_EXT. Sygnały Y_EXT i C_EXT odpowiadają sygnałowi S1 wejścia S_VHS. Dekoder

Y/C o symbolu 220 i przełączniki SW3 i S W4 mogą być w określony adaptacyjny liniowy filtr grzebieniowy. Sygnały wyjściowe przełączników SW3 i SW4 są następnie traktowane jako sygnał pomocniczy i są przetwarzane w torze sygnału pomocniczego. Wybrany wyjściowy sygnał luminancji jest oznaczony symbolem Y A. Sygnały oznaczone symbolami A, AX i AUX są związane z torem sygnału pomocniczego. Wybrany sygnał chrominancji jest przekształcany na różnicowe sygnały koloru U_A i V_A. Sygnały Y_A, U_A i V_A są przekształcane na postać cyfrową w celu ich dalszego przetwarzania. Układ przełączania źródła sygnałów wizyjnych w głównym i pomocniczym torze sygnału maksymalizuje elastyczność sterowania wyborem źródła dla różnych detali różnych formatów zobrazowania.

Złożony sygnał synchronizacji COMP SYNC, odpowiadający sygnałowi Y_M, jest przekazywany z procesora szerokiego ekranu do seperatora synchronizacji 212. Składowe sygnału synchronizacji poziomej H i pionowej V są podawane na wejścia licznika odejmującego synchronizacji pionowej 214. Licznik odejmujący synchronizacji pionowej wytwarza sygnał VERTICAL RESERT przesyłany do procesora szerokiego ekranu 30. Procesor szerokiego ekranu wytwarza wewnętrzny wyjściowy sygnał zerowania synchronizacji pionowej INT VERT RST OUT kierowany do interfejsu RGB 60. Przełącznik interfejsu RGB 60 dokonuje wyboru pomiędzy wewnętrznym wyjściowym sygnałem zerowania synchronizacji pionowej zewnętrznego źródła sygnału RGB.

167 644

Na wyjściu tego przełącznika uzyskuje się wybraną składową synchronizacji pionowej

SEL_VERT_SYNC, która jest kierowana do układu odchylania 50. Sygnały synchronizacji poziomej i pionowej pomocniczego sygnału wizyjnego są uzyskiwane w separatorze synchronizacji 250 procesora szerokiego ekranu.

Konwerter 40 sygnału 1ίκ na sygnał 22h realizuje konwersję międzyliniowych sygnałów wizyjnych na kolejno wybierane sygnały wizyjne, na przykład w taki sposób, że każda linia pozioma jest wyświetlana dwukrotnie lub generowany jest dodatkowy zespół linii poziomych przez interpolację sąsiednich linii poziomych tego samego pola. W niektórych przypadkach zastosowanie poprzedniej linii lub zastosowanie linii interpolowanej będzie zależało od wykrywanej wielkości ruchu pomiędzy sąsiednimi polami lub ramkami. Generację sygnałów synchronizujących 22h pokazano dokładniej na fig. 27. Konwerter 40 współpracuje z pamięcią video RAM 420. Pamięć video RAM może być wykorzystywana do pamiętania jednego lub większej liczby pól ramki dla umożliwienia ich progresywnego wyświetlania. Przekształcone dane wizyjne, takie jak sygnały V_2fH, U__2Hh i

V_2fH są podawane na interfejs RGB 60.

Interfejs RGB 60 pokazany dokładniej na fig. 25 umożliwia dokonywanie selekcji przekształconych danych wizyjnych lub zewnętrznych danych wizyjnych RGB dla wyświetlania w sekcji wejścia sygnałów wizyjnych. Przyjmuje się, że zewnętrzny sygnał RGB jest sygnałem określającym proporcje wyświetlania szerokiego formatu adaptowanym do wybierania z częstotliwością 2fH. Składowa synchronizacji pionowej sygnału głównego jest dostarczana do interfejsu RGB przez procesor szerokiego ekranu jako sygnał INT VERT RST OUT zezwalający na podanie na układ odchylania 50 wybranego sygnału synchronizacji pionowej (fvm lub fvext). W telewizji szerokoekranowej użytkownik ma możliwość wybierania zewnętrznego sygnału RGB poprzez wytworzenie wewnętrznego/zewnętrznego sygnału sterującego INT/EXT. Tym niemniej wybranie wejścia zewnętrznego sygnału RGB w przypadku braku takiego sygnału może doprowadzić do zaniku odchylania pionowego i do uszkodzenia kineskopowej lampy obrazowej lub projekcyjnej. W związku z powyższym układ interfejsu RGB wykrywa zewnętrzny sygnał synchroniazujący w celu zapobieżenia wybraniu nieistniejącego wejścia zewnętrznego RGB. Mikroprocesor WSP340 dostarcza również sygnały sterowania kolorem i barwą dla zewnętrznego sygnału RGB.

Procesor szerokiego ekranu 30 ma procesor obrazu w obrazie 320 do specjalnego przetwarzania sygnału uzyskiwanego z pomocniczego sygnału wizyjnego. Zamiast określenia obrazu w obrazie niekiedy jest używany skrót PIP lub pix-in-pix. Matryca przełączająca 300 wytwarza dane głównego i pomocniczego sygnału wizyjnego dla szerokiego zakresu formatów zobrazowania, jak pokazano na przykładach podanych na fig. 1(b) do 1(i). Układem obrazu w obrazie 320 i matrycą przełączającą 300 steruje mikroprocesor szerokiego obrazu (WSP pP) 340. Mikroprocesor 340 reaguje na sygnały mikroprocesora TV 216 przesyłane przez magistralę szeregową. Magistrala szeregowa ma cztery linie sygnałowe dla danych, zegara, sygnałów zezwolenia i sygnałów zerowania. Procesor szerokiego ekranu 30 generuje również złożony sygnał pionowego wygaszania/zerowania w postaci trójpoziomowego sygnału formującego. W innym rozwiązaniu sygnały pionowego wygaszania i zerowania mogą być generowane w postaci oddzielnych sygnałów. Złożony sygnał wygaszania jest dostarczany do interfejsu RGB przez sekcję wejścia sygnału wizyjnego.

Układ odchylania 50 pokazany dokładniej na fig. 22 odbiera sygnał zerowania pionowego z procesora szerokiego ekranu, wybrany sygnał synchronizacji poziomej 22h z interfejsu RGB 60 i dodatkowe sygnały sterujące z procesora szerokiego ekranu. Te dodatkowe sygnały sterujące są związane z fazowaniem liHii, korygowaniem wysokości obrazu i korekcją poziomych zniekształceń poduszkowych. Układ odchylania 50 dostarcza impulsy ruchu powrotnego 22h do procesora szerokiego ekranu 30, konwertera 40 sygnałów 12h na 22h oraz sygnał do konwertera sygnałów YUV na RGB 240.

Napięcia zasilające wszystkich układów telewizora szerokoekranowego są wytwarzane w zasilaczu 70 zasilanym z sieci prądu zmiennego.

Budowę procesora szerokiego ekranu 30 pokazano szczegółowo na fig. 3. Głównymi elementami składowymi procesora szerokoekranowego są: matryca przełączająca 300, układ obrazu w obrazie 301, przetworniki analogowo-cyfrowe i cyfrowo-analogowe, drugi tuner 208, mikroprocesor procesora szerokoekranowego 340 i koder wyjściowy szerokiego ekranu 227. Na fig. 4 pokazano dalsze detale procesora szerokiego ekranu, na przykład PIP, które są używane zarówno w

167 644 wersji 1 f*H jak i2fH. Procesor obrazu w obrazie 320 stanowiący znaczną część układu PIP301 przedstawiono dokładniej na fig. 5. Matryca przełączająca 300 jest pokazana dokładniej na fig. 6. Wiele elementów pokazanych na fig. 3 i stanowiących części głównego i pomocniczego torów przetwarzania sygnałów zostało już szczegółowo opisanych.

Z drugim tunerem 208 jest związany stopień IF 224 i stopień foniczny 226. Drugi tuner 208 działa również łącznie z mikroprocesorem WSPpP 340. Mikroprocesor tem ma sekcję wejścia/wyjścia I/O 340A i analogową sekcję wyjścia 340B. Sekcja I/O 340A wytwarza sygnały sterujące koloru i barwy, sygnał INT/EXT wybierania zewnętrznego źródła sygnału wizyjnego RGB i sygnały sterujące przełącznikami SW1-SW6. Dla zabezpieczenia przed uszkodzeniem układu odchylania i lampy (lamp) kineskopowej sekcja I/O monitoruje również sygnał EXT SYNC DET, otrzymywany z interfejsu RGB. Sekcja wyjścia analogowego 340B wytwarza sygnały sterujące wysokością obrazu, korekcją poziomych zniekształceń poduszkowych i fazą odchylania poziomego, co jest realizowane przy pomocy odpowiednich układów interfejsu 254, 256 i 258.

Matryca przełączająca 300 reaguje na złożoną informację wizyjną z głównego i pomocniczego toru sygnału, z której wytwarza złożony obraz szerokoekranowy, na przykład z pokazanych wariantów na fig. 1. Informacja zegarowa dla matrycy przełączającej jest wytwarzana w zamkniętej pętli fazowej 374 działającej w powiązaniu z filtrem dolmoprzspustowym 376. Główny sygnał wizyjny jest dostarczany do procesora szerokiego ekranu w postaci analogowej i w formacie YUV, a sygnały są oznaczone odpowiednio Y_M, U_M i V_M. Te główne sygnały są przekształcane z postaci analogowej na cyfrową w przetwornikach analogowo-cyfrowych 342 i 346 pokazanych dokładniej na fig. 4.

Sygnały składowych koloru są związane z ogólnymi oznaczeniami U i V, które mogą być związane z sygnałami R Y lub B Y, jak też z sygnałami I i Q. Próbkowana szerokość pasma lumimnmśji jest ograniczona do 8MHz, gdyż częstotliwość zegara systemowego wynosi 1024H, to jest około 16MHz. Do próbkowania danych składowych koloru może być zastosowany pojedynczy przetwornik analogowo-cyfrowy i przełącznik analogowy, gdyż częstotliwość sygnałów U i V jest ograniczona do 500 kHz lub 1,5 MHz dla ^^^l^t5lccjścl I . Przez dopiowa.cizenie sygnahi UV_ MUX do przełącznika analogowego lub multipleksera 344 przesyłany jest sygnał 8MHz uzyskany w wyniku dzielenia zegara systemowego przez 2. Pojawiające się na linii SOL impulsy startowe o szerokości jednego cyklu zegarowego synchronicznie zerują ten sygnał na początku każdej linii wizyjnej.

Następnie, w czasie trwania linii wizyjnej, sygnał UV_MUX zmienia swój stan w każdym cyklu zegarowym. Ponieważ długość linii jest określona parzystą liczbą cykli zegarowych, to raz zaimcjalizowanz stan sygnału UV_MUX będzie konsekwentnie i nieprzerwanie zmieniany w sekwencji

0,1,0,1.... Strumienie danych Y i UV z przetworników analogowo-cyfrowych 342 i 346 są opóźnione, gdyż każdy z przetworników analogowo-cyfrowych wnosi opóźnienie jednego cyklu zegarowego. Dla skompensowania tego opóźnienia danych, z układu sterowania interpolatorem 349, w podobny sposób musi być opóźniona zegarowa informacja bramkująca z toru przetwarzania sygnału głównego 304.

W przypadku, gdy bramkująca informacja zegarowa nie jest opóźniania, dane UV nie będą prawidłowo łączone w pary przy ich pominięciu. Jest to istotne z tego względu, gdyż każda para UV reprezentuje jeden wektor. Element U jednego wektora nie może być łączony w parę z elementem V innego wektora bez wywoływania przesunięcia koloru, natomiast próbkowany element V poprzedniej pary może być pominięty dla bieżącego próbkowania elementu U. Ten sposób multipleksowania danych UV jest określany jako 2:1:1, gdyż dla każdej pary próbek składowych koloru (U, V) istnieją dwie próbki lummancji.

Częstotliwość Nyquista zarówno dla U jak i dla V jest efektywnie zmniejszona do połowy częstotliwości Nyąuista dla luminancji. Odpowiednio do tego częstotliwość Nyquista dla składowej lummancji na wyjściu przetwornika analogowo-cyfrowego wynosi 8 MHz , podczas gdy częstotiiwość Nyąuista dla składowych koloru na wyjściu przetwornika analogowo-cyfrowego wynosi 4 MHz.

W układzie PIP i/lub w matrycy przełączającej mogą znajdować się środki do zwiększenia rozdzielczości danych pomocniczych pomimo kompresji danych. Opracowano wiele układów redukcji danych i odtwarzania danych, wykorzystujących na przykład kompresję par pikseli,

167 644 roztrząsanie i zbijanie. Poza tym różne sekwencje roztrząsania zawierają różne liczby bitów, a różne pary pikseli poddane kompresji zawierają różne liczby bitów, które należy brać pod uwagę. Jeden z wielu konkretnych sposobów redukcji i odtwarzania danych może być wykorzystany w mikroprocesorze WSP μΡ 340 do maksymalizacji rozdzielczości wyświetlanego sygnału wizyjnego dla każdego konkretnego formatu zobrazowania.

Matryca przełączająca zawiera interpolatory, które działają łącznie z pamięciami linii, zrealizowanymi na układach FIFO 356 i 358. Interpolator wraz z układami FIFO jest wykorzystywany do powtórnego próbkowania sygnału głównego w przypadku kiedy jest to potrzebne. Dodatkowy interpolator może powtórnie próbkować sygnał pomocniczy. Znajdujące się w matrycy przełączającej układy zegara i synchronizacji sterują obróbką danych zarówno dla sygnału głównego jak i sygnałów pomocniczych, włączając w to łączenie ich w jeden wyjściowy sygnał wizyjny o składowych Y_MX, U_MX i V_MX. Te składowe sygnału wyjściowego są przetwarzane na postać analogową w przetwornikach cyfrowo-analogowych 360, 362 i 364. Sygnały w postaci analogowej oznaczone symbolami Y, U i V są dostarczane do konwertera 40 sygnału 1fH na 2in dla przeprowadzenia konwersji na wybieranie bez przeplatania. Sygnały Y, U i V są przy pomocy kodera 227 kodowane w formacie Y/C dla określenia sygnału wyjściowego o proporcjach szerokiego formatu

Y OUT_EXT/C—OUT ,EXT dostępnego na gniazdach panelu. Przełącznik SW5 wybiera sygnał synchronizujący kodera 227 spośród dwu sygnałów: sygnałów z matrycy przełączającej

C_SYNC_MN lub sygnału z układu PIP oznaczonego C-SYNC-AUX. Przełącznik SW6 wybiera jeden z sygnałów Y_M lub C_SYNC_AUX, który staje się sygnałem synchronizacji wyjścia panelu szerokiego ekranu.

Fragmenty układu synchronizacji poziomej pokazano z większymi szczegółami na fig. 27. Komparator fazy 228 stanowi część pętli synchronizowanej fazowo zawierającej filtr dolnoprzepustowy 230, oscylator sterowany napięciem 232, dzielnik 234 i kondensator 236. Oscylator sterowany napięciem 232 pracuje z częstotliwością 32fH odpowiednio do rezonatora ceramicznego lub podobnego 238. Sygnał wyjściowy rezonatora 32fH REF jest sygnałem wejściowym konwertera 40 częstotliwości 1fH na 2fH. Sygnał wyjściowy oscylatora sterowanego napięciem jest dzielony przez 32 dla uzyskania drugiego sygnału wejściowego o właściwej częstotliwości podawanego na komparator fazy 228. Na wyjściu dzielnika 234 uzyskiwany jest sygnał synchronizujący 1fH REF, który jest podawany na procesor szerokiego ekranu i przetwornik sygnału 1fH na sygnał 2fH. Sygnały synchronizujące 32fH REF i 1fH REF uzyskiwane z układu „one-chip“ są przekazywane do dzielącego przez 16 licznika 400. Sygnał wyjściowy 2fh jest dostarczany do układu formowania szerokości impulsu 402. Wstępne ustawienie dzielnika 400 przez sygnał 1fw REF gwarantuje, że dzielnik będzie pracował synchronicznie z pętlą synchronizowaną fazowo sekcji wejściowej sygnałów wizyjnych. Układ formowania szerokości impulsu 402 gwarantuje, że sygnał 2fH REF będzie miał odpowiednią szerokość impulsów dla zagwarantowania prawidłowego działania komparatora fazy 404, tworzącego część drugiej pętli synchronizowanej fazowo, zawierającej filtr dolnoprzepustowy 406 i sterowany napięciem oscylator 408 sygnału 2fa. Sterowany napięciem oscylator 408 generuje wewnętrzny sygnał synchronizujący 2fH, który jest wykorzystywany do sterowania kolejnoliniowym wybieraniem kineskopu. Innym sygnałem wejściowym komparatora fazy 404 są impulsy ruchu powrotnego 2fH z układu odchylania 50 lub związany z nimi sygnał synchronizujący. Zastosowanie drugiej pętli synchronizowanej fazowo zawierającej komparator fazy 404 jest korzystne z tego względu, gdyż zapewnia, że każdy okres wybierania 2fH jest symetryczny w obrębie każdego okresu 1fH sygnału wejściowego. W przeciwnym razie w kineskopie może występować efekt rozdzielenia rastra, co na przykład ma miejsce wówczas, gdy połowa linii sygnału wizyjnego jest przesunięta w prawo, a połowa linii sygnału wizyjnego jest przesunięta w lewo.

Na figurze 20 pokazano schemat blokowy układu 900 konwersji wybierania międzyliniowego na kolejno-liniowe. Układ może być wykonany w postaci układu scalonego. Układ realizuje wszystkie funkcje przetwarzania sygnałów wymagane dla przetworzenia przeplecionej składowej sygnałów wizyjnych na kolejnoliniowy, pozbawiony przeplatania format sygnału. Ponadto w przypadkach, kiedy jest to pożądane, układ pozwala zmniejszyć o regulowaną wartość poziom szumów. Układ w pokazanej wersji może być stosowany ze składowymi sygnałów Y, U i V oraz w połączeniu z pamięcią ramki 902 wykonaną w postaci układu scalonego video-RAM.

167 644

Składowe sygnału chrominancji U_C i V_C są przy pomocy układu poziomującego próg tylny obcinane do napięcia odpowiadającego poziomowi zera logicznego. Znajdujący się za układami poziomującymi 9041 906 układ multipleksera analogowego 908 przemiennie próbkuje każdą składową chrominancji z częstotliwością 2 MHz i Następnie próbki te są przetwarzane na ośmiobitowy sygnał cyfrowy w konwerterze analogowo-cyfrowym 910 pracującym z częstotliwością 4 MHz i Prób ki przechodzą przez układ redu kej i szumów chrominancji 912 do parmęci usprawniającej 914. Pamięć usprawniająca przechowuje tylko w okresie 53 ps aktywną część każdej przychodzącej linii wizyjnej, wobec czego do pamięci wpisanych będzie tylko 106 próbek każdej składowej chrominancji. Pamięć jest odczytywana z częstotliwością dwukrotnie wyższą od częstotliwości zapisu i w rezultacie produkuje dwie identyczne linie zawierające informację o chrominancji. Sygnał jest wygaszany do wartości zerowej przez układ wygaszania 916 w przedziale czasowym, w którym nie są dostępne próbki z pamięci. Dwie składowe chrominancji są rozdzielane przez demultiplekser 918 i przetwarzane do postaci analogowej przy pomocy przetworników cyfrowoanalogowych 920 i 922. Poziomy odniesienia dla przetworników cyfrowo-analogowych mogą być korygowane przez magistralę szeregową, która jest sprzężona z układem sterowania magistralą 924 i można je w razie potrzeby wykorzystać do korygowania nasycenia koloru.

Sygnał luminancji jest uzyskiwany w wyniku wewnętrznego obcinania sygnału Y-C przez układ poziomujący 925 podczas progu tylnego, do poziomu, który może być ustawiony przy pomocy szeregowej szyny sterującej. Ten sygnał jest przekształcany na ośmiobitową postać cyfrową przy pomocy przetwornika analogowo-cyfrowego 928 pracującego z częstotliwością 16 MHz i Następnie sygnał ten przechodzi przez układ 930, który może być w razie potrzeby wykorzystany do automatycznej korekcji poziomu czerni. Sygnał luminancji przechodzi przez filtr dolnoprzepustowy 932 o charakterystyce określonej zależnością:

H(z) = (1+z’1)² (1 + z~1)²/16

Sygnał ten po przejściu przez filtr dolnoprzepustowy jest następnie cząstkowo próbkowany przez układ 934 pracujący z częstotliwością 4 MHz i Sygnał j3rtólol^c^v^^ny cząstkowo jest wany przy pomocy interpolatora 936 z powrotem do częstotliwości 16 MHz, przy czym wykorzystywane są te same charakterystyki filtra dolnoprzepustowego, a sygnał jego odejmowany od opóźnionego oryginalnego sygnału luminancji w węźle sumującym 938 w celu wytworzenia sygnału zawierającego tylko wysokoczęstotliwościowe składowe sygnału luminancji. Wysokocztstotliwcściowy sygnał luminancji przechodzi przez nieliniowy układ „korowania lub wygaszania pasma 940 w celu usunięcia słabych sygnałów, które mogą być szumami. Nieciągłości charakterystyki nieliniowej mogą być korygowane przy pomocy szeregowej magistrali sterującej.

Próbkowany cząstkowo sygnał o małej częstotliwości przechodzi przez rekursywny układ redukcji szumów 942, a następnie jest z powrotem interpolowany do częstotliwości 16 MHz przy pomocy interpolatora 944, który to sygnał jest dodawany do „okorowanego sygnału wysokiej częstotliwości w węźle sumującym 946. Następnie sygnał luminancji jest przekształcany do formatu progresywnego lub podwójnie-wybieranego przy wykorzystaniu pamięci usprawniającej 948. W pamięci jest przechowywana wyłącznie część sygnału o czasie trwania 53 ms, co odpowiada 848 próbkom. Ta pamięć luminancji jest czytana dwukrotnie dla każdej przychodzącej linii poziomej sygnału wizyjnego. W innej, mniejszej pamięci usprawniającej 950 znajduje się informacja określająca różnice pomiędzy interpolowaną luminancją linii „wstawianej pomiędzy i przychodzącym sygnałem luminancji. Mniejsza pamięć usprawniająca zawiera wyłącznie informację przenoszoną przez niską częstotliwość, co odpowiada 212 próbkom. W pierwszym kroku usprawniająca pamięć luminancji 948 jest odczytywana, sygnał różnicowy z innej pamięci usprawniającej 950 jest interpolowany przez interpolator 952 do pełnej wielkości i dodawany do sygnału luminancji w węźle sumującym 970. W rezultacie uzyskiwany jest sygnał o składowej niskoczęstotliwościowej odpowiadającej interpolowanej luminancji i składowej wysokoczęstotliwościowej odpowiadającej przychodzącym sygnałom luminancji. W drugim kroku sygnał luminancji jest odczytywany, a sygnał różnicowy nie jest dodawany. Sygnał wyjściowy jest zatem zdublowaną pod względem prędkości wersją sygnału wejściowego.

Sygnał wygaszania wytwarzany w układzie 954 jest wysyłany w przedziale czasowym, w którym nie są dostępne dane z pamięci usprawniającej. Poziom tego wprowadzanego wygaszania może być regulowany przez mikroprocesor podstawowy przy wykorzystaniu magistrali sterującej.

167 644

Wymagane są trzy sygnały: DATA, CLOCK i ENABLE. Usprawniający sygnał cyfrowy jest przekształcany na sygnał analogowy w przetworniku cyfrowo-analogowym 956. Poziomy odniesienia dla przetwornika są ustalane przy pomocy magistrali sterującej.

Interpolacja liniowa mskkczęstktliwościowes składowej sygnału lummancSi jest wykonywana całkowicie przy zredukowanej (4 MHz) częstotiiwości prób ko wama metodą adaptacji nego przetwarzania ruchowego. Zewnętrzna pamięć video RAM 902 o pojemności 1 Mbit jest wykorzystywana jako pamięć ramki, w której są pamiętane dwa obszary ośmiobitowego aiskkczęstotliwkściowego sygnału luminancji i jeden obszar trzybitkwjgk sygnału ruchu. Komunikacja z pamięcią video RAM odbywa się przez interfejs 964 pamięci RAMKI. Każdy zapamiętany obszar reprezentuje maksymalnie 256 aktywnych linii wizyjnych, z których każda ma 212 aktywnych próbek. Interpolacja przestrzenna (wykorzystywana w obszarach ruchu) jest realizowana poprzez przekazanie niekoczęetotliwościowego sygnału luminancji ze zredukowanymi szumami przez układ opóźniający 1fH 958 i uśrednienie sygnałów (opóźnionego i aijkpóźnionjgo) w układzie 960. Sygnał wyjściowy układu kpóźniąjącjgk 1H jest również zapamiętywany w pamięci ramki. Sygnał ten po upływie czasu jednego pola minus 1/2 linii jest odczytywany jako opóźniony sygnał pola. Daje to możliwość wykorzystywania czasowo interpolowanych sygnałów w obszarach pozbawionych ruchu.

Opóźniony o jedno pole sygnał jest zapamiętywany ponownie w pamięci ramki i odczytywany po upływie czasu innego pola minus 1/2 hnii. W rezultacie opóźnienie netto wynosi jedną ramkę. Sygnał opóźniony o jedną ramkę jest w detektorze ruchu 962 porównywany z sygnałem nieopóźnionym metodą porównywania próbek. Wytwarzany jest trzygłowy sygnał ruchu reprezentujący dziewięć różnych poziomów ruchu. Sygnał ruchu jest pamiętany również w pamięci ramki, skąd jest odczytywany po upływie czasu jednego pola plus 1/2 linii. Ruch opóźniony o jedno pole jest porównywany z ruchem nieopóźnionym i w układzie 978 jest wybierany sygnał reprezentujący największą ilość ruchu. Ten sygnał ruchu jest wykorzystywany do sterowania „miękkiego przełącznika lub „sprzęgacza 966, który może dokonywać wyboru pomiędzy sygnałem przestrzennie interpolowanym i sygnałem czasowo interpolowanym w ośmiu różnych gradacjach.

Nieopóźaikny sygnał tuminancsi o niskiej częstotliwości jest odejmowany od sygnału wyjściowego „miękkiego przełącznika w węźle sumującym 968, wytwarzając w rezultacie sygnał reprezentujący różnicę pomiędzy interpolowanym i przychodzącym sygnałem tuminancji o niskiej częstotliwości. Ten sygnał różnicowy jest zapamiętywany w oddzielnej pamięci usprawniającej 950 zgodnie z powyższym opisem.

Układ 942 ^kursywnej redukcji szumu może być wykonany w postaci pokazanej na schemacie blokowym na fig. 21. Sygnał wejściowy jest odejmowany w węźle sumującym 980 od opóźnionego przez układ 986 sygnału wyjściowego. W przypadku, gdy wartość opóźnienia jest wybrana prawidłowo, to dla większości sygnałów sygnał wejściowy będzie prawie taki sam jak opóźniony sygnał wyjściowy, a różnica będzie mała. Ta różnica przechodzi następnie przez blok 982 ogranicznika bez ograniczeń (gdy ograniczenie nie jest realizkwdae, wzmocnienie ogranicznika wynosi 7/8). W przypadku, gdy sygnał wyjściowy ogranicznika jest dodawany do sygnału wejściowego układu w węźle sumującym 984, większa część sygnału wejściowego jest likwidowana i zostaje zastąpiona przez opóźniany sygnał wejściowy. W ten sposób małe zmiany, takie jak szum zostają zredukowane.

Ograniczenie następuje wówczas, gdy sygnał wejściowy różni się znacznie od opóźnionego sygnału wyjściowego. Wynikowy sygnał wyjściowy jest wówczas prawie równy sygnałowi wejściowemu. Próg, przy którym pojawia się ograniczenie, może być regulowany przy pomocy szeregowej magistrali sterującej, pozwalając zmniejszyć wielkość szumu od zera (progu zerowego) do dowolnej pożądanej wartości.

Dla zmniejszenia szumów składowej sygnału lumiaaacsi o niskiej częstotliwości, opóźnienie w omawianym wyżej układzie jest równe okresowi jednej ramki. Odpowiednio szumy w obrazach stacjonarnych są zmniejszane przy pomocy czasowych filtrów dolnkpezjpustowych. Układ redukcji szumu cheominancj i jest wykonywany w postaci kaskady dwu takich układów, przy czym jeden z nich ma opóźnienie równe szerokości impulsu próbkującego (0,5 ps), a opóźnienie drugiego jest takie same jak czas wybierania linii (64ps). Pierwszy układ kdfiltekwuje szumy w kierunku horyzontalnym, a drugi kdfilteowuje szumy w kierunku pionowym.

167 644

Układ 900 ma zawierać 40 sygnałów 1fH na 2fH rozpatrzony z detalami przy omawianiu fig. 27. Oznaczenia cyfrowe podane na fig. 27 są z tego względu powtórzone na fig. 20 w lewym dolnym narożniku. Stosowane w układzie sygnały synchronizujące są uzyskiwane z 32 MHz oscylatora 238 zsynchronizowanego fazowo z pomnożoną przez 1024 częstotliwością odchylania poziomego modułu zobrazowania. Aby to uzyskać sygnał ruchu powrotnego jest podawany z układu odchylania na wejście 2fH. Zewnętrzny obwód L-C 974 ustala częstotliwość środkową oscylatora 32 MHz , natomiast zewnętrzna pętla filtru RC 406 określa charakterystyki pętli synchronizowanej fazowo. Przesunięcia fazowe wewnętrznych sygnałów synchronizujących (bramki klampujące, wygaszanie itd) mogą być korygowane względem sygnału wejściowego 2fH przy pomocy magistrali szeregowej. Sygnał wejściowy 1fH jest również niezbędny do ustalenia, który z impulsów 2fH pojawia się na początku nowej linii, a który pojawia się w środku nowej linii.

Wejściowy impuls odchylania pionowego, na przykład fvm jest wykorzystywany do ustalenia początku pola w taki sposób, że właściwe linie są zapamiętywane w pamięci ramki. Liczba linii znajdujących się pomiędzy przednim zboczem impulsu odchylania pionowego i początkiem działania pamięci może być korygowana przy pomocy rozkazu magistrali. Układ do generacji wewnętrznego sygnału 2fH sterującego układem odchylania poziomego został już opisany. Przesunięcie fazowe sygnału wyieclowzgo 2fH względem wziścia 1fH może być korygowane przy pomocy magistrali szeregowej.

Układ odchylania 50 pokazano dokładniej na fig. 22. Układ 500 służy do korekcji wysokości osnowy obrazu telewizyjnego (rastra) zgodnie z wymaganą wielkością dodatkowego wybierania pionowego kpnizczaego dla uzyskania różnych formatów zobrazowania. Zgodnie ze schematem źródło prądu stałego 502 dostarcza prąd o stałej wartości I ODCHYLANIE, który ładuje kondensator odchylania pizapwego 504. Tranzystor 506 jest włączony równolegle z kondensatorem odchylania pionowego i okresowo rozładowuje kondensator reagujący na sygnał zerowania odchylania pionowego. Przy braku korekcji prąd I ODCHYLANIE zapewnia maksymalny dostępny wymiar osnowy obrazu telewizyjnego. To może odpowiadać wartości nadmiarowego odchylania pionowego wymaganego do wypełnienia obrazu szerokoekranowego rozszerzonym sygnałem źródłowym o proporcjach formatu zobrazowania 4 X 3 Jak pokazapo na fig. l/a) W ζ3Ρζ681 e wynikającym z wymaganej mniejszej wysokości osnowy obrazu telewizyjnego dostrajane źródło prądu 508 odejmuje regulowaną wartość prądu I KOR od prądu I ODCHYLANIE w taki sposób, żz kondensator odchylania pionowego 504 ładuje się wolniej i do mniejszej wartości szczytowej. Źródło regulowanego prądu 508 reaguje na sygnał korekcji wysokości na przykład w postaci analogowej wytwarzany w układzie 1300 sterowania wysokości pokazanym na fig. 49. Korekcja wysokości 500 jest niezależna od ręcznej kopzacii wysokości 510, która może być przeprowadzana przy pomocy potencjometru lub pokrętła regulacyjnego na tylnej płycie. W dowolnym przypadku cewki (cewka) odchylania pionowego 512 otrzymują (otrzymuje) odpowiednią amplitudę. Odchylanie poziome jest pznlizzwnaz przez układ korekcji fazy 518, układ korekcji ppaipmyah zniekształceń poduszkowych 514, pętlę synchronizowaną fazowo 520 o częstotliwości 2fH i układ odchylania pozlzmzgz 516.

Układ interfejsu RGB 60 pokazano dokładniej na fig. 25. Sygnał, który będzie rzeczywiście odtwarzany jest sygnałem wybranym spośród sygnału wyjściowego przetwornika 40 sygnału 1fH na 2fH i sygnałem na wejściu zewnętrznego sygnału RGB. Dla opisywanej tutaj telewizji szerokoekranowej zakłada się, ze zewnętrzny sygnał RGB określa proporcje zobrazowania szerokiego formatu z wybieraniem azlzaao-llalpwym. Uzyskiwanie z szkcai wzaecipwzj sygnałów wizyjnych 20 zewnętrzne sygnały RGB i złożony sygnał wygaszania są sygnałami wziściowymi przetwornika 610 sygnałów RGB na YUV pokazanego dokładniej na fig. 26. Zewnętrzny złożony sygnał synchronizujący 2fH zewnętrznego sygnału RGB jest sygnałem wejściowym separatora zewnętrznego sygnału synchronizującego 600. Wybór sygnału synchronizacji pionowej jest wykonywany przy pomocy przełącznika 608. Do wybierania sygnału synchronizacji poziomej służy przełącznik 604. Wybieranie sygnału wizyjnego jest realizowane przy pomocy przełącznika 606. Każdy z przełączników 604, 606 i 608 jest stepowany wewnętrznym/zewnętrznym sygnałem sterującym wytwarzanym w mikroprocesorze WSP pP340. Wybór wewnętrznego lub zewnętrznego źródła sygnału wizyjnego jest dokonywany przez użytkownika. Jeżeli użytkownik nieumyślnie wybierze zewnętrzne źródło sygnału RGB w przypadku, gdy żadne takie źródło jest dołączone lub nie jest włączone, lub gdy

167 644 wystąpi zanik sygnału z tego źródła, następuje zanik odchylania pionowego i może mieć poważne uszkodzenie lampy obrazowej. Z tego względu detektor synchronizacji zewnętrznej 602 sprawdza obecność zewnętrznego sygnału synchronizującego. Przy braku takiego sygnału do każdego z przełączników 604,606 i 608 jest wysyłany nadrzędny sygnał sterujący przeciwdziałający wybraniu zewnętrznemu źródła RGB w przypadku, gdy nie ma sygnału z tego źródła. Przetwornik 610 sygnału RGB na sygnał YUV otrzymuje również sygnały sterujące barwy i koloru z mikroprocesora WSP pP340.

Przetwornik 610 sygnałów RGB na YUV pokazano dokładniej na fig. 26. Składowe synchronizujące sygnału RGB są usuwane odpowiednio przez układy 612,614 i 616. Sygnały są algebraiczne łączone w układach sumujących 618, 620 i 622 w celu uzyskania sygnałów R-Y (U), B-Y (V) i (Y). Powielacze częstotliwości 628 i 634 sygnałów cyfrowych zmieniają fazę sygnałów R-Y i B-Y w sposób powodujący zmianę efektywnych kolorów sygnałów, nawet wówczas, gdy faza nie odpowiada dokładnie fazom sygnałów R-Y i B-Y. W podobny sposób powielacze częstotliwości 640 i 638 zmieniają fazę w celu uzyskania zmiany efektywności barwy, bez względu na odchylenia faz sygnałów R-Y i B-Y od właściwej wartości przesunięcia fazowego. Sygnały sterowania kolorem i barwą mogą być generowane przez mikroprocesor WSP pP 340 reagujący na sygnały mikroprocesora podstawowego. Umożliwia to wygodne sterowanie charakterystykami koloru i barwy zewnętrznego sygnału RGB bez usuwania dodatkowych układów i bez potrzeby dostrajania źródła RGB.

Sygnał Y różni się o 7,5 IRE od poprawnie określonego poziomu czerni. Dla skompensowania tej różnicy układ 648 przesunięcia wygaszania wprowadza przesunięcie poziomu o 7,5 IRE. Sygnał KLUCZ jest sygnałem sterującym generowanym w początkowej części sygnału wizyjnego, po tylnym zboczu sygnału synchronizacji pionowej i przed początkiem aktywnej części sygnału wizyjnego. Sygnał KLUCZ występuje w przypadku, gdy ma miejsce klampowanie w układzie 646. Układy opóźniające 624 i 626 ustalają prawidłowe relacje fazowe sygnałów R-Y, B-Y i Y, bez względu na następujące po tym zmiany związane z rozkazami sterowania kolorem i barwą.

Na figurze 4 pokazano pełny schemat blokowy modułu telewizji szerokoekranowej wykonanego zgodnie z wynalazczymi rozwiązaniami. Moduł ten oznaczony ogólnie liczbą 11 jest przystosowany do działania z wybieraniem poziomym o częstotliwości 1fH. Węzłom modułu telewizyjnego 11, zasadniczo odpowiadającym węzłom stosowanym w module telewizyjnym 10 pokazanym na fig. 2 przyporządkowano takie same oznaczenia liczbowe. Moduł telewizyjny 11 generalnie ma sekcję wejścia sygnałów wizyjnych 21, mikroprocesor 216 podstawowy lub telewizyjny, procesor szerokiego ekranu 31, układu odchylania poziomego 52, układ odchylania pionowego 56, matrycę RGB 241, układy sterujące 242 kineskopu, lampy obrazowe 244 do bezpośredniego oglądania lub typu projekcyjnego i zasilacz 70. Nie wykorzystuje się przetwornika częstotliwości 1fH na 2fH i interfejsu RGB. Stosowanie do tego nie ma żadnych zastrzeżeń aby wyświetlanie zewnętrznego sygnału RGB o proporcjach zobrazowania szerokiego formatu odbywało się z częstotliwością wybierania 2fH. Grupowanie różnych układów w różnych blokach funkcjonalnych przeprowadza się dla ułatwienia opisów i nie ma na celu ograniczenie fizycznego umiejscowienia tych układów względem siebie.

Sekcja 21 wejścia sygnałów wizyjnych jest przystosowana do odbierania wielu złożonych sygnałów wizyjnych z różnych źródeł tych sygnałów. Sygnały wizyjne mogą być selektywnie przełączane do celów zobrazowania jako sygnał główny lub jako pomocnicze sygnały wizyjne. Przełącznik RF 204 ma dwa wejścia antenowe ANT1 i ANT2. Są to wejścia umożliwiające zarówno dołączenie anteny zewnętrznej jak i kabla. Przełącznik RF 204 ustala, który wejściowy sygnał antenowy jest podawany na pierwszy tuner 206, a który na drugi tuner 208. Wyjście pierwszego tunera 206 jest połączone z wejściem układu one-chip203, wykonującym szereg funkcji, związanych ze strojeniem, poziomym i pionowym odchylaniem i sterowaniem sygnału wizyjnego. Pokazany konkretny układ one-chip jest układem o symbolu przemysłowym TA8680. Sygnał wizyjny VIDEO OUT pasma podstawowego uzyskiwany w układzie one-chip na podstawie sygnału z pierwszego tunera 206 sygnału wizyjnego, jak i wejścia TV1 procesora szerokiego ekranu 31. Inne wejścia wizyjne pasma podstawowego przełącznika 200 sygnału wizyjnego są oznaczone jako AUX1 i AUX2. Mogą być wykorzystane do dołączenia kamer wizyjnych, magnetowidów i im podobnych. Sygnał wyjściowy przełącznika 200 sygnału wizyjnego, sterowany przez mikroprocesor 216 podstawowy lub telewizyjny, ma nazwę PRZEŁĄCZNIK WIZJI.

167 644

Sygnał PRZEŁĄCZNIK WIZJI jest kolejnym sygnałem wejściowym procesora 31 szerokiego ekranu.

Przechodząc z kolei do omawiania fig. 5 zauważmy, że przełącznik SW1 procesora szerokiego ekranu wybiera jeden z sygnałów TV1 i PRZEŁĄCZNIK WIZJI, który jako sygnał wizyjny WYB. WY. ZŁ. staje się sygnałem wejściowym Y/C dekodera 210. Dekoder 210 sygnału Y/C może być wykonany w postaci adaptacyjnego filtra grzebieniowego. Kolejnym źródełm S1 sygnału wizyjnego jest także sygnał wejściowy dekodera Y/C 210. Źródło S1 jest źródłem sygnału S-VHS, zawierającym oddzielne sygnały luminancji i chrominancji. Przełącznik, który może być traktowany jak część dekodera Y/C, jak ma to miejsce w niektórych adaptacyjnych liniowych filtrach grzebieniowych, lub kiedy może mieć postać niezależnego przełącznika, reaguje na sygnały mikroprocesora TV 216 wybierające jedną parę sygnałów luminancji i chrominancji jako sygnałów wejściowych oznaczonych odpowiednio Y-_ M i C—IN. Wybrana para sygnałów luminancji i chrominancji jest następnie traktowana jako sygnał główny i jest przetwarzana w torze sygnału głównego.

Drugi tuner 208, funkcjonalnie określony jako część procesora szybkiego ekranu 31, wydziela sygnał wizyjny TV2 pasma podstawowego. Przełącznik SW2 wybiera jeden z sygnałów TV2 i PRZEŁĄCZNIK WIZJI, który staje się sygnałem wejściowym dekodera Y/C 220. Dekoder Y/C 220 może mieć postać adaptacyjnego liniowego filtra grzebieniowego. Przełączniki SW3 i SW4 wybierają sygnał luminancji lub chrominancji, które są sygnałami wyjściowymi dekodera Y/C 220 i są sygnałami zewnętrznego źródła sygnałów wizyjnych oznaczonymi odpowiednio Y_EXT/C—EXT i Y M, C—IN. Sygnały Y EXT/C EXT stanowią odpowiednik sygnału S-VHS na wejściu S1. Dekoder Y/C 220 i przełącznik SW3 i SW4 mogą być łączone podobnie jak stosuje się to w niektórych adaptacyjnych liniowych filtrach grzebieniowych. Sygnały wyjściowe przełączników SW3 i SW4 są następnie traktowane jako sygnały pomocnicze i są przetwarzane w torze sygnału pomocniczego. Wybrany wyjściowy sygnał luminancji ma oznaczenie Y_A. Wybrany sygnał chrominancji jest przetwarzany na różnicowe sygnały koloru U_A i V_A. Sygnały Y_A, U—A i

V_A są przekształcane do postaci cyfrowej w celu ich dalszego przetwarzania. Umieszczenie przełączania źródła sygnału wizyjnego w głównym i pomocniczym torach sygnałów maksymalizuje elastyczność zarządzania wybieraniem źródła sygnału dla różnych fragmentów obrazu o różnych formatach zobrazowania.

Procesor 30 szerokiego ekranu ma procesor obrazu w obrazie 320 do specjalnego przetwarzania sygnałów pomocniczego sygnału wizyjnego. Określenie obraz w obrazie jest niekiedy zastępowane skrótem PIP lub pix-in-pix. Matryca przełączająca 300 łączy dane określające główny i pomocniczy sygnały wizyjne, tworząc z nich szeroki repertuar formatów zobrazowania jak pokazano na przykładach podanych na fig. 1(b) do 1(i). Procesorem 300 obrazu w obrazie i matrycą przełączającą 300 steruje mikroprocesor (WSPjuP)340 szerokiego ekranu. Mikroprocesor 340 reaguje na sygnały mikroprocesora TV 216 przesyłane magistralą szeregową. Magistrala szeregowa ma cztery linie sygnałowe dla danych, sygnałów zegarowych, sygnałów zezwolenia i sygnałów zerowania. Procesor 30 szerokiego ekranu generuje również złożony sygnał pionowego wygaszania/zerowania w postaci trójpoziomowego sygnału formującego (sandcastle signal). W innym rozwiązaniu sygnały pionowego wygaszania i zerowania mogą być generowane w postaci niezależnych sygnałów. Złożony sygnał wygaszający jest dostarczany do interfejsu RGB przez sekcję wejścia sygnału wizyjnego.

Poziome i pionowe składowe synchronizacji sygnału głównego są uzyskiwane w separatorze 286 synchronizacji stanowiącym fragment demodulatora 288, tworzącego część procesora szerokiego ekranu. Składowa synchronizacji poziomej jest sygnałem wejściowym pętli 290 synchronizowanej fazowo o częstotliwości 1fH. Sygnały synchronizacji poziomej i pionowej pomocniczego sygnału wizyjnego są uzyskiwane w separatorze synchronizacji 250 procesora 31 szerokiego ekranu. Układ 52 odchylania poziomego działa w powiązaniu z układem one-chip reagującym na sygnały korekcji poziomych zniekształceń poduszkowych i sygnały sterowania fazą odchylania poziomego dostarczane z mikroprocesora WSP μP 340. Układ 56 odchylania pionowego reaguje na sygnały układu 54 sterującego wysokością obrazu. Układ 54 sterujący wysokością obrazu reaguje na sygnał sterowania wysokością obrazu dostarczany z mikroprocesora WSP/iP340 i działa podobnie do opisanego wyżej układu sterowania dla części 2fH.

167 644

Procesor 31 szerokiego ekranu jest pokazany dokładniej na fig. 5. Głównym elementem procesora szerokiego ekranu jest matryca przełączająca 300, układ obrazu w obrazie 301, przetworniki analogowo-cyfrowe i cyfrowo-analogowe, drugi tuner 208, mikroprocesor 340 szerokiego ekranu i koder 227 wyjścia szerokiego ekranu. Dalsze detale procesora szerokiego ekranu, wspólne zarówno dla części 1fH jak i 2fH, na przykład układ PIP, są pokazane na fig. 6. Procesor 320 obrazu w obrazie tworzący znaczną część układu PIP 301 pokazano z większą szczegółowością na fig. 7. Matrycę przełączającą 300 przedstawiono dokładniej na fig. 8. Wiele elementów pokazanych na fig. 3, tworzących część torów sygnału głównego i pomocniczego, opisano już szczegółowo wcześniej. Wiele innych elementów, takich jak drugi tuner 208, mikroprocesor WSp μΡ340 i wyjścia interfejsu, przetworniki analogowo-cyfrowe i cyfrowo-analogowe, matryca przełączająca 300, układ PIP 301 i PLL 374, funkcjonuje zasadniczo tak samo jak wyjaśniano to przy omawianiu fig. 3, dlatego tez detale te nie są tu powtarzane.

Główny sygnał wizyjny jest dostarczany do procesora szerokiego ekranu w postaci analogowej, a mianowicie w postaci sygnałów oznaczonych symbolami Y_M i C_IN. Demodulator 288 dekoduje sygnał C_ IN na sygnały różnicowe koloru U_M i V_M. Sygnały główne są przetwarzane z postaci analogowej na cyfrową w przetwornikach analogowo-cyfrowych 342 i 346 pokazanych dokładniej na fig. 6. Dane pomocnicze sygnału wizyjnego występują również w postaci analogowej oraz w formacie YUV, jako sygnały o symbolach Y_ A, U—A i V—A. Te sygnały pomocnicze są w układzie PIP 301 przekształcane na postać cyfrową, dane są poddawane kompresji, następnie zostają zapamiętane w pamięci obszaru, do celów synchronizacji z sygnałem głównym i dostarczane do matrycy przełączającej 300 dla połączenia ich z sygnałem głównym, zgodnie z wymaganiami wynikającymi z wybranego formatu zobrazowania obrazu, na przykład metodą kolejnoliniowego multipleksowania. Działanie układu PIP jest wyjaśnione dokładniej przy omawianiu fig. 6. W układzie PIP i/lub matrycy przełączającej mogą także znajdować się środki podnoszenia rozdzielczości danych pomocniczych, pomimo kompresji danych. Sygnały w postaci analogowej, oznaczone symbolami Y, U i V są podawane na koder 227 dla określenia sygnału wejściowego Y_OUT_EXT/C—OUT_EXT proporcji szerokiego formatu, który w tym przypadku jest sygnałem wejściowym układu „one-chip“ 203. Koder 227 odbiera wyłącznie sygnał

C SYNC—MN z matrycy przełączającej. Przełącznik SW5 wybiera jeden z sygnałów Y—M i

C_SYNC_AUX, określając w ten sposób sygnał wejściowy przetworników analogowo-cyfrowych. Układ „one-chip“ generuje sygnały formatu YUV dla matrycy RGB 241, która z kolei na podstawie sygnałów Y_OUT_EXT i C_OUT_EXT sterujących 242 kineskopu 244.

Na figurze 6 pokazano schemat blokowy ilustrujący dalsze szczegóły procesorów 30 i 31 wspólne dla części 1fH i 2fH pokazano odpowiednio na fig. 3 i fig. 5. Sygnały Y_A, U— A i V—A są sygnałami wejściowymi procesora 320 obrazu w obrazie, który może zawierać jednostkę 370 przetwarzania rozdzielczości. Telewizja szerokoekranowa w aspekcie niniejszego wynalazku może realizować rozszerzenie i kompresję zobrazowania. Specjalne efekty, które można uzyskać przy pomocy różnych złożonych formatów zobrazowania pokazanych częściowo na fig. 1. Formaty te są generowane w procesorze 320 obrazu w obrazie, który może odbierać przetworzone pod względem rozdzielczości sygnały danych Y_RP, U_RP i V_RP z układu 370 przetwarzania rozdzielczości. Przetwarzanie rozdzielczości nie musi być prowadzone w sposób ciągły, lecz w czasie korzystania z wybranych formatów zobrazowania. Procesor 320 obrazu w obrazie jest pokazany bardziej szczegółowo na fig. 7. Do podstawowych elementów składowych procesora obrazu w obrazie należą: sekcja 322 przetwornika analogowo-cyfrowego, sekcja wejściowa 324, sekcja 326 szybkiego przełącznika (FSW) i magistrali, sekcja 328 synchronizacji i sterowania i sekcja 330 przetwornika cyfrowo-analogowego. Sekcję 328 synchronizacji i sterowania pokazano bardziej szczegółowo na fig. 14.

Procesor 320 obrazu w obrazie może mieć postać ulepszonej wersji bazowego układu scalonego CPIP. Bazowy układ scalony CPIP jest opisany dokładniej w publikacji „CTC 140 Picture in Picture (CPIP) Technical Training Manual dostępnej w Thomson Consumer Electronics Inc., Indianapolis, India. Istnieją możliwości uzyskania specjalnych cech i specjalnych efektów, które dalej zostaną zilustrowane. Podstawowy efekt specjalny polega na tym, ze w dużym obrazie znajdują się małe obrazy nałożone na jego fragment, tak jak pokazano to na fig. 1(c). Duży obraz i małe obrazy można uzyskiwać z tego samego sygnału wizyjnego, z różnych sygnałów wizyjnych i

167 644 można je wzajemnie wymieniać lub zastępować. Mówiąc ogólnie, sygnał foniczny jest przełączany tak, że zawsze jest zgodny z dużym obrazem. Mały obraz może być przesuwany w dowolne miejsce ekranu lub może być przełączany pomiędzy kilkoma wstępnie określonymi położeniami. Funkcja zmiennej ogniskowej (zoom) pozwala zwiększać i zmniejszać wymiary małego obrazu, na przykład do dowolnego z wielu wstępnie ustalonych wymiarów. W niektórych przypadkach, na przykład przy stosowaniu formatu zobrazowania pokazanego na fig. 1(d), obraz duży i mały mają w rzeczywistości te same wymiary.

W trybie wyświetlania jednego obrazu, na przykład pokazanego na fig. 1(b), 1(e) lub 1(f) użytkownik może wykorzystywać funkcję zmiennej ogniskowej w odniesieniu do jednego obrazu, na przykład krokowo począwszy od proporcji 1,0:1 do 5,0:1. Podczas pracy w trybie zmiennej ogniskowej, użytkownik może przeszukiwać lub analizować zawartość obrazu umożliwiając przesuwanie się obrazu na ekranie przez różne obszary. W każdym przypadku niezależnie od tego czy jest to mały czy duży obraz, czy też obraz oglądany w trybie zoom, obraz ten może być wyświetlany w postaci zamrożonej ramki (w formacie obrazu). Funkcja ta umożliwia stosowanie formatu strobowanego, charakteryzującego się tym, ze umożliwia powtórzenie na ekranie dziewięciu ostatnich ramek Częstotliwość powtarzania ramek może być zmieniana od trzynastu do zera ramek na sekundę.

Procesor obrazu w obrazie stosowany w telewizji szerokoekranowej według innego wynalazczego rozwiązania różni się od opisanej wyżej konfiguracji z bazowym układem scalonym CPIP. W przypadku, gdy bazowe układy CPIP były stosowane w telewizji z ekranem o proporcjach 16X9, bez wykorzystania układu usprawnienia wizji, ustawiane obrazy będą wykazywały zniekształcenia stosunku szerokości do wysokości obrazu, wynikające z efektywnego rozciągnięcia w poziomie (krotność 4/3) powstającego przy skanowaniu szerszego ekranu o proporcjach 16X9. Obiekty obrazu będą wydłużone w kierunku poziomym. W przypadku, gdy są wykorzystywane zewnętrzne układy usprawniające, nie występuje zniekształcenie stosunku szerokości do wysokości obrazu, lecz obraz nie wypełnia całego ekranu.

Istniejące procesory obrazu w obrazie, zbudowane w oparciu o bazowy układ scalony CPIP, w sposób podobny do stosowanego w konwencjonalnych telewizjach, działają w określony sposób, odznaczający się określonymi niepożądanymi konsekwencjami. Przychodzący sygnał wizyjny jest próbkowany przebiegiem zegarowym 640 H. związanym z sygnałem poziomej głównego źródła sygnału wizyjnego. Innymi słowami, dane przechowywane w pamięci video RAM, związane z układem scalonym CPIP nie są próbkowane, ortogonalnie względem sygnału wizyjnego przychodzącego ze źródła pomocniczego. Jest to fundamentalne ograniczenie sposobu synchronizacji pól opartego na wykorzystaniu bazowego układu CPIP. Nieortogonalny charakter częstotliwości próbkowania wejścia powoduje błędy skośności w próbkowanych danych. Ograniczenie wynika z zastosowania pamięci video RAM wykorzystywanej z układem scalonym CPIP, co wymusza stosowanie tego samego przebiegu zegarowego do pisania i czytania danych. W sytuacji, gdy wyświetlane są dane z pamięci video RAM, takiej jak video RAM 350, błędy skośności są widoczne w postaci przypadkowych wahań wzdłuż pionowych krawędzi obrazu i generalnie są uważane za bardzo niepożądane.

Procesor 320 obrazu w obrazie, zgodnie z wynalazczym rozwiązaniem i inaczej niż w przypadku stosowania bazowego układu scalonego CPIP, jest przystosowany do wykonywania asymetrycznej kompresji danych wizyjnych w jednym z wielu wybieralnych trybów zobrazowania. W tym trybie pracy obrazy są poddawane kompresji w stosunku 4:1 w kierunku poziomym i w stosunku 3:1 w kierunku pionowym. Ten asymetryczny tryb kompresji doprowadza proporcje odkształconego obrazu do stanu umożliwiającego zapisanie obrazu do pamięci video RAM. Obiekty znajdujące się na obrazach są „ściskane w kierunku poziomym. W przypadku, gdy te obrazy są odczytywane normalnie, jak na przykład w trybie skanowania kanału dla zobrazowania na ekranie o proporcjach formatu zobrazowania na ekranie o proporcjach formatu zobrazowania 16X9, pojawiające się obrazy są prawidłowe. Obraz wypełnia ekran i nie występuje odkształcenia proporcji szerokości do wysokości obrazu. Tryb asymetryczny kompresji w aspekcie tego wynalazku umożliwia wygenerowanie specjalnych formatów zobrazowania na ekranie o proporcjach 16X9 bez zewnętrznego układu usprawniającego.

167 644 19

Figura 14 przedstawia schemat blokowy sekcji 328 synchronizacji i sterowania procesora obrazu w obrazie, na przykład zmodyfikowaną wersję opisanego wyżej układu CPIP, zawierającego układ 328C przerzedzania do realizacji asymetrycznej kompresji jako jednego z wielu wybieralnych sposobów zobrazowania. Pozostałe sposoby zobrazowania umożliwiają uzyskiwanie obrazów pomocniczych o różnych wymiarach. Każdy z poziomych i pionowych układów przerzedzających ma licznik programowany na współczynnik kompresji uzyskany z tablicy wartości znajdującej się pod kontrolą mikroprocesora WSP μP 340. Zakresy wartości mogą wynosić 1:1,2:1, 3:1 i tak dalej. Współczynniki kompresji mogą być symetryczne lub asymetryczne, zależnie od wstępnego ustawienia tablicy. Sterowanie współczynnikami kompresji może być również realizowane przez całkowicie programowalne układy przerzedzające (deśimαtiom circuits) pracujące pod kontrolą mikroprocesora WSP /^1P340. Układ przerzedzający 328C jest pokazany dokładniej na fig. 15-fig. 18.

Figura 15 przedstawia schemat blokowy układu realizującego kompresję poziomą. W układzie wykorzystuje się układ przerzedzający utworzony z licznika 850 o nazwie MOD— N—CNTR1. Wartość numeryczna na wejściu N jest współczynnikiem N odchylania poziomego oznaczonym HOR_ N_AACTOR. Współczynnik N odchylania poziomego jest związany z wymiarem, do którego powinien być zredukowany obraz reprezentowany przez dane wizyjne sygnału pomocniczego, dla umożliwienia jego wyświetlania jako obrazu PIP lub POP i odpowiednio do tego określa również częstotliwość, z którą są próbkowane cząstkowo elementy obrazu w linii. Na wejście wartości obciążenia jest podawany wejściowy sygnał cyfrowy o wartości liczbowej 0. Na wyjściu RCO przeniesienia pulsacji występuje sygnał próbkowania - zezwolenia Ι^ιϊ odchylania poziomego. Na fig. 16 pokazano schemat blokowy układu realizującego kompresji w kierunku pionowym. Układ bazuje na układzie przerzedzającym utworzonym z licznika 858 o symbolu MOD—N—CNTR2. Wartość cyfrowa podawana na wejście N określa współczynnik N odchylania pionowego VERT_N_FACTOR. Wartość współczynnika N odchylania pionowego jest uzależniona od wymiarów, do których będzie zredukowany obraz reprezentowany przez dane wizyjne sygnału pomocniczego przy wyświetlaniu w trybie PIP lub POP, lecz w tym przypadku jest to wskaźnik określający liczbę li:nii wybierania poziomego wybranych do próbkowania cząstkowego. Wartość sygnału cyfrowego podawaną na wejście wartości obciążenia wyznaczają obliczenia numeryczne bazujące na współczynniku N odchylania pionowego. Wartość współczynnika N odchylania pionowego jest dodawana do 2, otrzymana wartość sumy jest dzielona przez 2, a wynik dzielenia jest bramkowany przez sygnał określający pole górne/dolne o symbolu TYP POLA GÓRNY/DOLNY dodany do 2. Na wyjściu licznika 858 uzyskiwany jest sygnał zezwolenia próbkowania odchylania pionowego.

Współczynnik N odchylania poziomego i pionowego są generowane w układzie 859 pokazanym na fig. 17. Sygnałem wejściowym jest sygnał N—FACTOR o wartości liczbowej zmieniającej się w zakresie od 0 do 7. Każda wartość współczynnika N odpowiada parze utworzonej przez poziomy i pionowy współczynnik kompresji, jak pokazano w tablicy na fig. 18. Wartości współczynnika N są dostarczane z mikroprocesora WSP /tP340. Układ 859 zawiera multipleksery 862 i 864 oraz układ 860 porównywania z wartością 6. Dla każdej wartości liczbowej współczynnika N różnej od 6, poziome i pionowe współczynniki kompresji są symetryczne, co wynika z „zerowych wartości sygnałów wejściowych multiplekserów. W przypadku, gdy wartość liczbowa współczynnika N wynosi 6, sygnały wejściowe multiplekserów o wartości 1 są przez bramki przekazywane na wyjścia. Te sygnały wejściowe dają w rezultacie asymetryczną kompresję 4:1 w kierunku poziomym i 3:1 w kierunku pinku wyom

Liczniki zastosowane do realizacji funkcji układów przerzedzających (przerywających) przedstawiono jako dscymatory cnłkowitohśzbows. Tym niemniej przetwarzanie jcs powinno być ograniczone do kompresji obrazów w przyrostach cnłkowϊtohczbowycC, przy założeniu, że współczynnik kompresji poziomej stanowi 4/3-krotność współczynnika kompresji pionowej. Kompresja asymetryczna rówmisż nie jsst ograniczona do zastosowań związanych z szerokim ekranem o proporcjach formatu zobrazowania 16X9. Jeżeli na przykład proporcje formatu zobrazowania wyniosą 2:1, to współczynnik kompresji poziomej będzie stanowił 3/2-krotność współczynnika kompresji pionowej.

167 644

Sterowanie wartościami współczynników kompresji może być również wykonywane przy pomocy w pełni programowalnych układów przerzedzających ogólnego zastosowania, pracujących pod kontrolą mikroprocesora WSP μΡ 340, jak pokazano na fig. 19(a) i 19(b). Współczynniki kompresji w kierunku poziomym są generowane przez układ pokazany na fig. 19(a), który ma węzeł sumujący 866, matrycę 868 zawierającą osiem branek typu OR (LUB) i zatrzask 870. Każde z wyjść ośmicbitowego wyjścia matrycy 868 znajduje się w stanie „wysokim HI po pojawieniu się sygnału H_RESERT. W przypadku, gdy sygnał H_JRESERT ma poziom „niski, sygnał wyjściowy matrycy 868 jest równy odpowiedniemu sygnałowi wejściowemu matrycy, który jest zarazem sygnałem wyjściowym węzła sumującego 866. Współczynniki kompresji pionowej są generowane w układzie pokazanym na fig. 19(b), zawierającym węzeł sumujący 872, multiplekser 874 i zatrzask 876. Przeniesienie na wejściu CI każdego układu jest przycinane do napięcia wyznaczonego przez stały wysoki poziom sygnału logicznego. Sygnał wyjściowy przeniesienia na wyjściu CO węzła sumującego spełnia funkcje odpowiedniego sygnału zezwolenia próbkowania. Sygnał na wejściu 1 multipleksera układu, pokazanego na fig. 19(b), jest przycinany do poziomu masy stanowiącego stały niski poziom logiczny. Wartości współczynników kompresji poziomej i pionowej mogą być uzyskiwane z mikroprocesora WSP pP 340.

Przy pracy na pełnym ekranie w trybie PIP, procesor obrazu w obrazie w połączeniu z oscylatorem 348 samowzbudnym może uzyskiwać sygnał wejściowy Y/C z dekodera, na przykład zadaptacyjnego liniowego filtra grzebieniowego, dekodować sygnał na składowe koloru Y, U, V i generować impulsy synchronizacji poziomej i pionowej. Te sygnały są przetwarzane w procesorze obrazu w obrazie dla różnych trybów pracy na pełnym ekranie, takich jak zmienna ogniskowa, „zamrożenie i wybieranie kanałowe. Podczas pracy w trybie wybierania kanałowego, na przykład sygnały synchronizacji poziomej i pionowej uzyskiwane z sekcji wejścia sygnałów wizyjnych, będą miały wiele nieciągłości, ponieważ próbkowane sygnały (z różnych kanałów) będą miały nie związane z nimi impulsy synchronizujące i będą przełączane w zauważalnie przypadkowych chwilach czasowych. Dlatego też sygnał zegara próbkującego (i zegar zapisu/odczytu pamięci video RAM) jest określany przez oscylator samowzbudny. W przypadku trybu „zamrożenia i zmiennej ogniskowej, zegar próbkujący będzie „przywiązany do przychodzącego sygnału wizyjnego synchronizacji poziomej, który w tych specjalnych przypadkach ma taką samą częstotliwość jak zegar zobrazowania.

Wracając ponownie do fig. 6 zauważmy, że analogowe sygnały wyjściowe Y, U, V i C_ SYNC (złożony sygnał synchronizacji) z procesora obrazu w obrazie mogą być przekodowane na składowe Y/C w układzie kodującym 366, działającym w połączeniu z oscylatorem 380 o częstotliwości

3,58 MHz i Ten sygnał Y/C—PIP_ENC może być doprowadzony do przełącznika Y/C (me pokazany), który zezwala, aby przekodowane składowe Y/C zostały zastąpione składowymi Y/C sygnału głównego. Od tego momentu, kodowane w trybie PIP sygnały Y, U, V i sygnały synchronizujące będą stanowiły podstawę synchronizacji poziomej i pionowej dla pozostałej części układów. Ten rodzaj pracy jest odpowiedni dla stosowania trybu zmiennej ogniskowej (zoom) dla zobrazowania PIP, opartego na wykorzystaniu interpolatora i układów FIFO w torze głównego.

Tryb wielokanałowy, na przykład pokazany na fig. 1(i) pozwala równocześnie wyświetlać dwadzieścia kanałów z wstępnie określonej listy wybierania w postaci dwunastu małych obrazów. Procesor obrazu w obrazie ma zegar wewnętrzny reagujący na sygnały oscylatora 348, o częstotliwości 3,58 MHz i sygnai pomocmczy eesi przekssztaccany z postaci analogowy na cyfrową i odpowiednio do wybranego specjalnego efektu jest ładowany do pamięci video RAM 350. W wykonaniu przedstawionym w podanej wyżej publikacji Technical Training Manual, skomplikowany efekt specjalny jest w procesorze obraz w obrazie przekształcany z powrotem do postaci analogowej zanim nastąpi jego połączenie z głównym sygnałem danych wizyjnych. Tym niemniej w opisywanych tutaj telewizjach szerokoekranowych, częściowo wskutek ograniczonej liczby możliwych do uzyskania różnych częstotliwości zegarowych, dane pomocnicze są wysyłane bezpośrednio z wyjścia pamięci 350 video RAM, bez ich dalszego przetwarzania w procesorze 320 obrazu w obrazie. Minimalizacja liczby sygnałów zegarowych korzystnie zmniejsza interferencJt częstotliwości radiowych w układach telewizyjnych.

167 644

Uzupełniając omawianie na fig. 7 zwróćmy uwagę na to, ze procesor 320 obrazu w obrazie ma sekcję 322 przetwarzania aaalogowo-cyfrkwjgk, sekcję wejścia 324, sekcję 326 szybkiego przełącznika FSW i sterowania magistralą, sekcją 328 synchronizacji i sterowania i sekcję 330 przetwarzania cyfrowo-analogowego. Generalnie procesor 320 obrazu w obrazie digitalizuje sygnał wizyjny na sygnał lumiaancji (Y) i na sygnały różnicowe koloru (U, V) wykonując próbkowanie cząstkowe i pamiętając jego wyniki w pamięci vidjo RAM o pojemności i megabitu, co już wyjaśniono wyżej. Pamięć video RAM 350 związana z procesorem 320 obrazu w obrazie ma pamięć o pojemności i megabit, która nie jest wystarczająca do zapamiętania pełnego obszaru danych wizyjnych z próbkami 8-mio bitowymi.

Pamięć o zwiększonej pojemności ma zwykle wyższą cenę i może wymagać bardziej złożonego układu zarządzania. Mniejsza liczba bitów w próbce kanału pomocniczego odzwierciedla zmniejszenie zdolności rozdzielczej kwantowania lub pasma przenoszenia w odniesieniu do sygnału głównego, który jest przetwarzany przez cały czas próbkami 8-mio bitowymi. To efektywne zmniejszenie pasma przenoszenia nie stanowi zwykle problemu w przypadku, gdy pomocniczy wyświetlany obraz jest relatywnie mały, lecz może być kłopotliwy wówczas, gdy podświetlany pomocniczy obraz jest większy, na przykład ma takie same wymiary jak główny wyświetlany obraz. W układzie 370 przetwarzania rozdzielczości można selektywnie realizować jedno lub większą liczbę rozwiązań umożliwiających podniesienie zdolności rozdzielczej kwantowania lub efektywnego pasma pomocniczego danych wizyjnych. Opracowano wiele metod redukcji i regeneracji danych, włączając w to na przykład kompresję par pikseli, roztrząsanie i skupianie. Układ skupiania praktycznie jest umieszczany za pamięcią vidjk RAM 350, na przykład w torze sygnału pomocniczego matrycy przełączającej, jak jest to niżej wyjaśnione dokładniej. Ponadto brane są pod uwagę różne sekwencje roztrząsania i skupiania obejmujące różne liczby bitów i różnie łączone pary pikseli zawierających różne liczby bitów. Dla uzyskania maksymalnej rozdzielczości wyświetlanego sygnału wizyjnego w każdym konkretnym formacie wyświetlanego obrazu mikroprocesor WSP pP może wybierać jedną z wielu procedur redukcji i odtwarzania danych. Układy przetwarzania rozdzielczości są omówione dokładniej przy rozpatrywaniu figur 56 - 70.

Różnicowe sygnały luminancsi i koloru są zapamiętywane w postaci sześciobitowych sygnałów 8:1:1 - Y, U, V, to znaczy każda składowa jest skwitowana do postaci próbek sześciobitowych. Wykorzystuje się osiem próbek lumiaaacji dla każdej pary próbek różnicy koloru. Procesor 320 obrazu w obrazie pracuje w taki sposób, że przychodzące dane wizyjne są próbkowane z częstotliwością 640fH związaną z przychodzącym sygnałem synchronizacji pomocniczego sygnału wizyjnego. W tym trybie pracy dane zapamiętywane w pamięci video RAM są próbkowane ortogonalnie. Do odczytywania danych z pamięci video RAM 350 procesora obrazu w obrazie wykorzystywany jest ten sam przebieg zegarowy 640fH związany z przychodzącym pomocniczym sygnałem wizyjnym. Tym niemniej nawet wówczas, gdy dane te są ortogonalnie próbkowane i pamiętane, a także mogą być ortogonalnie odczytywane, to nie jest możliwie ich ortogonalne wyświetlanie bezpośrednio z pamięci video RAM 350 wskutek asynchronicznego charakteru głównego i pomocniczego źródeł sygnałów wizyjnych. Synchroniczność źródła głównego i pomocniczych źródeł sygnałów wizyjnych można spodziewać się tylko wówczas, gdy wyświetlane sygnały pochodzą z tego samego źródła.

Dla zsynchronizowania kanału pomocniczego, to jest wyjścia danych z pamięci video RAM 350 z kanałem głównym wymagane jest kolejne przetwarzanie. Wracając ponownie do fig. 6 zauważmy, że dwa czterobitkwe przerzutni^ 352A i 352B są wykorzystywane do odtworzenia ośmiobitowych bloków danych z czterobitowego portu wyjściowego pamięci video RAM. Czterobitowe przerzutniki redukują również częstotliwość synchronizacji danych z 1280fH do 640fH.

Wyświetlanie obrazu i system odchylania są generalnie zsynchronizowane z głównym sygnałem wizyjnym. Jak wyjaśniono wyżej, główny sygnał wizyjan musi być przyspieszony (usprawniony) dla wypełnienia obrazem szerokiego ekranu.

Synchronizacja pionowa pomocniczego sygnału wizyjnego musi być zsynchronizowana z pierwszym sygnałem wizyjnym i z zobrazowaniem na ekranie. Pomocniczy sygnał wizyjny może być opóźniony o część lub o cały okres pola w pamięci pola, a następnie rozszerzony w pamięci linii. Krótko mówiąc, zsynchronizowanie danych pomocniczego sygnału wizyjnego z danymi głównego sygnału wizyjnego uzyskuje się wykorzystując pamięć RAM 350 jako pamięć pola oraz pamięć

167 644 liniowej 354 w postaci układu FIFO (pierwszy wszedł, pierwszy wyszedł) do rozszerzenia sygnału. Interpolator 359 toru sygnału pomocniczego może korygować przyspieszaniem w układzie FIFO 354. Pojemność układu FIFO wynosi 2048X8 bitów. WŚród problemów, które mogą wystąpić przy synchronizacji sygnału głównego z sygnałami pomocniczymi, mogą być kolizje odczytu/zapisu wskaźnika pomocniczego toru FIFO 354 z integralnością zarządzania przeplataniem. System synchronizacji pól, który pozwala uniknąć takich kolizji odczytu/zapisu wskaźnika i który zapewnia integralność przeplatania omówionego w powiązaniu z figurami 28-36.

Matryca przełączająca 300 jest wykorzystywana wspólnie przez procesory 30 i 31 szerokiego ekranu. Na fig. 8 pokazano schemat blokowy toru 304 sygnału głównego, toru 306 sygnału pomocniczego i toru 312 sygnału wyjściowego. Matryca przełączająca ma również układ 320 zegara/synchronizacji i dekoder 310 mikroprocesora WSPμΡ. Przewody wyjściowe danych i adresów dekodera 310 mikroprocesora WSP μΡ określane identyfikatorem WSP DATA są doprowadzane do każdego z głównych układów i zidentyfikowanych wyżej torów sygnałów, jak również do procesora 320 obrazu w obrazie i układu 370 przetwarzania rozdzielczości. Należy zdawać sobie sprawę z tego, że obecność lub brak określonych układów lub tez definiowanie ich jako elementów składowych matrycy przełączającej jest przede wszystkim sprawą dogodnego wyjaśnienia wynalazczych rozwiązań.

Matryca przełączająca jest odpowiedzialna za rozszerzanie, kompresję i obcinanie danych wizyjnych głównego kanału wizyjnego i jeżeli jest to niezbędne, również za realizację różnych formatów zobrazowania na ekranie. Składowa luminancji Y_MN jest zapamiętywana w pamięci liniowej 356 typu FIFO (pierwszy wszedł, pierwszy wyszedł) przez odcinek czasowy zależny od rodzaju interpolacji składowej luminancji. Składowe złożonego sygnału chrominancji U/V_MN są pamiętane w układzie FIFO 358. Składowe luminancji i chrominancji sygnału pomocniczego

Y_PIP, U_PIP i V_PIP są uzyskiwane w demultiplekserze 355. Jeżeli jest to potrzebne, to w układzie 357jest przeprowadzone przetwarzanie rozdzielczości składowej luminancji, która w razie konieczności jest rozszerzana przez interpolator 359 generujący sygnał wyjściowy Y-_AUX.

W niektórych przypadkach obraz pomocniczy może mieć taką samą wielkość jak obraz sygnału głównego, jak pokazano to na przykład na fig. 1(d). Ograniczenia pamięci związane z procesorem obrazu w obrazie i pamięcią video RAM 350 pozwalają uzyskać niewystarczającą liczbę punktów danych lub pikseli do wypełnienia tak dużego obszaru zobrazowania. W tych warunkach może być zastosowany układ 357 przetwarzania rozdzielczości umożliwiający odtworzenie pikseli w pomocniczym sygnale wizyjnym dla zastąpienia pikseli utraconych podczas kompresji lub redukcji danych. Przetwarzanie rozdzielczości może przebiegać podobnie do przetwarzania rozdzielczości realizowanego w układzie 370 pokazanym na fig. 6. Przykładowo układ 370 może być układem roztrząsającym, a układ 357 układem skupiającym.

Interpolacja sygnału pomocniczego może być wykonywana w torze 306 sygnału pomocniczego przedstawionym dokładniej na fig. 12. Pokazany na fig. 6 układ PIP 301 manipuluje sześciobitową Y, U, V 8:1:1 pamięcią pola, pamięcią video RAM 350, co ma na celu zapamiętanie przychodzących danych wizyjnych. W wielu komórkach pamięci video RAM 350 są przechowywane dwa pola danych wizyjnych. W każdej komórce pamięci znajduje się osiem bitów danych. W każdej komórce ośmiobitowej znajduje się osiem bitów danych. W każdej komórce ośmiobitowej przechowywana jest sześciobitowa próbka Y luminancji (próbkowanie z częstotliwością 640fH) i dwa inne bity informacji. W tych dwu innych bitach są przechowywane dane szybkiego przełączania (FSW_DAT) lub część próbki U lub V (próbkowanie z częstotliwością 80fH). Wartości

FSW_DAT określają typ pola zapisanego do pamięci video RAM w sposób następujący:

FSW_DAT = 0: Brak obrazu;

FSW__DAT = 1: Górne (nieparzyste) pole;

FSW—DAT = 2: Donnę (parzyste) pok.

Pola zajmują obszary adresowe pamięci video RAM, których granice są określone przez adresy poziome i pionowe, jak ilustruje to wykres rozmieszczenia pól w pamięci na fig. 37. Granica jest określana przy pomocy tych adresów, w wyniku zmiany wartości bitu danych szybkiego

167 644 przełączania z wartości określającej brak obrazu na wartość określającą rzeczywiste pole i odwrotnie. Tz przełączenia danych szybkiego przełączania określają obwód wprowadzania PIP, co nazywane jest również pudełkiem PIP lub nakładką PIP. Powinno być zrozumiałe, że proporcje szerokości do wysokości obiektów przedstawionych na obrazie PIP mogą być sterowane niezależnie od proporcji formatu zobrazowania pudełka lub nakładki PIP, przykładowo 4X3 lub 16X9. Położenie nakładki PIP nn zkpanle będzie zareelonz przez adres początkowy wskaźnika odczytu pamięci yideo RAM przez stąpcie próbkowania każdego pola sygnału głównego. Ponieważ w pamięci video RAM 350 istnieją dwa pola ppzzchpwywαnyah danych, a cała pamięć vidzz RAM 350 jest odczytywana w parzsie wyświetlania, to oba pola są odczytywane podczas skanowania obrazu. Układ PIP 301 oareela, które pole będzie odczytane z pamięci w celu jego zobrazowania przy wykorzystaniu danych szybkiego przełączania i położenia początkowego wskaźnika odczytu. Może wydawać się logiczne, ze w przypadku, gdy obraz związany z głównym źródłem sygnału jest wyświetlany w górnym polu obrazu głównego, to część pamięci video RAM, odpowiadająca górnemu polu obrazu pomocniczego będzie odczytywana z pamięci vidzo RAM, przekształcana do postaci analogowej i wyświetlana.

To będzie funkcjonowało poprawie dla około połowy możliwych zależności fazowych pomiędzy głównym i oompcmazym źródłami sygnałów wizyjnych. Problem wynika stąd, ze odczyt pamięci videp RAM jest zawsze szybszy od zapisu do pamięci video RAM obrazów poddanych kompresji w trybie PIP. Wskaźnik odczytu pamięci może „dogonić wskaźnik zapisu w przypadku, gdy pola takiego samego typu były zapisywane i odczytywane w tym samym czasie. To w rezultacie stwarza 50% szansę na wystąpienie nieciągłości ruchu w niektórych miejscach małego obrazu. W związku z tym, nby pokonać problem nieciągłości puchu, układ PIP zawsze odczytuje pole przeciwstawnego typu do zapisywanego. Jeżeli typ zapisywanego pola jest przeciwstawny do typu pola wyświetlanego, to pole parzyste przechowywane w pamięci vldez RAM jest negowane w rezultacie pominięcia górnej linii pola podczas odczytywania pola z pamięci. W pezultnalz w małym obrazie utrzymywane jest prawidłowe przeplatanie bez efektów nieciągłości ruchu. Końcowy wynik takiej synchronizacji pól polega na tym, że układ scalony CPIP wytwarza sygnał nazywany PIP—FSW. Jest to sygnał nakładkowy, który układ PIP dostarcza do przełącznika analogowego przełączanego pomiędzy sygnałami Y/C (lumiaaacjl i modulowanej chrominancji) kanału głównego i pomocniczego.

Dane wejściowe pomocniczego sygnału wizyjnego są próbkowane z częstotliwością 640H i zapamiętywane w pamięci vidzo RAM 350. Dane oompcinazz odczytywane z pamięci video

RAM 350 mają oznaczenie VRAM_OUT. Ukłnd PIP 301 może również amaieasaać oomoaaiazy obraz o jednakowe anłkowlaollazbowe współczynniki w pionie i w poziomie, n także w sposób asymetryczny. Odwołując się ponownie do fig. 12 można stwierdzić, że dane kanału pomocniczego są buforowane i synchronizowane z cyfrowym sygnałem wizyjnym kanału głównego przy pomocy cztePoblapwycC zatrzasków 352A i 352B, pomocniczego układu FIFO 354, zegara 369 i układu synchronizującego 371. Demultiplekser 355 rozdziela dane VRAM_OUT nn składowe Y (luminancjn), U, V (składowe koloru) i FSW_DAT (dane szybkiego przełączania). Dane FSW_DAT wskazują, jakiego typu pole zostało wpisane do pamięci videp RAM. Sygnał PIP_FSW jest odbierany bezpośrednio z układu PIP i podawany na układ sterowania wyjściem. Tu jest podejmowana decyzja o tym, które z pól odczytanych z pamięci video RAM będzie wyświetlane. Wreszcie wybierane są dane składowych sygnału wizyjnego kanału pomocniczego w celu wysłania ich na ekran przez pokazane na fig. 8 tpZawyaśaiowz multiplzaszpy 315, 317 i 319. Nakładanie małego obrazu PIP przy pomocy przełącznika analogowego na interfejs złożonego sygnału Y/C, co jest realizowane praktycznie przez układ scalony CPIP, może być zastąpione cyfrowym nakładaniem obrazu PIP penliaowanym przez mikroprocesor WSP pP 340. Tym niemniej jnk wyjaśniono niżej, sygnał stepujący PIP_FSW jest wykorzystywany do sterowania nakładaniem cyfrowym łącznie z sygnałem FSW_DAT.

Kanał pomocniczy jest próbkowany z częstotliwością 640fH, podczas gdy kanał główny jest próbkowany z częstotliwością 1024fH. Układ FIFO 354 (2048 X 8 ) Zazatu pomaaniczeoo ρ^^ζtałca częstotliwość podawania danych z częstotliwości próbkowania kanału ppmocmczzgp na częstotliwość zegara kanału głównego. Podczas tego procesu sygnał wizyjny jest poddawany kompresji określonej współczynnikiem 8/5 (1024/640). Jest to więcej niż kompresja 4/3 niezbędna

167 644 do poprawnego zobrazowania sygnału kanału pomocniczego. Dlatego tez sygnał kanału pomocniczego musi być rozszerzony przy pomocy interpolatora do prawidłowego zobrazowania małego obrazu o proporcjach 4X3. Wymagana wielkość rozszerzenia realizowanego przez interpolator wynosi 5/6. Współczynnik rozszerzenia X jest określony w sposób następujący:

X = (640/1024) · (4/3) = 5/6

Zatem niezależnie od tego jak mały jest obraz zmniejszany przez procesor PIP, mały obraz może być prawidłowo wyświetlany na ekranie w formacie 4X3 wówczas, gdy interpolator 359 jest ustawiony na rozszerzenie 5/6 (5 próbek wchodzących, 6 próbek wychodzących).

Dane PIP_FSW nie dają możliwości uzyskania wystarczającego dobrego sposobu określania, które z pól CPIP VRAM powinno być wyświetlane, ponieważ dane wizyjne PIP są odwzorowywane w rastrze poziomym dla uzyskania prawidłowego stosunku szerokości do wysokości obrazu PIP. Chociaż mały obraz PIP ma zapewnione prawidłowe przeplatanie, to obszar nakładania obrazu PIP generalnie będzie miał zły wymiar poziomy. Jedyny przypadek, w którym wymiar nakładki PIP będzie prawidłowy występuje przy zastosowaniu interpolatora 359 z rozszerzeniem 5/8, co w rezultacie daje mały obraz 16X9. Przy wszystkich innych wartościach rozszerzeń interpolatora nakładkowe pudełko zachowuje proporcje 16X9, natomiast zmieniać się będzie wymiar poziomy wprowadzanego obrazu. Sygnał PIP_FSW jest pozbawiony informacji dotyczącej prawidłowego wymiaru poziomego nakładki PIP. Dane z pamięci video RAM są odczytywane wcześniej niż układ PIP zakończy realizację algorytmu synchronizacji. Tak więc dane szybkiego przełączania FSW—DAT wbudowane w strumień danych VRAM_OUT pamięci video RAM określają typ pola wpisany do pamięci video RAM. Dane składowe (Y, U, V) sygnału wizyjnego z pamięci video RAM były korygowane pod względem nieciągłości ruchu i prawidłowego przeplatania, lecz sygnał FSW_DAT nie był modyfikowany.

Zgodnie z wynalazczym rozwiązaniem, nakładkowe pudełko PIP ma poprawny wymiar, gdyż informacja FSW_DAT jest rozszerzana i interpolowana łącznie z danymi składowymi wizyjnych (Y, U, V). Sygnał FSW_DAT zawiera prawidłowe wymiary nakładanego obszaru, jednak nie wskazuje, które pole jest właściwym polem do wyświetlania. Sygnały PIP_FSW i FSW_DAT mogą być wykorzystane łącznie do rozwiązywania problemu zarządzania integralnością przeplatania i prawidłowym wymiarem nakładki. Podczas normalnej pracy mikroukład CPIP może być wykorzystywany w odbiornikach telewizyjnych formatu 4X3, a rozmieszczenie pól w pamięci video RAM jest dowolne. Pola mogą być ustawiane w linii pionowej, poziomej lub nie ustawiane wogóle. Dla uzyskania kompatybilności pracy procesora szerokiego ekranu i mikroukładu CPIP jest niezbędne, aby położenia pól nie były zapamiętywane wzdłuż tych samych linii pionowych. Mówiąc innymi słowami, pola PIP nie powinny być programowane w taki sposób, aby te same adresy pionowe były wykorzystywane dla pól umieszczanych zarówno na górze jak i na dole. Ze względu na programowanie jest jednak wygodnie, aby pola PIP pamiętane w pamięci video RAM 350 były rozmieszczane wzdłuż linii pionowej, to jest tak, jak pokazano na fig. 37.

Sygnał PIP_OVL wymusza, aby układ 321 sterowania wyjściem wyświetlał dodatkowe dane wówczas, gdy sygnał ten jest aktywny, to jest ma wartość logiczną HI. Na fig. 38 pokazano schemat blokowy układu generującego sygnał PIP_OVL. Układ 680 ma przerzutnik 682 typu J-K, którego wyjście Q jest jednym z wejść multipleksera 688. Wyjście multipleksera 688 jest dołączone do wejścia przerzutnika 684 typuD, którego wyjście Q stanowi drugie wejście multipleksera 688 i jedno z wejść bramki 690 typu AND. Sygnały PIP._FSW i SOL (start liHii) są podawane odpowiednio na wejścia J i K przerzutnika 682. Sygnałami wejściowymi bramki 686 typu exclusive OR (wykluczające LUB) są dwa bity danych szybkiego przełączania FSW—DAT0 i FSW—DAT1. Wartości (1,0) i (0,1), które są logicznie wykluczającymi się sygnałami wejściowymi wskazują poprawne pole, odpowiednio parzyste i nieparzyste. Wartości (0,0) i (1,1), które nie są wartościami logicznie wyłączającymi się wskazują na niepoprawne dane wizyjne. Przejście od wartości (0,1) lub (1,0) do (0,0) lub (1,1) lub vice versa wskazuje na przejście graniczne definiujące nakładkę lub pudełko PIP. Wyjście bramki 686 typu exclusive OR jest dołączone do drugiego wejścia bramki 690 typu AND. Trzecim sygnałem wejściowym bramki 690 typu AND jest sygnałem RD_EN_AX, który jest sygnałem zezwolenia czytania pomocniczego układu FIFO 354. Na wyjściu bramki 690 typu AND uzyskiwany jest sygnał PIP_OVL. Układ 680 wprowadza opóźnienie o jedną linię (linię

167 644 pola) od chwili gdy sygnał PIP_FSW staje się aktywny do rzeczywistego udostępnienia obszaru nakładki. Jest to uwzględnione w torze danych wizyjnych, gdyż układ FIFO 354 również wprowadza opóźnienie o jedną linię pola dla danych sygnału wizyjnego aktualnie wyświetlanego obrazu PIP. Zatem nakładka PIP jest wpisywana dokładnie w dane wizyjne, chociaż może występować z opóźnieniem o jedną linię pola w odniesieniu do zaprogramowanej przez układ PIP. Sygnał RD—EN—AX zezwala na nałożenie obrazu PIP tylko wówczas, gdy z układu FIFO 354 zostały odczytane prawidłowe dane pomocnicze układu FIFO.

Jest to konieczne z tego względu, ze dane z układu FIFO mogą być zatrzymywane po zakończeniu odczytu. To może zmuszać układy logiczne nakładki PIP do stwierdzenia, ze nakładka PIP jest aktywna poza prawidłowymi danymi PIP. Zezwalanie wykonania nakładki PIP przy pomocy sygnału RD_EN_AX gwarantuje poprawność danych PIP. Zgodnie z wynalazczym rozwiązaniem, nakładka lub pudełko pomocniczego sygnału wizyjnego małego obrazka jest lokowane i wymiarowane prawidłowo, niezależnie od tego jak pomocniczy sygnał wizyjny był rozciągany, interpolowany lub poddawany kompresji. Rozwiązanie funkcjonuje poprawnie w przypadku źródeł sygnałów wizyjnych małych obrazków o formatach od 4X 3 . 16X9 .a także w przypadku wielu innych formatów.

Składowe chrominancji U_PIP i V_PIP są opóźniane przez układ 367 o odcinek czasowy zależny od rodzaju interpolacji składowej, a w rezultacie generowane są sygnały wyjściowe

U_AUX i V_AUX. Odpowiednie składowe Y, U, V sygnału głównego i sygnałów pomocniczych są łączone w odpowiednich multiplekserach 315,317 i 319 w torze 312 sygnału wyjściowego, metodą polegającą na sterowaniu sygnałów zezwolenia czytania układów FIFO 354, 356 i 358. Multipleksery 315, 317 i 319 reagują na sygnały przychodzącym z układu 321 sterowania multiplekserem wyjściowym. Układ 321 sterowania multiplekserem wyjściowym jest z kolei sterowany sygnałem zegarowym CLK, sygnałem SOL startu linii, sygnałem H_COUNT, sygnałem zerowania wygaszania pionowego i sygnałem wyjściowym szybkiego przełącznika sygnałów z procesora obrazu w obrazie i mikroprocesora WSPj/P340. Multipleksowane składowe luminancji i chrominancji

Y_MX, U_MX i V_MX są dostarczane do odpowiednich przetworników cyfrowo-analogowych

360, 362 i 364. Za przetwornikami cyfrowo-analogowymi znajdują się pokazane na fig. 6 filtry dwuprzepustowe, odpowiednio 361, 363 i 365. Mikroprocesor WSP j/P340 steruje realizacją różnych funkcji procesora obrazu w obrazie, matrycy przełączającej i układu redukcji danych. Mikroprocesor WSP pP340 odbiera sygnały z mikroprocesora TV j/P216 dołączonego do niego przez magistralę szeregową. Magistrala szeregowa może być wykonana w postaci pokazanego łącza czteroprzewodowego zawierającego linię danych, sygnałów zegarowych, sygnałów zezwolenia i sygnałów zerowania. Mikroprocesor WSP/P 340 komunikuje się z różnymi układami i matrycą przełączającą przez dekoder 310 mikroprocesora WSP j/P.

Dla uniknięcia zniekształcenia stosunku szerokości do wysokości wyświetlanego obrazu w jednym przypadku konieczne jest przeprowadzenie kompresji sygnału wizyjnego 4X3 NTSC z współczynnikiem 4/3. W innym przypadku sygnał wizyjny może być rozszerzony dla wykonania operacji rozszerzania lub zmiennej ogniskowej (zoom) w kierunku poziomym, której towarzyszy zwykle taka sama operacja w kierunku pionowym. Operacje rozszerzania w kierunku poziomym do 33% mogą być przeprowadzone przez redukcję kompresji do wartości mniejszej od 4/3. Ponieważ szerokość pasma luminancji sygnału wizyjnego dla zegara 1024fH, które w przypadku formatu S-VHS zajmuje dużą część pola leżącego poza zagięciem krzywej Nyquista przez 5,5 MHz . to do przeliczenia przychodzących sygnałów wizyjnych na nowe pozycje pikseli stosuje się interpolator próbki.

Jak pokazano na fig. 8, dane luminancji Y_MN są przekazywane przez interpolator 337 umieszczony w głównym torze 304 sygnału, który przelicza wartości próbek na podstawie danych o kompresji lub rozszerzeniu sygnału wizyjnego. Przełączniki lub selektory torowe 323 i 331 są przeznaczone do odwrócenia topologii toru 304 sygnału głównego pod względem relatywnych położeń układu FIFO 356 i interpolatora 337. Konkretnie przełączniki te powodują, że interpolator 337 poprzedza układ FIFO 356, co jest wymagane dla kompresji lub powodują, ze układ FIFO 356 poprzedza interpolator 337, co jest wymagane przy rozszerzaniu. Przełączniki 323 i 331 reagują na sygnały układu 335 sterowania torem, który z kolei jest sterowany przez mikroprocesor WSP jrP 340. Należy pamiętać o tym, że podczas pracy w trybie małego obrazu pomocniczy sygnał

167 644 wizyjny podlega kompresji dla umożliwienia jego zapamiętania w pamięci video RAM 350 i w praktyce potrzebne jest tylko rozszerzania. Stosownie do tego, w torze sygnału pomocniczego nie jest wymagane przełączanie podobnego typu

Tor sygnału głównego pokazano z bardziej szczegółowymi detalami na fig. 11(a). Przełącznik 323 jest wykonany z dwu multiplekserów 325 i 327.

Rolę przełącznika 331 pełni multiplekser 333. Te trzy multipleksery są sterowane przez układ 335 sterowania torem, który z kolei jest pobudzany przez mikroprocesor WSP μΡ 340. Układ 339 taktowania/synchronizacji poziomej generuje sygnały taktujące sterujące zapisem i odczytem układów FIFO, jak również przerzutnikiem 347 i 351 oraz multiplekserem 353. Układ 320 zegara/synchronizacji generuje sygnał zegarowy CLK i sygnał SOL startu linii. Układ 369 sterowania przetwarzaniem analogowo-cyfrowym reaguje na sygnały Y_MN z mikroprocesora WSP μΡ 340 i najbardziej znaczący bit sygnału UV_MN.

Układ 349 sterowania interpolacją generuje wartości (K) pośrednich położeń pikseli, informację (C) o obciążeniu filtru kompensacyjnego interpolatora i informację CGY bramkowania zegara dla składowej luminancji i CGUV dla składowej koloru. Jest to informacja bramkowania zegara, która przerywa (przerzedza) lub powtarza dane z układu FIFO dla umożliwienia, aby próbki nie były zapisywane w niektórych cyklach zegarowych w celu uzyskania kompresji lub aby niektóre próbki były odczytywane wielokrotnie dla uzyskania rozszerzenia.

Taką kompresję pokazano na fig. 11(b). Linia LUMA_RAMP reprezentuje dane narastającego sygnału wizyjnego luminancji zapisywane do FIFO. Sygnał WR_EN_MN—Y ma aktywny poziom wysoki, to znaczy, ze wysoki poziom tego sygnału powoduje wpisywanie danych do układu FIFO. Zapis każdej czwartej próbki do układu FIFO jest zabroniony. Ząbkowana linia LUMA—RAMP—OUT reprezentuje dane narastającego sygnału luminancji w takiej postaci, w jakiej byłyby one odczytywane z układu FIFO, gdyby nie były wczaśniej interpolowane. Zauważmy, że średnie nachylenie narastającej krzywej luminancji odczytywanej z FIFO jest o 33% większe od nachylenia wejściowego sygnału narastającego. Zauważmy również, że wymagany czas aktywnego odczytywania wartości narastającego sygnału jest o 33% krótszy od wymaganego czasu zapisu tych danych To wyznacza współczynnik kompresji 4/3. Interpolator 337 ma za zadanie przeliczać próbki luminancji zapisywane do FIFO w taki sposób, aby dane odczytywane z FIFO były raczej wygładzone niż ząbkowane.

Rozszerzenia mogą być wykonywane dokładnie odwrotnie do kompresji. W przypadku kompresji z sygnałem zezwolenia zapisu jest związana informacja bramkowania zegara w postaci impulsów zakazu. Dla rozszerzenia danych informacja bramkowania zegara jest doprowadzana do sygnału zezwolenia odczytu. To spowoduje przerwanie odczytywania danych z układu FIFO 356, zgodnie z ilustracją na fig. 11(c). Linia LUMA_RAMP_IN reprezentuje dane przed ich zapisaniem do układu FIFO 356, a ząbkowana linia LUMA_RAMP_OUT odzwierciedla dane odczytywane z układu FIFO 356. W tym przypadku interpolator umieszczony za układem FIFO 356 ma za zadanie przeliczać próbkowane dane z wartości „ząbkowanych na wygładzone po rozszerzeniu. W przypadku rozszerzania dane muszą być przerywane podczas ich odczytywania z układu FIFO 356 i w czasie ich zegarowego taktowania przez interpolator 337. Na tym polega różnica w odniesieniu do kompresji, podczas której dane są w sposób ciągły przekazywane synchronicznie z impulsami zegarowymi przez interpolator 337. W obu przypadkach, zarówno przy kompresji jak i rozszerzaniu operacje bramkowania zegarowego mogą być łatwo wykonywane w sposób synchroniczny, to jest zdarzenia, następują w momentach pojawiania się przednich zboczy impulsów zegara systemowego o częstotliwości 1024fH.

Taka topologia układu interpolacji sygnału luminancji ma szereg zalet. Operacje bramkowania zegara, szczególnie przerzedzanie danych i powtarzanie danych mogą być wykonywane synchronicznie. Jeżeli do wzajemnej zmiany położeń interpolatora i układu FIFO nie jest wykorzystywane rozwiązanie z przełączalną topologią danych wizyjnych, to zegary zapisu i odczytu muszą być podwójnie taktowane dla uzyskania przerw lub powtórzenia danych. Określenie „podwójnie taktowane oznacza, ze w jednym cyklu zegarowym do układu FIFO muszą być wpisane lub odczytane z tego układu dwie dane. W rezultacie otrzymany układ nie może pracować synchronicznie z zegarem systemowym, ponieważ częstotliwość zegarowa zapisu lub odczytu musi być dwukrotnie wyższa od częstotliwości zegara systemowego. Ponadto przełączalna topologia poz167 644 wala wykonać zarówno kompresję jak i rozszerzenie sygnału przy pomocy tylko jednego interpolatora c jednego układu FIFO. W przypadku, gdy nis są stosowane opisani tu urządzenia do przełączania sygnałów wizyjnych, to rozwiązań wymagających podwójnego taktowania możma uniknąć tylko przy zastosowaniu dwóch układów FIFO, umożliwiających realizowanie funkcji zarówno kompresji jak i rozszerzenia. W takim rozwiązaniu jedsn układ FIFO dla rozszerzania powinien być umieszczony przed interpolatorem, a układ FIFO do kompresji powinien być umieszczony za interpolatorem.

Jeden z warunków poprawnego działania układu polega na tym, zs liczba próbek danych wpisywanych do układu FIFO dla każdej linii odchylania poziomego powinna być dokładnie równa liczbie próbek odczytywanych z układu FIFO dla tej linii. Jeżeli liczba próbsk wpisywanych do układu FIFO nis jest identyczna z liczbą próbek odczytywaną z tsgo układu, to obraz z kanału głównego będzie poważnie pochylony wskutek precesji wskaźnika kolejnych limcc przy czytaniu lub zapisce. To wymaganie wynika stąd, ze układy FIFO kanału głównego są dla każdego pola zerowane tylko jsdsn raz. Początkowo wskaźnik zapisu jest zsrowamy bezpośrednio po impulsie głównego sygnału synchronizacji pionowej, a następnie po upływie jednej limii od zerowania wskaźnika czytania.

W związku z tym, że mają miejsce zarówno rozszerzenia jak i kompresje danych wizyjnych, to dla przesunięcia wskaźników czytania i zapisu o taką samą liczbę miejsc możs być wymagana różna liczba cykli zegarowych. Dla spełnienia warunku, aby niezależnie od trybu pracy liczba wpisywanych próbek danych była zawsze równa liczbie odczytywanych próbek danych, wykorzystano trzy wartości odczytane z rejestrów i dwa sygnały sterujące, na podstawie których są generowane sygnały zezwolsnia czytania i zapisu z układu FIFO: głównego Y i UV. Dwie wartości rejestrowani

WR_BEG_MN i RD_BEG_MN dostarczane z mikroprocesora WSP pP 340 wraz z odczytem liczby pikseli Ι^ϊϊ poziomej H_COUNT określają położenie wewnątrz przedziału linii poziomej, w którym rozpoczyna się odczyt i zapis. Wartość H_ COUNT stanowi odczyt dziesięciobitowego licznika używanego do określenia położeń pikseli wewnątrz przedziału Ι^Ιι. Licznik jsst zerowany sygnałem SOL startu linii. Sygnał SOL jsst impulsem o szerokości jednego impulsu zegarowego, wykorzystywanym do ustawiania stanu zerowego licznika H_COUNT na początku każdej lmii. Impuls SOL nominalnie jest zsynchronizowany czasowo z tylnym zboczem składowej synchronizacji poziomej.

Odczytana z rejestru trzecia wartość DŁUGOŚĆ jsst wykorzystywana do ładowania ośmiu najbardziej znaczących bitów licznika dzilsięciobitowleo dla określenia liczby próbsk danych, które zostały aktualnie zapisane do układu FIFO lub odczytane z układu FIFO. Bity odczytanej z rejestru wartości są negatywni, a do dwu najmniej znaczących bitów są wpisywane wartości logiczni HI, co daje w rezultacie—DŁUGOŚĆ-1. Symbol „—“ poprzedzający nazwę sygnału oznacza negację logiczną. Zatem gdy nastąpi przepełnienie licznika, to jest gdy sygnał wyjściowy przlmilsilmia szeregowego przyjmuje poziom HI, jest to równoznaczne z zapisaniem lub odczytaniem żądanej liczby próbek. Aktualna liczba zapisanych lub odczytanych pikseli wynosi DŁUGOŚĆ X 4, gdyż rsjsstr jsst ładowany do ośmiu najbardziej znaczących licznika. Wynik bramkowania zegara jest uwzlędrnony przy bramkowaniu sygnału zezwolenia licznika. W ten sposób sygnał zezwolenia licznika może być wykorzystany jako sygnał zezwolenia dla układ FIFO dając równocześnie gwarancję, zs liczba zapisanych lub odczytanych próbsk wynosi zawsze DŁUGOŚĆ X 4 niezależnie od trybu pracy.

Na figurze 11(d) pokazano jeden z trzech identycznych układów wykorzystywanych do generowania sygnałów zezwolenia pisania i czytania układów FIFO dla składowych Y i UV, oznaczonych identyfikatorami WR_EN_FIFO (przypadek 1), WR_EN—FIFO—UV (przypadek 2), RD_EN_FIFO—Y i RD_EN—FIFO—UV. W przypadku rozszerzania można dowieść, że sygnały RD_EN—FIFO_Y i RD_EN_FIFO_UV mogą być identyczne, w związku z czym można je określać jednym identyfikatorem RD EN_FIFO Y_UV (przypadek 3). Działanie układu 1100 zostanie wyjaśnione najpierw dla przypadku 1. W komparatorze 1102 układu 1100 sygnał WR_BEG_MN jest porównywany z ośmioma najbardziej znaczącymi bitami odczytu

H_ .COUNT. Wartość H_COUNT stanowi odczyt licznika dziesięciobitowego wykorzystywany do określenia położenia piksela w przedziale Ι^ϊϊ. Licznik jest zerowany sygnałem SOL startu linii. Sygnał SOL jest impulsem o szerokości jednego impulsu zegarowego, wykorzystywanym do ustawienia startu zerowego licznika H_COUNT na początku każdej lmii. Impuls SOL nominalnie jsst zsynchronizowany czasowo z tylnym zboczem składowej synchronizacji poziomej.

167 644

Sygnał wyjściowy komparatora 1102 jest opóźniony przez układ 1116 w bramce NAND110-41 jest porównywany ze swoją zanegowaną lecz nie opóźnioną wartością. Sygnał wyjściowy bramki NAND 1104 jest sygnałem o aktywnym poziomie niskim (LO) i szerokości jednego impulsu zegarowego, który jako impuls ładowania LDn jest podawany na wejście dziesitciobltowego licznika 1106. Sygnał LDn jest wykorzystywany do ładowania dzlesięclobltcwegc licznika długości typu FIFO przy pomocy przedniego zbocza zegara systemowego. Wartości poszczególnych bitów sygnału DŁUGOŚĆ są negowane przez zespół inwerterów 1110. Wartość DŁUGOŚĆ jest ładowana do ośmiu najbardziej znaczących bitów licznika dziesitclcbitowego i służy do określania liczby próbek danych, które zostały aktualnie wpisane do układu FIFO. Sygnały wyjściowe zespołu inwerterów 1110 są podawane na wejścia ładowania najbardziej znaczących bitów licznika 1106. Dwa najmniej znaczące bity są utrzymywane na poziomie logicznym HI.

W efekcie załadowana zostaje wartość_DŁUGOŚĆ-1. Dla wprowadzenia korekty związanej z końcówką -1 sygnału_DŁUGOŚĆ-1 licznik 1106 jest zatrzymywany przy pomocy wyjściowego sygnału RCO szeregowego przeniesienia, który pojawia się o jeden cykl zegarowy wcześniej niż licznik 1106 osiągnie stan zerowy. Informacja bramkowania zegara jest podawana na jedno, a wyjściowy sygnał RCO szeregowego przeniesienia na drugie wejście układu NOR 1112. Ten sam sygnał zezwolenia jest negowany w bramce 1116 i jest wykorzystywany jako sygnał zezwolenia układu FIFO. Sygnał zezwolenia odblokowuje zatem pamięć FIFO i licznik w dokładnie taki sam sposób zapewniając wpisanie prawidłowej liczby próbek. W przypadku 2 sygnał WR_BEG_MN jest porównywany także z H_COUNT. Tym niemniej sygnał CGUW^WR jest wykorzystywany do wygenerowania sygnału WR_EN_FIFO_UV jako sygnału wyjściowego. W przypadku 3 sygnał RD_BEG_MN jest porównywany z H_COUNT, a sygnał CGY_RD jest wykorzystywany do wygenerowania sygnału RD_EN_FIFO_Y_UV jako sygnału wyjściowego.

Przetwarzanie składowej chrominancji sygnału wizyjnego głównego kanału może być realizowane przez większą od jedności liczbę wynalazczych rozwiązań. Jedno z alternatywnych rozwiązań topologicznych pokazano na fig. 8 i fig. 11(a) i omówiono w powiązaniu z fig. 52-55. Inną topologię układu przetwarzania chrominancji sygnału wizyjnego głównego kanału pokazano na fig. 13 i wyjaśniono w powiązaniu z fig. 51. W nawiązaniu w pierwszej kolejności do fig. 13 zauważmy, że tor sygnału 530 sygnału UV pokazano w postaci schematu blokowego. Tor sygnału 530 jest bardzo podobny do selektywnie wybieranej topologii w torze 304 sygnału głównego pokazanego na fig. 8 i fig. 11(a)i Najh^a^i^c^/ikij znacząca różnica polega na zastosowaniu układu 540 zgodności opóźnień zamiast interpolatora 337. Multipleksery 534, 536 i 538 zezwalają aby sygnał UV_MN był przesyłany torem, w którym układ FIFO 358 znajduje się przed układem FIFO 358. Multipleksery reagują na sygnały układu 532 sterowania marszrutą. Demultiplekser 353 rozdziela sygnał wyjściowy multipleksera 538 na sygnały U_OUT i V_OUT.

Gdy układ interpolacji realizuje kompresję sygnału wizyjnego, próbki danych muszą być pomijane przed ich wpisaniem do układu FIFO 358. To stwarza problemy w przypadku multipleksowanych danych U/V. Jeżeli strumień danych U/V był pomijany przy pomocy tych samych impulsów bramkowania zegara, które wykorzystywano dla strumienia danych Y, to w konsekwencji sekwencja UV nie będzie zmieniała sekwencji U,V,U,V,..., itd. Przykładowo jeżeli próbka U była opuszczona przed zapisaniem do układu FIFO 358, to sekwencja będzie miała postać typu U,V,U,V,V,U,V, itd. Dlatego też potrzebny jest drugi sygnał bramkowania zegara. Ten sygnał ma identyfikator CGUV (lub 4CGUV, gdy jest zanegowany). Ten sygnał UV Clock Gate jest wykorzystywany tylko przy wykonywaniu kompresji i występuje o połowę rzadziej niż impulsy CGY i zawsze pomija parę próbki UV. Wyniki kompresji ze współczynnikiem 8/5 pokazano na fig. 51(a)i51(b).

W tym przykładzie są oczywiste różnice sygnału Zegar Bramka Zapis dla Y(_CGY) i

UV(—CGUV). Gdy sygnały —CGY i —CGUV mają poziom wysoki, wówczas próbki są pomijane. Należy zauważyć, że — CGUV zawsze rozpoczyna od próbki U i kończy na próbce V. W ten sposób para UV jest pomijana łącznie i unika się sytuacji, gdy V z jednej pary zostaje pominięte łącznie z U z następnej pary. Porównanie sposobu odczytywania danych UV i Y odpowiednio z układów FIFO 3581 356 dla kompresji 8:5 pokazano odpowiednio na fig. 51(a) i 51(b). Można zauważyć, ża dane UV mogą być przesunięte maksymalnie o jeden cykl zegarowy względem danych Y. Jest to

167 644 konsekwencja nie włączenia pamiętania danych wskaźnika U/V do strumienia danych układu FIFO. To przesunięcie danych UV nieznacznie degraduje składową koloru. Tym niemniej degradacja ta nigdy nie jest gorsza niż multipleksowmy system składowych koloru powszechnie stosowany w systemach telewizyjnych wysokiej jakości. Efektywna częstotliwość Nyąuista dla UV jest okresowo zmniejszana do 2 MHz wskueek t^r:zttr^^e^z^^nai par UV i Jest to eeszcze wystarczjjące do obsługiwania „szerokich źródeł chrominancji. W rezultacie sygnały składowych koloru zachowują bardzo wysoką jakość nawet podczas przerzedzania par UV.

Kompresja danych wizyjnych wymaga, aby sygnały zapisu bramki zegara dla układów FIFO 3561 358 były różne dla torów sygnałów Y i UV. Istotne, próbki U i V powinny być pomijane wyłącznie jako pary, ponieważ przy pominięciu próbki tracona jest informacja o statusie tej próbki (próbka U lub V). Jeżeli na przykład do układu FIFO 358 zostanie dodany dziewiąty bit do przechowywania informacji o statusie UV, to będą mogły być pomijane pojedyncze próbki U lub V. Jeżeli dane są odczytywane z układu FIFO 358, to pary UV mogą być prawidłowo sortowane w wyniku zinterpretowania stanu dziewiątego bitu. Ponieważ informacja wykorzystywana do sortowania jest odrzucana, to w konsekwencji dane UV muszą być pomijane jak w przypadku pary, w związku z czym sortowanie wykonywane po odczytaniu układu UV FIFO 358 może być bardzo proste.

Sortowanie przerzedzonych par UV wymaga tylko licznika Sjdaobitowego. Licznik ten jest synchronicznie zerowany (ustawiany w stanie zerowym U) w tym cyklu zegarowym, w którym startuje odczyt układu FIFO 358. Ten jedaobitkwy licznik jest uaktywniany sygnałem

RD_EN_MN, sterującym odczytem głównym układów FIFO 356 i 358. W trybie kompresji sygnał RD_EN_ MN przez cały czas ma poziom wysoki od odczytania startu do odczytania stopu w każdej linii wybierania poziomego. Sygnał wynikowy UV„SEL _ OUT jest zmiennym wskaźnikiem U/V sterującym linię wybierania demultiplekeera 353. W ten sposób próbki danych UV po ich odczytaniu z układu FIFO 358 są sukcesywnie sortowane nawet wówczas, gdy informacja synchronizująca UV nie może być zapamiętana w celu jej późniejszego wywołania przy zdpieywdaiu informacji do układu FIFO 358.

Po zakończeniu rozszerzenia sygnałów wizyjnych, zapis układów FIFO 356 i 358 przebiega bez przerwań do sygnału startu pisania do sygnału końca pisania. Odczyt układów FIFO może być przerywany, a próbki mogą być podtrzymywane (powtarzane) aż do ich odczytania z układów FIFO. To podtr^zymywanie lub powtarzanie próbek jest realizowane przy pomocy informacji odczytu bramki zegara stanowiącej część sygnału RD_EN_MN i jego dopełnienia _RD_EN_MN.

W tej sytuacji należy wskazać na doniosłą różnicę w porównaniu z przypadkiem kompresji. Status próbki UV jest znany w momencie jej odczytywania z układu FIFO 358. Dane UV są wpisywane do układu FIFO 358 przy zachowaniu ciągłej przemienności U,V,U,V,..., itd. Zatem, gdy podczas odczytywania danych z układu FIFO 358 nastąpi przerwanie, jednobitown licznik wytwarzający sygnał UV SEL OUT zostaje zatrzymany dla odzwierciedlenia faktu, że dane w układzie FIFO zostały zatrzymane. To powoduje, że sortowanie realizowane przez demultiplekeer 353 jest poprawne.

Licznik jednobitown jest zatrzymywany we właściwym czasie, gdyż sygnał RD_EN_MN jest podawany na wejście zezwalające licznika jednobitowjgk. To gwarantuje, że wraz z zatrzymaniem układu FIFO 358 zatrzymany będzie również sygnał UV_SEL_OUT. Redliądcja rozszerzeń nie wymaga rozdzielenia sygnałów zezwolenia odczytu dla układów FIFO 356 i 358 odpowiednio dla składowych Y i UV, ponieważ odczyt bramki zegara dla danych UV, CGUV jest teraz identyczny dla odczytu bramki zegara dla danych Y, CGY. Realizacja rozszerzeń jest łatwiejsza od realizacji kompresji. Ponadto składowa koloru częstotliwości Nząuista nie ulega degradacji przy rozszerzeniach i jakość sygnału 2:1:1 jest w pełni utrzymana.

Opisana tutaj technologia układu dla multiplekekwaaej składowej koloru ma szereg zalet. Sposób jest efektywny i jest idealnie dopasowany do pracy w powiązaniu z systemem odwzorowania szerokopasmowego rastra luminancji. Złożoność układu jest zminimalizkwaaa przy zachowaniu wysokiego poziomu jakości sygnału chrominancji. Te zalety uzyskano częściowo dzięki podanym dalej innowacjom. Pary UV są pomijane na wejściu układu FIFO 358 składowej UV. Eliminuje to konieczność pokazywania informacji bramkowania zegara przez układ FIFO, co wymagałoby rozszerzenia układu FIFO o jeden bit w stosunku do aktualnej precyzji danych

167 644 składowej UV. Układ zgodności opóźnień, który zastosowano zamiast interpolatora UV, może pracować w analogiczny sposób jak interpolator 337, a równocześnie pozwala wyeliminować bardzo złożone funkcje matematyczne. Ponadto, ponieważ matryca przełączająca jest wykonana w postaci układu scalonego, uzyskuje się oszczędność około 2000 bramek. Wreszcie jakość sygnału UV w najgorszym przypadku nigdy nie spada w kanale koloru poniżej 4:1:1 (Y,U,V) w przypadku kompresji i pozostaje na poziomie 2:1:1 w przypadku rozszerzenia.

Zgodnie z wynalazczym rozwiązaniem pokazanym na fig. 8 i 11(a), wyeliminowana została potrzeba stosowania układu zgodności opóźnień. Zamiast tego układu sterowanie układem FIFO jest przeprowadzane w taki sposób, ze uzyskuje się te same rezultaty. Na fig. 52(a) i 52(b) pokazano część torów sygnałów składowych odpowiednio luminancji i koloru zrealizowanych w matrycy przełączającej 300. Fig. 52(a) ilustruje rozwiązanie układu o selektywnej topologii do kompresji sygnału wizyjnego, w którym interpolator 337 znajduje się przed układem FIFO 356. W torze składowej koloru pokazano tylko układ FIFO 358.

Przebiegi czasowe pokazane na fig. 53(a)-53(1) ilustrują przykład kompresji sygnału wizyjnego. Dla rozpatrywanego przykładu przyjęto, że opóźnienia składowych luminancji i koloru mają dokładnie dopasowane wartości przed konwersją analogowo cyfrową i że opóźnienie interpolatora wynosi 5 cykli zegarowych, chociaż spotyka się interpolatory o opóźnieniu 20 cykli zegarowych, natomiast sygnały luminancji i chrominancji nie są zsynchronizowane pod względem czasowym.

Przewód wybierania UV_MUX przełącznika analogowego lub demultipleksera 344 służy do przekazywania sygnału częstotliwości 8 MHz otrzymanego w wyniku podzeelenia zegara systemiowego przez 2. Tak jak pokazano na fig. 53(a), impuls SOL startu linii, o szerokości jednego impulsu zegarowego, synchronicznie zeruje sygnał UV_MUX na początku każdego cyklu odchylania linii poziomej jak pokazano na fig. 53(b). Następnie sygnał na połączeniu UV_MUX zmienia swoją wartość w każdym cyklu zegarowym w czasie wybierania linii poziomej. Ponieważ długość linii jest mierzona parzystą liczbą cykli zegarowych, to zainicjowana początkowo wartość sygnału

UV_MUX będzie nieprzerwanie i konsekwentnie zmieniana w sekwencji 0,1,01,...Sttumienie danych UV i Y wychodzące z przetworników 346 i 342 analogowo cyfrowych są przesunięte w czasie, ponieważ każdy z przetworników opóźnia sygnał o 1 cykl zegarowy. Dla skompensowania tego opóźnienia danych obie informacje przychodzące z układu 349 sterowania interpolatorem (patrz fig. 9), to jest zarówno pokazana na fig. 53(e) informacja bramkowania zegara _ CGY jak i pokazana na fig. 53(2) mformaja CGUV muszą być opóźnione w podobny sposób. Dane

UV_FIFO_IN składowej UV pokazane na fig. 53(d) i pamiętane w układzie FIFO 358 wyprzedzają dane Y z układu Y_FIFO_IN pokazane na fig. 53(c), ponieważ dane luminancji przechodzą przez interpolator 337, a składowe koloru nie są interpolowane. Dla skorygowania tej niezgodności odczyt pokazanych na fig. 53(h) danych UV_FIFO z układu UV FIFO 358 jest opóźniony o cztery cykle zegarowe względem odczytu pokazanych na fig. 53(g) danych Y__ FIFO z układu Y FIFO 356. Pokazane jest również wynoszące cztery cykle zegarowe opóźnienie pomiędzy narastającym zboczem pokazanego na fig. 53(j) sygnału RD_EN_MN_UV zezwolenia odczytu układu UV FIFO i przednim zboczem pokazanego na fig. 53(i) sygnału RD__EN_MN_Y zezwolenia odczytu układu

Y FIFO. Wynikowe strumienie danych Y i UV pokazano odpowiednio na fig- 53(k) i 530). Najgorszym przypadkiem niezgodności czasowej sygnałów Y i UV jest przesunięcie o jeden cykl, co stanowi taki sam rezultat, jaki można osiągnąć w bardziej złożonym systemie, na przykład w takim, w którym względne usytuowanie układu FIFO i układu zgodności opóźnień może być odwrócone.

Należy zauważyć, że odczyt układu UV FIFO 358 jest opóźniony o cztery cykle zegarowe nawet wówczas, gdy opóźnienie interpolatora w rozważanym przykładzie wynosi pięć cykli zegarowych. Okazuje się, że najkorzystniejsze jest takie ustawienie liczby cykli zegarowych opóźnienia odczytu układu UV FIFO, aby wynosiło ono liczbę parzystą nie większą od opóźnienia interpolatora. Jeżeli opóźnienie jest oznaczone identyfikatorem DLY_RD_UV, to w języku programowania C można je określić za pomocą wyrażenia:

DLY_RD_UV = (i^t) ((iHt)INTER]P_DL¥-2)*2; gdzie INTERP_DLY oznacza liczbę cykli zegarowych opóźnienia interpolatora.

W praktyce opóźnienie interpolatora może wynosić 20 cykli (INTERP_DLY = 20) i sygnały luminancji i chrominancji (składowe koloru) nie są zsynchronizowane. Istnieje wiele możliwości

167 644 uzyskania przesunięcia czasowego sygnałów luminancji i chrominancji względem siebie. Zwykle sygnały składowej koloru są opóźnione względem sygnału luminancji wskutek demodulacji sygnału chrominancji. Ten system odwzorowania rastrowego wykorzystuje zalety opóźnienia interpolatora do przeciwdziałania możliwych niezgodności sygnałów Y i UV. W przypadku kompresji sygnałów wizyjnych wartość opóźnienia DLY_RD_UV odczytu układu UV FIFO 358 może być ustawiana w granicach od 0 do 31 cykli zegarowych. Ponieważ interpolator luminancji 337 ma opóźnienie wewnętrzne wynoszące 20 cykli zegarowych, a każdy cykl zegarowy trwa około 62 ns, to opisany system odwzorowania rastrowego może przeprowadzać korekcję opóźnienia składowej koloru względem sygnału luminancji o wartość nie przekraczającą 1,24 ps (62nsX20). Ponadto system odwzorowania rastrowego może korygować opóźnienie sygnału luminancji względem sygnałów składowych koloru o wartość nie przekraczającą 682 ns (62 ns X [11- 20] ). Możliwoś ci te zapewniają ekstremalnie wysoką elastyczność sprzężenia z zewnętrznymi analogowymi układami wizyjnymi.

Sytuacja podobna do wprowadzenia przez interpolator różnych opóźnień do kanału luminancji w przypadku kompresji sygnału wizyjnego może wystąpić również w przypadku rozszerzenia sygnału wizyjnego. Na fig. 54(a) i 54(b) pokazano odpowiednio fragmenty torów sygnału luminancji i składowych koloru zrealizowane w matrycy przełączającej 300. Na fig. 54(a) przedstawiono układ o zależnej od rozszerzenia sygnału selektywnej topologii, w której interpolator 337 jest umieszczony za układem FIFO 356. Tor sygnału UV zawierający układ FIFO 358 pozostaje niezmieniony. W przykładzie rozszerzenia sygnału wizyjnego pokazanego na fig. 55(a) - 55(1), zakłada się, że opóźnienie interpolatora wynosi 5 cykli zegarowych. Na fig. 55(a) do 55(d) pokazano odpowiednio sygnał SOL startu linii, sygnał UV_MUX, sygnał Y_ IN strumienia danych luminancji doprowadzanych do wejścia układu FIFO 358 i sygnał UV_JN strumienia danych składowych koloru podawanych na wejście układu FIFO 358. Dla uzyskania zgodności czasowej danych sygnałów Y i UV może być opóźniony (DLY_WR_Y) zapis do układu Y FIFO 356 lub może być opóźniony (DLY_ RD_UV) odczyt układu UV FIFO 358. W tej sytuacji może być zaakceptowane opóźnienie odczytu układu UV FIFO, ponieważ układ UV FIFO 358 nie wymaga uwzględniania współczynników interpolacji K i C. Podczas pracy w trybie kompresji sygnału wizyjnego zapis nie może być opóźniany ponieważ może to powodować przesunięcia czasowe współczynników (K, C) względem informacji bramkowania zegara i zepsuć interpolację składowej luminancji.

Zalecane prawidłowe ustawienie opóźnienia DLY_WR_Y opóźniającego zapis układu Y FIFO o cykle zegarowe powinno znajdować się pomiędzy narastającym zboczem sygnału WR_EN_ H_

N_UV zezwolenia zapisu układu UVFIFO, pokazanym na fig. 55(f) i narastającym zboczem sygnału WR__EN_MN_Y zezwolenia zapisu układu YFIFO pokazanym na fig. 55(g). Na fig. 55(i) i 55(j) pokazano odpowiednio sygnał_CG bramkowania zegara i sygnał wyjściowy Y_FIFO. Wynikową zgodność czasową sygnałów Y i UV pokazano przy pomocy relatywnego usytuowania strumieni danych Y_ OUT i UV_ OUT pokazanych odpowiednio na fig. 55(k) i 55(l).

Możliwość wykorzystania systemu odwzorowania rastrowego do kompensacji zewnętrznej niezgodności czasowej luminancji i chrominancji jest tak samo znacząca dla rozszerzenia sygnału wizyjnego jak i dla kompresji sygnału wizyjnego. Jest to bardzo ważna funkcja systemu odwzorowania rastrowego, ponieważ eliminuje potrzebę stosowania linii opóźniającej o zmiennym opóźnieniu na wejściu kanału luminancji dla doprowadzenia do zgodności czasowej sygnałów luminancji i chrominancji. Wybór konkretnej topologii może bazować na różnych przesłankach włącznie z innymi rozwiązaniami układowymi.

Interpolacja sygnału pomocniczego odbywa się w torze 306 sygnału pomocniczego. Układ PIP 301 wykorzystuje sześciobitowe pole Y,U,V, 8:1:1 pamięci video RAM 350 do zapamiętania przychodzących danych wizyjnych. Pamięć video RAM 350 przechowuje dwa pola danych wizyjnych w wielu komórkach pamięci. W każdej komórce pamięci znajduje się osiem bitów danych. W każdej komórce ośmiobitowej znajduje się jedna sześciobitowa próbka Y (luminancji) uzyskana przy częstotliwości próbkowania 640fH i dwa inne bity. W tych dwóch innych bitach przechowywane są dane szybkiego przełączania (FSW_DAT) lub część próbki U lub V uzyskana przy częstotliwości próbkowania 80fH. Wartości FSW_DAT wskazują jaki typ pola został zapisany do pamięci video RAM. Ponieważ w pamięci video RAM 350 znajdują się dwa pola danych, a cała pamięć video RAM 350 jest odczytywana w okresie wyświetlania, to w czasie skanowania obrazu

167 644 odczytywane są oba pola. Układ PIP 301 wykorzystując dane szybkiego przełączania określa, które pole będzie odczytane z pamięci w celu jego wyświetlania. Dla przezwycięzenia problemu nieciągłości ruchu układ PIP zawsze odczytuje pole przeciwstawnego typu w stosunku do zapisywanego. Jeżeli typ pola odczytywanego jest przeciwstawny do typu pola wyświetlanego, wówczas pole parzyste przechowywane w pamięci RAM jest poddawane inwersji poprzez pominięcie górnej linii pola podczas odczytywania tego pola z pamięci. Wynik jest taki, że mały obraz zachowuje prawidłowe przeplatanie bez ciągłości ruchu.

Układ 320 zegara/synchronizacji generuje sygnały odczytu, zapisu i zezwolenia wymagane do działania układów FIFO 354,356 i 358. Układy FIFO kanału głównego i kanałów pomocniczych są odblokowywane dla zapisania danych do pamięci dla tych części każdej linii wizyjnej, które są wymagane do późniejszego wyświetlania. Dane są wpisywane tylko z jednego kanału głównego lub pomocniczego, lecz nigdy z obydwu kanałów, tak jak jest to niezbędne do łączenia danych z każdego źródła w tej samej linii wizyjnej lub liniach ekranu. Układ FIFO 354 kanału pomocniczego jest zapisywany synchronicznie z pomocniczym sygnałem wizyjnym, lecz odczyt jego pamięci odbywa się synchronicznie z głównym sygnałem wizyjnym. Składowe głównego sygnału wizyjnego są wczytywane do układów FIFO 356 i 358 synchronicznie z głównym sygnałem wizyjnym i są odczytywane z pamięci synchronicznie z głównym sygnałem wizyjnym. Częstotliwość przełączania funkcji odczytu pomiędzy kanałami głównym i pomocniczym zależy od konkretnie wybranych specjalnych efektów.

Gwarancję różnych specjalnych efektów, takich jak wyświetlanie wyciętych obrazów obok siebie uzyskuje się w wyniku manipulowania sygnałami sterującymi zezwolenia odczytu i zapisu układów FIFO pamięci linii. Przebieg procesu dla tego formatu zobrazowania pokazano na fig. 71 fig. 8. Jak pokazano na fig. 7, w przypadku wyświetlania wyciętych obrazów obok siebie, sygnał (WR_EN_AX) sterujący zezwolenia zapisu układu FIFO 354 o strukturze 2048 X 8 w kanale pomocniczym jest aktywny dla (1/2) · (5/12) = 5/12 lub w przybliżeniu w ciągu 41% okresu aktywnego wyświetlania linii (post speed up) lub w ciągu 67% aktywnego okresu linii w kanale pomocniczym (pre speed up). Odpowiada to w przybliżeniu obcięciu o 33% (około 67% aktywnego obrazu) i wartości 5/8 współczynnika rozszerzenia obrazu przez interpolator. W przypadku pokazanego w górnej części fig. 8 kanału sygnału głównego, sygnał (WR_EN_MN_Y) sterujący zezwolenia zapisu układów FIFO 356 i 358 o strukturze 910 X jeest aktywy y daa (122) *(4/3 ) = (^,77 lub 77% okresu aktywnego wyświetlania liaii. Odpowiada to w przybliżeniu obcięciu o 33% i wartości 4/3 współczynnika kompresji uzyskiwanego w głównym kanale wizyjnym przy pomocy układów FIFO typu 910X8.

W każdym z układów FIFO odbywa się buforowanie danych wizyjnych dla umożliwienia ich odczytania w określonej chwili czasowej. Aktywny przedział czasowy, w którym dane mogą być odczytywane z każdego układu FIFO jest określony przez wybrany format zobrazowania. W pokazanym przykładzie trybu wyświetlania wyciętych obrazów obok siebie sygnał wizyjny kanału głównego jest wyświetlany w lewej połowie ekranu, a sygnał wizyjny kanału pomocniczego jest wyświetlany w prawej połowie ekranu. Tak jak pokazano na rysunku, dowolne części przebiegów sygnału wizyjnego są różne dla kanału głównego i kanałów pomocniczych. Sygnał (RD__ EN_MN) sterujący zezwolenia czytania układów FIFO typu 910X8 znajdujący się w kanale głównym jest aktywny w ciągu 50% aktywnego okresu wyświetlania linii, począwszy od startu aktywnej części sygnału wizyjnego następującej bezpośrednio po progu tylnym sygnału wizyjnego. Sygnał (RD _ EN_ AXj seerjjący zezwoeema czyaama kanahj pomoanizzegoies j a^ywny w ciągu pozosaałych 50% aktywnego okresu wyświetlania linii, rozpoczynającego się od opadającego zbocza sygnału RD;_EN_MN i kończącego się na początku progu przedniego sygnału wizyjnego kanału głównego. Można zauważyć, że sygnały sterujące zezwolenia pisania są zsynchronizowane z odpowiadającymi im danymi wejściowymi układu FIFO (główne lub pomocnicze), podczas gdy sygnały sterujące zezwolenia czytania są zsynchronizowane z sygnałem wizyjnym kanału głównego.

Format zobrazowania pokazany na fig. 1(d) jest szczególnie atrakcyjny, gdyż pozwala uzyskać wyświetlane obok siebie dwa obrazy o prawie pełnym polu. Ten format obrazu jest szczególnie skuteczny i przydatny dla ekranów o proporcjach szerokiego zobrazowania, na przykład 16X9. Większość sygnałów systemu NTSC reprezentuje format 4X3, który oczywiście jest zgodny z formatem 12X9. Dwa obrazy systemu NTSC o proporcjach formatu zobrazowania 4X3 mogą

167 644 być przedstawione w tym samym formacie zobrazowania o proporcjach 16X99oo baclściu obrazów o 33% lub ściśnięciu obrazów o 33% i odkształceniu stosunku szerokości do wysokości obrazu. Zależnie od preferencji użytkownika proporcje obcięcia do odkształcenia stosunku szerokości do wysokości obrazu można przyjmować w przedziale pomiędzy 0% i 33%. Dla przykładu można stwierdzić, ze dwa umieszczone obok siebie obrazy uzyskano w wyniku ściśnięcia o 16,7% i obcięcia o 16,7%.

Operacja może być opisana przy pomocy wyrażeń określających ogólnie przyspieszenie i obcinanie. Zakłada się, że środki zobrazowania wizji mają proporcje formatu ekranu M:N określone jako stosunek szerokości do wysokości. Dla pierwszego źródłn sygnału wizyjnego można przyjąć, że proporcje jego formatu zobrazowania wynoszą A:B, a dla drugiego źródła sygnału wizyjnego można przyjąć, ze proporcje jego formatu zobrazowania wynoszą C:D. Pierwszy sygnał wizyjny może być selektywnie przyspieszony proporcjonalnie do wartości współczynnika znajdującej się w pierwszym zakresie od około 1 do (M/N + A/B) i selektywnie obcięty w kierunku poziomym, proporcjonalnie do wartości współczynnika znajdującej się w drugim zakresie od około 0 do [(M/N) - (A/B) -1]. Drugi sygnał wizyjny może być selektywnie przyspieszony propprcjpnnlą nie do wartości współczynnika znajdującej się w trzecim zakresie od około 1 do (M/N - C/D) i selektywnie obcięty w kierunku poziomym proporcjonalnie do wartości współczynnika znajdującej się w czwartym zakresie od około 0 do [(M/N - C/D) -1].

Czas wyświetlania poziomego obrazu o formacie zobrazowania 16X9 jest taki sam jak dla obrazu o formacie zobrazowania 4X3, ponieważ w obu przypadkach nominalny czas wyświetlania linii wynosi 62,5 )/s. Stosownie do tego sygnał wizyjny standardu NTSC musi być przyspieszony proporcjonalnie do wartości współczynnika wynoszącej 4/3 dla zapewnienia prawidłowego stosunku szerokości do wysokości obrazu bez występowania zniekształceń. Wartość współczynnika 4/3 obliczono jako stosunek dwu formatów zobrazowania: 4/3 = (16/9)/(4/3).

PrzestrojaM interpolatory są wykorzystywane zgodnie z rzallaaajnml wynalazku do przyspieszenia sygnałów wizyjnych. W przeszłości do wykonywania podobnych funkcji stosowano umieszczane na wejściach i wyjściach układy FIFO o różnych cz^stotliwoealnaC taktowania. Tytułem porównania odnotujemy, że dwa sygnały NTSC o proporcjach formatu zobrazowania 4X 3 ąą wyświetlane nn jednym ekranie o proporcjach formatu zobrazowania 4X3, to knżdy obraz musi być w 50% odkształcony lub obcięty, lub musi być zastosowana kombinacja tych funkcji. Nie jest niezbędne przyspieszanie porównywalne do wymaganego dla ekranów szerokiego formatu.

System synchronizacji pól zapobiegający kolizjom odczytu/zapisu wskaźnika i utrzymujący integralność przeplatania wyjaśniony zostanie bardziej wyczerpująco w powiązaniu z fig. 28 - 36. Procesor obrazu w obrazie działn w taki sposób, że pomocnicze dane wizyjne są próbkowane zegarem 640fH związanym ze składową synchronizacji 0Pzlpmea przychodzącego pomoaalaaegp sygnału wizyjnego. Takie działanie pozwaln zapamiętywać ortogonalnie próbkowane dane w pamięci video RAM 350. Dane muszą być odczytane z pamięci video RAM z tą snmą częstotliwością 640fH. Dane nie mogą być ortogonalnie wyświetlane z pamięci vldzp RAM bez wprowadzenia modyfikacji wskutek generalnie asynchronicznego charakteru źródeł głównego i ppmpaaiczyah sygnałów wizyjnych. Dla ułatwienia synchronizacji sygnału ppmocaiczzgp z sygnałem głównym, w torze sygnału ppmpanlazego, na wyjściu układu vidzz RAM 350 jest umieszczona pamięć linii z niezależnymi zegarami portów zapisu i odczytu.

Mówiąc dokładniej, zgodnie z fig. 28, wyjście układu yic^o RAM 350 jest dołączone do wejścia pierwszego z dwu czterobitowycC ppzerzuanlkZw 352A i 352B. Sygnał wyaealpwy VRAM_OUT stanowią azaerobitowe bloki danych. Czaeppbltzwz ppazrzutnlal są wykorzystywane do odtwarzania ponownie pemipbltPwycC bloków danych sygnału pomocniczego. Przerzutnik zmniejszają także częstotliwość zegara danych z 1280fH do 640fH. Ośmiobiaowz bloki danych są wpisywane do ukłndu FIFO 354 przy pomocy tego samego zegara 640fH, wykorzystywanego do próbkowania OomocniczyaC danych wizyjnych przy ich wpisywaniu do pamięci yideo RAM 350. Układ FIFO 354 ma pojemność 2046 X 8. Ormibbirawe tOkki nanach ąą oazzatawane z kkiauu FIFO 344 przy pomocy zegara zobrazowania o częstotliwości 1024fH sprzężonego ze składową synchronizacji poziomej głównego sygnału wizyjnego. Ta ozdstnwzwn konfiguracja, w której wykorzystano pamięć wielu linii z niezależnymi zegarami portów odczytu i zapisu dąiz możliwość ortogonalnego wyświetlania tych danych, które były próbkowane ortogonalnie. Ośmiobitowe bloki danych są w dzmultipleaserze 355 dzielone na sześcizbitowe próbki lumlnaacji i różnicy koloru. Następnie

167 644 próbki danych mogą być w miarę potrzeby interpolowane do formatu zobrazowania o pożądanej proporcji i zapisani jako dane wyjściowi sygnału wizyjnego.

Ponieważ odczyt i zapis danych układu FIFO kanału pomocniczego przebiega asynchronicznie, to istnieje prawdopodobieństwo wystąpienia kolizji wskaźnika odczytu/zapisu. Kolizje ts mogą wystąpić wówczas, gdy dane są odczytywani z układu FIFO zanim zaistniała możliwość wpisania nowych danych do układu FIFO. Kolizji wskaźnika odczytu/zapisu mogą wystąpić również wówczas, gdy do pamięci zostaną wpisane nowe dane zanim wystąpiła możliwość odczytania starych danych z układu FIFO. Zachowana musi być także integralność przeplatania.

Aby uniknąć kolizji wskaźnika czytania/zapisu układu FIFO kanału pomocniczego przeds wszystkim musi być zastosowana wystarczająco duża pamięć. W przypadku, gdy trzeba wyświetlić sygnał wizyjny o normalnych proporcjach formatu zobrazowania obcięty o 33%, to pomocniczy układ FIFO o pojemności 2048 X 8 możs zapamiętać określoną liczbę danych wizyjnych o długości 5,9 obliczoną w sposób podany niżej, przy czym N oznacza liczbę linii, a L długość każdej Ι^ιι:

N = (2/3) * (0,82) * (640) = 350 przyjmując, że okrss aktywności:

L = 2048/350 = 5,9

Analizując wynalazek stwierdzono, że szybkości precesji wyższs od 2 limi/pole są mało prawdopodobne. Dlatego tez kryterium zastosowania w kanale pomocniczym układu FIFO o pojemności pięciu Ι^ϊι możs być wystarczające jeśli chodzi o prziciwdziałanis kolizjom wskaźnika czytania/zapisu.

Wykorzystanie pamięci układu FIFO kanału pomocniczego możs być odwzorowane w sposób pokazany na fig. 29. Na fig. 30 pokazano schemat blokowy uproszczonsgo układu wykonanego z przerzutników typu D i służącego do generowania opóźnień Ι^ϊϊ (Z^_1) oraz impulsów zerujących do sterowania zapisu i odczytu układu FIFO 354 toru sygnału pomocniczego. Na początku pola nowego sygnału głównego wskaźnik zapisu jest zerowany i pozostaje w tym stanie do startu układu FIFO. Impuls zerujący oznaczony identyfikatorem WR_RST_AX jsst uzyskiwany z sygnału

V_SYNC_MN próbkowanego sygnałem H_SYNC_AX. Innymi słowami, sygnał WR_R_

ST_ AX pojawia się wraz z pierwszym impulsem synchronizacji poziomej pomocniczego sygnału wizyjnego, pojawiającym się po impulsis synchronizacji pionowej sygnału głównego. Po upłynięciu dwu Ι^ϊϊ poziomych sygnału głównego wskaźnik odczytu zostaje wyzerowany aż do startu układu

FIFO 354. Impuls zerujący jest oznaczony identyfikatorem RD__ RST_AX. Innymi słowami, sygnał RD_RST_AX pojawia się wraz z trzecim impulsem synchronizacji poziomej głównego sygnału wizyjnego, pojawiającym się po impulsie synchronizacji pionowej sygnału głównego, lub stawiając sprawę jeszcze inaczej, równocześnie z drugim impulsem synchronizacji poziomej sygnału głównego, pojawiającym się po impulsis ER_RST_AX.

Ponieważ sygnał główny i sygnały pomocnicze są sygnałami asynchronicznymi, to istnieje pewna niejednoznaczność dokładnego określenia położenia wskaźnika zapisu w momencie zerowania wskaźnika odczytu. Wiadomo, że wskaźnik zapisu wyprzedza wskaźnik odczytu co najmniej o dwis linii. Tym niemniej, jeżeli częstotliwość synchronizacji poziomej kanału pomocniczego jest wyższa od częstotliwości synchronizacji poziomej kanału głównego, to wskaźnik zapisu powinien być przesunięty w przód za pokazany znacznik drugiej linii. W len spoóbb eliminuje się możliwość kolizji wskaźnika dla wszystkich sygnałów o szybkości ptybosC i mnieószej o 2 hniippole. Układ FIFO 354 kanału pomocniczego jest podzϊilpmy na pięć części odpowiadających liniom przy pomocy papowϊsdnϊP zsynchronizowanych sygnałów zerowania czytania i zapisu. W tym rozwiązaniu wskaźniki czytania i zapisu są inicjαlizowαme na początku każdego wyświetlanego pola, w odstępie co mąjmmiej dwóch Ι^ϊϊ od siebie.

W przypadku, gdy układy FIFO nie zapewniają pełnej długości 5 linii, to w systemie należy zmniejszyć odstęp liczony w komórkach pamięci od wskaźnika zapisu do wskaźnika odczytu.

Przypadek tsn należy rozpatrywać indywidualniu dla różnych trybów zagęszczania, na przykład dla zagęszczenia 16%:

N = (5/6) * (0,82) * 640 = 437 L = 2048(5 * 437) = 4,7

W tych przypadkach przyjęto, że „długość układu FIFO jest mmϊsesza od pięciu linii. Przy zagęszczeniu 16% „długość układu FIFO wynosi 4,7 linii. Współczynnik (0,8) w równaniu

167 644 35 określającym wartość N dla zagęszczenia 33% odzwierciedla wewnętrzne ograniczenia operacyjne mikroukładu CPIP.

Ponieważ odstęp pomiędzy zerowaniem czytania i pisania wynosi co najmniej dwie linie aktywnego sygnału wizyjnego, to zmniajszanie odstępu dokonywane jest kosztem dopuszczenia możliwości „złapania wskaźnika zapisu przez wskaźnik odczytu. Poza tym tylko 80% linii wizyjnych znajduje się w stanie aktywnym, ponieważ procesor obrazu w obrazie nie jest w stanie zapamiętać w pamięci video RAM 350 więcej niż 512 próbek wizyjnych. W praktyce pozwala to jeszcze uzyskać dobre aktywne linie wizyjne. W tych przypadkach szybkość procesji poświęca się za wyraźniejszą zawartość obrazu. Na dodatek w pomocniczym sygnale wizyjnym jest więcej zniekształceń. W najgorszym przypadku, pomiędzy źródłami głównego i pomocniczego sygnału wizyjnego może być tolerowana procesja nie większa od jednej linii na pole. Jest to ciągle więcej niż jest to konieczne dla większości źródeł sygnału wizyjnego i tolerancja szybkości precesji jest poświęcana w zamian za te przyszłościowe mody pracy, dla których przewiduje się najmniejsze wykorzystanie.

Inny problem wynikający z asynchronicznego odczytu i zapisu układu FIFO polega na utrzymaniu integralności przeplatania sygnału wizyjnego w kanale pomocniczym. Ponieważ wyświetlanie jest związane z sygnałem wizyjnym kanału głównego, to aktualnie wyświetlony typ pola, to jest pole górne lub dolne może być określone przez sygnał główny. Typ pola, który jest przechowywany w pamięci video RAM i który jest przygotowany do jego odczytania na początku pola kanału głównego może być lecz nie musi być polem, którego typ jest identyczny z typem pola wyświetlanego. Dla uzyskania zgodności typu pola z wyświetlanym polem kanału głównego może okazać się konieczną zmiana typu pola pomocniczego pamiętanego w pamięci video RAM 350.

Procesor 320 obrazu w obrazie i matryca 300 przełączająca kwantuje pola zawierające 262,5 linii sygnału NTSC na 263 linie pola górnych (nazywanych czasami polami nieparzystymi) i 262 linie pól dolnych (nazywanych czasem polami parzystymi). Wynika to stąd, że składowa synchronizacji pionowej jest próbkowana impulsami reprezentującymi składową synchronizacji poziomej. Ilustruje to wykres czasowy na fig. 31. Wskaźnik typu pola górna/dolna ma wartość 1 dla pól górnych i wartość 0 dla pól dolnych. W polach górnych znajdują się linie nieparzyste od 1 do 263, natomiast pola dolne zawierają linie parzyste od 2 do 262. Pokazany na fig. 32 pierwszy wskaźnik U/L SYGNAŁ GŁÓWNY typu pola reprezentuje typ pola znajdującego się w głównym kanale wizyjnym. Sygnał HSYNC_AX reprezentuje składowe synchronizacji poziomej dla każdej linii kanału pomocniczego.

Wskaźnik U/L(A) typu pola reprezentuje typ pola pamiętanego w pamięci video RAM 350 w tym przypadku, gdy każda linia kanału pomocniczego została zapisana „normalnie. Określenie „normalnie zastosowano tutaj do wskazania, że linie nieparzyste 1 - 263 są wpisywane do pamięci video RAM 350 wówczas, gdy górne pole jest odbierane i dekodowane. Wskaźnik U/L(B) typu pola reprezentuje typ pola pamiętanego w pamięci yideo RAM 350 w tym przypadku, gdy pierwsza linia górnego pola nie jest wpisywana do pamięci vidao RAM 350 podczas odbierania górnego pola. Zamiast tego pierwsza linia jest ustawiana w miejsce ostatniej linii (numer 262) pola dolnego. To skutecznie neguje typ pola, ponieważ linia 2 będzie pierwszą wyświetlaną linią, a linia 3 będzie drugą wyświetlaną linią ramki. Odebrane pole górne staje się teraz polem dolnym i vice versa. Wskaźnik U/L(C) typu pola reprezentuje typ pola pamiętanego w pamięci video RAM 350 w tym przypadku, gdy ostatnia linia górnego pola jest dosylana do pamięci video RAM 350 podczas odbierania dolnego pola. To efektywnie neguje typ pola, ponieważ lilnia 263 będzie pierwszą wyświetlaną linią, a linia 1 będzie drugą wyświetlaną linią. Dodawanie i odejmowanie linii w trybach B i C nie powoduje degradacji obrazu kanału pomocniczego, ponieważ linie te występują w czasie pionowego ruchu powrotnego lub podczas skanowania nadmiarowego (overscan). Ułożenie wyświetlanych linii pokazano na fig. 34, gdzie linie ciągłe reprezentują linie górnego pola, a linie przerywane reprezentują linie dolnego pola.

Ponieważ sygnały kanału głównego i kanału pomocniczego wykazują precesję, to sygnał U/L SYGNAŁ GŁÓWNY będzie przesuwał się w lewo lub w prawo w odniesieniu do wskaźników U/L(A,B,C) typu pola kanału pomocniczego. W położeniu pokazanym na wykresie, dane powinny być wpisane do pamięci video RAM 350 w trybie A, ponieważ granica decyzyjna znajduje się w strefie A. Tryb A jest odpowiedni, ponieważ w przypadku, gdy precesor obrazu w obrazie odbiera składową synchronizacji pionowej, to powinien wpisać ten sam typ pola do pamięci vidao

167 644

RAM 350, co będzie wymagane przez lampę obrazową dla czytania zawartości pamięci video

RAM 350 począwszy od V_SYNC_MN (składowa synchronizacji pionowej kanału głównego).

Odpowiednio do precesji sygnałów tryb będzie ulegał zmianie, zgodnie z relatywnym usytuowaniem tych sygnałów. Obowiązujące tryby pracy pokazano w formie graficznej w górnej części fig. 32 oraz w tablicy na fig. 33. Tryby B i C nakładają się na siebie ponieważ w większej części czau, w której obowiązuje tryb B, obowiązuje również tryb C i vice versa. Jest to poprawne dla wszystkich linii z wyjątkiem 2 linii po linii 262. W przypadkach gdy obowiązują oba mody B i C może być wykorzystywany dowolny z nich.

Na figurze 36 pokazano schemat blokowy układu 700 do utrzymywania ciągłości przeplatania, wykonanego według niniejszego wynalazczego rozwiązania. Jak pokazano na fig. 28 sygnałami wyjściowymi układu 700 są sygnały sterujące zerowaniem pisania i czytania pamięci video RAM 350, układu FIFO 354 w torze sygnału pomocniczego i układu FIFO 356 w torze sygnału głównego. Typ pola głównego sygnału wizyjnego jest określany na podstawie pary sygnałów

VSYNC MN i HSYNC MN. Typ pola pomocniczego sygnału wizyjnego jest określany na podstawie odpowiedniej pary sygnałów VSYNC_AX i HSYNC__AX. Każda para sygnałów ma wstępnie ustalone wzajemne przesunięcie fazowe, którego wartość jest zapisana w matrycy przełączającej. Ta współzależność fazowa jest pokazana na fig. 35(a)-35(c) i ma zastosowanie do obu par sygnałów. W każdym przypadku sygnał HSYNC ma kształt fali prostokątnej, której zbocza narastające odpowiednią chwilą startu linii poziomych odpowiedniego sygnału. W każdym przypadku, w polu występuje tylko jedno zbocze narastające sygnału VSYNC, co odpowiada chwili startu pola pionowego odpowiedniego sygnału. Współzależność pomiędzy narastającymi zboczami odpowiednich par sygnałów jest testowana przez układ 700 dla określenia niezbędnych kroków (jeżeli są one potrzebne) do uzyskania zgodności typu pola sygnału pomocniczego z typem pola sygnału głównego. Dla uniknięcia niejednoznaczności, przednie zbocza głównych par sygnałów nie znajdują się nigdy bliżej siebie niż w odległości równej 1/8 okresu linii poziomej. Przednie zbocza pomocniczych par sygnałów nigdy nie znajdują się bliżej siebie niż w odległości 1/10 okresu linii poziomej. Przeciwdziała to rozmyciu przednich zboczy względem siebie. Utrzymanie tej współzależności gwarantują układy czasowe znajdujące się w matrycy przełączającej.

Para sygnałów głównych VSYNC_MN i HSYNC_MN jest parą sygnałów wejściowych układu 702 pola typu pierwszego. W układzie tym znajdują się dwa przerzutniU typu D. W jednym przypadku sygnał HSYNC_MN jest próbkowany przez sygnał VSYNC_MN, to jest

VSYNC_MN jest podawanym na wejście sygnałem zegarowym. Sygnał UL_MN na wyjściu tego przerzutnika jest wskaźnikiem górnego/dolnego typu pola sygnału głównego, który może przyjmować wartość logiczną HI dla pól typu górnego i wartość logiczną LO dla pól typu dolnego, chociaż przyporządkowanie to jest arbitralne. W innym przypadku sygnał VSYNC_MN jest próbkowany przez sygnał HSYNC_MN, podobnie jak ma to miejsce w przypadku przerzutnika

852 rozpatrywanego w powiązaniu z fig. 30. Powoduje to wytworzenie sygnału wyjściowego VH, który jest sygnałem pionowym zsynchronizowanym z sygnałem poziomym.

Para sygnałów pomocniczych VSYNC_AX stanowi sygnały wejściowe układu 710 pola typu pierwszego, zawierającego również dwa przerzutniki typu D. W jednym przypadku sygnał HSYN_

C_AX jest próbkowany przez sygnał VSYNC_AX, to jest VSYNC_ AX jest wejściowym sygnałem zegarowym. Sygnał UL_AX na wyjściu tego przerzutnika jest wskaźnikiem górnego/dolnego typu pola sygnału pomocniczego, który może mieć wartość logiczną HI dla pól typu górnego i wartość logiczną LO dla pól typu dolnego, chociaż przyporządkowanie jest arbitralne. W innym przypadku sygnał VSYNC_AX jest próbkowany przez HSYNC_AX, podobnie jak ma to miejsce w przypadku przerzutnika 852 omawianego w powiązaniu z fig. 30. Działania te prowadzą do wytworzenia sygnału wyjściowego VH, który jest sygnałem pionowym zsynchronizowanym z sygnałem poziomym.

Sposób określania typu pola dla obu sygnałów pokazano na fig. 35(a)-35(c). W przypadku, gdy narastające zbocze startu pola pojawia się w pierwszej połowie ekranu linii poziomej, tak jak to pokazano na fig. 35(b), wówczas jest to pole dolne. Jeżeli natomiast narastające zbocze startu pola pojawia się fig. 35(c), to jest to pole górne.

Sygnał VH w przypadku sygnału głównego i sygnał HSYNC_MN stanowią sygnały wejściowe układów opóźniających 704, 706 i 708 wytwarzających opóźnienia równe okresowi linii poziomych

167 644 w celu zapewnienia odpowiedniej relacji fazowej sygnałów wyjściowych WR_RST_FIFO_MN,

RD_RST_FIFO_MN i RD_RST_FIFO_AX. Operacja opóźnienia, która może być wykonana przy pomocy przerzutników typu D jest wykonywana przez układ podobny do pokazanego na fig. 30. Pomiędzy wskaźnikiem zapisu i odczytu umieszczone są dwa lub trzy okresy linii poziomej.

Wskaźnik UL_MN górnego/dolnego typu pola jest zgodny z sygnałem U/L SYGNAŁEM

GŁÓWNYM pokazanym w górnej części fig. 32 i jest jednym z sygnałów wejściowych komparatora

UL_SEL 714. Inne sygnały wejściowe komparatora 714 są dostarczane z generatora testowego

UL_AX 712. Generator testowy 712 ma dwa sygnały wejściowe: wskaźnik UL_ AX pola i sygnał

HSYNC_AX doprowadzony do wejścia zegarowego. Generator testowy 712 wytwarza sygnały

U/L(A), U/L(B) i U/L(C) pokazane w dolnej części fig. 16, odpowiednio dla trzech możliwych trybów A, B i C. Każdy z sygnałów U/L(A), U/L(B) i U/L(C) jest porównywany z UL_MN w momencie pojawienia się zbocza decyzyjnego U/L_MN pokazanego również na fig. 32. Jeżeli

UL_MN jest zgodny z U/L(A), wówczas typy pól są zgodne i dla utrzymania ciągłości przeplatania nie jest konieczne podejmowanie żadnych działań. Jeżeli istnieje zgodność UL_MN z U/L(B), to typy pól nie są zgodne. Dla zachowania ciągłości przeplatania niezbędne jest opóźnienie zapisu górnego pola o jedną linię. Jeżeli UL_MN jest zgodny z U/L(C), to typy pól nie są zgodne. Dla zachowania ciągłości przeplatania niezbędne jest przyspieszenie zapisu dolnego pola o jedną linię.

Wyniki tego porównania stanowią dane wejściowe selektora 718. Do innych wejść tego selektora są doprowadzane trzy sygnały synchronizacji pionowej RST_A, RST_B i RST_C generowane w generatorze RST_AX_GEN 716. Trzy sygnały synchronizacji pionowej RST_A,

RST_B i RST_C mają różne przesunięcia fazowe względem siebie dla umożliwienia podjęcia akcji korekcyjnej lub nie podejmowania tej akcji dla zachowania ciągłości przeplatania zgodnie z sygnałem wyjściowym komparatora 714. Układ opóźniający 722 resynchronizuje wybrany sygnał synchronizujący z pomocniczym wejściowym sygnałem wizyjnym, w celu wygenerowania WR_RST_VRAM_AX. Układ opóźniający 720 realizuje podobne funkcje w celu wygenerowania RD_RST_VRAM_AX i RD_RST_FIFO_AX. Jak widać na fig. 32, tryby B i C nakładają się na siebie przez większą część czasu. W rzeczywistości tylko dwa spośród 525 porównań wymagają zdecydowanie jednego z trybów B lub C, a nie dowolnego z nich. Dla faworyzowania trybu C przed trybem B, w przypadku, gdy oba tryby są poprawne może być zastosowany komparator 714. Ten wybór może być dokonany arbitralnie lub może uwzględniać inne czynniki układowe.

Pokazany na fig. 4(b) układ 111 sugeruje w jaki sposób można zmodyfikować układ 11, pokazany na fig. 4(a), aby można było zastosować układ wyświetlacza ciekłokrystalicznego (LCD). Dla układów z wyświetlaczami ciekłokrystalicznymi nadają się również metody odwzorowania rastrowego wykorzystywane w cyfrowym przetwarzaniu sygnałów i wyjaśnione szczegółowo wyżej. Mapa pikseli generowana przez generator 113 adresowy matrycy LCD jest oparta na cyfrowo multipleksowanym wyjściu matrycy przełączającej Y MX, U_MX i V_MX. Generator

113 adresowy matrycy LCD steruje ciekłokrystalicznymi środkami 115 wyświetlania.

Dedukcja lub kompresja danych i regenerowanie lub rozszerzanie mogą być realizowane różnymi sposobami, zgodnie z różnymi wynalazczymi rozwiązaniami. Zgodnie z jednym z rozwiązań sygnał pomocniczy jest „roztrząsany przez układ 370 przetwarzania rozdzielczości i „skupiany przez układ 357 przetwarzania rozdzielczości. Układ przetwarzania rozdzielczości 370 może być traktowany również jako układ redukcji danych i układ 357 przetwarzania rozdzielczości, może być traktowany również jako układ regeneracji danych. Roztrząsanie można określić jako proces, w którym do n-bitowego sygnału jest dodawana m-bitowa rozsunięta sekwencja, po czym następuje odcięcie m najmniej znaczących bitów. Na fig. 39 i 40 pokazano odpowiednio jednobitowy układ roztrząsający i odpowiadający mu jednobitowy układ skupiający. Dwubitowy układ roztrząsający i odpowiadający mu dwubitowy układ skupiający pokazano odpowiednio na fig. 41 i 42.

Zgodnie z fig. 39 i fig. 40, układ sumujący 372 łączy n-bitowy sygnał z 1-bitową sekwencją roztrząsającą. Korzystną 1-bitową sekwencją roztrząsającą jest sekwencja 01010101,..., itd. Po dodaniu sekwencji roztrząsającej do sygnału 1-bitowego w układzie 374 następuje odcięcie najmniej znaczącego bitu. Następnie h-1 bitowy roztrzęsiony sygnał jest przetwarzany w module 320 „pix in pix, zatrzaskach 352A i 352B oraz układ FIFO 354. Na kolejnym wyjściu układu dekodującego 306B „pip występuje H-bitowy roztrzęsiony sygnał. W układzie 357 regeneracji danych, n-1

167 644 bitowy roztrzęsiony sygnał jest podawany na układ 802 sumujący i na jedno z wejść bramki AND 804. Sygnał na drugim wejściu bramki AND 804 maskuje najmniej znaczący bit roztrzęsionego sygnału. Sygnał z wyjścia układu bramek AND 804 jest podawany bezpośrednio do jednego z wejść bramki 801, eNc^s^e OR (wykluczające LUB) i jest opóźniany przez układ 806 o jeden cykl zegarowy lub jeden piksel zanim zostanie dostarczony podobnie jak inne sygnały do bramki 808 eKcluswe OR (wykluczające LUB). Wyjście bramki 808 jest dołączone do jednego z wejść bramki AND 810 i do wejścia interpolatora Y 359, na którym to wejściu jest formowany nowy najmniej znaczący bit skupionego sygnału. Na inne wejście bramki AND 810 jest podawany sygnał o takiej samej sekwencji roztrząsania i takiej samej fazie, jaką ma roztrzęsiony sygnały doprowadzany do węzła sumującego 372. Wyjście bramki AND 810 jest dołączone do odejmującego wejścia węzła sumującego 802. Sygnał wyjściowy węzła sumującego 802 jest łączony z dodatkowym bitem dostarczanym z wyjścia bramki 808 typu exclusive OR (wykluczające LUB), dając w rezultacie n-bitowy skupiony sygnał wykorzystywany jako sygnał wejściowy interpolatora Y 359.

Jak pokazano na fig. 41, dwubitowy układ 370 roztrząsający ma układ sumujący 376, który łączy n-bitowy sygnał z 2-bitową sekwencją roztrząsania. Zgodnie z wynalazczym rozwiązaniem, sygnał roztrząsania może być zdefiniowany przy pomocy dowolnej periodycznie powtarzającej się sekwencji liczb 0, 1,2,3 w dowolnej kolejności wewnątrz sekwencji. Definicja obejmuje sekwencje podane w tabeli 1.

Tabela 1

0123	0123	2013	3012
0132	1032	2031	3021
0213	1230	2103	3120
0231	1203	2130	3102
0312	1302	2301	3201
0321	1320	2310	3210

Szczególnie korzystną dwubitową sekwencją roztrząsającą jest sekwencja 02130213 itd, którą pokazano na fig. 41. Dwa najmniej znaczące bity sygnału n-bitowego, który jest sygnałem wyjściowym układu sumującego 376, są obcięte przez układ 378. Dwubitown roztrzęsiony sygnał jest następnie przetwarzany przez procesor pix-ia-pix 320, zatrzaski 352A i 352B, układ FIFO 354 i układ dekodera pip 306B.

Okazuje się, że składowa o czterokrotnie mniejszej częstotliwości jest zwykle bardziej niepożądana niż składowa o dwukrotnie mniejszej częstotliwości, nawet wówczas, gdy amplituda składowej o czterokrotnie mniejszej częstotliwości jest równa połowie amplitudy składowej o dwukrotnie mniejszej częstotliwości. Stosownie do tego układ skupienia może być wybrany wyłącznie pod kątem stłumienia składowej o czterokrotnie mniejszej częstotliwości. Pieewezn tor sygnału układu skupiania jest przeznaczony do uzyskania zgodności opóźnienia i amplitudy. W drugim torze sygnału znajdują się połączone ze sobą układy iawersyjaego filtra pasmowego i ogranicznika. ^wersyjny filtr pasmowy likwiduje częstotliwość w środku pasma przenoszenia wówczas, gdy jest on dołączony do opóźnienia i odpowiada amplitudzie sygnału wejściowego. Ogranicznik gwarantuje, ze usunięte będą tylko amplitudy równe amplitudzie drżenia. To urządzenie skupiające nie wywiera żadnego wpływu na składową o częstotliwości równej połowie częstotliwości próbkowania roztrzęsionego sygnału. Składowa sygnału o dwukrotnie mniejszej częstotliwości ma dostatecznie niską amplitudę i wystarczająco wysoką częstotliwość, aby zapewnić jej wystarczająco niską zduważalaość, eliminującą powstawanie problemów.

Taki układ 306D skupiający pokazano na fig. 42. Sygnał wyjściowy układu 306B dekodera pip o długości n-2 bitów jest dostarczany w charakterze sygnału wejściowego do układu 822 opóźniającego o dwa cykle zegarowe lub dwa piksele, układu 814 opóźniającego o dwa cykle zegarowe lub dwa piksele i układu 812 sumującego. Wyjście układu 814 opóźniającego jest dołączone do odejmującego wejścia układu 812 sumującego, na wyjściu którego uzyskuje się sygnał n-1 bitowy. Roztrzęsiony sygnał n-1 bitowy jest sygnałem wejściowym układu 816 ogranicznika. Wartości wyjściowe układu ogranicznika są ograniczone do zakresu [-1, 0, 1], to znaczy do wartości absolutnej 1. Sygnał wyjściowy układu 816 ogranicznika jest sygnałem dwubitowym, podawanym na wejście układu 818 opóźniającego o dwa cykle zegarowe lub dwa piksele oraz na odejmujące

167 644 wejście układu 820 sumującego. Układ 818 opóźniający i układ 820 sumujący tworzy filtr pasmowy o zysku równym dwa dla częstotliwości środkowej, która jest równa 1/4 częstotliwości próbkowania. Sygnał dwubitowy jest wyrażony dopełnieniem do 2. Na wyjściu układu 820 sumującego uzyskiwany jest sygnał 3 bitowy, który jest doprowadzany do odejmującego wejścia układu 826 sumującego. Układ 822 opóźniający wytwarza n-2 bitowy sygnał wyjściowy, który jest podawany na wejście układu 824 mnożącego. Na wyjściu układu 824 mnożącego uzyskiwany jest sygnał n-bitowy, którego dwa najmniej znaczące bity są równe 0. Wartości dla dwu najmniej znaczących bitów (z niewielką korektą) są dostarczane z układu 826 sumującego. Na wyjściu układu 826 sumującego uzyskiwany jest n-bitowy, częściowo skupiony sygnał, który jest podawany na wejście interpolatora Y 359.

Rozdzielczość lub jakość odbioru skupionego sygnału wizyjnego może być zwiększona w pewnych warunkach poprzez ukosow^e sekwencji roztrząsającej. Sekywaoja roztrząsająca, niezależnie od tego czy jest to sekwencja jedno czy dwubitowa, jest powtarzana w sposób ciągły na określonym przewodzie, lecz jest przesunięta w fazie na różnych przewodach. Dwie sekwencje ukosujące mogą być szczególnie korzystne do ukrywania usterek obrazu wynikających z samego procesu roztrząsania. Te sekwencje ukosujące są pokazane na fig. 43. Skośność między polami wynosi jeden lub dwa piksele wówczas, gdy wszystkie linie jednego pola mają tę samą fazę, a we wszystkich liniach następnego pola jeden lub dwa piksele są przesunięte względem pierwszego pola. Skośność między polami przy dwubitowym roztrzęsieniu sygnałów funkcjonuje najlepiej dla „zamrożonych obrazów. Niektóre linie mogą być oglądane w „żywym obrazie zawierającym obszary z ruchomymi obiektami. Skośność jedaopikselpwα jest szczególnie korzystna dla roztrzęsanik dwubitowego wówczas, gdy sygnał będzie skupiany, lecz obecnie w przypadkach, gdy sygnał nie będzie skupiany jest preferowana skośność dwubitowa. Decyzja dotycząca potrzeby skupiania sygnału zależy od formatu zobrazowania.

Alternatywą wykorzystania roztrzęsania do redukcji danych jest kompresja par pikseli, która będzie wyjaśniona w powiązaniu z fig. 44. Pole pokazane w górnej części fig. 44 ma linie 1,2,3, etc. Piksele każdej linii są reprezentowane przez litery. Każdy piksel oznaczony literą P może być zachowany, podczas gdy każdy piksel oznaczony literą R powinien być zamieniony. Stałe i zamienione piksele są przesuwane z linii do linii o jeden piksel. Innymi słowami w liniach nieparzystych zamienione są piksele drugi, czwarty, szósty etc, natomiast w liniach parzystych zamienione są piksele pierwszy, trzeci, piąty etc. Dwie elementarne alternatywy polegają na zastąpieniu każdego zamienionego piksela kodem eedapbitowym lub kodem dwuUitPwcm. Wartości bitów umieszczane w kodach są uzyskiwane z liczb bitów dostępnych dla defiaipwαaik stałych pikseli. Dostępną liczbę bitów dla definiowania pikseli ogranicza pojemność pamięci procesora sygnału wizyjnego. W tym przypadku mikroukład CPIP i pamięć video RAM 350 narzucają ograniczenie wynoszące średnio 4 bity na piksel. Jeżeli każdy zamieniony piksel jest zastępowany kodem jedapUitowym, wówczas dla każdego stałego piksela 7 bitów pozostaje do wykorzystania. Podobnie jeżeli każdy zamieniony piksel jest zastępowany kodem dwubitowym, wówczas do opisania każdego stałego piksela można wykorzystać 6 bitów. W obu przypadkach każda para kolejnych pikseli (jeden stały i jeden zamieniony) wymaga łącznie ośmiu bitów. Łączna liczba ośmiu bitów na parę daje średnią zaledwie 4 bity na piksel. Redukcja danych znajduje się w zakresie 6:4 do 7:4. Sekwencja zastępowania jest pokazana w części pola zawierającej trzy kolejne linie n-1, n, n+ 1. Piksele do zastąpienia oznaczono symbolami R1, R2, R3, R4 i R5. Piksele do pozostawienia oznaczono symbolami A, B, C i D.

Zgodnie z jedno^tow^ schematem kodowania zerem będzie zastępowany piksel przeznaczony do zamiany jeżeli jego wartość jest bar^tł^^ej zbliżona do wartości piksela znajdującego się pod nim niż bardziej zbliżona do średniej wartości pikseli z każdej strony. Przykładowo na fig. 44 jednobitowy kod zastępczy dla piksela R3 będzie miał wartość zero, gdy wartość piksela R3 jest bardziej zbliżona do wartości średniej dla pikseli B i C niż do wartości piksela A. W innym przypadku eedapUltpwc kod zastępczy będzie miał wartość 1. W przypadku regeneracji danych, wartość piksela R3 będzie równa średniej wartości pikseli B i C wówczas, gdy kod jednpUltPwy ma wartość zero. Jeżeli kod eedapUitowy jest równy 1, to wartość piksela R3 będzie taka sama jak wartość piksela A.

Zilustrowano również sekwencję zamiany i regeneracji dla kodu dwubitowego. Dwubitowy kod zastępczy dla piksela R3 gdy wartość piksela R3 jest bardziej zbliżona do wartości piksela A.

167 644

Dwubitowy kod zastępczy wynosi 1, gdy wartość R3 jest bardziej zbliżona do średniej wartości A i B. Dwubitowy kod zastępczy wynosi 2 jeżeli wartość R3 jest bardziej zbliżona do średniej wartości A i C. Dwubitowy kod zastępczy wynosi 3, gdy wartość R3 jest bardziej zbliżona do średniej wartości B i C. Sekwencja raganarecji następuje po sekwencji zamiany. Jeżeli kod dwubitowy jest równy 0, to wartość piksela R3 jest równa wartości A. Jeżeli kod dwubitowy wynosi 1, to wartość piksela R3jest równa średniej wartości A i B. Gdy kod dwubitowy ma wartość 2, wówczas wartość piksela R3 jest równa średniej wartości pikseli A i C. Gdy wartość kodu dwubitowego wynosi 3, to wartość piksela R3 jest równa średniej wartości pikseli B i C.

Zastosowanie kodu Jadnebitewego jest korzystne w przypadkach, gdy stałe piksele są opisywane z rozdzielczością wyższą od jednobitowej. Kod dwubitowy jest korzystny wówczas, gdy zamienione piksele są opisywane z wyższą rozdzielczością. Jeżeli kalkulacje bazują na wartościach tylko dla dwóch linii, to jest na przykład n-1 i n, lub n i n + 1, to jest to korzystne jeśli chodzi o minimalizację niezbędnej pamięci linii. Z drugiej strony dokładniejsza sekwencja zastępcza może być generowana wówczas, gdy w obliczeniach uwzględnia się wartość D, lecz związane to jest z kosztem uwzględnienia dodatkowej linii w pamięci sygnału wizyjnego. Kompresja par pikseli może być szczególnie skuteczna dla uzyskania dobrej rozdzielczości poziomej i pionowej i w niektórych przypadkach daje wyniki lepsze niż roztrząsanie i skupianie. Z drugiej strony rozdzielczość w kierunkach diagonalnych generalnie nie jest tak dobra jak przy zastosowaniu roztrząsania i skupiania.

Zgodnie z wynalazczym rozwiązaniem, można korzystać z wielu sposobów redukcji danych i regeneracji danych, włączając w to na przykład kompresję par pikseli, roztrząsanie i skupianie. Ponadto dostępne są również różne sekwencje roztrząsania-korzystające z różnych liczb bitów i kompresji dla różnie łączonych par pikseli, łącznie z różną liczbą bitów. Konkretny algorytm redukcji i regeneracji danych może być wybrany przez mikroprocesor WSP -uP dla uzyskania maksymalnej rozdzielczości wyświetlanego sygnału wizyjnego dla każdego konkretnego formatu wyświetlacza wizyjnego.

Procesor szerokiego ekranu ma również możliwość sterowania odchylaniem pionowym dla uzyskania funkcji zmiennej ogniskowej (zoom) w kierunku pionowym. Topologia procesora szerokiego ekranu jest tego rodzaju, że funkcje rastrowego odwzorowania (interpolacji) poziomego dla kanału pomocniczego i głównego są niezależne od siebie i są niezależne od funkcji zmiennej ogniskowej w kierunku pionowym (która pozwala manipulować odchylaniem pionowym). Ta topologia daje możliwość rozszerzania kanału głównego zarówno w kierunku poziomym jak i pionowym dla utrzymania prawidłowego stosunku szerokości do wysokości obrazu podczas wykonywania operacji zmiennej ogniskowej w kanale głównym. Tym niemniej dopóki nie są zmianiona nastawy interpolatora kanału pomocniczego, PIP (mały obraz) będzie realizował funkcję zmiennej ogniskowej tylko w kierunku pionowym lecz nie poziomym. Dlatego też interpolator kanału pomocniczego może być dostosowany do wykonywania większych rozszerzeń dla zachowania prawidłowego stosunku szerokości do wysokości małego obrazu uzyskanego w trybie PIP przy rozszerzaniu w kierunku pionowym.

Z dobrym przykładem tego procesu mamy do czynienia wówczas, gdy w kanale głównym jest wyświetlany materiał źródłowy o formacie skrzynki pocztowej 16X9 -jakk wyta-niono oo dokaadniej niżej. Mówiąc zwięźle, odwzorowanie głównego rastra poziomego jest ustawiane na 1:1 (nie ma rozszerzenia, nie ma kompresji). Kierunek pionowy jest poddawany operacji zmiennej ogniskowej (zoom) przy współczynniku 33%, to znaczy jest rozszerzany o (4/3) dla wyeliminowania czarnych pasków związanych z materiałem źródłowym o formacie skrzynki pocztowej. Teraz stosunek szerokości do wysokości obrazu jest prawidłowy. Kanał pomocniczy w przypadku materiału źródłowego o formacie 4X3 bez wykonywania operacji zoom w kierunku pionowym domidaldia jest ustawiany na 5/6. Różne wartości współczynnika wzmocnienia X są określone następująco:

X = (5/6) * (3/4) = 5/8

W przypadku, gdy interpolator 359 kanału pomocniczego jest ustawiony na 5/8, utrzymywany jest prawidłowy stosunek szerokości do wysokości małego obrazu, a obiekty wewnątrz obrazu PIP występują bez zniekształceń proporcji wymiarów obrazu.

Szczególną zaletę telewizji szerokoformatowej jest to, że sygnały o formacie skrzynki pocztowej mogą być rozciągnięte aż do wypełnianie całego ekranu o szerokim formacie zobrazowania,

167 644 chociaż może być konieczna interpolacja sygnału dln uzyskania dodatkowej rozdzlelazzśai w kierunku pionowym. Zgodnie z cechami wynalazku zastosowano ukłnd automatycznej selekcji formatu skrzynki pocztowej, który automatycznie wprowadza rozszerzenie sygnału o proporcjach formatu zobrazowania 4X3, w którym znajduje się obraz o proporcjach formatu zobrazowania skrzynki pocztowej 16X9. Automatyczny detektor formatu skrzynki pocztowej wyjaśniono dokładniej w powiązaniu z fig. 45 - 49.

W celu zwiększenia wysokości sygnału „skrzynki ppazaowzi“ zostaje zwiększona częstotliwość wybierania oipnpwegp wyświetlanego sygnału wizyjnego w takim stopniu, aby cznme obszary w górnej i dolnej części obrazu były wyeliminowane lub przynajmniej zasadniczo zredukowane. Automatyczny detektor skrzynki pocztowej dzinła w oparciu o założenie, ze sygnał wizyjny generalnie powinien być zgodny z przebiegiem pokazanym na fig. 45. Obszary A i C nie mnją alternatywnych sygnałów wizyjnych lub mają najmniejszy poziom lumlnnnajl leżącej poniżej ustalonego progu. W obszarze B zaaiduią się aktywne sygnały wizyjne lub poziomy luminaacil są co najmniej większe od ustalonej wartości progowej. Odpowiednie przedziały czasowe A, B i C są zależne od formatu skrzynki pocztowej, który może zmieniać się w zakresie od 16X9 do 21X9 . Długość obszaru A i C wynosi w przybliżeniu 20 linii dla każdego formatu skrzynki pocztowej 16X9. Detektor skrzynki pocztowej sprawdza poziomy lumlnaacjl w obszarach A i/lub C. W przypadku, gdy w obszarach A i/lub C zostaną znalezione aktywne sygnały wizyjne lub zostanie wykryty minimalny poziom luminanajl, detektor skrzynki pocztowej wytwarza sygnał wyjściowy, nn przykład wartość logiczną 0 wskazujący istnienie źródła sygnału NTSC o normalnych proporcjach formatu zobrazowania 4X 3 . Tym niemnlaj)leżel) sygnał wizyjny jest wykrywany w obszarze B lecz nie występuje w obszarach A i C, to przyjmuje się, że sygnał wizyjny pochodzi ze źródła wytwarzającego sygnał o formacie skrzynki pocztowej. W tym przypadku sygnał wyjściowy będzie miał wartość logiczną 1.

Działanie detektora może być poprawione przy wykorzystaniu Clstzpeay, jak opknaaao to w uproszczeniu na fig. 46. Po wykorzystaniu sygnału o formacie skrzynki pocztowej, przed przełączeniem układu zobrazowania na prncę z normalnymi sygnałami formatu 4X3 konieczne jest jeszcze wykrycie minimalnej liczby pól o sygnale nie ppsiadnjąaym formatu skrzynki pocztowej. Podobnie, przy wykorzystywaniu sygnału o normalnym formacie 4X3 przed przełączaniem układu zobrazowania na pracę w trybie szerokoekranowym, koniecaae jest wykrycie formatu skrzynki pocztowej dln minimalnej liczby pól. Na fig. 47 ppanzaap układ do tego sposobu. Układ 1000 ma licznik 1004 linii, liazala 1006 pól i ukłnd 1002 detekcji, w którym do analizy sygnału wizyjnego zastosowano opisany wyżej algorytm.

W innym pomysłowym rozwiązaniu detekcję formatu skrzynki pocztowej uzyskuje się w wyniku obliczania dwóch gradientów dla każdej linii poln wizyjnego. Do obliczenin dwóch gradientów potrzebne są cztery wartości: maksymalna i minimalna wartość dla linii bieżącej oraz maksymalnn i minimalna wartość dla linii poprzedniej. Pierwszy gradient oapzelnny jako gradient dodatni jest uzyskiwany w wyniku odejmowania minimalnej wartości dln poprzedniej linii od maksymalnej wartości dla bieżącej lmii. Drugi gradient określany jako gradient ujemny uzyskuje się odejmując minimalną wartość dln linii bieżącej od maksymalnej wartości dln linii poprzedniej. Każdy z gradientów może mieć wartość dodatnią lub ujemną, zależnie od zawartości obrazu, lecz wartości ujemne obu gradientów mogą być ignorowane. Wynika to stąd, że w danej chwili tylko jeden gradient może być ujemny, a amplituda gradientu o wartości dodatniej powinna być zawsze większa lub równa amplitudzie gradientu o wartości ujemnej. To upraszcza ukłnd gdyż eliminuje potrzebę obliczania absolutnych wartości gradientów. Jeżeli którykolwiek z gradientów minł wartość dodatnią przewyższającą programowalny próg, to zakłada się, że sygnał wizyjny jest obecny w bieżącej linii lub w przedniej Hmi. Tz wartości mogą być wykorzystane przez mikroprocesor do stwierdzenia obecności lub braku obecności źródła sygnału wizyjnego o formacie skrzynki pocztowej.

Na figurze 48 pokazano schemat blokowy układu 1010 do realizacji tego sposobu wykrywania formatów skrzynki pocztowej. Układ 1010 ma filtr wejściowy sygnału lummancji, detektor 1020 maksimum linii (max), detektor 1022 minimum linii (min) i selekcję 1024 wyjściową. Filtr wejściowy sygnału luminaaaji zawiera stopnie 1012 i 1014 oappwladnjąae skończoną liczbą impulsów (FIR) a także sumatory 1016 i 1018. Układ 1010 wykrywania formatów skrzynki pocztowej pracuje

167 644 z cyfrowymi danymi Y_IN lummaecji dostarczanymi z procesora szerokiego skranu. Dla obniżenia poziomu szumów podnissisnia mszawodnpści dstekcji wykorzystywany jest filtr wejściowy. Filtr składa się zasadniczo z dwu szeregowo połączonych stopni (pdppwieazi skończonego impulsu -FIR) o następującej funkcji przenoszenia:

H(z) = (1/4) * (1 + Z'1) * (1 + Z^-3).

Sygnał wyjściowy każdego stopnia jest obcinany do ośmiu bitów ^ϊι^ϊι przsz dwa) dla utrzymania wzmocnienia stałoprądowugo o wartości logicznej 1.

Detektor 1020 maksimum linii ma dwa rejestry. Pierwszy rejsstr przechowuje maksymalną liczbę pikseli (maxpix) w bieżącej chwili okresu Ι^ιι. Rejsstr jsst inicjαlizpwαny na początku każdego okresu linii przy pomocy impulsu SOL (start Ι^ϊϊ) o szerokości impulsu zegarowego, wpioującsgp do rejestru wartość 80h. Wartość 80h jest ι^ϊ^^ wartością ośmiobitową w dwójkowym kodzie uzupełniającym. Układ jest odblokowany sygnałem LTRBXEN, który przyjmuje wartość wysoką w przybliżeniu dla około 70% aktywnej linii wizyjnsj. Drugi rejestr przechowuje maksymalną liczbę pikseli (max lmu) dla całej poprzedniej lmii i jest aktualizowany jednorazowo dla każdego okresu linii. Przychodzące dane Y IN lumimamcji są porównywani z bieżącą maksymalną liczbą pikseli pamiętaną w rejestrze „maxpix. Jsżeli wartość określona przsz dani przewyższa wartość znajdującą się w rsjestrze, wówczas zawartość rsjsstru „max pix jsst aktualizowana w następnym cyklu zegarowym. Przy końcu Ι^ϊϊ wizyjnej rejestr „maxpix będzie zawierał maksymalną liczbę pikseli dla całsgo odcinka lmii, dla którego był odblokowany. Na początku następnej lmii wizyjnsj wartość rejestru „maxpix jest ładowana do rejestru „max lmu.

Detektor 1022 minimum linii pracuje w identyczny sposób z tą różnicą, że rejsstr „min lmu będzie zawierał minimalną liczbę pikssli dla poprzedniej Ι^ϊϊ. Minimalna imicjalizownma liczba pikseli wynosi 7Fh, co stanowi maksymalną możliwą ośmiobitową liczbę w dwójkowym kodzie uzupełniającym.

Sekcja 1024 wyjścia może pobierać z rejestrów wartości maksimum Ι^ϊϊ i minimum lmii oraz zapamiętywać ts wartości w zatrzaskach ośmiobitowych, których zawartość jest aktualizowana jednorazowo dla każdej lmii. Następnie są obliczone dwa gradienty, a miamowiyie gradient dodatni i grnaieme ujemny. Podczas piurwszej Ι^ϊϊ pola, kiedy którykolwiek z tych gradientów just dodatni i większy od programowalnego progu, gemerpwnny jest sygnał zezwolenia umożliwiający załadowanie do rejesseru pierwszej Π^ιι odczytanej wartości dla bieżącej lmii. Podczas każdej linCi, kiedy dowolny z gradientów jest dodatni i przewyższa programowalny próg, gemerpwamy jest drugi sygnał zezwolenia umożliwiający załadowanie do rejestru ostatniej Ι^ιΙ odczytanej wartości dla bieżącej linii. W tsn sposób rejestr ostntmiee Ε^ιι będziu zawierał ostatnią linię w tym polu, w którym próg był przekroczony. Ograniczenie dla obu tych sygnałów zezwolenia polega na tym, że mogą one wystąpić w każdym polu jedynie pomiędzy 24 i 250 lmią. Eliminuje to fałszywe detekcje bazujące na związanej informacji tekstowej zakłóceń przy przełączaniu głowicy VCR. Na początku każdego pola układ jest od nowa lnlcealizpwamy, a wartości w rejestrach pierwszej Ι^ϊϊ i ostatniej Ι^ϊϊ są ładowane do odpowiednich rejestrów końcowych układu ^^krzynki pocztowej. Sygnały

LTRBX_BEG i LTRBX_END wskazują odpowiednio początek i kornisc sygnału o formacie skrzynki pocztowej.

Na figurze 49 pokazano automatyczny detektor formatu skrzynki pocztowej stanowiący część układu 1030 sterowania wymiarem pionowTym.

Układ sterowania wymiarem pionowym ma detektor 1032 formatu skrzynki pocztowej, układ 1034 sterowania odchylaniem pionowym i trójotampwy elememt 1036 wyjściowy.

W innym rozwiązaniu impulsy wygaszania pipepwegp i impulsy mogą być przesyłani jako oddzielne sygnały. Zgodnie z pomysłowym rozwiązaniem układ automatycznej detekcji formatu skrzynki pocztowej może automatycznie wykorzystywać funkcją zoom dla kierunku pionowego lub rozszerzenie sygnału o proporcjach formatu zobrazowania 4X3, zawierającuep obraz o formacie zobrazowania skrzynki pocztowej 16X9. W drwili ,w tróiej sggnkł wyjściówy KOREKCJA WYMIARU PIONOWEGO staje się aktywny, wysokość odchylania pionowego jest zwiększana o 4/3 w pokazanym na fig. 22 układzie 500 wymiaru pionowego, co pozwala aktywnej części sygnału wizyjnego o formacie skrzynki pocztowej wypełnić ekran szerokiego formatu bez zniekształcenia stosunku szsrokoścl do wysokości obrazu. W jeszcze innym rozwiązaniu nie pokazanym

167 644 na rysunkach automatyczny detektor skrzynki pocztowej może zawierać układ dekodujący słowo kodowe lub sygnał przenoszony przez źródło sygnału o formacie skrzynki pocztowej, które identyfikuje sygnał o formacie skrzynki pocztowej.

Układ 1034 sterowania odchylaniem pionowym sprawdza również, która część wybieranego nadmiarowo rastra będzie wyświetlona na ekranie, to jest sprawdza cechę nazywaną pionowym panoramowaniem. W przypadku, gdy sygnał wizyjny wybierany nadmiarowo w kierunku pionowym nie ma formatu skrzynki pocztowej, to obraz w konwencjonalnym formacie zobrazowania może być rozszerzany (funkcja zoom) dla symulowania szerokiego formatu zobrazowania. Jednak w tym przypadku części obrazu obcięte w wyniku pionowego wybierania nadmiarowego ze współczynnikiem 4/3 mogą zawierać aktywną informację wizyjną. Konieczne jest obcięcie obrazu o 1/3 w kierunku pionowym. Przy braku innych układów sterujących obraz będzie zawsze obcięty u góry o 1/3 w kierunku pionowym. Przy braku innych układów sterujących obraz będzie zawsze obcięty u góry o 1/6 i u dołu o 1/6. Tym niemniej zawartość obrazu może narzucać wymaganie, aby obcinanie zachodziło w większej części u góry obrazu, a mniejszej u dołu lub vice-wersa. Gdy akcja przebiega całkowicie na poziomie gruntu, to telewidz może preferować większe obcięcie nieba. Zakres panoramowania pionowego daje możliwość wyboru, która część rozszerzanego (zoom) obrazu będzie pokazana, a która będzie obcięta.

Panoramowanie pionowe jest omawiane w powiązaniu z fig. 23 i 24(a)-(c). W górnej części fig. 23 pokazano trójpoziomy złożony sygnał pionowego wygaszania/zerowarna. Te sygnały mogą być generowane niezależnie. Impuls wygaszania pionowego rozpoczyna się wówczas, gdy sygnał

L_COUNT jest równy VRT_BLNK0 i kończy się wówczas, gdy L_COUNT jest równy

VRT_BLNK1. Impuls zerowania pionowego rozpoczyna się w chwili, gdy L_ COUNT jest równy

VRT_PHASE i trwa przez 10 linii wybierania poziomego. Sygnał L_COUNT jest uzyskiwany na wyjściu licznika dziesięciobitowego wykorzystywanego do śledzenia półlinii poziomych w odniesieniu do przedniego zbocza sygnału VSYNC_MN. Sygnał VSYNC_MN jest zsynchronizowaną wersją sygnału VDRV_MN. który stanowi składową synchronizacji pionowej sygnahi głównego dostarczaną do matrycy przełączającej. Sygnały VRT_BLNK0 i VRT_BLNK1 są dostarczane przez mikroprocesor, zależnie od rozkazu pionowego panoramowania. Sygnał VRT_PHASE programuje relatywną fazę sygnału wyjściowego VERT_RST w odniesieniu do narastającego zbocza składowej synchronizacji pionowej w sygnale wyjściowym COMP_SYNC. Sygnał wyjściowy COMP_SYNC jest uzyskiwany na wyjściu przerzutnika J-K. Stan przerzutnika jest określany w wyniku dekodowania sygnałów wyjściowych L_COUNT i H_COUNT. Sygnał

H_COUNT jest licznikiem pozycji poziomej. Licznik L_ COUNT jest używany do segmentacji sygnału COMP_SYNC na trzy segmenty, odpowiadające impulsowi synchronizacji poziomej, impulsowi wyrównującemu i impulsowi synchronizacji pionowej.

Prąd odchylania pionowego bez skanowania nadmiarowego, który aktualnie dotyczy normalnego 6% skanowania nadmiarowego pokazano liniami kreskowymi podobnie jak odpowiedni sygnał wygaszania pionowego. Szerokość impulsu wygaszania pionowego bez skanowania nadmiarowego wynosi C. Impuls synchronizacji pionowej ma identyczną fazę jak impuls zerowania pionowego. Prąd odchylania pionowego dla pracy ze skanowaniem nadmiarowym pokazano linią ciągłą, podobnie jak odpowiedni impuls wygaszania pionowego o szerokość impulsu D.

W przypadku, gdy nadmiarowe skanowanie dolnej części A jest równe nadmiarowemu skanowaniu górnej części B, to obraz będzie wyglądał tak jak pokazano na fig. 24(a). Jeżeli impuls zerowania pionowego jest generowany w taki sposób, ze opóźnia impuls synchronizacji pionowej, to skanowanie dolnej części A jest mniejsze niż nadmiarowe skanowanie górnej części B, co w rezultacie daje obraz pokazany na fig. 24(b). Jest to przesunięty w dół wycinek panoramiczny, wyświetlający dolną część obrazu i wygaszający jego górną trzecią część. Odwrotnie, gdy pionowy impuls zerujący jest generowany w taki sposób, że wyprzedza impuls synchronizacji pionowej, to nadmiarowe skanowanie A części dolnej jest większe od nadmiarowego skanowania B, co w rezultacie daje obraz pokazany na fig. 24(c). Jest to przesunięty w górę wycinek panoramiczny, wyświetlający górną część obrazu i wygaszający jego dolną trzecią część. Relatywne przesunięcie fazowe sygnału synchronizacji pionowej i sygnału zerowania pionowego znajduje się pod kontrolą mikroprocesora WSP μΡ 340, dla umożliwienia panoramowania podczas pracy w trybie nadmiernego skanowania. Powinno być zrozumiałe, ze raster lampy obrazowej lub ekranu podczas

167 644 panoramowania w przypadku nadmiernego skanowania pozostaje ześrodkowany lub symetryczny w kierunku pionowym. Oznacza to, że odcinek wygaszający, który może być przesuwany w kierunku pionowym powinien być ustawiany asymetrycznie względem środka rastra, aby uzyskać większe wygaszenie obrazu w jego części górnej niż w dolnej lub vica versa.

Telewizja szerokoekranowa zgodnie z wielu pomysłowymi rozwiązaniami może rozszerzać lub zwężać obraz wizyjny w kierunku poziomym przez użycie przystosowanych filtrów interpolacyjnych. Interpolatorami dla składowych luminancyjnych sygnałów głównego i dodatkowego mogą być filtry korekcji skośności tego rodzaju jak opisane w amerykańskim opisie patentowym nr 4 694 414. Opisany jest tam czteropunktowy interpolator liniowy oraz związane z nim filtr i powielacz połączone kaskadowo dla zapewnienia kompensacji amplitudy i fazy. Łącznie użyto czterech próbek przyległych danych do obliczenia każdego punktu interpolowanego. Sygnał wejściowy przykładany jest do dwupunktowego interpolatora liniowego. Opóźnienie w stosunku do wejścia jest proporcjonalne do wartości sterującego sygnału opóźnienia (K). Błędy amplitudy i fazy opóźnionego sygnału są zminimalizowana przez przyłożenie sygnału korekcyjnego otrzymanego przez dodatkowy filtr i powielacz połączone kaskadowo. Ten sygnał korekcyjny ma ostry przebieg, który wyrównuje odpowiedź częstotliwością dwupunktc>wagc filtru interpolacji liniowej dla wszystkich wartości (K). Oryginalny czteropunktowy interpolator jest optymalizowany do użycia z sygnałem mającym szerokość pasma fs/4, gdzie fs jest częstotliwością próbkowania danych.

Alternatywnie, a zgodnie z wynalazczymi rozwiązaniami oba kanały mogą wykorzystywać to, co jest nazwane dwustopniowym procesorem interpolacyjnym. Odpowiedź częstotliwościowa oryginalnego filtru o zmiennej interpolacji może być poprawiona przez użycie takiego dwustopniowego procesu. Proces ten będzie odtąd nazywany dwustopniowym interpolatorem. Dwustopniowy interpolator według układu patentowego zawiera filtr odpowiedzi skończonego impulsu (finite impulse response - FIR) o 2nX 4 odczepach, stałych współczynnikach i 4-punktowy zmienny interpolator jak to pokazano na rys. 56 - 57. Wyjście filtru FIR jest przestrzennie umiejscowione w połowie drogi między próbkami wejściowych elementów obrazu jak pokazano na fig. 56. Wyjście filtru FIR jest więc połączone przez przeplatanie z oryginalnymi próbkami danych, które są opóźnione dla utworzenia skutecznej częstotliwości próbkowania 2fs. Założenie to obowiązuje dla częstotliwości w paśmie filtru FIR. W wyniku tego skuteczne pasmo przenoszenia oryinalnego czteropunktowego interpolatora jest znacznie powiększone.

Skompensowany, zmienny filtr interpolacyjny dotychczas zapewniał dokładnie interpolowane próbki tak długo, dopóki składowe częstotliwości sygnału nie były większe w przybliżeniu od jednej czwartej częstotliwości próbkowania 1 /4fsi Podejście dwustopmowe może być zastosowane dla sygnałów mających składowe częstotliwości znacznie większe niż 1/4fSi jak to pokazano na schemacie blokowym dwustopniowego interpolatora 390 na fig. 58. Sygnał DS_A próbek cyfrowych z częstotliwością próbkowania fs stanowi wejście do filtru odpowiedzi skończonego impulsu (FIR), na przykład stałego filtra FIR 391. Filtr odpowiedzi skończonego impulsu 391 wytwarza z sygnału OS_A drugi sygnał próbek cyfrowych OS_B, które mają również częstotliwość próbkowania fs, ale które są czasowo umieszczone pomiędzy wartościami pierwszego sygnału DS_ A, na przykład próbki pomiędzy każdą wartością. Sygnał DS—A jest również wejściem do układu opóźniającego 392, który wytwarza sygnał próbek cyfrowych DS_A, identyczny jak sygnał DS_A, ale opóźniony w czasie o (N+ )fsi Strunneń danych DS_B i DS__ Cjest Rnony pzezz p^platami w multiplekserze 393, dając strumień danych DS__D o częstotliwości próbkowania 2fs. Strumień danych DS_D jest podawany na skompensowany, zmienny interpolator 394.

Ogólnie, stały filtr FIR jest tak zaprojektowany, aby dokładnie wytwarzać wartości próbek odpowiadające położeniom w czasie dokładnie w połowie między położeniami przychodzących próbek. Są one więc przeplatane z opóźnionymi, ale w inny sposób nie zmodyfikowanymi próbkami, tworząc strumień danych o częstotliwości próbkowania 2fs. Filtr FIR jest najkorzystniej stosowany używając parzystej liczby symetrycznie rozłożonych odczepów. Filtr 8-odczapowy, na przykład mający wartości (wagi) odczepów:

-1/32, 5/64, -11/64, 5/8, 5/8, -11/64, 5/64,-1/32 będzie dokładnie interpolował sygnały mające składowe częstotliwości do około 0,4fs. Ponieważ częstotliwość danych jest podwojona do 2fs przez przeplatanie, sygnał przetwarzany przez zmienny

167 644 45 interpolator nie zawiera nigdy składowych częstotliwości wyższych niż 1/4 częstotliwości próbkowania.

Zaletą dwustopniowego interpolatora jest to, że pozwala on na dokładne interpolacje sygnałów o szerokości pasma zbliżonych do 1/2 częstotliwości próbkowania. W ten sposób system ten jest najodpowiedniejszy dla sposobów wyświetlania wymagających rozszerzenia w czasie, takich jak powiększanie, gdzie przedmio utrzymywany jest w oryginalnej szerokości pasma na tyle, na ile jest to możliwe. Może to być odpowiednie dla telewizji szerokoekranowej, zwłaszcza w dodatkowym kanale, gdzie sygnał dodatkowy jest początkowo próbkowany z względnie niską częstotliwością, na przykład 10MHzi Utrzymywame szerokości pasma tak wielkiego jak to jest możiiwe może być ważne.

Dwustopniowy interpolator 390 odpowiedni dla powiększeń jest pokazany w postaci schematu blokowego na fig. 59. Składniki są zgodne z interpolatorem 390, pokazanym na fig. 17, i mają tę samą numerację odniesienia jak oznaczenia strumieni danych. Celem dwustopniowego interpolatora 390 jest powiększanie przychodzącego obrazu poziomo m-krotnie, gdzie m jest większe od 2. W ten sposób, jeśli sygnały danych wejściowych i wyjściowych występują z tą samą częstotliwością próbkowani f/N, trzeba wytworzyć m próbek wyjściowych na każdą próbkę wejściową. Sygnał jest zapisywany do liniowej pamięci FIFO (first in, first out - pierwszy na wejściu, pierwszy na wyjściu)

395 z częstotliwością f/N, a następnie jego część jest odczytywana jako strumień danych DS_A przy zredukowanej częstotliwości fs. Zegar o częstotliwości fs jest złożony z podzespołów impulsów zegarowych f/N i nie ma jednorodnego okresu.

Strumień danych DS_B, odpowiadający wartościom próbek usytuowanych w połowie między istniejącymi próbkami strumienia danych DS_A omawiany jest przy użyciu filtru FIR 391, a następnie przeplatany z opóźnionymi próbkami strumienia danych DA_C, by utworzyć strumień danych DS_D o podwójnej częstotliwości. Strumień danych DS_D mający podwójną gęstość próbek, jest następnie pezetwdeąany przez zmienny inteepktatke 394, aby wytworzyć wartość próbki dla każdego okresu f/N. Obwód akumulatora, zawierający przerzut^k zatrzaskowy 358 i sumator 399 wytwarza przebieg wyjściowy, który przyrasta o r = 2/m w każdym okresie zegara f/N. Część ułamkowa steruje zmiennym interpolatorem przez dostarczanie wartości K z przerzutnika 398. Wyjście przeniesienia całkowitego (CO) wytwarza zegar o częstotliwości 2fs, poprzez przerzut^k zatrzaskowy 397 do odczytywania pamięci FIFO 395 i przesuwania danych przez filtr FIR 391, obwód opóźniający 392, multiplekser 393 i interpolator 394. Dzielnik 396 wntwaeąd sygnał o częstotliwości fs z sygnału o częstotliwości 2fs.

Zgodnie z dalszymi aspektami tego wynalazku, mogą być zastosowane interpolatory, co ma tę zaletę że zapewnia buforowanie dodatkowego i głównego kanału wizyjnego bez dodatkowej pamięci liniowej. Pamięć liniowa kanału głównego staje się wówczas również pamięcią obrazową. Przy dwóch mnożeniach potrzebne są zmienne filtry interpolacyjne, jak to wynika z rozważań o filtrze pokazanym na fig. 12 w opisie patentowym US4694414. Pierwsze mnożenie dokonuje się przez czynnik C, gdzie C jest liczbą dwubitową. Drugie mnożenie - przez czynnik K, gdzie K jest liczbą 5-bitową, pozwalającą na przypadek K = 16/16. Są dwa sposoby uniknięcia potrzeby mnożenia 5-bitowego. Pierwszy, mnożenie przez 1-K, zamiast mnożenia przez K, przy czym nie wolno wybierać K = 0 jako punkt wyświetlania. Alternatywnie można mnożyć przez K, ale wówczas nie wolno wybierać K = 1.

Uproszczony układ mnożący dla rozdzielczości interpolatora 1/16 lub 1/32 jest pokazany na fig. 61. Układ ten pozwala zmiennej a, by była mnożona przez ó-bitową zmienną b, gdzie b = (b4, be, b2, bi, b0). Człon b0 jest najmniej znaczącym bitem (LSB), a człon b4 - najbardziej znaczącym bitem (MSB). Wartości bbędą ograniczać się do liczb całkowitych od 0 do 16 włącznie, a podobna technika może być stosowana do budowania bardziej złożonych układów mnożących. Na przykład, układ mnożący dla liczb całkowitych od 0 do 32 może być uzyskany na tej samej zasadzie. Warunkowy układ mnożący przez 2 mnoży wyjście poprzedniego sumatora przez 2 wówczas, gdy b= 10000. Liczba a dla pokazanej realizacji jest liczbą n-bitową. Warunkowe mnożenie przez 2 może być zrealizowane na przykład, przy pomocy rejestru przesuwnego lub multipleksera.

Wartości K i C mogą być wprowadzone do bloku pamięci i zależnie od wymaganej szybkości, licznik może indeksować wskaźnik odczytu aby wywołać K i C z żądanego miejsca pamięci i załadować je do układów mnożących interpolatora. Dlatego jest bardzo korzystne kodowanie

167 644 wartości C w wartości K tak, aby pojedyncze 4- lub S-bitowe słowo mogło zawierać wartości C i K. Przyjmuje się, że C = f(K). Tablica odpowiednich wartości K i C pokazana jest na fig. 62, gdzie K jest liczbą 5-bitową. Szereg bramek „lub można użyć w konfiguracji pokazanej na fig. 63 do bezpośredniego określema wartości C. Wartości te są pokazane w tablicy na fig. 64.

Możliwe są dodatkowe realizacje dla uzyskania różnych funkcji C = f(K), jak ilustruje to alternatywny dekoder na rys. 65. Na przykład, przy takim schemacie dekodowania, zaledwie kilka bramek może wyeliminować potrzebę tablicy przeglądowej lub dodatkowych rejestrów w mikroukładzie do przechowywania wartości C. Czynnik K może być łatwo dekodowany przy użyciu układu pokezadage na fig. 66.

Dwustopniowe interpolowanie, jak wyjaSdiode w związku z fig. 56-58 może być optymalizowane w celu przakreczadla częstotliwości 0,25fs, gdzie fs jest oryinalną częstotliwością próbkowania, w alternatywny sposób w stosunku do tego, jaki został wyjaśniony w związku z fig. 59. Krzywe częstotliwości na fig. 67 pokazują, ze dla wszystkich wartości K = [0, 1/8, 2/8,..., 1], odchylenie w odpowiedzi częstotliwościowej przy 0,25fs, jeśli chodzi o wielkość, wynosi 0,5 dB. Gdy odpowiedź amplitudowa różnych filtrów interpolacyjnych wynosi powyżej 0,5 dB, można oczekiwać widocznych błędów. Pewne symulacje sugerują, że takie błędy wystąpią przy odchyleniu odpowiedzi amplitudowych o ponad 1 dB. Zatem indywidualna odpowiedź poziomego interpolatora dla wybranych wartości K powinna tworzyć obwiednię odpowiedzi tak, aby żadna krzywa odpowiedzi częstotliwościowej nie różniła się więcej niż 1 dB od krzywej pokazanej na fig. 67. Krytyczna częstotliwość, przy której błędy mogą stać się widoczne, określona jest symbolem fc. W praktyce częstotliwość odcięcia lub rozbieżność krzywych odpowiedzi częstotliwościowych powldde być minimalizowana tak jak to możliwe poniżej fc.

W celu rozszerzenia pasma częstotliwości interpolatora według innego aspektu wynalazku, można zapewnić sieć kompensacji z 2n + 4 odczepami, która będzie rozszerzać wartość fc dla całego poziomego interpolatora. Ponadto, taka sieć kompensacji może być wprowadzana bez dodatkowej zmladdej sterującej, a więc dodatkowego stopnia swobody.

Stosując sieć kompensacji dla interpolatora liniowego można podwyższyć częstotliwość krytyczną fc do 0,7Xfs/2 lub 0,35 fs, stosując kryterium maksimum 0,5Xfs/2=t 0,375 fs, Ponadoo , jeśli wartości K = 0, 1 są unikane przy projektowaniu, tak że nie muszą być wybrane, szerokość pasma częstotliwości może być rozszerzona nawet lekko przez fc. Wielkość maksymalna kontrolowana jest przez dobór wartości C. Ośmiopunktowy interpolator może być utworzony przez interpolator liniowy i eśmioodczepowy filtr FIR dla zapewnienia kompensacji amplitudy i fazy. Cały interpolator może być opisany wyrażeniem.

C/2-Z'¹ (C^_3/2) + Z^-2 (K + C) + Z'³ (1-K + C) - Z^-4 (3/2) (C) + (C/2) (Z'⁵) dla wartoś'ci K = [0, 1/16, 2/16,.... 1],

Zależność między K i C jest pokazana na tablicy i wykresie na fig. 68 i 69. Zespół krzywych wykazuje mniej niż 1,5 dB wahania w paśmie przepuszczanym. Częstotliwość krytyczna wynosi 0,7 X fs/2 dla tej sieci kompensacyjnej.

Ten aspekt wynalazku może być rozszerzony do 8-odczepowej sieci kompensacyjnej, która zapewnia dodatkową użyteczną szerokość pasma. Ośmiopunktowy interpolator może być utworzony przez 8-edczepewy filtr kompensacyjny FIR i punktowy interpolator liniowy jak pokazano na fig. 70.

Trzy takie sieci kompensacyjne mogą być określeda przez następujące wyrażenia:

1. -C(4 (4 K ¹ (3(3)(C( + Z ²(-^3/3)(C) + Z'³(K K C) + K/Z 1 + K K C , + 7/⁵(-3/3)(Γ( + +^(3(3)((3( + ZGO);

2. -C/8 K Z-¹ (5/8) (C) K T\-12/8) (C) K Z^K K C) K Z’⁴( 1+ K K C) K Z^- 12/8) (C) + Z^/S) (C) K Z^-C/S);

3. </8 K C¹ (C/2) K Z-2(-11/8) (C) K Z^K K C) K Z^O KK K C) K Z5(-11/8) (C) K Z^C^) K Z-^^); gdzie K = [0, 1/16, 2/26,..., 1],

Każda z nich ma własną charakterystykę pasma przenoszenia i jakieś zalety. Tablice wartości K i C nie są pokazane dla realizacji z fig. 70. Wartość C może być tak wybrana, by dało to najlepszy zestaw krzywych dla każdego rozszerzenia lub kompresji jako całość.

167 644

Sygnał sterujący posyła wartość K do interpolatora liniowego. Wartość K jest dekodowana, by otrzymać wartość C dla równoważnika z siecią kompensacyjną. Współczynniki FIR są mnożnikami C w ogólnych równaniach interpolatora. Na przykład, równanie (1) może mieć osiem wag odczepów [-1/4, 3/4, -3/2, 1, 1, -3/2, 3/4, -1/4].

Ten aspekt wynalazku może być ogólnie rozszerzony do filtrów FIR z 2n odczepami użytymi jako sieci kompensacyjne, jakkolwiek może być, coraz trudniej użyć tylko dwóch liniowych współczynników do obliczenia interpolacji liniowej i związanej z nimi sieci kompensacyjnej. Alternatywą do ^^^(^dczepowego filtru FIR, na przykład, jest zapewnienie S-odczepowego stałego filtru FIR dla odczepu Z^-1 do Z~⁶ z odczepami Z⁰ i Z^-7 zależnymi albo od wartości K lub od C. Jest to możliwe, gdy K zbliża się do wartości 1/2 z dowolnej strony a przy K = 0 lub K = 1 odpowiedź częstotliwościowa musi mieć dodatkową kompensację dla rozszerzenia swego pasma przenoszenia.

Schemat blokowy specjalnego układu 1150 wykorzystującego 8 odczepów, to jest dwustopniowego filtru z czteropunktowym interpolatorem pokazano na fig. 60. Aby móc rozszerzyć lub zwężyć wizyjny sygnał lumiaaaoyjny ma on na wejściu układ poziomej linii opóźniającej 1152. Wyjścia linii opóźniającej Z0, Z'\ Z², Z'3 Z~4 Z*⁵, Z⁶ i Z^_7 są wejściami do ośmiu odczepów filtru FIR 1154. Filtr ten wytwarza przynajmniej jeden zespół pośrednich próbek, oznaczony I, na przykład pomiędzy każdą z rzeczywistych próbek, oznaczonych Z. Wyniki mogą być czasami poprawione przez zastosowanie wielu filtrów FIR do wytwarzania wielu zespołów punktów pośrednich, jakkolwiek to znacznie zwiększa złożoność systemu. Takie dodatkowe filtry FIR, z których każdy wymaga układu opóźniającego Z^, pokazane są przez wielokrotne reprezentacje filtru FIR 1154 i układ opóźniający 1158. Wyjścia Z-⁽/⁺a^,, i Z-⁽⁵⁺ⁿ⁾ są również wejściami do opóźniającego układu dopasowującego 1156. Wyjście I0 jest bezpośrednim wejściem do układu wybierania danych 1160, tak jak wersja opóźnienia przez układ 1158. Wyjścia Z-z+n) ^-(4+^ i

Z-(5+n, ¹ są również wejściem do układu wybierania danych 1160. Wejścia do układu wybierania danych są tak wybrane, by były jak najbardziej symetryczne względem opóźnienia. Ilość takich wejść jest o jeden większa niż liczba punktów w interpolatorze drugiego stopnia, w tym przypadku, 4-punktowym interpolatorze 1162. Względne czasowe położenie wejść do układu wybierania danych 1160 jest następujące:

(3+n) jO y-(4+n)

-(5+n)

Układ wybierania danych 1160 może być układem multiplekserów, na przykład, sterowanym przez sygnał sterujący MUX_SEL. Wybierane zespoły są pokazane schematycznie i są tak ułożone, że każda interpolacja interpolatora 1162 jest oparta na dwóch punktach rzeczywistych i dwóch punktach pośrednich. Wyjścia Y0, Y1, Y2 i Y3 układu wybierania danych 1160 odpowiadają z dwóch wybieranych zespołów i są wejściami 41puaktpyegp interpolatora 1162. Działanie sygnału sterującego multipleksera MUX_SEL będzie funkcją wartości K, to znaczy, MUX_SEL = f(K).

Wybór MUX_SEL zależy od tego, pomiędzy którymi oryginalnymi punktami wypada punkt pośredni. Wyjściem Y interpolatora 1162, który działa w odpowiedzi na wartości sterujące K i C, jest rozszerzony lub zwężany lumiaaaoyjny sygnał wizyjny.

167 644

CO

X σι χ

co

<3

Eu

4X3	4X3	4X3
4X3	4X3	4X3
4X3	4X3	4X3
4X3	4X3	4X3

σ>

x co ;O <3 £

<3

Eu

7^	>4, > z ε- a < W-D 2 X w u o ,* u ω >4, W O 3 * O	§		co X
FIG. i	4X3 /WYCIĘTY I/LUB UKOSOWANY/	FIG.
		co X	4X3	4X3

>2?

•r* <3

UZ

167 644 =

α

w

NAPIĘCIA ROBOCZE

167 644

FIFO r 356, 358

ω



α.	Q_	U

167 644

Y_OIFT_EXT i 4 C_OUT_£XT <

167 644

FIG. 4ί

CU CQ < O Z Oi

CU · Σ <j ω ω co

HI Oi ω cu

167 644

FIG.5

167 644

>

Η g

ο cn ω

u

167 644

CU (Λ s

167 644

\βΊ 644

SYGNAŁY

TAKTUJĄCE

DANE WSP SYN/ZEGARY

UY MN

ODCZYT WY

EN RST RST EN

Z		ξ	1 z
	1 H—	1	2
δ,	CO 5	co 5	Z
cc £		2	§
TAKTOWANIE	IOZŁ
SYNCHRONIZACJA
			υ

DANE

WSP

CGUY 5 CGY °i SOL

-347 • WE ^EN WYJ

FIG. 11 (a) ‘339

SOI CGY CGUY

UKŁAD

STEROWANIA

ETTERPOIACJĄ

349

167 644

FIG. 11(b)

FIG. 11(c)

WR SEG JrfN /DLA PRZYP.1

RD_BEG_MN ⁸ /DLA PRZYP. 3/

H COUNT tltO

DŁUGOŚĆ tH

FIG. 11(d)

WR_EN J=FO_Y DLA PRZYP.1/

WR JN_F1FO_UY /DLA PRZYP.2/ RDJ:N_FFO_Y_UY /DLA PRZYP.3/

CGY WR /DLA PRZYP.1/ KOMPR./EKSP.

CGUY_WR /DLA PRZYP . 2 Γ CGY_RD /DLA PRZYP.3/

167 644

.OUT .OUT

167 644

Ul

O

X

U

O

167 644

Z

Xl <

HI ω z o

X

UJ >

167 644

POZIOMEGO

FIG. 19(a)

ZEZWOLENIE

PRÓBKOWANIA

POZIOMEGO

FIG. 19(b) £

OJ

ZEROWANIE

167 644

FIG. 21

FIG. 22

167 644

POZIOM ZEROWANIE PION.

16Ί 644 <

z o

cz z

o t—t

CU

X u

z ω

cz o

k-ł o

<

α <

CQ ££ >- O

X >Z 2 H >4 w ω ω tsi Q

W ed • Z

Z o > W ω cu

ω z

Cd

CZ ew ed

CQ

O

CZ ed w

<

O ω

z o

ed

O *3 ed

X

4-1 <n <

Z » o z Jh 2 W W

Cd ed

O ed

U

Z >♦ ω

167 644

BARWA TINT

167 644

FIG. 27

167 644

FIG. 29

HSYNC ΑΧ

VSYNC MN

HSYNC_MN

167 644

Q <

S5 i

167 644

TRYB	POŁOŻENIE ZBOCZA
A	2SPOS<1 DECYZYJNEGO
B	3sPOS<2
C	1 <. POS < 263
	FIG. 33

HSYNC

DOLNE GÓRNE START I POLE I POLil LINIIn

VSYNC

START POLA „

FIG. 35(a)

FIG. 35(b)

VSYNC

START £POLA ‘

FIG. 35(c)

167 644

NN OdlJ 1SH HM

Ίβ. 36

167 644

FIG. 37

512 -► u

256

T gOrne (NIEPARZJ

POLE

DOLNE (PARZYSTE)

POLE

167 644 ►J <

z o

z

E-

z u z w < N < OS « U z ω < o < z > O

Σ t4 ω os

167 644

najmniej znaczącego bitu SYGNAŁU ROZTRZĘSIONEGO

ROZTRZĘSIENIE: 1-BIT ROZTP.ZĘSIENIE: 2 BITY ROZTRZĘSIENIE: 2 BITY POLE LINIA SKOSNOSĆ: 1 PIKSEL SKOSNOSC: 1 PIKSEL SKOSNOSC: 2 PIKSELE

1	1	0	1	0	1	0	1	0	1 . .	0	2	1	3	0	2	1	3 . .	0	2	1	3	0	2	1	3
2	264	1	0	1	0	1	0	1	0 . .	3	0	2	1	3	0	2	1	1	3	0	2	1	3	0	2
1	2	0	1	0	1	0	1	0	1	0	2	1	3	0	2	1	3 .	0	2	1	3	0	2	1	3
2	265	1	0	1	0	1	0	1	0 . . .	3	0	2	1	3	0	2	1 .	1	3	0	2	1	3	0	2
1	3	0	1	0	1	0	1	0	1 . .	0	2	1	3	0	2	1	3 .	0	2	1	3	0	2	1	3
2	266	1	0	1	0	1	0	1	0 .	3	0	2	1	3	0	2	1	1	3	0	2	1	3	0	2

FIG. 43

167 644 <

z <

O

Cd ω

z ω

o ω

cc co <

g u

z ω

id ω

ω

	.
•	•	•
Csj CC	o	Cd cc
<	co CC	O
	CD	ir CC
•	•	•
•	•	•

ccc < < <

Hł HI HI z z Z

1—1 1—1 HI

GGG • < II m m Cd G

O o E* Fo ’-ι II II s§ <

esa

CJ

CU ω

Eh ω

<

co <

•-5

U

Z ω

id ω

ω m

Cd <

G

Cd ω

id

HI

CU <

G

O


2	2
O	O
G	Eh
HI	HI
CG	CO
O	O
Z	Z
Q	Q
ω	Cd
g	g
Q	Q
o	o
id	id

G

Cd <0

G

Cd <o

Cd Cd G G

C

Cd <

G ω

ω id

M

CU

Cl]

H

Z

Cd i-i

Cu <?

Eu g

<

co

ΖΎ c

Cd

I c

Cd c

a s

w

G

Cd ω

l/M

	• ·
	•	•
Co cc	o	3
·<	3	O
CC	aa	cc
•	•	•
•	•	•
<—ł		r—1

I + ccc < < <

Hł HI Hł z z z

Hł Hł HI

GGG £

g

HI

CQ

O

Z

G

W >-3

Q

O id

CJ o + Ία ffl

I c

cd i

c cd

0) 0) N N 0) 0) ri m

II II > > co co OU CU G CO CO Eh E-. ω ω < < co co

Q Q O O id id

CU	CU	CU
\
CO	U	U
+	+	+
<	<	co
II II	II	II
ro ro	m	hi
Cd Cd	Cd	cd
a o	O	O
Eh Eh	Eh	Eh
O -U	CU	co
II II	II	II
>* >		>
2 2	2	2
O O	O	O
E-* E*¹	Eh	Eh
r-ł HI	Hł
¢0 CQ	m	£0
G O	G	G
2 2	2	2
Q G	Q	a
a o	a	o
o o	o	o
id id	id	id
Hł HI	HI	HI
G G	G	G
W Cd	W	W
•CO <0	to	•co
ω cd	ω	Cd
G G	g	G

<	CU CU CU
G + <	u u -+- + < Λ
<	<	<	<
co	co	CO	co
g	G	G	G
.co	to .co	iO
HI	HI	W	HI
G	G	G	G
CO	G	G	G
Eh	Eh	Eh	Eh
G	G	G	G
ω	Cd	Cu	ω
g	G	G	G
c	C	C	c
cd	Cd	cd	G
		Ό
<o	<n	<o
O	O	o	O
Eh	Eh	Eh	Eh
cd	G	Cd	G
<	<		<
2	2	2	2
_M	K	Hł	HI
G	G-G	G
ω	Cd	W	ω
to	•CO	•CO	•co
Cd	ω	ω	ω
g	G	G	G
o	rH	CU	ro
II	II	II	II

>H	>H		>
CO	CO	co	co
U	U	U	U
G	CU	G	G
Cl?	CO	CO	CO
Eu	Eh	Eh	Eh
G	G	G	G
<	<	<	<
co	co	CO	co
a	a	□	Q
o	o	O	O
id	id	id	id

f-ι cu m 'T

167 644

AKTYWNY SYGNAŁ WIZYJNY

1012 1014

FIG. 48

167 644

Ο ο

Cd ο

ζ ο

ω

Ο

Ζ

Ο

Μ

Οκ

1 < '

167 644

FIG. 50(a) FIG. 50(fy hmwiwwm fig.5o<c) ~Πκΐ^ϊ]?ΤίΠηρϊ{Ϋ5ίϊ^^ FIG. 5G(d)

X><X___Jl_jnjn_J~l_Tl_rL FIG. 50(e) XXX I 1 1 L_J Lrn 5<W uv_fifo_out

,. / i//.

Y_F1FO_OUT ~TTWIW«iWWW^

FIG. 51(a)

FIG. 51(b)

FIG. 52(a) ^sol __n_

UV_SEl_IN n2Jj7l2j71lJvluivldJv]^^ y.fifojn I I I I I I I Ino In lg In Ιτ4 ϊ« Iw [Y7|n Ι^ΙυιοΪ uv_fifo_in 1 f |iaiYHoifviliBlBliiiIaImIwtu5ig[itlwlig[v?f

FIG. 52(b)

CGY

CGUV

Y_FIFO

UV_FIFO

RD.EN.MN.Y

RD_EN_MN_UV

Y.FIFO.OUT

UV_FIFO_OUT

XXX

I Π 1 I 1 1 I» 1» h I” Iwlriilnilwfnsjwf

I I |tfllwIiiilYijiafo]wIwIiiIwjiiMigIwi i f _DLY4—-|I 1 1 1 I 11 ItilwlwhlnlwIniMTulYiilwr

I \ 11 \ ! 1 I nTTTTTTWIyi NI to I w 1 w 1 w I itTONT

FIG. 53(a) FIG. 53(b) FIG. 53(c) FIG. 53(d) FIG. 53(e) FIG. 53(f) FIG. 53(g) FIG. 53(h) FIG. 53(1) FIG. 530) FIG. 53(k) FIG. 53(1)

167 644

FIG. 54(a)

FIG. 54(b) s°^L —Π- FIG. 55(a) uv_seun FIG. 55(b) y_in I I IiolnlfilnlwIftlirffTnlwInolTiilwIwIwlffll fig. 55(c) uv_in 1 I FIG. 55(d)

WR_EN_MN_Y _2-DLY4-.J FIG. 55(e) wr_en_mn_uv _I————————— fig. 55(f)

y.fifo i 1 | FIG. 55(g) uv_fifo I l I 1 linlflligrv?l<inwlwlithlitrwrig^ FIG. 55(h) _CG ΧΧ_ΓΊ_Π__Π_Π_Π__Π__ FIG. 55(1) y_fifo_out I ΐ I I I 'litlffhhlwhlnoiTiiilTiiIyBlwIwhHf FIG. 55(j) υν_ουτ III! ł TinlyitnliglwIglrnlifltiMlwlwfiiKf fig. 55(k)

Ultttlt

».oui mTTTTTTTTT«lnM»l«Tni:W FIG. 55(l)

STOPIEŃ 1 DWUSTOPNIOWEGO ZMIENNEGO FILTRU INTERPOLACJI: n=2

? 7

Ρ3·-Σ(Ρ,-a ι)/128 i Ρ4--Σ (P(,₊₁)-a,) FIG. 56 i=0 i=0

GDZIE a,= (-3.9.-22.80,80.-22.9,-3] ^DL%0 TO 7

WYJŚCIOWE ELEMENTY OBRAZU PIERWSZEGO STOPNIA

P4

O

PS

O

WYJŚCIOWE ELEMENTY OBRAZU DRUGIEGO STOPNIA

PRZYPADEK 1: INTERPOLOWANA WARTOŚĆ /P3/ ZAWIERA SIĘ MIĘDZY P'3 1 P4

PRZYPADEK 2: INTERPOLOWANA WARTOŚĆ /P47* ZAWIERA SIĘ MIĘDZY P4 1 P4 (1-K) (1-K)

FIG. 57

P3 = -C(P3 + P4 j + (K + C) (P5 ) + (1 - K t C) (P4), I P4 = -C (P3' + PS) +(K + C) (P4) + (1 - K +C) (P4 )

GDZIE K -10 1/8 2/8 1| AND

C », (K) |0 1/3? 2/3? 3/32 )

167 644

X u

>4 z

<

Q ω

w

CJ <n i-d >4 s

ω w

z <

O

X ω

£-4 ω

<Λ υ

►o ω

ω ω

e-q

O co

X

U >4

Z <

Q

H

U

V) >4

CJ

V)

Ό ω

O >

Z <

Q

IGI 644

167 644

FIG. 62

	ZAKODOWANE
	K = 3^ , 83 ,	C= ^a3
K	^a2,^a1 ,^a0	^a2,^a1,^a0
0	0 0 0 0 0	oooo
1	0 0 0 0 1	0 0 0 1
2	0 0 0 1 0	0 0 10
3	0 0 0 1 1	0 0 11
4	0 0 10 0	0 10 0
5	0 0 10 1	0 10 1
6	0 0 110	0 110
7	0 0 111	0 111
8	0 10 0 0	10 0 0
9	10 111	0 111
10	10 110	0 110
11	10 10 1	0 10 1
12	10 10 0	0 10 0
13	10 0 11	0 0 11
14	10 0 10	0 0 10
15	1 0 0 0 1	0 0 0 1
16	1 0 0 0 0	oooo

FIG. 63

FIG. 64

K	θ = D^a3 + ^a2 ).¹	a, + ^a3), ( ^a0+ ^a3)J = ^b2 ^bi ^b0
0,16	0
1.15	1
2.14	2	DLA K = 7,8,9
3,13	3	C = 7
4,12	4
5.11	5
6,10	6

167 644

+1dB - O --IdB --2dB - FIG. 67

K = O, K = 1

K= 1/8,7/8

K = 4/8

K = 2/8, 6/8 K = 3/8,5/8

167 644

FIG. 68

K · 1/16	C · 1/128
0,16	0
1,15	2
2,14	8
3,13	10
4,12	12
5,11	12
6,10	14
7, 9	14
8	14

FIG. 69

167 644

FIG. 70

WEJŚCIE Z

Departament Wydawnictw UP RP. Nakład 90 egz.

Cena 1,50 zł

Claims

Zastrzeżenia patentowe

1. Urządzenie wyświetlające sygnały wizyjne zbudowane z obwodów wejściowych sygnałów wizyjnych dołączonych, poprzez układy przetwarzania sygnałów wizyjnych, do układu odwzorowania połączonego z monitorem ekranowym o pierwszej proporcji formatu zobrazowania, znamienne tym, ze zawiera procesor (304, 306) sygnału wizyjnego do tworzenia pierwszego i drugiego zgodnych sygnałów wizyjnych, którego wejścia są dołączone do pierwszego i drugiego źródła (Tuner # 1, Tuner # 2) sygnałów wizyjnych, z których każde posiada jedną z różnych proporcji formatu zobrazowania wejściowego sygnału wizyjnego, przełącznik (SW1/SW2) dołączony do źródeł (Tuner # 1 , Tunr r # 2) sggnałów wizyjyych, selekto r (122 ) wyjścioweoo sygnału wizy-nego, którego wejścia są dołączone do procesora (304, 306) sygnału wizyjnego, a wyjście jest dołączone do układu odwzorowania (50,113) jednego z pierwszego lub drugiego sygnałów wizyjnych albo zgodnej kombinacji pierwszego i drugiego sygnałów wizyjnych, i mikroprocesor (340) szerokiego ekranu dołączony do układu odwzorowania (50, 113), procesora (304, 306) sygnału wizyjnsyo i selektora (312) wyjściowego sygnału wizyjnego.
2. Urządzenie według zastrz. 1, znamienne tym, że procesor (304, 306) sygnału wizyjnego zawiera układ obcinający (356, 358, 354) dane wizyjne.
3. Urządzenie według zastrz. 1, znamienne tym, że układ odwzorowania (50, 113) stanowi układ (50) generacji rastra dla lampy obrazowej (224).
4. Urządzenie według zastrz. 1, znamienne tym, że układ odwzorowania (50, 113) stanowi układ (113) generacji matrycy adresowej dla wyświetlacza ciekłokrystalicznego (115).
5. Urządzenie według zastrz. 1, znamienne tym, z e procesor (304, 306) sygnału wizyjnego zawiera układ (337, 359) interpolacji linii dołączony do pierwszego i drugiego źródeUTuner#! Tuner#2)szynałów wizyjnych.
6. Urządzenie według zastrz. 1, znamienne tym, że zawiera konwertor (40) międzyliniowych sygnałów wizyjnych na eolejnolinlows sygnały wizyjne, który jest dołączony do selektora (312) wyjściowego sygnału wizyjnego i do układu odwzorowania (50, 113).
7. Urządzenie według zastrz. 1, znamienne tym, ze źródła (Tuner # lTUner r 2 2y gngnałów wizyjnych stanowią tunery (Tuner # 1 , Tuner #2) i gniazda (AUX1 , AUX2 , SI , S2) sygnatów wizyjnych.
8. Urządzenie według zastrz. 1, znamienne tym, ze procesor (304, 306) sygnału wizyjnego zawiera układy (337, 359) interpolacji odpowiednio dla pierwszego i drugiego wejściowych sygnałów wizyjnych.
9. Urządzenie według zastrz. 1, znamienne tym, że układ odwzorowania (50,113) jest zbudowany z układów odchylania linii (514,516,518,520) i układów odchylania pola (5012, 504,506,508, 510,512) do generowania rastra, zaś procesor (304,306) sygnału wizyjnego zawiera układ (337,359) interpolacji linii.
10. Urządzenie według zastrz. 1, znamienne tym, ze zawiera drugi selektor (60) wyjściowego sygnału wizyjnego, którego wyjście jest dołączone do układu odwzorowania (50, 113), zaś do wejścia są doprowadzone zewnętrzne sygnały wizyjne (R_EXT, G—EXT, B—EXT,

2fH __EXT__SYNC).
11. Urządzenie według zastrz. 1, znamienne tym, że zawiera moduł (301,320) obrazu w obrazie, który jest dołączony do procesora (304, 306) sygnału wizyjnego i do układu odwzorowania (50,113).