JPH04360283A - 画像メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】［発明の目的］

【０００２】

【産業上の利用分野】本発明は、ワードプロセッサ等の
画像編集に使用される画像メモリ装置に関する。

【０００３】

【従来の技術】一般にワードプロセッサ等の画像編集装
置は、マイクロプロセッサ（以下ＭＰＵと記述）とフレ
ームメモリ等から構成されている。この画像編集装置で
はプログラムによりフレームメモリへの画像の取り込み
やフレームメモリに対するデータアクセスおよび編集処
理等が行われる。

【０００４】この編集処理において頻繁に行われるのが
画像の表示位置の移動である。この場合、フレームメモ
リ内部において移動の対象となる画素データをブロック
ごと移動する必要がある。

【０００５】図２は従来の画像メモリ装置の構成を示す
ブロック図である。この図においてセレクタ１０はＭＰ
Ｕ１から出力されたリード・ライト（以下Ｒ／Ｗと記述
）信号とアドレスバス２からアドレス信号とが入力され
る。これらの信号からセレクタ１０はランダムリード（
以下ＲＡＲと記述）信号とランダムライト（以下ＲＡＷ
と記述）信号とをメモリ制御部１１に出力する。

【０００６】クロック部１９は各素子のデータの読み込
みおよび読み出しの基準となるクロック信号を出力して
いる。このクロック信号は同期信号発生部２０とアドレ
ス発生部１４とメモリ制御部１１とフレームメモリ１８
とに入力されている。

【０００７】同期信号発生部２０は入力されたクロック
信号を基に水平同期（以下ＨＤと記述）信号と垂直同期
（以下ＶＤと記述）信号とタイミングパルスとを出力し
ている。このうちＶＤ信号とＨＤ信号とは図示しない偏
向回路に入力されると共にアドレス発生部１４に入力さ
れる。アドレス発生部１４は入力されたＶＤ、ＨＤ信号
よりアドレス信号を生成し、セレクタ１７に出力する。 セレクタ１７にはアドレス発生部１４より出力されたア
ドレス信号とアドレスバス２を介して伝送されたアドレ
ス信号と同期信号発生部２０より出力されたタイミング
パルスとが入力されている。そしてセレクタ１７はタイ
ミングパルスにより２つのアドレス信号の中から１つを
選択してフレームメモリ１８に出力する。

【０００８】またタイミングパルスはメモリ制御部１１
にも入力されている。メモリ制御部１１は前述したＲＡ
Ｒ信号とＲＡＷ信号とよりメモリ制御信号を生成してい
る。そしてタイミングパルスが入力されるとメモリ制御
信号をフレームメモリ１８に出力する。

【０００９】フレームメモリ１８のＤ端子はデータバス
３との間でデータ信号のやりとりを行う入出力端子であ
る。またＡ端子にはセレクタ１７より出力されたアドレ
ス信号が入力される。ＣＯＮＴ端子はメモリ制御部１１
より出力されたメモリ制御信号が入力される。そしてＣ
ＬＫ端子はクロック部１９より出力されたクロック信号
が入力される。さらにＳＩＯ端子は画素データの入出力
端子である。

【００１０】次にフレームメモリ１８に対するデータ書
き込みおよび編集処理等に関する動作を説明する。図２
において画素データがＭＰＵ１よりフレームメモリ１８
に書き込まれる。この時、セレクタ１７はアドレスバス
２側のアドレスデータを選択し、フレームメモリ１８に
入力している。更にメモリ制御部１１よりデータ書き込
み信号がフレームメモリ１８に出力されている。

【００１１】一方、フレームメモリ１８に書き込まれた
画素データはアドレス発生部１４にて生成されたアドレ
スデータに同期したタイミングでＳＩＯより出力され、
図示しない画面に表示される。この時セレクタ１７はア
ドレス発生部１４側のアドレスデータを選択している。 更にメモリ制御部１１よりデータ読み出し信号がフレー
ムメモリ１８に出力されている。

【００１２】移動編集処理を行う場合、まずセレクタ１
７はアドレスバス２側のアドレスデータを選択している
。この時フレームメモリ１８に供給されるデータは移動
を指定されたブロック内のアドレスデータである。そし
てＭＰＵ１が移動を指定されたブロック内の画素データ
をフレームメモリ１８より読み出す。

【００１３】次に移動先のアドレスデータがフレームメ
モリ１８に供給される。それと共にＭＰＵ１より先程読
み出された画素データがフレームメモリ１８に供給され
、書き込まれる。その後、フレームメモリ１８に書き込
まれた画素データはアドレス発生部１４にて生成された
アドレスデータに同期したタイミングでＳＩＯより出力
される。この時セレクタ１７はアドレス発生部１４側の
アドレスデータを選択している。

【００１４】移動編集処理は以上のように多くの動作を
繰り返して行っていた。この為、画像移動という編集操
作はスムーズに行えないという問題があった。

【００１５】

【発明が解決しようとする課題】前述したように従来の
画像移動という編集操作は、まず移動元の画素データを
一度フレームメモリからＭＰＵ１に読み込む。それから
フレームメモリ内の移動先のアドレスへ書き込む。そし
て画像として表示するという動作の繰り返しであった。 この場合、画像移動の動作に時間がかかりすぎるため、
スムーズな移動を行うことができなかった。

【００１６】本発明は上記問題点に鑑みてなされたもの
で、移動編集動作を高速に行うことの出来る画像メモリ
装置を提供することを目的とする。

【００１７】［発明の構成］

【００１８】

【課題を解決するための手段】本発明における手段は、
アドレスバスおよびデータバスを介して各構成要素とデ
ータの送受信を行うと共に装置全体を制御する全体制御
手段と、基準クロックを基に水平同期信号、垂直同期信
号および切り換え信号を送出する同期信号生成手段と、
前記同期信号生成手段より出力される水平同期信号と前
記垂直同期信号とを入力とし、第１のアドレス信号を生
成する第１のアドレス信号生成手段と、この第１のアド
レス信号生成手段より供給された第１のアドレス信号と
前述したアドレスバスより供給された第２のアドレス信
号とを入力とし、前記切り換え信号により第１、第２の
アドレス信号のうちいずれかを選択し、出力する第１の
選択手段と、この第１の選択手段より出力されたアドレ
ス信号とデータバスより供給される画素データとを入力
とし、アドレス信号に対応した画素データを記憶する、
あるいはアドレス信号に対応した画素データを出力する
第１のメモリ手段と、前記全体制御手段より供給された
データを基に書き込み制御信号、読み出し制御信号およ
びバイアス制御信号を生成する制御信号生成手段と、こ
の制御信号生成手段より出力されるバイアス制御信号と
前記第１のアドレス信号生成手段より出力される第１の
アドレス信号とを入力とし、この２つの信号を基に第３
のアドレス信号を生成する第２のアドレス信号生成手段
と、この第２のアドレス信号生成手段より供給された第
３のアドレス信号と前述したアドレスバスより供給され
た第２のアドレス信号とを入力とし、前記切り換え信号
により第２、第３のアドレス信号のうちいずれかを選択
し、出力する第２の選択手段と、この第２の選択手段よ
り出力されたアドレス信号とデータバスより供給される
画素データとを入力とし、アドレス信号に対応した画素
データを記憶する、あるいはアドレス信号に対応した画
素データを出力する第２のメモリ手段と、前記制御信号
生成手段より出力された書き込み制御信号および読み出
し制御信号を基に前記第１、第２のメモリ手段を制御す
るメモリ制御手段とを具備することで移動編集処理を迅
速に行うことが出来る。

【００１９】

【作用】移動編集処理を行う場合、まず第２のアドレス
信号生成手段で移動先のアドレス信号である第３のアド
レス信号を生成する。この第３のアドレス信号を基に第
２のメモリ手段は記憶されている移動元の画素データを
出力する。この画素データは表示画面の移動先の位置に
表示される。それと共に第１のメモリ手段に記憶される
。次に第１のメモリ手段は記憶された画素データを出力
する。この画素データは表示画面に表示されると共に第
２のメモリ手段に記憶される。これにより移動編集処理
は終了する。

【００２０】

【実施例】以下図面を参照して本発明に係る実施例を説
明する。図１は本発明の一実施例の構成を示すブロック
図である。この図においてセレクタ１０はＭＰＵ１から
出力されたＲ／Ｗ信号とアドレスバス２からアドレス信
号とが入力される。これらの信号からセレクタ１０はＲ
ＡＲ信号とＲＡＷ信号とをメモリ制御部１１に出力する
。更にセレクタ１０はバイアス制御信号をバイアス制御
部１３へ出力する。

【００２１】クロック部１９は各素子のデータの読み込
みおよび読み出しの基準となるクロック信号を出力して
いる。このクロック信号は同期信号発生部２０とアドレ
ス発生部１４とメモリ制御部１１とバイアス制御部１３
とフレームメモリ１６，１８とに入力されている。

【００２２】同期信号発生部２０は入力されたクロック
信号を基にＨＤ信号とＶＤ信号とタイミングパルスとを
出力している。このうちＶＤ信号とＨＤ信号とは図示し
ない偏向回路に入力されると共にアドレス発生部１４に
入力される。またＶＤ信号はフリップフロップ回路（以
下Ｆ／Ｆと記述）１２にも入力されている。このＦ／Ｆ
１２はＶＤ信号を２分周した信号を出力している。

【００２３】アドレス発生部１４は入力されたＶＤ、Ｈ
Ｄ信号よりアドレス信号を生成し、バイアス制御部１３
およびセレクタ１７に出力する。セレクタ１７にはアド
レス発生部１４より出力されたアドレス信号とアドレス
バス２を介して伝送されたアドレス信号と同期信号発生
部２０より出力されたタイミングパルスとが入力されて
いる。そしてセレクタ１７はタイミングパルスにより２
つのアドレス信号の中から１つを選択してフレームメモ
リ１８に出力する。

【００２４】バイアス制御部１３はアドレス発生部１４
より出力されたアドレス信号とセレクタ１０より出力さ
れたバイアス制御信号とＦ／Ｆ１２の出力信号とが入力
されている。これらの信号よりバイアス制御部１３はア
ドレス信号を生成し、出力する。

【００２５】セレクタ１５にはバイアス制御部１３より
出力されたアドレス信号とアドレスバス２を介して伝送
されたアドレス信号と同期信号発生部２０より出力され
たタイミングパルスとが入力されている。そしてセレク
タ１５はタイミングパルスにより２つのアドレス信号の
中からいずれか１つを選択してフレームメモリ１６に出
力する。

【００２６】メモリ制御部１１は前述したＲＡＲ信号と
ＲＡＷ信号とよりメモリ制御信号を生成し、フレームメ
モリ１６，１８に出力する。この信号によりフレームメ
モリ１６，１８は制御される。

【００２７】フレームメモリ１６，１８のＤ端子は共に
データバス３との間でデータ信号のやりとりを行う入出
力端子である。またＡ端子にはセレクタ１５，１７より
出力されたアドレス信号が入力される。ＣＯＮＴ端子は
メモリ制御部１１より出力されたメモリ制御信号が入力
される。そしてＣＬＫ端子はクロック部１９より出力さ
れたクロック信号が入力される。さらにＳＩＯ端子は画
素データの入出力端子であり、フレームメモリ１６，１
８のＳＩＯ端子は接続されている。

【００２８】次に図１に示した実施例の動作を説明する
。まず画素データをフレームメモリに書き込む場合につ
いて説明する。

【００２９】図１において画素データがＭＰＵ１よりデ
ータバス３を介してフレームメモリ１６，１８に書き込
まれる。この時、セレクタ１５，１７はアドレスバス２
側のアドレスデータを選択し、フレームメモリ１６，１
８に入力している。更にメモリ制御部１１よりデータ書
き込み信号がフレームメモリ１６，１８に出力されてい
る。

【００３０】一方、フレームメモリ１８に書き込まれた
画素データはアドレス発生部１４にて生成されたアドレ
スデータに同期したタイミングでＳＩＯより出力され、
図示しない画面に表示される。この時セレクタ１７はア
ドレス発生部１４側のアドレスデータを選択している。 更にメモリ制御部１１よりデータ読み出し信号がフレー
ムメモリ１８に出力されている。

【００３１】次に移動編集処理動作について説明する。 移動編集処理を行う場合はＭＰＵ１よりセレクタ１０を
介してバイアス制御部１３に対し、バイアス制御信号が
供給される。このバイアス制御信号は移動元のアドレス
信号と移動先のアドレス信号の差を示している。よって
バイアス制御部１３はバイアス制御信号によりアドレス
発生部１４より出力されたアドレス信号を移動先のアド
レス信号に変換する。この変換されたアドレス信号がセ
レクタ１５を介してフレームメモリ１６に入力される。

【００３２】フレームメモリ１６は入力されたアドレス
信号を基に画素データをＳＩＯ端子より出力する。この
画素データは図示しない画面に表示されると共にフレー
ムメモリ１８のＳＩＯ端子より入力され、記憶される。 この時にフレームメモリ１８に記憶される画素データは
移動編集後のアドレスに記憶されている。これにより画
面において見かけ上は移動が終了したように見える。

【００３３】フレームメモリ１８の記憶処理が終了する
と今度はフレームメモリ１８のＳＩＯ端子より画素デー
タが出力される。この画素データは図示しない画面に表
示されると共にフレームメモリ１６のＳＩＯ端子より入
力され、記憶される。

【００３４】前述したように本発明に係る画像メモリ装
置は、フレームメモリとセレクタとを２組使用し、アド
レスのバイアスを制御するバイアス制御部１３を設ける
。そしてバイアス制御部１３で移動先のアドレス信号を
生成する。この移動先のアドレス信号を基にフレームメ
モリ１６は画素データを出力する。フレームメモリ１８
は、この画素データを記憶することで移動後のアドレス
に対応した画素データが記憶される。記憶終了後、フレ
ームメモリ１８はアドレス発生部１４で生成されたアド
レス信号を基に画素データを出力する。そしてフレーム
メモリ１６が、この画素データを記憶することで移動後
のアドレスに対応した画素データがフレームメモリ１６
，１８に記憶される。

【００３５】以上のことから本発明に係る実施例は移動
編集処理を迅速に行うことが可能である。

【００３６】

【発明の効果】前述したようにフレームメモリとセレク
タとを２組使用すると共にアドレスのバイアスを制御す
るバイアス制御部１３を設ける。そしてバイアス制御部
１３で移動先のアドレス信号を生成する。この移動先の
アドレス信号を基にフレームメモリ１６は画素データを
出力することで画面では見かけ上移動処理が終了したよ
うに見える。フレームメモリ１８は、フレームメモリ１
６より出力される画素データを記憶することで移動後の
アドレスに対応した画素データが記憶される。記憶終了
後、フレームメモリ１８はアドレス発生部１４で生成さ
れたアドレス信号を基に画素データを出力する。そして
フレームメモリ１６が、この画素データを記憶すること
で移動後のアドレスに対応した画素データがフレームメ
モリ１６，１８に記憶される。

【００３７】以上のことから移動編集処理を迅速に行う
ことが可能である。

【図面の簡単な説明】

【図１】本発明の構成を示すブロック図

【図２】従来の
構成を示す構成図

【符号の説明】

１…ＭＰＵ ２…アドレスバス ３…データバス １０，１５，１７…セレクタ １１…メモリ制御部 １２…Ｆ／Ｆ １３…バイアス制御部 １４…アドレス発生部 １６，１８…フレームメモリ １９…クロック部 ２０…同期信号発生部

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　アドレスバスおよびデータバスを介し
   て各構成要素とデータの送受信を行うと共に装置全体を
   制御する全体制御手段と、基準クロックを基に水平同期
   信号、垂直同期信号および切り換え信号を送出する同期
   信号生成手段と、前記同期信号生成手段より出力される
   水平同期信号と前記垂直同期信号とを入力とし、第１の
   アドレス信号を生成する第１のアドレス信号生成手段と
   、この第１のアドレス信号生成手段より供給された第１
   のアドレス信号と前述したアドレスバスより供給された
   第２のアドレス信号とを入力とし、前記切り換え信号に
   より第１、第２のアドレス信号のうちいずれかを選択し
   、出力する第１の選択手段と、この第１の選択手段より
   出力されたアドレス信号とデータバスより供給される画
   素データとを入力とし、アドレス信号に対応した画素デ
   ータを記憶する、あるいはアドレス信号に対応した画素
   データを出力する第１のメモリ手段と、前記全体制御手
   段より供給されたデータを基に書き込み制御信号、読み
   出し制御信号およびバイアス制御信号を生成する制御信
   号生成手段と、この制御信号生成手段より出力されるバ
   イアス制御信号と前記第１のアドレス信号生成手段より
   出力される第１のアドレス信号とを入力とし、この２つ
   の信号を基に第３のアドレス信号を生成する第２のアド
   レス信号生成手段と、この第２のアドレス信号生成手段
   より供給された第３のアドレス信号と前述したアドレス
   バスより供給された第２のアドレス信号とを入力とし、
   前記切り換え信号により第２、第３のアドレス信号のう
   ちいずれかを選択し、出力する第２の選択手段と、この
   第２の選択手段より出力されたアドレス信号とデータバ
   スより供給される画素データとを入力とし、アドレス信
   号に対応した画素データを記憶する、あるいはアドレス
   信号に対応した画素データを出力する第２のメモリ手段
   と、前記制御信号生成手段より出力された書き込み制御
   信号および読み出し制御信号を基に前記第１、第２のメ
   モリ手段を制御するメモリ制御手段とを具備したことを
   特徴とする画像メモリ装置。