JPS62115562A - Ｄｍａコントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は大量の画像データの転送や演算を高速に実行す
ることができるＤ　Ｍ　Ａコントローラに関する〇 〈従来技術〉 近年、ＬＳＩ技術の進歩によシ高性能なマイクロプロセ
ｙすや大容量のメモリが小型で安価に生産されるように
なり、高機能なコンピュータ・システムを安価に構築で
きるようＫなった。

しかし、いくら高機能化されたと言ってもそれを画像処
理に適用する場合に処理速度が不充分であった。すなわ
ち、画像データは一般に２次元データを用いるのでデー
タ蛍は膨大であり（例えば、１画素が８ビット階調で１
画面昌り１０２４Ｘ　１０２４画素構成の場合１Ｍバイ
ト）、コンピュータによる従来の逐次的な処理では多大
の処理時間を必要とした。従来ではこの対策の′為に画
像処理専用の高速バスを設け、この高速バスに画像処理
専用のハードウェアを接続することで処理の高速化が行
なわれた。この構成によれば通常のコンピュータによる
逐次処理に比べて、通常２桁以上の高速化が可能となる
。しかし、このように構成された画像処理専用ハードウ
ェアは特定の専用システムにしか適用できず、一般のマ
イクロコンピュータ・システムでは使用できないという
欠点があった。

さて一方、既に入出力装置−メモリ間またはメモリーメ
モリ間の高速なデータ転送を目的としたＤ　Ｍ　Ａ　（
Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ　）コント
ローラが各種マイクロプロセッサの周辺ＬＳＩとして開
発されている。これらのＤＭＡコントローラはマイクロ
プロセッサのバスに容易に接続することが可能で、通常
のプログラム転送に比べて１〜２桁程度の高速なデータ
転送を行なわしめるものである。しかし、１次元的な走
査によるアクセス機能しかないので、例えば画像メモリ
中の任意の矩形エリア内だけのデータを転送することは
不可能であシ、また演算機能を持っていないため転送デ
ータに対して演算を施すことも不可能であった０ 〈目　的〉 本発明の目的は、前述の従来技術の欠点をなくし、汎用
のコンピュータ・バスに接続可能で、しかもコンピュー
タの１次元アドレス空間に配置された画像メモリに対し
て任意の走査方向の２次元的走査による画像データ転送
および演算や画像の反転９回転等の処理を高速に実行す
ることのできるＤＭＡコントローラを提供することにあ
る。

〈実施例〉 以下、本発明に係る一実施例を図面を用いて詳細に説明
する。第１図は本発明のＤＭＡコントローラの一実施例
を示すブロック構成図である。

第１図に示すＤＭＡコントローラはバス・インタフェー
スＩを介してコンピュータのバスＢＫＷ続すれる０バス
・インタフェースＩｆｌ対象とするコンピュータ・バス
Ｂの仕様を満足する様に設計サレ、アドレスバス・バッ
ファ２、データバス・バッファ３、コントロールバス・
バッファ４、コントロールバス・ロジック５等の回路で
構成される。上記アドレスバス・バッファ２．７”−ｐ
バス・バッファ３およびコントロールバス・バッファ４
の大部分は双方向の入出力およびトライステート出力が
可能なように、且つバス・マスクまタハバス・スレーブ
として機能するように設計されている０ このＤＭＡコントローラは通常バスφスレーブとなって
おり、ホストコンピュータから転送モード、演算モード
、荷重係数、ルックアップテーブルの内容等の種々のデ
ータ情報や命令情報を受は取る。なお、バスインタフェ
ース１を介して転送モードに関する情報はレジスタ群８
に、演算モードおよび荷重係数に関する情報はし・）メ
タ群９に、ルックアップテーブルのデータ内容はルック
アップテーブル１２に書込まれる。

このＤＭＡコントローラはホス小コンピュータからの転
送開始命令を受けることによって動作を開始し、バスの
使用権の獲得を確認してからバス・マスクとなる。そし
てホストコンピュータによってあらかじめ指定されたデ
ータ転送および演算をバス・マスクとなって実行し終る
と、割込信号をバスインターフェース１を介して発する
かまたは終了フラグを立て、再びバス・スレーブとなる
。

さて、第１図の回路においてタイミング・コントローラ
６は、アドレス発生器７がアドレスを生成するために必
要なタイミング信号を与え、又、アドレス発生器７とバ
スインタフェース１との同期を取る。尚、アドレス発生
器７けレジスタ群８の内容に対応して、２次元的な走査
でメモリを順次アクセスするためのアドレス情報を生成
する回路である。

上記レジスタ群８から上記アドレス発生器７に与える２
次元走査のためのパラメータとして次のものがある。

いま、第２図に示すように水平方向の幅Ｘの画面におい
て、対象とする矩形領域Ａの左上ずみの開始アドレスを
ＰＯ＋水平方向の幅をΔＸ、垂直方向の幅をΔＹとする
。一般に、コンピュータの１次元アドレス空間に画像メ
モリを割り当てる場合、左上ずみの画素のアドレスを最
小とし、マスク走査のように、水平方向に１画素右へ進
むにしたがってアドレスを増加させ、水平１ラインの走
査が終われば次にすぐ下のラインの左端の画素から同様
にしてアドレスを割り当てていくが、第２図においても
同様のアドレス設定を行なう。この場合第２図において
ＰＱから水平方向にｊ番目。

垂直方向にｊ番目の点Ｐ（ｉ、ｊ）のアドレスはＰｏ＋
ｊ−Ｘ＋ｉ　（ただし、０≦ｉ≦Δｘ、ｏ≦ｊ≦ΔＹ）
−・・■として与えられる０ここで、アドレス発生器７
には簡単な演算機能を持たせてあり、あらかじめホスト
コンピュータからレジスタ群８に書込まれた上記ＰＱ、
Ｘ、ΔＸおよびΔＹ等の情報を用いて演算を行なうこと
で、任意の矩形領域を走査するだめのアドレス情報を高
速に生成する。

このアドレス発生器７のブロック図を第３図に示す。

第３図において、レジスタ２１，２２．２８にはそれぞ
れ開始アドレスＰｏ、水平方向の画面の幅Ｘ、および水
平方向への増加アドレス単位（ここでは１とする。これ
は上記０式の増加分ｉに相当する。）が与えられている
ものとすると、マルチプレクサ２４．２５．２９の切換
えおよびレジスタ２７．２８への書込み信号を適当に制
御することにより、乗算器がなくても０式のアドレス情
報の発生を行なうことができる。この場合、対象とする
矩形領域内においては、第４図に示すようなアドレス走
査が行なわれる。

アドレス走査方式としては、この他に第５図に示すよう
な７通りの方式が考えられる。これらのアドレス走査方
式を実現するためには、第３図における加算器２６をＡ
ＬＵに代え、加算・減算の両機能を持たせればよい。勿
論、開始アドレスＰＱは各方式に応じた設定を行なう必
要がある（第５図中の丸印。）。

矩形領域から矩形領域への画像データの転送を行なう場
合、２つの領域において異なるアドレス走査方式を用い
ることにより、第６図に示すように、画像の上下反転、
■８０°回転、９００回転などの処理が可能となる。ま
た、高速なデータ転送により、任意のウィンドウ内の上
下左右のスクローリングにも適用することができる。

ここで、第１図のレジスタ群９、演算器１０、アキュム
レータ１！およびルックアップテーブル１２であるが、
これらの構成要素はすべてデータ転送に伴う演算のため
に使用される。

前に述べたように、レジスタ群９には演算に関する種々
の情報（例えば、実行されるべき算術演算または論理演
算の演算モード情報、荷重係数、条件等）があらかじめ
ホストコンビエータから書込まれる。そして演算器！０
はレジスタ群９の出力情報にしたがって画像メモリから
読出されたデータに対し所定の演算を実行する。アキエ
ムレータ１１はこの演算結果を累積する機能を持ち、複
数の画像間演算等に使用される。父上記ルックアップテ
ーブル１２は、演算器１０と同様に転送データに対して
演算を施す場合に用いられ、特に非線形処理を行なう場
合に有用である。ルックアップテーブル１２は高速ＲＡ
Ｍメモリを用いることで容易に実現できる。ただし、ル
ックアップテーブルの内容はあらかじめホストコンピュ
ータから書込んでおく必要がある。ルックアップテーブ
ル処理が定型的な場合はＲＡＭの代わりにＲＯＭを使用
することも可能である。

ここで、以上述べてきた種々の機能をＤＭＡコントロー
ラの動作モードとしてまとめると次のようになる。

（１）画像クリアモード 与えられた矩形領域内のすべてのメモリに対して、定数
を書込む動作モードであり、ＤＭＡコントローラはメモ
リへの書込みだけを行ない、読出しは行なわない。なお
りＭＡコントローラ内部に何らかの関数発生手段を設け
ておけば、メモリに対して定数だけでなく関数による書
込みも可能となる。

（２）走査モード 与えられた矩形領域内のすべてのメモリからの読出しを
行ない指定された演算の結果の累積をアキュムレータに
残す動作モードである。このモードは画像処理でよく用
いる周辺分布の計算などに有効である。このモードでは
ＤＭＡコントローラはメモリからの読出しだけを行なう
。

なお、簡単な回路の付加により、最大値および最小値の
検出も容易に実現できる。

（３）転送演算モード ２つの矩形領域が与えられ、一方の領域内のメモリから
読出された内容て演算が施こされ、結果を他方の領域内
の対応するメモリに書込むモードである。この場合、ル
ックアップテーブル処理を用いれば種々の非線形演算が
可能である。例えば、階調補正、しきい値処理などがあ
げられる。なお２つの矩形領域は同一であってもよく、
その場合は入力画面と出力画面が一致することになる。

また、前述したように２つの領域において異なるアドレ
ス走査を行なうことにより、画像の上下反転２回転など
の処理が実現できる。

（４）画面間演算モード 複数の入力用の矩形領域（Ｓｌ＋３２＋・・・＋ｓｌ）
と出力用の矩形領域りが与え□られ、Ｓ］、Ｓ２゜・・
・、Ｓｎのそれぞれの対応する領域から読出された内容
に対して演算が施され、累積結果がＤの対応する領域に
書込まれる。このモードは２画像間の演算や色彩距離演
算等に有効である。Ｓｌ＋９２＋・・・、Ｓｎのいずれ
かの領域とＤとが同一であってもよく、いわゆるラスタ
・オペレーションにも利用できる。

次に、ＤＭＡコントローラを用いた場合のシステム全体
での処理速度について説明する。上記ＤＭＡコントロー
ラは第７図に示すように、コンピュータのＣＰＵ（中央
処理装置）、ＲＡＭ（メモリ）が夫々接続されるバスに
接続して使用され、このバスを介してデータ転送が行な
われる。また、上記ＤＭＡコントローラの内部では専用
ハードウェアにより種々の演算が高速に行なわれる。し
たがって、第３図において上記ＤＭＡコントローラを用
いた場合のシステム全体でのデータ転送および演算の速
度は、主にバス仕様によって決まるデータ転送速度ある
いは使用されるメモリのアクセス時間によシ決まる。し
かし・、上記ＤＭＡコントローラは専用の２次元アドレ
ス発生機能および演算機能をハードウェアとして備える
ことで従来のコンピュータによる逐次処理だ比べて１〜
２桁以上の処理の高速化が可能となる。なお、以上はメ
モリーメモリ間のデータ転送について述べたが、本発明
のＤＭＡコントローラに通常のＤＭＡコントローラのよ
うな入出力装置←メモリ間のデータ転送機能を付加する
ことも勿論可能である。

〈効　果〉 以上の本発明によれば、従来の一般的なコンピュータ・
バスに接続するだけで、画像データ転送。

画像変換９画像間演算等を非常に高速に行なうことがで
きる。また本発明のＤＭＡコントローラは、回路を１チ
ツプＬＳＩ化して汎用マイクロプロセッサ（例えばイン
テル社８０８６やモトローラ社ＭＣ６８０００等）のバ
スに接続することも十分可能である。又、回路を１ボー
ド化してマルチパス等の汎用バスに接続することも可能
である。したがって本発明のＤＭＡコントローラは従来
装置構成への適用が容易であり、システムのコンパクト
化等にも有効である。

【図面の簡単な説明】

第１図は本発明に係るＤＭＡコントローラの一実施例の
ブロック構成図、第２図はメモリの矩形図は２次元的な
アドレス走査を説明するための説明図、第５図は各種の
アドレス走査方式を説明するための説明図、第６図は異
なるアドレス走査方式を組合せた場合の処理説明図、第
７図は全体のシステム構成図を示す。 図中、 １・・・バス−インタフェース、２・・・アドレスバス
・バッファ、３・・・データバス・バッファ、４・・・
コントロールバス・バッファ、５・・・コントロール・
バス−ロジック、６・・・タイミングコントローラ。 ７・・・アドレス発生器、８・・・レジスタ群、９・・
・レジスタ群、１０・・・演算器、＋＋・・・アキユム
レータ。 １２・・・ルックアップテーブル、２１，２２．２３・
・・レジスタ、２４．２５・・・マルチプレクサ、２６
・・・加算器、２７．２８・・・レジスタ、２９・・・
マルチプレクサ。 ３０・・・レジスタ。 代理人　弁理士　福　士　愛　彦（他２名）第２１２１ 第４図 （０）　　　　　　　　　　　　　　　　乙りノ　　　
　　　　　　　　　　　（Ｃ）　　　　　　　　　　　
　　　　（ａソｔθ）　　　　　　　　　　　　　（ｆ
）　　　　　　　　　　　　（Ｑ）第５図 ｋ　６　　　　　：ｒｊｍｍ　　　　／６１０’回’ｋ
　　　　９０’回軟（ａ）　　　　　　　　　　　　　
　　（ｂ）　　　　　　　　　　　　　　（Ｃ）　　　
　　　　　　　　　　（ａソ第６１２Ｉ 第７図

Claims (1)

1. 【特許請求の範囲】 １、コンピュータの中央処理装置及びメモリが夫々接続
   されるコンピュータ・バスに接続されるＤＭＡコントロ
   ーラであって、 上記メモリに対して、２次元的なアドレス走査によりア
   ドレス信号を発生するアドレス発生手段と、バス信号発
   生手段と、上記メモリからアクセスされたデータに対し
   て演算を施こす演算手段と、演算結果を記憶する記憶手
   段と、演算結果を上記アドレス発生手段及び上記バス信
   号発生手段を用いて上記メモリへ導入する導入手段とを
   具備したことを特徴とするＤＭＡコントローラ。