JPH04218847A - 多次元アドレス発生器およびその制御方式 - Google Patents
多次元アドレス発生器およびその制御方式Info
- Publication number
- JPH04218847A JPH04218847A JP3021938A JP2193891A JPH04218847A JP H04218847 A JPH04218847 A JP H04218847A JP 3021938 A JP3021938 A JP 3021938A JP 2193891 A JP2193891 A JP 2193891A JP H04218847 A JPH04218847 A JP H04218847A
- Authority
- JP
- Japan
- Prior art keywords
- cycle
- data
- accumulation register
- scanning direction
- multiplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009825 accumulation Methods 0.000 claims abstract description 162
- 238000000034 method Methods 0.000 claims description 10
- 210000000746 body region Anatomy 0.000 claims description 6
- 230000001186 cumulative effect Effects 0.000 claims description 2
- 238000004364 calculation method Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 15
- 238000013507 mapping Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000013506 data mapping Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
Landscapes
- Image Input (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、ディジタル・シグナ
ル・プロセッサ（以下、ＤＳＰと略す）等で、ＤＳＰ内
部の画像メモリや外部の画像メモリをアクセスするため
のアドレス発生器に関するものであり、メモリに物理的
に１次元配列されているデータを、例えば画像データ等
の２次元以上のデータとして扱う際に多次元アクセスす
るための多次元アドレス発生器に関するものである。
ル・プロセッサ（以下、ＤＳＰと略す）等で、ＤＳＰ内
部の画像メモリや外部の画像メモリをアクセスするため
のアドレス発生器に関するものであり、メモリに物理的
に１次元配列されているデータを、例えば画像データ等
の２次元以上のデータとして扱う際に多次元アクセスす
るための多次元アドレス発生器に関するものである。
【０００２】
【従来の技術】画像データ等の２次元配置されたデータ
も、メモリに格納する場合は１次元アドレス空間にマッ
ピングしなければならない。通常、画像データの場合で
は画像をラスタ走査した順番で１次元アドレスにマッピ
ングされる。このデータを２次元データとして扱う際に
は、ある矩形領域を切り出して用いることが多い。２次
元データの典型的な例である画像データの場合は、ある
注目する画素の局所近傍領域を用いた画像処理や、全画
像をブロック画像に分割して行われる画像データの圧縮
は、それぞれ３×３画素とか８×８画素等の矩形領域を
処理対象とする。
も、メモリに格納する場合は１次元アドレス空間にマッ
ピングしなければならない。通常、画像データの場合で
は画像をラスタ走査した順番で１次元アドレスにマッピ
ングされる。このデータを２次元データとして扱う際に
は、ある矩形領域を切り出して用いることが多い。２次
元データの典型的な例である画像データの場合は、ある
注目する画素の局所近傍領域を用いた画像処理や、全画
像をブロック画像に分割して行われる画像データの圧縮
は、それぞれ３×３画素とか８×８画素等の矩形領域を
処理対象とする。
【０００３】図４（ａ），（ｂ），（ｃ）に画像データ
が１次元アドレス空間にマッピングされている様子を示
す。図４において、４１はＱ１ ×Ｑ２ 画素の矩形領
域（Ｑ１ ，Ｑ２ は自然数）からなる全体の画像デー
タ、４２はＰ１ ×Ｐ２ 画素の矩形領域（Ｐ１ ，Ｐ
２ は自然数で、Ｐ１ ≦Ｑ１ ，Ｐ２ ≦Ｑ２ ）か
らなるアクセス対象矩形領域、４３Ａは実際のメモリ上
のマッピングであり、４３Ｂはマッピング４３Ａの中で
特にアクセス対象矩形領域４２のマッピングを示してい
る。
が１次元アドレス空間にマッピングされている様子を示
す。図４において、４１はＱ１ ×Ｑ２ 画素の矩形領
域（Ｑ１ ，Ｑ２ は自然数）からなる全体の画像デー
タ、４２はＰ１ ×Ｐ２ 画素の矩形領域（Ｐ１ ，Ｐ
２ は自然数で、Ｐ１ ≦Ｑ１ ，Ｐ２ ≦Ｑ２ ）か
らなるアクセス対象矩形領域、４３Ａは実際のメモリ上
のマッピングであり、４３Ｂはマッピング４３Ａの中で
特にアクセス対象矩形領域４２のマッピングを示してい
る。
【０００４】図４に示すように、Ｑ１ ×Ｑ２ 画素の
矩形領域からなる全体の画像データの任意の矩形領域４
２はメモリ上で分割されて配列してあり、アクセス対象
矩形領域４２のデータを連続して取り出すためにはアド
レス発生器が必要となる。このアドレス発生器を用いて
外部の画像メモリから内部の画像メモリへのダイレクト
メモリアクセス（ＤＭＡ）転送を行ったり、アドレス発
生器によるメモリのアクセスに同期してＤＳＰの処理が
行われる。
矩形領域からなる全体の画像データの任意の矩形領域４
２はメモリ上で分割されて配列してあり、アクセス対象
矩形領域４２のデータを連続して取り出すためにはアド
レス発生器が必要となる。このアドレス発生器を用いて
外部の画像メモリから内部の画像メモリへのダイレクト
メモリアクセス（ＤＭＡ）転送を行ったり、アドレス発
生器によるメモリのアクセスに同期してＤＳＰの処理が
行われる。
【０００５】従来の２次元アドレス発生器としては、例
えば図１０に示すようなものがある。Ｑ１ ×Ｑ２ の
矩形領域からなる全体の画像データの中のＰ１ ×Ｐ２
の矩形領域（図４参照）をアクセス対象とする。図１
０において、１０１は第１走査方向（副走査方向）の増
分データを設定する第１走査方向増分データ設定器、１
０２は加算器、１０３は累算レジスタ、１０４はスター
トアドレスデータを設定するスタートアドレスデータ設
定器、１０５は制御回路である。
えば図１０に示すようなものがある。Ｑ１ ×Ｑ２ の
矩形領域からなる全体の画像データの中のＰ１ ×Ｐ２
の矩形領域（図４参照）をアクセス対象とする。図１
０において、１０１は第１走査方向（副走査方向）の増
分データを設定する第１走査方向増分データ設定器、１
０２は加算器、１０３は累算レジスタ、１０４はスター
トアドレスデータを設定するスタートアドレスデータ設
定器、１０５は制御回路である。
【０００６】以下、図１０に基づいて動作を説明する。
まず、第０サイクルで、初期値として累算レジスタ１０
３に図４（ａ）のアクセス対象矩形領域４２内の［０］
データの図４（ｂ）のマッピング４３Ａにおけるアドレ
スであるスタートアドレスデータをスタートアドレスデ
ータ設定器１０４で設定する。第Ｐ１ サイクル、第２
Ｐ１ サイクル、…、第（Ｐ２ −１）Ｐ１ サイクル
では、図４のそれぞれ［Ｐ１ ］データ、［２Ｐ１ ］
データ、…、［（Ｐ２ −１）Ｐ１ ］データの各アド
レスをスタートアドレスデータ設定器１０４で設定する
。
３に図４（ａ）のアクセス対象矩形領域４２内の［０］
データの図４（ｂ）のマッピング４３Ａにおけるアドレ
スであるスタートアドレスデータをスタートアドレスデ
ータ設定器１０４で設定する。第Ｐ１ サイクル、第２
Ｐ１ サイクル、…、第（Ｐ２ −１）Ｐ１ サイクル
では、図４のそれぞれ［Ｐ１ ］データ、［２Ｐ１ ］
データ、…、［（Ｐ２ −１）Ｐ１ ］データの各アド
レスをスタートアドレスデータ設定器１０４で設定する
。
【０００７】第１サイクルから第Ｐ１ −１サイクルで
は、累算レジスタ１０３のデータと第１走査方向増分デ
ータ設定器１０１により設定された第１走査方向の増分
データとを加算器１０２により加算してその結果を累算
レジスタ１０３に書き込む。第Ｐ１ ＋１サイクルから
第２Ｐ１ −１サイクルまで、…、第（Ｐ２ −１）Ｐ
１ −１から第Ｐ２ Ｐ１ −１サイクルまでも同様で
ある。
は、累算レジスタ１０３のデータと第１走査方向増分デ
ータ設定器１０１により設定された第１走査方向の増分
データとを加算器１０２により加算してその結果を累算
レジスタ１０３に書き込む。第Ｐ１ ＋１サイクルから
第２Ｐ１ −１サイクルまで、…、第（Ｐ２ −１）Ｐ
１ −１から第Ｐ２ Ｐ１ −１サイクルまでも同様で
ある。
【０００８】以上のように、第０サイクルから第Ｐ２
Ｐ１ −１サイクルまでの各サイクルの結果、累算レジ
スタ１０３に得られたデータを出力とする。
Ｐ１ −１サイクルまでの各サイクルの結果、累算レジ
スタ１０３に得られたデータを出力とする。
【０００９】
【発明が解決しようとする課題】しかしながら、図１０
のような構成では、走査方向が変わる毎にスタートアド
レスデータを計算してその値を累算レジスタ１０３に設
定しなければならず、多くのサイクル数を必要とする。 この発明の目的は、少ないサイクル数で多次元データの
アクセスを可能とする多次元アドレス発生器を提供する
こと、および特定のアドレスに対して読み出し→演算→
書き込みを行う等の特定のアドレスへの複数回のアクセ
スを連続して行うことができる多次元アドレス発生器の
制御方式を提供することである。
のような構成では、走査方向が変わる毎にスタートアド
レスデータを計算してその値を累算レジスタ１０３に設
定しなければならず、多くのサイクル数を必要とする。 この発明の目的は、少ないサイクル数で多次元データの
アクセスを可能とする多次元アドレス発生器を提供する
こと、および特定のアドレスに対して読み出し→演算→
書き込みを行う等の特定のアドレスへの複数回のアクセ
スを連続して行うことができる多次元アドレス発生器の
制御方式を提供することである。
【００１０】
【課題を解決するための手段】請求項１記載の多次元ア
ドレス発生器は、実際に用いられるアドレス値を書き込
む累算レジスタの他に、各走査方向で独立の第１から第
Ｎまでの累算レジスタを有し、走査方向が変ったときの
アドレス計算には走査方向に対応した累算レジスタに対
してその走査方向の増分データを加算することによりア
ドレス値を計算するように構成している。
ドレス発生器は、実際に用いられるアドレス値を書き込
む累算レジスタの他に、各走査方向で独立の第１から第
Ｎまでの累算レジスタを有し、走査方向が変ったときの
アドレス計算には走査方向に対応した累算レジスタに対
してその走査方向の増分データを加算することによりア
ドレス値を計算するように構成している。
【００１１】つまり、この多次元アドレス発生器は、１
次元配列状態で順にアドレスが付されたＱ１ ×Ｑ２
×…×ＱＮ の平行体領域（Ｑ１ ，Ｑ２ ，…，ＱＮ
は自然数）の中の任意のＰ１ ×Ｐ２ ×…×ＰＮ
の平行体領域（Ｐ１ ，Ｐ２ ，…，ＰＮ は自然数で
、Ｐ１ ≦Ｑ１ ，Ｐ２ ≦Ｑ２ ，…，ＰＮ ≦ＱＮ
）の多次元アドレスを発生するもので、第１から第３
のマルチプレクサと加算器と第１から第Ｎまでの累算レ
ジスタを備えている。
次元配列状態で順にアドレスが付されたＱ１ ×Ｑ２
×…×ＱＮ の平行体領域（Ｑ１ ，Ｑ２ ，…，ＱＮ
は自然数）の中の任意のＰ１ ×Ｐ２ ×…×ＰＮ
の平行体領域（Ｐ１ ，Ｐ２ ，…，ＰＮ は自然数で
、Ｐ１ ≦Ｑ１ ，Ｐ２ ≦Ｑ２ ，…，ＰＮ ≦ＱＮ
）の多次元アドレスを発生するもので、第１から第３
のマルチプレクサと加算器と第１から第Ｎまでの累算レ
ジスタを備えている。
【００１２】そして、前記第１のマルチプレクサにより
第１から第Ｎまでの走査方向の増分データの中から１個
を選択し、前記第２のマルチプレクサにより前記第１か
ら第Ｎまでの累算レジスタのデータを選択し、前記第３
のマルチプレクサによりスタートアドレスデータと加算
器の出力を選択する。また、前記第１のマルチプレクサ
により選択されたデータと前記第２のマルチプレクサに
より選択されたデータとの加算を行い、前記第３のマル
チプレクサにより選択されたデータを前記第１から第Ｎ
までの累算レジスタの入力とする構成としている。
第１から第Ｎまでの走査方向の増分データの中から１個
を選択し、前記第２のマルチプレクサにより前記第１か
ら第Ｎまでの累算レジスタのデータを選択し、前記第３
のマルチプレクサによりスタートアドレスデータと加算
器の出力を選択する。また、前記第１のマルチプレクサ
により選択されたデータと前記第２のマルチプレクサに
より選択されたデータとの加算を行い、前記第３のマル
チプレクサにより選択されたデータを前記第１から第Ｎ
までの累算レジスタの入力とする構成としている。
【００１３】さらに、第０サイクルで前記第１から第Ｎ
までの累算レジスタにスタートアドレスデータを書き込
む制御を行う。第１サイクルから第Ｐ１ −１サイクル
まで、第Ｐ１ ＋１サイクルから第２Ｐ１ −１サイク
ルまで、…、第（ＰＮ ＰＮ−１ …Ｐ２ −１）Ｐ１
＋１サイクルから第（ＰＮ ＰＮ−１ …Ｐ２ ）Ｐ
１ −１サイクルまでの１サイクル毎に前記第１の累算
レジスタのデータと第１走査方向の増分データとを加算
してこの結果を前記第１の累算レジスタに書き込む制御
を行う。第Ｐｎ−１ Ｐｎ−２ …Ｐ１ サイクルから
第（Ｐｎ −１）Ｐｎ−１ Ｐｎ−２ …Ｐ１ サイク
ルまでのＰｎ−１ Ｐｎ−２ …Ｐ１ サイクル毎、第
（Ｐｎ ＋１）Ｐｎ−１ Ｐｎ−２ …Ｐ１ サイクル
から第（２Ｐｎ −１）Ｐｎ−１ Ｐｎ−２ …Ｐ１
サイクルまでのＰｎ−１ Ｐｎ−２ …Ｐ１サイクル毎
、…、第（（ＰＮ ＰＮ−１ …Ｐｎ＋１ −１）Ｐｎ
＋１）Ｐｎ−１ Ｐｎ−２ …Ｐ１ サイクルから第
（（ＰＮ ＰＮ−１ …Ｐｎ＋１ ）Ｐｎ −１）Ｐｎ
−１ Ｐｎ−２ …Ｐ１ サイクルまでのＰｎ−１ Ｐ
ｎ−２ …Ｐ１サイクル毎に前記第ｎの累算レジスタの
データと第ｎ走査方向の増分データとを加算してこの結
果を前記第１から第ｎまでの累算レジスタに書き込む制
御をｎ＝２，３，…，Ｎについて行う。
までの累算レジスタにスタートアドレスデータを書き込
む制御を行う。第１サイクルから第Ｐ１ −１サイクル
まで、第Ｐ１ ＋１サイクルから第２Ｐ１ −１サイク
ルまで、…、第（ＰＮ ＰＮ−１ …Ｐ２ −１）Ｐ１
＋１サイクルから第（ＰＮ ＰＮ−１ …Ｐ２ ）Ｐ
１ −１サイクルまでの１サイクル毎に前記第１の累算
レジスタのデータと第１走査方向の増分データとを加算
してこの結果を前記第１の累算レジスタに書き込む制御
を行う。第Ｐｎ−１ Ｐｎ−２ …Ｐ１ サイクルから
第（Ｐｎ −１）Ｐｎ−１ Ｐｎ−２ …Ｐ１ サイク
ルまでのＰｎ−１ Ｐｎ−２ …Ｐ１ サイクル毎、第
（Ｐｎ ＋１）Ｐｎ−１ Ｐｎ−２ …Ｐ１ サイクル
から第（２Ｐｎ −１）Ｐｎ−１ Ｐｎ−２ …Ｐ１
サイクルまでのＰｎ−１ Ｐｎ−２ …Ｐ１サイクル毎
、…、第（（ＰＮ ＰＮ−１ …Ｐｎ＋１ −１）Ｐｎ
＋１）Ｐｎ−１ Ｐｎ−２ …Ｐ１ サイクルから第
（（ＰＮ ＰＮ−１ …Ｐｎ＋１ ）Ｐｎ −１）Ｐｎ
−１ Ｐｎ−２ …Ｐ１ サイクルまでのＰｎ−１ Ｐ
ｎ−２ …Ｐ１サイクル毎に前記第ｎの累算レジスタの
データと第ｎ走査方向の増分データとを加算してこの結
果を前記第１から第ｎまでの累算レジスタに書き込む制
御をｎ＝２，３，…，Ｎについて行う。
【００１４】以上のようにして、第０から第ＰＮ ＰＮ
−１ …Ｐ１ −１サイクルの結果得られた前記第１の
累算レジスタの値を出力するものである。請求項２記載
の多次元アドレス発生器の制御方式は、インストラクシ
ョンにより、多次元アドレス発生器のサイクルの進行を
制御するようにしている。つまり、この多次元アドレス
発生器の制御方式は、インストラクションの第１のモー
ドが検出された場合には、前記多次元アドレス発生器の
出力を用いた後に前記多次元アドレス発生器のサイクル
を１サイクル進め、インストラクションの第２のモード
が検出された場合には、前記多次元アドレス発生器の出
力を用いた後にサイクルを進めない制御を多次元アドレ
ス発生器に対して施すことを特徴とする。
−１ …Ｐ１ −１サイクルの結果得られた前記第１の
累算レジスタの値を出力するものである。請求項２記載
の多次元アドレス発生器の制御方式は、インストラクシ
ョンにより、多次元アドレス発生器のサイクルの進行を
制御するようにしている。つまり、この多次元アドレス
発生器の制御方式は、インストラクションの第１のモー
ドが検出された場合には、前記多次元アドレス発生器の
出力を用いた後に前記多次元アドレス発生器のサイクル
を１サイクル進め、インストラクションの第２のモード
が検出された場合には、前記多次元アドレス発生器の出
力を用いた後にサイクルを進めない制御を多次元アドレ
ス発生器に対して施すことを特徴とする。
【００１５】請求項３記載の２次元アドレス発生器は、
実際に用いられるアドレス値を書き込む累算レジスタの
他に、行または列の最初のアドレス値を書き込む第２の
累算レジスタを有し、つぎの行または列のアドレス値は
この第２の累算レジスタに対して第２走査方向の増分デ
ータを加算することにより計算するように構成している
。
実際に用いられるアドレス値を書き込む累算レジスタの
他に、行または列の最初のアドレス値を書き込む第２の
累算レジスタを有し、つぎの行または列のアドレス値は
この第２の累算レジスタに対して第２走査方向の増分デ
ータを加算することにより計算するように構成している
。
【００１６】つまり、この２次元アドレス発生器は、１
次元配列状態で順にアドレスが付されたＱ１ ×Ｑ２
の平行四辺形領域（Ｑ１ ，Ｑ２ は自然数）の中の任
意のＰ１ ×Ｐ２ の平行四辺形領域（Ｐ１ ，Ｐ２
は自然数で、Ｐ１ ≦Ｑ１ ，Ｐ２ ≦Ｑ２ ）の２次
元アドレスを発生するもので、第１から第３までのマル
チプレクサと加算器と第１および第２の累算レジスタと
を備えている。
次元配列状態で順にアドレスが付されたＱ１ ×Ｑ２
の平行四辺形領域（Ｑ１ ，Ｑ２ は自然数）の中の任
意のＰ１ ×Ｐ２ の平行四辺形領域（Ｐ１ ，Ｐ２
は自然数で、Ｐ１ ≦Ｑ１ ，Ｐ２ ≦Ｑ２ ）の２次
元アドレスを発生するもので、第１から第３までのマル
チプレクサと加算器と第１および第２の累算レジスタと
を備えている。
【００１７】そして、前記第１のマルチプレクサにより
第１の走査方向と第２の走査方向の増分データの中から
１個を選択し、前記第２のマルチプレクサにより前記第
１の累算レジスタと前記第２の累算レジスタのデータを
選択し、前記第３のマルチプレクサによりスタートアド
レスデータと前記加算器の出力を選択する。また、前記
加算器により前記第１のマルチプレクサにより選択され
たデータと前記第２のマルチプレクサにより選択された
データとの加算を行い、前記第３のマルチプレクサによ
りこの加算結果を前記第１および第２の累算レジスタの
入力とする構成としている。
第１の走査方向と第２の走査方向の増分データの中から
１個を選択し、前記第２のマルチプレクサにより前記第
１の累算レジスタと前記第２の累算レジスタのデータを
選択し、前記第３のマルチプレクサによりスタートアド
レスデータと前記加算器の出力を選択する。また、前記
加算器により前記第１のマルチプレクサにより選択され
たデータと前記第２のマルチプレクサにより選択された
データとの加算を行い、前記第３のマルチプレクサによ
りこの加算結果を前記第１および第２の累算レジスタの
入力とする構成としている。
【００１８】さらに、第０サイクルで前記第１の累算レ
ジスタと前記第２の累算レジスタとにスタートアドレス
データを設定する。第１サイクルから第Ｐ１−１サイク
ルまで、第Ｐ１ ＋１サイクルから第２Ｐ１ −１サイ
クルまで、…、第（Ｐ２ −１）Ｐ１ ＋１サイクルか
ら第Ｐ２ Ｐ１ サイクルまでの１サイクル毎に前記第
１の累算レジスタのデータと第１走査方向の増分データ
とを加算してこの結果を前記第１の累算レジスタに書き
込む制御を行う。第Ｐ１ サイクル、第２Ｐ１ サイク
ル、…、第（Ｐ２ −１）Ｐ１ サイクルのＰ１ サイ
クル毎に前記第２の累算レジスタのデータと第２走査方
向の増分データとを加算してこの結果を前記第１の累算
レジスタと前記第２の累算レジスタとの両方に書き込む
制御を行う。
ジスタと前記第２の累算レジスタとにスタートアドレス
データを設定する。第１サイクルから第Ｐ１−１サイク
ルまで、第Ｐ１ ＋１サイクルから第２Ｐ１ −１サイ
クルまで、…、第（Ｐ２ −１）Ｐ１ ＋１サイクルか
ら第Ｐ２ Ｐ１ サイクルまでの１サイクル毎に前記第
１の累算レジスタのデータと第１走査方向の増分データ
とを加算してこの結果を前記第１の累算レジスタに書き
込む制御を行う。第Ｐ１ サイクル、第２Ｐ１ サイク
ル、…、第（Ｐ２ −１）Ｐ１ サイクルのＰ１ サイ
クル毎に前記第２の累算レジスタのデータと第２走査方
向の増分データとを加算してこの結果を前記第１の累算
レジスタと前記第２の累算レジスタとの両方に書き込む
制御を行う。
【００１９】以上のようにして、第０サイクルから第Ｐ
２ Ｐ１ −１サイクルまでの各サイクルの結果得られ
た前記第１の累算レジスタの値を出力とするものである
。請求項４記載の３次元アドレス発生器は、実際に用い
られるアドレス値を書き込む累算レジスタの他に、各走
査方向で独立の第１から第３までの累算レジスタを有し
、走査方向が変ったときのアドレス計算には走査方向に
対応した累算レジスタに対してその走査方向の増分デー
タを加算することによりアドレス値を計算するように構
成している。
２ Ｐ１ −１サイクルまでの各サイクルの結果得られ
た前記第１の累算レジスタの値を出力とするものである
。請求項４記載の３次元アドレス発生器は、実際に用い
られるアドレス値を書き込む累算レジスタの他に、各走
査方向で独立の第１から第３までの累算レジスタを有し
、走査方向が変ったときのアドレス計算には走査方向に
対応した累算レジスタに対してその走査方向の増分デー
タを加算することによりアドレス値を計算するように構
成している。
【００２０】つまり、この３次元アドレス発生器は、１
次元配列状態で順にアドレスが付されたＱ１ ×Ｑ２
×Ｑ３ の平行体領域（Ｑ１ ，Ｑ２ ，Ｑ３ は自然
数）の中の任意のＰ１ ×Ｐ２ ×Ｐ３ の平行体領域
（Ｐ１ ，Ｐ２ ，Ｐ３ は自然数で、Ｐ１ ≦Ｑ１
，Ｐ２ ≦Ｑ２ ，Ｐ３ ≦Ｑ３ ）の３次元アドレス
を発生するものであって、第１から第３までのマルチプ
レクサと加算器と第１から第３までの累算レジスタとを
備えている。
次元配列状態で順にアドレスが付されたＱ１ ×Ｑ２
×Ｑ３ の平行体領域（Ｑ１ ，Ｑ２ ，Ｑ３ は自然
数）の中の任意のＰ１ ×Ｐ２ ×Ｐ３ の平行体領域
（Ｐ１ ，Ｐ２ ，Ｐ３ は自然数で、Ｐ１ ≦Ｑ１
，Ｐ２ ≦Ｑ２ ，Ｐ３ ≦Ｑ３ ）の３次元アドレス
を発生するものであって、第１から第３までのマルチプ
レクサと加算器と第１から第３までの累算レジスタとを
備えている。
【００２１】そして、前記第１のマルチプレクサにより
第１から第３までの走査方向の増分データの中から１個
を選択し、前記第２のマルチプレクサにより前記第１か
ら第３までの累算レジスタのデータを選択し、前記第３
のマルチプレクサによりスタートアドレスデータと前記
加算器の出力を選択し、前記加算器により前記第１のマ
ルチプレクサにより選択されたデータと前記第２のマル
チプレクサにより選択されたデータとの加算を行い、前
記第３のマルチプレクサにより選択されたデータを前記
第１から第３までの累算レジスタの入力とする構成とし
ている。
第１から第３までの走査方向の増分データの中から１個
を選択し、前記第２のマルチプレクサにより前記第１か
ら第３までの累算レジスタのデータを選択し、前記第３
のマルチプレクサによりスタートアドレスデータと前記
加算器の出力を選択し、前記加算器により前記第１のマ
ルチプレクサにより選択されたデータと前記第２のマル
チプレクサにより選択されたデータとの加算を行い、前
記第３のマルチプレクサにより選択されたデータを前記
第１から第３までの累算レジスタの入力とする構成とし
ている。
【００２２】さらに、第０サイクルで前記第１から第３
までの累算レジスタにスタートアドレスデータを書き込
む制御を行う。第１サイクルから第Ｐ１ −１サイクル
まで、第Ｐ１ ＋１サイクルから第２Ｐ１ −１サイク
ルまで、…、第（Ｐ３ Ｐ２ −１）Ｐ１ ＋１サイク
ルから第（Ｐ３ Ｐ２ ）Ｐ１ −１サイクルまでの１
サイクル毎に前記第１の累算レジスタのデータと第１走
査方向の増分データとを加算してこの結果を前記第１の
累算レジスタに書き込む制御を行う。第Ｐ１ サイクル
から第（Ｐ２ −１）Ｐ１ サイクルまで、第（Ｐ２
＋１）Ｐ１ サイクルから第（２Ｐ２ −１）Ｐ１ サ
イクルまで、…、第（（Ｐ３ −１）Ｐ２ ＋１）Ｐ１
サイクルから第（Ｐ３ Ｐ２ −１）Ｐ１ サイクル
までのＰ１サイクル毎に前記第２の累算レジスタのデー
タと第２走査方向の増分データとを加算してこの結果を
前記第１から第２までの累算レジスタに書き込む制御を
行う。第Ｐ２ Ｐ１ サイクルから第（Ｐ３ −１）Ｐ
２ Ｐ１ サイクルまでのＰ２ Ｐ１ サイクル毎に前
記第３の累算レジスタのデータと第３走査方向の増分デ
ータとを加算してこの結果を前記第１から第３までの累
算レジスタに書き込む制御を行う。
までの累算レジスタにスタートアドレスデータを書き込
む制御を行う。第１サイクルから第Ｐ１ −１サイクル
まで、第Ｐ１ ＋１サイクルから第２Ｐ１ −１サイク
ルまで、…、第（Ｐ３ Ｐ２ −１）Ｐ１ ＋１サイク
ルから第（Ｐ３ Ｐ２ ）Ｐ１ −１サイクルまでの１
サイクル毎に前記第１の累算レジスタのデータと第１走
査方向の増分データとを加算してこの結果を前記第１の
累算レジスタに書き込む制御を行う。第Ｐ１ サイクル
から第（Ｐ２ −１）Ｐ１ サイクルまで、第（Ｐ２
＋１）Ｐ１ サイクルから第（２Ｐ２ −１）Ｐ１ サ
イクルまで、…、第（（Ｐ３ −１）Ｐ２ ＋１）Ｐ１
サイクルから第（Ｐ３ Ｐ２ −１）Ｐ１ サイクル
までのＰ１サイクル毎に前記第２の累算レジスタのデー
タと第２走査方向の増分データとを加算してこの結果を
前記第１から第２までの累算レジスタに書き込む制御を
行う。第Ｐ２ Ｐ１ サイクルから第（Ｐ３ −１）Ｐ
２ Ｐ１ サイクルまでのＰ２ Ｐ１ サイクル毎に前
記第３の累算レジスタのデータと第３走査方向の増分デ
ータとを加算してこの結果を前記第１から第３までの累
算レジスタに書き込む制御を行う。
【００２３】以上のようにして、第０から第Ｐ３ Ｐ２
Ｐ１ −１サイクルの結果得られた第１の累算レジス
タの値を出力するものである。
Ｐ１ −１サイクルの結果得られた第１の累算レジス
タの値を出力するものである。
【００２４】
【作用】請求項１記載の構成によれば、Ｎ個の累算レジ
スタが、各走査方向に対してつぎに同じ走査方向になる
まで、前にその走査方向に対して行ったアドレス計算の
結果を保持しているので、走査方向が変わる毎に累算レ
ジスタにスタートアドレスデータを計算して設定する必
要がなく、連続的にＱ１ ×Ｑ２ ×…×ＱＮ の中の
Ｐ１ ×Ｐ２ ×…×ＰＮ の多次元データをアクセス
することが可能となる。
スタが、各走査方向に対してつぎに同じ走査方向になる
まで、前にその走査方向に対して行ったアドレス計算の
結果を保持しているので、走査方向が変わる毎に累算レ
ジスタにスタートアドレスデータを計算して設定する必
要がなく、連続的にＱ１ ×Ｑ２ ×…×ＱＮ の中の
Ｐ１ ×Ｐ２ ×…×ＰＮ の多次元データをアクセス
することが可能となる。
【００２５】請求項２記載の構成によれば、インストラ
クションのモードに応じて多次元アドレス発生器のサイ
クルの進行が制御されるので、特定のアドレスに対して
読み出し→演算→書き込みを行う等の特定のアドレスへ
の複数回のアクセスを連続して行うことができる。この
結果、インストラクションにおいても多次元アドレス発
生器を利用できる。
クションのモードに応じて多次元アドレス発生器のサイ
クルの進行が制御されるので、特定のアドレスに対して
読み出し→演算→書き込みを行う等の特定のアドレスへ
の複数回のアクセスを連続して行うことができる。この
結果、インストラクションにおいても多次元アドレス発
生器を利用できる。
【００２６】請求項３記載の構成によれば、第２の累算
レジスタがスタートアドレスデータに対して第２の走査
方向の増分データを累算してつぎの行または列の初めま
で保持するので、１行また１列毎に累算レジスタにスタ
ートアドレスデータを計算して設定する必要がなく、連
続的にＱ１ ×Ｑ２ の平行四辺形領域の中の任意のＰ
１ ×Ｐ２ の平行四辺形領域の２次元データをアクセ
スすることが可能となる。
レジスタがスタートアドレスデータに対して第２の走査
方向の増分データを累算してつぎの行または列の初めま
で保持するので、１行また１列毎に累算レジスタにスタ
ートアドレスデータを計算して設定する必要がなく、連
続的にＱ１ ×Ｑ２ の平行四辺形領域の中の任意のＰ
１ ×Ｐ２ の平行四辺形領域の２次元データをアクセ
スすることが可能となる。
【００２７】請求項４の構成による作用についても、２
次元アドレス発生器に比べて次元が１増加するのみであ
り、その他は上記と同様である。
次元アドレス発生器に比べて次元が１増加するのみであ
り、その他は上記と同様である。
【００２８】
【実施例】図１に請求項１記載の発明の多次元アドレス
発生器の実施例のブロック図を示す。以下、図１に基づ
き、この発明の多次元アドレス発生器の実施例の構成を
説明する。図１において、１１−１，１１−２，…，１
１−Ｎは第１，２，…，Ｎ走査方向の増分データを設定
する増分データ設定器、１２は第１のマルチプレクサ、
１３は加算器、１４はスタートアドレスデータを設定す
るスタートアドレスデータ設定器 （レジスタ） 、１
５は第２のマルチプレクサ、１６−１，１６−２，…，
１６−Ｎは第１，２，…，Ｎの累算レジスタ、１７は第
３のマルチプレクサ、１８は制御回路、１９は制御信号
である。
発生器の実施例のブロック図を示す。以下、図１に基づ
き、この発明の多次元アドレス発生器の実施例の構成を
説明する。図１において、１１−１，１１−２，…，１
１−Ｎは第１，２，…，Ｎ走査方向の増分データを設定
する増分データ設定器、１２は第１のマルチプレクサ、
１３は加算器、１４はスタートアドレスデータを設定す
るスタートアドレスデータ設定器 （レジスタ） 、１
５は第２のマルチプレクサ、１６−１，１６−２，…，
１６−Ｎは第１，２，…，Ｎの累算レジスタ、１７は第
３のマルチプレクサ、１８は制御回路、１９は制御信号
である。
【００２９】簡単のため、便宜上多次元アドレス発生器
を２次元アドレス発生器とし、２次元データをある画像
データとする第１の実施例を以下に説明する。図２に請
求項３記載の２次元アドレス発生器とした場合のブロッ
ク図を示す。図２において、２１−１は第１走査方向（
Ｘ方向）の増分データＤＸを設定する増分データ設定器
、２１−２は第２走査方向（Ｙ方向）の増分データＤＹ
を設定する増分データ設定器、２２は第１のマルチプレ
クサ、２３は加算器、２４はスタートアドレスデータＳ
Ａを設定するスタートアドレスデータ設定器、２５は第
２のマルチプレクサ、２６−１は第１の累算レジスタ、
２６−２は第２の累算レジスタ、２７は第３のマルチプ
レクサ、２８は制御回路、２９−１は第１制御信号、２
９−２は第２制御信号、２９−３は第３制御信号、２９
−４は第１書き込み信号、２９−５は第２書き込み信号
である。
を２次元アドレス発生器とし、２次元データをある画像
データとする第１の実施例を以下に説明する。図２に請
求項３記載の２次元アドレス発生器とした場合のブロッ
ク図を示す。図２において、２１−１は第１走査方向（
Ｘ方向）の増分データＤＸを設定する増分データ設定器
、２１−２は第２走査方向（Ｙ方向）の増分データＤＹ
を設定する増分データ設定器、２２は第１のマルチプレ
クサ、２３は加算器、２４はスタートアドレスデータＳ
Ａを設定するスタートアドレスデータ設定器、２５は第
２のマルチプレクサ、２６−１は第１の累算レジスタ、
２６−２は第２の累算レジスタ、２７は第３のマルチプ
レクサ、２８は制御回路、２９−１は第１制御信号、２
９−２は第２制御信号、２９−３は第３制御信号、２９
−４は第１書き込み信号、２９−５は第２書き込み信号
である。
【００３０】以下、図２に基づいて動作を説明する。Ｑ
１ ×Ｑ２ （Ｑ１ ，Ｑ２ は自然数） の中の任
意のＰ１ ×Ｐ２ （Ｐ１ ，Ｐ２ は自然数、Ｐ１
≦Ｑ１ ，Ｐ２ ≦Ｑ２ ）の矩形領域（図４参照）
をアクセス対象とする。まず、初期値として第０サイク
ルで第１の累算レジスタ２６−１と第２の累算レジスタ
２６−２とにスタートアドレスデータＳＡをスタートア
ドレスデータ設定値２４で設定する（従来例と同じ）。 つぎの第１サイクルでは、第１の累算レジスタ２６−１
のデータと第１走査方向（Ｘ方向）の増分データＤＸと
を加算器２３により加算してこの結果を第１の累算レジ
スタ２６−１に書き込む。このとき、第２の累算レジス
タ２６−２には書き込みを行わない。この後、第２から
第Ｐ１ −１サイクルの間は第１サイクルと同じ操作を
続ける。
１ ×Ｑ２ （Ｑ１ ，Ｑ２ は自然数） の中の任
意のＰ１ ×Ｐ２ （Ｐ１ ，Ｐ２ は自然数、Ｐ１
≦Ｑ１ ，Ｐ２ ≦Ｑ２ ）の矩形領域（図４参照）
をアクセス対象とする。まず、初期値として第０サイク
ルで第１の累算レジスタ２６−１と第２の累算レジスタ
２６−２とにスタートアドレスデータＳＡをスタートア
ドレスデータ設定値２４で設定する（従来例と同じ）。 つぎの第１サイクルでは、第１の累算レジスタ２６−１
のデータと第１走査方向（Ｘ方向）の増分データＤＸと
を加算器２３により加算してこの結果を第１の累算レジ
スタ２６−１に書き込む。このとき、第２の累算レジス
タ２６−２には書き込みを行わない。この後、第２から
第Ｐ１ −１サイクルの間は第１サイクルと同じ操作を
続ける。
【００３１】つぎに、第Ｐ１ サイクルでは、第２の累
算レジスタ２６−２のデータと第２走査方向（Ｙ方向）
の増分データＤＸとを加算器２３により加算して、この
結果を第１の累算レジスタ２６−１と第２の累算レジス
タ２６−２との両方に書き込む。同様に、第Ｐ１ ＋１
から第２Ｐ１ −１まで，…，第（Ｐ２ −１）Ｐ１
＋１から第Ｐ２ Ｐ１ −１のサイクルまでの１サイク
ル毎に、第１の累算レジスタ２６−１のデータと第１走
査方向の増分データＤＸとを加算器２３により加算して
、この結果を第１の累算レジスタ２６−１に書き込む制
御を行い、第Ｐ１サイクル，第２Ｐ１ サイクル，…，
第 （Ｐ２ −１）Ｐ１ サイクルのＰ１ サイクル毎
に、第２の累算レジスタ２６−２のデータと第２走査方
向の増分データＤＹとを加算して、この結果を第１の累
算レジスタ２６−１と第２の累算レジスタ２６−２とに
書き込む制御を行い、第０から第Ｐ２ Ｐ１ −１サイ
クルの結果得られた第１の累算レジスタ２６−１の値を
アドレスとして出力する。
算レジスタ２６−２のデータと第２走査方向（Ｙ方向）
の増分データＤＸとを加算器２３により加算して、この
結果を第１の累算レジスタ２６−１と第２の累算レジス
タ２６−２との両方に書き込む。同様に、第Ｐ１ ＋１
から第２Ｐ１ −１まで，…，第（Ｐ２ −１）Ｐ１
＋１から第Ｐ２ Ｐ１ −１のサイクルまでの１サイク
ル毎に、第１の累算レジスタ２６−１のデータと第１走
査方向の増分データＤＸとを加算器２３により加算して
、この結果を第１の累算レジスタ２６−１に書き込む制
御を行い、第Ｐ１サイクル，第２Ｐ１ サイクル，…，
第 （Ｐ２ −１）Ｐ１ サイクルのＰ１ サイクル毎
に、第２の累算レジスタ２６−２のデータと第２走査方
向の増分データＤＹとを加算して、この結果を第１の累
算レジスタ２６−１と第２の累算レジスタ２６−２とに
書き込む制御を行い、第０から第Ｐ２ Ｐ１ −１サイ
クルの結果得られた第１の累算レジスタ２６−１の値を
アドレスとして出力する。
【００３２】このような動作によるデータの流れを図５
に示す。図５に示すように第２の累算レジスタ２６−２
に蓄えられている１行または１列前の最初のアドレスを
用いてつぎのラインの最初のアドレスを計算している。 図１１に図２の制御回路２８の一例を示す。図１１にお
いて、１０１は初期状態をＰ１ とし、１からカウント
を開始して、クロックに従いＰ１ まで順次インクリメ
ントする動作を繰り返す第１カウンタ、１０３は初期状
態をＰ２ とし１からカウントを開始して、クロックに
従いＰ２ まで順次インクリメントする動作を繰り返す
第２カウンタ、１０２はデータＰ１ 、１０４はデータ
Ｐ２ 、１１１はデータＰ１ −１、１０５，１０８は
論理積回路、１０６，１０７，１１２は２個のデータを
比較して一致の場合に１を出力し、不一致の場合に０を
出力する比較器、１０９，１１０，１１３はＤフリップ
フロップ、１１４は第１クロック、１１５は第２クロッ
ク、１１６は制御信号、１１７はＥＮＤ信号である。
に示す。図５に示すように第２の累算レジスタ２６−２
に蓄えられている１行または１列前の最初のアドレスを
用いてつぎのラインの最初のアドレスを計算している。 図１１に図２の制御回路２８の一例を示す。図１１にお
いて、１０１は初期状態をＰ１ とし、１からカウント
を開始して、クロックに従いＰ１ まで順次インクリメ
ントする動作を繰り返す第１カウンタ、１０３は初期状
態をＰ２ とし１からカウントを開始して、クロックに
従いＰ２ まで順次インクリメントする動作を繰り返す
第２カウンタ、１０２はデータＰ１ 、１０４はデータ
Ｐ２ 、１１１はデータＰ１ −１、１０５，１０８は
論理積回路、１０６，１０７，１１２は２個のデータを
比較して一致の場合に１を出力し、不一致の場合に０を
出力する比較器、１０９，１１０，１１３はＤフリップ
フロップ、１１４は第１クロック、１１５は第２クロッ
ク、１１６は制御信号、１１７はＥＮＤ信号である。
【００３３】図１１の回路に従って、図１２のようなタ
イミング図を得る。制御信号１１６を図２の第１制御信
号２９−１、第２制御信号２９−２として用い、第１ク
ロック１１４を第１書き込み信号２９−４、第２クロッ
ク１１５を第２書き込み信号２９−５として用いれば、
図５のタイミングチャートに従った制御をすることがで
きる。
イミング図を得る。制御信号１１６を図２の第１制御信
号２９−１、第２制御信号２９−２として用い、第１ク
ロック１１４を第１書き込み信号２９−４、第２クロッ
ク１１５を第２書き込み信号２９−５として用いれば、
図５のタイミングチャートに従った制御をすることがで
きる。
【００３４】第３のマルチプレクサ２７の第３制御信号
２９−３は、２次元アドレス発生器の起動時（第０サイ
クル）にスタートアドレスデータ設定器２４のスタート
アドレスデータを選択し、他のサイクルでは加算器２３
の出力データを選択するよう制御する。図６（ａ）に実
際の画像データのアクセスの様子を示す。図６において
、６１は６×７画素の矩形領域からなる全体の画像デー
タ、６２は４×４画素のアクセス対象矩形領域である。 ０から４１が実際のメモリのアドレスであり、（０）か
ら（１５）がアクセスする順番を表す。この場合、第１
走査方向の増分データＤＸとして１、第２走査方向の増
分データＤＹとして１ラインのデータ数６を設定する。
２９−３は、２次元アドレス発生器の起動時（第０サイ
クル）にスタートアドレスデータ設定器２４のスタート
アドレスデータを選択し、他のサイクルでは加算器２３
の出力データを選択するよう制御する。図６（ａ）に実
際の画像データのアクセスの様子を示す。図６において
、６１は６×７画素の矩形領域からなる全体の画像デー
タ、６２は４×４画素のアクセス対象矩形領域である。 ０から４１が実際のメモリのアドレスであり、（０）か
ら（１５）がアクセスする順番を表す。この場合、第１
走査方向の増分データＤＸとして１、第２走査方向の増
分データＤＹとして１ラインのデータ数６を設定する。
【００３５】第０サイクルで、スタートアドレスデータ
ＳＡとして７を第１の累算レジスタ２６−１と第２の累
算レジスタ２６−２とに書き込む。第１サイクルから第
３サイクルまでの各サイクルで、第１の累算レジスタ２
６−１の値７に順次第１走査方向の増分データＤＸ（こ
の例では１）を加算して第１の累算レジスタ２６−１に
書き込み、アドレス８，９，１０を生成する。
ＳＡとして７を第１の累算レジスタ２６−１と第２の累
算レジスタ２６−２とに書き込む。第１サイクルから第
３サイクルまでの各サイクルで、第１の累算レジスタ２
６−１の値７に順次第１走査方向の増分データＤＸ（こ
の例では１）を加算して第１の累算レジスタ２６−１に
書き込み、アドレス８，９，１０を生成する。
【００３６】第４サイクルで、第２の累算レジスタ２６
−２に保持されているアドレス７に第２走査方向の増分
データＤＹ（この例では６）を加算して第１の累算レジ
スタ２６−１と第２の累算レジスタ２６−２に書き込み
、アドレス１３を生成する。第５サイクルから第７サイ
クルまでの各サイクルで、第１の累算レジスタ２６−１
の値１３に順次第１走査方向の増分データＤＸとして１
を加算して第１の累算レジスタ２６−１に書き込み、ア
ドレス１４，１５，１６を生成する。
−２に保持されているアドレス７に第２走査方向の増分
データＤＹ（この例では６）を加算して第１の累算レジ
スタ２６−１と第２の累算レジスタ２６−２に書き込み
、アドレス１３を生成する。第５サイクルから第７サイ
クルまでの各サイクルで、第１の累算レジスタ２６−１
の値１３に順次第１走査方向の増分データＤＸとして１
を加算して第１の累算レジスタ２６−１に書き込み、ア
ドレス１４，１５，１６を生成する。
【００３７】第８サイクルで、第２の累算レジスタ２６
−２の値１３に第２走査方向の増分データとして６を加
算して第１の累算レジスタ２６−１と第２の累算レジス
タ２６−２に書き込み、アドレス１９を生成する。以下
同様にして、アドレス２０，２１，２５，２６，２７，
２８を順に生成し、全体の画像データ６１中のアクセス
対象矩形領域６２のアクセスを実現する。
−２の値１３に第２走査方向の増分データとして６を加
算して第１の累算レジスタ２６−１と第２の累算レジス
タ２６−２に書き込み、アドレス１９を生成する。以下
同様にして、アドレス２０，２１，２５，２６，２７，
２８を順に生成し、全体の画像データ６１中のアクセス
対象矩形領域６２のアクセスを実現する。
【００３８】図６（ａ）は横方向のアクセスの説明図で
あったが、図６（ｂ）は縦方向のアクセスの説明図であ
る。図６（ｂ）において、６３は６×７画素の矩形領域
からなる全体の画像データ、６４は４×４画素のアクセ
ス対象矩形領域である。０から４１は実際のメモリのア
ドレスであり、（０）から（１５）がアクセスする順番
を表す。この場合、第１走査方向の増分データＤＸとし
て６、第２走査方向の増分データＤＹとして１ラインの
データ数１を設定する。
あったが、図６（ｂ）は縦方向のアクセスの説明図であ
る。図６（ｂ）において、６３は６×７画素の矩形領域
からなる全体の画像データ、６４は４×４画素のアクセ
ス対象矩形領域である。０から４１は実際のメモリのア
ドレスであり、（０）から（１５）がアクセスする順番
を表す。この場合、第１走査方向の増分データＤＸとし
て６、第２走査方向の増分データＤＹとして１ラインの
データ数１を設定する。
【００３９】第０サイクルで、スタートアドレスデータ
ＳＡとして値７を第１の累算レジスタ２６−１と第２の
累算レジスタ２６−２に書き込む。第１サイクルから第
３サイクルまでの各サイクルで、第１の累算レジスタ２
６−１の値７に順次第１走査方向の増分データＤＸ（こ
の例では６）を加算して第１の累算レジスタ２６−１に
書き込み、アドレス１３，１９，２５を生成する。
ＳＡとして値７を第１の累算レジスタ２６−１と第２の
累算レジスタ２６−２に書き込む。第１サイクルから第
３サイクルまでの各サイクルで、第１の累算レジスタ２
６−１の値７に順次第１走査方向の増分データＤＸ（こ
の例では６）を加算して第１の累算レジスタ２６−１に
書き込み、アドレス１３，１９，２５を生成する。
【００４０】第４サイクルで、第２の累算レジスタ２６
−２に保持されているアドレス７に第２走査方向の増分
データＤＹ（この例では１）を加算して第１の累算レジ
スタ２６−１と第２の累算レジスタ２６−２に書き込み
、アドレス８を生成する。第５サイクルから第７サイク
ルまでの各サイクルで、第１の累算レジスタ２６−１の
値８に順次第１走査方向の増分データ６を加算して第１
の累算レジスタ２６−１に書き込み、アドレス１４，２
０，２６を生成する。
−２に保持されているアドレス７に第２走査方向の増分
データＤＹ（この例では１）を加算して第１の累算レジ
スタ２６−１と第２の累算レジスタ２６−２に書き込み
、アドレス８を生成する。第５サイクルから第７サイク
ルまでの各サイクルで、第１の累算レジスタ２６−１の
値８に順次第１走査方向の増分データ６を加算して第１
の累算レジスタ２６−１に書き込み、アドレス１４，２
０，２６を生成する。
【００４１】第８サイクルで、第２の累算レジスタ２６
−２の値８に第２走査方向の増分データとして１を加算
して第１の累算レジスタ２６−１と第２の累算レジスタ
２６−２に書き込み、アドレス９を生成する。以下同様
にして、アドレス１５，２１，２７，１０，１６，２２
，２８を順に生成し、全体の画像データ６３中のアクセ
ス対象矩形領域６４のアクセスを実現する。
−２の値８に第２走査方向の増分データとして１を加算
して第１の累算レジスタ２６−１と第２の累算レジスタ
２６−２に書き込み、アドレス９を生成する。以下同様
にして、アドレス１５，２１，２７，１０，１６，２２
，２８を順に生成し、全体の画像データ６３中のアクセ
ス対象矩形領域６４のアクセスを実現する。
【００４２】以上述べたように、同一のアクセス対象矩
形領域６２または６４に対してアクセスの方向を変えた
い場合、第１走査方向の増分データＤＸと第２の走査方
向の増分データＤＹを交換するだけでよい。また、第１
走査方向の増分データと第２走査方向の増分データの１
つまたは両方を変えることにより平行四辺形の領域をア
クセスしたり、跳び跳びのアクセスをすることもできる
。多次元空間内の場合は、多次元の平行体領域をアクセ
スすることになる。
形領域６２または６４に対してアクセスの方向を変えた
い場合、第１走査方向の増分データＤＸと第２の走査方
向の増分データＤＹを交換するだけでよい。また、第１
走査方向の増分データと第２走査方向の増分データの１
つまたは両方を変えることにより平行四辺形の領域をア
クセスしたり、跳び跳びのアクセスをすることもできる
。多次元空間内の場合は、多次元の平行体領域をアクセ
スすることになる。
【００４３】画像データの３×３画素の矩形領域を横方
向にずらしてアクセスする第２の実施例を説明する。図
７（ａ）に示すように３×３画素のデータを単位として
横方向にずらしながら連続して３回アクセスする場合を
考える。図７（ａ）において、７１は１１×５画素の矩
形領域からなる全体の画像データ、７２−１は３×３画
素の第１のアクセス対象矩形領域、７２−２は３×３画
素の第２のアクセス対象矩形領域、７２−３は３×３画
素の第３のアクセス対象矩形領域である。０から５４が
実際のメモリのアドレスであり、（０）から（２６）
がアクセスする順番を表す。つまり、第１のアクセス対
象矩形領域７２−１に対して（０）から（８）、第２の
アクセス対象矩形領域７２−２に対して（９）から（１
７）、第３のアクセス対象矩形領域７２−３に対して（
１８） から（２６） というように３×３画素を単位
として順にアクセスする。
向にずらしてアクセスする第２の実施例を説明する。図
７（ａ）に示すように３×３画素のデータを単位として
横方向にずらしながら連続して３回アクセスする場合を
考える。図７（ａ）において、７１は１１×５画素の矩
形領域からなる全体の画像データ、７２−１は３×３画
素の第１のアクセス対象矩形領域、７２−２は３×３画
素の第２のアクセス対象矩形領域、７２−３は３×３画
素の第３のアクセス対象矩形領域である。０から５４が
実際のメモリのアドレスであり、（０）から（２６）
がアクセスする順番を表す。つまり、第１のアクセス対
象矩形領域７２−１に対して（０）から（８）、第２の
アクセス対象矩形領域７２−２に対して（９）から（１
７）、第３のアクセス対象矩形領域７２−３に対して（
１８） から（２６） というように３×３画素を単位
として順にアクセスする。
【００４４】この場合は３×３画素のアクセス対象矩形
領域７２−１〜７２−３内の横方向および縦方向と、こ
のアクセス対象矩形領域７２−１〜７２−３の移動量方
向の３個の走査方向があり、３×３×３の領域（７２−
１〜７２−３）をアクセスすると考えられ、図８に示す
ような３次元アドレス発生器により実現できる。図８に
おいて、８１−１は第１走査方向の増分データを設定す
る増分データ設定器、８１−２は第２走査方向の増分デ
ータを設定する増分データ設定器、８１−３は第３走査
方向の増分データを設定する増分データ設定器、８２は
第１のマルチプレクサ、８３は加算器、８４はスタート
アドレスデータを設定するスタートアドレスデータ設定
器、８５は第２のマルチプレクサ、８６−１は第１の累
算レジスタ、８６−２は第２の累算レジスタ、８６−３
は第３の累算レジスタ、８７は第３のマルチプレクサ、
８８は制御回路、８９は制御信号である。
領域７２−１〜７２−３内の横方向および縦方向と、こ
のアクセス対象矩形領域７２−１〜７２−３の移動量方
向の３個の走査方向があり、３×３×３の領域（７２−
１〜７２−３）をアクセスすると考えられ、図８に示す
ような３次元アドレス発生器により実現できる。図８に
おいて、８１−１は第１走査方向の増分データを設定す
る増分データ設定器、８１−２は第２走査方向の増分デ
ータを設定する増分データ設定器、８１−３は第３走査
方向の増分データを設定する増分データ設定器、８２は
第１のマルチプレクサ、８３は加算器、８４はスタート
アドレスデータを設定するスタートアドレスデータ設定
器、８５は第２のマルチプレクサ、８６−１は第１の累
算レジスタ、８６−２は第２の累算レジスタ、８６−３
は第３の累算レジスタ、８７は第３のマルチプレクサ、
８８は制御回路、８９は制御信号である。
【００４５】動作は２次元アドレス発生器と同様であり
、図７（ａ）の例を用い説明する。第１走査方向の増分
データ設定器８１−１の設定値を１とし、第２走査方向
の増分データ設定器８１−２の設定値を１ラインのデー
タ数１１とし、第３走査方向の増分データ設定器８１−
３の設定値を３×３画素のアクセス対象矩形領域の移動
量３に設定し、スタートアドレスデータとして１２を設
定する。
、図７（ａ）の例を用い説明する。第１走査方向の増分
データ設定器８１−１の設定値を１とし、第２走査方向
の増分データ設定器８１−２の設定値を１ラインのデー
タ数１１とし、第３走査方向の増分データ設定器８１−
３の設定値を３×３画素のアクセス対象矩形領域の移動
量３に設定し、スタートアドレスデータとして１２を設
定する。
【００４６】第０サイクルで、スタートアドレスデータ
の値１２を第１から第３の累算レジスタ８６−１〜８６
−３に書き込む。第１サイクルと第２サイクルの各サイ
クルで、第１の累算レジスタ８６−１の値１２に順次第
１走査方向の増分データ（この例では１）を加算して第
１の累算レジスタ８６−１に書き込み、アドレス１３，
１４を生成する。
の値１２を第１から第３の累算レジスタ８６−１〜８６
−３に書き込む。第１サイクルと第２サイクルの各サイ
クルで、第１の累算レジスタ８６−１の値１２に順次第
１走査方向の増分データ（この例では１）を加算して第
１の累算レジスタ８６−１に書き込み、アドレス１３，
１４を生成する。
【００４７】第３サイクルで、第２の累算レジスタ８６
−２の値１２に第２走査方向の増分データ（この例では
１１） を加算して第１の累算レジスタ８６−１と第２
の累算レジスタ８６−２に書き込み、アドレス２２を生
成する。第４サイクルと第５サイクルの各サイクルで、
第１の累算レジスタ８６−１の値２３に順次第１走査方
向の増分データとして１を加算して第１の累算レジスタ
８６−１に書き込み、アドレス２４，２５を生成する。
−２の値１２に第２走査方向の増分データ（この例では
１１） を加算して第１の累算レジスタ８６−１と第２
の累算レジスタ８６−２に書き込み、アドレス２２を生
成する。第４サイクルと第５サイクルの各サイクルで、
第１の累算レジスタ８６−１の値２３に順次第１走査方
向の増分データとして１を加算して第１の累算レジスタ
８６−１に書き込み、アドレス２４，２５を生成する。
【００４８】第６サイクルで、第２の累算レジスタ８６
−２の値２３に第２走査方向の増分データとして１１を
加算して第１の累算レジスタ８６−１と第２の累算レジ
スタ８６−２に書き込み、アドレス３４を生成する。第
７サイクルと第８サイクルの各サイクルで、第１の累算
レジスタ８６−１の値３４に順次第１走査方向の増分デ
ータとして１を加算して第１の累算レジスタ８６−１に
書き込み、アドレス３５，３６を生成する。
−２の値２３に第２走査方向の増分データとして１１を
加算して第１の累算レジスタ８６−１と第２の累算レジ
スタ８６−２に書き込み、アドレス３４を生成する。第
７サイクルと第８サイクルの各サイクルで、第１の累算
レジスタ８６−１の値３４に順次第１走査方向の増分デ
ータとして１を加算して第１の累算レジスタ８６−１に
書き込み、アドレス３５，３６を生成する。
【００４９】第９サイクルで、第３の累算レジスタ８６
−３の値１２に第３走査方向の増分データとして３を加
算して第１から第３の累算レジスタ８６−１〜８６−３
に書き込み、アドレス１５を生成する。同様にして、第
１０サイクル，第１１サイクル，第１３サイクル，第１
４サイクル，第１６サイクル，第１７サイクル，第１９
サイクル，第２０サイクル，第２２サイクル，第２３サ
イクル，第２５サイクル，第２６サイクルの各サイクル
で、第１の累算レジスタ８６−１の値に順次第１走査方
向の増分データとして１を加算して第１の累算レジスタ
８６−１に書き込み、第１２サイクル，第１５サイクル
，第２１サイクル，第２４サイクルで、第２の累算レジ
スタ８６−２の値に第２走査方向の増分データとして１
１を加算して第１の累算レジスタ８６−１と第２の累算
レジスタ８６−２に書き込み、第１８サイクルで、第３
の累算レジスタの８６−３の値に第３走査方向の増分デ
ータとして３を加算して第１から第３の累算レジスタ８
６−１〜８６−３に書き込み、アドレス１６，１７，２
６，２７，２８，３７，３８，３９，１８，１９，２０
，２９，３０，３１，４０，４１，４２を順に生成し、
全体の画像データ７１中のアクセス対象矩形領域７２−
１，７２−２，７２−３のアクセスを実現する。
−３の値１２に第３走査方向の増分データとして３を加
算して第１から第３の累算レジスタ８６−１〜８６−３
に書き込み、アドレス１５を生成する。同様にして、第
１０サイクル，第１１サイクル，第１３サイクル，第１
４サイクル，第１６サイクル，第１７サイクル，第１９
サイクル，第２０サイクル，第２２サイクル，第２３サ
イクル，第２５サイクル，第２６サイクルの各サイクル
で、第１の累算レジスタ８６−１の値に順次第１走査方
向の増分データとして１を加算して第１の累算レジスタ
８６−１に書き込み、第１２サイクル，第１５サイクル
，第２１サイクル，第２４サイクルで、第２の累算レジ
スタ８６−２の値に第２走査方向の増分データとして１
１を加算して第１の累算レジスタ８６−１と第２の累算
レジスタ８６−２に書き込み、第１８サイクルで、第３
の累算レジスタの８６−３の値に第３走査方向の増分デ
ータとして３を加算して第１から第３の累算レジスタ８
６−１〜８６−３に書き込み、アドレス１６，１７，２
６，２７，２８，３７，３８，３９，１８，１９，２０
，２９，３０，３１，４０，４１，４２を順に生成し、
全体の画像データ７１中のアクセス対象矩形領域７２−
１，７２−２，７２−３のアクセスを実現する。
【００５０】図７（ｂ）に矩形領域に重なりがあり、矩
形領域のがずれが斜めになっている場合の例を示す。図
７（ｂ）において、７３は１１×５画素の矩形領域から
なる全体の画像データ、７４−１は３×３画素の第１の
アクセス対象矩形領域、７４−２は３×３画素の第２の
アクセス対象矩形領域、７４−３は３×３画素の第３の
アクセス対象矩形領域である。０から５４が実際のメモ
リのアドレスであり、（０）から（２６） がアクセス
する順番を表す。つまり、第１のアクセス対象矩形領域
７２−１に対して（０）から（８）、第２のアクセス対
象矩形領域７２−２に対して（９）から（１７）、第３
のアクセス対象矩形領域７２−３に対して（１８） か
ら（２６） というように３×３画素を単位として順に
アクセスする。
形領域のがずれが斜めになっている場合の例を示す。図
７（ｂ）において、７３は１１×５画素の矩形領域から
なる全体の画像データ、７４−１は３×３画素の第１の
アクセス対象矩形領域、７４−２は３×３画素の第２の
アクセス対象矩形領域、７４−３は３×３画素の第３の
アクセス対象矩形領域である。０から５４が実際のメモ
リのアドレスであり、（０）から（２６） がアクセス
する順番を表す。つまり、第１のアクセス対象矩形領域
７２−１に対して（０）から（８）、第２のアクセス対
象矩形領域７２−２に対して（９）から（１７）、第３
のアクセス対象矩形領域７２−３に対して（１８） か
ら（２６） というように３×３画素を単位として順に
アクセスする。
【００５１】この場合も、図７（ａ）と同様に３個の走
査方向があり、３×３×３の領域（７４−１〜７４−３
）をアクセスとすると考えられ、図８に示すような３次
元アドレス発生器により実現できる。第１走査方向の増
分データ設定器８１−１の設定値を１とし、第２走査方
向の増分データ設定器８１−２の設定値を１ラインのデ
ータ数１１とし、第３走査方向の増分データ設定器８１
−３の設定値を３×３画素のアクセス対象矩形領域の移
動量１３に設定し、スタートアドレスデータとして２を
設定し、図７（ａ）と同様の動作により全体の画像デー
タ７３中のアクセス対象領域７４−１，７４−２，７４
−３のアクセスを実現する。
査方向があり、３×３×３の領域（７４−１〜７４−３
）をアクセスとすると考えられ、図８に示すような３次
元アドレス発生器により実現できる。第１走査方向の増
分データ設定器８１−１の設定値を１とし、第２走査方
向の増分データ設定器８１−２の設定値を１ラインのデ
ータ数１１とし、第３走査方向の増分データ設定器８１
−３の設定値を３×３画素のアクセス対象矩形領域の移
動量１３に設定し、スタートアドレスデータとして２を
設定し、図７（ａ）と同様の動作により全体の画像デー
タ７３中のアクセス対象領域７４−１，７４−２，７４
−３のアクセスを実現する。
【００５２】さらに、第２の実施例の方法を用いれば、
実際の３次元画像の平行体内部のアクセスや、それ以上
の次元の平行体内部のアクセスも同様にして実現できる
。図３にこの発明の多次元アドレス発生器の制御方式の
一実施例（請求項２に対応する）のブロック図を示す。 図３において、３１はインストラクションメモリ、３２
はデコーダ、３３は図２に示した２次元アドレス発生器
、３４は制御記号である。
実際の３次元画像の平行体内部のアクセスや、それ以上
の次元の平行体内部のアクセスも同様にして実現できる
。図３にこの発明の多次元アドレス発生器の制御方式の
一実施例（請求項２に対応する）のブロック図を示す。 図３において、３１はインストラクションメモリ、３２
はデコーダ、３３は図２に示した２次元アドレス発生器
、３４は制御記号である。
【００５３】この実施例では、多次元アドレス発生器は
２次元アドレス発生器とし、インストラクションメモリ
３１から読み出されたインストラクションがデコーダ３
２によりデコードされた結果、第１のモードが検出され
た場合には、２次元アドレス発生器３３に対しサイクル
を１サイクル進める制御を行い、第２のモードが検出さ
れた場合には、２次元アドレス発生器３３に対しサイク
ルを進めない制御を行う。
２次元アドレス発生器とし、インストラクションメモリ
３１から読み出されたインストラクションがデコーダ３
２によりデコードされた結果、第１のモードが検出され
た場合には、２次元アドレス発生器３３に対しサイクル
を１サイクル進める制御を行い、第２のモードが検出さ
れた場合には、２次元アドレス発生器３３に対しサイク
ルを進めない制御を行う。
【００５４】ここでは、
（１）２次元アドレス発生器の出力をアドレスとするメ
モリリード（第２のモード）、 （２）（１）で読み出したデータの演算、（３）２次元
アドレス発生器の出力をアドレスとし、（２）で演算し
た結果を書き込むメモリライト（第１のモード） からなる３個のインストラクションを繰り返す場合を考
える。
モリリード（第２のモード）、 （２）（１）で読み出したデータの演算、（３）２次元
アドレス発生器の出力をアドレスとし、（２）で演算し
た結果を書き込むメモリライト（第１のモード） からなる３個のインストラクションを繰り返す場合を考
える。
【００５５】このような動作によるデータの流れを図９
に示す。デコーダ３２で第１のモードが検出された第ｎ
＋２サイクル，第ｎ＋５サイクル，第ｎ＋８サイクルで
は、２次元アドレス発生器３３のサイクルを１サイクル
進める制御を行い、第２のモードが検出された第ｎサイ
クル，第ｎ＋３サイクル，第ｎ＋６サイクルは、２次元
アドレス発生器３３のサイクルを進めない制御を行う。 すなわち、第ｎサイクルと第ｎ＋２サイクル，第ｎ＋３
サイクルと第ｎ＋５サイクル，第ｎ＋６サイクルと第ｎ
＋８サイクルでは２次元アドレス発生器３３により生成
された同一のアドレスのデータを用いることができる。 また、第ｎ＋１サイクル，第ｎ＋４サイクル，第ｎ＋７
サイクルでは、２次元アドレス発生器３３を用いないイ
ンストラクションであるので、２次元アドレス発生器３
３のサイクルは進めず、２次元アドレス発生器３３の出
力はない。したがって、元の矩形データに対して、演算
を施して、元の矩形データがあったアドレスに格納する
ことができる。なお、この演算としては、２値化処理，
階調変換等が含まれ、幾つかのインストラクションの組
み合わせによる処理でもよい。
に示す。デコーダ３２で第１のモードが検出された第ｎ
＋２サイクル，第ｎ＋５サイクル，第ｎ＋８サイクルで
は、２次元アドレス発生器３３のサイクルを１サイクル
進める制御を行い、第２のモードが検出された第ｎサイ
クル，第ｎ＋３サイクル，第ｎ＋６サイクルは、２次元
アドレス発生器３３のサイクルを進めない制御を行う。 すなわち、第ｎサイクルと第ｎ＋２サイクル，第ｎ＋３
サイクルと第ｎ＋５サイクル，第ｎ＋６サイクルと第ｎ
＋８サイクルでは２次元アドレス発生器３３により生成
された同一のアドレスのデータを用いることができる。 また、第ｎ＋１サイクル，第ｎ＋４サイクル，第ｎ＋７
サイクルでは、２次元アドレス発生器３３を用いないイ
ンストラクションであるので、２次元アドレス発生器３
３のサイクルは進めず、２次元アドレス発生器３３の出
力はない。したがって、元の矩形データに対して、演算
を施して、元の矩形データがあったアドレスに格納する
ことができる。なお、この演算としては、２値化処理，
階調変換等が含まれ、幾つかのインストラクションの組
み合わせによる処理でもよい。
【００５６】
【発明の効果】請求項１記載の多次元アドレス発生器に
よれば、Ｎ個の累算レジスタが、各走査方向に対してつ
ぎに同じ走査方向になるまで、前にその走査方向に対し
て行ったアドレス計算の結果を保持しているので、走査
方向が変わる毎に累算レジスタにスタートアドレスデー
タを計算して設定する必要がなく、連続的にＱ１ ×Ｑ
２ ×…×ＱＮ の中のＰ１ ×Ｐ２ ×…×ＰＮ の
多次元データをアクセスすることが可能となり、設定値
の設定が容易となる。
よれば、Ｎ個の累算レジスタが、各走査方向に対してつ
ぎに同じ走査方向になるまで、前にその走査方向に対し
て行ったアドレス計算の結果を保持しているので、走査
方向が変わる毎に累算レジスタにスタートアドレスデー
タを計算して設定する必要がなく、連続的にＱ１ ×Ｑ
２ ×…×ＱＮ の中のＰ１ ×Ｐ２ ×…×ＰＮ の
多次元データをアクセスすることが可能となり、設定値
の設定が容易となる。
【００５７】請求項２記載の多次元アドレス発生器の制
御方式によれば、インストラクションのモードに応じて
多次元アドレスの進行を制御するので、特定のアドレス
に対して読み出し→演算→書き込みを行う等の特定のア
ドレスへの複数回のアクセスを連続して行うことが可能
である。請求項３記載の２次元アドレス発生器によれば
、第２の累算レジスタがスタートアドレスデータに対し
て第２走査方向の増分データを累算してつぎの行または
列の初めまで保持するので、１列または１行毎に累算レ
ジスタにスタートアドレスデータを計算して設定するこ
となく、連続的にＱ１ ×Ｑ２ の平行四辺形領域の中
の任意のＰ１ ×Ｐ２ の平行四辺形領域の２次元デー
タをアクセスすることが可能となり、設定値の計算が容
易となる。
御方式によれば、インストラクションのモードに応じて
多次元アドレスの進行を制御するので、特定のアドレス
に対して読み出し→演算→書き込みを行う等の特定のア
ドレスへの複数回のアクセスを連続して行うことが可能
である。請求項３記載の２次元アドレス発生器によれば
、第２の累算レジスタがスタートアドレスデータに対し
て第２走査方向の増分データを累算してつぎの行または
列の初めまで保持するので、１列または１行毎に累算レ
ジスタにスタートアドレスデータを計算して設定するこ
となく、連続的にＱ１ ×Ｑ２ の平行四辺形領域の中
の任意のＰ１ ×Ｐ２ の平行四辺形領域の２次元デー
タをアクセスすることが可能となり、設定値の計算が容
易となる。
【００５８】請求項４記載の３次元アドレス発生器の効
果も、２次元アドレス発生器と同様である。
果も、２次元アドレス発生器と同様である。
【図１】この発明の多次元アドレス発生器の一実施例の
構成図である。
構成図である。
【図２】この発明の２次元アドレス発生器の一実施例の
構成図である。
構成図である。
【図３】この発明のアドレス発生器の制御方式の一実施
例の構成図である。
例の構成図である。
【図４】画像データの実際のマッピング図である。
【図５】図２の一実施例におけるタイミイグチャートで
ある。
ある。
【図６】図２の一実施例における実際の画像データのア
クセスの説明図である。
クセスの説明図である。
【図７】図８の一実施例における実際の画像データのア
クセスの説明図である。
クセスの説明図である。
【図８】この発明の３次元アドレス発生器の一実施例の
構成図である。
構成図である。
【図９】図３の実施例におけるタイミイグチャートであ
る。
る。
【図１０】従来のアドレス発生器の構成図である。
【図１１】２次元アドレス発生器の制御回路の一例の構
成図である。
成図である。
【図１２】図１１の制御回路のタイミングチャートであ
る。
る。
１１ 増分データ設定器
１２ 第１のマルチプレクサ
１３ 加算器
１６ 累算レジスタ
１５ 第２のマルチプレクサ
１４ スタートアドレスデータ設定器１８
制御回路 １７ 第３のマルチプレクサ ３１ インストラクションメモリ３２ デ
コーダ ３３ ２次元アドレス発生器
制御回路 １７ 第３のマルチプレクサ ３１ インストラクションメモリ３２ デ
コーダ ３３ ２次元アドレス発生器
Claims (4)
- 【請求項１】 １次元配列状態で順にアドレスが付さ
れたＱ１ ×Ｑ２ ×…×ＱＮ の平行体領域（Ｑ１
，Ｑ２ ，…，ＱＮ は自然数）の中の任意のＰ１ ×
Ｐ２ ×…×ＰＮ の平行体領域（Ｐ１ ，Ｐ２ ，…
，ＰＮ は自然数で、Ｐ１ ≦Ｑ１ ，Ｐ２ ≦Ｑ２
，…，ＰＮ ≦ＱＮ ）のＮ次元アドレス発生器であっ
て、第１から第３までのマルチプレクサと加算器と第１
から第Ｎまでの累算レジスタとを備え、前記第１のマル
チプレクサにより第１から第Ｎまでの走査方向の増分デ
ータの中から１個を選択し、前記第２のマルチプレクサ
により前記第１から第Ｎまでの累算レジスタのデータを
選択し、前記第３のマルチプレクサによりスタートアド
レスデータと前記加算器の出力を選択し、前記加算器に
より前記第１のマルチプレクサにより選択されたデータ
と前記第２のマルチプレクサにより選択されたデータと
の加算を行い、前記第３のマルチプレクサにより選択さ
れたデータを前記第１から第Ｎまでの累算レジスタの入
力とする構成とし、第０サイクルで前記第１から第Ｎま
での累算レジスタにスタートアドレスデータを書き込む
制御を行い、第１サイクルから第Ｐ１ −１サイクルま
で、第Ｐ１ ＋１サイクルから第２Ｐ１ −１サイクル
まで、…、第（ＰＮ ＰＮ−１ …Ｐ２ −１）Ｐ１
＋１サイクルから第（ＰＮ ＰＮ−１ …Ｐ２ ）Ｐ１
−１サイクルまでの１サイクル毎に前記第１の累算レ
ジスタのデータと第１走査方向の増分データとを加算し
てこの結果を前記第１の累算レジスタに書き込む制御を
行い、第Ｐｎ−１ Ｐｎ−２ …Ｐ１ サイクルから第
（Ｐｎ −１）Ｐｎ−１ Ｐｎ−２…Ｐ１ サイクルま
でのＰｎ−１ Ｐｎ−２ …Ｐ１ サイクル毎、第（Ｐ
ｎ ＋１）Ｐｎ−１ Ｐｎ−２ …Ｐ１ サイクルから
第（２Ｐｎ −１）Ｐｎ−１ Ｐｎ−２ …Ｐ１ サイ
クルまでのＰｎ−１ Ｐｎ−２ …Ｐ１ サイクル毎、
…、第（（ＰＮ ＰＮ−１ …Ｐｎ＋１ −１）Ｐｎ
＋１）Ｐｎ−１ Ｐｎ−２ …Ｐ１ サイクルから第（
（ＰＮ ＰＮ−１ …Ｐｎ＋１ ）Ｐｎ −１）Ｐｎ−
１ Ｐｎ−２ …Ｐ１ サイクルまでのＰｎ−１ Ｐｎ
−２ …Ｐ１ サイクル毎に前記第ｎの累算レジスタの
データと第ｎ走査方向の増分データとを加算してこの結
果を前記第１から第ｎまでの累算レジスタに書き込む制
御をｎ＝２，３，…，Ｎについて行い、第０から第ＰＮ
ＰＮ−１ …Ｐ１ −１サイクルの結果得られた第１
の累算レジスタの値を出力する多次元アドレス発生器。 - 【請求項２】 請求項１記載の多次元アドレス発生器
の制御方式であって、インストラクションの第１のモー
ドが検出された場合には前記多次元アドレス発生器の出
力を用いた後に前記多次元アドレス発生器のサイクルを
１サイクル進め、インストラクションの第２のモードが
検出された場合には前記多次元アドレス発生器の出力を
用いた後にサイクルを進めない制御を前記多次元アドレ
ス発生器に対して施すことを特徴とする多次元アドレス
発生器の制御方式。 - 【請求項３】 １次元配列状態で順にアドレスが付さ
れたＱ１ ×Ｑ２ の平行四辺形領域（Ｑ１ ，Ｑ２
は自然数）の中の任意のＰ１ ×Ｐ２ の平行四辺形領
域（Ｐ１ ，Ｐ２ は自然数で、Ｐ１ ≦Ｑ１ ，Ｐ２
≦Ｑ２ ）の２次元アドレスを発生する２次元アドレ
ス発生器であって、第１から第３までのマルチプレクサ
と加算器と第１と第２の累算レジスタとを備え、前記第
１のマルチプレクサにより第１の走査方向と第２の走査
方向の増分データの中から１個を選択し、前記第２のマ
ルチプレクサにより前記第１の累算レジスタと第２の累
算レジスタのデータを選択し、前記第３のマルチプレク
サによりスタートアドレスデータと前記加算器の出力を
選択し、前記加算器により前記第１のマルチプレクサに
より選択されたデータと前記第２のマルチプレクサによ
り選択されたデータとの加算を行い、前記第３のマルチ
プレクサにより選択されたデータを前記第１および第２
の累算レジスタの入力とする構成とし、第０サイクルで
前記第１の累算レジスタと第２の累算レジスタとにスタ
ートアドレスデータを書き込む制御を行い、第１サイク
ルから第Ｐ１ −１サイクルまで、第Ｐ１ ＋１サイク
ルから第２Ｐ１ −１サイクルまで、…、第（Ｐ２ −
１）Ｐ１ ＋１サイクルから第Ｐ２ Ｐ１ −１サイク
ルまでの１サイクル毎に前記第１の累算レジスタのデー
タと第１走査方向の増分データとを加算してこの結果を
前記第１の累算レジスタに書き込む制御を行い、第Ｐ１
サイクルから第（Ｐ２ −１）Ｐ１ サイクルまでの
Ｐ１ サイクル毎に前記第２の累算レジスタのデータと
第２走査方向の増分データとを加算してこの結果を前記
第１の累算レジスタと前記第２の累算レジスタとの両方
に書き込む制御を行い、第０サイクルから第Ｐ２ Ｐ１
−１サイクルまでの各サイクルの結果得られた第１の
累算レジスタの値を出力する２次元アドレス発生器。 - 【請求項４】 １次元配列状態で順にアドレスが付さ
れたＱ１ ×Ｑ２ ×Ｑ３ の平行体領域（Ｑ１ ，Ｑ
２ ，Ｑ３ は自然数）の中の任意のＰ１ ×Ｐ２ ×
Ｐ３ の平行体領域（Ｐ１ ，Ｐ２ ，Ｐ３ は自然数
で、Ｐ１ ≦Ｑ１ ，Ｐ２ ≦Ｑ２ ，Ｐ３ ≦Ｑ３
）の３次元アドレス発生器であって、第１から第３まで
のマルチプレクサと加算器と第１から第３までの累算レ
ジスタとを備え、前記第１のマルチプレクサにより第１
から第３までの走査方向の増分データの中から１個を選
択し、前記第２のマルチプレクサにより前記第１から第
３までの累算レジスタのデータを選択し、前記第３のマ
ルチプレクサによりスタートアドレスデータと前記加算
器の出力を選択し、前記加算器により前記第１のマルチ
プレクサにより選択されたデータと前記第２のマルチプ
レクサにより選択されたデータとの加算を行い、前記第
３のマルチプレクサにより選択されたデータを前記第１
から第３までの累算レジスタの入力とする構成とし、第
０サイクルで前記第１から第３までの累算レジスタにス
タートアドレスデータを書き込む制御を行い、第１サイ
クルから第Ｐ１ −１サイクルまで、第Ｐ１ ＋１サイ
クルから第２Ｐ１ −１サイクルまで、…、第（Ｐ３
Ｐ２ −１）Ｐ１ ＋１サイクルから第（Ｐ３ Ｐ２
）Ｐ１ −１サイクルまでの１サイクル毎に前記第１の
累算レジスタのデータと第１走査方向の増分データとを
加算してこの結果を前記第１の累算レジスタに書き込む
制御を行い、第Ｐ１ サイクルから第（Ｐ２ −１）Ｐ
１ サイクルまで、第（Ｐ２ ＋１）Ｐ１ サイクルか
ら第（２Ｐ２ −１）Ｐ１ サイクルまで、…、第（（
Ｐ３ −１）Ｐ２ ＋１）Ｐ１ サイクルから第（Ｐ３
Ｐ２ −１）Ｐ１ サイクルまでのＰ１ サイクル毎
に前記第２の累算レジスタのデータと第２走査方向の増
分データとを加算してこの結果を前記第１から第２まで
の累算レジスタに書き込む制御を行い、第Ｐ２ Ｐ１
サイクルから第（Ｐ３ −１）Ｐ２ Ｐ１ サイクルま
でのＰ２ Ｐ１ サイクル毎に前記第３の累算レジスタ
のデータと第３走査方向の増分データとを加算してこの
結果を前記第１から第３までの累算レジスタに書き込む
制御を行い、第０から第Ｐ３ Ｐ２ Ｐ１ −１サイク
ルの結果得られた第１の累算レジスタの値を出力する３
次元アドレス発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3021938A JP2854420B2 (ja) | 1990-02-21 | 1991-02-15 | 多次元アドレス発生器およびその制御方式 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4142490 | 1990-02-21 | ||
| JP2-41424 | 1990-02-21 | ||
| JP3021938A JP2854420B2 (ja) | 1990-02-21 | 1991-02-15 | 多次元アドレス発生器およびその制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04218847A true JPH04218847A (ja) | 1992-08-10 |
| JP2854420B2 JP2854420B2 (ja) | 1999-02-03 |
Family
ID=26359093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3021938A Expired - Fee Related JP2854420B2 (ja) | 1990-02-21 | 1991-02-15 | 多次元アドレス発生器およびその制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2854420B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6662288B1 (en) | 1998-11-27 | 2003-12-09 | Matsushita Electric Industrial Co., Ltd. | Address generating apparatus and motion vector detector |
| US6791625B1 (en) | 1998-12-15 | 2004-09-14 | Matsushita Electric Industrial Co., Ltd. | Video processing apparatus for performing address generation and control, and method therefor |
| WO2006041094A3 (ja) * | 2004-10-13 | 2006-05-26 | Matsushita Electric Ind Co Ltd | 矩形画像描画装置、矩形画像描画方法、及び集積回路 |
| JP2008204428A (ja) * | 2007-02-22 | 2008-09-04 | Samsung Electronics Co Ltd | ３次元アドレスマッピングを用いたメモリアクセス方法 |
| WO2008114322A1 (ja) * | 2007-03-20 | 2008-09-25 | Fujitsu Limited | 半導体集積回路および半導体メモリのアクセス制御方法 |
| JP2020521198A (ja) * | 2017-05-23 | 2020-07-16 | グーグル エルエルシー | 加算器を使用した多次元テンソルにおけるデータへのアクセス |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62115562A (ja) * | 1985-11-14 | 1987-05-27 | Sharp Corp | Ｄｍａコントロ−ラ |
| JPS62208492A (ja) * | 1986-03-06 | 1987-09-12 | Nec Ic Microcomput Syst Ltd | 記憶装置 |
-
1991
- 1991-02-15 JP JP3021938A patent/JP2854420B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62115562A (ja) * | 1985-11-14 | 1987-05-27 | Sharp Corp | Ｄｍａコントロ−ラ |
| JPS62208492A (ja) * | 1986-03-06 | 1987-09-12 | Nec Ic Microcomput Syst Ltd | 記憶装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6662288B1 (en) | 1998-11-27 | 2003-12-09 | Matsushita Electric Industrial Co., Ltd. | Address generating apparatus and motion vector detector |
| US6791625B1 (en) | 1998-12-15 | 2004-09-14 | Matsushita Electric Industrial Co., Ltd. | Video processing apparatus for performing address generation and control, and method therefor |
| WO2006041094A3 (ja) * | 2004-10-13 | 2006-05-26 | Matsushita Electric Ind Co Ltd | 矩形画像描画装置、矩形画像描画方法、及び集積回路 |
| JPWO2006041094A1 (ja) * | 2004-10-13 | 2008-05-15 | 松下電器産業株式会社 | 矩形画像描画装置、矩形画像描画方法、及び集積回路 |
| US7830393B2 (en) | 2004-10-13 | 2010-11-09 | Panasonic Corporation | Device, method, and integrated circuit for rectangular image drawing |
| JP2008204428A (ja) * | 2007-02-22 | 2008-09-04 | Samsung Electronics Co Ltd | ３次元アドレスマッピングを用いたメモリアクセス方法 |
| WO2008114322A1 (ja) * | 2007-03-20 | 2008-09-25 | Fujitsu Limited | 半導体集積回路および半導体メモリのアクセス制御方法 |
| JP4893822B2 (ja) * | 2007-03-20 | 2012-03-07 | 富士通株式会社 | 半導体集積回路および半導体メモリのアクセス制御方法 |
| US8209502B2 (en) | 2007-03-20 | 2012-06-26 | Fujitsu Limited | Semiconductor integrated circuit and access controlling method of semiconductor memory |
| JP2020521198A (ja) * | 2017-05-23 | 2020-07-16 | グーグル エルエルシー | 加算器を使用した多次元テンソルにおけるデータへのアクセス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2854420B2 (ja) | 1999-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0443551B1 (en) | A multidimensional address generator and a system for controlling the generator | |
| JPS6247786A (ja) | 近傍画像処理専用メモリ | |
| JPH04218847A (ja) | 多次元アドレス発生器およびその制御方式 | |
| US5008852A (en) | Parallel accessible memory device | |
| JP3803150B2 (ja) | 画像処理装置 | |
| JPH11339005A (ja) | 画像処理装置ならびに特殊効果装置、および画像処理方法 | |
| JPH06324935A (ja) | アドレス発生器およびアドレス発生システム | |
| JPS6373323A (ja) | バツフアメモリ装置 | |
| RU1772806C (ru) | Устройство дл обработки изображений | |
| JP3291070B2 (ja) | データ転置装置 | |
| SU1357944A1 (ru) | Устройство дл формировани видеосигнала | |
| JPH07264395A (ja) | 画像縮小装置 | |
| SU1339625A1 (ru) | Устройство дл вывода графической информации | |
| SU1432511A1 (ru) | Вычислительное устройство | |
| JPS62175879A (ja) | ２値画像相以変換画素デ−タ発生装置 | |
| JPS60198652A (ja) | 画像記憶装置 | |
| SU993268A1 (ru) | Запоминающее устройство | |
| SU1408442A1 (ru) | Устройство дл вычислени двумерного быстрого преобразовани Фурье | |
| JPH0290248A (ja) | メモリ装置 | |
| SU1462407A1 (ru) | Устройство дл формировани адреса видеопам ти растрового графического диспле | |
| KR20110117582A (ko) | 연속적인 매트릭스 트랜스포즈 시스템 및 장치 | |
| JPS6083153A (ja) | デ−タ記憶装置 | |
| JPH06274607A (ja) | 並列信号処理装置 | |
| JPS638691A (ja) | 連続ビデオ・レ−ト縮小画像メモリ装置 | |
| JPH0470262A (ja) | 画像データ時間軸変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071120 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |