JP4893822B2 - 半導体集積回路および半導体メモリのアクセス制御方法 - Google Patents
半導体集積回路および半導体メモリのアクセス制御方法 Download PDFInfo
- Publication number
- JP4893822B2 JP4893822B2 JP2009504915A JP2009504915A JP4893822B2 JP 4893822 B2 JP4893822 B2 JP 4893822B2 JP 2009504915 A JP2009504915 A JP 2009504915A JP 2009504915 A JP2009504915 A JP 2009504915A JP 4893822 B2 JP4893822 B2 JP 4893822B2
- Authority
- JP
- Japan
- Prior art keywords
- access
- start address
- dimensional
- access information
- rectangular area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
Claims (10)
- 1次元アクセス情報を出力する少なくとも1つの一次元アクセス処理部と、
前記一次元アクセス情報で示されるアクセス開始アドレスが、二次元アクセス情報に対応する複数のメイン矩形領域の何れに含まれるかを検出する領域検出部と、
前記領域検出部により検出されたメイン矩形領域を複数のサブ矩形領域に分割し、前記一次元アクセス情報で示されるアクセス開始アドレスが前記サブ矩形領域のいずれに含まれるかを検出し、前記検出されたメイン矩形領域の開始アドレスを基準とするときの、前記アクセス開始アドレスを含むサブ矩形領域の相対位置に基づいて前記一次元アクセス情報を第1二次元アクセス情報に変換するアドレス変換部と、
第2二次元アクセス情報を出力する少なくとも1つの二次元アクセス処理部と、
前記第1二次元アクセス情報および第2二次元アクセス情報を、半導体メモリにアクセスするためのアクセスアドレスに変換するメモリコントローラと
を備えていることを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記領域検出部は、
前記一次元アクセス情報に含まれるアクセス開始アドレスと、複数の前記メイン矩形領域の開始アドレスとをそれぞれ比較する複数の第1コンパレータと、
前記第1コンパレータの出力に基づいて前記アクセス開始アドレスを含むメイン矩形領域を検出し、検出したメイン矩形領域を示すアドレス領域情報を前記アドレス変換部に出力する検出制御部と
を備えていることを特徴とする半導体集積回路。 - 請求項1又は2記載の半導体集積回路において、
前記アドレス変換部は、
前記領域検出部により検出されたメイン矩形領域の開始アドレスを基準として、前記一次元アクセス情報に含まれるアクセス開始アドレスに対応する相対開始アドレスを求める相対アドレス検出部と、
前記相対開始アドレスと、複数の前記サブ矩形領域の開始アドレスとをそれぞれ比較する複数の第2コンパレータと、
前記第2コンパレータの出力に基づいて前記アクセス開始アドレスを含むサブ矩形領域を検出し、前記検出されたメイン矩形領域の開始アドレスを基準とするときの、前記アクセス開始アドレスを含むサブ矩形領域の相対位置に基づいて前記一次元アクセス情報を前記第1二次元アクセス情報に変換する変換制御部と
を備えていることを特徴とする半導体集積回路。 - 請求項3記載の半導体集積回路において、
前記アドレス変換部は、前記変換制御部が検出したサブ矩形領域をさらに分割し、この分割したサブ矩形領域の開始アドレスを、前記第2コンパレータにより前記一次元アクセス情報に含まれるアクセス開始アドレスの相対開始アドレスと比較する再帰処理を、サブ矩形領域の高さが1ラインになるまで実施することを特徴とする半導体集積回路。 - 請求項1〜4のいずれか一つに記載の半導体集積回路において、
複数の前記一次元アクセス処理部から出力される複数の一次元アクセス情報を受け、前記複数の一次元アクセス情報が競合するときに、前記複数の一次元アクセス情報の優先順を判定し、判定した順に前記複数の一次元アクセス情報を前記領域検出部に出力するアービタを備えていることを特徴とする半導体集積回路。 - 請求項1〜5のいずれか一つに記載の半導体集積回路において、
前記アドレス変換部から出力される変換された第1二次元アクセス情報と、二次元アクセス処理部から出力される第2二次元アクセス情報とを受け、受けた二次元アクセス情報が競合するときに、前記受けた二次元アクセス情報の優先順を判定し、判定した順に前記受けた二次元アクセス情報を前記メモリコントローラに出力するアービタを備えていることを特徴とする半導体集積回路。 - 少なくとも1つの一次元アクセス処理部から出力される一次元アクセス情報と、少なくとも1つの二次元アクセス処理部から出力される二次元アクセス情報とに応じて、半導体メモリをアクセスする半導体メモリのアクセス制御方法であって、
前記一次元アクセス処理部から出力される一次元アクセス情報で示されるアクセス開始アドレスが、前記二次元アクセス情報に対応する複数のメイン矩形領域の何れに含まれるかを検出し、
検出したメイン矩形領域を複数のサブ矩形領域に分割し、
前記アクセス開始アドレスが前記サブ矩形領域のいずれに含まれるかを検出し、
前記検出したメイン矩形領域の開始アドレスを基準とするときの、前記アクセス開始アドレスを含むサブ矩形領域の相対位置に基づいて前記一次元アクセス情報を第1二次元アクセス情報に変換し、
変換された前記第1二次元アクセス情報および前記二次元アクセス処理部から出力される第2二次元アクセス情報を、半導体メモリにアクセスするためのアクセスアドレスに変換する
ことを特徴とする半導体メモリのアクセス制御方法。 - 請求項7記載の半導体メモリのアクセス制御方法において、
前記アクセス開始アドレスを含むメイン矩形領域の検出は、前記一次元アクセス情報に含まれるアクセス開始アドレスと、複数の前記メイン矩形領域の開始アドレスとをそれぞれ比較することで実施することを特徴とする半導体メモリのアクセス制御方法。 - 請求項7又は8に記載の半導体メモリのアクセス制御方法において、
前記アクセス開始アドレスを含むサブ矩形領域の検出は、検出したメイン矩形領域の開始アドレスを基準として、前記一次元アクセス情報に含まれるアクセス開始アドレスに対応する相対開始アドレスを求め、前記相対開始アドレスと、複数の前記サブ矩形領域の開始アドレスとをそれぞれ比較することで実施することを特徴とする半導体メモリのアクセス制御方法。 - 請求項9記載の半導体メモリのアクセス制御方法において、
検出したサブ矩形領域をさらに分割し、分割したサブ矩形領域の開始アドレスを、前記一次元アクセス情報に含まれるアクセス開始アドレスの相対開始アドレスと比較する再帰処理を、サブ矩形領域の高さが1ラインになるまで実施することを特徴とする半導体メモリのアクセス制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/000273 WO2008114322A1 (ja) | 2007-03-20 | 2007-03-20 | 半導体集積回路および半導体メモリのアクセス制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008114322A1 JPWO2008114322A1 (ja) | 2010-06-24 |
JP4893822B2 true JP4893822B2 (ja) | 2012-03-07 |
Family
ID=39765443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009504915A Expired - Fee Related JP4893822B2 (ja) | 2007-03-20 | 2007-03-20 | 半導体集積回路および半導体メモリのアクセス制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8209502B2 (ja) |
JP (1) | JP4893822B2 (ja) |
WO (1) | WO2008114322A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120132871A (ko) * | 2011-05-30 | 2012-12-10 | 삼성전자주식회사 | 프로세서, 이의 데이터 처리 방법, 및 이를 포함하는 메모리 시스템 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63234361A (ja) * | 1987-03-23 | 1988-09-29 | Fujitsu Ltd | 画像メモリ制御方式 |
JPH04213775A (ja) * | 1990-02-02 | 1992-08-04 | Philips Gloeilampenfab:Nv | 画像処理用メモリ記憶方法とその方法を実施する装置 |
JPH04218847A (ja) * | 1990-02-21 | 1992-08-10 | Matsushita Electric Ind Co Ltd | 多次元アドレス発生器およびその制御方式 |
US6667745B1 (en) * | 1999-12-22 | 2003-12-23 | Microsoft Corporation | System and method for linearly mapping a tiled image buffer |
JP2006072449A (ja) * | 2004-08-31 | 2006-03-16 | Digital Electronics Corp | 転送回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5293596A (en) | 1990-02-21 | 1994-03-08 | Matsushita Electric Industrial Co., Ltd. | Multidimensional address generator and a system for controlling the generator |
JP3033844B2 (ja) * | 1990-11-28 | 2000-04-17 | 株式会社日立製作所 | 印刷制御装置 |
JP2001243112A (ja) | 2000-02-25 | 2001-09-07 | Canon Inc | 画像メモリアクセス装置 |
JP2007183692A (ja) * | 2005-12-29 | 2007-07-19 | Fujitsu Ltd | データ処理装置 |
-
2007
- 2007-03-20 WO PCT/JP2007/000273 patent/WO2008114322A1/ja active Application Filing
- 2007-03-20 JP JP2009504915A patent/JP4893822B2/ja not_active Expired - Fee Related
-
2009
- 2009-09-17 US US12/562,101 patent/US8209502B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63234361A (ja) * | 1987-03-23 | 1988-09-29 | Fujitsu Ltd | 画像メモリ制御方式 |
JPH04213775A (ja) * | 1990-02-02 | 1992-08-04 | Philips Gloeilampenfab:Nv | 画像処理用メモリ記憶方法とその方法を実施する装置 |
JPH04218847A (ja) * | 1990-02-21 | 1992-08-10 | Matsushita Electric Ind Co Ltd | 多次元アドレス発生器およびその制御方式 |
US6667745B1 (en) * | 1999-12-22 | 2003-12-23 | Microsoft Corporation | System and method for linearly mapping a tiled image buffer |
JP2006072449A (ja) * | 2004-08-31 | 2006-03-16 | Digital Electronics Corp | 転送回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2008114322A1 (ja) | 2008-09-25 |
US8209502B2 (en) | 2012-06-26 |
JPWO2008114322A1 (ja) | 2010-06-24 |
US20100011175A1 (en) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080126643A1 (en) | Semiconductor circuit | |
JP4789753B2 (ja) | 画像データバッファ装置、画像転送処理システム、及び画像データバッファ方法 | |
JP4872402B2 (ja) | マルチプロセッサシステムのメモリアクセス負荷分散装置および方法 | |
KR101517712B1 (ko) | 이미지 병진을 위한 에지의 알파 값을 이용한 레이어 혼합 | |
JP2009518753A (ja) | メモリアクセス要求のアービトレーション | |
Meng et al. | Efficient memory partitioning for parallel data access in multidimensional arrays | |
WO2020073801A1 (zh) | 一种3d图像处理中数据读写方法及系统、存储介质及终端 | |
JP2009199414A (ja) | マイクロコンピュータ | |
KR101117145B1 (ko) | 데이터 저장 장치, 데이터 저장 제어 장치 및, 데이터 저장 제어 방법 | |
JP4893822B2 (ja) | 半導体集積回路および半導体メモリのアクセス制御方法 | |
US11775809B2 (en) | Image processing apparatus, imaging apparatus, image processing method, non-transitory computer-readable storage medium | |
JP4053545B2 (ja) | グラフィックスプロセッサおよび図形処理装置 | |
JP4725130B2 (ja) | 分散共有メモリ装置およびメモリアクセス方法 | |
JP6757141B2 (ja) | 画像処理装置、その制御方法、及びプログラム | |
US20040034748A1 (en) | Memory device containing arbiter performing arbitration for bus access right | |
JP2005107873A (ja) | 半導体集積回路 | |
JP6165104B2 (ja) | 情報処理装置および調停方法 | |
JP4583981B2 (ja) | 画像処理装置 | |
JPS6382530A (ja) | 半導体記憶装置 | |
JP2004287963A (ja) | 検索要求を並列処理する検索装置、検索方法、及びプログラム | |
JP2007108858A (ja) | ピン共有装置およびピン共有方法 | |
JP4071225B2 (ja) | 転送回路 | |
JP2007110602A (ja) | 動きベクトル検出装置 | |
US7249226B2 (en) | Semiconductor system and memory sharing method | |
WO2007097002A1 (ja) | データ読み書き制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4893822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |