JP2001243112A - 画像メモリアクセス装置 - Google Patents

Abstract

(57)【要約】 【課題】 ２次元の画像データを記憶している画像メモ
リの所定の領域へのアクセスを容易に行う。 【解決手段】 画像メモリ１０に格納された画像データ
にアクセスし、所定の画像処理を行う画像処理装置１
は、画像メモリ制御装置８に対して、アクセスを行うべ
きデータを指定する際に、データの存在する２次元領域
の子領域の識別子４と、その識別子４で示される子領域
内での座標値５を指定してメモリアクセス開始を通知す
る。画像メモリ制御装置８は、予め領域情報レジスタ８
２に設定されている情報を用いて、座標変換回路８１に
より識別子４で示される子領域内の座標値５を画像メモ
リ１０の全メモリ空間の座標に変換し、更にアドレス換
回路８３によって１次元のメモリアドレスに変換する。
こうして変換された１次元アドレスをメモリバス９を介
して画像メモリ１０に出力し、所定のメモリアクセスを
行うことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、２次元の画像デー
タを記憶している画像メモリにアクセスして、その画像
データの読出しや書込みを行う画像メモリアクセス装置
に関するものである。

【０００２】

【従来の技術】近年、ＬＳＩ技術の発展に伴って、高度
な画像処理技術を適用可能な小型で高性能な画像処理シ
ステムの開発が可能になってきている。例えば、ディジ
タルカメラなどでは、ＣＣＤなどの画像入力デバイスか
ら撮り込んだ画像を、液晶ディスプレイに表示したり、
ＪＰＥＧ等の画像圧縮技術によって圧縮した画像データ
に変換するといった処理を行っている。このような処理
の対象となる画像データは、通常２次元の配列として表
現できる。

【０００３】このような２次元画像データを処理する場
合、通常画像データは、画像メモリと呼ぶバッファメモ
リに蓄積され、このバッファメモリから読み出されて所
定の処理が施された後、その画像をディスプレイに表示
したり、或は画像処理を行った後、メモリ等の記憶媒体
に蓄積したりしている。

【０００４】このような２次元の画像データを記憶して
いる画像メモリにアクセスして画像データの読出しや書
込みを行う場合のメモリへのアドレッシングの方式とし
て、従来より、そのメモリに固有な通常１次元で表わさ
れるメモリアドレスを用い、２次元座標に対応するメモ
リアドレスをＣＰＵ等を用いて随時計算する方式と、画
像データに対応する２次元の座標をアドレスとして用い
る方法がある。

【０００５】

【発明が解決しようとする課題】前者の１次元のメモリ
アドレスを用いる方法では、通常は、ソフトウェアの制
御の基に、２次元座標とメモリアドレスとの間の変換を
ＣＰＵに行わせている。この場合は、ＣＰＵの演算能力
の多くの部分が、このアドレス変換のために割かれてし
まうことになり、システム全体のパフォーマンスが低下
するという問題点があった。また２次元座標とメモリア
ドレスとの関係を全てソフトウェアが管理しなければな
らないため、ソフトウェアのデバッグが困難であるとい
う問題点があった。

【０００６】一方、後者の２次元座標を用いて画像デー
タをアドレッシングする方法においても、ある固定的、
或は選択的な大きさをもつ複数の画像に対して画像処理
を行う場合は、それぞれの画像の座標値を画像の数だけ
随時演算する必要がある。従って、やはり処理パフォー
マンスが低下し、ソフトウェアのデバッグが困難になる
という問題点があった。

【０００７】また画像データへのアクセスは一塊の連続
的なデータに対して行われる場合が多い。このような一
塊の連続的なデータ転送はバースト転送と呼ばれ、従
来、バースト転送では、アドレスは連続シーケンシャル
に増加していく取り決めになっていたり、或は、キャッ
シュのラインリフィル等ではクリティカルワードのアド
レスが与えられ、キャッシュのライン長分のアドレス範
囲内でラップアラウンドするようになっていた。しかし
ながら、上述のバースト転送におけるアドレッシング方
法を用いると、画像データの連続アクセス時には具合の
悪い点がある。即ち、連続した一塊の画像データはバー
スト転送でアクセスされることが多いが、その一塊は２
次元的な連続性を持っている。例えば、ラスタ順にデー
タを読み出す場合は＋×方向に順にアクセスすればよい
が、メモリに記憶されている画像データの鏡像を表示す
る場合は、−ｘ方向に順にアクセスしたほうが都合が良
い。また或は、＋９０°回転した画像を表示する場合
や、垂直方向のフィルタリングの操作を行う場合など
は、＋ｙ方向にアクセスするのが効率的である。しかし
ながら、従来の技術によるバースト転送におけるアドレ
ッシング方法では、このような−ｘ方向や、±ｙ方向の
連続データのバースト転送を行うことが不可能であっ
た。

【０００８】また、画像処理の内容に応じて一回のデー
タ転送時に要求される転送長は様々で、例えば、ＪＰＥ
Ｇ等の画像圧縮時には８×８のブロックを一括処理する
ので、画像データの読み出し時にはｙ座標を１ずつ増加
しながら８画素分のデータを連続アクセスする。しか
し、データ書き込み時は書き込みデータが可変長符号デ
ータであるため、そのデータ転送長は一意に定まるもの
ではない。一方、画像表示装置においては、ラスタ方向
の１ライン分を連続してアクセスした方が効率がよい。
従って、単一の画像メモリをアクセスする複数の画像処
理装置が混在しているような画像処理システムにおい
て、上記従来技術を用いて上述したような画像データの
転送を行う場合は、シングルビートの転送を何度も行う
か、または転送すべき一塊の画像データを、その処理内
容とは何の関連もない固定のバースト転送長にギャザリ
ング又は分割して転送を行う必要があった。このため、
ハードウェア構成は複雑になり、またデータの転送効率
も低くなるという問題点があった。

【０００９】本発明は上記従来例に鑑みてなされたもの
で、画像メモリの全メモリ領域を子領域に分割した各子
領域単位で、２次元の画像データを各領域ごとに連続し
てアクセスできる画像メモリアクセス装置を提供するこ
とを目的とする。

【００１０】また本発明の目的は、２次元的に連続する
画像データに高速かつ容易にアクセスできる画像メモリ
アクセス装置を提供することにある。

【００１１】また本発明の目的は、画像メモリに２次元
的に連続する画像データが格納されているとき、その画
像データの先頭座標及びデータ方向、或はデータ転送長
を指示することにより、ｘ或はｙ方向に連続してその画
像データにアクセスできる画像メモリアクセス装置を提
供することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に本発明の画像メモリアクセス装置は以下のような構成
を備える。即ち、２次元画像データを格納する画像メモ
リと、前記画像メモリの全メモリ空間に含まれる２次元
領域内で前記全メモリ空間よりも大きくない少なくとも
２つの子領域のそれぞれの前記全メモリ空間における座
標値と識別子とを格納する領域情報格納手段と、入力さ
れた識別子に対応する子領域の前記領域情報格納手段に
格納された前記全メモリ空間における座標値を基に、前
記識別子に対応して入力されたアクセスすべきデータの
子領域座標系における座標値に対応する前記全メモリ空
間における座標値を出力する座標変換手段と、前記座標
変換手段により出力された前記座標値を前記画像メモリ
におけるメモリアドレスに変換するためのアドレス変換
手段と、前記入力された識別子と前記座標値によって特
定される前記画像メモリのアドレスのデータにアクセス
するアクセス手段とを有することを特徴とする。

【００１３】上記目的を達成するために本発明の画像メ
モリアクセス装置は以下のような構成を備える。即ち、
２次元画像データを格納する画像メモリと、前記画像メ
モリの全メモリ空間に含まれる２次元領域内で前記全メ
モリ空間よりも大きくはない少なくとも２つの子領域の
それぞれの前記メモリ空間における座標値と識別子とを
格納する領域情報格納手段と、入力された識別子に対応
する子領域の前記領域情報格納手段に格納された全領域
内における座標値を基に、前記識別子に対応して入力さ
れたアクセスすべきデータの子領域座標系における座標
値に対応する前記全メモリ空間における座標値を出力す
る座標変換手段と、前記座標変換手段により出力された
前記座標値を前記画像メモリにおけるメモリアドレスに
変換するためのアドレス変換手段と、前記入力された識
別子と前記座標値によって特定される前記画像メモリの
アドレスのデータにアクセスして前記データを処理する
少なくとも２つの画像処理手段と、前記画像処理手段の
それぞれはバスマスタであって、前記少なくとも２つの
画像処理手段のいずれかにバスの使用権を与えるための
バス調停手段と、を有することを特徴とする。

【００１４】上記目的を達成するために本発明の画像メ
モリアクセス装置は以下のような構成を備える。即ち、
２次元画像データを格納する画像メモリと、前記画像メ
モリの２次元領域内のＸ方向又はＹ方向に連続するデー
タの先頭データの座標値と、前記連続するデータの前記
２次元領域における方向を指示する信号とを出力する座
標出力手段と、前記座標出力手段から出力された前記座
標値と前記方向を指示する信号とを基に前記連続するデ
ータをアクセスするための前記２次元領域における座標
を生成する座標生成手段と、前記座標生成手段により生
成された前記座標を前記画像メモリのアドレスに変換す
るアドレス変換手段とを有することを特徴とする。

【００１５】上記目的を達成するために本発明の画像メ
モリアクセス装置は以下のような構成を備える。即ち、
２次元画像データを格納する画像メモリと、前記画像メ
モリの２次元領域内のＸ方向又はＹ方向に連続するデー
タの先頭データの座標値と、前記連続するデータの前記
２次元領域におけるデータ転送長を指示する信号とを出
力する座標出力手段と、前記座標出力手段から出力され
た前記座標値と前記データ転送長を指示する信号とを基
に前記連続するデータをアクセスするための前記２次元
領域における座標を生成する座標生成手段と、前記座標
生成手段により生成された前記座標を前記画像メモリの
アドレスに変換するアドレス変換手段とを有することを
特徴とする。

【００１６】

【発明の実施の形態】以下、添付図面を参照して本発明
の好適な実施の形態を詳細に説明する。

【００１７】［実施の形態１］図１は、本発明の実施の
形態１に係る画像メモリアクセス装置の特徴を最もよく
表わすブロック図である。

【００１８】図１において、１は画像処理装置で、デー
タ入力ポート２から画像等のデータが入力され、そのデ
ータに対して画像処理を行った後、データ出力ポート３
より処理済みの画像データが出力される。また画像処理
装置１は、例えば４ビット幅の領域識別信号４により、
画像メモリ１０のアクセスすべき領域の番号を１０進数
で、“０”から“１５”までの値で出力する。これと同
時に、その領域内でのアクセスすべきデータの座標を、
例えば２０ビット幅の座標信号５により出力する。ここ
で、この座標信号５の２０ビットの内訳は、上位１０ビ
ットがｘ座標、下位１０ビットがｙ座標であり、各々１
０進で“０”から“１０２３”までの座標値を表わすこ
とができる。制御バス６は、画像処理装置１からのデー
タ転送開始信号、画像メモリ１０の読み出し、書き込み
識別信号、及び画像メモリ制御装置８からのデータスト
ローブ信号を含んでいる、画像メモリ１０にアクセスす
るための制御信号群である。この画像メモリ１０との間
でアクセスされるデータは、データバス７を介して転送
される。

【００１９】ここで、データ入力ポート２から入力され
るデータの例としては、例えばＣＣＤ等の撮像デバイス
によって撮影されてＡ／Ｄ変換されたディジタル画像デ
ータがある。またデータ出力ポート３より出力される出
力データの例としては、ＮＴＳＣ或はＰＡＬのテレビフ
ォーマットのデータがある。更に、この画像処理装置１
における画像処理の例として、例えばＣＣＤデータの色
補間、色補正、ガンマ補正、色空間変換等がある。

【００２０】図２は、本実施の形態に係る画像処理装置
１の構成例を示すブロック図で、ここではＮＴＳＣ，Ｐ
ＡＬエンコーディングを行うことができる。

【００２１】１６ビットのデータ入力ポート２より入力
されるＣＣＤからの画像データの内、ＣＣＤデータ取り
込み部１１によって有効画素のみが取り込まれる。これ
ら有効画素範囲の取り込みタイミングを生成するため
に、タイミングジェネレータ１１２がピクセルクロック
とデータラッチイネーブル信号を生成する。ＣＣＤ生デ
ータ取り込み回路１１１は、これら信号に従って有効画
素を取り込んでラッチしＦＩＦＯ１１３へ転送する。ま
たタイミングジェネレータ１１２は、転送制御シーケン
サ１８に対してデータ転送要求を送るとともに、座標生
成部１１４に対して、次のデータ転送のための座標を生
成するように要求信号を出力する。

【００２２】この座標生成の要求信号を受けた座標生成
部１１４は、直ちに次の転送のための２０ビットの座標
を演算し、座標マルチプレクサ（ＭＵＸ）１６に出力す
る。例として、ここではｘ座標が１０進で“１２８”、
ｙ座標が１０進で“２５６”とすると、この座標値は２
０ビットの２進表現では（００１０００００００＿０１
００００００００）となる。また、領域識別子レジスタ
１１５は、ＣＣＤの生（画像処理前）データを転送すべ
き領域を示す４ビットからなる識別子を静的に保持して
おり、この４ビットの識別子信号を識別子マルチプレク
サ（ＭＵＸ）１７に出力している。例として、ここでは
１０進で“１”、即ち、２進表現で（０００１）を出力
しているとする。

【００２３】タイミングジェネレータ１１２よりデータ
転送要求を受けた転送制御シーケンサ１８は、他の転送
要求があるかどうかを検査し、他にも転送要求があるな
らば適当な調停を行って、ＣＣＤデータ取り込み部１１
のためのメモリデータ転送を開始する。転送制御シーケ
ンサ１８は、まず出力データマルチプレクサ１４、座標
マルチプレクサ１６、識別子マルチプレクサ１７の選択
信号を出力し、各々についてＣＣＤデータ取り込み部１
１からの信号が選択されるようにする。同時に、制御バ
ス６の転送開始信号TxStart（６１）と、読み出し・書
き込み識別信号RD/WR*（６２）を出力する。転送開始信
号６１は正論理の信号であり、読み出し・書き込み識別
信号６２は読み出し時に“１（ハイレベル）”、書き込
み時“０（ロウレベル）”となる信号である。ＣＣＤデ
ータ取り込み部１１は画像メモリ１０に書き込みを行う
ので、転送開始信号６１は“１”、RD/WR*６２は“０”
がドライブされると同時に、データ出力バス７１(DataO
ut[15:0])にはＣＣＤデータ取り込み部１１のＦＩＦＯ
１１３の先頭データがドライブされ、座標信号５(Code
[19:0])には（００１０００００００＿０１０００００
０００）がドライブされ、更に識別子信号４(RegionNum
[3:0])には（０００１）がドライブされる。転送制御シ
ーケンサ１８は、画像メモリ制御装置８からのデータス
トローブ(DataStrobe)信号６３が“１”にドライブされ
たことを検出すると、現在のデータ転送を終了する。

【００２４】次に、ＣＣＤ画像処理部１２において、図
示しない割り込み信号によって、ＣＣＤデータ取り込み
部１１が画像処理を開始するに足る量の画像データを取
り込んだことを検知すると、画像処理ＤＳＰ１２１は転
送要求シーケンサ１２２に対して画像処理の開始を通知
する。これにより転送要求シーケンサ１２２は、ＣＣＤ
データ取り込み部１１のタイミングジェネレータ１１２
と同様に、転送制御シーケンサ１８に対してデータ転送
要求を送ると同時に、座標生成部１２４に対して次のデ
ータ転送のための座標を生成するように要求する。この
座標生成要求を受けた座標生成部１２４は直ちに次の転
送のための２０ビットの座標を演算し、座標マルチプレ
クサ１６に対して出力する。例として、ここではｘ座標
が１０進で“３２”、ｙ座標が１０進で“６４”とする
と、座標値は２０ビットの２進表現では（０００００１
００００＿００００１０００００）となる。また、領域
識別子レジスタ１２５はＣＣＤの生（画像処理前）デー
タが格納されている領域の４ビットからなる識別子、即
ち、ＣＣＤデータ取り込み部１１の領域識別子レジスタ
１１５が保持している値と同じ値（０００１）を静的に
保持しており、この４ビットの識別子信号を識別子マル
チプレクサ１７に対して出力している。

【００２５】転送要求シーケンサ１２２からの転送要求
を受けた転送制御シーケンサ１８は、上述した動作と同
様に、座標マルチプレクサ１６と識別子マルチプレクサ
１７に対し、ＣＣＤ画像処理部１２からの信号を選択す
るように選択信号を生成し、転送開始信号６１を“１”
に、読み出し・書き込み識別信号６２を“１”にドライ
ブする。このとき座標信号５には（０００００１０００
０＿００００１０００００）が、識別子信号６には（０
００１）がドライブされる。転送制御シーケンサ１８
は、画像メモリ制御回路８からのデータストローブ信号
６３が“１”にドライブされたことを検出すると、入力
データバッファ１５に対してデータラッチ信号を送る。
このデータラッチ信号を受け取った入力データバッファ
１５は、データ入力バス(DataIn[15:0])７２上にドライ
ブされている１６ビットデータをラッチする。

【００２６】こうして入力データバッファ１５にラッチ
されたデータは、ＣＣＤ画像処理部１２のワークメモリ
１２３に転送される。画像処理ＤＳＰ１２１は、このワ
ークメモリ１２３からデータを読み込み、色補間、色補
正、ガンマ補正、色空間変換等の画像処理を行い、その
処理を行った後の画像データをワークメモリ１２３に書
き戻す。

【００２７】この画像処理ＤＳＰ１２１における画像処
理が終了すると画像処理ＤＳＰ１２１は、転送要求シー
ケンサ１２２に対して処理が終了したことを通知する。
これに応答して、転送要求シーケンサ１２２はワークメ
モリ１２３に格納されている画像処理後のデータを画像
メモリ１０に書き戻すための転送要求を転送制御シーケ
ンサ１８に送ると同時に、座標生成部１２４に対しデー
タ書き戻しのための座標生成を要求する。ここで生成さ
れる座標は、データ書き戻し用の領域内での座標であっ
て、データ読み出し時の領域（０００１）内での座標で
はない。データ書き戻し用の領域の識別子は領域識別子
レジスタ１２５に格納されており、例えばこれが（００
１０）であるとすると、データ書き戻し時は（００１
０）が識別子マルチプレクサ１７に送られる。この場合
には、転送制御シーケンサ１８は、出力データマルチプ
レクサ１４と座標マルチプレクサ１６と識別子マルチプ
レクサ１７に対しＣＣＤ画像処理部１２からの信号を選
択するように選択信号を生成して出力し、転送開始信号
６１を“１”に、読み出し・書き込み識別信号６２を
“０”（書込み）にドライブする。

【００２８】ＣＣＤ画像処理部１２が画像処理を終了す
ると、ＮＴＳＣ／ＰＡＬ表示データ生成部１３のＮＴＳ
Ｃ／ＰＡＬエンコーダ１３１は、表示データ入力要求を
転送要求シーケンサ１３２に送る。転送要求シーケンサ
１３２、座標生成部１３４、領域識別子レジスタ１３５
は、上述したＣＣＤ画像処理部１２がデータを読み込む
際と全く同様の動作を行い、画像メモリ１０より入力デ
ータバッファ１５に読み込まれたデータをＦＩＦＯ１３
３に転送する。この際、領域識別子レジスタ１３５に格
納されている識別子は、ＣＣＤ画像処理部１２が書き戻
し時に指定した識別子（００１０）であることが本実施
の形態における重要なポイントである。即ち、ＮＴＳＣ
／ＰＡＬ表示データ生成部１３の座標生成部１３４は、
ＣＣＤ画像処理部１２によって生成された表示用のデー
タが、メモリ全体からなる座標系のいずこにあるかを知
る必要はなく、ただ領域（００１０）の原点からラスタ
順に画像データを読み出せばよいことにある。

【００２９】次に、画像メモリ制御装置８の動作を再び
図１を用いて説明する。

【００３０】制御バス６を介して画像処理装置１から転
送開始信号を受け取った画像メモリ制御装置８は、領域
識別信号４と領域内座標信号５をラッチする。領域情報
レジスタ８２は、予め格納された“０”から“１５”に
それぞれ対応する１６種類の座標値のうち、ラッチされ
た領域識別信号を選択信号とし、選択された１つの座標
値を座標変換回路８１に出力する。

【００３１】図３は、本実施の形態に係る領域情報レジ
スタ８２の機能構成を示すブロック図である。

【００３２】図３において、８２１から８２１６のそれ
ぞれは２０ビットのデータを格納した合計１６個のレジ
スタで、レジスタ８２１は領域０に、レジスタ８２２は
領域１にそれぞれ対応している。またレジスタ８２３か
ら８２１６も同様で、それぞれ領域２から領域１５に対
応している。これら各レジスタに格納された２０ビット
の値は、画像メモリ１０全体の２次元領域の座標におい
て、各子領域０から１５の原点がどこに位置しているか
を示している。ここで、２０ビット中の上位１０ビット
がｘ座標を示し、下位１０ビットがｙ座標を示す。例え
ば、画像メモリ１０の総容量を１６Ｍビットとし、１画
素当たりのビット数を１６ビットとすると、画像メモリ
１０全体としては、図４の１０１に示すように、１０２
４×１０２４（画素）の２次元空間（これを全領域と呼
ぶ）を表現することができる。この全領域１０１は、原
点（０，０）から座標（１０２３，１０２３）の領域を
占める。この全領域１０１に含まれ全領域よりも小さい
子領域０と子領域１が図４のそれぞれ１０２、１０３の
ように配置されているとすると、図３の領域０原点レジ
スタ８２１に格納される値の上位１０ビットはＸo0を２
進表記した値、下位１０ビットはｙo0を２進表記した値
となる。同様に、図３の領域１原点レジスタ８２２に格
納される値の上位１０ビットはｘo1を２進表記した値、
下位１０ビットはｙo1を２進表記した値となる。

【００３３】図３の領域識別子信号８２１７は、画像処
理装置１から出力され画像メモリ制御装置８にラッチさ
れた信号であり、１６−１マルチプレクサ８２１８の選
択信号として接続されている。また、マルチプレクサ８
２１８の１６個の入力は各々２０ビットであり、それぞ
れ領域原点レジスタ８２１から８２１６の出力に対応し
ている。例えば、いま領域識別子信号が（０００１）で
あるとすると、マルチプレクサ８２１８の出力８２１９
は、領域１原点レジスタ８２２の出力（ｘo1，ｙo1）と
なる。

【００３４】図１の座標変換回路８１には、領域情報レ
ジスタ８２の出力、即ち、図３のマルチプレクサ８２１
８の出力８２１９と画像処理装置１から入力されてラッ
チされている座標値が入力され、全領域の座標における
座標値に変換されて出力されアドレス変換回路８３に送
られる。領域１の識別子に対する座標（ｘ，ｙ）が入力
されたとき、図４からわかるように、全領域の座標系で
の対応する座標値（ｘ1，ｙ1）は、 ｘ1＝ｘ＋ｘo1 …（１） ｙ1＝ｙ＋ｙo1 …（２） と表わされる。

【００３５】図５は、本実施の形態の座標変換回路８１
の機能構成を示すブロック図である。

【００３６】図５において、８１１には図３のマルチプ
レクサ８２１８の出力が接続され、また８１２には画像
処理装置１から入力されてラッチされている座標値が入
力される。８１１の上位１０ビット８１３[19:10]は、
上記（１）式のｘo1に対応し、下位１０ビット８１５
[9:0]は上記（２）式のｙo1に対応している。また８１
２の上位１０ビット８１４[19:10]は上記（１）式のｘ
に対応し、下位１０ビット８１６[9:0]は上記（２）式
のｙに対応する。加算器８１７は、上記（１）式の＋演
算子の演算に対応し、加算器８１８は上記（２）式の＋
演算子の演算に対応する。また加算器８１７の出力８１
９が上記（１）式のｘ1に対応し、加算器８１８の出力
８１１０が上記（２）式のｙ1に対応している。これら
の出力８１９と８１１０は、図１のアドレス変換回路８
３に入力される。

【００３７】図１のアドレス変換回路８３は、全領域に
おける２次元座標をメモリアドレスに変換する。いま画
像メモリ１０として、１Ｍワード×１６ビット(ロウア
ドレス１０ビット、カラムアドレス１０ビット)のＤＲ
ＡＭを用いた場合の例を説明する。この２次元座標とメ
モリアドレスのマッピング方法は無数に考えられるが、
本実施の形態では、画像データがラスタ方向（＋ｘ方
向）に連続してアクセスされることが多いことを考慮し
て、１０ビットのｙ座標値を１０ビットのロウ(Row)ア
ドレスに直接マッピングし、１０ビットのｘ座標値を１
０ビットのカラム(Column)アドレスに直接マッピングす
る。

【００３８】図６は、このアドレス変換回路８３の構成
例を示すブロック図である。

【００３９】ｙ座標入力８３１は、図５のｙ座標出力８
１１０に接続され、Ｘ座標入力８３２は図５のＸ座標出
力８１９に接続される。ロウ／カラム選択信号（ROW/CO
L*）８３３はメモリ制御部８４により生成され、ロウア
ドレスでのアクセス時（RAS*信号出力時：*は負論理の
信号を示す）は“０”がドライブされ、カラムアドレス
アクセス時（CAS*信号出力時）は“１”がドライブされ
る。マルチプレクサ８３４は、この選択信号８３３の極
性に応じて入力８３１、８３２のいずれかを選択してメ
モリアドレス８３５として出力する。このメモリアドレ
ス８３５は画像メモリ１０のアドレスピンに接続され
る。

【００４０】メモリ制御部８４は、制御バス６のメモリ
読み出し・書き込み識別信号に基づき、メモリ読み出し
シーケンスか、メモリ書き込みシーケンスをメモリバス
９を介して制御する。即ち、画像メモリ１０からの読み
出し時は、アドレス変換回路８３へのロウ／カラム選択
信号８３３を制御しつつRAS*、CAS*信号を出力し、画像
メモリ１０のアクセスサイクル時間後に、画像メモリ１
０のデータバス上のデータをラッチする。

【００４１】次に画像処理装置１に対して、制御バス６
の中のデータストローブ信号を用いてデータ転送の実行
を通知する。つまり、画像メモリ１０より読み出された
データは、データストローブ信号６３と同時に画像メモ
リ制御装置８によりデータバス７上にドライブされる。
また画像メモリ１０への書き込みの場合は、まずデータ
ストローブ信号６３と同時に画像処理装置１によりデー
タバス７上にドライブされているデータを画像メモリ制
御装置８に一旦ラッチする。次に、メモリ制御部８４は
アドレス変換回路８３へのロウ／カラム選択信号８３３
を制御しつつ、RAS*、CAS*信号を出力し、かつ画像メモ
リ制御装置８にラッチされたデータを、画像メモリ１０
のメモリバス９のデータバスにドライブする。

【００４２】以上の構成により、例えばＶＧＡ（６４０
×４８０）サイズの画像をＣＣＤから取り込んでＮＴＳ
Ｃフォーマットで出力するような場合、図７に示すよう
に、領域０（７００）及び領域１（７０１）を配置して
おき、図２のＣＣＤデータ取り込み部１１の領域識別子
レジスタ１１５に（００００）を、ＣＣＤ画像処理部１
２の領域識別子レジスタ１２５に（００００）と（００
０１）を、ＮＴＳＣ・ＰＡＬ表示データ生成部１３の領
域識別子レジスタ１３５に（０００１）を設定してお
く。これにより、これら各部の座標生成部１１４，１２
４，１３４は全領域の座標を生成する必要はなく、いず
れも、ただ（０，０）から（６３９，４７９）の間の座
標値を生成する単純な回路になる。

【００４３】より効果的な例としては、図８に示すよう
に、領域０（７００）から領域５（７１４）を配置にし
ておく。ここで、これら領域２（７１１），３（７１
２），４（７１３），５（７１４）のそれぞれサイズ
は、例えば３００×２００とする。この場合、領域識別
子レジスタ１１５には（００００）を設定し、領域識別
子レジスタ１２５のデータ読み込み用領域として（００
００）を設定し、領域識別子レジスタ１３５には（００
０１）を設定しておく。ＣＣＤ画像処理部１２は、通常
のＣＣＤ画像処理の他に間引きによる画像縮小処理を行
って、６４０×４８０のサイズの画像を３００×２００
のサイズに縮小する。このとき領域識別子レジスタ１２
５のデータ書き込み領域の値を１フレーム毎に（００１
０），（００１１），（０１００），（０１０１）の順
に順次設定すると、ＮＴＳＣフォーマットの表示は、い
わゆる連写された４枚の画像となる。また或は、この書
き込み領域値を適当なフレーム数毎に変化させれば、特
殊効果的な撮影を容易に行うことが可能である。このと
き、ＣＣＤ画像処理部１３の座標生成部１２４の書き込
み座標生成は領域の値に関係なく、常に（０，０）から
始まり（２９９，１９９）で終わる単純な回路でよい。
このようにして、ハードウェアの処理が高速になると同
時に、ソフトウェアによる設定は著しく簡易化される。

【００４４】また図１の領域情報レジスタ８２に各領域
のサイズの情報を格納する構成も有効である。

【００４５】図９は、このような構成を用いた領域情報
レジスタ８２の機能構成を示すブロック図である（但
し、前述の図３に示されている部分は省略する）。

【００４６】図９において、８２２０から８２３５は、
各々２０ビットのデータを格納した合計１６個のサイズ
レジスタであり、８２２０は領域０に、８２２１は領域
１にそれぞれ対応している。また８２２２から８２３５
も同様で、それぞれ領域２から領域１５のそれぞれに対
応している。これらレジスタに格納された各２０ビット
の値は、各子領域０から１５の（サイズ−１）を示して
いる。ここで２０ビット中の上位１０ビット[19:10]が
ｘ方向のサイズを示し、下位１０ビット[9:0]がｙ方向
のサイズを示す。

【００４７】ここで再び図４の全領域１０１として、１
０２４×１０２４（画素）の領域を例にとると、子領域
０（１０２）のｘ方向のサイズはａ、ｙ方向のサイズは
ｂであり、子領域１（１０３）のｘ方向のサイズはｃ、
ｙ方向のサイズはｄである。ここで、図９の領域０サイ
ズレジスタ８２２０に格納される値の上位１０ビット[1
9:10]は（ａ−１）を２進表記した値、下位１０ビット
[9:0]は（ｂ−１）を２進表記した値となる。同様に、
領域１サイズレジスタ８２２１に格納される値の上位１
０ビット[19:10]は（ｃ−１）を２進表記した値、下位
１０ビット[9:0]は（ｄ−１）を２進表記した値とな
る。

【００４８】図９の領域識別子信号８２１７は、画像処
理装置１から出力されて画像メモリ制御装置８にラッチ
された信号であり、１６−１マルチプレクサ８２３６の
選択信号端子に接続されている。またマルチプレクサ８
２３６の１６個の入力は各々２０ビットであり、領域サ
イズレジスタ８２２０から８２３５の各出力が入力され
ている。例えば、領域識別子信号８２１７が（０００
１）であると、マルチプレクサ８２３６の出力８２３７
は、領域１サイズレジスタ８２２１の出力（ｃ−１，ｄ
−１）となる。このマルチプレクサ８２３６の出力８２
３７の上位１０ビット[19:10]８２３９は前記（ｃ−
１）に対応しており、比較器８２４３のＡ入力に接続さ
れている。同様に出力８２３７の下位１０ビット[9:0]
８２４０は、前記（ｄ−１）に対応しており、比較器８
２４４のＡ入力に接続されている。

【００４９】一方、画像処理装置１から入力された２０
ビットの座標入力信号８２３８のｘ座標値に対応する上
位１０ビット[19:10]８２４１は、比較器８２４３のＢ
入力に接続され、座標入力信号８２３８のｙ座標に対応
する下位１０ビット[9:0]８２４２は比較器８２４４の
Ｂ入力に接続される。これら比較器８２４３、８２４４
はともにＡ入力とＢ入力とを比較し、Ｂ入力の値がＡ入
力の値よりも大きいときに“１”を出力し、Ｂ入力の値
が小さいか、又はこれらが同じ値のときは“０”を出力
する。これら比較器８２４３の出力８２４５と比較器８
２４４の出力８２４６はＯＲ回路８２４７に入力され
る。ＯＲ回路８２４７の出力信号８２４８は、画像処理
装置１に接続されている。この出力信号８２４８が
“１”なる条件は、画像処理装置１からの座標入力値の
ｘ座標値又はｙ座標値のいずれかが予め設定されている
領域のサイズを超えている場合であり、通常、このよう
な条件が成り立つことは、その転送要求が誤った要求で
あることを意味している。従って、画像処理装置１は、
この出力信号８２４３が“１”になったことを検知した
場合はデータ転送を停止し、エラーであることを割り込
み等の手段によってソフトウェアに通知する。

【００５０】このような構成を用いれば、ソフトウェア
が想定した領域外へのアクセスを禁止することができる
ため一種のメモリ保護機能としても機能でき、不要なデ
ータ破壊を防止すると同時に、ソフトウェアのデバッグ
が容易になるという効果がある。

【００５１】［実施の形態２］図１０は、本発明の実施
の形態２に係る画像メモリアクセス装置の構成を示す図
で、図１と共通する部分は同じ番号で示してそれらの説
明を省略する。ここでは複数個、例えば２個の画像処理
装置２００１，２００４がバス接続により１個の画像メ
モリ処理装置８を共有するように構成されている。

【００５２】ここで画像処理装置Ａ（２００１）、画像
処理装置Ｂ（２００４）は共に、前述の実施の形態１に
係る図１の画像処理装置１と同等の画像処理機能を有し
ている。実施の形態１との違いは、それぞれが３ステー
ト回路２００１１又は２００４１を備え、それぞれがバ
スリクエスト信号２００６又は２００７およびバスグラ
ント信号２００８又は２００９を介してバス調停装置２
００５と接続されている点にある。画像処理装置Ａ（２
００１）は、例えば前述の図２に示したものと全く同等
の装置であり、ＣＣＤデータの取り込み、画像処理、Ｎ
ＴＳＣ／ＰＡＬエンコーディングを行う。また画像処理
装置Ｂ（２００４）は、例えばＪＰＥＧ圧縮回路であっ
て、画像処理装置Ａ（２００１）によって取り込まれて
処理された画像をＪＰＥＧ圧縮し、その圧縮したデータ
を出力ポート２０１７より出力する。

【００５３】これら画像処理装置Ａ（Ｂ）は、画像転送
要求が生じると直ちに転送開始信号TxStart（図２の６
１に相当）をアサートするのではなく、まずバスリクエ
スト信号２００６（２００７）をアサートする。バス調
停装置２００５は他のリクエスト信号を監視して、他に
バスリクエスト信号をアサートしている画像処理装置が
なければ直ちに、その要求信号を発生した画像処理装置
にバスグラント信号２００８（２００９）をアサートす
る。他にバスリクエスト信号をアサートしている画像処
理装置がある場合は、所定の調停方式に従って、どのバ
スグラント信号をアサートするかを決定する。この調停
方式の例としては、優先度固定方式、ラウンドロビン方
式等があり、システムに適した方式を選ぶことができ
る。

【００５４】本実施の形態２では簡単のため、バスを使
用中の画像処理装置はバスリクエスト信号をアサートし
続けるものとし、バスを使用し終わったら必ず１サイク
ル分はバスリクエストをネゲートするものとする。バス
調停回路２００５はバスリクエスト信号がネゲートされ
たことを検出して、対応するバスグラント信号をネゲー
トする。

【００５５】バスグラント信号２００８がアサートされ
たことを検出した画像処理装置Ａは、前述の実施の形態
１に係る図１及び図２の説明において詳細に説明したの
と全く同等の動作を行う。即ち、ＣＣＤから取り込んだ
画像を画像メモリ１０に格納し、更に、その画像メモリ
１０から画像データを読み出し、表示のために必要な画
像処理を行ってもう一度画像メモリ１０に格納する。こ
の画像の表示を行う場合は、その画像処理後の画像デー
タを再び読み出してＮＴＳＣ等のエンコーディングを行
って出力する。

【００５６】本実施の形態２のシステム構成では、更に
画像処理装置Ｂとして、例えばＪＰＥＧ圧縮回路（２０
０４）が付加される。このＪＰＥＧ圧縮回路（２００
４）は、画像処理装置Ａ（２００１）が表示用として画
像メモリ１０に書き込んだ画像データを読み出して画像
圧縮を行う。従って、画像処理装置Ａ（２００１）の表
示データの読み出しと、ＪＰＥＧ圧縮回路（２００４）
の画像データ読み出しはほぼ同時に並列的に実行され
る。そこで本実施の形態２では、各画像処理装置と画像
メモリ制御装置８との間の接続をバス接続とし、バス使
用権を獲得した画像処理装置のみが、そのバス上に信号
をドライブできる構成とした。即ち、全ての画像処理装
置はバスマスタであり、バス調停装置２００５の調停下
においてバスを使用する。このバスを使用していない場
合に、バス上での信号の衝突を防ぐために、各画像処理
装置（バスマスタ）は３ステート回路（２００１１，２
００４１）を備えている。

【００５７】図１１は、この３ステート回路（２００１
１，２００４１）の構成例を示すブロック図である。

【００５８】図１１において、４は４ビットの領域識別
子信号（RegionNum[3:0]）、５は２０ビットの領域内座
標信号（Coord[19:0]）、６１は転送開始信号（TxStar
t）、６２は読み出し・書き込み識別信号（RD/WR*）、
６３はデータストローブ信号(DataStrobe)、７１は１６
ビットデータ出力信号（DataOut[15:0]）、７２は１６
ビットデータ入力信号（DataIn[15:0]）である。いまバ
スマスタ（画像処理装置Ａ）がバスリクエスト信号をア
サートして、バス調停装置２００５によってバスがグラ
ントされるとバスグラント信号２００８がアサートさ
れ、その画像処理装置Ａがバスを使用している間、その
バスグラント信号２００８がアサートされ続ける。よっ
て、このバスグラント信号２００８を３ステートバッフ
ァ（群）２００１１１，２００１１２，２００１１３，
２００１１４の３ステート制御入力に接続することによ
り、バス使用を許可されたバスマスタだけがバス信号２
０１０，２０１１，２０１２，２０１３をドライブする
ことが可能となり、バスの衝突を防ぐことができる。但
し、データバス２０１３は、データ読み出し時は画像メ
モリ制御装置８によってドライブされるので、３ステー
トバッファ２００１１４の３ステート制御入力は、バス
グラント信号２００８とデータ読み出し・書き込み識別
信号（RD/WR*）６２の反転信号とをＡＮＤゲート２００
１１５によってＡＮＤ（論理積をとる）することにより
生成する。

【００５９】以上説明したように、複数の画像処理装置
をバス接続する本実施の形態２の構成によれば、図１の
ような構成において得られる、既に詳細に説明した種々
の効果を損なうことなく、システムの拡張性を非常に高
めることが可能となる。

【００６０】また画像処理装置として、上述したＪＰＥ
Ｇ圧縮回路を付加する例にとどまらず、例えば描画プロ
セッサやプリンタ制御装置のようなさまざまな画像処理
装置をバスマスタとして追加することが可能であり、全
体として高度に機能の集積された画像処理システムを構
築することができる。

【００６１】このように多くの画像処理装置が接続され
た場合には、転送される画像データの流れが非常に複雑
になるため、従来技術を用いるとデータの管理が非常に
困難となるが、本実施の形態２の構成を用いれば、それ
ぞれの画像処理装置は予め設定された子領域を、その識
別子と子領域内の座標を出力するだけでよいので、容易
に画像データにアクセスすることができる。

【００６２】更に、本実施の形態２のように、複数の画
像処理装置をバス接続した場合においても、図９を用い
て詳細に説明したような領域のサイズを用いたメモリ保
護を行うことにより、データ保護やソフトウェアのデバ
ッグの容易さ等の効果はより高まることになる。

【００６３】［実施の形態３］図１２は本発明の実施の
形態３に係る画像メモリアクセス装置の構成を示すブロ
ック図で、前述の図１と共通する部分は同じ番号で示
し、それらの説明を省略する。

【００６４】ここで画像処理装置１は、アクセスすべき
第１データの座標を、例えば２０ビット幅の座標信号５
により出力する。ここで、２０ビットの内訳は、上位１
０ビットがｘ座標、下位１０ビットがｙ座標であり、各
々１０進数で“０”から“１０２３”までの座標値を表
わすことができる。一方、２番目以降のデータの存在す
る２次元的な方向を２ビットの信号４０を用いて出力す
る。ここで２ビットの意味は、例えば（００）を＋ｘ、
（０１）を−ｘ、（１０）を＋ｙ、（１１）を−ｙのよ
うに定める。

【００６５】図１３は、本実施の形態３に係る画像処理
装置１の構成を示すブロック図で、前述の図２と共通す
る部分は同じ番号で示し、それらの説明を省略する。

【００６６】ＣＣＤデータ取り込み部１１の方向レジス
タ１１５０は、２ビットからなる２次元方向を静的に保
持しており、この２ビットの方向信号を方向マルチプレ
クサ１７０に対して出力している。例として、ここでは
＋ｘ、即ち２進表現で（００）を出力しているとする。

【００６７】タイミングジェネレータ１１２よりデータ
転送要求を受けた転送制御シーケンサ１８は、他の転送
要求があるかどうかを検査し、他にも転送要求があるな
らば適当な調停をおこなって、ＣＣＤデータ取り込み部
１１のためのメモリデータ転送を開始する。転送制御シ
ーケンサ１８はまず出力データマルチプレクサ１４、座
標マルチプレクサ１６、方向マルチプレクサ１７０の選
択信号を出力し、各々についてＣＣＤデータ取り込み部
１１からの信号が選択されるようにする。同時に、制御
バス６の転送開始信号TxStart（６１）と読み出し・書
き込み識別信号RD/WR*（６２）、およびバースト転送識
別信号BST/SGL*（６４）を出力する。ここで転送開始信
号６１は正極性であり、読み出し・書き込み識別信号６
２は読み出し時“１”、書き込み時“０”であり、バー
スト転送識別信号(BST/SGL*)６４はバースト転送時
“１”、シングル転送時“０”である。

【００６８】本実施の形態３では、バースト転送長は８
ビットであるとする。ＣＣＤデータ取り込み部１１は、
画像メモリ１０にバースト転送でデータの書き込みを行
うので、転送開始信号TxStartは“１”、読み出し・書
き込み識別信号RD/WR*は“０”、バースト転送識別信号
BST/SGL*は“１”がドライブされると同時に、データ出
力バス７１にはＣＣＤデータ取り込み部１１のＦＩＦＯ
１１３の先頭データがドライブされ、座標信号５には
（００１０００００００＿０１００００００００）がド
ライブされ、方向信号４０には（００）がドライブされ
る。転送制御シーケンサ１８は、画像メモリ制御装置８
ａからのデータストローブ信号６３が“１”にドライブ
されることを検出すると、ＦＩＦＯ１１３のリードポイ
ンタをインクリメントし、データ出力バス７１にはＦＩ
ＦＯ１１３の先頭から２番目のデータがドライブされ
る。このようにして合計８回のデータストローブ信号６
３を検出すると現在のバースト転送を終了する。一回の
バースト転送毎にＣＣＤデータ取り込み部１１の座標生
成部１１４は、ｘ座標を８ずつインクリメントする。画
像のｘ方向のサイズ分のデータを転送する毎にｙ座標を
１ずつインクリメントする。

【００６９】次にＣＣＤ画像処理部１２において、方向
レジスタ１２５０は２ビットからなる２次元方向を静的
に保持しており、これら２ビットの方向信号を方向マル
チプレクサ１７０に対して出力している。例として、こ
こでは＋ｙ、即ち２進表現で（１０）を出力していると
する。

【００７０】転送要求シーケンサ１２２からの転送要求
を受けた転送制御シーケンサ１８は、上述した動作と同
様に、座標マルチプレクサ１６と方向マルチプレクサ１
７０に対しＣＣＤ画像処理部１２からの信号を選択する
ように選択信号を生成し、転送開始信号６１を“１”
に、読み出し・書き込み識別信号６２を“１”に、バー
スト転送識別信号６４を“１”にドライブする。このと
き、座標信号５には（０００００１００００＿００００
１０００００）が、方向信号４０には（１０）がドライ
ブされる。転送制御シーケンサ１８は、画像メモリ制御
回路８ａからのデータストローブ信号６３が“１”にド
ライブされたことを検出すると、入力データバッファ１
５に対してデータラッチ信号を送り、該信号を受け取っ
た入力データバッファ１５は、データ入力バス７２上に
ドライブされているデータをラッチする。次にデータス
トローブ信号６３を検出すると同様に、データ入力バス
７２をラッチし、合計８回のデータストローブ信号を検
出するとデータ転送を停止する。こうして一回のバース
ト転送が終了するとｘ座標が１だけインクリメントさ
れ、ｘ座標が画像のｘ方向の大きさに達したらｙ座標を
８だけインクリメントする。このようにすると、ｙ方向
に８画素分のデータを帯状に順次読み込むことができ
る。

【００７１】こうして入力データバッファ１５にラッチ
されたデータは、ＣＣＤ画像処理部１２のワークメモリ
１２３に転送される。画像処理ＤＳＰ１２１はワークメ
モリ１２３からデータを読み込み、水平、垂直フィルタ
リング、色補間、色補正、ガンマ補正、色空間変換等の
画像処理を行い、処理後のデータをワークメモリ１２３
に書き戻す。

【００７２】こうして画像処理が終わると、画像処理Ｄ
ＳＰ１２１は転送要求シーケンサ１２２に対して処理が
終了したことを通知する。これにより転送要求シーケン
サ１２２は、ワークメモリ１２３に格納されている画像
処理後のデータを画像メモリ１０に書き戻すための転送
要求を転送制御シーケンサ１８に送ると同時に、座標生
成部１２４に対し画像データの書き戻しのための座標生
成を要求する。この画像データを書き戻す際の２次元方
向は、読み出し時の２次元方向と同じである必要はな
い。データ書き戻し用の２次元方向も方向レジスタ１２
５０に格納されており、例えばこれが（００）であると
すると、データ書き戻し時は（００）が方向マルチプレ
クサ１７０に送られる。この場合には、転送制御シーケ
ンサ１８は、出力データマルチプレクサ１４と座標マル
チプレクサ１６と方向マルチプレクサ１７０に対しＣＣ
Ｄ画像処理部１２からの信号を選択するように選択信号
を生成し、転送開始信号６１を“１”に、読み出し・書
き込み識別信号６２を“０”に、バースト転送識別信号
６４を“１”にドライブする。

【００７３】こうしてＣＣＤ画像処理部１２が画像処理
を終了すると、ＮＴＳＣ／ＰＡＬ表示データ生成部１３
のＮＴＳＣ／ＰＡＬエンコーダ１３１は表示データ入力
要求を転送要求シーケンサ１３２に送る。転送要求シー
ケンサ１３２、座標生成部１３４、方向レジスタ１３５
０は、上述したＣＣＤ画像処理部１３がデータを読み込
む際と全く同様の動作を行い、画像メモリ１０より入力
データバッファ１５に読み込まれたデータをＦＩＦＯ１
３３に転送する。この際、方向レジスタ１３５０を＋ｘ
方向（００）に設定すると、取り込んだ画像をそのまま
表示し、−ｘ方向（０１）に設定すると、取り込んだ画
像の鏡像を表示できることが本実施の形態３における重
要なポイントである。ここで−ｘ方向に設定した場合
は、座標生成部１３４は、画像の最右上の画素に対応す
る座標値を生成し、一回のバースト転送毎にｘ座標を８
ずつデクリメントする。

【００７４】次に、本実施の形態３に係る画像メモリ制
御装置８ａの動作を図１２を参照して説明する。

【００７５】制御バス６により転送開始信号を受け取っ
た画像メモリ制御装置８ａは、座標信号５と方向信号４
０を座標生成回路８１０に入力する。

【００７６】図１４は、本実施の形態３に係る座標生成
回路８１０の構成例を示すブロック図である。

【００７７】ここでは転送開始信号TxStart（６１）を
ロード信号として、転送開始座標Coord（５）のｘ座標
である上位１０ビット[19:10]がｘ座標カウンタ８１１
０にロードされ、ｙ座標である下位１０ビット[9:0]が
ｙ座標カウンタ８１２０にロードされる。一方、シーケ
ンサ８１３０は、この転送開始信号TxStart６１をトリ
ガとしてアイドルステートから転送ステートに遷移す
る。同時に、方向信号Direct（４０）がシーケンサ８１
３０にラッチされ、この方向信号４０の２ビットの内容
に応じてｘ，ｙ座標カウンタ８１１０，８１２０のイン
クリメント（ＩＮＣ）、デクリメント（ＤＥＣ）が行わ
れる。即ち、方向信号４０が（００）のときはｘ座標カ
ウンタ８１１０のＩＮＣ（インクリメント）信号が生成
され、（０１）のときはｘ座標カウンタ８１１０のＤＥ
Ｃ（デクリメント）信号が生成され、（１０）のときは
ｙ座標カウンタ８１２０のＩＮＣ（インクリメント）信
号が生成され、（１１）のときはｙ座標カウンタ８１２
０のＤＥＣ（デクリメント）信号が生成される。これら
ＩＮＣ信号、ＤＥＣ信号の生成タイミング、即ちｘ，ｙ
座標カウンタ８１１０，８１２０のカウントアップ、カ
ウントダウンのタイミングは、メモリ制御部８４の出力
するメモリアドレス更新信号(CTRL)８１４０によって決
定される。即ち、シーケンサ８１３０は、このメモリア
ドレス更新信号８１４０を検知するとＩＮＣ信号又はＤ
ＥＣ信号を生成する。これらｘ，ｙ座標カウンタ８１１
０，８１２０の更新回数は、バースト転送識別信号BST/
SGL*（６４）によって決定される。即ち、BST/SGL*信号
６４に“１”が入力されている場合は、メモリアドレス
更新信号８１４０が７回検出されるまで転送ステートを
回り続け、“０”が入力された場合はメモリアドレス更
新信号８１４０の検出を待たずに転送ステートを終了す
る。これらｘ座標カウンタ８１１０，ｙ座標カウンタ８
１２０の出力８１５０，８１６０はアドレス変換回路８
３へ入力される。

【００７８】図１２のアドレス変換回路８３は、前述の
実施の形態１に係るアドレス変換回路と同様であり、そ
の機能構成は前述の図６の構成と同様であるので、それ
らの説明を省略する。

【００７９】またメモリ制御部８４は、制御バス６のメ
モリ読み出し・書き込み識別信号６２に基づき、画像メ
モリ１０の読み出しシーケンス、画像メモリ１０への書
き込みシーケンスをメモリバス９を用いて行うもので、
前述の実施の形態１と同様である。

【００８０】以上に述べたような本実施の形態３に係る
構成によれば、＋ｘ又は−ｘ方向へのバースト転送にお
いて、画像メモリ１０（ＤＲＡＭ）の同一ページ（同一
ロウアドレスで選択されるメモリアレイ）内のメモリア
クセスが連続する、即ち、ページヒットするので、実際
にはロウアドレスの出力は第１データに対してだけでよ
く、第２データ以降のデータアクセスはカラムアドレス
の出力を行うだけで高速に画像メモリ１０のデータにア
クセスできる。

【００８１】上述したように、座標値とメモリアドレス
のマッピング方式は無数にあるので、本実施の形態３に
おいて述べたマッピング方式以外の方式を用いることも
可能である。例えば、８×８或は１６×１６といったブ
ロック単位の画像データにアクセスする頻度が高い画像
処理装置では、３２×３２（＝１０２４）画素からなる
ブロックを同一ロウアドレス（１０ビット）にマッピン
グし、カラムアドレス（１０ビット）により１０２４画
素内の１画素を指定するといったマッピング方式も可能
である。このようなマッピング方式を用いることによ
り、ブロック内での＋ｙ又は−ｙ方向のバースト転送は
ページヒットするため高速になる。

【００８２】また或は何種類かのマッピング方式を予め
用意しておきアプリケーションに応じてソフトウェアに
よって切り替える方法も考えられる。

【００８３】以上説明したように本実施の形態３によれ
ば、バースト転送の２次元的な方向を指定する手段を備
えたことにより、鏡像、回転等を伴う画像処理を高速か
つ容易に行えるという効果がある。

【００８４】［実施の形態４］次に本実施の形態４に係
る画像アクセス装置の構成について説明する。

【００８５】この実施の形態４に係る画像アクセス装置
の構成は前述の実施の形態３に係る図１２の装置の構成
と同様である。

【００８６】次に、図１５を参照して、本実施の形態４
に係る画像処理装置１の構成を説明する。尚、図１５に
おいて、前述の実施と共通する部分は同じ番号で示し、
それらの説明を省略する。

【００８７】１６ビットのデータ入力ポート２より入力
されるＣＣＤからの画像データは、ＣＣＤデータ処理部
１１００によって、有効画素のみが取り込まれる。有効
画素範囲の取り込みタイミングを生成するために、タイ
ミングジェネレータ１１２がピクセルクロックとデータ
ラッチイネーブル信号を生成し、該信号に従ってＣＣＤ
データ処理回路１１１１は有効画素をラッチし、色補
間、色補正、ガンマ補正、色空間変換等の画像処理を施
した後にＦＩＦＯ１１３へ転送する。ＦＩＦＯ１１３に
バースト転送長分のデータを転送すると、タイミングジ
ェネレータ１１２は転送制御シーケンサ１８に対してデ
ータ転送要求を送ると同時に、座標生成部１１４に対し
て次の転送のための座標を生成するよう要求する。この
座標生成要求を受けた座標生成部１１４は直ちに次の転
送のための２０ビットの座標を演算し座標マルチプレク
サ１６に出力する。例として、ここではｘ座標が１０進
で“１２８”、ｙ座標が１０進で“２５６”とすると、
座標信号５は２０ビットの２進表現では（００１０００
００００＿０１００００００００）となる。また、転送
長レジスタ１１５１は１０ビットからなる転送長を静的
に保持しており、この１０ビットの転送長信号を転送長
マルチプレクサ１７１に出力している。例として、ここ
では“１６”、即ち２進表現で（０００００１０００
０）を出力しているとする。

【００８８】タイミングジェネレータ１１２よりデータ
転送要求を受けた転送制御シーケンサ１８は、他の転送
要求があるかどうかを検査し、他にも転送要求があるな
らば適当な調停をおこなって、ＣＣＤデータ処理部１１
００のためのメモリデータ転送を開始する。転送制御シ
ーケンサ１８はまず出力データマルチプレクサ１４、座
標マルチプレクサ１６、転送長マルチプレクサ１７１の
選択信号を出力し、各々についてＣＣＤデータ処理部１
１００からの信号が選択されるようにする。同時に、制
御バス６の転送開始信号TxStart（６１）と読み出し・
書き込み識別信号RD/WR*（６２）を出力する。転送開始
信号６１は正極性であり、読み出し・書き込み識別信号
６２は読み出し時“１”、書き込み時“０”である。Ｃ
ＣＤデータ処理部１１００は、画像メモリ１０にデータ
の書き込みを行うので、転送開始信号は“１”、RD/WR*
は“０”がドライブされると同時に、データ出力バス７
１にはＣＣＤデータ処理部１１００のＦＩＦＯ１１３の
先頭データがドライブされ、座標信号５には（００１０
００００００＿０１００００００００）がドライブさ
れ、転送長信号４１(Length[9:0])には（０００１）が
ドライブされる。転送制御シーケンサ１８は、画像メモ
リ制御装置８ａからのデータストローブ信号６３が
“１”にドライブされることを検出すると、ＦＩＦＯ１
１３のリードポインタをインクリメントし、データ出力
バス７１にはＦＩＦＯ１１３の先頭から２番目のデータ
がドライブされる。このようにして合計１６回のデータ
ストローブ信号を検出すると現在のバースト転送を終了
する。ここで、一回のバースト転送毎に座標生成部１１
４はｘ座標を１６ずつインクリメントする。また画像の
ｘ方向のサイズ分のデータを転送する毎にｙ座標を１ず
つインクリメントする。

【００８９】次に、ＪＰＥＧ圧縮部１２００は、図示し
ない割り込み信号によってＣＣＤデータ処理部１１００
がＪＰＥＧ圧縮処理を開始するに足る量の画像データを
取り込んだことを検知すると、画像処理ＤＳＰ１２１が
転送要求シーケンサ１２２に対して画像処理の開始を通
知する。転送要求シーケンサ１２２は、ＣＣＤデータ処
理部１１００のタイミングジェネレータと同様に、転送
制御シーケンサ１８に対してデータ転送要求を送ると同
時に、座標生成部１２４に対して次の転送のための座標
を生成するよう要求する。この座標生成要求を受けた座
標生成部１２４は直ちに次の転送のための２０ビットの
座標を演算し、座標マルチプレクサ１６に対して出力す
る。例として、ここではｘ座標が１０進で“３２”、ｙ
座標が１０進で“６４”とすると、座標信号５は２０ビ
ットの２進表現で（０００００１００００＿００００１
０００００）となる。また、転送長レジスタ１２５１は
１０ビットからなる転送長を静的に保持しており、この
１０ビットの転送長信号を転送長マルチプレクサ１７１
に対して出力している。例として、ここでは“８”、即
ち２進表現で（００００００１０００）を出力している
とする。

【００９０】転送要求シーケンサ１２２からの転送要求
を受けた転送制御シーケンサ１８は、上述した動作と同
様に、座標マルチプレクサ１６と転送長マルチプレクサ
１７１に対しＪＰＥＧ圧縮部１２００からの信号を選択
するように選択信号を生成し、転送開始信号６１を
“１”に、読み出し・書き込み識別信号６２を“１”に
ドライブする。このとき、座標信号５には（０００００
１００００＿００００１０００００）が、転送長出力信
号４１には（００００００１０００）がドライブされ
る。

【００９１】転送制御シーケンサ１８は、画像メモリ制
御回路８ａからのデータストローブ信号６３が“１”に
ドライブされたことを検出すると、入力データバッファ
１５に対してデータラッチ信号を送り、この信号を受け
取った入力データバッファ１５は、データ入力バス７２
上にドライブされているデータをラッチする。次にデー
タストローブ信号６３を検出すると同様に、データ入力
バス７２をラッチし、合計８回のデータストローブ信号
を検出するとデータ転送を停止する。こうして一回のバ
ースト転送が終了すると、ｙ座標が１だけインクリメン
トされ、ｙ座標が８回インクリメントされるとｘ座標を
８だけインクリメントし、ｙ座標は７デクリメントす
る。このようにすると、８×８のブロックを順次読み込
むことができる。

【００９２】こうしてラッチされたデータは、ＪＰＥＧ
圧縮部１２００のワークメモリ１２３に転送される。画
像処理ＤＳＰ１２１は、このワークメモリ１２３からデ
ータを読み込み、ＤＣＴ、量子化、可変長符号化処理を
行い処理後の可変長符号データをワークメモリ１２３に
書き戻す。

【００９３】ＪＰＥＧ圧縮処理が終わると、画像処理Ｄ
ＳＰ１２１は転送要求シーケンサ１２２に対して処理が
終了したことを通知する。これにより転送要求シーケン
サ１２２は、ワークメモリ１２３に格納されている可変
長符号データを画像メモリ１０に書き戻すための転送要
求を転送制御シーケンサ１８に送ると同時に、座標生成
部１２４に対しデータ書き戻しのための座標生成を要求
する。この時、画像データを書き戻す際の転送長はもは
や読み出し時の転送長と同じではない。画像処理ＤＳＰ
１２１は可変長符号化が終了すると符号長がいくつにな
ったか知ることができるので、その符号長に相当するデ
ータ長をデータ書き戻し用の転送長レジスタ１２５１に
書き込む。例えば、可変長データが１４バイトであった
とすると、転送長レジスタ１２５１には（００００００
０１１１）が書き込まれ、転送開始後、その値が転送長
マルチプレクサ１７１に１送られる。この場合には、転
送制御シーケンサ１８は、出力データマルチプレクサ１
４と座標マルチプレクサ１６と転送長マルチプレクサ１
７１に対し、ＪＰＥＧ圧縮部１２００からの信号を選択
するように選択信号を生成し、転送開始信号６１を
“１”に、読み出し・書き込み識別信号６２を“０”に
ドライブする。ここで１ブロック分の符号データ長が１
６ビット単位（２バイトの倍数）でない場合は、あまり
の１バイトは次のブロックの可変長符号の先頭に付加さ
れて転送される。

【００９４】ＪＰＥＧ圧縮部１２００が圧縮処理を行っ
ている間にも、ＮＴＳＣ／ＰＡＬ表示データ生成部１３
のＮＴＳＣ／ＰＡＬエンコーダ１３１は表示データ入力
要求を転送要求シーケンサ１３２に送ることができる。
転送要求シーケンサ１３２、座標生成部１３４、転送長
レジスタ１３５１は、上述したＪＰＥＧ圧縮部１２００
がデータを読み込む際と全く同様の動作を行い、画像メ
モリ１０より入力データバッファ１５に読み込まれたデ
ータをＦＩＦＯ１３３に転送する。この際、転送長レジ
スタ１３５１には最大１ライン分の画素数だけの長さを
設定することが可能である。例えばＶＧＡサイズの場合
には“６４０”が設定可能である。但し、これと同時に
ＪＰＥＧ圧縮部１２００が動作していたり、ＣＣＤデー
タ処理部１１００が直ちに次のフレームの取り込みを開
始している場合は、あまり長い転送長を設定すると他の
画像処理部のデータ転送を阻害してしまう恐れがある。
従って、転送長レジスタ１３５１の設定は、同時に動作
する他の画像処理部がどれだけあるかによって適宜設定
するようにする。ＣＣＤデータ処理部１１００やＪＰＥ
Ｇ圧縮部１２００が同時に動作する場合は、例えば“３
２”に設定するなどとする。

【００９５】次に画像メモリ制御装置８ａの動作を再び
図１２を用いて説明する。

【００９６】制御バス６により転送開始信号を受け取っ
た画像メモリ制御装置８ａは座標信号５と転送長４１
（図１２では４０）を座標生成回路８１０に入力する。

【００９７】図１６は、本実施の形態４に係る座標生成
回路８１０の構成例を示すブロック図である。

【００９８】転送開始信号TxStart（６１）をロード信
号として、転送開始座標Coord（５）のｘ座標である上
位１０ビットがｘ座標カウンタ８１１１にロードされ、
ｙ座標である下位１０ビットがｙ座標レジスタ８１２１
にロードされ、転送長カウンタ８１４１には“１”がセ
ットされる。メモリ制御部８４の出力するメモリアドレ
ス更新信号８１３１はｘ座標カウンタ８１１１と転送長
カウンタ８１４１のＩＮＣ端子に接続されており、１画
素分のデータが転送される毎に両カウンタ８１１１，８
１２１をインクリメントする。転送長カウンタ８１４１
の出力は比較器８１５１の一方の入力（Ｂ）に接続さ
れ、もう一方の入力（Ａ）には画像処理装置１からの転
送長信号４１が接続される。比較器８１５１は既に転送
したデータ数つまり転送長カウンタ８１４１の出力と、
画像処理装置１からの転送長信号４１が一致すると一致
信号８１６１を出力する。この一致信号８１６１は、言
い替えれば最後のデータ転送を示すバースト終了信号で
あり、メモリ制御部８４へ出力される。このバースト終
了８１６１を受けたメモリ制御部８４は最後のデータ転
送を行うと今回のバースト転送を終了する。

【００９９】ｘ座標カウンタ８１１１の出力８１７１
と、ｙ座標レジスタ８１２１の出力８１８１はアドレス
変換回路８３に入力される。このアドレス変換回路８３
は、２次元座標をメモリアドレスに変換している。いま
画像メモリ１０として１Ｍワード×１６ビット（ロウア
ドレス１０ビット，カラムアドレス１０ビット）のＤＲ
ＡＭを用いた場合の例を説明する。

【０１００】座標とメモリアドレスのマッピング方法は
無数に考えられるが、本実施の形態４では、画像データ
がラスタ方向（＋ｘ方向）に連続してアクセスされるこ
とが多いことを考慮して、１０ビットのｙ座標値を１０
ビットのロウアドレスに直接マッピングし、１０ビット
のｘ座標値を１０ビットのカラムアドレスに直接マッピ
ングする。

【０１０１】この場合のアドレス変換回路８３の構成
は、前述の図６と同様であるので、その説明を省略す
る。またメモリ制御部８４の構成も上述した実施の形態
の構成と同様である。

【０１０２】以上説明した実施の形態４の構成によれ
ば、＋ｘ方向へのバースト転送においては、画像メモリ
（ＤＲＡＭ）の同一ページ（同一ロウアドレスで選択さ
れるメモリアレイ）内のメモリアクセスが連続する、即
ち、ページヒットするので、実際にはロウアドレスの出
力は第１データに対してだけでよく、第２データ以降の
データアクセスはカラムアドレスの出力を行うだけで高
速にデータにアクセスできる。

【０１０３】以上説明したように本実施の形態４によれ
ば、バースト転送の転送長を指定する手段を備えたこと
により、様々な転送長のデータ転送を伴う画像処理を高
速かつ容易に行えるという効果がある。

【０１０４】なお本発明は、複数の機器（例えばホスト
コンピュータ、インターフェース機器、リーダ、プリン
タなど）から構成されるシステムに適用しても、一つの
機器からなる装置（例えば、複写機、ファクシミリ装置
など）に適用してもよい。

【０１０５】また、本発明の目的は、前述した実施の形
態の機能を実現するソフトウェアのプログラムコードを
記録した記憶媒体（または記録媒体）を、システム或は
装置に供給し、そのシステム或は装置のコンピュータ
（またはCPUやMPU）が記憶媒体に格納されたプログラム
コードを読み出し実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード
自体が前述した実施の形態の機能を実現することにな
り、そのプログラムコードを記憶した記憶媒体は本発明
を構成することになる。また、コンピュータが読み出し
たプログラムコードを実行することにより、前述した実
施の形態の機能が実現されるだけでなく、そのプログラ
ムコードの指示に基づき、コンピュータ上で稼働してい
るオペレーティングシステム(OS)などが実際の処理の一
部または全部を行い、その処理によって前述した実施の
形態の機能が実現される場合も含まれる。

【０１０６】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張カー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書込まれた後、そのプログラムコードの指示
に基づき、その機能拡張カードや機能拡張ユニットに備
わるCPUなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施の形態の機能が実現される
場合も含まれる。

【０１０７】

【発明の効果】以上に述べたように本発明によれば、画
像メモリの全メモリ領域を子領域に分割した各子領域単
位で、２次元の画像データを各領域ごとに連続してアク
セスできる。

【０１０８】また本発明によれば、２次元的に連続する
画像データに高速かつ容易にアクセスできる。

【０１０９】また本発明によれば、画像メモリに２次元
的に連続する画像データが格納されているとき、その画
像データの先頭座標及びデータ方向、或はデータ転送長
を指示することにより、ｘ或はｙ方向に連続してその画
像データにアクセスできるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施の形態１に係る画像メモリアクセ
ス装置の構成を示すブロック図である。

【図２】本実施の形態１に係る画像処理装置のより詳細
な構成を示すブロック図である。

【図３】実施の形態１に係る領域情報レジスタの構成例
を示すブロック図である。

【図４】実施の形態における画像メモリの全領域と子領
域の配置例を示す図である。

【図５】実施の形態１の画像処理装置の座標変換回路の
構成例を示すブロック図である。

【図６】実施の形態１の画像処理装置のアドレス変換回
路の構成例を示すブロック図である。

【図７】実施の形態に係るＶＧＡ（６４０×４８０）サ
イズの画像をＣＣＤから取り込んでＮＴＳＣフォーマッ
トで出力するような場合の領域０及び領域１の配置例を
示す図である。

【図８】実施の形態に係る連写や特殊効果的な撮影画像
を表示する際に用いる領域の配置例を示す図である。

【図９】実施の形態１に係る領域情報レジスタの機能構
成を示すブロック図である。

【図１０】本発明の実施の形態２に係る、２個の画像処
理装置が１個の画像メモリ制御装置を共有する構成を示
すブロック図である。

【図１１】本実施の形態２に係る３ステート回路の構成
例を示すブロック図である。

【図１２】本発明の実施の形態３に係る画像メモリアク
セス装置の構成を示すブロック図である。

【図１３】本実施の形態３に係る画像処理装置の詳細な
構成を示すブロック図である。

【図１４】本実施の形態３に係る座標生成回路の機能構
成を示すブロック図である。

【図１５】本実施の形態４に係る画像処理装置の詳細な
構成を示すブロック図である。

【図１６】本実施の形態４に係る座標生成回路の構成例
を示すブロック図である。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B047 AB10 EB13 5B060 GA08 GA11 5C052 GA01 GA06 GB04 GB06 GC01 GC03 GC05 GD01 GE03 GE04 GF04 5C082 AA01 AA27 BA12 BB15 BB53 DA54 DA55 DA57 DA73 MM02 MM04

Claims (9)

【特許請求の範囲】
1. 【請求項１】 ２次元画像データを格納する画像メモリ
   と、 前記画像メモリの全メモリ空間に含まれる２次元領域内
   で前記全メモリ空間よりも大きくない少なくとも２つの
   子領域のそれぞれの前記全メモリ空間における座標値と
   識別子とを格納する領域情報格納手段と、 入力された識別子に対応する子領域の前記領域情報格納
   手段に格納された前記全メモリ空間における座標値を基
   に、前記識別子に対応して入力されたアクセスすべきデ
   ータの子領域座標系における座標値に対応する前記全メ
   モリ空間における座標値を出力する座標変換手段と、 前記座標変換手段により出力された前記座標値を前記画
   像メモリにおけるメモリアドレスに変換するためのアド
   レス変換手段と、 前記入力された識別子と前記座標値によって特定される
   前記画像メモリのアドレスのデータにアクセスするアク
   セス手段と、を有することを特徴とする画像メモリアク
   セス装置。
2. 【請求項２】 前記領域情報格納手段は、更に各子領域
   のサイズを格納し、前記入力した前記識別子に対応する
   当該子領域のサイズと前記入力した前記座標値とを比較
   し、当該座標値が前記子領域の内部にあるかどうかを判
   定する判定手段と、 前記判定手段により前記座標値が前記子領域の内部に無
   いと判定された場合にその旨を通知する通知手段と、を
   更に有することを特徴とする請求項１に記載の画像メモ
   リアクセス装置。
3. 【請求項３】 前記子領域座標系における座標値は、各
   子領域の原点座標とｘ，ｙ方向の長さ情報とを含むこと
   を特徴とする請求項１に記載の画像メモリアクセス装
   置。
4. 【請求項４】 ２次元画像データを格納する画像メモリ
   と、 前記画像メモリの全メモリ空間に含まれる２次元領域内
   で前記全メモリ空間よりも大きくはない少なくとも２つ
   の子領域のそれぞれの前記メモリ空間における座標値と
   識別子とを格納する領域情報格納手段と、 入力された識別子に対応する子領域の前記領域情報格納
   手段に格納された全領域内における座標値を基に、前記
   識別子に対応して入力されたアクセスすべきデータの子
   領域座標系における座標値に対応する前記全メモリ空間
   における座標値を出力する座標変換手段と、 前記座標変換手段により出力された前記座標値を前記画
   像メモリにおけるメモリアドレスに変換するためのアド
   レス変換手段と、 前記入力された識別子と前記座標値によって特定される
   前記画像メモリのアドレスのデータにアクセスして前記
   データを処理する少なくとも２つの画像処理手段と、 前記画像処理手段のそれぞれはバスマスタであって、前
   記少なくとも２つの画像処理手段のいずれかにバスの使
   用権を与えるためのバス調停手段と、を有することを特
   徴とする画像メモリアクセス装置。
5. 【請求項５】 前記領域情報格納手段は、更に各子領域
   のサイズを格納し、前記入力した前記識別子に対応する
   当該子領域のサイズと前記入力した前記座標値とを比較
   し、当該座標値が前記子領域の内部にあるかどうかを判
   定する判定手段と、 前記判定手段により前記座標値が前記子領域の内部に無
   いと判定された場合にその旨を通知する通知手段と、を
   更に有することを特徴とする請求項４に記載の画像メモ
   リアクセス装置。
6. 【請求項６】 ２次元画像データを格納する画像メモリ
   と、 前記画像メモリの２次元領域内のＸ方向又はＹ方向に連
   続するデータの先頭データの座標値と、前記連続するデ
   ータの前記２次元領域における方向を指示する信号とを
   出力する座標出力手段と、 前記座標出力手段から出力された前記座標値と前記方向
   を指示する信号とを基に前記連続するデータをアクセス
   するための前記２次元領域における座標を生成する座標
   生成手段と、 前記座標生成手段により生成された前記座標を前記画像
   メモリのアドレスに変換するアドレス変換手段と、 を有することを特徴とする画像メモリアクセス装置。
7. 【請求項７】 ２次元画像データを格納する画像メモリ
   と、 前記画像メモリの２次元領域内のＸ方向又はＹ方向に連
   続するデータの先頭データの座標値と、前記連続するデ
   ータの前記２次元領域におけるデータ転送長を指示する
   信号とを出力する座標出力手段と、 前記座標出力手段から出力された前記座標値と前記デー
   タ転送長を指示する信号とを基に前記連続するデータを
   アクセスするための前記２次元領域における座標を生成
   する座標生成手段と、 前記座標生成手段により生成された前記座標を前記画像
   メモリのアドレスに変換するアドレス変換手段と、を有
   することを特徴とする画像メモリアクセス装置。
8. 【請求項８】 前記データ転送長は、バーストデータ転
   送において転送されるデータ数に相当していることを特
   徴とする請求項７に記載の画像メモリアクセス装置。
9. 【請求項９】 前記データ転送長が前記画像メモリの２
   次元領域の最大アドレス以下かどうかを判定する判定手
   段を更に有することを特徴とする請求項７又は８に記載
   の画像メモリアクセス装置。