KR101117145B1 - 데이터 저장 장치, 데이터 저장 제어 장치 및, 데이터 저장 제어 방법 - Google Patents

데이터 저장 장치, 데이터 저장 제어 장치 및, 데이터 저장 제어 방법 Download PDF

Info

Publication number
KR101117145B1
KR101117145B1 KR1020050032331A KR20050032331A KR101117145B1 KR 101117145 B1 KR101117145 B1 KR 101117145B1 KR 1020050032331 A KR1020050032331 A KR 1020050032331A KR 20050032331 A KR20050032331 A KR 20050032331A KR 101117145 B1 KR101117145 B1 KR 101117145B1
Authority
KR
South Korea
Prior art keywords
data
bank
memory
access pattern
read
Prior art date
Application number
KR1020050032331A
Other languages
English (en)
Other versions
KR20060047224A (ko
Inventor
나오키 다케다
데쓰지로 곤도
겐지 다카하시
히로시 사토
쓰토무 이치카와
히로키 데쓰카와
마사키 한다
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20060047224A publication Critical patent/KR20060047224A/ko
Application granted granted Critical
Publication of KR101117145B1 publication Critical patent/KR101117145B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Image Input (AREA)

Abstract

본 발명은, 데이터 저장 장치, 데이터 저장 제어 장치, 데이터 저장 제어 방법 및 데이터 저장 제어 프로그램에 관한 것으로서, 메모리를 구성하는 복수개의 메모리 뱅크에 데이터를 나누어 저장할 때, 동시에 판독하려고 하는 원하는 복수개 데이터를 나타내는 액세스 패턴에 따라, 상기 액세스 패턴을 구성하는 액세스 후보 간의 데이터를 동일 뱅크에 저장함으로써 초기 배치하고, 상기 복수개의 메모리 뱅크로 이루어지는 메모리 상에 초기 배치된 데이터에 대하여, 화소 데이터를 각 뱅크로부터 각각 판독하는 데이터 판독과 함께, 상기 액세스 패턴 후보의 각 위치에 따라 정해지는 범위 중, 상기 액세스 패턴의 이동 방향에 따라 정해지는 하나의 인접하는 범위의 화소 데이터가 저장되어 있는 뱅크에 판독한 상기 화소 데이터를 저장하는 것을 특징으로 한다.
메모리, 데이터, 뱅크, 액세스 패턴, 화소.

Description

데이터 저장 장치, 데이터 저장 제어 장치 및, 데이터 저장 제어 방법 {DATA STORAGE DEVICE, DATA STORAGE CONTROL APPARATUS, AND DATA STORAGE CONTROL METHOD}
도 1은 본 발명을 실시하는 데이터 저장 장치의 구성을 나타낸 블록도이다.
도 2는 상기 데이터 저장 장치의 데이터 저장 제어부의 구성을 나타낸 블록도이다.
도 3은 상기 데이터 저장 장치의 데이터 판독 저장 제어부의 구성을 나타낸 블록도이다.
도 4는 어느 하나의 화상에 대하여, 복수개 동시 액세스하고 싶은 화소에 대응하는 액세스 패턴의 일례를 모식적으로 나타낸 도면이다.
도 5는 상기 데이터 저장 장치에서의 데이터의 초기 배치 상태를 모식적으로 나타낸 도면이다.
도 6은 상기 데이터 저장 제어부에 의해 실행되는 초기 배치 처리의 순서를 나타낸 플로 차트이다.
도 7 (A)는 상기 데이터 저장 장치에서, 액세스 패턴의 이동에 대응하도록 재저장함으로써, 복수개 화소의 화상 데이터를 동시에 판독 가능하게 한 상태를 모식적으로 나타낸 도면이다.
도 7 (B)는 상기 데이터 저장 장치에서, 액세스 패턴의 이동에 대응하도록 재저장함으로써, 복수개 화소의 화상 데이터를 동시에 판독 가능하게 한 상태를 모식적으로 나타낸 도면이다.
도 8은 상기 데이터 저장 장치에 있어서의 워드선 및 비트선에의 저장과 액세스 방법을 모식적으로 나타낸 도면이다.
도 9는 상기 데이터 저장 장치에서 액세스한 데이터의 워드선 및 비트선에의 재저장 방법을 모식적으로 나타낸 도면이다.
도 10은 상기 데이터 저장 장치에서 복수개 화소의 화상 데이터를 동시에 판독하는 동작을 모식적으로 나타낸 도면이다.
도 11은 판독한 복수개 화소의 화상 데이터를 하나 전의 뱅크가 이미 기록되어 있는 영역의 뒤에 재저장하는 동작을 모식적으로 나타낸 도면이다.
도 12는 상기 데이터 저장 장치에서 서치 영역이 초기 위치로부터 가로 방향으로 +1 이동한 경우의 복수개 화소의 화상 데이터를 동시에 판독하는 동작을 모식적으로 나타낸 도면이다.
도 13은 서치 영역이 초기 위치로부터 가로 방향으로 +1 이동한 경우의 판독한 복수개 화소의 화상 데이터를 재저장하는 동작을 모식적으로 나타낸 도면이다.
도 14는 상기 데이터 판독 저장 제어부에 의해 실행되는 액세스 처리의 순서를 나타낸 플로 차트이다.
도 15는 상기 액세스 처리에 있어서의 워드선 어드레스와 비트선 어드레스의 계산 처리의 순서를 나타낸 플로 차트이다.
도 16은 상기 데이터 저장 장치에서 판독한 복수개 화소의 화상 데이터를 하나 전의 뱅크가 이미 판독되어 있는 영역에 재기록함으로써 재저장하는 동작을 모식적으로 나타낸 도면이다.
도 17은 상기 데이터 저장 장치에서 서치 영역이 초기 위치로부터 가로 방향으로 +1 이동한 경우의 복수개 화소의 화상 데이터를 동시에 판독하는 동작을 모식적으로 나타낸 도면이다.
도 18은 서치 영역이 초기 위치로부터 가로 방향으로 +1 이동한 경우의 판독한 복수개 화소의 화상 데이터를 재저장하는 동작을 모식적으로 나타낸 도면이다.
도 19은 일반적인 반도체 메모리의 구조를 모식적으로 나타낸 도면이다.
도 20은 상기 반도체 메모리에서, 동시 액세스할 수 없는 상태를 모식적으로 나타낸 도면이다.
도 21은 복수개 메모리 뱅크의 메모리 구성을 나타낸 도면이다.
도 22 (A)는 어느 화상에 대하여, 동시 액세스하고 싶은 4화소의 패턴, 및 그 4화소를 다른 뱅크에 저장한 상태를 모식적으로 나타낸 도면이다.
도 22 (B)는 어느 화상에 대하여, 동시 액세스하고 싶은 4화소의 패턴, 및 그 4화소를 다른 뱅크에 저장한 상태를 모식적으로 나타낸 도면이다.
도 23은 액세스 후보 간의 화소를 1화소마다 다른 뱅크에 저장한 상태를 모식적으로 나타낸 도면이다.
도 24는 액세스 후보 간의 화소를 동일 뱅크에 저장한 상태를 모식적으로 나타낸 도면이다.
도 25 (A)는 액세스 후보 간의 화소를 동일 뱅크에 저장함으로써, 스캔순으로 패턴이 이동해도, 어느 일정한 구간은 동시에 액세스가 가능해지는 것을 모식적으로 나타낸 도면이다.
도 25 (B)는 액세스 후보 간의 화소를 동일 뱅크에 저장함으로써, 스캔순으로 패턴이 이동해도, 어느 일정한 구간은 동시에 액세스가 가능해지는 것을 모식적으로 나타낸 도면이다.
도 25 (C)는 액세스 후보 간의 화소를 동일 뱅크에 저장함으로써, 스캔순으로 패턴이 이동해도, 어느 일정한 구간은 동시에 액세스가 가능해지는 것을 모식적으로 나타낸 도면이다.
도 26은 액세스 패턴의 이동이 액세스 화소 사이를 넘으면, 동시에 동일 뱅크의 화소에 액세스하게 되어 버리는 것을 모식적으로 나타낸 도면이다.
본 발명은 복수개의 메모리 뱅크로 이루어지는 메모리에 전체 데이터를 저장하여, 원하는 복수개 데이터의 동시 판독을 행하는 데이터 저장 장치, 데이터 저장 제어 장치, 데이터 저장 제어 방법 및 데이터 저장 제어 프로그램에 관한 것이다.
반도체 메모리는 도 19에 나타낸 바와 같이, 워드선 WL과 비트선 BL을 지정하여 메모리 셀 MC를 액세스하는 구조로 되어 있고, 활성화된 1워드선과 비트선의 교차 위치에 있는 메모리 셀 MC에 저장된 데이터가 판독된다.
이와 같은 구조의 반도체 메모리에서는, 동일 비트선을 복수개의 워드선 데이터가 공유하고 있으므로, 도 20과 같이, 복수개의 워드선 WL1, WL2를 지정하면 비트선에 나온 데이터가 파괴되므로, 상이한 워드선의 데이터에는 동시 액세스할 수 없다.
한편, 독립된 메모리 뱅크로부터는 동시에 데이터를 판독하는 것이 가능하며, 도 21에 나타낸 바와 같이, 메모리를 n 개의 메모리 뱅크 BK0～BKn-1로 나누고, 각각의 메모리 뱅크에 상이한 어드레스를 지정함으로써 복수개의 워드선 데이터에 동시 액세스한다 것이 가능하지만, 메모리 뱅크 내의 상이한 워드선 데이터에는 동시 액세스할 수 없다. 즉, 동시에 판독할 수 있는 것은 각 메모리 뱅크로부터 동일 워드선 상에 저장된 데이터이며, 동일 메모리 뱅크에서의 상이한 워드선 상에 저장된 데이터는 동시 판독 불가능하다.
여기에서, 메모리 뱅크란, 메모리를 관리할 때의 단위가 되는 일정한 용량을 가진 영역이다. 따라서, 독립된 메모리 뱅크 사이에서 데이터의 액세스 충돌은 생기지 않는다.
그리고, 메모리는 1 또는 복수개의 메모리 뱅크에 의해 구성된다.
또, 종래부터, 입력 데이터에 포함되는 특정한 데이터 배열을 인식함으로써, 예를 들면 화상 데이터의 패턴 인식 등의 처리가 행해지고 있다.
또, 종래부터, 입력 데이터에 포함되는 특정한 데이터 배열을 인식함으로써, 예를 들면 화상 데이터의 패턴 인식이나 모션 검출 등의 처리가 행해지고 있다.
예를 들면, 수 라인의 화상 데이터를 축적할 수 있고 화소 단위로 출력할 수 있는 버퍼 메모리와, 수 비트폭 데이터를 처리 가능한 프로세서 엘리먼트의 복수개를 포함하고, 복수개 프로세서 엘리먼트로 동시 병행하여 데이터 처리를 할 수 있는 데이터 처리기와, 매칭 참조 데이터와 제어 데이터를 저장하는 제어 정보 메모리를 구비하고, 데이터 처리기의 각 프로세서 엘리먼트가, 버퍼 메모리가 출력한 화상 데이터 중의, 자기 앞으로 보내진 주목 화소 중심 매트릭스의 화상 데이터 군을, 임계값을 사용하여 2치화하고 이 프로세서 엘리먼트가 처리 가능한 시리얼 배열의 비트폭으로 구분한 대상 데이터로 변환하고, 동 형식으로 제어 정보 메모리에 있던 참조 데이터와 합치 여부를 판정하는 것이 행해지고 있다(예를 들면, 일본국 특개 2003-203236호 공보 참조).
또, 동화상의 처리 분야에서, 모션, 즉, 시간적으로 상이한 화상 중 물체의 모션 방향과 크기(또는 속도)가 사용되고 있고, 예를 들면 화상의 고능률 부호화에 있어서의 모션 보상 프레임 간 부호화나, 프레임 간 시간 영역 필터에 의한 텔레비전 잡음 저감 장치에서의 모션에 의한 파라미터 제어 등에 모션이 사용된다. 모션을 구하는 모션 검출 방법으로서는, 블록 매칭법이 알려져 있다.
본건 출원인은 화상 신호 중의 모션을 검출하는 모션 검출 방법에 있어서, (a) 1화면 전체 또는 1화면을 복수개로 분할한 비교적 큰 블록마다, 매칭법에 따라 적산값 테이블을 생성하고, 상기 적산값 테이블을 사용하여, 상기 1화면 전체 또는 1화면을 복수개로 분할한 비교적 큰 블록마다, 1 또는 복수개의 후보 벡터를 추출하는 스텝과, (b) 상기 후보 벡터만을 대상으로 하여 매칭을 행하고, 1화소 또는 비교적 작은 블록마다 모션 벡터를 검출하는 스텝으로 이루어지는 2스텝의 모션 검출 방법을 먼저 제안하고 있다. 이 2스텝의 모션 검출 방법에서는, 화상의 모션 검출을 2스텝 방식의 대표점 매칭에 의해 행하는 대표점 매칭, 벡터 할당의 2스텝 과정에서, 모두 화상 내에 있어서의 임의의 복수개 화소 데이터를 동시에 판독할 필요가 있다(예를 들면, 일본국 특개 2001-61152호 공보 참조).
그런데, 예를 들면, 도 22 (A)에 나타낸 바와 같이, 어느 화상에 대하여, 동시 액세스하고 싶은 화소가 4화소의 패턴인 경우, 도 22 (B)에 나타낸 바와 같이 원하는 복수개 화소를 다른 뱅크에 저장하기 위한 필요 최저한의 뱅크수는 4가 된다. 여기에서, 세로(h 화소)×가로(w 화소)의 서치 영역 SR이 있고, 그 중 임의의 액세스하고 싶은 n 개의 후보가 있는 경우, 그 종류는 (h×w)C(n) 개 있다. 이 하나 하나를 액세스 패턴이라고 하고 있다. 액세스 패턴으로서는, 서치 영역 내의 임의의 액세스 후보수의 조합이 가능하다. 도 22의 예이면, 16×8C4와 같은 조합 내의 하나의 예를 나타낸 것이다.
단, 스캔순으로 액세스하고 싶은 패턴이 이동하여 가는 데 대응하기 위해서는, 초기 배치에서 액세스 화소 이외의 저장 방법에도 연구가 필요하게 된다.
예를 들면, 도 23에 나타낸 바와 같이, 액세스 후보 간의 화소를 1화소마다 다른 뱅크에 저장하거나, 도 24에 나타낸 바와 같이, 액세스 후보 간의 화소를 동일 뱅크에 저장할 필요가 있다.
액세스 후보 간의 화소를 동일 뱅크에 저장하면 도 25 (A), (B), (C)에 나타 낸 바와 같이, 스캔순으로 패턴이 이동해도, 어느 일정한 구간은 동시에 액세스가 가능해진다.
그러나, 도 26에 나타낸 바와 같이, 액세스 패턴의 이동이 액세스 화소 사이를 넘으면, 동시에 동일 뱅크의 화소에 액세스하게 되어 버린다.
이 데이터를 동시 액세스하기 위해서는, 다른 뱅크에 저장하거나, 동일 워드선에 저장하거나의 어느 한 쪽이다. 패턴에 따라서는, 저장할 장소를 능숙하게 선택하면 동시 액세스할 수 있는 경우가 있지만, 어떠한 패턴이라도 동시 액세스할 수 있도록 하기 위해서는, 1뱅크가 1워드선만으로 구성될 정도로 세세하게 뱅크를 분할할 필요가 있다. 그러나, 세세하게 분할할수록 뱅크수는 많아지며, 뱅크수가 많아지면, 다음과 같은 문제점이 발생한다.
즉, 각각의 뱅크에 상이한 어드레스를 지정하므로 어드레스 버스가 방대하게 된다.
또, 디코더나 셀렉터가 뱅크의 수만큼 필요하므로 칩 면적이 커진다.
또, 동시에 복수개의 뱅크가 동작하기 위해 소비 전력이 많아진다.
또한, 1워드선의 데이터 수를 증가시키면, 워드선이 길어져, 1워드선의 데이터에 액세스할 때 시간이 걸린다.
이와 같이, 반도체 메모리에서는, 1뱅크에 대하여 1워드선만 구성하면 데이터의 동시 판독은 가능하지만, 저장해야 할 데이터량이 방대해지면 하드웨어에 부담이 가 현실적이지 못하다.
그래서, 종래의 기술에서는 데이터를 판독하여, 일시적으로 기억하는 버퍼나 캐쉬를 설치하고, 원하는 복수개 데이터를 복수회에 시간적으로 분할하고, 버퍼나 캐쉬에 일시 기억하여, 판독하고 있었다.
그러나, 원하는 복수개 데이터의 수가 증가하고, 또한, 데이터의 입출력이 고속이 되면, 데이터의 판독 처리가 시간적으로 늦어져 버린다. 또, 이것을 해결하기 위해, 일시 기억하는 버퍼나 캐쉬를 늘리면 되지만, 그 영역이 커지면 하드웨어에 부담이 생긴다.
그래서, 본 발명의 목적은 전술한 바와 같은 종래의 문제점을 감안하여, 하드웨어에 부담을 생기지 않게 하고, 복수개의 메모리 뱅크로 이루어지는 메모리에 전체 데이터를 저장하여, 원하는 복수개 데이터의 동시 판독을 행할 수 있는 데이터 저장 장치, 데이터 저장 제어 장치, 데이터 저장 제어 방법 및 데이터 저장 제어 프로그램을 제공하는 것에 있다.
본 발명의 또 다른 목적, 본 발명에 의해 얻어지는 구체적인 이점은 이하에 설명되는 실시예의 설명으로부터 한층 명백해진다.
본 발명에 관한 데이터 저장 장치는 복수개의 메모리 뱅크로 이루어지는 메모리와, 데이터를 상기 메모리를 구성하는 복수개의 메모리 뱅크에 나누어 저장할 때, 동시에 판독하려고 하는 원하는 복수개 데이터를 나타내는 액세스 패턴에 따라, 상기 액세스 패턴을 구성하는 액세스 후보 간의 데이터를 동일 뱅크에 저장함으로써 초기 배치하는 데이터 저장 처리부와, 상기 복수개의 메모리 뱅크로 이루어지는 메모리 상에 초기 배치된 데이터에 대하여, 화소 데이터를 각 뱅크로부터 각 각 판독하는 데이터 판독 저장 처리부를 구비하고, 상기 데이터 판독 저장 처리부는 뱅크로부터 화소 데이터를 판독하고, 상기 액세스 패턴 후보의 각 위치에 따라 정해지는 범위 중, 상기 액세스 패턴의 이동 방향에 따라 정해지는 하나의 인접하는 범위의 화소 데이터가 저장되어 있는 뱅크에 판독한 상기 화소 데이터를 저장하는 것을 특징으로 한다.
또, 본 발명은 복수개의 메모리 뱅크로 이루어지는 메모리에 대한 데이터의 기록/판독을 제어하는 데이터 저장 제어 장치로서, 데이터를 상기 메모리를 구성하는 복수개의 메모리 뱅크에 나누어 저장할 때, 동시에 판독하려고 하는 원하는 복수개 데이터를 나타내는 액세스 패턴에 따라, 상기 액세스 패턴을 구성하는 액세스 후보 간의 데이터를 동일 뱅크에 저장함으로써 초기 배치하는 데이터 저장 처리부와, 상기 복수개의 메모리 뱅크로 이루어지는 메모리 상에 초기 배치된 데이터에 대하여, 화소 데이터를 각 뱅크로부터 각각 판독하는 데이터 판독 저장 처리부를 구비하고, 상기 데이터 판독 저장 처리부는 뱅크로부터 화소 데이터를 판독하고, 상기 액세스 패턴 후보의 각 위치에 따라 정해지는 범위 중, 상기 액세스 패턴의 이동 방향에 따라 정해지는 하나의 인접하는 범위의 화소 데이터가 저장되어 있는 뱅크에 판독한 상기 화소 데이터를 저장하는 것을 특징으로한다.
또, 본 발명은 복수개의 메모리 뱅크로 이루어지는 메모리에 대한 데이터의 기록/판독을 제어하는 데이터 저장 제어 방법으로서, 데이터를 상기 메모리를 구성하는 복수개의 메모리 뱅크에 나누어 저장할 때, 동시에 판독하려고 하는 원하는 복수개 데이터를 나타내는 액세스 패턴에 따라, 상기 액세스 패턴을 구성하는 액세 스 후보 간의 데이터를 동일 뱅크에 저장함으로써 초기 배치하고, 상기 복수개의 메모리 뱅크로 이루어지는 메모리 상에 초기 배치된 데이터에 대하여, 뱅크로부터 화소 데이터를 판독하고, 상기 액세스 패턴 후보의 각 위치에 따라 정해지는 범위 중, 상기 액세스 패턴의 이동 방향에 따라 정해지는 하나의 인접하는 범위의 화소 데이터가 저장되어 있는 뱅크에 판독한 상기 화소 데이터를 저장하는 것을 특징으로 한다.
또한, 본 발명은 복수개의 메모리 뱅크로 이루어지는 메모리에 전체 데이터를 저장하여, 원하는 복수개 데이터의 동시 판독을 행하는 데이터 저장 제어를 컴퓨터에 의해 실행하기 위한 데이터 저장 제어 프로그램으로서, 데이터를 상기 메모리를 구성하는 복수개의 메모리 뱅크에 나누어 저장할 때, 동시에 판독하려고 하는 원하는 복수개 데이터를 나타내는 액세스 패턴에 따라, 상기 액세스 패턴을 구성하는 액세스 후보 간의 데이터를 동일 뱅크에 저장함으로써 초기 배치하고, 상기 복수개의 메모리 뱅크로 이루어지는 메모리 상에 초기 배치된 데이터에 대하여, 뱅크로부터 화소 데이터를 판독하고, 상기 액세스 패턴 후보의 각 위치에 따라 정해지는 범위 중, 상기 액세스 패턴의 이동 방향에 따라 결정되는 하나의 인접하는 범위의 화소 데이터가 저장되어 있는 뱅크에 판독한 상기 화소 데이터를 저장하는 것을 특징으로 한다.
본 발명에 의하면, 필요 최저한의 뱅크수로 실현하여, 어드레스 버스, 셀렉터, 디코더, 소비 전력의 크기 등을 최소로 억제하여, 전체 데이터에서 원하는 복수개 화소를 동시에 액세스할 수 있다.
이하, 본 발명의 실시예에 대하여, 도면을 참조하여 상세하게 설명한다. 그리고, 본 발명은 이하의 예에 한정되지 않고, 본 발명의 요지를 벗어나지 않는 범위에서, 임의로 변경 가능한 것은 말할 필요도 없다.
본 발명은, 예를 들면 도 1에 나타낸 바와 같은 구성의 데이터 저장 장치(100)에 의해 실시된다.
이 데이터 저장 장치(100)는 복수개의 메모리 뱅크로 이루어지는 메모리(10)와, 상기 메모리(10)에의 화상 데이터 등의 데이터 DA의 기록을 행하는 데이터 저장 제어부(20)와, 상기 메모리(10)로부터의 데이터 판독을 행하는 동시에 화소의 재기록 제어를 행하는 데이터 판독 저장 제어부(30)로 이루어진다. 저장하는 입력 데이터가 상기 메모리(10) 및 데이터 저장 제어부(20)에 공급되고, 복수개 데이터의 동시 판독을 나타내는 액세스 패턴 AP가 상기 데이터 저장 제어부(20)공급되고, 동작 제어용의 제어 신호CS가 상기 메모리(10), 데이터 저장 제어부(20) 및 데이터 판독 저장 제어부(30)에 공급되게 되어 있다.
상기 데이터 저장 제어부(20)는 도 2에 나타낸 바와 같이 공급된 데이터 DA를 계수하는 카운터(21)와, 이 카운터(21)의 계수 출력과 액세스 패턴 AP와의 일치 판정을 행하는 일치 판정부 (22)와, 이 일치 판정부(22)의 판정 출력에 따라 플래그를 생성하는 플래그 생성부(23)와, 상기 카운터(21)의 출력을 받아 인크리먼트되는 뱅크 어드레스 카운터(24)와, 이 뱅크 어드레스 카운터(24)의 출력을 받아 인크리먼트되는 비트선아드레스 카운터(25)와, 이 비트선 어드레스 카운터(25)의 출력을 받아 인크리먼트되는 워드선 어드레스 카운터(26)와, 이들 카운터(24, 25, 26) 의 출력에 따라 기록 어드레스 WA를 생성하는 어드레스 생성부(27), 그리고 기록 어드레스 WA를 받아 메모리(10)에의기록을 제어하는 저장 제어 처리부(28)로 이루어진다. 상기 플래그 생성부(23)의 출력이 상기 뱅크 어드레스 카운터(24), 비트선 어드레스 카운터(25) 및 워드선 어드레스 카운터(26)에 주어지도록 되어 있다. 그리고, 저장 제어 처리부(28)에 의해 기록 어드레스 WA가 나타내는 메모리(10)의 어드레스에, 지연기(도시하지 않음)에 의해 소정 시간 지연된 데이터 DA가 저장된다.
또, 데이터 판독 저장 제어부(30)는, 예를 들면 4 개의 메모리 뱅크(BK0～BK2)로 이루어지는 경우에는, 도 3에 나타낸 바와 같이, 데이터 판독용 비트선 어드레스 카운터(31-0～31-3), 워드선 어드레스 카운터(32-0～32-3), 데이터 저장용 비트선 어드레스 카운터(33-0～33-3), 워드선 어드레스 카운터(34-0～34-3), 판독 어드레스를 생성하는 판독 어드레스 생성부(35-0～35-3), 기록 어드레스를 생성하는 기록 어드레스 생성부(36-0～36-3), 판독 제어 처리를 행하는 판독 제어 처리부(37-0～37-3)와 기록 제어 처리를 행하는 기록 제어 처리부(38-0～38-3)가 준비되어 있다.
예를 들면 메모리로부터 판독된 각 메모리 뱅크의 최종 판독 어드레스가, 각 비트선 어드레스 카운터(31-0～31-3)에 입력되고, 각 워드선 어드레스 카운터(32-0～32-3)는 판독에 따라 적당히 인크리먼트된다. 판독 어드레스 생성부(35-0～35-3)는 각 뱅크 어드레스, 비트선 어드레스 카운터(31-0～31-3), 워드선 어드레스 카운터(32-0～32-3)에 따라, 각각 판독 어드레스 RA를 생성하고, 판독 제어 처리부 (37-0～37-3)는 그 판독 어드레스에 대응하는 데이터를 메모리(10)로부터 판독한다.
기록 측도 동일하게, 예를 들면 메모리로부터 판독된 각 메모리 뱅크의 최종 기록 어드레스가, 각 비트선 어드레스 카운터(33-0～33-3)에 입력되고, 각 워드선 어드레스 카운터(34-0～34-3)은 기록에 따라 적당히 인크리먼트된다. 기록 어드레스 생성부(36-0～36-3)는 각 뱅크 어드레스, 비트선 어드레스 카운터(33-0～33-3), 워드선 어드레스 카운터(34-0～34-3)에 따라, 각각 기록 어드레스 WA를 생성하고, 기록 제어 처리부(38-0～38-3)는 다른 메모리 뱅크(예를 들면 1개 뒤의 메모리 뱅크)로부터 판독된 데이터를 그 기록 어드레스가 나타내는 메모리(10)의 소정 위치에 기록한다.
그리고, 여기에서는, 메모리로부터 최종 판독 어드레스 및 최종 기록 어드레스를 판독했지만, 이에 한정되지 않고, 데이터 판독 저장 제어부(30) 내에 기억해 두고, 그곳으로부터 판독하도록 해도 된다.
또, 여기에서는 판독용 비트선 및 워드선 어드레스 카운터를 각 메모리 뱅크마다 설치했으나, 각 메모리 뱅크를 판독할 때, 그 비트선 및 워드선 어드레스 카운터가 나타내는 카운트값은 동일하기 때문에, 이들은 적당히 공유시켜도 된다.
또, 여기에서는 1개 뒤의 메모리 뱅크로부터 판독된 값을, 해당 메모리 뱅크에 기록하도록 했지만, 만약 BK0으로 판독된 데이터가 재차 필요하게 되는 경우에는, BK0으로 판독된 데이터를 BK3으로 기록하도록 설정해도 상관없다.
이와 같은 구성의 데이터 저장 장치(100)에 있어서의 화상 데이터의 각 뱅크 에의 초기 배치에 대하여 설명한다.
도 4와 같이, 어느 하나의 화상에 대하여, 복수개 동시 액세스하고 싶은 화소에 대응하는 패턴(액세스 패턴 AP)이 있어, 그것을 좌측 위로부터 래스터(raster) 스캔하는 경우를 예로한다. 여기에서는, 4 뱅크(뱅크 어드레스 BK0～3)의 메모리(10)를 사용하여, 4화소를 동시 액세스하는 예에 대하여 설명한다. 복수개 동시 액세스하고 싶은 화소에 대응하는 액세스 패턴은 이 도 4에 나타낸 예에 한정되는 것은 아니다. 즉, 전술한 바와 같이 세로(h 화소)×가로(w 화소)의 서치 영역 SR이 있고, 그 중 임의의 액세스하고 싶은 n 개의 후보가 있는 경우, 그 종류는 (h×w)C)(n) 개 있다. 이 하나 하나를 액세스 패턴이라고 한다. 액세스 패턴으로서는, 서치 영역 내의 임의의 액세스 후보수의 조합이 가능하다. 도 4의 예이면 16×8C4와 같은 조합 내의 하나의 예를 나타낸 것이다.
여기에서, 동시 액세스하고 싶은 화소수를 액세스 후보수라고 하며, 액세스 패턴을 구성하는 후보수와 동일하다. 이 예에서는, 4개의 후보로부터 액세스 패턴이 형성되어 있기 때문에, 액세스 후보수는 4로 되어 있다.
그리고, 이 데이터 저장 장치(100)에서는, 화상 데이터가 입력되었을 때, 상기 데이터 저장 제어부(20)에 의해 초기 배치 처리를 행하고, 액세스 패턴과 일치한 경우에는, 그 시점의 비트선 어드레스 카운터(25)의 값과 워드선 어드레스 카운터(26)의 값을 그 뱅크의 기록 비트선 어드레스와 기록 워드선 어드레스로서 저장하고, 뱅크 어드레스 카운터(24)를 인크리먼트하여 그 뱅크 어드레스에 화소를 저 장한다. 또, 액세스 패턴과 일치하지 않은 경우에는, 현재의 뱅크 어드레스에 비트선 어드레스 카운터(25)를 인크리먼트한 비트 어드레스 위치에 저장하고, 비트선 어드레스가 종료되면, 비트선 어드레스 카운터(25)를 0으로 되돌리고, 워드선 어드레스 카운터(26)를 인크리먼트함으로써, 예를 들면 도 5 (A), (B)에 나타낸 바와 같이, 액세스 후보 간의 화소를 동일 뱅크 BK에 저장한다. 상기 화상의 좌측 위로부터 1화소씩 뱅크 BK에 저장할 때, 상기 데이터 저장 제어부(20)는 액세스 패턴과 일치할 때마다 뱅크 어드레스를 인크리먼트 시켜, 뱅크 1(BK1)의 다음은 뱅크 2(BK2), 그 다음은 뱅크 3(BK3)으로 뱅크를 바꾸고, 액세스 후보 사이의 화소를 동일 뱅크에 저장한다. 여기에서는, 데이터의 초기 배치에 있어서의 2차원 배열 상태를 도 5 (A)에 나타내고, 또, 각 메모리 뱅크(0～3)(BK)에 있어서의 1차원 배열 상태를 도 5 (B)에 나타내고 있다. 그리고, 도 5 (A)에서의 숫자는 저장처 뱅크의 비트선 어드레스를 나타내고 있다.
즉, 액세스 개시 위치에 액세스 패턴이 세트된 상황에서, 액세스 패턴에 대한 화상 데이터의 일치/불일치를 보고 있다.
이 데이터 저장 장치(100)에서, 상기 데이터 저장 제어부(20)는, 예를 들면 마이크로 프로세서로 구성되며, 프로그램 메모리(도시하지 않음)에 저장된 데이터 저장 제어 프로그램에 따라, 도 6의 플로 차트에 나타낸 순서로 초기 배치 처리를 행한다.
즉, 상기 데이터 저장 제어부(20)는 초기 배치 처리를 개시하면, 먼저, 뱅크 어드레스 카운터(24), 비트선 어드레스 카운터(25) 및 워드선 어드레스 카운터(26) 의 값을 모두 「0」으로 초기 설정한다(스텝 S1).
그리고, 저장해야 할 1화소분의 화상 데이터가 입력되면(스텝 S2), 일치 판정 부(22)에 의해 액세스 개소인지 여부를 판정하고(스텝 S3), 그 판정 결과가 NO인 경우에는, 현재의 뱅크 어드레스 카운터(24), 비트선 어드레스 카운터(25) 및 워드선 어드레스 카운터(26)의 값으로 나타내는 기록 어드레스로 상기 메모리(10)에 그 화소의 화상 데이터를 저장하여(스텝 S6), 전체 데이터가 입력되었는지 여부를 판정한다(스텝 S7).
상기 스텝 S7에서의 판정 결과가 NO인 경우에는, 비트선 어드레스 카운터(25)를 인크리먼트하여(스텝 S8), 비트선 어드레스 카운터(25)의 값이 비트선 길이보다 커졌는지 여부를 판정한다(스텝 S9).
상기 스텝 S9에서의 판정 결과가 NO인 경우에는, 상기 스텝 S2로 되돌아가 다음의 1화소분의 화상 데이터에 대하여 저장 처리를 행한다. 또, 이 스텝 S9에서의 판정 결과가 YES인 경우에는, 상기 비트선 어드레스 카운터(25)의 값을 「0」으로 리세트하는 동시에 워드선 어드레스 카운터(26)를 인크리먼트한(스텝 S10) 다음, 상기 스텝 S2로 되돌아가 다음의 1화소분의 화상 데이터에 대하여 저장 처리를 행한다.
그리고, 상기 스텝 S3에서의 판정 결과가 YES인 경우, 즉 액세스 위치의 경우에는, 워드선 어드레스 카운터(26)와 비트선 어드레스 카운터(25)의 값을, 그 뱅크 어드레스의 워드선 어드레스와 비트선 어드레스로서 저장한(스텝 S4) 다음, 뱅크 어드레스 카운터(24)를 인크리먼트하는 동시에, 워드선 어드레스 카운터(26)와 비트선 어드레스 카운터(25)의 값을 「0」으로 리세트하고(스텝 S5), 상기 스텝 S6으로 진행하여 상기 뱅크 어드레스 카운터(24), 워드선 어드레스 카운터(25) 및 비트선 어드레스 카운터(26)의 값을 「0」의 값으로 나타내는 기록 어드레스로 상기 메모리(10)에 그 화소의 화상 데이터를 저장한다.
상기 스텝 S1로부터 스텝 S10의 처리를 반복함으로써, 전체 데이터의 저장 처리를 행하고, 상기 스텝 S7에서의 판정 결과가 YES가 되면 초기 배치 처리를 종료한다.
다음에, 원하는 액세스 패턴 화소의 액세스 방법과 데이터의 재저장에 대하여 설명한다.
이 데이터 저장 장치(100)에서는, 이상과 같이 하여 메모리(10) 상에 초기 배치한 각 화소의 화상 데이터는 액세스 후보 간의 화소를 동일 뱅크에 저장하고 있으므로, 스캔순으로 액세스 패턴이 이동해도, 어느 일정한 구간은 동시에 액세스할 수 있는 것이지만 도 7 (A)에 나타낸 바와 같이, 액세스 패턴의 이동이 액세스 화소 사이를 넘으면, 동시에 동일 뱅크의 화소에 액세스하게 되어 버리므로, 도 7 (B)에 나타낸 바와 같이, 액세스한 화소의 화상 데이터의 재저장 위치를 연구함으로써, 액세스 패턴의 이동에 대응할 수 있도록 하고 있다.
이 데이터 저장 장치(100)에서는, 이상과 같이 하여 메모리(10) 상에 초기 배치한 각 화소의 화상 데이터를 액세스할 때, 도 8에 나타낸 바와 같이, 어느 뱅크 어드레스로부터 화소의 화상 데이터를 판독하고, 도 9에 나타낸 바와 같이, 그 뱅크 어드레스 -1의 뱅크 어드레스의 기록 워드선 어드레스, 기록 비트선 어드레스 에 +1한 위치에 저장함으로써, 도 10～도 13에 나타낸 바와 같이, 액세스 패턴이 스캔순으로 이동해도 동시에 액세스할 수 있도록 하고 있다.
즉, 메모리(10) 상에 초기 배치한 각 화소의 화상 데이터로부터, 도 10 (A), (B)에 나타낸 바와 같이, 어느 뱅크 어드레스로부터 화소의 화상 데이터를 판독하고, 도 11 (A), (B)에 나타낸 바와 같이, 그 뱅크 어드레스 -1의 뱅크 어드레스의 기록 워드선 어드레스, 기록 비트선 어드레스에 +1한 위치에 저장한다. 서치 영역이 이동하는 데 따라, 각 뱅크로부터 판독하는 것에는 변함없지만, 액세스 후보 최종 화소가 존재 하는 다음의 뱅크는 차례차례 교대해 가도록 됨으로써, 패턴이 스캔순으로 이동해도 동시 액세스를 실현할 수 있다. 서치 영역을 가로 방향으로 +1 이동시킨 경우의 액세스 방법과 데이터의 재저장 모양을 도 12 (A), (B) 및 도 13 (A), (B)에 나타내고 있다.
그리고, 도 10～도 13에서, (A)는 데이터의 2차원 배열 상태를 나타내고, 또, (B)는 각 메모리 뱅크(0～3)에서의 1차원 배열 상태를 나타내고 있다. 또, 도 10～도 13 (A)에서의 숫자는 저장처 뱅크의 비트선 어드레스를 나타내고 있다.
이 데이터 저장 장치(100)에 있어서의 데이터 판독 저장 제어부(30)는 비트선 어드레스 카운터(31-0～31-3), 워드선 어드레스 카운터(32-0～32-3)를 인크리먼트하면서, 그 워드선 어드레스, 비트선 어드레스 상의 화소를 뱅크수만큼 판독하면, 원하는 화소를 판독할 수 있다. 준비되어 있는 워드선 어드레스, 비트선 어드레스가 종료되면, 각각 0으로 되돌린다.
이와 같이, 뱅크 번호가 가장 최초인 경우에는, 최후의 뱅크에 기록한다. 또는 후단 처리에 필요하면 후단 처리 시에 사용하는 메모리에 기록한다. 어차피, 이 화소는 이 처리에서는 향후 필요하게 되지 않는다.
이 데이터 저장 장치(100)에서, 상기 데이터 판독 저장 제어부(30)는, 예를 들면 마이크로 프로세서로 구성되며, 프로그램 메모리(도시하지 않음)에 저장된 데이터 저장 제어 프로그램에 따라, 도 14의 플로 차트에 나타낸 순서로 액세스 처리를 행한다.
즉, 상기 데이터 판독 저장 제어부(30)는 초기 설정으로서, 액세스 처리를 개시하면, 먼저, 판독용 비트선 어드레스 카운터(31-0～31-3)[이하, 판독 비트선 어드레스 카운터(31)라고 함] 및 워드선 어드레스 카운터[이하, 판독 워드선 어드레스 카운터(32)라고 함)의 값을 모두 「0」으로 초기 설정한다(스텝 S21).
그리고, 각 메모리 뱅크의 현재의 비트선 어드레스 카운터(31) 및 워드선 어드레스 카운터(32)의 값으로 나타내는 판독 어드레스로 메모리(10)로부터 액세스 패턴 AP를 구성하는 화소분의 화상 데이터를 판독한다(스텝 S22). 각 메모리 뱅크의 뱅크 어드레스의 기록 워드선 어드레스와 기록 비트선 어드레스를, 예를 들면 메모리(10)로부터 판독한다(스텝 S23). 각 메모리 뱅크로부터 판독한 화소를, 각각 판독된 메모리 뱅크의 하나 전의 뱅크 어드레스의 기록 워드선 어드레스와 기록 비트선 어드레스에 저장하는 동시에, 기록 워드선 어드레스와 기록 비트선 어드레스를 저장한다(스텝 S24).
다음에, 판독된 화소수에 따라, 1화면 모두 스캔했는지 여부를 판정한다(스텝 S25).
이 스텝 S25에서의 판정 결과가 NO인 경우에는, S26으로 진행하여, 각 메모리 뱅크로부터 다음에 판독할 때 필요하게 되는 뱅크 어드레스의 판독 워드선 어드레스와 비트선 어드레스 및 각 메모리 뱅크에 기록할 때 필요하게 되는 뱅크 어드레스의 기록 워드선 어드레스와 비트선 어드레스를 계산하여, 예를 들면 메모리(10)에 저장한다. 그리고, S22로부터의 처리를 반복하여, 판정 결과가 YES인 경우에는, 판독 기록 처리를 종료한다.
여기에서, 상기 스텝 S26에서의 워드선 어드레스와 비트선 어드레스의 계산을, 도 15의 플로 차트를 사용하여 설명한다
S31에서, S24에서 각 메모리 뱅크의 마지막으로 기록된 기록 비트선 어드레스가 비트선 어드레스 카운터(33)에 의해 인크리먼트된다.
S32에서, 비트선 어드레스 카운터(33)의 값이 비트선 길이보다 커졌는지 여부가 판정된다.
이 스텝 S32에서의 판정 결과가 YES인 경우에는, 상기 비트선 어드레스 카운터(33)의 값이 「0」으로 리세트되고, S24에서 각 메모리 뱅크의 마지막으로 기록된 기록 워드선 어드레스가 워드선 어드레스 카운터(34)에 의해 인크리먼트된다(스텝 S33). S34에서, 워드선 어드레스 카운터(34)의 값이 워드선 길이보다 커졌는지 여부가 판정된다.
이 스텝 S34에서의 판정 결과가 YES인 경우에는, 상기 워드선 어드레스 카운터(34)의 값을 「0」으로 리세트하고(스텝 S35), 처리를 종료한다.
또, 상기 스텝 S32, S34에서의 판정 결과가 NO인 경우에는, 처리를 종료 한 다.
그리고, 상기 스텝 S26에서의 판독용 워드선 어드레스와 비트선 어드레스의 계산도 동일하게 행해진다. 그 때, 기록용 어드레스 계산으로 사용된 기록 비트선 어드레스 카운터(33)(33-0～33-3), 기록 워드선 어드레스 카운터(34)(34-0～34-3)는 각각 판독 비트선 어드레스 카운터(31), 판독 워드선 어드레스 카운터(32)로 대체하여 적용하는 것으로 한다.
또, 기록용 어드레스 계산에서는, S31에서 S24에서 각 메모리 뱅크에 마지막으로 기록된 기록 비트선 어드레스, S33에서는 S23에서 판독한 각 메모리 뱅크에 마지막으로 기록된 기록 워드선 어드레스가 사용되었지만, 판독용 어드레스 계산에서는, S31에서 S22에서 각 메모리 뱅크로부터 마지막으로 판독한 판독 비트선 어드레스, S33에서 S22에서 각 메모리 뱅크로부터 마지막으로 판독한 판독 워드선 어드레스가 사용되는 것으로 대체하여 적용한다.
그리고, 전술한 실시예에서는, 액세스 패턴 후보 간의 영역을 래스터 방향으로 스캔한 경우에, 메모리 뱅크 BK3의 데이터는 메모리 뱅크 BK2에 기록하고, 메모리 뱅크 BK2의 데이터는 메모리 뱅크 BK1에 기록하고, 메모리 뱅크 BK1의 데이터는 메모리 뱅크 BK0에 기록하도록 되어 있지만, 이 메모리 뱅크 어드레스는 이것에 한정되지 않고, 메모리 뱅크 BK3의 데이터를 메모리 뱅크 BK0에, 메모리 뱅크 BK0의 데이터를 메모리 뱅크 BK2에, 메모리 뱅크 BK2의 데이터를 메모리 뱅크 BK1에 기록하는 것 같은 어느 패턴에 따라 판독?기록을 행하는 구조로 해도 된다. 또 스캔하는 방향도 래스터 방향으로 한정되지 않고, 래스터 방향과 역, 세로 방향, 경사 방향 등이라도 상관없다.
또, 전술한 실시예에서는. 데이터 판독 저장 처리부가 워드선 어드레스와 비트 선 어드레스를 인크리먼트하면서, 그 워드선 어드레스, 비트선 어드레스 상의 화소 데이터를 뱅크수만큼 판독했지만, 본원 발명은 이것에 한정되지 않고, 어느 패턴에 따라 판독하는 것이면 된다. 따라서, 상기 워드선 어드레스, 상기 비트선 어드레스를 디크리먼트, 또 미리 결정한 소정 패턴에 따라 워드선 어드레스, 비트선 어드레스의 화소를 판독해도 된다.
여기에서, 전술한 실시예에서는, 판독한 화소 데이터는 하나 전의 뱅크가 이미 기록되어 있는 영역의 뒤에 저장되어 있었지만, 그 대신에 하나 전의 뱅크가 이미 판독되어 있는 영역에 재기입하고 있어도 된다. 즉 하나 전의 뱅크의 선두로부터 재기입하고 있어도 된다. 그 때는 기록되어 있는 영역의 뒤에 저장되어 있었을 때와 동일하게, 재기입한 어드레스에 계속되는 어드레스에 차례로 재기입해 갈 필요가 있다. 그리고 전술한 바와 같이, 기록하는 것은 하나 전의 뱅크에 한정되지는 않는다.
즉, 전술한 바와 같이 메모리(10) 상에 초기 배치한 각 화소의 화상 데이터로부터, 도 10 (A), (B)에 나타낸 바와 같이, 어느 뱅크 어드레스로부터 화소의 화상 데이터를 판독하고, 도 16 (A), (B)에 나타낸 바와 같이, 그 뱅크 어드레스 -1의 뱅크 어드레스의 기록 워드선 어드레스, 기록 비트선 어드레스에 저장한다. 서치 영역이 이동하는 데 따라, 각 뱅크로부터 판독하는 것에는 변함없지만, 액세스된 화소가 기록되는 뱅크는 차례차례 교대되어 가도록 됨으로써, 패턴이 스캔순으 로 이동해도 동시 액세스를 실현할 수 있다. 서치 영역을 가로 방향으로 +1 이동시킨 경우의 액세스 방법과 데이터의 재저장 모양을 도 17 (A), (B) 및 도 18 (A), (B)에 나타냈다.
그리고, 도 16～도 18에서, (A)는 데이터의 2차원 배열 상태를 나타내고, 또, (B)는 각 메모리 뱅크(1～3)에 있어서의 1차원 배열 상태를 나타내고 있다. 또, 도 16～도 18 (A)에서의 숫자는 저장처 뱅크의 비트선 어드레스를 나타내고 있다.
본 발명에 의하면, 필요 최저한의 뱅크수로 실현하여, 어드레스 버스, 셀렉터, 디코더, 소비 전력의 크기 등을 최소로 억제하여, 전체 데이터에서 원하는 복수개 화소를 동시에 액세스할 수 있다.

Claims (9)

  1. 복수개의 메모리 뱅크로 이루어지는 메모리와,
    데이터를 상기 메모리를 구성하는 복수개의 메모리 뱅크에 나누어 저장할 때, 동시에 판독하려고 하는 원하는 복수개 데이터를 나타내는 액세스 패턴에 따라, 상기 액세스 패턴을 구성하는 액세스 후보 간의 데이터를 동일 뱅크에 저장함으로써 초기 배치하는 데이터 저장 처리부와,
    상기 복수개의 메모리 뱅크로 이루어지는 메모리 상에 초기 배치된 데이터에 대하여, 화소 데이터를 각 뱅크로부터 각각 판독하는 데이터 판독 저장 처리부
    를 구비하고,
    상기 데이터 판독 저장 처리부는 뱅크로부터 화소 데이터를 판독하고, 상기 액세스 패턴 후보의 각 위치에 따라 정해지는 범위 중, 상기 액세스 패턴의 이동 방향에 따라 정해지는 하나의 인접하는 범위의 화소 데이터가 저장되어 있는 뱅크에 판독한 상기 화소 데이터를 저장하는 것을 특징으로 하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 데이터 판독 저장 처리부는 워드선 어드레스(a word line address)와 비트선 어드레스(a bit line address)를 인크리먼트하면서, 그 워드선 어드레스, 비트선 어드레스 상의 화소 데이터를 뱅크 수만큼 판독하는 것을 특징으로 하는 데이터 저장 장치.
  3. 제1항에 있어서,
    상기 액세스 패턴 후보의 각 위치에 따라 정해지는 범위란, 상기 액세스 패턴을 구성하는 후보 중, 상기 액세스 패턴이 이동하는 방향으로 하나의 후보로부터 그 다음의 후보까지 사이의 것인 것을 특징으로 하는 데이터 저장 장치.
  4. 제1항에 있어서,
    상기 하나의 인접하는 범위의 화소 데이터는 상기 액세스 패턴의 이동 방향과 반대 방향으로 인접하는 범위의 화소 데이터인 것을 특징으로 하는 데이터 저장 장치.
  5. 제1항에 있어서,
    상기 데이터 저장 처리부는 전체 데이터를 상기 메모리를 구성하는 복수개의 메모리 뱅크에 나누어 저장할 때, 동시에 판독하려고 하는 원하는 복수개 데이터를 나타내는 액세스 패턴에 따라, 저장하려 하고 있는 데이터가 상기 액세스 패턴에 대응하는 위치의 데이터인지 여부를 판정하고,
    액세스 패턴과 일치한 경우에는,
    그 시점의 비트선 어드레스(a bit line address)와 워드선 어드레스(a word line address)의 값을 그 뱅크의 기록 비트선 어드레스와 기록 워드선 어드레스로서 저장하고, 뱅크 어드레스를 인크리먼트하여 그 뱅크 어드레스에 그 화소 데이터를 저장하고,
    또,
    액세스 패턴과 일치하지 않는 경우에는,
    현재의 뱅크 어드레스에 비트선 어드레스를 인크리먼트한 위치에 저장함으로써, 상기 전체 데이터를 복수개의 메모리 뱅크로 이루어지는 메모리 상에 초기 배치하는 것을 특징으로 하는 데이터 저장 장치.
  6. 제1항에 있어서,
    상기 데이터 판독 저장 처리부는 뱅크로부터 판독한 화소 데이터를 해당 뱅크의 데이터가 이미 판독된 영역에 재기입하여 저장하는 것을 특징으로 하는 데이터 저장 장치.
  7. 메모리를 구성하는 복수개의 메모리 뱅크에 데이터를 나누어 저장할 때, 동시에 판독하려고 하는 원하는 복수개 데이터를 나타내는 액세스 패턴에 따라, 상기 액세스 패턴을 구성하는 액세스 후보 간의 데이터를 동일 뱅크에 저장함으로써 초기 배치하는 데이터 저장 처리부와,
    상기 복수개의 메모리 뱅크로 이루어지는 메모리 상에 초기 배치된 데이터에 대하여, 화소 데이터를 각 뱅크로부터 각각 판독하는 데이터 판독 저장 처리부
    를 구비하고,
    상기 데이터 판독 저장 처리부는 뱅크로부터 화소 데이터를 판독하고, 상기 액세스 패턴 후보의 각 위치에 따라 정해지는 범위 중, 상기 액세스 패턴의 이동 방향에 따라 정해지는 하나의 인접하는 범위의 화소 데이터가 저장되어 있는 뱅크 에 판독한 상기 화소 데이터를 저장하는 것을 특징으로 하는 데이터 저장 제어 장치.
  8. 메모리를 구성하는 복수개의 메모리 뱅크에 데이터를 나누어 저장할 때, 동시에 판독하려고 하는 원하는 복수개 데이터를 나타내는 액세스 패턴에 따라, 상기 액세스 패턴을 구성하는 액세스 후보 간의 데이터를 동일 뱅크에 저장함으로써 초기 배치하고,
    상기 복수개의 메모리 뱅크로 이루어지는 메모리 상에 초기 배치된 데이터에 대하여, 뱅크로부터 화소 데이터를 판독하고, 상기 액세스 패턴 후보의 각 위치에 따라 정해지는 범위 중, 상기 액세스 패턴의 이동 방향에 따라 정해지는 하나의 인접하는 범위의 화소 데이터가 저장되어 있는 뱅크에 판독한 상기 화소 데이터를 저장하는 것을 특징으로 하는 데이터 저장 제어 방법.
  9. 삭제
KR1020050032331A 2004-04-19 2005-04-19 데이터 저장 장치, 데이터 저장 제어 장치 및, 데이터 저장 제어 방법 KR101117145B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004123466 2004-04-19
JPJP-P-2004-00123466 2004-04-19

Publications (2)

Publication Number Publication Date
KR20060047224A KR20060047224A (ko) 2006-05-18
KR101117145B1 true KR101117145B1 (ko) 2012-03-07

Family

ID=35096097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050032331A KR101117145B1 (ko) 2004-04-19 2005-04-19 데이터 저장 장치, 데이터 저장 제어 장치 및, 데이터 저장 제어 방법

Country Status (3)

Country Link
US (1) US7401177B2 (ko)
KR (1) KR101117145B1 (ko)
CN (1) CN100419792C (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080075057A1 (en) * 2006-09-25 2008-03-27 Mediatek Inc. Frequency correction burst detection
US8732384B1 (en) * 2009-08-04 2014-05-20 Csr Technology Inc. Method and apparatus for memory access
US8587598B2 (en) * 2009-10-29 2013-11-19 Mediatek Inc. Memory address mapping method for controlling storage of images in memory device and memory address mapping circuit thereof
GB2526849B (en) * 2014-06-05 2021-04-14 Advanced Risc Mach Ltd Dynamic cache allocation policy adaptation in a data processing apparatus
US10346244B2 (en) * 2017-08-10 2019-07-09 Micron Technology, Inc. Shared address counters for multiple modes of operation in a memory device
JP2019091191A (ja) * 2017-11-14 2019-06-13 ルネサスエレクトロニクス株式会社 半導体装置、データ処理システム、データ読取り方法、及びデータ読取りプログラム
CN110289029B (zh) * 2018-03-19 2021-06-15 旺宏电子股份有限公司 存储器装置及其操作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030095714A1 (en) 2001-11-21 2003-05-22 Avinash Gopal B. Computationally efficient noise reduction filter
US20040001625A1 (en) 2002-07-01 2004-01-01 Xerox Corporation Segmentation method and system for Multiple Raster Content (MRC) representation of documents

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2277012B (en) * 1993-04-08 1997-06-18 Sony Uk Ltd Image data storage
JPH07311842A (ja) * 1994-05-19 1995-11-28 Konica Corp 画像記憶装置
JP3803122B2 (ja) * 1995-05-02 2006-08-02 松下電器産業株式会社 画像メモリ装置および動きベクトル検出回路
JP4224876B2 (ja) * 1998-09-11 2009-02-18 ソニー株式会社 記憶装置、並びに書き込み方法および読み出し方法
US7072395B2 (en) * 2001-07-20 2006-07-04 Ess Technology, Inc. Memory control apparatus and efficient search pattern for block-matching motion estimation
JP3859134B2 (ja) * 2001-10-31 2006-12-20 株式会社リコー 画像データ処理装置，画像処理装置，カラー画像形成装置およびパターンマッチング方法
US20040181503A1 (en) * 2003-03-13 2004-09-16 Motorola, Inc. Information storage and retrieval method and apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030095714A1 (en) 2001-11-21 2003-05-22 Avinash Gopal B. Computationally efficient noise reduction filter
US20040001625A1 (en) 2002-07-01 2004-01-01 Xerox Corporation Segmentation method and system for Multiple Raster Content (MRC) representation of documents

Also Published As

Publication number Publication date
US20050232027A1 (en) 2005-10-20
CN100419792C (zh) 2008-09-17
KR20060047224A (ko) 2006-05-18
CN1691061A (zh) 2005-11-02
US7401177B2 (en) 2008-07-15

Similar Documents

Publication Publication Date Title
KR101117145B1 (ko) 데이터 저장 장치, 데이터 저장 제어 장치 및, 데이터 저장 제어 방법
KR100817057B1 (ko) 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법 및비디오 시스템
CN108053855B (zh) 一种基于sdram芯片的矩阵转置方法
US7002587B2 (en) Semiconductor device, image data processing apparatus and method
US20090204780A1 (en) Data storage unit, data storage controlling apparatus and method, and data storage controlling program
EP0443551A2 (en) A multidimensional address generator and a system for controlling the generator
KR100283413B1 (ko) 텍스처 매핑시스템
US8762686B2 (en) Multimode accessible storage facility
EP1575298B1 (en) Data storage apparatus, data storage control apparatus, data storage control method, and data storage control program
JP4586627B2 (ja) データアクセス装置、データアクセス方法、プログラムおよび記録媒体
US6560686B1 (en) Memory device with variable bank partition architecture
JP4735008B2 (ja) データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム
JP4487568B2 (ja) データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム
JP4534488B2 (ja) データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム
JP4506256B2 (ja) データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム
JP4655220B2 (ja) 設計装置および方法、並びにデータ格納装置
JP4701620B2 (ja) データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム
JP2633251B2 (ja) 画像メモリ素子
CN111831212A (zh) 一种数据写入、读取方法、装置及设备
Kim et al. Array address translation for SDRAM-based video processing applications
JP4650459B2 (ja) 半導体装置およびデータ処理装置
CN117710188A (zh) 图像处理的硬件电路实现方法、设备及集成电路
JP2003324734A (ja) データ処理装置及び半導体装置
JPH04257080A (ja) メモリアクセス方式及びメモリ装置
JPH0464152A (ja) データ書込方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee