CN1691061A - 数据存储设备和控制设备，数据存储控制方法及程序 - Google Patents

Abstract

一种数据存储设备，包括：存储器，该存储器包括多个存储体；数据存储处理器，该处理器基于包括将被同时读取的数据的多个期望的像素的访问模式将数据最初组织到多个存储体中，以便将构成访问模式的访问候选之间的数据的像素存储在完全相同的存储体中；数据读取和存储处理器，该处理器读取最初组织到存储器的多个存储体中的数据。数据读取和存储处理器从存储体中读取数据的像素，并将读取的数据的像素存储在其中存储了邻近范围中的数据的像素的存储体中，所述邻近范围基于访问模式移动的方向在多个范围内定义，所述多个范围由访问模式的访问候选的位置来进行定义。

Description

数据存储设备和控制设备、 数据存储控制方法及程序

相关申请的交叉引用

本发明包含涉及2004年4月19日在日本专利局提出的日本专利申请JP 2004-123466的主题，在此引用了该申请的全部内容作为参考。

技术领域

本发明涉及数据存储设备、数据存储控制设备、数据存储控制方法，以及数据存储控制程序，其中，数据存储在包括多个存储体的存储器中，数据的多个期望的部分被同时读取。

背景技术

如图19所示，半导体存储器被配置为通过指定字线WL和位线BL来访问存储器单元MC，存储在位于被激活的字线和位线的交叉点的存储器单元MC中的数据被读取。

在具有这样的配置的半导体存储器中，一个位线被多个字线的数据共享。如图20所示，如果指定了多个字线WL1和WL2，由指定的字线WL1和WL2定义的位线上的数据被中断，因此，可能会不可能同时访问不同字线的数据。

可以同时从独立的存储体读取数据。如图21所示，存储器被分成n个存储体BK0到BKn-1，给这些存储体指定了不同的地址，以便多个字线的数据被同时访问。然而，可能会不可能同时访问存储体中的不同字线的数据。因此，可以从存储体中同时读取存储在相同字线上的数据，而不可能同时读取存储在一个存储体中的不同字线上的数据。

这里，存储体是具有固定容量的区域，被用作用于管理存储器的单元。因此，在独立的存储体之间没有发生数据访问冲突。存储器包括一个或多个存储体。

在相关技术中，标识输入数据中包含中特定的数据序列，以便进行图像数据处理，例如，模式识别。

在相关技术中，还标识输入数据中包含的特定的数据序列，以便进行图像数据处理，例如，模式识别和运动检测。

例如，日本未经审查的专利申请出版物No.2003-203236中说明的数据转换设备包括存储了多个图像数据线并以像素单位输出图像数据的缓冲存储器，包括能够处理多个数据位的多个处理器元件并使用多个处理器元件同时并行地处理数据的数据处理器，存储了匹配的参考数据和控制数据的控制信息存储器。在此数据转换设备中，数据处理器的每一个处理器元件将从缓冲存储器(该缓冲存储器以分配给此处理器元件的给定像素为中心)输出的图像数据中的图像数据组的矩阵转换为使用阈值的目标二进制数据，以便二进制数据被分成串行数据位，以便由此处理器元件进行处理。判断同一种形式存储在控制信息存储器中的二进制数据和参考数据之间是否存在匹配。

在视频处理领域，使用在时间上分隔的不同图像中的对象的运动，即，运动方向和大小(或速度)。所述运动用于，例如，运动补偿帧之间的编码(用于在高效率视频编码)，并用于在电视降噪系统中使用帧之间的时间滤波器执行运动的情况下进行参数控制。一个已知的用于检测运动的运动检测方法是区块匹配方法。

Sony公司提出了一种用于检测图像信号中的运动的运动检测方法，包括步骤(a)使用为每一个屏幕或使用匹配从一个屏幕划分出的每一个相对较大的区块生成的累积表，为每一个屏幕或从一个屏幕划分出的每一个相对较大的区块提取一个或多个候选矢量的步骤，以及步骤(b)对候选矢量执行匹配以检测每一个像素或每一个相对较小的区块的运动矢量。在该两步骤运动检测方法中，必须在两步骤操作中同时读取图像中的数据的多个任意像素，包括使用两步骤代表点匹配和矢量分配的用于检测图像的运动的代表点匹配(参见日本未经审查的专利申请出版物No.2001-61152)。

发明内容

例如，如图22A所示，当图像包括要被同时访问的四个像素的模式时，如图22B所示，单独地存储期望的像素所需的存储体的数量为4。如果高度(h个像素)×宽度(w个像素)的搜索区域SR包括n个要被访问的任意候选，则存在_(hxw)C_(n)个候选集。每一个候选集都被称为访问模式。访问模式可以包括搜索区域中的任意数量的访问候选集。图22A和22B显示了_16×8C₄个集中的其中一个。

由于要被访问的模式以扫描顺序移动，因此，必须设计访问像素之外的像素的初始布局。

例如，如图23所示，访问候选之间的像素一个接一个地存储到不同的存储体中。或者，如图24所示，访问候选之间的像素存储在同一个存储体中。

如果访问候选之间的像素存储在同一个存储体中，如图25A、25B和25C所示，即使模式以扫描顺序移动，像素将在某种程度上可以被同时访问。

然而，如图26所示，如果访问模式移到在访问像素之间定义的范围内，则同一个存储体中的像素将同时被访问。

为了允许数据的这些像素被同时访问，将此数据存储在不同的存储体中或将此数据存储同一个字线中是可行的。通过适当地选择存储位置，像素的某些模式可以被同时访问。为了同时访问像素的任何模式，必须将存储器划分为多个小的存储体，以便划分后的每一个存储体都包括一个字线。然而，将存储器划分为越小的存储体，存储体的数量就越大。大量的存储体会导致下列问题：

给存储体分配不同的地址，因此，地址总线的大小增大；

需要对应于存储体数量的解码器和选择器，因此，芯片尺寸增大；

多个存储体同时工作，因此，功率消耗增大；

如果一个字线上的数据量增大，字线长度增大，因此，访问一个字线上的数据所花的时间更多。

相应地，如果一个存储体包括一个字线，则半导体存储器能够同时读取数据。然而，存储在每一个存储体中的大量的数据将给硬件带来负担，这是不切实的。

因此，在相关技术中，使用了用于临时存储数据和读取存储的数据缓存器或高速缓存，将数据在时间上划分后的数据的多个期望的部分临时存储在缓存器或高速缓存中并从中读取。

如果要处理的数据的期望的部分的数量增大，数据以高速率输入和输出，则读取数据的数据会变慢。虽然增大缓存器或高速缓存的数量可以克服此问题，但是缓存器或高速缓存会占用较大的空间，这会给硬件带来负担。

因此，应该提供这样的数据存储设备、数据存储控制设备、数据存储控制方法，以及数据存储控制程序，其中，数据存储在包括多个存储体的存储器中，数据的多个期望的部分被同时读取，而不会给硬件带来负担。

通过下面的描述，本发明的其他特点和优点将变得显而易见。

根据本发明的实施例，提供了一种数据存储设备，该数据存储设备包括存储器，该存储器包括多个存储体，数据存储处理器，该处理器基于访问模式将数据最初组织到存储器的多个存储体中，以便将构成访问模式的访问候选之间的数据的像素存储在完全相同的存储体中。访问模式包括将被同时读取的数据的多个期望的像素。数据存储设备还包括数据读取和存储处理器，该数据读取和存储处理器读取最初组织到存储器的多个存储体中的数据，以便从存储体中读取数据的像素。数据读取和存储处理器从存储体中读取数据的像素，并将读取的数据的像素存储在其中存储了邻近范围中的数据的像素的存储体中，所述邻近范围基于访问模式移动的方向在多个范围内定义。多个范围由访问模式的访问候选的位置来进行定义。

根据本发明的实施例，提供了一种数据存储控制设备，该数据存储控制设备包括数据存储处理器，该处理器基于访问模式将数据最初组织到构成存储器的多个存储体中，以便将构成访问模式的访问候选之间的数据的像素存储在完全相同的存储体中。访问模式包括将被同时读取的数据的多个期望的像素。数据存储控制设备还包括数据读取和存储处理器，该数据读取和存储处理器读取最初组织到存储器的多个存储体中的数据，以便从存储体中读取数据的像素。数据读取和存储处理器从存储体中读取数据的像素，并将读取的数据的像素存储在其中存储了邻近范围中的数据的像素的存储体中，所述邻近范围基于访问模式移动的方向在多个范围内定义。多个范围由访问模式的访问候选的位置来进行定义。

根据本发明的实施例，提供了一种数据存储控制方法，包括基于访问模式将数据最初组织到构成存储器的多个存储体中，以便构成访问模式的访问候选之间的数据的像素存储在完全相同的存储体中，所述访问模式包括将被同时读取的数据的多个期望的像素，从存储体中读取最初组织到存储器的多个存储体中的数据中的数据的像素，将读取的数据的像素存储在其中存储了邻近范围中的数据的像素的存储体中，所述邻近范围基于访问模式移动的方向在多个范围内定义，所述多个范围由访问模式的访问候选的位置来进行定义。

根据本发明的实施例，提供了一种数据存储控制程序，包括基于访问模式将数据最初组织到构成存储器的多个存储体中，以便构成访问模式的访问候选之间的数据的像素存储在完全相同的存储体中，所述访问模式包括将被同时读取的数据的多个期望的像素，从存储体中读取最初组织到存储器的多个存储体中的数据中的数据的像素，将读取的数据的像素存储在其中存储了邻近范围中的数据的像素的存储体中，所述邻近范围基于访问模式移动的方向在多个范围内定义，所述多个范围由访问模式的访问候选的位置来进行定义。因此，根据本发明的实施例，使用最小数量的存储体同时访问所有数据中的多个期望的像素，同时最大限度地缩小地址总线的大小、选择器和解码器的数量，以及功率消耗。

附图说明

图1是根据本发明的实施例的数据存储设备的方框图；

图2是在数据存储设备中的数据存储控制器的方框图；

图3是数据存储设备中的数据读取/存储控制器的方框图；

图4是图像中的将被同时访问的多个像素的访问模式的示意图；

图5A和5B是显示了数据存储设备中的初始数据布局的示意图；

图6是由数据存储控制器执行的初始布局进程的流程图；

图7A和7B是显示了根据访问模式的移动数据存储设备中的数据重新布局以便同时读取图像数据的多个像素的示意图；

图8是显示了数据存储设备中的字线和位线中的数据存储和访问方法的示意图；

图9是显示了将由数据存储设备访问的数据的重新调整为字线和位线的示意图；

图10A和10B是显示由数据存储设备同时读取图像数据的多个像素的操作的示意图；

图11A和11B是示意图，显示了将图像数据的多个读取的像素重新组织到已经向其中写入了像素数据的当前存储体之前一个存储体的存储体中的区域后面的操作；

图12A和12B是示意图，显示了当搜索区域从原始位置水平地改变(移动)+1时由数据存储设备同时读取图像数据的多个像素的操作；

图13A和13B是示意图，显示了当搜索区域从原始位置水平地改变(移动)  +1时重新组织图像数据的多个读取像素的操作；

图14是由数据读取/存储控制器执行的访问进程的流程图；

图15是显示了用于计算访问进程中的字线地址和位线地址的进程的流程图；

图16A和16B是示意图，显示了重新组织由数据存储设备读取的图像数据的多个像素的操作，方法是，通过将图像数据的这些像素覆盖到已经从其中读取了数据的当前存储体之前一个存储体的存储体中的区域；

图17A和17B是示意图，显示了当搜索区域从原始位置水平地改变(移动)+1时由数据存储设备同时读取图像数据的多个像素的操作；

图18A和18B是示意图，显示了当搜索区域从原始位置水平地改变(移动)+1时重新组织图像数据的多个读取像素的操作；

图19是典型的半导体存储器的示意图；

图20是半导体存储器的示意图，显示了像素不能同时被访问；

图21是多个存储体的存储器配置图表；

图22A和22B是显示了具有将被同时访问的四个像素的模式的图像的示意图，四个像素存储在不同的存储体中；

图23是显示了访问候选之间的像素一个接一个地存储在不同的存储体中的示意图；

图24是显示了访问候选之间的像素存储在同一个存储体中的示意图；

图25A、25B和25C是示意图，显示了当访问候选之间的像素存储在同一个存储体中时，如果访问模式以扫描顺序移动，像素将在某种程度上可以被同时访问；

图26是示意图，显示了，如果访问模式移到在访问像素之间定义的范围内，则同一个存储体中的像素将同时被访问。

具体实施方式

下面将参考附图详细描述本发明的实施例。本发明不仅限于下列实施例，在不偏离本发明的范围的情况下，可以进行各种修改。

图1显示了根据本发明的实施例的数据存储设备100。

数据存储设备100包括具有多个存储体的存储器10，用于将诸如图像数据之类的数据DA写入到存储器10的数据存储控制器20，数据读取/存储控制器30，用于控制从存储器10读取数据和控制像素。将要存储的输入数据DA被提供到存储器10，数据存储控制器20，表示将被同时读取的多个数据集的访问模式AP被提供到数据存储控制器20。用于控制操作的控制信号被提供到存储器10，数据存储控制器20，以及数据读取/存储控制器30。

如图2所示，数据存储控制器20包括计数器21，该计数器统计提供的数据DA，匹配单元22，该单元判断在计数器21的输出计数和访问模式AP之间是否存在匹配，标志生成器23，该生成器生成表示从匹配单元22输出的判断结果的标志，存储体地址计数器24，该计数器响应计数器21的输出而递增，位线地址计数器25，该计数器响应存储体地址计数器24的输出而递增，字线地址计数器26，该计数器响应位线地址计数器25的输出而递增，地址生成器27，该生成器基于计数器24、25和26的输出生成写入地址WA，以及存储控制处理器28，该处理器响应写入地址WA控制写入到存储器10。标志生成器23的输出被提供到存储体地址计数器24、位线地址计数器25，以及字线地址计数器26。数据DA被延迟单元(未显示)延迟预先确定的时间段，存储控制处理器28使延迟的数据DA存储在由写入地址WA给出的存储器10中的地址。

例如，在四个存储体BK0到BK3的情况下，如图3所示，数据读取/存储控制器30包括用于读取数据的位线地址计数器31-0到31-3和字线地址计数器32-0到32-3，用于存储数据的位线地址计数器33-0到33-3和字线地址计数器34-0到34-3，用于生成读取地址的读取地址生成器35-0到35-3，用于生成写入地址的写入地址生成器36-0到36-3，用于控制读取操作的读取控制处理器37-0到37-3，以及用于控制写入操作的写入控制处理器38-0到38-3。

例如，从存储器10读取的存储体BK0到BK3的最后的读取地址被输入到位线地址计数器31-0到31-3，字线地址计数器32-0到32-3响应读取地址而递增。读取地址生成器35-0到35-3基于存储体地址、位线地址计数器31-0到31-3，以及字线地址计数器32-0到32-3生成读取地址RA。读取控制处理器37-0到37-3从存储器10读取对应于读取地址RA的数据。

同样，例如，从存储器10读取的存储体BK0到BK3的最后的写入地址被输入到位线地址计数器33-0到33-3，字线地址计数器34-0到34-3响应写入地址而递增。写入地址生成器36-0到36-3基于存储体地址、位线地址计数器33-0到33-3，以及字线地址计数器34-0到34-3生成写入地址WA。写入控制处理器38-0到38-3将从其他存储体(例如，存储体BK0到BK3之后的存储体)读取的数据写入到由写入地址WA给出的存储器10中的预先确定的位置。

虽然最后的读取地址和最后的写入地址是从存储器10读取的，但是，这只是示例。最后的读取地址和最后的写入地址可以存储在数据读取/存储控制器30中并可从其中读取。

虽然为每一个存储体提供了用于读取数据的位线地址计数器和字线地址计数器，但是，位线地址计数器和字线地址计数器可以由每一个存储体共享，因为当每一个存储体被访问时，位线地址计数器和字线地址计数器的计数值是相同的。

虽然从给定存储体之后的存储体读取的值被写入到给定的存储体，如果在存储体BK0中读取的数据再次需要，则可以将存储体BK0中读取的数据写入到存储体BK3。

现在将描述数据存储设备100中的存储体中的图像数据的初始布局。

如图4所示，图像包括对应于将被同时访问的多个像素的模式(或访问模式AP)，并被从最高最左边的像素进行光栅扫描(只是示例)。在此示例中，四个像素被使用包含四个存储体(被分配了存储体地址BK0到BK3)的存储器10同时访问。对应于将被同时访问的多个像素的访问模式不仅限于图4所示的访问模式。如上所述，如果高度(h个像素)×宽度(w个像素)的搜索区域SR包括n个要被访问的任意候选，则存在_(hxw)C_(n)个候选集。每一个候选集都被称为访问模式。访问模式可以包括搜索区域中的任意数量的访问候选集。图4显示了_16×8C₄个集中的其中一个。

将被同时访问的像素的数量被称为“访问候选的数量”，并等于构成访问模式的候选的数量。在图4所示的示例中，访问模式由四个候选构成，因此，访问候选的数量为4。

在数据存储设备100中，数据存储控制器20对输入图像数据执行初始布局。如果在图像数据的给定像素和访问模式之间存在匹配，则位线地址计数器25的当前值和字线地址计数器26的当前值被分别作为此存储体的写入位线地址和写入字线地址来存储。然后，存储体地址计数器24递增，像素存储在递增后的存储体地址中。如果给定像素不匹配访问模式，则像素存储在当前存储体地址中，对应于递增的位线地址计数器25的值的位地址位置。如果所有位线地址都已用完，则位线地址计数器25被复位为零，字线地址计数器26递增。如此，如图5A和5B所示，访问候选之间的像素存储在同一个存储体中。当像素一个接一个地从图像中的最高最左边的像素存储在存储体中时，每次像素匹配访问模式时，数据存储控制器20将存储体地址递增，并按照存储体1(BK1)、存储体2(BK2)和存储体3(BK3)的顺序将访问候选之间的像素存储在同一个存储体中。图5A显示了数据的初始二维布局，图5B显示了存储体BK0到BK3中的一维布局。在图5A中，数字表示其中存储了像素的存储体中的位线地址编号。

即，在其中访问模式被设置在访问起始位置的状态下，检查在访问模式和图像数据之间是否存在匹配。

在数据存储设备100中，数据存储控制器20被微处理器配置，并根据存储在程序存储器(未显示)(参考图6所示的流程图)中的数据存储控制程序执行初始布局进程。

当初始布局进程启动时，首先，数据存储控制器20将存储体地址计数器24、位线地址计数器25和字线地址计数器26初始化为零(步骤S1)。

当输入要存储的图像数据的一个像素时(步骤S2)，匹配单元22检查在输入图像数据和访问模式之间是否存在匹配(步骤S3)。如果没有发现匹配，则将图像数据的此像素存储在存储器10中的由存储体地址计数器24、位线地址计数器25，以及字线地址计数器26的当前值定义的写入地址中(步骤S6)。然后，判断是否已经输入了数据的所有像素(步骤S7)。

如果还没有输入数据的所有像素(在步骤S7中为“否”)，则位线地址计数器25递增(步骤S8)，并判断位线地址计数器25的值是否大于位线长度(步骤S9)。

如果判断位线地址小于位线长度(在步骤S9中为“否”)，则过程返回到步骤S2，并为存储器输入图像数据的后面的像素。如果判断位线地址等于或大于位线长度(在步骤S9中为“是”)，则将位线地址计数器25复位到零，字线地址计数器26递增(步骤S10)。然后，过程返回到步骤S2，并为存储器输入图像数据的后面的像素。

如果输入的图像数据匹配访问模式(在步骤S3中为“是”)，字线地址计数器26和位线地址计数器25的值被分别作为此存储体地址的字线地址和位线地址存储(步骤S4)。然后，存储体地址计数器24递增，字线地址计数器26和位线地址计数器25被复位为零(步骤S5)。然后，在步骤S6中，将图像数据的此像素存储在存储器10中的其中存储体地址计数器24、字线地址计数器25和位线地址计数器26的值都由“0”表示的写入地址中。

步骤S1到S10的处理反复地执行，直到数据的所有像素都存储起来。当在步骤S7中已经输入了数据的所有像素时，结束初始布局进程。

然后，描述对像素的期望的访问模式的访问和数据重新布局。

在数据存储设备100中，如上所述，图像数据的像素最初被组织到存储器10中，以便访问候选之间的像素存储在同一个存储体中。在此情况下，即使访问模式以扫描顺序移动，像素将在某种程度上可以被同时访问。然而，如图7A所示，如果访问模式移到在访问像素之间定义的范围内，则同一个存储体中的像素将同时被访问。如图7B所示，重新排列图像数据的被访问的像素，以便如果访问模式移动，也可以同时访问这些像素。

在数据存储设备100中，为了访问最初以上文所描述的方式被组织中存储器10中的图像数据的像素，如图8所示，从给定存储体地址中读取图像数据的像素。然后，如图9所示，图像数据的像素存储在对应于某一存储体地址的写入字线地址和写入位线地址的值的位置，此存储体地址之前的一个存储体地址增加+1，以便，如图10A到13B所示，如果访问模式以扫描顺序移动，像素变得可以同时被访问。

具体来说，如图10A和10B所示，从给定存储体地址中的最初被组织到存储器10中的图像数据的像素中读取图像数据的一个像素。然后，如图11A和11B所示，图像数据的像素存储在对应于某一存储体地址的写入字线地址和写入位线地址的值的位置，此存储体地址之前的一个存储体地址增加+1。虽然随着搜索区域SR移动仍从存储体中读取像素，其中存储了最后的访问候选像素的存储体后面有不同的存储体，如此，允许像素在模式以扫描顺序移动的情况下能够被同时访问。图12A、12B、13A和13B显示了当搜索区域SR从原始位置水平地改变(移动)+1时的数据访问和重新布局。

图10A、11A、12A和13A显示了存储体BK0到BK3中的二维数据布局，图10B、11B、12B和13B显示了一维布局。在图10A、11A、12A和13A中，数字表示其中存储了像素的存储体中的位线地址编号。

在数据存储设备100中，数据读取/存储控制器30读取存储体中的字线地址和位线地址上的像素，同时递增字线地址计数器31-0到31-3和位线地址计数器32-0到32-3，从而读取期望的像素。当预先确定的数量的字线地址和位线地址用完时，则将这些地址复位到零。

如此，将具有第一存储体编号的像素写入到最后一个存储体。或者，将后面的处理所需要的像素写入到存储器中，以便用于后面的处理。在任何情况下，此像素在当前处理中都不再需要。

在数据存储设备100中，数据读取/存储控制器30被微处理器配置，并根据存储在程序存储器(未显示)(参考图14所示的流程图)中的数据存储控制程序执行访问进程。

当访问进程开始时，作为初始设置，首先，数据读取/存储控制器30将用于读取数据的位线地址计数器31-0到31-3(以下简称为“读取位线地址计数器31”和用于读取数据的字线地址计数器32-0到32-3(以下简称为“读取字线地址计数器32”)初始化为零(步骤S21)。

然后，使用由读取位线地址计数器31和读取字线地址计数器32的当前值定义的存储体的读取地址从存储器10中读取构成访问模式AP的图像数据的像素。从存储器10中读取存储体的写入字线地址和写入位线地址(步骤S23)。将从每一个存储体读取的像素存储在从中读取了像素的每一个存储体之前一个存储体的存储体的写入字线地址和写入位线地址中，并且还存储写入字线地址和写入位线地址(步骤S24)。

然后，基于读取的像素的数量，判断一个屏幕的所有像素是否都已经扫描(步骤S25)。

如果一个屏幕的所有还没有都扫描完(在步骤S25中为“否”)，然后，在步骤S26中，计算随后的从每一个存储体的读取所需的存储体地址的读取字线地址和位线地址，以及写入到每一个存储体所需的存储体地址的写入字线地址和位线地址，并将它们存储在存储器10中。然后，反复地执行步骤S22之后的处理。当一个屏幕的所有像素都已经扫描完时(在步骤S25中为“是”)，则访问进程结束。

现在将参考图15所示的流程图描述S26中的字线地址和位线地址的计算过程。

在步骤S31中，在步骤S24中最后被写入到每一个存储体的写入位线地址被位线地址计数器33增加。

在步骤S32中，判断位线地址计数器33的值是否大于位线长度。

如果判断位线地址计数器33的值等于或大于位线长度(在步骤S32中为“是”)，则将位线地址计数器33复位为零，则在步骤S24中最后被写入到每一个存储体的写入字线地址被字线地址计数器34(增加(步骤S33)。在步骤S34中，判断字线地址计数器34的值是否大于字线长度。

如果判断字线地址计数器34的值等于或大于字线长度(在步骤S34中为“是”)，则将字线地址计数器34复位为零(步骤S35)。然后，过程结束。

如果判断位线地址计数器33的值小于位线长度(在步骤S32中为“否”)或字线地址计数器34的值小于字线长度(在步骤S34中为“否”)，过程结束。

按类似的方式执行读取字线地址和读取位线地址的计算。然而，在此情况下，用于计算写入地址的写入位线地址计数器33(即，33-0到33-3)和写入字线地址计数器34(即，34-0到34-3)分别被读取位线地址计数器31和读取字线地址计数器32替代。

在写入地址的计算过程中，在步骤S31中使用在步骤S24中最后被写入到每一个存储体的写入位线地址，在步骤S33中使用在步骤S23中最后写入到每一个存储体的写入字线地址。相反，在读取地址的计算过程中，在步骤S31中使用在步骤S22中最后从每一个存储体读取的读取位线地址，在步骤S33中使用在步骤S22中最后从每一个存储体读取的读取字线地址。

在上文所描述的实施例中，当在光栅方向扫描访问模式的候选之间的区域时，存储体BK3中存储的数据被写入到存储体BK2，存储体BK2中存储的数据被写入到存储体BK1，存储体BK1中存储的数据被写入到存储体BK0。然而，这只是一个示例，可以根据某种模式读取和写入数据。例如，存储体BK3中存储的数据可以写入到存储体BK0，存储体BK0中存储的数据可以写入到存储体BK2，存储体BK2中存储的数据可以写入到存储体BK1。不仅可以在光栅方向扫描像素，而且也可以在与光栅方向相对的方向、垂直方向、斜线方向等等扫描像素。

在上文所描述的实施例中，数据读取/存储控制器30读取存储体中的字线地址和位线地址上的数据的像素，同时递增字线地址和位线地址。然而，本发明不仅限于此形式，可以根据某种模式读取数据。可以基于预先确定的模式读取字线地址和位线地址上的像素，同时递减字线地址和位线地址。

在上文所描述的实施例中，从给定存储体读取的像素数据存储在已经向其中写入了像素数据的前一存储体中的区域后面。或者，像素数据可以被覆盖到从其中已经读取像素数据的前一存储体中的区域。即，像素数据可以从前一存储体的开始被覆盖。在此情况下，类似于已经向其中写入了像素数据的区域后面，必须按顺序覆盖被覆盖的地址后面的地址。如上所述，像素数据可以写入到前一存储体之外的存储体。

如上所述，如图10A和10B所示，从给定存储体地址中的最初被组织到存储器10中的图像数据的像素中读取图像数据的一个像素。然后，如图16A和16B所示，图像数据的像素存储在此存储体地址之前的一个存储体地址的存储体地址的写入字线地址和写入位线地址。虽然随着搜索区域SR改变(移动)仍从存储体中读取像素，按顺序选择将向其中写入被访问的像素的存储体，如此，允许像素在模式以扫描顺序移动的情况下能够被同时访问。图17A、17B、18A和18B显示了当搜索区域SR从原始位置水平地改变(移动)+1时的数据访问和重新布局。

图16A、17A和18A显示了存储体BK0到BK3中的二维数据布局，图16B、17B和18B显示了一维布局。在图16A、17A和18A中，数字表示其中存储了像素的存储体中的位线地址编号。

那些精通本技术的人应该理解，根据设计要求及其他因素，可以进行各种修改、组合、子组合和变更，只要它们在所附权利要求或其等效内容的范围内即可。

Claims (9)

1.一种数据存储设备，包括：

包括多个存储体的存储器；

数据存储处理器，基于访问模式将数据最初组织到存储器的多个存储体中，以便构成访问模式的访问候选之间的数据的像素存储在完全相同的存储体中，所述访问模式包括将被同时读取的数据的多个期望的像素；以及

数据读取和存储处理器，读取最初组织到存储器的多个存储体中的数据以便从存储体中读取数据的像素，

其中，数据读取和存储处理器从存储体中读取数据的像素，并将读取的数据的像素存储在其中存储了邻近范围中的数据的像素的存储体中，所述邻近范围基于访问模式移动的方向在多个范围内定义，所述多个范围由访问模式的访问候选的位置来进行定义。

2.根据权利要求1所述的数据存储设备，其中，数据读取和存储处理器读取每一个存储体中的字线地址和位线地址上的数据的像素，同时递增字线地址和位线地址。

3.根据权利要求1所述的数据存储设备，其中，由访问模式的访问候选的位置定义的每一个范围从给定访问候选横跨到访问模式移动的方向上的访问模式的访问候选的随后访问候选。

4.根据权利要求1所述的数据存储设备，其中，邻近范围中的数据的像素是访问模式移动的方向的相反方向上的邻近范围中的数据的像素。

5.根据权利要求1所述的数据存储设备，其中，数据存储处理器最初通过判断要存储的数据的像素是否与访问模式匹配来将所有数据组织到存储器的多个存储体中，

当数据的像素与访问模式匹配时，则将位线地址的当前值和字线地址的当前值作为存储体的写入位线地址和写入字线地址来存储，分配给存储体的存储体地址递增，数据的像素存储在递增后的存储体地址中，以及

当数据的像素与访问模式不匹配时，数据的像素存储在当前存储体地址中的对应于被递增的位线地址的值的位置。

6.根据权利要求1所述的数据存储设备，其中，数据读取和存储处理器从存储体读取数据的像素，并通过覆盖已从中读取了数据的存储体的区域中的读取的数据的像素来存储读取的数据的像素。

7.一种数据存储控制设备，包括：

数据存储处理器，基于访问模式将数据最初组织到构成存储器的多个存储体中，以便构成访问模式的访问候选之间的数据的像素存储在完全相同的存储体中，所述访问模式包括将被同时读取的数据的多个期望的像素；以及

数据读取和存储处理器，读取最初组织到存储器的多个存储体中的数据以便从存储体中读取数据的像素，

其中，数据读取和存储处理器从存储体中读取数据的像素，并将读取的数据的像素存储在其中存储了邻近范围中的数据的像素的存储体中，所述邻近范围基于访问模式移动的方向在多个范围内定义，所述多个范围由访问模式的访问候选的位置来进行定义。

8.一种数据存储控制方法，包括下列步骤：

基于访问模式将数据最初组织到构成存储器的多个存储体中，以便构成访问模式的访问候选之间的数据的像素存储在完全相同的存储体中，所述访问模式包括将被同时读取的数据的多个期望的像素；

从存储体中读取最初组织到存储器的多个存储体中的数据中的数据的像素；以及

将读取的数据的像素存储在其中存储了邻近范围中的数据的像素的存储体中，所述邻近范围基于访问模式移动的方向在多个范围内定义，所述多个范围由访问模式的访问候选的位置来进行定义。

9.一种数据存储控制程序，包括下列步骤：

基于访问模式将数据最初组织到构成存储器的多个存储体中，以便构成访问模式的访问候选之间的数据的像素存储在完全相同的存储体中，所述访问模式包括将被同时读取的数据的多个期望的像素；

从存储体中读取最初组织到存储器的多个存储体中的数据中的数据的像素；以及

将读取的数据的像素存储在其中存储了邻近范围中的数据的像素的存储体中，所述邻近范围基于访问模式移动的方向在多个范围内定义，所述多个范围由访问模式的访问候选的位置来进行定义。

Images