JPS6277678A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、画像処理装置に関し、特に主メモリと画像情
報格納のための複数の画像メモリを備えた画像処理装置
において、メモリ間の画像データ転送の高速化を図った
ものである。

［従来技術］ 従来のこの種の画像処理装置として、画像作成のための
主メモリと、作成された画像を、例えば光の三原色、す
なわち赤（Ｒ）　、　６ｉ（Ｇ）および青（Ｂ）毎に格
納するために１画面に対応した３つの画像メモリとを備
えたものがある。

一般に、画像処理装置においては、主メモリに展開され
た画像情報を画像メモリにＤＭＡ転送し、既に格納され
ている画像メモリ内の画像情報との適切な演算処理を行
って〆格納する場合、例えば、既に格納されている背景
画像に前景のパターンを重ね合せる場合や、あるいは、
画像メモリ内において例えばパターンを移動するための
ＤＭＡ転送、演算および〆格納を行う場合等がある。そ
しパ　て、画像情報のＤＭＡ転送を行うことで処理の高
速化が図られており、これに伴い、格納に際しての演算
処理を考慮して適切な演算手段が設けられている。

しかしながら、従来の画像処理装置においては、演算手
段は一装舒に単に一つ具備されているのみであり、複数
の画像メモリに画像情報を格納する場合、１つの画像メ
モリ毎に順次に処理を進めて行かなければならず、従っ
て画像処理速度が低下するという問題点があった。

［目的］ 本発明の目的は、かかる従来の問題点を除去し、演算内
容の設定が可能な演算手段を画像メモリに対応させて設
け、画像情報が転送されたときにはそれぞれの演算手段
が設定された内容に応じた演算処理を行って対応する画
像メモリに格納するようにすることにより、複数の画像
メモリに同時描画を行うことができる処理速度の高い画
像処理装置を提供することにある。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。

第１図は本発明画像処理装置の一構成例を示す。ここで
、１００は、例えばマイクロコンピュータ形態のＣＰＵ
であり、第２図につき後述する処理を実行する。１１０
は操作者が画像の作成や後述の指令を入力するためのコ
ンソール、１２０は画像情報を展開するための主メモリ
である。

７．８および９は、それぞれ、例えば赤、緑および青に
対応した１画面分の画像情報を格納するための画像メモ
リ（ＶＲＡＭ）であり、等しい相対アドレスを割付ける
ことにより対応アドレスの同時アクセスを行えるように
する。４，５および６は、それぞれ、画像メモリ７．８
および９に対応して設けたＤＭＡ演算コントローラであ
り、演算内容、すなわちアンド演算、オア演算、エクス
クル−シブ番オア演算等の設定が可能で、設定された演
算内容に応じて、転送されてきた画像情報と画像メモリ
に格納されている画像情報との演算を行い、その結果を
画像メモリに格納する。

１はＣＰＵ　１００からの制御信号に応じて、ＤＭＡ演
算コントローラ４．５および８の選択ならびにそれらの
演算内容の指定を行うためのレジスタである。２は主メ
モリ１２０または画像メモリ７〜８上の転送に係る画像
情報の範囲および画像メモリ７〜９上の転送先の画像情
報の範囲の設定が可能で、当該設定された範囲において
転送に係る画像情報のアドレス（以下層アドレスという
）と転送先の画像情報のアドレス（以下目的アドレスと
いう）とを順次発生するＤＭＡアドレスコントローラで
ある。このＤＭＡアドレスコントローラ２により指定さ
れた原アドレスと目的アドレスとについて、ＤＭＡ演算
コントローラ４〜８はそれらアドレスに格納されている
データ間で前記指定された演算を行う。

３は画像メモリ７〜９に展開された画像情報を例えばＣ
ＲＴ等の表示器１３０に表示するために表示アドレスを
画像メモリに指示する表示アドレスコントローラであり
、この指示に応じて読出された画像情報はパラレル／シ
リアル変換用のシフトレジスタ１０〜１２を介して表示
器１３０に送出される。

また図において１３〜１７は片方向バッファ、１８〜２
０は双方向バー２フア、２１はＣＰＵ　１００が画像メ
モリ７〜９から画像情報を読出す際に用いる読出し専用
レジスタである。

第２図は本発明装置における画像処理手順の一例を示す
、まず、例えば操作者がコンソール１１０を用いて転送
に係る画像情報の範囲および転送先の画像情報の範囲を
入力すると、ステップＳ’ｌにて、ＣＰＵ　１００はそ
れら画像情報の原アドレス範囲と目的アドレス範囲とを
ＤＭＡアドレスコントローラに設定する。

次に、ステップＳ３およびＳ５にて、演算処理を行うＤ
ＭＡ演算コントローラの指定およびその演算内容の設定
を行う、これら手順は操作者の操作に応じて、ＤＭＡ演
算コントローラ４〜Ｂに対応するレジスタ１に設けたビ
ットがセットされ、次いで、演算内容を示すパラメータ
が、セットされたビットに対応するＤＭＡ演算コントロ
ーラに設定されるようにすればよい。

ステラ７’Ｓ７においては、ＤＭＡ演算コントローラ４
〜８のすべてについて演算内容の設定が終了したか否か
を判定し、否定判定であればステー、プＳ３に復帰する
。すなわち、ステップＳ３　、Ｓ５およびＳ７の手順に
おいて、画像メモリ７〜９に対し転送に係る画像情報に
ついてすべて同一の演算を行う場合にはステップＳ３に
おいてＤＭＡ演算コントローラ４〜６に対応したレジス
タ１内のビラトラすべてセットし、ステップＳ５におい
て演算内容を設定することによりＤＭＡ演算コントロー
ラの設定処理が完了する。また、それぞれ別の演算を行
う場合には、ステップＳ７の処理により、ＤＭＡ演算コ
ントローラ４〜６に対して所望の演算内容を順次指定し
てゆくことができる。

次ニ、ステラ７’Ｓ９にてＤＭＡ演算コントローラ４〜
６に対応したレジスタ１内のビットをすべてセットし、
画像情報のＤＭＡ転送に備え、次いでステップＳｌｌに
てＤＭＡ転送開始を指令して処理を終了する。このとき
、主メモリ１２０からの転送を行う場合には、ＤＭＡ演
算コントローラ４〜Ｇは、それぞれ、設定された画像情
報の範囲内においてバー、ファ１５〜１７から転送され
てくる画像情報と画像メモリ７〜９から出力される画像
情報とについて設定された演算処理を行い、その結果を
それぞれ対応する画像メモリ７〜８の目的アドレスに格
納する処理を同時に行う。

また、画像メモリ内で転送、格納を行う場合にも、原ア
ドレスを画像メモリ上のアドレスに設定するのみで足り
、この場合も画像メモリ内でそれぞれ個別の演算、格納
を同時に行うことができる。

なお、実施例では、光の３原色に対応させて画像情報を
格納するための画像メモリを３つ備えた画像処理装置に
ついて説明したが１本発明はかかる実施例に限定される
ものではなく、所望の色に対応させて画像メモリを所望
の個数設けたものであってもよいことは勿論である。

また、実施例では、出力装置として表示装置を設けた場
合について述べたが、その他の出力装置、例えばイエロ
ー（Ｙ）、マゼンタ（Ｎ）、シアン（Ｃ）等の記録を行
うカラープリンタの如きものであってもよいのは言うま
でもない。

［効果］ 以上説明したように、本発明によれば、演算内容の設定
が可能な演算手段を画像メモリに対応させて設け、画像
情報が転送されたときにはそれぞれの演算手段が設定さ
れた内容に応じて演算処理を行い、その結果が対応する
画像メモリに格納されるようにしたので、複数の画像メ
モリに対して同時描画を行うことができ、以て処理速度
が極めて高い画像処理装置を実現できる。

【図面の簡単な説明】

第１図は本発明画像処理装置の一構成例を示すブロー、
り図、 第２図はその画像処理手順の一例を示すフローチャート
である。 １・・・レジスタ、 ２・・・Ｄ）ＩＡアドレスコントローラ、３・・・表示
アドレスコントローラ、 ４〜６・・・ＤＭＡ演算コントローラ、７〜９・・・画
像メモリ（ＶＲＡＭ）、１０〜１２・・・シフトレジス
タ、 １３〜１７・・・片方向バッファ、 １８〜２０・・・双方向バッファ、 １ｏｏ−ｃｐｕ、 １１０・・・コンソール、 １２０・・・主メモリ、 １３０・・・表示器。

Claims (1)

【特許請求の範囲】
1. 画像情報を作成するための主メモリおよび画像情報を色
   に関連させて格納するための複数の画像メモリを具え、
   これらメモリ間で画像情報のＤＭＡ転送を行う画像処理
   装置において、演算内容の設定が可能で、画像情報のＤ
   ＭＡ転送に際しては当該設定された演算内容に基づき画
   像メモリに転送される画像情報と前記画像メモリに既に
   格納されている画像情報との演算を行い、当該演算結果
   を前記画像メモリに格納する演算／格納手段を、前記複
   数の画像メモリの各々に対応させて設けたことを特徴と
   する画像処理装置。