JPH02301826A - グラフイツク表示処理装置 - Google Patents

グラフイツク表示処理装置

Info

Publication number
JPH02301826A
JPH02301826A JP12154389A JP12154389A JPH02301826A JP H02301826 A JPH02301826 A JP H02301826A JP 12154389 A JP12154389 A JP 12154389A JP 12154389 A JP12154389 A JP 12154389A JP H02301826 A JPH02301826 A JP H02301826A
Authority
JP
Japan
Prior art keywords
processor
graphic
module
data
raster
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12154389A
Other languages
English (en)
Other versions
JPH0778719B2 (ja
Inventor
Masahiro Shiraishi
雅裕 白石
Makoto Fujita
良 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12154389A priority Critical patent/JPH0778719B2/ja
Publication of JPH02301826A publication Critical patent/JPH02301826A/ja
Publication of JPH0778719B2 publication Critical patent/JPH0778719B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、グラフィック表示処理装置に係り、特に、パ
ーソナルコンピュータやワークステーションにおけるグ
ラフィック表示に用いて好適なグラフィック表示処理装
置に関する。
〔従来の技術〕
従来の装置は、 1日経コンピュータグラフィックス’
 1986年、]−1月号、18〜2o頁及び22頁に
記載のように、二次元処理(奥行Zの処理を必要としな
い平面XYのみの処理)と三次元処理(平面X、 Yと
奥行Zの処理)の画処理に必要な実画面データ(ピクセ
ルデータ)に展開する部分と三次元処理のみに必要な奥
行Zに関する処理を実行する部分とがスキャンコンバー
タというLS Iに一体化されている構成であった。
〔発明が解決しようとする課題〕
上記従来技術は、ある特定のグラフィックの処理を行う
ためだけに必要なデータ処理部が、グラフィックの表示
に必要な実画像データ(ピクセルデータ)に展開するラ
スタプロセッサと一体化していたので、特定グラフィッ
ク処理を必要としない場合にも、特定グラフィック処理
を行うデータ処理部を取り外すことができず、低コスト
化ができないという問題があった。また、より高機能な
グラフィック処理を実行させようとしても、大幅な変更
が必要になるという問題があった。
本発明の目的は、特定のグラフインク処理を高速化し、
それを必要としないグラフインク処理装置を低コストで
提供し、さらに、より高機能なグラフインク処理への拡
張を容易にすることのできるグラフィック表示処理装置
とすることにある。。
〔課題を解決するための手段〕
上記目的は、グラフィックプロセッサとラスタプロセッ
サとの間に各プロセッサに対して同一仕様の信号でイン
ターフェイスするモジュールを挿入し、このモジュール
内に、グラフィックプロセッサの持つデータ処理機能と
は別個のデータ処理機能を持つ特定のグラフィックデー
タ処理部と、処理したデータをラスタプロセッサへ出力
する出力部と、一方のプロセッサからの信号を他方のプ
ロセッサに転送する信号転送部と、アドレス信号を解読
してモジュールへのアクセスならば上記特定グラフィッ
クデータ処理部を起動させ、ラスタプロセッサへのアク
セスならば両プロセッサを直接接続させるアドレスデコ
ーダとを設けることにより、達成される。
〔作用〕
モジュール内でグラフィックプロセッサからのアクセス
を識別し、識別結果に応じたデータ処理を行い結果をラ
スタプロセッサへ出力する。モジュールからグラフィッ
クプロセッサへの信号インターフェイスと、モジュール
からラスタプロセッサへの信号インターフェイスとは同
一仕様であり、グラフィックプロセッサでのグラフィッ
クデータ処理とは非同期で、モジュール内での特定グラ
フィックデータの処理が行われ、処理結果がラスタプロ
セッサに送られる。このため、特定グラフィックデータ
を使用する場合のグラフィック処理の高速化が可能とな
る。特定グラフィックデータを使用しない場合は、グラ
フィックプロセッサとラスタプロセッサとを直接接続さ
せる処理を行うことで、モジュールを取り外したと同等
の処理構成となる。また、モジュールを着脱可能とし、
特定のグラフィックデータ処理部分を備えないグラフィ
ック表示処理装置として、モジュール部分を取り外した
ものを提供することで、低コス1〜のグラフィック表示
処理装置となる。さらに、モジュール内の特定グラフィ
ックデータ処理部を、別のグラフィック処理や、より高
機能なグラフィック処理に変更することで、よりすぐれ
たグラフィック表示処理装置を容易に提供できるように
なる。
〔実施例〕
以下、本発明の一実施例を図面を用いて説明する。第1
図は実施例のブロック構成図である。第1図において、
王はグラフインクプロセッサ、2はメモリ、3はグラフ
ィックプロセッサ]とラスタプロセッサ4との間に挿入
されたモジュール、5はピクセルメモリ、6はCR’r
(表示装置)である。アドレス信号12とり−l〜ラス
1−信号」3とデータ信号14と応答信号15とで構成
されるグラフィックプロセッサバス21が、グラフィッ
クプロセッサ1とメモリ2とシステムバスインターフェ
イス20とモジュール3の相互間を接続している。アド
レス信号16とり一トライ1へ信号」、7とデータ信号
18と応答信号]9とで構成されるラスタプロセッサバ
ス22が、モジュール3とラスタプロセッサ4との間を
接続している。グラフインクプロセッサバス21とラス
タプロセッサバス22とは同一仕様のインターフェイス
とする。
モジュール3内に、信号転送部7と、三次元の奥行2デ
ータを処理するグラフィックデータ処理部11と、処理
結果を出力するデータ出力部8と、アドレスデコーダ9
と、応答制御部]0とを設ける。なお、ラスタプロセッ
サの処理起動用コマンドのコマンドコードを発生するコ
マンド発生部28がグラフィックデータ処理部]1内に
設けられている。アドレスデコーダ9はアドレス信号1
2を取り込んで、グラフィックプロセッサ1からモジュ
ール3へのアクセスか、グラフィックプロセッサ1から
ラスタプロセッサ4へのアクセスかを識別する。
グラフィックプロセッサ1からモジュール3へのアクセ
スと識別されたときは、グラフィックデータ処理部1]
−にアクセス信号23を用いて指示し、この指示により
グラフィックデータ処理部11はデータ信号14を取り
込み三次元奥行Zデータの処理を実行し、結果をデータ
信号24を用いてデータ出力部8に送る。データ出力部
8は、信号転送部7に指示信号25を用いてラスタプロ
セッサバス22を解放させ、データ出力部8からのデー
タをラスタプロセッサ4に送らせる。グラフィックプロ
セッサ1は、この動作とは無関係に、メモリ2やシステ
ムバスインターフェイス20をアクセスする。ラスタプ
ロセッサ4はデータ信号18よりデータを取り込み奥行
Zデータを展開しZメモリ27に出力する。
アドレスデコーダ9におけるア1くレス信号12の識別
結果がグラフィックプロセッサ1からラスタプロセッサ
4へのアクセスであるときは、アドレスデコーダ9はア
クセス信号26を用いて応答制御部10へ指示する。応
答制御部」−〇は、リードライト信号13を検出し、ラ
イI−であればラスタプロセッサ4の応答信号]9を無
視してグラフィックプロセッサ1へ応答信号15を用い
て応答し、リ−1・であればラスタプロセッサ4の応答
信号19を検出しグラフィックプロセッサ1へ応答信号
15を用いて応答する。この時、信号転送部7は、アド
レス信号12をアドレス信号16へ、リー1くライ1へ
信号13をリードライト信号17へそれぞれ転送し、ラ
イトであればデータ信号14をデータ信号18へ転送し
、リートであればデータ信号18をデータ信号14へ転
送する。
ラスタプロセッサ4は、アドレス信号16で自分宛のア
クセスを認識すると同時にリードライト信号17を検知
し、ライトであればデータ信号18よりデータを取り込
みピクセルデータに変換処理してピクセルメモリ5に展
開しCRT6に表示する。また、リードであればデータ
信号18へデータを出力し応答信号19を用いて応答す
る。
以」二の一連の流れで、モジュール3内のグラフィック
データ処理部]1における奥行2のデータ処理と、グラ
フィックプロセッサ」における平面XYのデータ処理と
を並列して実行できるようになり、このため処理の高速
化が可能となる。
奥行2のデータ処理を必要としない二次元グラフィック
表示処理装置とするには、モジュール3と2メモリ27
とを取り外し、第2図に示すように、グラフィックプロ
セッサ1側のグラフィックプロセッサバス21とテスク
プロセッサ4側のラスタプロセッサバス22とを直結す
れば良く、これにより、低コス1への二次元グラフィッ
ク表示処理装置を提供できる。
なお、実施例では、モジュール3内のグラフインクデー
タ処理部11は、奥行Zのグラフィック処理を実行する
データ処理部として説明したが、これを別のグラフイン
ク処理やより高機能なりラフイック処理を実行するデー
タ処理部に変更することで、容易に、よりすぐれたグラ
フィック表示処理装置を提供できる。
また、実施例では、アドレス信号12を取り込んでモジ
ュール3へのアクセスを識別する71−レスデコーダ9
を、モジュール3内に設けるとしたが、このアドレスデ
コーダ9は、その一部または全部をモジュール3の外部
に設ける構成とすることもできる。この構成によれば、
複数種類のモジュールを用意する場合、各モジュールの
内部構成を簡易化することができる。
〔発明の効果〕
本発明によれば、グラフィックプロセッサにおけるグラ
フィック処理とは別に、特定なグラフィック処理を並列
に実行できるので、特定なグラフィック処理を含む場合
のグラフィック表示の高速化が達成され、特定なグラフ
ィック処理を実行するモジュール部分を容易に取り外し
できる構成であるので、特定なグラフィック処理を必要
としないグラフィック表示処理装置を低コス1〜で提供
できる効果がある。また、特定なグラフィック処理を実
行するモジュールを、より高機能なデータ処理部をもつ
モジュールとすることで、容易に高性能なグラフィック
表示処理装置を提供できる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック構成図、第2図は
第1図の構成のジュールとZメモリとを取り外した場合
の表示処理装置の構成を示す図である。 ■ ・グラフィックプロセッサ、3・モジュール、4・
・ラスタプロセッサ、7 信号転送部、8 データ出力
部、9−ア+<レスデコーダ、10 応答制御部、1−
1・・・グラフィックデータ処理部、28−・・コマン
ド発生部。

Claims (1)

  1. 【特許請求の範囲】 1、グラフィックデータを処理するグラフイツクプロセ
    ッサヒグラフイツクデータを実画像に展開するラスタプ
    ロセッサとを具備するグラフィック表示処理装置におい
    て、上記両プロセッサに間に各プロセッサに対して同一
    仕様の信号でインターフェイスするモジュールを挿入し
    、このモジュール内に、グラフィックプロセッサの持つ
    データ処理機能とは別個のデータ処理機能を持つグラフ
    ィックデータ処理部と、処理したデータをラスタプロセ
    ツサへ出力する出力部と、一方のプロセッサからの信号
    を他方のプロセッサに転送する信号転送部と、アドレス
    信号を解読してモジユールへのアクセスならば上記グラ
    フィックデータ処理部を起動させ、ラスタプロセツサへ
    のアクセスならば両プロセッサを直接接続させるアドレ
    スデコーダとを設けたことを特徴とするグラフィック表
    示処理装置。 2、請求項1記載のアドレスデコーダの一部または全部
    を前記モジュールの外部に設けたことを特徴とするグラ
    フィック表示処理装置。 3、請求項1記載のモジュール内に、グラフィックプロ
    セッサからラスタプロセッサへのリードライト信号を識
    別し、ラスタプロセッサからの応答信号を制御してグラ
    フィックプロセッサへ応答する応答制御部を設けたこと
    を特徴とするグラフィック表示処理装置。 4、請求項1記載のグラフィックデータ処理部に、ラス
    タプロセッサの処理起動用コマンドのコマンドコードを
    発生するコマンド発生部を設けたことを特徴とするグラ
    フィック表示処理装置。
JP12154389A 1989-05-17 1989-05-17 グラフイツク表示処理装置 Expired - Lifetime JPH0778719B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12154389A JPH0778719B2 (ja) 1989-05-17 1989-05-17 グラフイツク表示処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12154389A JPH0778719B2 (ja) 1989-05-17 1989-05-17 グラフイツク表示処理装置

Publications (2)

Publication Number Publication Date
JPH02301826A true JPH02301826A (ja) 1990-12-13
JPH0778719B2 JPH0778719B2 (ja) 1995-08-23

Family

ID=14813851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12154389A Expired - Lifetime JPH0778719B2 (ja) 1989-05-17 1989-05-17 グラフイツク表示処理装置

Country Status (1)

Country Link
JP (1) JPH0778719B2 (ja)

Also Published As

Publication number Publication date
JPH0778719B2 (ja) 1995-08-23

Similar Documents

Publication Publication Date Title
US4967375A (en) Fast architecture for graphics processor
US6002409A (en) Arbitration for shared graphics processing resources
US11164496B2 (en) Interrupt-free multiple buffering methods and systems
JPH0773046A (ja) コンピュータシステムで回路をエミュレートする 方法及び装置
JP2004503859A (ja) メモリコントローラハブ
JPS62192867A (ja) イメ−ジデ−タを扱うワ−クステ−シヨン
US5757381A (en) Methods for fast scrolling of images
JPH0792962A (ja) ポートアドレス入出力優先アーキテクチャー
JP4190476B2 (ja) グラフィックプロセッサ、制御用プロセッサおよび情報処理装置
KR940003631B1 (ko) 제어장치를 구비한 시스템
JPH02301826A (ja) グラフイツク表示処理装置
JPS61233869A (ja) 画像処理装置
JPS6334658A (ja) 画像処理用dmaコントロ−ラ
JPH0233645A (ja) コンピュータ
JPH1063254A (ja) 3dグラフィクスアクセラレータカードおよび同カードを使用したコンピュータシステム
JPH0229834A (ja) 画像処理装置
JPH08328994A (ja) 情報処理装置
JP2822672B2 (ja) 図形描画方法および装置
JPS61228582A (ja) 画像処理装置
WO2020140145A1 (en) Interrupt-free multiple buffering methods and systems
JP2514334B2 (ja) 制御装置
JP2003186666A (ja) マイクロコンピュータおよびdma制御回路
JPS62115562A (ja) Dmaコントロ−ラ
JPH04104347A (ja) メモリ装置
JPH0434175B2 (ja)