JP2513371B2 - カラ―画像処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ファイルシステム等
に用いられ、カラー画像（静止画）を加工、処理し、複
数の画面を切り替えあるいは同時に表示可能とするカラ
ー画像処理装置に係り、更に詳しくはそのカラー画像の
加工、処理の高速化を図るカラー画像処理装置に関する
ものである。

【０００２】

【従来例】一般に、画像処理においては、カラー自然画
像の情報量が多く、そのカラー画像データの処理に時間
がかかることから、高速の画像処理プロセッサあるいは
複数のプロセッサを用い、その高速化を図っている。ま
た、複数のプロセッサを用いる場合、例えば図２に示す
ように、複数のプロセッサエレメント（ＰＥ）を用いて
画像処理を行なうことができ、そのプロセッサエレメン
トの分担する機能と並べ方により、種々高速化方式を採
ることができる。これら高速化方式の１つとして、例え
ば一定の単位の画像処理を行ないながら、必要な段階で
他のプロセッサとデータの授受を行ない、しかも全体と
しての処理を並列に行なう並列型の画像処理プロセッサ
が実現されている。

【０００３】

【発明が解決しようとする課題】しかし、上記画像処理
においては、高速の画像処理プロセッサを用いた場合、
例えば非ノイマン型のデータフロー型プロセッサが考え
られるが、そのアーキテクチャとして複雑な構造とな
り、そのプログラミングが難しくならざるを得ないとい
う問題点がある。上記並列型の画像処理プロセッサを用
い、画像を並列処理する場合も、上記高速の画像処理プ
ロセッサと同じ問題点がある。

【０００４】また、カラー画像の構成要素（例えばＲ，
Ｇ，Ｂ）毎に画像処理を行なう場合、上記処理プログラ
ムを各構成要素毎に独立して作成しなければならず、ま
た処理結果の画像を表示するにはその各構成要素の処理
の同期をとる必要があるが、各構成要素を相互に同期を
とることが困難であるという問題点がある。

【０００５】この発明は上記の点に鑑みなされたもので
あり、その目的はカラー画像の画像処理の高速化を図る
ことができ、その画像処理のプログラム作成を容易と
し、またカラー画像の構成要素毎の処理時に容易に同期
をとることができ、しかもその同期ずれを検出し、その
同期を復帰させることができるようにしたカラー画像処
理装置を提供することにある。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、この発明は少なくともカラー画像データを所定処理
して画像メモリに書き込み、モニタ装置等の表示データ
とするカラー画像処理装置において、そのカラー画像デ
ータを各カラーの構成要素毎に同一タイミングで処理す
る同一アーキテクチャの複数のプロセッサと、これらプ
ロセッサで画像処理した各構成要素のデータを各カラー
プレーン毎に表示可能に書き込む複数の画像メモリと、
上記複数のプロセッサとこれらプロセッサに共通に割り
当てた当該装置のメモリ内システム共通領域あるいは上
記複数の画像メモリとをバスを介してそれぞれ接続する
複数の切替回路と、上記当該装置のメモリ内で上記複数
のプロセッサによる共通とするメモリ領域のアクセスを
識別し、上記複数の切替手段を切り替えるアクセス識別
回路と、上記複数のプロセッサのうちの１つを除いた他
のプロセッサにおいてその１つのマスタのプロセッサか
らのアドレスと当該プロセッサのアドレスとをそれぞれ
比較し、それらの同期ずれを検出する複数の一致回路と
を備え、上記複数のプロセッサを上記各構成要素の画像
処理に割り当てるとともに、それらプロセッサのうちの
１つをマスタプロセッサとし、該マスタのプロセッサは
当該装置の基本制御を行なうとともに、アドレスを出力
して他のプロセッサを先導し、上記複数の一致回路はそ
れぞれマスタのプロセッサと当該プロセッサの同期ずれ
を検出し、この同期ずれの検出によりそのマスタのプロ
セッサにて他のプロセッサをリセットし、それらの同期
を復帰させるようにしたことを要旨とする。

【０００７】

【作用】上記構成としたので、カラー画像データが各カ
ラー構成要素に分離され、この各構成要素毎に画像処理
が行われる場合、例えばマスタの第１のプロセッサにて
他の第２および第３の画像処理プロセッサのリセット信
号が発生され、制御信号およびアドレスが他の第２およ
び第３のプロセッサに出力され、かつシステム共通領域
がアクセスされる。このとき、アクセス識別回路にて第
１乃至第３の切替回路がそれぞれシステム共通領域側に
切替られていることから、第１乃至第３のプロセッサに
て画像処理プログラムのデータにしたがって同時に画像
処理が行われる。この画像処理中、第１乃至第３のプロ
セッサは同一アーキテクチャで、同一クロック、同一プ
ログラムの実行で、処理手順が異ならないようになって
いることから、各プロセッサの同期がとられる。また、
各一致回路においては、第１のプロセッサからのアドレ
スと第２および第３のプロセッサのアドレスがそれぞれ
比較され、一致しているか否かの判断が行われる。

【０００８】そして、各一致回路からは、第１のプロセ
ッサからのアドレスと第２および第３のプロセッサから
のアドレスとが一致している場合、つまり各プロセッサ
のアドレスカウンタの値が同じである場合には一致信号
が出力される。しかし、それらアドレスの１つでも不一
致である場合、例えば第１のプロセッサのアドレスカウ
ンタの値と第２のプロセッサのアドレスカウンタの値と
が不一致である場合には、当該一致回路からは同期ずれ
信号が第１のプロセッサに出力される。

【０００９】この場合、第１のプロセッサにてその同期
ずれ信号に基づいて第２および第３のプロセッサのリセ
ットが行われ、第１乃至第３のプロセッサの同期が復帰
される。したがって、第１乃至第３のプロセッサの同期
が合わされることから、カラー画像の各カラー構成要素
毎に、画像処理が同時に行われる。

【００１０】上記画像処理した各構成要素のデータを第
１乃至第３の画像メモリに書き込む際、アクセス識別回
路にてその第１乃至第３の画像メモリの書き込みが識別
されるため、第１乃至第３の切替回路がその第１乃至第
３の画像メモリ側に切り替えられ、その画像処理した各
Ｒ，Ｇ，Ｂのデータが第１乃至第３の画像メモリに書き
込まれる。このとき、上記同様に、各Ｒ，Ｇ，Ｂプレー
ンの処理は同期がとられていることから、同時に処理さ
れたデータにより、その第１乃至第３の画像メモリの内
容が同期に書き替えられる。これにより、第１乃至第３
の画像メモリに書き込まれたデータをＤ／Ａ変換部で
Ｒ，Ｇ，Ｂのアナログ信号に変換することにより、モニ
タ装置等にはその画像処理された画像が表示される。

【００１１】

【実施例】以下、この発明の実施例を図１に基づいて説
明する。図１において、この画像処理装置は、少なくと
も同一アーキテクチャで、同一クロック、同一プログラ
ムの実行で動作する第１乃至第３のプロセッサ（画像処
理用）１，２，３と、当該装置のメモリ内で、それら第
１乃至第３のプロセッサ１，２，３のプログラム領域、
作業領域等からなるシステム共通領域４と、カラー画像
を各カラー構成要素毎に画像処理したデータを表示可能
に記憶する第１乃至第３の画像メモリ（プレーン）５，
６，７と、これら第１乃至第３の画像メモリ５，６，７
に記憶したデータをモニタ等に表示可能なアナログ信号
に変換するＤ／Ａ変換部８，９，１０と、第１乃至第３
のプロセッサ１，２，３とシステム共通領域４あるいは
第１乃至第３の画像メモリ５，６，７とをバスを介して
接続する第１乃至第３の切替回路１１，１２，１３と、
システム共通領域４のアクセス時にはこれら第１乃至第
３の切替回路１１，１２，１３をシステム共通領域４側
に切り替え、第１乃至第３の画像メモリ５，６，７の書
き込み時にはそれぞれ第１乃至第３の画像メモリ５，
６，７側に切り替えるアクセス識別回路１４と、第１の
プロセッサ１からのアドレスと第２のプロセッサ２によ
るアドレスとを比較し、その同期ずれを検出する一致回
路（排他的論理和回路）１５と、第１のプロセッサ１か
らのアドレスと第３のプロセッサ３からのアドレスとを
比較し、その同期ずれを検出する一致回路（排他的論理
和回路）１６とを備えている。

【００１２】また、システム共通領域４には第１乃至第
３のプロセッサ１，２，３に共通に割り当てた当該装置
のメモリ内に設けられ、処理データへの依存性のないデ
ータが記憶されており、つまり第１乃至第３のプロセッ
サ１，２，３にて同時に各カラー構成要素毎に画像処理
が行われる際、それら第１乃至第３のプロセッサ１，
２，３の同期が維持されるようになっている。

【００１３】ここで、入力カラー画像データの画像処理
の際、そのカラー画像データがＲ，Ｇ，Ｂのカラー構成
要素に分離され、これら各カラー構成要素が第１乃至第
３のプロセッサ１，２，３にて画像処理される。このと
き、マスタの第１のプロセッサ１にて第２および第３の
リセット信号が出力され、かつ当該画像処理に必要な制
御信号およびアドレスが出力され、これら共通の制御信
号およびアドレスはシステム共通領域４および第１乃至
第３の画像メモリ５，６，７に供給される。このシステ
ム共通領域４のアクセスにより、アクセス識別回路１４
にて第１乃至第３の切替回路１１，１２，１３がシステ
ム共通領域４側に切り替えられている。

【００１４】すると、画像処理時においては、システム
共通領域４のプログラム領域および作業領域が第１のプ
ロセッサ１のみにアクセスされ、そのプログラム領域の
データが第１乃至第３の切替回路１１，１２，１３を介
して第１乃至第３のプロセッサ１，２，３にそれぞれ入
力される。すなわち、各プロセッサ１，２，３はプログ
ラム領域のプログラムにしたがって同時に動作し、つま
り各カラーの構成要素（Ｒプレーン，Ｇプレーン，Ｂプ
レーン）に対応した画像処理プロセッサとして動作す
る。したがって、カラー画像データが多くとも、カラー
構成要素（Ｒ，Ｇ，Ｂ）毎に同時に画像処理することが
できることから、その画像処理を高速で行なうことがで
き、また各Ｒ，Ｇ，Ｂプレーンの画像処理が同一プログ
ラムで行なえることから、各カラー構成要素毎にプログ
ラムを作成する必要がなく、プログラム作成が容易にで
きる。

【００１５】なお、上述したように、第１のプロセッサ
１をマスタとして位置づけ、他の第２および第３のプロ
セッサ２，３を先導することから、つまり第１のプロセ
ッサがリセット信号を発生し、他のプロセッサをリセッ
トし、同一アーキテクチャで、同一クロック、同一プロ
グラムの実行で、処理手順が異ならないことを保証して
いることから、第１乃至第３のプロセッサ１，２，３の
同期がとられ、しかもその同期が維持される。

【００１６】上記画像処理において、一致回路１５にて
第１のプロセッサ１からのアドレスと第２のプロセッサ
２からのアドレスとが比較され、その同期ずれの検出が
行われ、また一致回路１５にて第１のプロセッサ２から
のアドレスと第３のプロセッサ３からのアドレスとが比
較され、その同期ずれの検出が行われる。この場合、ア
ドレス同士の排他的論理和をとっているが、そのアドレ
ス全体についてでなくともよく、例えばシステム共通領
域４に対応する部分的アドレスの排他的論理和をとるよ
うにしてもよい。

【００１７】すなわち、第２および第３のプロセッサ
２，３が第１のプロセッサ１と同期が合っている場合に
は各プロセッサ１，２，３のアドレスカウンタの値が同
じであるが、第２および第３のプロセッサ２，３の何れ
か１つでも第１のプロセッサ１と同期が合わない場合に
はその合わないプロセッサと第１のプロセッサ１のアド
レスカウンタの値が異なっているからである。

【００１８】その同期ずれを検出した一致回路からは同
期ずれ信号が第１のプロセッサ１に出力されることか
ら、その第１のプロセッサ１にて第２および第３のプロ
セッサ２，３のリセットが行われる。これにより、第２
および第３のプロセッサ２，３と第１のプロセッサ１と
の同期が復帰され、それら第１乃至第３のプロセッサ
１，２，３にてカラー画像の各カラー構成要素毎に画像
処理が行われる。

【００１９】そして、各カラー構成要素が画像処理され
ると、第１乃至第３のプロセッサ１，２，３にて画像処
理したデータを第１乃至第３の画像メモリ５，６，７に
書き込む処理が実行される。このとき、アクセス識別回
路１４にてその第１乃至第２の画像メモリ５，６, ７の
書き込みが識別され、第１乃至第３の切替回路１１，１
２，１３がそれぞれ第１乃至第３の画像メモリ５，６，
７側に切り替えられ、その各カラー構成要素毎に画像処
理されたデータが同時に第１乃至第３の画像メモリ５，
６，７に書き込まれる。なお、上記同様に、第１乃至第
３の画像メモリ５，６，７のアドレス、つまりアクセス
はマスタの第１のプロセッサ１で行われる。

【００２０】各第１乃至第３の画像メモリ５，６，７に
おいては、例えばスクリーンリフレッシュ信号が出力さ
れ、記憶したデータがそれぞれＤ／Ａ変換部８，９，１
０に出力される。このとき、第１乃至第３の画像メモリ
５，６，７が同期し、つまり各Ｒ，Ｇ，Ｂプレーンが同
期し、各カラー構成要素が同時に画像処理され、この画
像処理されたデータが書き込まれることから、それら第
１乃至第３の画像メモリ５，６，７の各データは同時に
変化することになる。

【００２１】そして、上記Ｄ／Ａ変換部８，９，１０に
て得られたＲ，Ｇ，Ｂのアナログ信号により、画像処理
した画像がモニタ装置に表示されるが、例えばその画像
の切り替えに際し、スムーズに画像が切り替えられる。

【００２２】

【発明の効果】以上説明したように、この発明のカラー
画像処理装置によれば、カラー画像の各構成要素の画像
処理を第１乃至第３のプロセッサ１，２，３に割り当
て、それらプロセッサを同一アーキテクチャで、同一ク
ロック、同一プログラムの実行で行ない、かつ当該装置
のメモリのうち、それらプロセッサに共通のシステム共
通領域（プログラム領域および作業領域）には処理デー
タへの依存性のないデータを記憶し、各Ｒ，Ｇ，Ｂプレ
ーンの構成要素をそれぞれ同一プログラムで画像処理
し、かつその画像処理時に第１のプロセッサからのアド
レスと第２および第３のプロセッサからのアドレスとを
それぞれ比較し、それらの同期ずれを検出するととも
に、この同期ずれ信号をマスタの第１のプロセッサに出
力し、この第１のプロセッサにて第２および第３のプロ
セッサをリセットするようにしたので、カラー画像の画
像処理の高速化を図ることができ、また各カラー構成要
素を単一のプログラムで済むことから、画像処理プログ
ラムを容易に作成することができ、しかも第１乃至第３
のプロセッサの同期が合わなくなったときにはその同期
を復帰させることができるという効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例を示すカラー画像処理装置
の概略的ブロック図

【図２】プロセッサによる並列処理を説明する模式図

【符号の説明】

１ 第１のプロセッサ ２ 第２のプロセッサ ３ 第３のプロセッサ ４ システム共通領域（当該装置のメモリ内の） ５ 第１の画像メモリ ６ 第２の画像メモリ ７ 第３の画像メモリ １１ 第１の切替回路 １２ 第２の切替回路 １３ 第３の切替回路 １４ アクセス識別回路 １５，１６ 一致回路

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】少なくともカラー画像データを所定処理し
   て画像メモリに書き込み、モニタ装置等の表示データと
   するカラー画像処理装置において、 そのカラー画像データを各カラーの構成要素毎に同一タ
   イミングで処理する同一アーキテクチャの複数のプロセ
   ッサと、 これらプロセッサで画像処理した各構成要素のデータを
   各カラープレーン毎に表示可能に書き込む複数の画像メ
   モリと、 前記複数のプロセッサとこれらプロセッサに共通に割り
   当てた当該装置のメモリ内システム共通領域あるいは前
   記複数の画像メモリとをバスを介してそれぞれ接続する
   複数の切替手段と、 前記当該装置のメモリ内で前記複数のプロセッサによる
   共通とするメモリ領域のアクセスを識別し、前記複数の
   切替手段を切り替えるアクセス識別手段と、 前記複数のプロセッサのうちの１つを除いた他のプロセ
   ッサにおいてその１つのマスタのプロセッサからのアド
   レスと当該プロセッサのアドレスとをそれぞれ比較し、
   それらの同期ずれを検出する複数の一致手段とを備え、 前記複数のプロセッサを前記各構成要素の画像処理に割
   り当てるとともに、それらプロセッサのうちの１つをマ
   スタプロセッサとし、該マスタのプロセッサは当該装置
   の基本制御を行なうとともに、アドレスを出力して他の
   プロセッサを先導し、前記複数の一致回路はそれぞれマ
   スタのプロセッサと当該プロセッサの同期ずれを検出
   し、この同期ずれの検出信号をそのマスタのプロセッサ
   に出力し、このマスタのプロセッサにて他のプロセッサ
   をリセットし、それらの同期を復帰させるようにしたこ
   とを特徴とするカラー画像処理装置。