JPH04125591A - 画像処理装置 - Google Patents

画像処理装置

Info

Publication number
JPH04125591A
JPH04125591A JP2246436A JP24643690A JPH04125591A JP H04125591 A JPH04125591 A JP H04125591A JP 2246436 A JP2246436 A JP 2246436A JP 24643690 A JP24643690 A JP 24643690A JP H04125591 A JPH04125591 A JP H04125591A
Authority
JP
Japan
Prior art keywords
image processing
image
unit
section
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2246436A
Other languages
English (en)
Inventor
Wataru Shoji
渉 庄司
Daisuke Tabuchi
大介 田渕
Ichiro Nakajima
一郎 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainichi KK
Original Assignee
Dainichi KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainichi KK filed Critical Dainichi KK
Priority to JP2246436A priority Critical patent/JPH04125591A/ja
Publication of JPH04125591A publication Critical patent/JPH04125591A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Processing Or Creating Images (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、所謂コンピュータグラフィックスを行なう画
像処理装置に関するものである。
〔従来の技術及び発明が解決しようとする課題〕従来、
所謂コンピュータグラフィックスを行なう画像処理装置
は、ホストコンピュータと、ホストコンピュータの制御
下に置かれる1個の画像処理ユニットと、CRTディス
プレイとから成っていた。この画像処理ユニットは、ホ
ストコンピュータとの間で画像処理の実行に必要な種々
の命令、データの授受を行ないながら演算処理動作を行
なう演算処理部と、この演算処理部から与えられた画像
データが書込まれる画像メモリ部とを備えている。
この従来の画像処理装置では、1つの画像処理ユニット
を用いて種々の画像処理を実行するため、次のような問
題を生じる。例えば、CRTディスプレイ上に表示され
ている原画像に対して新たな図形等の書き込みを行なう
場合、書き込みの処理のみならず、後に書き込んだ図形
の消去が可能なように原画像を画像メモリの別の領域に
保存する等の付随した処理が必要となる。このような、
複数の処理を1つの演算処理部で高速に行なうためには
、この演算処理部をコントロールするホストコンピュー
タのソフトウェアの複雑化及び演算処理部と画像メモリ
間の接続の複雑化を必要とする。
このような問題は、複数の原色画像の同時的コントロー
ルを必要とするカラー画像処理やその他種々の複雑な画
像処理の分野において、同様に発生する。
本発明は、上記事情を考慮してなされたもので、ホスト
コンピュータのソフト及び演算処理部と画像メモリ間の
ハード的接続の双方の点においてシンプルな構成で、種
々の複雑な画像処理を十分高速に行なえる画像処理装置
を提供することを目的とする。
〔課題を解決するための手段〕
上記目的を達成するために本発明は、ホストコンピュー
タと組合わされる画像処理装置において、各々に専用の
画像メモリを有し、前記ホストコンピュータから各々に
与えられる命令に従った画像処理を各々の画像メモリ内
の画像に対し施す、互いに独立して画像処理を行なう複
数の画像処理ユニットと、これら複数の画像処理ユニッ
トからそれぞれ処理された画像を受けて統合する表示コ
ントローラと、表示コントローラによって統合された画
像を表示するディスプレイ装置を提供する。
〔作 用〕
上記構成において、各独立した画像処理ユニットは、複
雑な画像処理を構成する複数の異なる処理を分担するこ
とができる。例えば、ある原画像への書き込みや修正を
行う場合、原画像を1つのユニットで管理し、書き込み
や修正は別のユニットで処理し、それらを統合してディ
スプレイ上に表すことができる。カラー画像の処理にお
いても、異なる色成分の画面を異なるユニットで独立に
管理できる。これら独立のユニットを制御するホストコ
ンピュータから見ると、従来のように1つのユニットで
複雑な画像処理を行なうより、本発明のように各々処理
を分担した複数のユニットを別個にコントロールする方
が、容易である。つまり、ホストコンピュータのソフト
の簡単化が図れる。
さらに、複雑な画像処理を高速に行える。
〔実施例〕
以下、図面により本発明の一実施例について説明する。
第1図は、本発明の一実施例に従う画像処理装置の全体
構成を示したブロック図である。この画像処理装置は、
所謂コンピュータグラフィックスを行なうもので、ホス
トコンピュータ1を始め、クロックパルス発生回路2、
同期回路7、表示コントローラ部(カラーパレットとも
いう)18、コネクタ19、CRTディスプレイ20及
び4個の互いに独立した画像処理ユニット12.1B。
14.15を備えている。この画像処理装置は、この装
置と同様な構成の画像処理装置がこれと並列に接続でき
るように、切換スイッチ16゜17a、17b、17c
、17dが夫々設けられている。切換スイッチ16は、
クロックパルス発生回路2の出力側に設けられている。
本実施例に従う画像処理装置は、自装置のクロック発生
回路2に従って動作するメインモードと、並列接続され
た同様の装置からのクロックに従って動作するサブモー
ドのクロックに関する2つの動作モードを持つ。切換ス
イッチ16は、メインモードで動作するときにはONと
され、サブモードのときにはOFFとされる。メインモ
ードにおいては、本実施例に従う画像処理装置の4個の
画像処理ユニット12.1B、14.15のいずれか1
つ、例えばユニット12がマスターユニットとして動作
し、他の3ユニツトはマスターユニットに同期して動作
するスレーブユニットとして動作する。本装置を単独で
使用する場合は、本装置はメインモードに設定される。
本装置に他の同構成の装置を並列接続して使用する場合
には、本装置は、メインモード、他の装置はサブモード
に設定される。
サブモードにされた他の装置内では、4個の画像処理ユ
ニット12.13,14..15は、本装置内マスター
ユニットに同期してスレーブユニットとして動作する。
切換スイッチ17a、17b、17c、17dは、本装
置をメインモードで動作させるときにはOFF、サブモ
ードで動作させるときにはON状態とされる。サブモー
ドで切換スイッチ17a。
17b、17c、17dがONにされると、各画像処理
ユニット12〜15の演算処理部3〜6と表示コントロ
ーラ部18との間の表示データ信号(つまり画像情報)
を伝えるための各接続が、さらに、破線で示すようにコ
ネクタ19にも接続される。この時、コネクタ19には
、同構成のメインモードの画像処理装置が接続される。
このように、コネクタ19を通してサブモードの本装置
と同構成のメインモードの装置とが接続された場合、メ
インモードの装置では、サブモードの装置から出力され
た表示データ信号(画像情報を示す。以下同じ)が、第
1図矢印にて示すごとく、コネクタ19側から表示コン
トローラ部18に与えられる。この時、メインモードの
装置のマスターユニット12の演算処理部3から出力さ
れるH3/VS信号(即ち、水平同期/垂直同期信号)
及びクロック発生回路2から出力されるクロックパルス
は、第1図矢印にて示すごとく、コネクタ19を通して
サブモードの画像処理装置に与えられる。
サブモードの装置内では、メインモードの装置がら、コ
ネクタ19を通して入力されるH8/VS信号及びクロ
ックパルスが各画像処理ユニット12.13,14.1
5の演算処理部3.4. 5゜6に与えられる。
表示コントローラ部18は、ディジタル/アナログ変換
の機能を備えており、CRTディスプレイ20中に表示
する色をプログラマブルに設定可能に構成されている。
表示コントローラ部18は、各画像処理ユニット12.
1B、14.15の演算処理部3.4. 5. 6から
夫々出力されたディジタルの表示データ信号を受ける。
もし、本装置かメインモードでかつサブモードの他装置
が並列接続されている場合には、表示コントローラ部1
8は更にサブモードの他装置からコネクタ19を通して
入力される4つの表示データ信号も受ける。つまり、表
示コントローラ部18は、8つの表示データ信号を受け
ることになる。表示データ信号の各ビットは、CRTデ
ィスプレイ2oの各ドツトに対応している。従って、表
示コントローラ部18は、各ドツトについて8ビツトの
ディジタルデータを受けることになり、この8ビツト情
報の各ビットは各画像処理ユニットで生成されたもので
ある。この8ビツトの情報によって256色が表現でき
、8ビツトのどのコードをどの色を対応させるかは、予
め表示コントローラ部18にプログラムしておくことが
できる。表示コントローラ部18はこの各ドツトに対応
する8ビツトのデータを、プログラムに従って対応する
アナログRGB信号に変換してCRTディスプレイ2o
に出力する。
CRTディスプレイ2oは、メインモードの本画像処理
装置のマスターユニット12がら出力されるH5/VS
信号と、表示コントローラ部18から出力されるアナロ
グRGB信号とを受けて、画像を画面上に表示する。
同期検出回路7は、各画像処理ユニット12〜15が同
期しているか否かの検出に使用される。
つまり、この同期検出回路7は、各画像処理ユニット1
2〜15の内部同期信号のアンドを演算することにより
それらの間の同期の有無を検出してホストコンピュータ
1に通知する。メインモードの本装置にサブモードの他
装置が接続されている場合には、本装置内の同期検出回
路7はサブモードの装置内の同期検出回路からコネクタ
19を通じて人力されるサブモードの装置内の各画像処
理ユニット12.13,14.15の内部同期信号アン
ド信号と、本装置の各ユニット12.13゜14.15
の内部同期信号との間の同期を検出してホストコンピュ
ータ1に通知する。尚、この同期検出に用いる各画像処
理ユニットの内部同期信号としては、例えば、ディスプ
レイアドレスストローブ信号やその他の適当な信号が採
用できる。
この同期検出の結果は、ホストコンピュータ1が各画像
処理ユニット12〜15を起動する時に使用する。起動
した時、各ユニット12〜15の同期がとれていれば、
ホストコンピュータ1は起動完了と判断する。同期がと
れていなければ、同期がとれるまで再起動をやり直す。
4個の画像処理ユニット12,13.’14及び15は
、同一の構成であり、クロックパルス発生回路2からの
タロツクパルスに従って上述のように互いに同期して動
作し、ホストコンピュータ1から各々に与えられる指令
に従って互いに独立して処理を実行する。
4個の画像処理ユニット12.13,14゜15は構成
が同一であるので、以下、1つの画像処理ユニット12
を例にその内部構成を第2図を参照して説明する。
第2図において、演算処理部3は、ホストインタフェー
ス部21、表示制御部22、表示コントローラインタフ
ェース部23及び、画像メモリインタフェース部24を
備えている。又、表示制御部22は、演算部22a1描
画部22b1表示部22c及び制御部22dを備えてい
る。
ホストインタフェース部21は、ホストコンピュータ1
から出力される各種命令や画像情報を受けて、これらを
表示制御部22の制御部22dに与える。ホストインタ
フェース部21は、又、制御部22dから出力される表
示制御部22に関連する各種情報及び画像メモリ部8に
関連する各種情報を受けて、これらをホストコンピュー
タ1に与えるようになっている。
表示制御部22の演算部22aは、ホストコンピュータ
21から描画命令が与えられた場合に、その描画命令に
応じた画像を、画像メモリ部8に書込むに際して必要な
演算を行なう。例えばホストコンピュータ1からホスト
インタフェース部21を通じて制御部22dに特定の図
形(円、直線)を画像メモリ部8に描きたいとの命令が
与えられたとする。演算部22aは、この描画命令を受
けた制御部22dからのコントロールにより、予め決め
られた体系に基づいて画像メモリ部8内における上記図
形に対応する画像データを書込むべきアドレスを演算に
よって求める。例えば、上記画像メモリ部8に円を書込
むには、その゛中心点のアドレスを決め、次いで該アド
レスを基準として書込もうとする円の半径の長さに対応
して決まる円周のアドレスを求める。これによって上記
用を画像メモリ部8のどのアドレスに書込めばよいかが
決定される。上記演算を行なうのに必要な双極め、即ち
、演算部22aが上記演算を実行するのに必要とする情
報は、予めホストコンピュータ1に内蔵されており、ホ
ストコンピュータ1が上記命令を出力するに際して演算
部22aに与えられる。
表示制御部22の描画部22bは、制御部22dを通し
て演算部22aから与えられる上述した演算結果を受け
て、画像メモリ部8に対し実際に描画を行なう機能を備
えている。即ち、描画部22bは、上記演算結果を、画
像メモリ部8に対して具体的な画像を構成するための双
極めとする。そして、この双極めに従って画像メモリイ
ンタフェース部24を通して画像メモリ部8に画像情報
の書込み、即ち描画を実行する。
表示制御部22の表示部22cは1、制御部22dの制
御下で、画像メモリインタフェース部24を通して画像
メモリ部8に記憶されている画像情報を読出す。そして
、この読出した画像情報を、表示コントローラインタフ
ェース部23を通して表示コントローラ部18に出力す
るようになっている。
制御部22dは、前述した演算部22a1描画部22b
1表示部22cを統括的に制御する。制御部22dは、
ホストコンピュータ1からの命令に従って、画像メモリ
部8に記憶されている記憶内容を画像メモリインタフェ
ース部24を通して読出し、ホストインタフェース部2
1を通してホストコンピュータ1に送出する機能も持つ
画像処理ユニット12は本実施例ではマスターユニット
とされているので、その制御部22dはさらに、クロッ
クパルス発生回路2から供給されるクロックパルスに基
づきHS/VS信号を生成して出力する。制御部22d
によって生成されたH8/VS信号は、表示コントロー
ラインタフェース部23を通してCRTディスプレイ2
0に送出されるgこれとともに、上記H3/VS信号は
、スレーブユニットとされている画像処理ユニット13
.14.15の各制御部へも各々の表示コントローライ
ンタフェース部を通じて与えられる。
各スレーブユニット1B、14.15の制御部は、マス
ターユニット12からのH8/VS信号を用いて水平/
垂直同期をとる。
制御部22dは、さらに、描画部22bと表示部22c
との間の調停を行なう機能も有する。この調停としては
、例えば、描画部22bからの出力と表示部22cから
の出力とが同時だったときに、いずれか一方の出力を優
先させる等の調停がある。
画像メモリインタフェース部24は、画像メモリ部8を
アクセスするための画像メモリ部8の仕様に適合した信
号を生成して出力するようになっている。
表示コントローラインタフェース部23は、表示部22
cが出力する表示データを受けて、この受けた表示デー
タを、表示コントローラ部の仕様に適合した状態に変換
した後、表示コントローラ部18に出力する。
画像メモリ部8は、例えばDRAMによって構成される
。画像メモリ部8は、画像メモリインタフェース部24
を通して表示制御部220制御下に置かれ、画像メモリ
インタフェース部24を通して与えられる各種画像情報
を記憶する。画像メモリ部8は、画像メモリインタフェ
ース部24を通して表示制御部22からアドレス指定と
読出し要求とを受けると指定されたアドレスの画像情報
を画像メモリインタフェース部24を通して表示制御部
22に出力する。画像メモリ部8は、画像メモリインタ
フェース部24を通して表示制御部22から画像情報と
アドレス指定と書き込み要求とを受けると、指定された
アドレスにその画像情報を書込に保持する。
上記構成の画像処理装置においては、複数個の独立した
処理を行なう画像処理ユニット1213.14.15を
ホストコンピュータ1の制御下に置き、これら各ユニッ
トでの処理結果を表示コントローラ部18にて統合して
CRTディスプレイ20上に表示するようになっている
。従って、例えば、成る原画像に対して新たな画像の書
込みや、原画像の修正等を行なうに際しては、原画像は
1つの画像処理ユニットにて管理し、書き込みや修正に
ついては別の画像処理ユニットにて処理して、それらを
統合してディスプレイするというような使用方法が可能
である。このようにすれば、原画像を何ら手を加えるこ
となしにCRTディスプレイ20上で書き込みや修正が
出来、それら書き込み、修正をキャンセルして原画像を
戻すことも容易である。そして、このような処理を行な
うための、ホストコンピュータ1のソフトウェアは、従
来に比較し簡単となると共に、画像処理ユニット内の演
算処理部と画像メモリ部間の接続も従来のように複雑に
する必要がない。しかも、処理は高速である。また、カ
ラー画像を処理する場合には、例えば、複数個の画像処
理部の各々に各色成分の処理動作を分担させるようにす
ることができる。こうすることにより、ソフト上及びハ
ード上の簡単化および処理の高速化が図れる。このよう
な効能は種々の複雑な画像処理の分野においても得られ
る。例えば、2枚の地図をつなぎ合わせる場合には、両
者の合成や重畳が容易に行なえる。
更に上述した構成の画像処理装置によれば、この画像処
理装置が内蔵している表示コントローラ部18の能力範
囲内で同構成の画像処理装置を並列接続して、より複雑
な処理に対応させることが出来る。
〔発明の効果〕
以上説明したように、本発明によれば、互いに独立して
処理を行なう複数の画像処理ユニットを備えて、それら
ユニットでの処理結果を統合してディスプレイするよう
にしているため、複雑な画像処理を実現するための画像
処理ユニットの制御ソフトの簡単化及び処理の高速化が
図れる。
【図面の簡単な説明】
第1図は、本発明の一実施例に従う画像処理装置の全体
構成を示したブロック図、第2図は、本発明の一実施例
に従うマスターユニ・ノドとされた画像処理ユニットの
内部構成を示したブロック図である。 1・・・ホストコンピュータ、3,4,5.6・・・演
算処理部、8,9,10.11・・・画像メモリ部、1
2.13.14.15・・・画像処理ユニット、20・
・・CRTディスプレイ。

Claims (1)

  1. 【特許請求の範囲】 ホストコンピュータと組合わされる画像処理装置におい
    て、 各々に専用の画像メモリを有し、 前記ホストコンピュータから各々に与えられる命令に従
    った画像処理を各々の画像メモリ内の画像に対し施す互
    いに独立して画像処理を行なう複数の画像処理ユニット
    と、 これら複数の画像処理ユニットからそれぞれ処理された
    画像を受けて統合する表示コントローラと、 表示コントローラによって統合された画像を表示するデ
    ィスプレイ装置と、 を備えることを特徴とする画像処理装置。
JP2246436A 1990-09-17 1990-09-17 画像処理装置 Pending JPH04125591A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2246436A JPH04125591A (ja) 1990-09-17 1990-09-17 画像処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2246436A JPH04125591A (ja) 1990-09-17 1990-09-17 画像処理装置

Publications (1)

Publication Number Publication Date
JPH04125591A true JPH04125591A (ja) 1992-04-27

Family

ID=17148448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2246436A Pending JPH04125591A (ja) 1990-09-17 1990-09-17 画像処理装置

Country Status (1)

Country Link
JP (1) JPH04125591A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004184457A (ja) * 2002-11-29 2004-07-02 Ricoh Co Ltd 画像処理装置及び画像表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01229291A (ja) * 1988-03-09 1989-09-12 Akira Nakano 電子象形ユニットおよび電子象形機

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01229291A (ja) * 1988-03-09 1989-09-12 Akira Nakano 電子象形ユニットおよび電子象形機

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004184457A (ja) * 2002-11-29 2004-07-02 Ricoh Co Ltd 画像処理装置及び画像表示装置

Similar Documents

Publication Publication Date Title
EP0095618B1 (en) Memory system
JPH05181443A (ja) コンピュータ
JPH09288477A (ja) 画像表示制御装置
JPH01245363A (ja) データ処理装置
JPS58208845A (ja) 重ね合せ表示方式
JPH04125591A (ja) 画像処理装置
JP2530880B2 (ja) グラフィックディスプレイ装置
JP4236359B2 (ja) 画面表示装置を備えたマイクロコンピュータ
KR100382956B1 (ko) 화상처리장치 및 화상표시장치
JP3417204B2 (ja) 車両用ナビゲーション装置
JP2007183377A (ja) 表示制御装置
JP2626294B2 (ja) カラー画像処理装置
JPH10161618A (ja) 複数表示装置を持つ情報処理システム
JPH11161255A (ja) 画像表示装置
JP2506959B2 (ja) 表示デ―タ処理装置
JPH01118885A (ja) ビデオインターフェイス変換方式
JPH05197360A (ja) 画像処理システム及びその方法
JPH0399317A (ja) 画像処理装置
JPH0213996A (ja) 部分拡大画像表示装置
JPS6086592A (ja) カ−ソル表示制御方式
JPS61198371A (ja) 画像処理システム
JPH0336676A (ja) ピクセル描画装置
JPH10334251A (ja) 高速描画装置
JPS63206878A (ja) イメ−ジ処理装置
JPS6235972A (ja) グラフイツクデイスプレイの画像情報処理装置