JP3502404B2 - コンピュータシステム - Google Patents
コンピュータシステムInfo
- Publication number
- JP3502404B2 JP3502404B2 JP30597992A JP30597992A JP3502404B2 JP 3502404 B2 JP3502404 B2 JP 3502404B2 JP 30597992 A JP30597992 A JP 30597992A JP 30597992 A JP30597992 A JP 30597992A JP 3502404 B2 JP3502404 B2 JP 3502404B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- dma
- data
- processing
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bus Control (AREA)
- Image Generation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えばコンピュータグ
ラフィック装置に用いて好適なコンピュータシステムに
関する。
ラフィック装置に用いて好適なコンピュータシステムに
関する。
【０００２】
【従来の技術】図４は、従来のコンピュータシステムの
一例の構成を示すブロック図である。メモリ３は、３次
元画像のデータを記憶している。座標変換装置４は、メ
モリ３に記憶されている３次元画像のデータを、２次元
画像のデータに変換する座標変換処理を実行する。画像
合成装置５は、２次元画像データに変換された画像デー
タを展開し、テレビモニタ７に出力し、表示するための
画像を合成する。画像出力用回路６は、画像合成装置５
により合成された画像データをテレビモニタ７に出力す
るようになされている。
一例の構成を示すブロック図である。メモリ３は、３次
元画像のデータを記憶している。座標変換装置４は、メ
モリ３に記憶されている３次元画像のデータを、２次元
画像のデータに変換する座標変換処理を実行する。画像
合成装置５は、２次元画像データに変換された画像デー
タを展開し、テレビモニタ７に出力し、表示するための
画像を合成する。画像出力用回路６は、画像合成装置５
により合成された画像データをテレビモニタ７に出力す
るようになされている。
【０００３】ＣＰＵ１は、各装置の動作を制御するよう
になされている。ＤＭＡコントローラ２は、ＣＰＵ１を
介さずに、メモリ３、座標変換装置４および画像合成装
置５の間におけるデータの転送（ＤＭＡ転送）を制御す
る。
になされている。ＤＭＡコントローラ２は、ＣＰＵ１を
介さずに、メモリ３、座標変換装置４および画像合成装
置５の間におけるデータの転送（ＤＭＡ転送）を制御す
る。
【０００４】次に、その動作について説明する。メモリ
３には、ＣＰＵ１あるいは図示せぬ演算装置により生成
された３次元画像のデータが記憶されている。これをテ
レビモニタ７に出力し、表示させる場合、ＣＰＵ１は、
座標変換装置４に対して、処理の実行を指令する。座標
変換装置４は、処理を開始するに当たり、ＤＭＡコント
ローラ２に対して、メモリ３からのデータのＤＭＡ転送
の要求を出力する。このとき、ＤＭＡコントローラ２
は、ＣＰＵ１に対して、アドレスデータバスを開放する
よう要求する。ＣＰＵ１は、このバス要求に対して許可
を与える。ＤＭＡコントローラ２は、この許可を受けた
とき、メモリ３から座標変換装置４に対して、データバ
スを介して、メモリ３に記憶されている３次元画像デー
タのＤＭＡ転送を開始させる。
３には、ＣＰＵ１あるいは図示せぬ演算装置により生成
された３次元画像のデータが記憶されている。これをテ
レビモニタ７に出力し、表示させる場合、ＣＰＵ１は、
座標変換装置４に対して、処理の実行を指令する。座標
変換装置４は、処理を開始するに当たり、ＤＭＡコント
ローラ２に対して、メモリ３からのデータのＤＭＡ転送
の要求を出力する。このとき、ＤＭＡコントローラ２
は、ＣＰＵ１に対して、アドレスデータバスを開放する
よう要求する。ＣＰＵ１は、このバス要求に対して許可
を与える。ＤＭＡコントローラ２は、この許可を受けた
とき、メモリ３から座標変換装置４に対して、データバ
スを介して、メモリ３に記憶されている３次元画像デー
タのＤＭＡ転送を開始させる。
【０００５】座標変換装置４は、メモリ３より入力を受
けたデータを処理して、３次元画像のデータから２次元
画像のデータに変換する。この座標変換処理が終了した
とき、座標変換装置４は、ＤＭＡコントローラ２に対し
て、座標変換装置４からメモリ３に対するデータのＤＭ
Ａ転送の要求を行う。ＤＭＡコントローラ２は、このＤ
ＭＡ要求を受けたとき、これを許可する。これにより、
座標変換装置４からメモリ３に、２次元画像に変換され
たデータがＤＭＡ転送され、記憶される。
けたデータを処理して、３次元画像のデータから２次元
画像のデータに変換する。この座標変換処理が終了した
とき、座標変換装置４は、ＤＭＡコントローラ２に対し
て、座標変換装置４からメモリ３に対するデータのＤＭ
Ａ転送の要求を行う。ＤＭＡコントローラ２は、このＤ
ＭＡ要求を受けたとき、これを許可する。これにより、
座標変換装置４からメモリ３に、２次元画像に変換され
たデータがＤＭＡ転送され、記憶される。
【０００６】このような座標変換処理が終了したとき、
次にＣＰＵ１は、画像合成装置５に対して制御信号を出
力し、テレビモニタ７に画像を表示するように指令す
る。このとき、画像合成装置５は、ＤＭＡコントローラ
２に対して、メモリ３から画像合成装置５に対するデー
タのＤＭＡ転送を要求する。ＤＭＡコントローラ２は、
データバスが空いているとき、これを許可する。これに
より、メモリ３から画像合成装置５に対して、座標変換
装置４により２次元画像に変換されたデータがＤＭＡ転
送される。画像合成装置５は、このようにして、ＤＭＡ
転送された画像を合成し、これを画像出力用回路６を介
してテレビモニタ７に出力し、表示させる。
次にＣＰＵ１は、画像合成装置５に対して制御信号を出
力し、テレビモニタ７に画像を表示するように指令す
る。このとき、画像合成装置５は、ＤＭＡコントローラ
２に対して、メモリ３から画像合成装置５に対するデー
タのＤＭＡ転送を要求する。ＤＭＡコントローラ２は、
データバスが空いているとき、これを許可する。これに
より、メモリ３から画像合成装置５に対して、座標変換
装置４により２次元画像に変換されたデータがＤＭＡ転
送される。画像合成装置５は、このようにして、ＤＭＡ
転送された画像を合成し、これを画像出力用回路６を介
してテレビモニタ７に出力し、表示させる。
【０００７】テレビモニタ７は、１フレーム（またはフ
ィールド）単位で画像を表示する。その結果、座標変換
装置４、画像合成装置５およびテレビモニタ７における
処理を、単位時間としてのフレームを基準として、タイ
ミングチャートにまとめると、図５に示すようになる。
ィールド）単位で画像を表示する。その結果、座標変換
装置４、画像合成装置５およびテレビモニタ７における
処理を、単位時間としてのフレームを基準として、タイ
ミングチャートにまとめると、図５に示すようになる。
【０００８】即ち、図５において、時間Ｔ1乃至Ｔ5は、
フレームの周期を表している。座標変換装置４におい
て、時間Ｔ1で処理された画像ａのデータは、時間Ｔ1の
次の時間Ｔ2において、画像合成装置５に出力され、処
理される。そして、さらに時間Ｔ2の次の時間Ｔ3におい
て、画像合成装置５からテレビモニタ７に出力され、表
示される。画像合成装置５が時間Ｔ2において、画像ａ
のデータを処理している期間において、座標変換装置４
は、画像ａの次のフレームの画像ｂを処理している。ま
た、時間Ｔ3において、テレビモニタ７に画像ａが表示
されているとき、画像合成装置５は、画像ａの次のフレ
ームの画像ｂのデータを処理し、座標変換装置４は、画
像ｂの次のフレームの画像ｃのデータを処理している。
フレームの周期を表している。座標変換装置４におい
て、時間Ｔ1で処理された画像ａのデータは、時間Ｔ1の
次の時間Ｔ2において、画像合成装置５に出力され、処
理される。そして、さらに時間Ｔ2の次の時間Ｔ3におい
て、画像合成装置５からテレビモニタ７に出力され、表
示される。画像合成装置５が時間Ｔ2において、画像ａ
のデータを処理している期間において、座標変換装置４
は、画像ａの次のフレームの画像ｂを処理している。ま
た、時間Ｔ3において、テレビモニタ７に画像ａが表示
されているとき、画像合成装置５は、画像ａの次のフレ
ームの画像ｂのデータを処理し、座標変換装置４は、画
像ｂの次のフレームの画像ｃのデータを処理している。
【０００９】図５に示した時間Ｔ3における処理を拡大
して示すと、図６に示すようになる。即ち、画像合成装
置５は、各フレームの画像（いまの場合、画像ｂ）のデ
ータを、メモリ３から４回に分けてＤＭＡ転送を受け
る。即ち、ＤＭＡ５１の期間でＤＭＡ転送を受けて、そ
のデータをレンダリング５１の期間においてレンダリン
グ処理する。レンダリング５１の処理が終了したとき、
次にＤＭＡ５２の期間で次のデータのＤＭＡ転送を受
け、そのデータを、レンダリング５２の期間においてレ
ンダリング処理する。さらに、その次にＤＭＡ５３の期
間で３回目のＤＭＡ転送を受け、そのデータに対して、
レンダリング５３の期間においてレンダリング処理を
し、最後にＤＭＡ５４の期間で１フレームの最後のデー
タのＤＭＡ転送を受け、レンダリング５４の期間におい
てレンダリング処理を施す。
して示すと、図６に示すようになる。即ち、画像合成装
置５は、各フレームの画像（いまの場合、画像ｂ）のデ
ータを、メモリ３から４回に分けてＤＭＡ転送を受け
る。即ち、ＤＭＡ５１の期間でＤＭＡ転送を受けて、そ
のデータをレンダリング５１の期間においてレンダリン
グ処理する。レンダリング５１の処理が終了したとき、
次にＤＭＡ５２の期間で次のデータのＤＭＡ転送を受
け、そのデータを、レンダリング５２の期間においてレ
ンダリング処理する。さらに、その次にＤＭＡ５３の期
間で３回目のＤＭＡ転送を受け、そのデータに対して、
レンダリング５３の期間においてレンダリング処理を
し、最後にＤＭＡ５４の期間で１フレームの最後のデー
タのＤＭＡ転送を受け、レンダリング５４の期間におい
てレンダリング処理を施す。
【００１０】１フレームの期間（時間Ｔ3）に、このよ
うにして４回のＤＭＡ転送を受け、そのデータに対して
処理を実行して、画像ｂの合成データを生成するのであ
る。
うにして４回のＤＭＡ転送を受け、そのデータに対して
処理を実行して、画像ｂの合成データを生成するのであ
る。
【００１１】一方、座標変換装置４は、画像ｃのデータ
を、３次元画像のデータから２次元画像のデータに変換
するのに、４回に分けて処理を実行する。
を、３次元画像のデータから２次元画像のデータに変換
するのに、４回に分けて処理を実行する。
【００１２】即ち、最初にメモリ３からＤＭＡ４１の期
間にＤＭＡ転送を受け、そのＤＭＡ転送を受けたデータ
に対して、変換処理４１の期間において座標変換処理を
行う。この処理により、２次元画像に変換されたデータ
は、ＤＭＡ４２の期間において、座標変換装置４からメ
モリ３に対してＤＭＡ転送される。次に再びメモリ３か
ら３次元画像データが、ＤＭＡ４３の期間においてＤＭ
Ａ転送され、座標変換装置４に供給される。
間にＤＭＡ転送を受け、そのＤＭＡ転送を受けたデータ
に対して、変換処理４１の期間において座標変換処理を
行う。この処理により、２次元画像に変換されたデータ
は、ＤＭＡ４２の期間において、座標変換装置４からメ
モリ３に対してＤＭＡ転送される。次に再びメモリ３か
ら３次元画像データが、ＤＭＡ４３の期間においてＤＭ
Ａ転送され、座標変換装置４に供給される。
【００１３】座標変換装置４は、このデータに対して、
変換処理４２の期間において、３次元画像のデータから
２次元画像のデータに変換する処理を実行する。そし
て、この処理が完了したとき、ＤＭＡ４４の期間におい
て、変換処理が終了したデータを、座標変換装置４から
メモリ３にＤＭＡ転送する。
変換処理４２の期間において、３次元画像のデータから
２次元画像のデータに変換する処理を実行する。そし
て、この処理が完了したとき、ＤＭＡ４４の期間におい
て、変換処理が終了したデータを、座標変換装置４から
メモリ３にＤＭＡ転送する。
【００１４】以下同様にして、第３回目および第４回目
の座標変換処理を実行して、画像ｃの３次元画像から２
次元画像への座標変換処理が完了する。
の座標変換処理を実行して、画像ｃの３次元画像から２
次元画像への座標変換処理が完了する。
【００１５】
【発明が解決しようとする課題】ＤＭＡコントローラ２
は、複数の周辺処理装置からＤＭＡ要求があった場合、
優先順位の高いものから順次許可するようになされてい
る。また、所定の周辺処理装置からのＤＭＡ転送を実行
中に、他の処理装置からＤＭＡ要求が発生された場合、
たとえそのＤＭＡ要求が優先順位が高いものであったと
しても、現在実行中のＤＭＡ転送が終了するまで、その
優先順位の高いＤＭＡ転送を待機させなければならな
い。
は、複数の周辺処理装置からＤＭＡ要求があった場合、
優先順位の高いものから順次許可するようになされてい
る。また、所定の周辺処理装置からのＤＭＡ転送を実行
中に、他の処理装置からＤＭＡ要求が発生された場合、
たとえそのＤＭＡ要求が優先順位が高いものであったと
しても、現在実行中のＤＭＡ転送が終了するまで、その
優先順位の高いＤＭＡ転送を待機させなければならな
い。
【００１６】その結果、例えば図６のタイミングチャー
トにおける時刻ｔ1のタイミングにおいて、画像合成装
置５が、ＤＭＡ５３の期間におけるＤＭＡ転送の要求を
ＤＭＡコントローラ２に出力したとき、座標変換装置４
におけるＤＭＡ４６，ＤＭＡ４７の期間におけるＤＭＡ
転送が現在実行中である。このため、このＤＭＡ転送が
終了するまで、ＤＭＡ５３の期間におけるＤＭＡ転送
は、延期されることになる。
トにおける時刻ｔ1のタイミングにおいて、画像合成装
置５が、ＤＭＡ５３の期間におけるＤＭＡ転送の要求を
ＤＭＡコントローラ２に出力したとき、座標変換装置４
におけるＤＭＡ４６，ＤＭＡ４７の期間におけるＤＭＡ
転送が現在実行中である。このため、このＤＭＡ転送が
終了するまで、ＤＭＡ５３の期間におけるＤＭＡ転送
は、延期されることになる。
【００１７】レンダリング５１乃至５４の処理時間が短
い場合は、１フレームの時間Ｔ3内において待機するこ
とも可能であるが、一般的に、レンダリング５１乃至５
４の処理時間は、変換処理４１乃至４４の処理時間に較
べて長くなっている。従って、あまり長い時間待機する
ことはできない。この待機時間が長すぎると、結局、１
フレームの期間内に処理を終了することができなくな
る。
い場合は、１フレームの時間Ｔ3内において待機するこ
とも可能であるが、一般的に、レンダリング５１乃至５
４の処理時間は、変換処理４１乃至４４の処理時間に較
べて長くなっている。従って、あまり長い時間待機する
ことはできない。この待機時間が長すぎると、結局、１
フレームの期間内に処理を終了することができなくな
る。
【００１８】本発明はこのような状況に鑑みてなされた
ものであり、より効率的にデータを転送することができ
るようにするものである。
ものであり、より効率的にデータを転送することができ
るようにするものである。
【００１９】
【課題を解決するための手段】本発明の第１のコンピュ
ータシステムは、第1処理時間で座標変換処理を行う座
標変換装置と、前記第１処理時間より長い第2処理時間
で画像合成処理を行う画像合成装置と、全体の動作を制
御するＣＰＵと、画像データを記憶するメモリと、前記
ＣＰＵを介さずに、前記メモリと前記座標変換装置また
は前記画像合成装置との間のデータ転送を制御するＤＭ
Ａコントローラと、前記ＤＭＡコントローラによるデー
タ転送のタイミングを設定するタイマ割付けデータに従
って前記ＤＭＡコントローラにＤＭＡ要求を出力するタ
イマとを備えるコンピュータシステムであって、前記タ
イマ割付けデータは前記画像合成装置の前記画像合成処
理のタイミングに同期して前記画像合成装置についての
データ転送が行われるように前記データ転送のタイミン
グを規定する、ことを特徴とする。
ータシステムは、第1処理時間で座標変換処理を行う座
標変換装置と、前記第１処理時間より長い第2処理時間
で画像合成処理を行う画像合成装置と、全体の動作を制
御するＣＰＵと、画像データを記憶するメモリと、前記
ＣＰＵを介さずに、前記メモリと前記座標変換装置また
は前記画像合成装置との間のデータ転送を制御するＤＭ
Ａコントローラと、前記ＤＭＡコントローラによるデー
タ転送のタイミングを設定するタイマ割付けデータに従
って前記ＤＭＡコントローラにＤＭＡ要求を出力するタ
イマとを備えるコンピュータシステムであって、前記タ
イマ割付けデータは前記画像合成装置の前記画像合成処
理のタイミングに同期して前記画像合成装置についての
データ転送が行われるように前記データ転送のタイミン
グを規定する、ことを特徴とする。
【００２０】 本発明の第２のコンピュータシステム
は、第1処理時間で座標変換処理を行う座標変換装置
と、前記第１処理時間より長い第2処理時間で画像合成
処理を行う画像合成装置と、全体の動作を制御するＣＰ
Ｕと、画像データを記憶するメモリと、前記ＣＰＵを介
さずに、前記メモリと前記座標変換装置または前記画像
合成装置との間におけるデータ転送を制御するＤＭＡコ
ントローラと、ＤＭＡ要求を行う時刻および所定のＤＭ
Ａ番号を時系列的に記述したテーブルに従って前記ＤＭ
ＡコントローラにＤＭＡ要求を出力するタイマとを備え
るコンピュータシステムであって、前記テーブルは前記
画像合成処理を実行する期間の直前および直後に前記画
像合成装置についてのデータ転送を実行するように規定
されている、ことを特徴とする。
は、第1処理時間で座標変換処理を行う座標変換装置
と、前記第１処理時間より長い第2処理時間で画像合成
処理を行う画像合成装置と、全体の動作を制御するＣＰ
Ｕと、画像データを記憶するメモリと、前記ＣＰＵを介
さずに、前記メモリと前記座標変換装置または前記画像
合成装置との間におけるデータ転送を制御するＤＭＡコ
ントローラと、ＤＭＡ要求を行う時刻および所定のＤＭ
Ａ番号を時系列的に記述したテーブルに従って前記ＤＭ
ＡコントローラにＤＭＡ要求を出力するタイマとを備え
るコンピュータシステムであって、前記テーブルは前記
画像合成処理を実行する期間の直前および直後に前記画
像合成装置についてのデータ転送を実行するように規定
されている、ことを特徴とする。
【００２１】 前記第１のコンピュータシステムにおい
て、前記タイマ割付けデータは、前記画像合成装置につ
いてのデータ転送が、前記座標変換装置についてのデー
タ転送に優先して行われるように、前記データ転送のタ
イミングを規定することができる。前記第２のコンピュ
ータシステムにおいて、前記画像合成処理を実行する期
間中に、前記座標変換装置についてのデータ転送が実行
されるように前記テーブルを規定することもできる。
て、前記タイマ割付けデータは、前記画像合成装置につ
いてのデータ転送が、前記座標変換装置についてのデー
タ転送に優先して行われるように、前記データ転送のタ
イミングを規定することができる。前記第２のコンピュ
ータシステムにおいて、前記画像合成処理を実行する期
間中に、前記座標変換装置についてのデータ転送が実行
されるように前記テーブルを規定することもできる。
【００２２】
【実施例】図１は、本発明のコンピュータシステムの一
実施例の構成を示すブロック図であり、図４における場
合と対応する部分には同一の符号を付してある。即ち、
この実施例においては、タイマ１１が設けられており、
このタイマ１１は、テーブル（メモリ）１２に記憶され
ている時間割付けデータ（テーブル）に対応して、ＤＭ
Ａコントローラ２に対してＤＭＡ要求を出力するように
なされている。その他の構成は、図４における場合と同
様である。
実施例の構成を示すブロック図であり、図４における場
合と対応する部分には同一の符号を付してある。即ち、
この実施例においては、タイマ１１が設けられており、
このタイマ１１は、テーブル（メモリ）１２に記憶され
ている時間割付けデータ（テーブル）に対応して、ＤＭ
Ａコントローラ２に対してＤＭＡ要求を出力するように
なされている。その他の構成は、図４における場合と同
様である。
【００２３】次に、その動作について説明する。メモリ
３には、画像データの他、例えば図２に示すようなタイ
マ割付けデータが予め記憶されている。テレビモニタ７
に対する画像表示の指令が入力されたとき、ＣＰＵ１
は、この画像データをメモリ３から読み出させ、データ
バスを介してテーブル１２に転送し、記憶させる。タイ
マ１１は、このテーブル１２に記憶されたタイマ割付け
データに対応して、所定の時刻毎にＤＭＡ要求を出力す
ることになる。
３には、画像データの他、例えば図２に示すようなタイ
マ割付けデータが予め記憶されている。テレビモニタ７
に対する画像表示の指令が入力されたとき、ＣＰＵ１
は、この画像データをメモリ３から読み出させ、データ
バスを介してテーブル１２に転送し、記憶させる。タイ
マ１１は、このテーブル１２に記憶されたタイマ割付け
データに対応して、所定の時刻毎にＤＭＡ要求を出力す
ることになる。
【００２４】即ち、図２に示すように、タイマ１１は計
時動作を行ない、時刻０において、ＤＭＡ番号０のＤＭ
Ａ要求をＤＭＡコントローラ２に出力する。また、時刻
５において、ＤＭＡ番号１のＤＭＡ要求を出力し、時刻
２０において、ＤＭＡ番号２のＤＭＡ要求を出力する。
以下、図２に示すように、ＤＭＡ時刻の欄に記載されて
いる時刻において、ＤＭＡ番号の欄に記載されているＤ
ＭＡ要求を、ＤＭＡコントローラ２に出力する。
時動作を行ない、時刻０において、ＤＭＡ番号０のＤＭ
Ａ要求をＤＭＡコントローラ２に出力する。また、時刻
５において、ＤＭＡ番号１のＤＭＡ要求を出力し、時刻
２０において、ＤＭＡ番号２のＤＭＡ要求を出力する。
以下、図２に示すように、ＤＭＡ時刻の欄に記載されて
いる時刻において、ＤＭＡ番号の欄に記載されているＤ
ＭＡ要求を、ＤＭＡコントローラ２に出力する。
【００２５】図３は、図５に示した時間Ｔ3において、
タイマ１１から発生されるＤＭＡ要求と、それに対応す
る画像合成装置５と座標変換装置４の処理のタイミング
を示している。同図に示すように、時刻０において、Ｄ
ＭＡ要求０が出力される。このＤＭＡ要求０は、メモリ
３に記憶されている２次元画像データを画像合成装置５
にＤＭＡ転送する要求である。従って、時刻０から始ま
るＤＭＡ５１の期間において、メモリ３に記憶されてい
る２次元画像に変換されているデータが、画像合成装置
５に第１回目のデータとしてＤＭＡ転送される。画像合
成装置５は、このデータに対して、レンダリング５１の
期間においてレンダリング処理を実行する。
タイマ１１から発生されるＤＭＡ要求と、それに対応す
る画像合成装置５と座標変換装置４の処理のタイミング
を示している。同図に示すように、時刻０において、Ｄ
ＭＡ要求０が出力される。このＤＭＡ要求０は、メモリ
３に記憶されている２次元画像データを画像合成装置５
にＤＭＡ転送する要求である。従って、時刻０から始ま
るＤＭＡ５１の期間において、メモリ３に記憶されてい
る２次元画像に変換されているデータが、画像合成装置
５に第１回目のデータとしてＤＭＡ転送される。画像合
成装置５は、このデータに対して、レンダリング５１の
期間においてレンダリング処理を実行する。
【００２６】次に、時刻５において、タイマ１１は番号
１のＤＭＡ要求をＤＭＡコントローラ２に出力する。こ
の番号１のＤＭＡ要求は、メモリ３に記憶されている３
次元画像のデータを座標変換装置４にＤＭＡ転送するこ
とを要求するものである。このため、時刻５から始まる
ＤＭＡ４１の期間において、メモリ３に記憶されている
３次元画像のデータが座標変換装置４に第１回目のデー
タとしてＤＭＡ転送される。座標変換装置４は、この第
１回目の画像データを、３次元画像から２次元画像のデ
ータに、変換処理４１の期間において処理する。
１のＤＭＡ要求をＤＭＡコントローラ２に出力する。こ
の番号１のＤＭＡ要求は、メモリ３に記憶されている３
次元画像のデータを座標変換装置４にＤＭＡ転送するこ
とを要求するものである。このため、時刻５から始まる
ＤＭＡ４１の期間において、メモリ３に記憶されている
３次元画像のデータが座標変換装置４に第１回目のデー
タとしてＤＭＡ転送される。座標変換装置４は、この第
１回目の画像データを、３次元画像から２次元画像のデ
ータに、変換処理４１の期間において処理する。
【００２７】そして、タイマ１１は、時刻２０におい
て、番号２のＤＭＡ要求をＤＭＡコントローラ２に出力
する。この番号２のＤＭＡ要求は、座標変換装置４の２
次元画像のデータをメモリ３にＤＭＡ転送することを要
求するものである。従って、時刻２０から始まるＤＭＡ
４２の期間において、座標変換装置４により処理された
第１回目の２次元画像データがメモリ３にＤＭＡ転送さ
れる。
て、番号２のＤＭＡ要求をＤＭＡコントローラ２に出力
する。この番号２のＤＭＡ要求は、座標変換装置４の２
次元画像のデータをメモリ３にＤＭＡ転送することを要
求するものである。従って、時刻２０から始まるＤＭＡ
４２の期間において、座標変換装置４により処理された
第１回目の２次元画像データがメモリ３にＤＭＡ転送さ
れる。
【００２８】尚、時刻２０は、座標変換装置４が第１回
目の３次元画像のデータを２次元画像のデータに座標変
換処理するのに必要な処理時間を考慮して、予め決定さ
れているものである。従って、座標変換装置４におい
て、座標変換処理が終了した後、その終了したデータが
メモリ３に戻されることになる。
目の３次元画像のデータを２次元画像のデータに座標変
換処理するのに必要な処理時間を考慮して、予め決定さ
れているものである。従って、座標変換装置４におい
て、座標変換処理が終了した後、その終了したデータが
メモリ３に戻されることになる。
【００２９】次に、タイマ１１は、時刻２５において、
番号１のＤＭＡ要求をＤＭＡコントローラ２に出力す
る。これにより、時刻２５から始まるＤＭＡ４３の期間
において、メモリ３に記憶されている３次元画像のデー
タが、座標変換装置４に第２回目のデータとしてＤＭＡ
転送される。座標変換装置４は、この第２回目の３次元
画像のデータを変換処理４２の期間において変換処理す
る。このデータも、次にタイマ１１がＤＭＡコントロー
ラ２に対して番号２のＤＭＡ要求を出力したとき、ＤＭ
Ａ４４の期間において、座標変換装置４からメモリ３に
ＤＭＡ転送される。
番号１のＤＭＡ要求をＤＭＡコントローラ２に出力す
る。これにより、時刻２５から始まるＤＭＡ４３の期間
において、メモリ３に記憶されている３次元画像のデー
タが、座標変換装置４に第２回目のデータとしてＤＭＡ
転送される。座標変換装置４は、この第２回目の３次元
画像のデータを変換処理４２の期間において変換処理す
る。このデータも、次にタイマ１１がＤＭＡコントロー
ラ２に対して番号２のＤＭＡ要求を出力したとき、ＤＭ
Ａ４４の期間において、座標変換装置４からメモリ３に
ＤＭＡ転送される。
【００３０】タイマ１１は、また、時刻３５において第
２回目の番号０のＤＭＡ要求をＤＭＡコントローラ２に
出力する。その結果、時刻３５から始まるＤＭＡ５２の
期間において、メモリ３に記憶されている２次元画像の
データが、画像合成装置５にＤＭＡ転送される。このデ
ータは、レンダリング５２の期間においてレンダリング
処理される。
２回目の番号０のＤＭＡ要求をＤＭＡコントローラ２に
出力する。その結果、時刻３５から始まるＤＭＡ５２の
期間において、メモリ３に記憶されている２次元画像の
データが、画像合成装置５にＤＭＡ転送される。このデ
ータは、レンダリング５２の期間においてレンダリング
処理される。
【００３１】以下同様にして、タイマ１１は、テーブル
１２に記憶されているタイマ割付けに対応して、所定の
タイミング（時刻）で所定の番号のＤＭＡ要求を出力す
る。ＤＭＡコントローラ２は、このＤＭＡ要求に対応す
るＤＭＡ転送を実行する。
１２に記憶されているタイマ割付けに対応して、所定の
タイミング（時刻）で所定の番号のＤＭＡ要求を出力す
る。ＤＭＡコントローラ２は、このＤＭＡ要求に対応す
るＤＭＡ転送を実行する。
【００３２】この実施例においては、図３における時刻
ｔ1のタイミングにおいて、番号０のＤＭＡ要求が出力
されるように割付けが行なわれている。即ち、上述した
ように、画像合成装置５におけるレンダリング５１乃至
５４の処理時間は、座標変換装置４における変換処理４
１乃至４４の処理時間より長い時間を必要とする。タイ
マ割付けは、このより長い処理に対して優先的に行なわ
れている。従って、レンダリング５２の期間において、
処理が完了したとき、時間を開けることなく、ＤＭＡ５
３の期間において、第３回目の２次元画像データが、メ
モリ３から画像合成装置５にＤＭＡ転送される。そし
て、このデータが、レンダリング５３の期間においてレ
ンダリング処理される。このようにして、より長い時間
を要するレンダリング処理が不連続になるようなことが
防止される。
ｔ1のタイミングにおいて、番号０のＤＭＡ要求が出力
されるように割付けが行なわれている。即ち、上述した
ように、画像合成装置５におけるレンダリング５１乃至
５４の処理時間は、座標変換装置４における変換処理４
１乃至４４の処理時間より長い時間を必要とする。タイ
マ割付けは、このより長い処理に対して優先的に行なわ
れている。従って、レンダリング５２の期間において、
処理が完了したとき、時間を開けることなく、ＤＭＡ５
３の期間において、第３回目の２次元画像データが、メ
モリ３から画像合成装置５にＤＭＡ転送される。そし
て、このデータが、レンダリング５３の期間においてレ
ンダリング処理される。このようにして、より長い時間
を要するレンダリング処理が不連続になるようなことが
防止される。
【００３３】一方、このように処理時間が長い画像合成
装置５に対する時間割付けが優先される結果、変換処理
４３の期間で座標変換装置４において、３次元画像から
２次元画像に座標変換されたデータをメモリ３に戻すＤ
ＭＡ転送は、メモリ３から画像合成装置５に対する第３
回目のＤＭＡ転送がＤＭＡ５３の期間において行なわれ
た後、ＤＭＡ４６の期間において実行される。その結
果、座標変換装置４の座標変換処理は、変換処理４３の
期間において既に完了しているのであるが、ＤＭＡ４６
の期間が到来するまで、座標変換装置４はＤＭＡ転送を
待機することになる。
装置５に対する時間割付けが優先される結果、変換処理
４３の期間で座標変換装置４において、３次元画像から
２次元画像に座標変換されたデータをメモリ３に戻すＤ
ＭＡ転送は、メモリ３から画像合成装置５に対する第３
回目のＤＭＡ転送がＤＭＡ５３の期間において行なわれ
た後、ＤＭＡ４６の期間において実行される。その結
果、座標変換装置４の座標変換処理は、変換処理４３の
期間において既に完了しているのであるが、ＤＭＡ４６
の期間が到来するまで、座標変換装置４はＤＭＡ転送を
待機することになる。
【００３４】しかしながら、このように待機したとして
も、変換処理４１乃至４４の処理は、レンダリング５１
乃至５４の期間におけるレンダリング処理に較べて短い
時間で終了することができるため、１フレームの時間Ｔ
3内において、１フレーム分のすべてのデータの処理を
完了することができなくなるようなことがない。
も、変換処理４１乃至４４の処理は、レンダリング５１
乃至５４の期間におけるレンダリング処理に較べて短い
時間で終了することができるため、１フレームの時間Ｔ
3内において、１フレーム分のすべてのデータの処理を
完了することができなくなるようなことがない。
【００３５】この図３に示すような処理が、各フレーム
毎（図５における時間Ｔ1乃至Ｔ5）において繰返し実行
されることにより、テレビモニタ７にメモリ３から読み
出した画像を連続的に表示することができる。
毎（図５における時間Ｔ1乃至Ｔ5）において繰返し実行
されることにより、テレビモニタ７にメモリ３から読み
出した画像を連続的に表示することができる。
【００３６】メモリ３から読み出されたデータが、座標
変換装置４において、３次元画像のデータから２次元画
像のデータに変換され、これがメモリ３に戻されて、一
旦記憶される。そして、メモリ３から、この２次元画像
に変換されたデータが読み出されて、画像合成装置５に
供給され、ここで１フレーム分の画像として合成され
て、画像出力用回路６を介してテレビモニタ７に出力、
表示される動作は、上述した場合と同様であるので省略
する。
変換装置４において、３次元画像のデータから２次元画
像のデータに変換され、これがメモリ３に戻されて、一
旦記憶される。そして、メモリ３から、この２次元画像
に変換されたデータが読み出されて、画像合成装置５に
供給され、ここで１フレーム分の画像として合成され
て、画像出力用回路６を介してテレビモニタ７に出力、
表示される動作は、上述した場合と同様であるので省略
する。
【００３７】
【発明の効果】以上の如く本発明のコンピュータシステ
ムによれば、一定の周期の間に最も効率的に処理を実行
することができる。
ムによれば、一定の周期の間に最も効率的に処理を実行
することができる。
【００３８】
【図１】本発明のコンピュータシステムの一実施例の構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１の実施例におけるテーブル１２の内容を説
明する図である。
明する図である。
【図３】図１の実施例の動作を説明するタイミングチャ
ートである。
ートである。
【図４】従来のコンピュータシステムの一例の構成を示
すブロック図である。
すブロック図である。
【図５】図４の例の動作を説明するタイミングチャート
である。
である。
【図６】図５の時間Ｔ3のより詳細な動作を説明するタ
イミングチャートである。
イミングチャートである。
１ ＣＰＵ
２ ＤＭＡコントローラ
３ メモリ（処理装置）
４ 座標変換装置（処理装置）
５ 画像合成装置（処理装置）
６ 画像出力用回路
７ テレビモニタ
１１ タイマ
１２ テーブル（メモリ）
フロントページの続き
(56)参考文献 特開 平３−10355（ＪＰ，Ａ)
特開 昭63−14264（ＪＰ，Ａ)
特開 昭64−4853（ＪＰ，Ａ)
特開 平４−323755（ＪＰ，Ａ)
特開 昭62−100855（ＪＰ，Ａ)
特開 昭63−182765（ＪＰ，Ａ)
特開 昭63−184150（ＪＰ，Ａ)
実開 平４−74352（ＪＰ，Ｕ)
Claims (4)
- 【請求項１】 第1処理時間で座標変換処理を行う座標
変換装置と、前記第１処理時間より長い第2処理時間で
画像合成処理を行う画像合成装置と、全体の動作を制御
するＣＰＵと、画像データを記憶するメモリと、前記Ｃ
ＰＵを介さずに、前記メモリと前記座標変換装置または
前記画像合成装置との間のデータ転送を制御するＤＭＡ
コントローラと、前記ＤＭＡコントローラによるデータ
転送のタイミングを設定するタイマ割付けデータに従っ
て前記ＤＭＡコントローラにＤＭＡ要求を出力するタイ
マとを備えるコンピュータシステムであって、前記タイ
マ割付けデータは前記画像合成装置の前記画像合成処理
のタイミングに同期して前記画像合成装置についてのデ
ータ転送が行われるように前記データ転送のタイミング
を規定するコンピュータシステム。 - 【請求項２】 第1処理時間で座標変換処理を行う座標
変換装置と、前記第１処理時間より長い第2処理時間で
画像合成処理を行う画像合成装置と、全体の動作を制御
するＣＰＵと、画像データを記憶するメモリと、前記Ｃ
ＰＵを介さずに、前記メモリと前記座標変換装置または
前記画像合成装置との間におけるデータ転送を制御する
ＤＭＡコントローラと、ＤＭＡ要求を行う時刻および所
定のＤＭＡ番号を時系列的に記述したテーブルに従って
前記ＤＭＡコントローラにＤＭＡ要求を出力するタイマ
とを備えるコンピュータシステムであって、前記テーブ
ルは前記画像合成処理を実行する期間の直前および直後
に前記画像合成装置についてのデータ転送を実行するよ
うに規定されているコンピュータシステム。 - 【請求項３】 前記タイマ割付けデータは、前記画像合
成装置についてのデータ転送が、前記座標変換装置につ
いてのデータ転送に優先して行われるように前記データ
転送のタイミングを規定する請求項１記載のコンピュー
タシステム。 - 【請求項４】 前記画像合成処理を実行する期間中に、
前記座標変換装置についてのデータ転送が実行されるよ
うに前記テーブルが規定されている、請求項２記載のコ
ンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30597992A JP3502404B2 (ja) | 1992-10-19 | 1992-10-19 | コンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30597992A JP3502404B2 (ja) | 1992-10-19 | 1992-10-19 | コンピュータシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06131290A JPH06131290A (ja) | 1994-05-13 |
| JP3502404B2 true JP3502404B2 (ja) | 2004-03-02 |
Family
ID=17951609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30597992A Expired - Lifetime JP3502404B2 (ja) | 1992-10-19 | 1992-10-19 | コンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3502404B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3524337B2 (ja) | 1997-07-25 | 2004-05-10 | キヤノン株式会社 | バス管理装置及びそれを有する複合機器の制御装置 |
-
1992
- 1992-10-19 JP JP30597992A patent/JP3502404B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06131290A (ja) | 1994-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08328941A (ja) | メモリアクセス制御回路 | |
| JP4790227B2 (ja) | 表示制御装置および表示制御方法 | |
| JP3502404B2 (ja) | コンピュータシステム | |
| JP4011082B2 (ja) | 情報処理装置、グラフィックプロセッサ、制御用プロセッサおよび情報処理方法 | |
| JP2001184300A (ja) | データ処理プロセッサ | |
| JP2757634B2 (ja) | カラー画像処理装置 | |
| WO1999040518A1 (en) | Method and apparatus to synchronize graphics rendering and display | |
| EP1363244B1 (en) | Superimposing apparatus and method for broadcasting three-dimensional computer graphics image | |
| JPS6352235A (ja) | 画像表示システム | |
| JP3740415B2 (ja) | グラフィック処理装置 | |
| JP2614719B2 (ja) | 画像処理装置 | |
| JP4553998B2 (ja) | バス制御装置 | |
| JP2922519B2 (ja) | ビデオ合成装置 | |
| JP2637519B2 (ja) | データ転送制御装置 | |
| JPH02158884A (ja) | 画像メモリ装置とマルチプロセッサ画像処理装置 | |
| JPH05159043A (ja) | カラー画像処理装置 | |
| JP2669432B2 (ja) | 画像データ転送装置 | |
| JPH10149149A (ja) | 画像処理装置 | |
| JPH01140272A (ja) | 画像処理装置 | |
| JPH10274974A (ja) | 画像表示制御装置 | |
| JPH0683321A (ja) | 画像データ処理装置 | |
| JPH0619673A (ja) | 表示情報転送装置および表示情報転送方法 | |
| JPH03224370A (ja) | 時間制御装置 | |
| JPH10283303A (ja) | 画像処理装置及びその方法 | |
| JP2000081868A (ja) | 画像処理装置、画像処理方法、及びコンピュ―タで読取り可能な記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031205 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |