JPH0683321A - 画像データ処理装置 - Google Patents
画像データ処理装置Info
- Publication number
- JPH0683321A JPH0683321A JP4262990A JP26299092A JPH0683321A JP H0683321 A JPH0683321 A JP H0683321A JP 4262990 A JP4262990 A JP 4262990A JP 26299092 A JP26299092 A JP 26299092A JP H0683321 A JPH0683321 A JP H0683321A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- dma transfer
- storage means
- dma
- data storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Bus Control (AREA)
- Digital Computer Display Output (AREA)
- Storing Facsimile Image Data (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Input (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】
【目的】 １ページ分のイメージを分割して高速処理す
る画像データ処理装置において、圧縮データの転送開始
に要する時間を短縮すること。 【構成】 １ページ分のイメージを複数個に分割し、分
割イメージのデータをそれぞれ１つの圧縮伸長器で処理
させる。処理したデータは、各圧縮伸長器に対応させて
設けたＦＩＦＯに蓄える。蓄えたデータを、圧縮データ
格納手段にＤＭＡ転送する。その転送を制御するＤＭＡ
転送コントローラ９は、予めＣＰＵにより起動してお
き、ＤＭＡ転送リクエスト信号ＤＲＱを受けて転送を開
始させる。ＤＭＡ転送リクエスト信号は、各ＦＩＦＯに
対応して設けたＤＲＱ制御回路にて発生させる。既にＤ
ＭＡ転送コントローラは起動してあるから、ＤＭＡ転送
リクエスト信号が入力されると、転送の実行は短時間に
開始される。
る画像データ処理装置において、圧縮データの転送開始
に要する時間を短縮すること。 【構成】 １ページ分のイメージを複数個に分割し、分
割イメージのデータをそれぞれ１つの圧縮伸長器で処理
させる。処理したデータは、各圧縮伸長器に対応させて
設けたＦＩＦＯに蓄える。蓄えたデータを、圧縮データ
格納手段にＤＭＡ転送する。その転送を制御するＤＭＡ
転送コントローラ９は、予めＣＰＵにより起動してお
き、ＤＭＡ転送リクエスト信号ＤＲＱを受けて転送を開
始させる。ＤＭＡ転送リクエスト信号は、各ＦＩＦＯに
対応して設けたＤＲＱ制御回路にて発生させる。既にＤ
ＭＡ転送コントローラは起動してあるから、ＤＭＡ転送
リクエスト信号が入力されると、転送の実行は短時間に
開始される。
Description
【０００１】
【産業上の利用分野】本発明は、１ページ分のイメージ
を分割して高速処理する画像データ処理装置に関するも
のである。
を分割して高速処理する画像データ処理装置に関するも
のである。
【０００２】
【従来の技術】画像データを高速に圧縮伸長処理する装
置として、１ページ分のイメージを複数領域に分割し、
各領域に対して個別に圧縮伸長器を設けるものがある
（例えば、特開昭62−176374号公報）。出願人も、その
ような画像データ処理装置をすでに提案しており（特願
平３−274667号）、図３にそのブロック図を示す。
置として、１ページ分のイメージを複数領域に分割し、
各領域に対して個別に圧縮伸長器を設けるものがある
（例えば、特開昭62−176374号公報）。出願人も、その
ような画像データ処理装置をすでに提案しており（特願
平３−274667号）、図３にそのブロック図を示す。
【０００３】図３において、１はＣＰＵ（中央演算処理
装置）、２はＤＭＡＣ（ＤＭＡ転送コントローラ，ＤＭ
Ａ：ダイレクト・メモリ・アクセス）、３はＩＩＴ（画
像入力部）、４はＩＯＴ（画像出力部）、５はイメージ
メモリ、６−１，６−２は圧縮伸長器、７はイメージデ
ータバス、８−１，８−２は小容量一時的データ格納手
段としてのＦＩＦＯ（First In First Out）、９はＤＭ
ＡＣ、１０はローカルＤＭＡバス、１１は圧縮データ格
納手段である。圧縮データ格納手段１１としては、例え
ばＲＡＭ（ランダムアクセスメモリ）が用いられる。
装置）、２はＤＭＡＣ（ＤＭＡ転送コントローラ，ＤＭ
Ａ：ダイレクト・メモリ・アクセス）、３はＩＩＴ（画
像入力部）、４はＩＯＴ（画像出力部）、５はイメージ
メモリ、６−１，６−２は圧縮伸長器、７はイメージデ
ータバス、８−１，８−２は小容量一時的データ格納手
段としてのＦＩＦＯ（First In First Out）、９はＤＭ
ＡＣ、１０はローカルＤＭＡバス、１１は圧縮データ格
納手段である。圧縮データ格納手段１１としては、例え
ばＲＡＭ（ランダムアクセスメモリ）が用いられる。
【０００４】ＩＩＴ３から入力された画像データは、イ
メージデータバス７を通ってイメージメモリ５に転送さ
れる。この転送は、ＤＭＡＣ２のコントロール下におい
て、ＤＭＡ転送で行われる。以下の説明においても、デ
ータ転送は、ＤＭＡ転送により行われる。
メージデータバス７を通ってイメージメモリ５に転送さ
れる。この転送は、ＤＭＡＣ２のコントロール下におい
て、ＤＭＡ転送で行われる。以下の説明においても、デ
ータ転送は、ＤＭＡ転送により行われる。
【０００５】この例では、１ページのイメージを、２つ
に分割している。図４は、イメージメモリ５の１ページ
分イメージを２分割した図であり、５−１，５−２は分
割イメージである。分割イメージ５−１の画像データは
圧縮伸長器６−１に転送され、分割イメージ５−２の画
像データは圧縮伸長器６−２に転送される。１ページの
イメージが、２つの圧縮伸長器で同時並行的に圧縮処理
されるので、単一の圧縮伸長器で処理する場合に比し、
短時間で処理することが出来る。
に分割している。図４は、イメージメモリ５の１ページ
分イメージを２分割した図であり、５−１，５−２は分
割イメージである。分割イメージ５−１の画像データは
圧縮伸長器６−１に転送され、分割イメージ５−２の画
像データは圧縮伸長器６−２に転送される。１ページの
イメージが、２つの圧縮伸長器で同時並行的に圧縮処理
されるので、単一の圧縮伸長器で処理する場合に比し、
短時間で処理することが出来る。
【０００６】圧縮データは、それぞれＦＩＦＯ８−１，
８−２に送られ、ここより、ローカルＤＭＡバス１０を
経て、圧縮データ格納手段１１へＤＭＡ転送される。こ
のＤＭＡ転送は、ＤＭＡＣ９によりコントロールされ
る。ＤＭＡＣ９にＤＭＡ転送を開始させる時には、ＣＰ
Ｕ１がＤＭＡ転送開始のためのプログラムを実行するこ
とにより、ＤＭＡＣ９を起動する。即ち、ソフトウエア
的にＤＭＡＣ９を起動する。
８−２に送られ、ここより、ローカルＤＭＡバス１０を
経て、圧縮データ格納手段１１へＤＭＡ転送される。こ
のＤＭＡ転送は、ＤＭＡＣ９によりコントロールされ
る。ＤＭＡＣ９にＤＭＡ転送を開始させる時には、ＣＰ
Ｕ１がＤＭＡ転送開始のためのプログラムを実行するこ
とにより、ＤＭＡＣ９を起動する。即ち、ソフトウエア
的にＤＭＡＣ９を起動する。
【０００７】図５はＤＭＡ転送のタイムチャートを示す
図である。図５（Ａ）は、図３におけるＦＩＦＯ８−
１，８−２と圧縮データ格納手段１１との間のＤＭＡ転
送のタイムチャートを示している。図５（Ａ）の（ａ）
は、ＦＩＦＯ８−１と圧縮データ格納手段１１との間の
ＤＭＡ転送を示し、図５（Ａ）の（ｂ）は、ＦＩＦＯ８
−２と圧縮データ格納手段１１との間のＤＭＡ転送を示
している。斜線部が、ＤＭＡ転送を実行している時間を
示している。
図である。図５（Ａ）は、図３におけるＦＩＦＯ８−
１，８−２と圧縮データ格納手段１１との間のＤＭＡ転
送のタイムチャートを示している。図５（Ａ）の（ａ）
は、ＦＩＦＯ８−１と圧縮データ格納手段１１との間の
ＤＭＡ転送を示し、図５（Ａ）の（ｂ）は、ＦＩＦＯ８
−２と圧縮データ格納手段１１との間のＤＭＡ転送を示
している。斜線部が、ＤＭＡ転送を実行している時間を
示している。
【０００８】ＦＩＦＯ８−１に或る所定量の圧縮データ
が溜まると、ＤＭＡＣ９を起動するようにしておき、Ｆ
ＩＦＯ８−１から圧縮データ格納手段１１への転送を行
う。所定量としては、例えばＦＩＦＯの容量の半分の量
と定めることが出来る。ＦＩＦＯ８−２にも或る所定量
の圧縮データが溜まっていれば、あらためてＤＭＡＣ９
が起動され、その圧縮データが転送される。図５（Ａ）
中のＴ1 は、ＣＰＵ１によりＤＭＡＣ９を起動するに要
する時間（つまり、ＣＰＵ１のオーバーヘッド）であ
る。
が溜まると、ＤＭＡＣ９を起動するようにしておき、Ｆ
ＩＦＯ８−１から圧縮データ格納手段１１への転送を行
う。所定量としては、例えばＦＩＦＯの容量の半分の量
と定めることが出来る。ＦＩＦＯ８−２にも或る所定量
の圧縮データが溜まっていれば、あらためてＤＭＡＣ９
が起動され、その圧縮データが転送される。図５（Ａ）
中のＴ1 は、ＣＰＵ１によりＤＭＡＣ９を起動するに要
する時間（つまり、ＣＰＵ１のオーバーヘッド）であ
る。
【０００９】伸長処理時には、図４の分割イメージ５−
１，５−２の圧縮データが、それぞれに対応したＦＩＦ
Ｏ，圧縮伸長器に送られ、並行して伸長処理され、１ペ
ージ分の画像データが得られる。圧縮データ格納手段１
１から各ＦＩＦＯへ圧縮データを転送する場合、ＦＩＦ
Ｏに或る所定量（例えば、ＦＩＦＯの容量の半分の量）
の空きができると、ＣＰＵ１がＤＭＡＣ９を起動して、
転送を開始する。別のＦＩＦＯへの転送を行う場合に
は、あらためてＤＭＡＣ９を起動して、転送を行わせ
る。
１，５−２の圧縮データが、それぞれに対応したＦＩＦ
Ｏ，圧縮伸長器に送られ、並行して伸長処理され、１ペ
ージ分の画像データが得られる。圧縮データ格納手段１
１から各ＦＩＦＯへ圧縮データを転送する場合、ＦＩＦ
Ｏに或る所定量（例えば、ＦＩＦＯの容量の半分の量）
の空きができると、ＣＰＵ１がＤＭＡＣ９を起動して、
転送を開始する。別のＦＩＦＯへの転送を行う場合に
は、あらためてＤＭＡＣ９を起動して、転送を行わせ
る。
【００１０】
（問題点）出願人が既に提案した前記の技術では、ＤＭ
Ａ転送するＦＩＦＯを切り換える毎に、ＣＰＵによりＤ
ＭＡＣを起動しなければならないので、起動のために費
やさねばならない時間が多くなり、高速で転送すること
が出来ないという問題点があった。
Ａ転送するＦＩＦＯを切り換える毎に、ＣＰＵによりＤ
ＭＡＣを起動しなければならないので、起動のために費
やさねばならない時間が多くなり、高速で転送すること
が出来ないという問題点があった。
【００１１】（問題点の説明）１ページ分のイメージを
処理する間に、ＣＰＵ１でＤＭＡＣ９を起動する回数を
少なくするには、ＦＩＦＯを切り換える回数を少なくす
る必要がある。そのためには、ＦＩＦＯの容量を大にし
なければならない。しかし、そうすると、コストが高く
なるという別の問題が生じて来る。
処理する間に、ＣＰＵ１でＤＭＡＣ９を起動する回数を
少なくするには、ＦＩＦＯを切り換える回数を少なくす
る必要がある。そのためには、ＦＩＦＯの容量を大にし
なければならない。しかし、そうすると、コストが高く
なるという別の問題が生じて来る。
【００１２】また、前記した例では、イメージの分割数
が２なのでＦＩＦＯは２個であるが、分割数が多くなる
と、ＦＩＦＯの個数も多くなる。そうすると、ＤＭＡＣ
の起動回数が多く、ＤＭＡ転送の順番が回って来るのも
遅くなり、ＦＩＦＯが圧縮データで満杯になってしまう
恐れがある。満杯になると、そのＦＩＦＯに対応する圧
縮伸長器は、圧縮データを出力することが出来ないの
で、動作を停止させられる。そうなると、並行処理によ
り処理を高速で行う能力を、充分に発揮させることがで
きない。本発明は、以上のような問題点を解決すること
を課題とするものである。
が２なのでＦＩＦＯは２個であるが、分割数が多くなる
と、ＦＩＦＯの個数も多くなる。そうすると、ＤＭＡＣ
の起動回数が多く、ＤＭＡ転送の順番が回って来るのも
遅くなり、ＦＩＦＯが圧縮データで満杯になってしまう
恐れがある。満杯になると、そのＦＩＦＯに対応する圧
縮伸長器は、圧縮データを出力することが出来ないの
で、動作を停止させられる。そうなると、並行処理によ
り処理を高速で行う能力を、充分に発揮させることがで
きない。本発明は、以上のような問題点を解決すること
を課題とするものである。
【００１３】
【課題を解決するための手段】前記課題を解決するた
め、本発明では、イメージメモリと、該イメージメモリ
を複数領域に分割して各分割領域の画像データを処理す
るよう分割領域に対応して設けられた複数個の圧縮伸長
器と、各圧縮伸長器に対して設けられた専用の小容量一
時的データ格納手段と、該小容量一時的データ格納手段
からＤＭＡ転送される圧縮データを格納する共用の圧縮
データ格納手段と、該ＤＭＡ転送を制御するＤＭＡ転送
コントローラとを具えた画像データ処理装置において、
前記小容量一時的データ格納手段から、圧縮処理時には
所定量以上の圧縮データが格納されたことを知らせる信
号または圧縮処理の終了を知らせる信号を受けた時、伸
長処理時には空き容量が所定量以上になったことを知ら
せる信号を受けた時に、ＤＭＡ転送リクエスト信号を出
すＤＭＡ転送リクエスト信号制御回路と、該ＤＭＡ転送
リクエスト制御回路に圧縮処理時または伸長処理時なる
ことを知らせる信号および圧縮処理の終了を知らせる信
号を伝達するＩ／Ｏとを設けることとした。
め、本発明では、イメージメモリと、該イメージメモリ
を複数領域に分割して各分割領域の画像データを処理す
るよう分割領域に対応して設けられた複数個の圧縮伸長
器と、各圧縮伸長器に対して設けられた専用の小容量一
時的データ格納手段と、該小容量一時的データ格納手段
からＤＭＡ転送される圧縮データを格納する共用の圧縮
データ格納手段と、該ＤＭＡ転送を制御するＤＭＡ転送
コントローラとを具えた画像データ処理装置において、
前記小容量一時的データ格納手段から、圧縮処理時には
所定量以上の圧縮データが格納されたことを知らせる信
号または圧縮処理の終了を知らせる信号を受けた時、伸
長処理時には空き容量が所定量以上になったことを知ら
せる信号を受けた時に、ＤＭＡ転送リクエスト信号を出
すＤＭＡ転送リクエスト信号制御回路と、該ＤＭＡ転送
リクエスト制御回路に圧縮処理時または伸長処理時なる
ことを知らせる信号および圧縮処理の終了を知らせる信
号を伝達するＩ／Ｏとを設けることとした。
【００１４】前記ＤＭＡ転送リクエスト信号制御回路
は、次のものから構成する。即ち、 ＤＭＡコントローラからのＤＭＡ転送アクノリッジ
信号の数をカウントし、所定数に達した時に出力するカ
ウンタ。 小容量一時的データ格納手段に所定量以上の圧縮デ
ータが格納されたことを知らせる第１の信号と、小容量
一時的データ格納手段の空き容量が所定量以上になった
ことを知らせる第２の信号とが入力され、圧縮処理時に
は前記第１の信号を選択し、伸長処理時には前記第２の
信号を選択するデータセレクタ。 前記データセレクタの出力がセット端子に入力さ
れ、前記カウンタの出力がリセット端子に入力されるフ
リップフロップ。 該フリップフロップの出力と圧縮処理の終了を知ら
せる信号とが入力され、その出力がＤＭＡ転送リクエス
ト信号とされるＯＲ回路。
は、次のものから構成する。即ち、 ＤＭＡコントローラからのＤＭＡ転送アクノリッジ
信号の数をカウントし、所定数に達した時に出力するカ
ウンタ。 小容量一時的データ格納手段に所定量以上の圧縮デ
ータが格納されたことを知らせる第１の信号と、小容量
一時的データ格納手段の空き容量が所定量以上になった
ことを知らせる第２の信号とが入力され、圧縮処理時に
は前記第１の信号を選択し、伸長処理時には前記第２の
信号を選択するデータセレクタ。 前記データセレクタの出力がセット端子に入力さ
れ、前記カウンタの出力がリセット端子に入力されるフ
リップフロップ。 該フリップフロップの出力と圧縮処理の終了を知ら
せる信号とが入力され、その出力がＤＭＡ転送リクエス
ト信号とされるＯＲ回路。
【００１５】なお、小容量一時的データ格納手段として
ＦＩＦＯを用い、圧縮データ格納手段としてＲＡＭを用
いることが出来る。
ＦＩＦＯを用い、圧縮データ格納手段としてＲＡＭを用
いることが出来る。
【００１６】
【作 用】１ページ分のイメージを複数個に分割し、
分割イメージのデータをそれぞれ１つの圧縮伸長器で処
理させる。処理したデータは、各圧縮伸長器に対応させ
て設けた小容量一時的データ格納手段に蓄える。蓄えた
データを、圧縮データ格納手段にＤＭＡ転送する。その
転送を制御するＤＭＡ転送コントローラは、予めＣＰＵ
により起動しておき、ＤＭＡ転送リクエスト信号を受け
て転送を開始する。
分割イメージのデータをそれぞれ１つの圧縮伸長器で処
理させる。処理したデータは、各圧縮伸長器に対応させ
て設けた小容量一時的データ格納手段に蓄える。蓄えた
データを、圧縮データ格納手段にＤＭＡ転送する。その
転送を制御するＤＭＡ転送コントローラは、予めＣＰＵ
により起動しておき、ＤＭＡ転送リクエスト信号を受け
て転送を開始する。
【００１７】ＤＭＡ転送リクエスト信号は、各小容量一
時的データ格納手段に対応して設けたＤＭＡ転送リクエ
スト信号制御回路にて発生させる。既にＤＭＡ転送コン
トローラは起動してあるから、ＤＭＡ転送リクエスト信
号が入力されると、転送の実行は短時間に開始すること
が出来る。
時的データ格納手段に対応して設けたＤＭＡ転送リクエ
スト信号制御回路にて発生させる。既にＤＭＡ転送コン
トローラは起動してあるから、ＤＭＡ転送リクエスト信
号が入力されると、転送の実行は短時間に開始すること
が出来る。
【００１８】そして、圧縮データを圧縮データ格納手段
へ転送する際に、或る小容量一時的データ格納手段から
の転送より、別の小容量一時的データ格納手段からの転
送に切り換えるというような転送の切り換えは、ＤＭＡ
転送コントローラ内の回路で、チャンネルを切り換える
ことにより行う。即ち、ハードウェア的に行う。それに
要する時間は極めて短い。
へ転送する際に、或る小容量一時的データ格納手段から
の転送より、別の小容量一時的データ格納手段からの転
送に切り換えるというような転送の切り換えは、ＤＭＡ
転送コントローラ内の回路で、チャンネルを切り換える
ことにより行う。即ち、ハードウェア的に行う。それに
要する時間は極めて短い。
【００１９】転送の切り換えを行う度に、ＣＰＵにより
ＤＭＡ転送コントローラを起動する必要がなくなり、Ｃ
ＰＵのオーバーヘッドの回数が少なくなる。そのため、
処理を高速に行うことが可能となる。
ＤＭＡ転送コントローラを起動する必要がなくなり、Ｃ
ＰＵのオーバーヘッドの回数が少なくなる。そのため、
処理を高速に行うことが可能となる。
【００２０】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明の画像データ処理装置のブ
ロック図である。符号は図３のものに対応し、１２はＩ
／Ｏ、１３−１，１３−２はＤＲＱ制御回路（ＤＭＡ転
送リクエスト制御回路。ＤＲＱ…DMA Request ）、１４
〜１６は信号線である。図３と同じ符号のものは、ＤＭ
ＡＣ９を除いて、ほぼ同じように動作する。
に説明する。図１は、本発明の画像データ処理装置のブ
ロック図である。符号は図３のものに対応し、１２はＩ
／Ｏ、１３−１，１３−２はＤＲＱ制御回路（ＤＭＡ転
送リクエスト制御回路。ＤＲＱ…DMA Request ）、１４
〜１６は信号線である。図３と同じ符号のものは、ＤＭ
ＡＣ９を除いて、ほぼ同じように動作する。
【００２１】構成上、従来の画像データ処理装置と異な
る第１の点は、圧縮データを一時的に格納する各ＦＩＦ
Ｏに対して、それぞれＤＲＱ制御回路を設けた点であ
る。第２の点は、ＤＲＱ制御回路を設けたのに伴い、そ
の回路へ圧縮時か伸長時かを知らせる信号とか、強制的
にＤＭＡ転送をリクエストする信号とかを、一時的にラ
ッチするＩ／Ｏ１２を設けた点である。
る第１の点は、圧縮データを一時的に格納する各ＦＩＦ
Ｏに対して、それぞれＤＲＱ制御回路を設けた点であ
る。第２の点は、ＤＲＱ制御回路を設けたのに伴い、そ
の回路へ圧縮時か伸長時かを知らせる信号とか、強制的
にＤＭＡ転送をリクエストする信号とかを、一時的にラ
ッチするＩ／Ｏ１２を設けた点である。
【００２２】本発明では、圧縮処理なり伸長処理なりを
行う際、最初にＣＰＵ１でＤＭＡＣ９を起動してしま
う。そしてその時、ＦＩＦＯ８−１，８−２からの１回
のブロック転送量（例、１Ｋバイト）より、はるかに大
きいデータ量（例、８Ｋバイト）を、転送量として設定
しておく。
行う際、最初にＣＰＵ１でＤＭＡＣ９を起動してしま
う。そしてその時、ＦＩＦＯ８−１，８−２からの１回
のブロック転送量（例、１Ｋバイト）より、はるかに大
きいデータ量（例、８Ｋバイト）を、転送量として設定
しておく。
【００２３】ＦＩＦＯ８−１（または８−２）と圧縮デ
ータ格納手段１１との間の転送は、ＤＲＱ制御回路１３
−１（または１３−２）より、ＤＭＡ転送リクエスト信
号ＤＲＱ−１（またはＤＲＱ−２）を受けとってから実
行する。
ータ格納手段１１との間の転送は、ＤＲＱ制御回路１３
−１（または１３−２）より、ＤＭＡ転送リクエスト信
号ＤＲＱ−１（またはＤＲＱ−２）を受けとってから実
行する。
【００２４】図５（Ｂ）は、本発明におけるＦＩＦＯ８
−１，８−２と圧縮データ格納手段１１との間のＤＭＡ
転送のタイムチャートを示している。図５（Ｂ）の
（ａ）は、ＦＩＦＯ８−１と圧縮データ格納手段１１と
の間のＤＭＡ転送を示し、図５（Ｂ）の（ｂ）は、ＦＩ
ＦＯ８−２と圧縮データ格納手段１１との間のＤＭＡ転
送を示している。斜線部がＤＭＡ転送を実行している時
間を示している。
−１，８−２と圧縮データ格納手段１１との間のＤＭＡ
転送のタイムチャートを示している。図５（Ｂ）の
（ａ）は、ＦＩＦＯ８−１と圧縮データ格納手段１１と
の間のＤＭＡ転送を示し、図５（Ｂ）の（ｂ）は、ＦＩ
ＦＯ８−２と圧縮データ格納手段１１との間のＤＭＡ転
送を示している。斜線部がＤＭＡ転送を実行している時
間を示している。
【００２５】詳細な動作は後で説明するが、一方のＦＩ
ＦＯが関与する転送を終えた後、他方のＦＩＦＯが関与
する転送を開始するよう切り換える動作は、ＤＲＱ制御
回路１３−１（またはＤＲＱ制御回路１３−２）からの
ＤＭＡ転送リクエスト信号ＤＲＱ−１（またはＤＲＱ−
２）を受けて、ＤＭＡＣ９内の回路（ハードウェア）に
より行われる（チャンネルの切り換え）。
ＦＯが関与する転送を終えた後、他方のＦＩＦＯが関与
する転送を開始するよう切り換える動作は、ＤＲＱ制御
回路１３−１（またはＤＲＱ制御回路１３−２）からの
ＤＭＡ転送リクエスト信号ＤＲＱ−１（またはＤＲＱ−
２）を受けて、ＤＭＡＣ９内の回路（ハードウェア）に
より行われる（チャンネルの切り換え）。
【００２６】その際、いちいち、ＣＰＵ１によってＤＭ
ＡＣ９をソフトウエア的に起動する必要はない。この切
り換えに要する時間（アービトレーションサイクル）
は、図５（Ｂ）中にＴ2 で示されている。この時間Ｔ2
は、ＣＰＵ１でＤＭＡＣ９を起動するに要する時間（Ｔ
1 ）に比べて、はるかに短い。
ＡＣ９をソフトウエア的に起動する必要はない。この切
り換えに要する時間（アービトレーションサイクル）
は、図５（Ｂ）中にＴ2 で示されている。この時間Ｔ2
は、ＣＰＵ１でＤＭＡＣ９を起動するに要する時間（Ｔ
1 ）に比べて、はるかに短い。
【００２７】各ＦＩＦＯから転送したデータの合計量
が、ＤＭＡＣ９に最初に設定したデータ転送量に達した
時に、ＤＭＡＣ９は動作を停止する。更に転送したけれ
ば、再度ＣＰＵ１によりＤＭＡＣ９を起動する。従来は
１Ｋバイト毎にＣＰＵ１がＤＭＡＣ９を起動していたの
を、本実施例では、例えば８Ｋバイト毎に起動するよう
にしたとすれば、ＣＰＵ１のオーバーヘッドは、従来の
１／８になる。
が、ＤＭＡＣ９に最初に設定したデータ転送量に達した
時に、ＤＭＡＣ９は動作を停止する。更に転送したけれ
ば、再度ＣＰＵ１によりＤＭＡＣ９を起動する。従来は
１Ｋバイト毎にＣＰＵ１がＤＭＡＣ９を起動していたの
を、本実施例では、例えば８Ｋバイト毎に起動するよう
にしたとすれば、ＣＰＵ１のオーバーヘッドは、従来の
１／８になる。
【００２８】〔ＤＲＱ制御回路の構成〕図２は、ＤＲＱ
制御回路の構成を示す図である。図２ではＤＲＱ制御回
路１３−１を例にとっているが、ＤＲＱ制御回路１３−
２の構成も同様である。２０はデータセレクタ、２１は
カウンタ、２２はフリップフロップ、２３はＯＲ回路、
１４，１５，２４，２５は信号線である。
制御回路の構成を示す図である。図２ではＤＲＱ制御回
路１３−１を例にとっているが、ＤＲＱ制御回路１３−
２の構成も同様である。２０はデータセレクタ、２１は
カウンタ、２２はフリップフロップ、２３はＯＲ回路、
１４，１５，２４，２５は信号線である。
【００２９】信号線２５からは、ＦＩＦＯ８−１の半分
が満たされたとの信号ＨＦ（HalfFull ）が入力され
る。この信号は、圧縮処理時に使われる。圧縮処理時に
は、圧縮伸長器６−１からＦＩＦＯ８−１に送られて来
る圧縮データは、圧縮処理の進行に伴い増加して来る。
或る所定量以上溜まったところで、ＦＩＦＯ８−１は、
圧縮データ格納手段１１への転送を行うよう要求する。
この実施例では、その所定量をＦＩＦＯ８−１の容量の
半分と定めており、前記信号ＨＦを、転送要求信号を発
生するのに使う。
が満たされたとの信号ＨＦ（HalfFull ）が入力され
る。この信号は、圧縮処理時に使われる。圧縮処理時に
は、圧縮伸長器６−１からＦＩＦＯ８−１に送られて来
る圧縮データは、圧縮処理の進行に伴い増加して来る。
或る所定量以上溜まったところで、ＦＩＦＯ８−１は、
圧縮データ格納手段１１への転送を行うよう要求する。
この実施例では、その所定量をＦＩＦＯ８−１の容量の
半分と定めており、前記信号ＨＦを、転送要求信号を発
生するのに使う。
【００３０】信号線２４からは、ＦＩＦＯ８−１の半分
が空になったとの信号ＨＥ（HalfEmpty）が入力され
る。この信号は、伸長処理時に使われる。伸長処理時に
は、圧縮データ格納手段１１からＦＩＦＯ８−１に送っ
た圧縮データは、圧縮伸長器６−１の伸長処理の進行に
伴い減って来る。ＦＩＦＯ８−１は、その空き容量が或
る所定量以上となったところで、次の圧縮データを圧縮
データ格納手段１１より転送するよう要求する。この実
施例では、その所定量をＦＩＦＯ８−１の容量の半分と
定めており、前記信号ＨＥを、転送要求信号を発生する
のに使う。
が空になったとの信号ＨＥ（HalfEmpty）が入力され
る。この信号は、伸長処理時に使われる。伸長処理時に
は、圧縮データ格納手段１１からＦＩＦＯ８−１に送っ
た圧縮データは、圧縮伸長器６−１の伸長処理の進行に
伴い減って来る。ＦＩＦＯ８−１は、その空き容量が或
る所定量以上となったところで、次の圧縮データを圧縮
データ格納手段１１より転送するよう要求する。この実
施例では、その所定量をＦＩＦＯ８−１の容量の半分と
定めており、前記信号ＨＥを、転送要求信号を発生する
のに使う。
【００３１】信号線１４からは、これから行おうとして
いる処理が、圧縮処理なのか伸長処理なのかを表す信号
が入力される。この信号は、ＣＰＵ１からＩ／Ｏ１２を
経て送られて来る。データセレクタ２０にて、圧縮処理
時には信号線２５からのＨＦ信号が選択され、伸長処理
時には信号線２４からのＨＥ信号が選択される。
いる処理が、圧縮処理なのか伸長処理なのかを表す信号
が入力される。この信号は、ＣＰＵ１からＩ／Ｏ１２を
経て送られて来る。データセレクタ２０にて、圧縮処理
時には信号線２５からのＨＦ信号が選択され、伸長処理
時には信号線２４からのＨＥ信号が選択される。
【００３２】データセレクタ２０で選択された信号は、
フリップフロップ２２のセット信号として用いられる。
セットされて出るフリップフロップ２２の出力は、ＯＲ
回路２３を経由し、ＤＭＡ転送リクエスト信号ＤＲＱ−
１として出力される。
フリップフロップ２２のセット信号として用いられる。
セットされて出るフリップフロップ２２の出力は、ＯＲ
回路２３を経由し、ＤＭＡ転送リクエスト信号ＤＲＱ−
１として出力される。
【００３３】〔ＤＲＱ制御回路の動作…圧縮処理時〕次
に、圧縮処理時に例をとって、ＤＲＱ制御回路の動作を
詳細に説明する。図５（Ｃ）は、その時のタイムチャー
トである。符号は、図１，図２のものに対応している。
各タイムチャートにおいて、立ち上がり部分は信号が発
生したことを表し、立ち下がり部分は信号が消失したこ
とを表している。
に、圧縮処理時に例をとって、ＤＲＱ制御回路の動作を
詳細に説明する。図５（Ｃ）は、その時のタイムチャー
トである。符号は、図１，図２のものに対応している。
各タイムチャートにおいて、立ち上がり部分は信号が発
生したことを表し、立ち下がり部分は信号が消失したこ
とを表している。
【００３４】図５（Ｃ）の（ａ）の波形の立ち上がり
は、ＦＩＦＯ８−１からハーフフル信号ＨＦ−１が出さ
れたことを示している。ＣＰＵ１からの指令で、Ｉ／Ｏ
１２は信号線１４を通して、圧縮処理を行おうとしてい
る旨の信号をデータセレクタ２０に送り込んでいるか
ら、信号線２５を通って入力されているハーフフル信号
ＨＦ−１が選択される。これは、フリップフロップ２２
のセット端子Ｓに入力され、その出力はＯＲ回路２３に
入力される。ＯＲ回路２３の出力が、ＤＭＡ転送リクエ
スト信号ＤＲＱ−１として、ＤＭＡＣ９に送られる。図
５（Ｃ）の（ｂ）は、それを示している。
は、ＦＩＦＯ８−１からハーフフル信号ＨＦ−１が出さ
れたことを示している。ＣＰＵ１からの指令で、Ｉ／Ｏ
１２は信号線１４を通して、圧縮処理を行おうとしてい
る旨の信号をデータセレクタ２０に送り込んでいるか
ら、信号線２５を通って入力されているハーフフル信号
ＨＦ−１が選択される。これは、フリップフロップ２２
のセット端子Ｓに入力され、その出力はＯＲ回路２３に
入力される。ＯＲ回路２３の出力が、ＤＭＡ転送リクエ
スト信号ＤＲＱ−１として、ＤＭＡＣ９に送られる。図
５（Ｃ）の（ｂ）は、それを示している。
【００３５】ＤＭＡＣ９は、ＣＰＵ１により既に起動さ
れているから、ＤＲＱ−１を受けた時、他のＦＩＦＯ８
−２のデータの転送をしている最中でなければ、直ちに
ＦＩＦＯ８−１のデータの転送を行う。ＤＭＡＣ９は、
データの単位量（例、１バイト）を転送する毎に、図５
（Ｃ）の（ｃ）のようなＤＭＡ転送アクノリッジ信号Ｄ
ＡＫ−１を、ＤＲＱ制御回路１３−１のカウンタ２１に
送る。
れているから、ＤＲＱ−１を受けた時、他のＦＩＦＯ８
−２のデータの転送をしている最中でなければ、直ちに
ＦＩＦＯ８−１のデータの転送を行う。ＤＭＡＣ９は、
データの単位量（例、１バイト）を転送する毎に、図５
（Ｃ）の（ｃ）のようなＤＭＡ転送アクノリッジ信号Ｄ
ＡＫ−１を、ＤＲＱ制御回路１３−１のカウンタ２１に
送る。
【００３６】転送を開始した結果、ＦＩＦＯ８−１のデ
ータ量が、ハーフフルより少なくなると、ハーフフル信
号ＨＦ−１は消失する。図５（Ｃ）の（ａ）の波形の立
ち下がりは、それを表している。しかし、ＤＭＡ転送リ
クエスト信号ＤＲＱ−１は、フリップフロップ２２の出
力が出ている限り出るので、ハーフフル信号ＨＦ−１が
消失したからといって、ＤＭＡ転送リクエスト信号ＤＲ
Ｑ−１は消失はしない。
ータ量が、ハーフフルより少なくなると、ハーフフル信
号ＨＦ−１は消失する。図５（Ｃ）の（ａ）の波形の立
ち下がりは、それを表している。しかし、ＤＭＡ転送リ
クエスト信号ＤＲＱ−１は、フリップフロップ２２の出
力が出ている限り出るので、ハーフフル信号ＨＦ−１が
消失したからといって、ＤＭＡ転送リクエスト信号ＤＲ
Ｑ−１は消失はしない。
【００３７】カウンタ２１は、１回のブロック転送（バ
ースト転送）で、ＦＩＦＯ８−１から送出されるデータ
量を、一定量にする役目を果たしている。その一定量を
１Ｋバイトとした場合には、カウンタ２１を、図５
（Ｃ）の（ｃ）のＤＡＫ−１が１０２４個入力して来た
時に、出力信号（キャリィアウト信号）が出るように設
定しておく。なお、図５（Ｃ）の（ｃ）のＤＡＫ−１が
１個から１０２４個まで入力して来るまでの時間は、図
５（Ｂ）の（ａ）の斜線部が施してある時間に対応して
いる。
ースト転送）で、ＦＩＦＯ８−１から送出されるデータ
量を、一定量にする役目を果たしている。その一定量を
１Ｋバイトとした場合には、カウンタ２１を、図５
（Ｃ）の（ｃ）のＤＡＫ−１が１０２４個入力して来た
時に、出力信号（キャリィアウト信号）が出るように設
定しておく。なお、図５（Ｃ）の（ｃ）のＤＡＫ−１が
１個から１０２４個まで入力して来るまでの時間は、図
５（Ｂ）の（ａ）の斜線部が施してある時間に対応して
いる。
【００３８】前記のキャリィアウト信号は、フリップフ
ロップ２２のリセット端子Ｒに入力され、フリップフロ
ップ２２の出力をロー（low)にする。これにより、ＤＭ
Ａ転送リクエスト信号ＤＲＱ−１は消失する。図５
（Ｃ）の（ｂ）の立ち下がり部分は、それを表してい
る。
ロップ２２のリセット端子Ｒに入力され、フリップフロ
ップ２２の出力をロー（low)にする。これにより、ＤＭ
Ａ転送リクエスト信号ＤＲＱ−１は消失する。図５
（Ｃ）の（ｂ）の立ち下がり部分は、それを表してい
る。
【００３９】図５（Ｃ）の（ｄ）〜（ｆ）のタイムチャ
ートは、ＦＩＦＯ８−２，ＤＲＱ制御回路１３−２に関
連したものである。図５（Ｃ）の（ｄ）は、ＦＩＦＯ８
−２からのハーフフル信号ＨＦ−２であるが、この例で
は、ＦＩＦＯ８−１の転送が終わる前から、出されてい
る。同様に、ＤＭＡ転送リクエスト信号ＤＲＱ−２も、
ＦＩＦＯ８−１の転送が終わる前から出されている。し
かし、出された時はＦＩＦＯ８−１からの転送が行われ
ている最中であったので、ＦＩＦＯ８−２からの転送は
行われなかった。
ートは、ＦＩＦＯ８−２，ＤＲＱ制御回路１３−２に関
連したものである。図５（Ｃ）の（ｄ）は、ＦＩＦＯ８
−２からのハーフフル信号ＨＦ−２であるが、この例で
は、ＦＩＦＯ８−１の転送が終わる前から、出されてい
る。同様に、ＤＭＡ転送リクエスト信号ＤＲＱ−２も、
ＦＩＦＯ８−１の転送が終わる前から出されている。し
かし、出された時はＦＩＦＯ８−１からの転送が行われ
ている最中であったので、ＦＩＦＯ８−２からの転送は
行われなかった。
【００４０】ＦＩＦＯ８−１からの最後のデータの転送
が終了すると、ＤＭＡＣ９は、ＦＩＦＯ８−２からの転
送が出来るよう、転送チャンネルの切り換えの動作をす
る。これは、ＤＭＡＣ９内のハードウェアで行われる
が、それに要する時間（アービトレーションサイクル）
が図中のＴ2 である。これは、図５（Ｂ）のＴ2 に対応
している。ハードウェアでの切り換えであるので、時間
Ｔ2 は極めて短い。その後、ＦＩＦＯ８−２からの転送
が開始され、ＤＭＡ転送アクノリッジ信号ＤＡＫ−２が
現れる。
が終了すると、ＤＭＡＣ９は、ＦＩＦＯ８−２からの転
送が出来るよう、転送チャンネルの切り換えの動作をす
る。これは、ＤＭＡＣ９内のハードウェアで行われる
が、それに要する時間（アービトレーションサイクル）
が図中のＴ2 である。これは、図５（Ｂ）のＴ2 に対応
している。ハードウェアでの切り換えであるので、時間
Ｔ2 は極めて短い。その後、ＦＩＦＯ８−２からの転送
が開始され、ＤＭＡ転送アクノリッジ信号ＤＡＫ−２が
現れる。
【００４１】ところで、分割イメージ５−１，５−２の
最後の部分の処理を終えた時、ＦＩＦＯに溜まっている
圧縮データの量は、ＦＩＦＯの容量の半分に満たない場
合がある。半分に満たないと、ハーフフル信号は出され
ない。従って、このままでは、最後の部分の圧縮データ
は、圧縮データ格納手段１１へ転送されないことにな
る。
最後の部分の処理を終えた時、ＦＩＦＯに溜まっている
圧縮データの量は、ＦＩＦＯの容量の半分に満たない場
合がある。半分に満たないと、ハーフフル信号は出され
ない。従って、このままでは、最後の部分の圧縮データ
は、圧縮データ格納手段１１へ転送されないことにな
る。
【００４２】そこで、圧縮処理が終了した場合には、Ｃ
ＰＵ１よりＩ／Ｏ１２，信号線１５（または１６）を経
て、強制ＤＭＡ転送リクエスト信号（強制ＤＲＱ）をＯ
Ｒ回路２３の一方の端子に入力する。これが、ＯＲ回路
２３より出力され、最後の部分の圧縮データの転送を可
能とする。
ＰＵ１よりＩ／Ｏ１２，信号線１５（または１６）を経
て、強制ＤＭＡ転送リクエスト信号（強制ＤＲＱ）をＯ
Ｒ回路２３の一方の端子に入力する。これが、ＯＲ回路
２３より出力され、最後の部分の圧縮データの転送を可
能とする。
【００４３】〔ＤＲＱ制御回路の動作…伸長処理時〕伸
長処理時には、ＦＩＦＯの容量の半分以上の容量が空き
（Half Empty) となった場合に、圧縮データ格納手段１
１からの圧縮データの転送を要求するようにしてあると
仮定する。ＦＩＦＯ８−１から、信号線２５を通ってハ
ーフエンプティ信号ＨＥ−１が入って来ると、データセ
レクタ２０にてそれが選択され、フリップフロップ２２
がセットされる。フリップフロップ２２の出力は、ＯＲ
回路２３を経た後、ＤＭＡ転送リクエスト信号ＤＲＱ−
１としてＤＭＡＣ９へ送られる。
長処理時には、ＦＩＦＯの容量の半分以上の容量が空き
（Half Empty) となった場合に、圧縮データ格納手段１
１からの圧縮データの転送を要求するようにしてあると
仮定する。ＦＩＦＯ８−１から、信号線２５を通ってハ
ーフエンプティ信号ＨＥ−１が入って来ると、データセ
レクタ２０にてそれが選択され、フリップフロップ２２
がセットされる。フリップフロップ２２の出力は、ＯＲ
回路２３を経た後、ＤＭＡ転送リクエスト信号ＤＲＱ−
１としてＤＭＡＣ９へ送られる。
【００４４】圧縮データ格納手段１１からの転送が開始
されると、ＤＭＡＣ９からＤＭＡ転送アクノリッジ信号
ＤＡＫ−１が出される。カウンタ２１で設定してある量
のデータを、ＦＩＦＯ８−１へ転送し終わると、フリッ
プフロップ２２がリセットされ、ＤＭＡ転送リクエスト
信号ＤＲＱ−１は消失する。
されると、ＤＭＡＣ９からＤＭＡ転送アクノリッジ信号
ＤＡＫ−１が出される。カウンタ２１で設定してある量
のデータを、ＦＩＦＯ８−１へ転送し終わると、フリッ
プフロップ２２がリセットされ、ＤＭＡ転送リクエスト
信号ＤＲＱ−１は消失する。
【００４５】ＦＩＦＯ８−２からＤＭＡ転送リクエスト
信号ＤＲＱ−２が出されていると、ＤＭＡＣ９は、転送
先の切り換え動作をハードウェア的に行い、圧縮データ
格納手段１１からＦＩＦＯ８−２への転送を開始する。
信号ＤＲＱ−２が出されていると、ＤＭＡＣ９は、転送
先の切り換え動作をハードウェア的に行い、圧縮データ
格納手段１１からＦＩＦＯ８−２への転送を開始する。
【００４６】なお、伸長処理時には、ＤＭＡ転送リクエ
スト信号は不用である。なぜなら、分割イメージ５−
１，５−２に対応する全ての圧縮データは、ＦＩＦＯか
らハーフエンプティ信号ＨＥが出される度に、圧縮デー
タ格納手段１１からの転送を行っていれば、自ずとＦＩ
ＦＯへ転送されて出て来るからである。
スト信号は不用である。なぜなら、分割イメージ５−
１，５−２に対応する全ての圧縮データは、ＦＩＦＯか
らハーフエンプティ信号ＨＥが出される度に、圧縮デー
タ格納手段１１からの転送を行っていれば、自ずとＦＩ
ＦＯへ転送されて出て来るからである。
【００４７】
【発明の効果】以上述べた如く、本発明の画像データ処
理装置では、各ＦＩＦＯと圧縮データ格納手段との間の
ＤＭＡ転送を制御するＤＭＡ転送コントローラを、予め
ＣＰＵにより起動しておき、ＤＭＡ転送リクエスト信号
制御回路からのＤＭＡ転送リクエスト信号を受けて、転
送を実行する。従って、転送を実行する度に、いちいち
ＣＰＵによりＤＭＡ転送コントローラを起動する必要が
なく、起動するために時間を費やさなくてもよいので、
処理が高速化される。
理装置では、各ＦＩＦＯと圧縮データ格納手段との間の
ＤＭＡ転送を制御するＤＭＡ転送コントローラを、予め
ＣＰＵにより起動しておき、ＤＭＡ転送リクエスト信号
制御回路からのＤＭＡ転送リクエスト信号を受けて、転
送を実行する。従って、転送を実行する度に、いちいち
ＣＰＵによりＤＭＡ転送コントローラを起動する必要が
なく、起動するために時間を費やさなくてもよいので、
処理が高速化される。
【図面の簡単な説明】
【図１】 本発明の画像データ処理装置のブロック図
【図２】 ＤＲＱ制御回路の構成を示す図
【図３】 従来の画像データ処理装置のブロック図
【図４】 １ページ分イメージを２分割した図
【図５】 ＤＭＡ転送のタイムチャートを示す図
１…ＣＰＵ、２…ＤＭＡＣ、３…ＩＩＴ、４…ＩＯＴ、
５…イメージメモリ、５−１，５−２…分割イメージ、
６−１，６−２…圧縮伸長器、７…イメージデータバ
ス、８−１，８−２…ＦＩＦＯ、９…ＤＭＡＣ、１０…
ローカルＤＭＡバス、１１…圧縮データ格納手段、１２
…Ｉ／Ｏ、１３−１，１３−２…ＤＲＱ制御回路、１４
〜１６…信号線、２０…データセレクタ、２１…カウン
タ、２２…フリップフロップ、２３…ＯＲ回路、２４，
２５…信号線
５…イメージメモリ、５−１，５−２…分割イメージ、
６−１，６−２…圧縮伸長器、７…イメージデータバ
ス、８−１，８−２…ＦＩＦＯ、９…ＤＭＡＣ、１０…
ローカルＤＭＡバス、１１…圧縮データ格納手段、１２
…Ｉ／Ｏ、１３−１，１３−２…ＤＲＱ制御回路、１４
〜１６…信号線、２０…データセレクタ、２１…カウン
タ、２２…フリップフロップ、２３…ＯＲ回路、２４，
２５…信号線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/415 9070−5Ｃ // Ｇ０９Ｇ 5/00 Ｍ 8121−5Ｇ
Claims (4)
- 【請求項１】 イメージメモリと、該イメージメモリを
複数領域に分割して各分割領域の画像データを処理する
よう分割領域に対応して設けられた複数個の圧縮伸長器
と、各圧縮伸長器に対して設けられた専用の小容量一時
的データ格納手段と、該小容量一時的データ格納手段か
らＤＭＡ転送される圧縮データを格納する共用の圧縮デ
ータ格納手段と、該ＤＭＡ転送を制御するＤＭＡ転送コ
ントローラとを具えた画像データ処理装置において、前
記小容量一時的データ格納手段から、圧縮処理時には所
定量以上の圧縮データが格納されたことを知らせる信号
または圧縮処理の終了を知らせる信号を受けた時、伸長
処理時には空き容量が所定量以上になったことを知らせ
る信号を受けた時に、ＤＭＡ転送リクエスト信号を出す
ＤＭＡ転送リクエスト信号制御回路と、該ＤＭＡ転送リ
クエスト制御回路に圧縮処理時または伸長処理時なるこ
とを知らせる信号および圧縮処理の終了を知らせる信号
を伝達するＩ／Ｏとを設けたことを特徴とする画像デー
タ処理装置。 - 【請求項２】 小容量一時的データ格納手段としてＦＩ
ＦＯを用いたことを特徴とする請求項１記載の画像デー
タ処理装置。 - 【請求項３】 圧縮データ格納手段としてＲＡＭを用い
たことを特徴とする請求項１記載の画像データ処理装
置。 - 【請求項４】 ＤＭＡコントローラからのＤＭＡ転送ア
クノリッジ信号の数をカウントし、所定数に達した時に
出力するカウンタと、小容量一時的データ格納手段に所
定量以上の圧縮データが格納されたことを知らせる第１
の信号と、小容量一時的データ格納手段の空き容量が所
定量以上になったことを知らせる第２の信号とが入力さ
れ、圧縮処理時には前記第１の信号を選択し、伸長処理
時には前記第２の信号を選択するデータセレクタと、前
記データセレクタの出力がセット端子に入力され、前記
カウンタの出力がリセット端子に入力されるフリップフ
ロップと、該フリップフロップの出力と圧縮処理の終了
を知らせる信号とが入力され、その出力がＤＭＡ転送リ
クエスト信号とされるＯＲ回路とから、ＤＭＡ転送リク
エスト信号制御回路が構成されていることを特徴とする
請求項１記載の画像データ処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4262990A JPH0683321A (ja) | 1992-09-04 | 1992-09-04 | 画像データ処理装置 |
| US08/461,544 US5572336A (en) | 1992-09-04 | 1995-06-05 | Apparatus having segmented memory for high-speed parallel processing of image data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4262990A JPH0683321A (ja) | 1992-09-04 | 1992-09-04 | 画像データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0683321A true JPH0683321A (ja) | 1994-03-25 |
Family
ID=17383371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4262990A Pending JPH0683321A (ja) | 1992-09-04 | 1992-09-04 | 画像データ処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5572336A (ja) |
| JP (1) | JPH0683321A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10154044A (ja) * | 1996-11-22 | 1998-06-09 | Advantest Corp | 転送データ圧縮展開方式及び転送データ圧縮展開装置 |
| US6269357B1 (en) * | 1997-02-06 | 2001-07-31 | Nikon Corporation | Information processing system, apparatus, method and recording medium for controlling same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3151270A1 (de) * | 1981-12-24 | 1983-07-07 | W. Schlafhorst & Co, 4050 Mönchengladbach | Verfahren und vorrichtung zum knotenfreien verbinden zweier faeden |
| JPH0789649B2 (ja) * | 1986-01-30 | 1995-09-27 | キヤノン株式会社 | 画像データ処理装置 |
| JPS63172359A (ja) * | 1987-01-12 | 1988-07-16 | Fujitsu Ltd | 直接メモリアクセスシステム |
| JP2862242B2 (ja) * | 1988-04-28 | 1999-03-03 | キヤノン株式会社 | 画像読取装置 |
| US5117486A (en) * | 1989-04-21 | 1992-05-26 | International Business Machines Corp. | Buffer for packetizing block of data with different sizes and rates received from first processor before transferring to second processor |
| US5032923A (en) * | 1990-06-18 | 1991-07-16 | Stephen Kurtin | Printing control system for facsimile receiver |
| US5262878A (en) * | 1991-06-14 | 1993-11-16 | General Instrument Corporation | Method and apparatus for compressing digital still picture signals |
| JPH0567039A (ja) * | 1991-09-06 | 1993-03-19 | Toshiba Corp | Ｄｍａチヤネル制御装置 |
| JPH0591341A (ja) * | 1991-09-26 | 1993-04-09 | Fuji Xerox Co Ltd | 画像データ処理装置 |
| US5386532A (en) * | 1991-12-30 | 1995-01-31 | Sun Microsystems, Inc. | Method and apparatus for transferring data between a memory and a plurality of peripheral units through a plurality of data channels |
-
1992
- 1992-09-04 JP JP4262990A patent/JPH0683321A/ja active Pending
-
1995
- 1995-06-05 US US08/461,544 patent/US5572336A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5572336A (en) | 1996-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4110823A (en) | Soft display word processing system with multiple autonomous processors | |
| JPH0123805B2 (ja) | ||
| JPH0653994A (ja) | データ送信方式及び通信制御装置 | |
| EP0420236B1 (en) | Arrangement and method of controlling memory access requests in digital data processing system | |
| US5235698A (en) | Bus interface synchronization control system | |
| JPH0683321A (ja) | 画像データ処理装置 | |
| US5931932A (en) | Dynamic retry mechanism to prevent corrupted data based on posted transactions on the PCI bus | |
| EP0341670B1 (en) | Processing time allocation system and method | |
| JPS62267847A (ja) | Ｄｍａ転送制御回路 | |
| JPH0746334B2 (ja) | インターフェース制御回路 | |
| JPH01240075A (ja) | イメージデータ圧縮／伸張装置 | |
| JP2669432B2 (ja) | 画像データ転送装置 | |
| JPS60183659A (ja) | 情報転送制御方式 | |
| JPH0548474B2 (ja) | ||
| JPH0773136A (ja) | コンピュータシステムの動作方法 | |
| JPH08147479A (ja) | 画像出力装置並びに画像復号化装置 | |
| JPH1049479A (ja) | マスタデバイス | |
| JPH06131290A (ja) | コンピュータシステム | |
| JPH08241268A (ja) | 入出力制御装置 | |
| JP2000081868A (ja) | 画像処理装置、画像処理方法、及びコンピュ―タで読取り可能な記録媒体 | |
| JPH04344552A (ja) | 多重入出力制御方式 | |
| JPH11167468A (ja) | データ転送装置 | |
| JPH03294951A (ja) | パーソナルコンピュータシステムにおける高速データ転送方式 | |
| JPH05158864A (ja) | Ｄｍａ制御装置 | |
| JPH01204169A (ja) | バス転送制御方式 |