JP4790227B2 - 表示制御装置および表示制御方法 - Google Patents

表示制御装置および表示制御方法 Download PDF

Info

Publication number
JP4790227B2
JP4790227B2 JP2004110738A JP2004110738A JP4790227B2 JP 4790227 B2 JP4790227 B2 JP 4790227B2 JP 2004110738 A JP2004110738 A JP 2004110738A JP 2004110738 A JP2004110738 A JP 2004110738A JP 4790227 B2 JP4790227 B2 JP 4790227B2
Authority
JP
Japan
Prior art keywords
display
video data
unit
screen
synchronization signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004110738A
Other languages
English (en)
Other versions
JP2005292677A (ja
Inventor
哲 福江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004110738A priority Critical patent/JP4790227B2/ja
Priority to US11/098,619 priority patent/US7456804B2/en
Publication of JP2005292677A publication Critical patent/JP2005292677A/ja
Application granted granted Critical
Publication of JP4790227B2 publication Critical patent/JP4790227B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1431Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using a single graphics controller
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor

Description

本発明は、複数の表示装置のそれぞれに画像を表示させる表示制御装置及び表示制御方法に関する。
図9は、従来の表示制御装置の一例の概略構成図である。従来は、複数の表示モニタ(表示モニタa400,b500)にそれぞれ独立の画面を表示するために、表示制御装置100が、表示モニタと同数の表示ユニット(表示ユニットa260,b270)を備え、各表示ユニットが内部バス230に直接接続する構成をとっていた(例えば、非特許文献1参照)。
図9に示す表示制御装置100は、内部バス230で接続されたメモリインターフェース240、表示ユニットa260、表示ユニットb270および他内部ブロック220を備えている。
表示ユニットa260は、表示モニタa400に接続されており、表示ユニットa260内部には、同期信号生成部261、バスアクセス制御部262、画面合成部263、バッファ制御部265、バッファ部266および表示IF部264を有する。表示ユニットb270は、表示モニタb500に接続されており、表示ユニットa260と同様の構成である。メモリインターフェース240は、表示制御装置200の外部に備えるローカルメモリ300と直接接続されており、表示ユニットa260、表示ユニットb270、および他内部ブロック220からの内部バス230の使用要求信号を調停し、いずれかひとつに内部バス230の使用許可信号を発行する。
表示ユニットa260内部に備える同期信号生成部261は、表示モニタa400の表示する画面に対応する表示同期信号を生成する。バスアクセス制御部262は、レジスタ等により設定される画面表示パラメータにしたがって、前記同期信号のタイミングでメモリインターフェース240へ内部バス230の使用要求信号を出力する。バスアクセス制御部262は、メモリインターフェース240からの内部バス使用許可信号を受けて、ローカルメモリ300上に蓄える映像データを内部バス230経由で読み出し、画面合成部263へ出力する。
画面合成部263は、バスアクセス制御部262から入力する映像データとバッファ制御部265を経由してバッファ部266より読み出す映像データとに対し、レジスタ設定等により与えられる画面合成パラメータにしたがって画面合成処理を行い、合成処理した映像データをバッファ制御部265を経由してバッファ部266へ蓄える。表示IF部264は、前記同期信号のタイミングにしたがってバッファ制御部265を経由してバッファ部266に蓄える映像データを読み出し、前記映像データおよび前記同期信号を表示モニタa400へ出力する。
また、バッファ部266は、2つのバッファにより構成され、一方のバッファはバッファ制御部265を介して画面合成部263と接続され、画面合成部263からの映像データの入力および画面合成部263への映像データの出力を行い、他方のバッファはバッファ制御部265を介して表示IF部264と接続され、表示IF部264へ映像データを出力する。
バッファ制御部265は、バッファ部266と画面合成部263および表示IF部264との接続関係を一定サイクル(たとえば同期信号の1サイクル)ごとに切り替え、直前のサイクルにて画面合成部263から出力した映像データを蓄えているバッファから、表示IF部264に映像データを出力し、同時に直前のサイクルで表示IF部264へ映像データを出力したバッファに、画面合成部263から出力した映像データを蓄え、これを直後のサイクルで表示IF部264へ出力するダブルバッファリング処理を行う。バッファ制御部265は、ダブルバッファリング処理により、表示モニタa400に表示する映像データを絶え間なく表示IF部264へ出力する。
表示ユニットb270は、表示ユニットa260と同様の処理を行い、表示装置b500へ映像データを出力する。また、表示モニタa400および表示モニタb500は、それぞれ表示ユニットa260および表示ユニットb270から出力された映像データを画面に表示する。
LCD/CRT 2D Graphic Subsystem Data Book, Version0.08,May26,2000(nVIDIA社)
しかしながら、上記従来の表示制御装置にあっては、複数の表示装置に画像を表示するためには複数の表示ユニットを備える必要があり、回路規模が大きくなり、コストが増大するという事情がある。
本発明は、上記従来の事情に鑑みてなされたものであって、複数の表示ユニットを設けることなく一つの表示ユニットで複数の表示装置にそれぞれの映像データを出力でき、回路規模やコストを削減できる表示制御装置および表示制御方法を提供することを目的としている。
本発明の表示制御装置は、同一の表示同期信号にしたがって画面サイズが同一である複数の表示装置のそれぞれに異なる個別の画像を同時に表示させる表示ユニットを備え、前記複数の表示装置に表示する複数系統の映像データを蓄えるローカルメモリと前記表示ユニットとが1つの内部バスを介して接続される表示制御装置であって、前記表示ユニットは、前記同一の表示同期信号を生成する同期信号生成部と、前記ローカルメモリから前記複数系統の映像データを一系統ずつ読み出すバスアクセス制御部と、読み出した映像データと合成用映像データとを順次合成処理する画面合成部と、合成処理した映像データと前記合成用映像データとを蓄えるバッファ部と、前記同一の表示同期信号にしたがって、前記バッファ部に時分割でアクセスして前記バッファ部が蓄える映像データを読み出し、前記複数の表示装置のそれぞれに異なる個別の画像の映像データを同時に出力する表示IF部と、を有する。
上記構成によれば、表示ユニットのバスアクセス制御部、画面合成部、バッファ部及び表示IF部が複数系統の映像データを扱うことにより、複数の表示ユニットを設けることなく一つの表示ユニットで複数の表示装置にそれぞれの映像データを出力できるため、回路規模やコストを削減できる。
また、本発明の表示制御装置は、複数の表示同期信号にしたがって画面サイズが異なる複数の表示装置のそれぞれに異なる個別の画像を同時に表示させる表示ユニットを備え、前記複数の表示装置に表示する複数系統の映像データを蓄えるローカルメモリと前記表示ユニットとが1つの内部バスを介して接続される表示制御装置であって、前記表示ユニットは、前記複数の表示同期信号をそれぞれ生成する複数の同期信号生成部と、前記ローカルメモリから前記複数系統の映像データを一系統ずつ読み出すバスアクセス制御部と、読み出した映像データと合成用映像データとを順次合成処理する画面合成部と、合成処理した映像データと前記合成用映像データとを蓄えるバッファ部と、前記複数の表示同期信号のそれぞれにしたがって、前記バッファ部に時分割でアクセスして前記バッファ部が蓄える映像データを読み出し、前記複数の表示装置のそれぞれに異なる個別の画像の映像データを同時に出力する複数の表示IF部と、を有し、前記バスアクセス制御部は、前記複数の表示同期信号及び一系統分の合成処理が完了したか否かを示す信号にしたがって前記ローカルメモリから読み出す映像データを決定するものである。
上記構成によれば、バスアクセス制御部が前記複数の表示同期信号及び一系統分の合成処理が完了したか否かを示す信号にしたがって前記ローカルメモリから読み出す映像データを決定することにより、映像データのデータ量が系統毎に異なる場合であっても、画面合成部は一系統分の映像データ全ての合成処理が完了してから次の系統の処理を行い、映像データの一部の合成処理が未完了の状態で表示装置に出力されることがないため、複数の表示装置の画面サイズや表示同期信号が異なる場合であっても、複数の表示ユニットを設けることなく一つの表示ユニットで複数の表示装置にそれぞれの映像データを出力でき、回路規模やコストを削減できる。
また、本発明の表示制御装置は、前記表示ユニットが、前記表示IF部が出力する複数系統の映像データの少なくとも一つをデジタルアナログ変換する変換器を有する。上記構成によれば、表示IF部が出力する複数系統の映像データの少なくとも一つをデジタルアナログ変換することにより、この表示制御装置をLSIとして実現する際に、表示装置をデジタルモニタで構成する場合に比べ、端子数を削減できる。
また、本発明の表示制御装置は、前記表示ユニットが、前記表示IF部が出力する複数系統の映像データの出力先を選択する出力先選択手段を有する。上記構成によれば、表示IF部が出力する複数系統の映像データの出力先を選択することにより、多様な表示形態を選択できる。
また、本発明の表示制御装置は、前記表示IF部が、前記バッファ部に時分割でアクセスする。上記構成によれば、表示IF部が、バッファ部に時分割でアクセスすることにより、単一領域のバッファ部から、複数系統の映像データを系統毎に読み出すことができる。
また、本発明の表示制御装置は、前記表示IF部が、前記バッファ部に同時にアクセスする。上記構成によれば、表示IF部が、バッファ部に同時にアクセスすることにより、一回のアクセスで、複数の異なる領域のバッファ部から複数系統の映像データを読み出すことができ、全体の処理速度が上がる。
また、本発明の表示制御方法は、同一の表示同期信号にしたがって画面サイズが同一である複数の表示装置のそれぞれに異なる個別の画像を同時に表示させる表示制御方法であって、前記複数の表示装置に表示する複数系統の映像データを前記同一の表示同期信号に従って時分割で一系統ずつ読み出す読出ステップと、読み出した映像データと合成用映像データとを順次合成処理する合成処理ステップと、前記同一の表示同期信号にしたがって、合成処理した映像データを読み出し、前記複数の表示装置のそれぞれに異なる個別の画像の映像データを同時に出力する出力ステップと、を有する。
また、本発明の表示制御方法は、複数の表示同期信号にしたがって画面サイズが異なる複数の表示装置のそれぞれに異なる個別の画像を同時に表示させる表示制御方法であって、前記複数の表示装置に表示する複数系統の映像データを前記複数の表示同期信号に従って時分割で一系統ずつ読み出す読出ステップと、読み出した映像データと合成用映像データとを順次合成処理する合成処理ステップと、前記複数の表示同期信号のそれぞれにしたがって、合成処理した映像データを読み出し、前記複数の表示装置のそれぞれに異なる個別の画像の映像データを同時に出力する出力ステップと、を有し、前記読出ステップは、前記複数の表示同期信号及び一系統分の映像データの読み出しを完了したか否かを示す信号にしたがって読み出す映像データを決定する。
さらに、本発明の表示制御方法は、前記複数の表示装置のそれぞれに出力した複数系統の映像データの少なくとも一つをデジタルアナログ変換する変換ステップを有する。
本発明によれば、表示ユニットのバスアクセス制御部、画面合成部、バッファ部及び表示IF部が複数系統の映像データを扱うことにより、複数の表示ユニットを設けることなく一つの表示ユニットで複数の表示装置にそれぞれの映像データを出力できるため、回路規模やコストを削減できる。
(第1の実施形態)
図1は、本発明の第1の実施形態を説明するための表示制御装置の概略構成図である。表示制御装置200は、同一の表示同期信号にしたがって画面サイズが同一である複数の表示モニタ(表示モニタa400,b500)のそれぞれに画像を表示させる表示ユニット210を備え、表示モニタa400,b500に表示する複数系統の映像データを蓄えるローカルメモリ300と表示ユニット210とが内部バス230を介して接続されるものである。
表示ユニット210は、表示同期信号を生成する同期信号生成部211と、ローカルメモリ300から複数系統の映像データを一系統ずつ読み出すバスアクセス制御部212と、読み出した映像データと合成用映像データとを順次合成処理する画面合成部213と、合成処理した映像データと合成用映像データとを蓄えるバッファ部216と、バッファ部216に対するアクセスを制御するバッファ制御部215と、表示同期信号にしたがって、バッファ部216が蓄える映像データを読み出し、表示モニタa400,b500のそれぞれに出力する表示IF部214と、表示IF部214が出力する複数系統の映像データの出力先を選択する表示出力選択手段219とを有する。
他内部ブロック220は、ローカルメモリ300にアクセスする際、内部バス230の使用要求を発行する。メモリインターフェース240は、表示ユニット210や他内部ブロック220から、ローカルメモリ300への書き込みおよびローカルメモリ300からの読み出しの際に発行される内部バス230の使用要求信号を調停し、複数のブロックのうちの一つのブロックに対して内部バス230の使用許可信号を出力する。内部バス230の使用許可を受けたブロックは、内部バス230を経由してローカルメモリ300への書き込みおよびローカルメモリ300からの読み出しを行う。
同期信号生成部211は、表示モニタa400および表示モニタb500に適応する同期信号を生成し、同期信号をバスアクセス制御部212、バッファ制御部215、表示IF部214へそれぞれ出力する。バスアクセス制御部212は、同期信号生成部211からの同期信号およびレジスタ設定等によって与えられる表示位置や表示サイズ等の表示パラメータにしたがって、ローカルメモリ300上に蓄える複数画面(複数系統)分の映像データのうち1ライン分の映像データを内部バス230経由で読み出し、画面合成部213へ出力する。なお、バスアクセス制御部212は、水平同期信号毎に複数系統分の映像データを読み出す。
画面合成部213は、複数画面分の映像データに対して、画面合成処理を行うことで1つの画面分の映像データを作成し、作成した映像データをバッファ部216へ蓄える。具体的には、画面合成部213は、レジスタ設定等によって与えられるパラメータにしたがって、バスアクセス制御部212が読み出した一系統分の映像データと、バッファ部216に一時的に蓄える映像データとの画面合成処理を行い、処理結果をバッファ部216へ蓄える。また、画面合成部213は、バスアクセス制御部212が読み出した映像データのうち最初の1画面の1ライン分の映像データに対しては、バッファ部216に初期値として蓄えられている、レジスタ設定等により任意に与えられる背景色との画面合成を行い、m画面目(m=2以上の整数)の1ライン分の合成処理としては、バッファ部216に蓄える(m-1)画面目までの合成結果とm画面目の1ライン分の映像データとの画面合成を行う。
図2は、第1の実施形態のバッファ部およびバッファ制御部を説明する図である。バッファ部216は、1ラインの映像データを蓄えるラインバッファである。バッファ制御部215は、内部にバッファ接続選択手段2151を有し、画面合成部213および表示IF部214からのバッファ部216へのアクセス要求を受け、バッファ部216への映像データの書き込みおよびバッファ部216からの映像データの読み出しを行う。
バッファ部216は、ラインバッファ2161、ラインバッファ2162で構成され、バッファ制御部215の内部に備えるバッファ接続選択手段2151と接続されている。バッファ接続選択手段2151は、ラインバッファ2161およびラインバッファ2162のうち一方をバッファ制御部215経由で画面合成部213と、他方をバッファ制御部215経由で表示IF部214と接続し、同期信号生成部211からの水平同期信号の1サイクル毎に接続関係を切り替え、ダブルバッファリング制御により画面合成と画面表示を同時に行う。
バッファ接続選択手段2151は、あるサイクルではラインバッファ2161を画面合成213部と、ラインバッファ2162を表示IF部214と接続し、次のサイクルではラインバッファ2161を表示IF部214と、ラインバッファ2162を画面合成部213と接続する。そしてバッファ接続選択手段2151は、直前のサイクルで画面合成部213にて合成した1ライン分の映像データを表示IF部214を通して表示モニタa400および表示モニタb500のいずれかへ出力する。
表示IF部214は、同期信号生成部211からの同期信号にしたがって、2系統の映像データをバッファ制御部215経由でバッファ部216から読み出し、表示出力選択手段219を経由して、表示画面aおよび表示画面bとして表示モニタa400および表示モニタb500へ出力する。
図3は、バッファ部の構成例を示す図である。ラインバッファ2161およびラインバッファ2162は、1つもしくは複数のバッファから構成される。図3(1)は、ラインバッファ2161およびラインバッファ2162をそれぞれ2つのバッファ群で構成し、一方を表示画面aとして出力する映像データを蓄えるバッファ、他方を表示画面bとして出力する映像データを蓄えるバッファとする構成(構成例1)である。また、図3(2)は、ひとつのバッファを2分割し、一方に表示画面aとして出力する映像データを蓄え、他方に表示画面bとして出力する映像データを蓄えるバッファとする構成(構成例2)である。さらに、図3(3)は、複数のバッファのうち、いくつかのバッファを表示画面aとして出力する映像データを蓄えるバッファ、別のいくつかのバッファを表示画面aおよび表示画面bとして出力する映像データを蓄えるバッファ、さらに別のいくつかのバッファを表示画面bとして出力する映像データを蓄えるバッファとする構成(構成例3)である。
ひとつのバッファ上に表示画面aとして出力する映像データおよび表示画面bとして出力する映像データの双方を蓄える場合には、表示IF部214が、例えば表示モニタa400へ出力する映像データの読み出し要求よりも表示ドットクロックの1サイクル遅れて、表示モニタb500へ出力する映像データの読み出し要求をバッファ制御部215へ発行することにより、バッファ部216より2系統の映像データを出力しうる。このように、表示IF部214が、バッファ部216に時分割でアクセスすることにより、単一領域のバッファ部から、複数系統の映像データを系統毎に読み出すことができる。また、表示モニタa400へ出力する映像データと表示モニタb500へ出力する映像データが異なるバッファ上に蓄えられる場合には、表示IF部214が、2系統の映像データに対し、バッファ制御部215へ同時に読み出す要求を発行すればよい。
表示出力選択手段219は、レジスタ設定もしくは端子設定により、表示IF部214の出力信号のうち、表示画面aの映像データを表示モニタa400および表示モニタb500へ出力、表示画面bの映像データを表示モニタa400および表示モニタb500へ出力、表示画面aの映像データを表示モニタa400へ表示画面bの映像データを表示モニタb500へ出力、表示画面aの映像データを表示モニタb500へ表示画面bの映像データを表示モニタa400へ出力、の4通りの出力からひとつを選択して出力することができる。
また、表示ユニット210内に、表示出力選択手段219が出力する複数系統の映像データの少なくとも一つをアナログ信号に変換するデジタルアナログ変換器を備え、アナログ信号に変換した映像データを表示モニタa400へ出力する構成をとってもよい。この場合、表示制御装置200をLSIとして実現する際に表示モニタa400および表示モニタb500をともにデジタルモニターで構成する場合に比べ、端子数を削減することができる。また、表示モニタbをアナログモニタとする構成、デジタルアナログ変換器を表示ユニット210内に2つ備え、表示モニタa400および表示モニタb500をともにアナログモニターとする構成であってもよい。
また、表示ユニット210内に画面出力モードを選択する選択手段を設け、バッファ部216のバッファサイズに対応する画面幅をもつ1画面を表示する1画面モードと、1画面モードで表示し得る最大画面幅の1/2幅をもつ2画面を表示する2画面モードを選択しうる構成とすることが好ましい。例えば、ラインバッファ部のバッファサイズが2048画素分であった場合には、1ラインに表示しうる最大の画素数が1024画素である1画面を表示する1画面モードと、1ラインに表示しうる最大の画素数が512画素である2画面に独立の画面を表示する2画面モードを選択する構成とすることが好ましい。
また、ローカルメモリ300上に1画面分の映像データを左右に分割して蓄えておき、画面合成処理する際に、ラインバッファにおいて2画面の表示領域の境界を意識せずに画面合成を行うことで、2画面を横に連接して擬似的に1画面のような表示(連接モード表示)を実現することができる。つまり、1画面を横方向に2つに分割した2画面を表示することができる。なお、連接モード表示と、非連接な2画面を表示し得る非連接モードとを、レジスタ設定および端子設定によって選択することができる。
図4は、図1に示す表示制御装置の動作例を説明するためのタイミングチャートである。なお、図4に記載されている信号は全てローアクティブであるものとする。
同期信号生成部211は、時間T1で表示IF部214、バスアクセス制御部212およびバッファ制御部215へ同期信号を通知する。表示IF部214は、同期信号のアサートを受けて、バッファ制御部215に対してバッファ部216に蓄える映像データの読み出し要求を発行し、映像データaと映像データbとを読み出し、映像データaを表示モニタa400に出力し映像データbを表示モニタb500へ出力する。バスアクセス制御部212は、同期信号のアサートを受けて、メモリインターフェース240に対して内部バス230の使用権を要求し、メモリインターフェース240から内部バス230の使用許可を受けて、ローカルメモリ300内に蓄えられる映像データのうち同期信号の1サイクルで表示する映像データを読み出す。ここでは同期信号として水平同期信号を指しており、同期信号の1サイクルで表示する映像データは表示モニタa400に表示する画面の1ライン分の映像データである。
画面合成部213は、内部バス230経由でローカルメモリ300から読み出した映像データとバッファ制御部212経由でバッファ部216から読み出した映像データとを合成処理し、処理結果である映像データをバッファ制御部215経由でバッファ部216へ蓄え、時間T2で表示モニタa400に出力すべき映像データの合成処理を完了する。
また、バスアクセス制御部212は、レジスタ設定等によって与えられる画面合成パラメータにしたがって、定められた画面数分だけ映像データをローカルメモリ300より読み出す。画面合成部213は、バスアクセス制御部212からの映像データと、バッファ部216に蓄える映像データとを合成処理し、処理結果となる映像データをバッファ部216へ蓄える画面合成処理を、レジスタ設定等により定められた合成画面数だけ行う。
バスアクセス制御部212は、画面合成部213からの処理完了信号を受けて、時間T2で表示モニタb500へ出力すべき映像データを内部バス230経由でローカルメモリ300から読み出す。画面合成部213は、内部バス230経由で読み出した映像データとバッファ制御部215経由でバッファ部216から読み出した映像データとを合成処理し、処理結果である映像データをバッファ制御部215経由でバッファ部216へ蓄え、時間T3で表示モニタb500に出力すべき映像データの合成処理を完了する。ここで、表示モニタb500に出力すべき映像データの処理完了時間T3は、次の同期信号アサートタイミングである時間T4よりも前でなければならない。
以上説明した表示制御装置によれば、表示ユニット210のバスアクセス制御部212、画面合成部213、バッファ部216及び表示IF部214が2画面分の映像データを扱うことにより、2つの表示ユニットを設けることなく1つの表示ユニットで2つの表示モニタにそれぞれの映像データを出力できるため、回路規模やコストを削減できる。
なお、上記の説明では、2つの表示装置へ独立の画面を表示する表示制御装置を例に挙げたが、接続しうる表示装置数は2つに限定されるものではなく、バッファ部および同期信号生成部の構成を、接続する表示装置数に応じて変更すればよい。
また、上記の説明では、バッファ部をラインバッファで構成した表示制御装置を例に挙げたが、水平同期信号にて制御する箇所を垂直同期信号にて制御するよう変更することで、フレームバッファで構成する表示制御装置が実現できる。
(第2の実施形態)
図5は、本発明の第2の実施形態を説明するための表示制御装置の概略構成図である。同図において、第1の実施形態で説明した図1と重複する部分には同一の符号を付す。表示制御装置1200は、複数の表示同期信号にしたがって複数の表示モニタ(表示モニタa400,b500)のそれぞれに画像を表示させる表示ユニット250を備え、表示モニタa400,b500に表示する複数系統の映像データを蓄えるローカルメモリ300と表示ユニット250とが内部バス230を介して接続されるものである。表示モニタa400および表示モニタb500は、それぞれ異なる画面サイズの画面を表示し、異なる同期信号にて画面の表示を制御されるものである。
表示ユニット250は、複数の表示同期信号をそれぞれ生成する同期信号生成部a251,b252と、複数系統の映像データをローカルメモリ300から一系統ずつ読み出す機能を有するバスアクセス制御部253と、読み出した映像データと合成用映像データとを順次合成処理する画面合成部254と、合成処理した映像データと合成用映像データとを蓄えるバッファ部258と、複数の表示同期信号のそれぞれにしたがって、バッファ部258が蓄える映像データを読み出し、表示モニタa400,b500のそれぞれに出力する表示IF部a255,b256と、を有する。バスアクセス制御部253は、複数の表示同期信号及び一系統分の合成処理が完了したか否かを示す合成完了信号にしたがってローカルメモリ300から読み出す映像データを決定する。なお、本実施形態では、バスアクセス制御部253は、ローカルメモリ300からの一系等分の映像データの読み出しが完了したか否かを示す信号を合成完了信号とみなす。同期信号生成部a251およびb252は、表示モニタa400およびb500にそれぞれ適応する同期信号を生成し、同期信号をバスアクセス制御部253、バッファ制御部257および表示IF部a255,b256へそれぞれ出力する。
図6は、第2の実施形態のバッファ部およびバッファ制御部を説明する図である。バッファ部258は、ラインバッファで構成されており、バッファ制御部257経由で画面合成部254、表示IF部a255および表示IF部b256と接続されている。バッファ部258は、表示モニタa400に出力する映像データを蓄えるラインバッファa2581およびラインバッファa2582、表示モニタb500に出力する映像データを蓄えるラインバッファb2583およびラインバッファb2584で構成される。
バッファ制御部257は内部にバッファ接続部2571を内部に備え、バッファ接続選択手段2571は、同期信号生成部a251からの水平同期信号aにしたがって、ラインバッファa2581、ラインバッファa2582のどちらか一方を表示IF部a255に接続し、他方を画面合成部254に接続する。同様に、バッファ接続選択手段2571は、同期信号生成部b252からの水平同期信号bにしたがって、ラインバッファb2583、ラインバッファb2584のうち、どちらか一方を表示IF部b256に接続し、他方を画面合成部254に接続する。
バスアクセス制御部253は、同期信号生成部a251からの同期信号a、同期信号生成部b252からの同期信号b、バスアクセス制御部253内部で生成される表示モニタa400に出力する映像データのうち1ライン分の画面合成完了を示す合成完了信号aおよびバスアクセス制御部253内部で生成される表示モニタb500に出力する映像データのうち1ライン分の画面合成完了を示す合成完了信号bにしたがって、次にローカルメモリ300から読み出す映像データを決定する。
図7は、図5に示す表示制御装置の動作例を説明するためのタイミングチャートである。なお、図7に記載されている信号は全てローアクティブであるものとする。
同期信号生成部a251は、時間T1で、表示モニタa400に表示する画面に対応する同期信号を、表示IF部a255、バスアクセス制御部253およびバッファ制御部257へ通知する。また、同期信号生成部b252は、時間T1で、表示モニタb500に表示する画面に対応する同期信号を、表示IF部b256、バスアクセス制御部253、およびバッファ制御部253へ通知する。バスアクセス制御部253は、時間T1で、同期信号生成部a251と同期信号生成部b252とから同時に複数系統の同期信号を入力するが、同期信号生成部a251からの同期信号がアサートされており、かつ表示モニタa400に表示されるべき映像データの画面合成処理が未完了であることを保持して合成完了信号aをネゲートし、映像データaが処理待ち状態になる。同時に、同期信号生成部b252からの同期信号がアサートされており、かつ表示モニタb500に表示されるべき映像データの画面合成処理が未完了であることを保持し、合成完了信号bをネゲートし、映像データbが処理待ち状態になる。なお、バスアクセス制御部253は、一系統分の映像データの読み出しを完了したか否かを示す監視信号に基づいて、読出し完了から所定時間経過した後に合成処理が完了したと判断する。
時間T1にて映像データaと映像データbが同時に処理待ち状態になるが、バスアクセス制御部253および画面合成部254は、より画面サイズの小さい表示モニタb500へ表示すべき映像データbの画面合成を優先して行い、時間T2にて合成処理を完了し、合成完了信号bをアサートして、処理待ち状態から処理完了状態になる。なお、画面a、画面bが同じ画面サイズである場合には、事前に優先度を設定しておけばよい。バスアクセス制御部253および画面合成部254は、時間T2にて映像データbが処理完了状態になった後、処理待ち状態である映像データaの画面合成を開始し、時間T3にて合成処理を完了し、合成完了信号aをアサートし、映像データaが処理完了状態になる。
時間T3からT4までは映像データa、映像データbともに処理完了状態のため、バスアクセス制御部253は、次に映像データaもしくは映像データbのどちらか、あるいは両方が処理待ち状態になるまで待機する。時間T4では、同期信号生成部b252からの同期信号がアサートされ、バスアクセス制御部253は、合成完了信号bをネゲートして、映像データbのみが待ち状態になるため、バスアクセス制御部253および画面合成部254は、映像データbを処理する。その後、時間T5では、合成完了信号aがネゲートされ、映像データbの合成処理はすでに完了して合成完了信号bがアサートされているため、バスアクセス制御部253および画面合成部254は、処理待ち状態である映像データaに対して合成処理を実施する。
一方、時間T1、T5で同期信号生成部a251からの同期信号がアサートされるため、表示IF部a255は、このタイミングでバッファ制御部257経由でバッファ部258から映像データを読み出し、表示モニタa400へ出力する。また、時間T1,T4,T6,T8で同期信号生成部b252からの同期信号がアサートされるため、表示IF部b256は、このタイミングでバッファ制御部257経由でバッファ部256から映像データを読み出し、表示モニタb500へ出力する。
図8は、図5に示す表示制御装置の動作例を説明するための図である。同図において、(1)から(5)は表示モニタa,b(画面A,B)の動作状態を表している。(1)は起動時の状態を示し、画面A、画面Bともに水平同期信号待ちの状態である。この状態で、画面Aの水平同期信号と画面Bの水平同期信号が同時に入力された場合には、画面幅の小さい方の水平同期信号の入力を優先する。(2)の状態では、画面Aの処理が完了しており水平同期信号待ちである。一方、画面Bに対しては処理中である。なお、この状態で画面Bの水平同期信号は禁止入力であり、仮に画面Bの水平同期信号が入力された場合には処理が破綻することになる。
(3)の状態では、画面Aの水平同期信号が入力されているが、画面Bが合成処理中のため、画面Aは待機状態に入る。画面Bは処理中である。この状態では画面A、画面Bともに水平同期信号は禁止入力である。(2)と(3)の状態では画面Bが処理中である。(4)の状態では、画面Bの処理が完了しており水平同期信号待ちである。一方、画面Aに対しては処理中である。なお、この状態で画面Aの水平同期信号は禁止入力であり、仮に画面Aの水平同期信号が入力された場合には処理が破綻することになる。(5)の状態では、画面Bの水平同期信号が入力されているが、画面Aが合成処理中のため、画面Bは待機状態に入る。画面Aは処理中である。この状態では画面A、画面Bともに水平同期信号は禁止入力である。 (4)と(5)の状態では画面Aが処理中である。
なお、画面A、画面Bの各合成完了信号がなく、画面Aの処理完了を待って、画面Bの処理を開始するような時分割処理の場合には、(2)および(3)から(1)に戻るパスが存在しない。この場合には画面Bが画面Aよりも画面幅が小さい場合に起こりえる(1)→(2)→(1)→(2)の処理が不可能となるためである。
以上説明した表示制御装置によれば、バスアクセス制御部253が一系統分の映像データの合成処理が完了したか否かを示す合成完了信号(一系統分の映像データの読み出しを完了したか否かを示す監視信号に基づいて読出し完了から所定時間経過後に出される信号)を出力することにより、映像データのデータ量が系統毎に異なる場合であっても、画面合成部254は一系統分の映像データ全ての合成処理が完了してから次の系統の処理を行い、映像データの一部の合成処理が未完了の状態で表示モニタに出力されることがないため、複数の表示モニタの画面サイズや表示同期信号が異なる場合であっても、複数の表示ユニットを設けることなく一つの表示ユニットで複数の表示モニタにそれぞれの映像データを出力でき、回路規模やコストを削減できる。
上記の説明において、表示制御装置の処理が破綻しないためには、画面合成側の処理能力が十分に高いことが必要である。具体的には、画面合成及び映像データ読み込みの動作周波数が画面表示ドットクロック周波数に比べ十分に大きいこと、又はローカルバスのバスバンド幅が十分に大きいこと等が条件となる。
なお、上記の説明では、2つの表示装置へ独立の画面を表示する表示制御装置を例に挙げたが、接続しうる表示装置数は2つに限定されるものではなく、バッファ部および同期信号生成部の構成を、接続する表示装置数に応じて変更すればよい。
また、上記の説明では、バッファ部をラインバッファで構成した表示制御装置を例に挙げたが、水平同期信号にて制御する箇所を垂直同期信号にて制御するよう変更することで、フレームバッファで構成する表示制御装置が実現できる。
また、上記の説明では、画面合成が完了したか否かを示す信号として、1系統分の映像データの読み出し(転送)が完了したか否かを示す信号を使用しているが、画面合成完了を監視できる信号であればどのような信号を使用してもよい。
本発明の画像表示装置および画像表示方法は、表示ユニットのバスアクセス制御部、画面合成部、バッファ部及び表示IF部が複数系統の映像データを扱うことにより、複数の表示ユニットを設けることなく一つの表示ユニットで複数の表示装置にそれぞれの映像データを出力できるため、回路規模やコストを削減できる効果を有し、例えば複数のディスプレイを備えるカーナビゲーションシステムや携帯情報端末といった、複数の表示装置のそれぞれに画像を表示させる技術等に有用である。
本発明の第1の実施形態を説明するための表示制御装置の概略構成図 第1の実施形態のバッファ部およびバッファ制御部を説明する図 バッファ部の構成例を示す図 図1に示す表示制御装置の動作例を説明するためのタイミングチャート 本発明の第2の実施形態を説明するための表示制御装置の概略構成図 第2の実施形態のバッファ部およびバッファ制御部を説明する図 図5に示す表示制御装置の動作例を説明するためのタイミングチャート 図5に示す表示制御装置の動作例を説明するための図 従来の表示制御装置の一例の概略構成図
符号の説明
100,200,1200 表示制御装置
210,250 表示ユニット
260 表示出力ユニットa
270 表示出力ユニットb
21 同期信号生成部
251 同期信号生成部a
252 同期信号生成部b
214 表示IF部
255 表示IF部a
256 表示IF部b
215,252 バスアクセス制御部
213,253 画面合成部
215,257 バッファ制御部
216,258 バッファ部
259 表示出力選択部
220 他内部ブロック
230 内部バス
240 メモリインターフェース
300 ローカルメモリ
400 表示モニタa
500 表示モニタb

Claims (7)

  1. 同一の表示同期信号にしたがって画面サイズが同一である複数の表示装置のそれぞれに異なる個別の画像を同時に表示させる表示ユニットを備え、
    前記複数の表示装置に表示する複数系統の映像データを蓄えるローカルメモリと前記表示ユニットとが1つの内部バスを介して接続される表示制御装置であって、
    前記表示ユニットは、
    前記同一の表示同期信号を生成する同期信号生成部と、
    前記ローカルメモリから前記複数系統の映像データを一系統ずつ読み出すバスアクセス制御部と、
    読み出した映像データと合成用映像データとを順次合成処理する画面合成部と、
    合成処理した映像データと前記合成用映像データとを蓄えるバッファ部と、
    前記同一の表示同期信号にしたがって、前記バッファ部に時分割でアクセスして前記バッファ部が蓄える映像データを読み出し、前記複数の表示装置のそれぞれに異なる個別の画像の映像データを同時に出力する表示IF部と、
    を有する表示制御装置。
  2. 複数の表示同期信号にしたがって画面サイズが異なる複数の表示装置のそれぞれに異なる個別の画像を同時に表示させる表示ユニットを備え、
    前記複数の表示装置に表示する複数系統の映像データを蓄えるローカルメモリと前記表示ユニットとが1つの内部バスを介して接続される表示制御装置であって、
    前記表示ユニットは、
    前記複数の表示同期信号をそれぞれ生成する複数の同期信号生成部と、
    前記ローカルメモリから前記複数系統の映像データを一系統ずつ読み出すバスアクセス制御部と、
    読み出した映像データと合成用映像データとを順次合成処理する画面合成部と、
    合成処理した映像データと前記合成用映像データとを蓄えるバッファ部と、
    前記複数の表示同期信号のそれぞれにしたがって、前記バッファ部に時分割でアクセスして前記バッファ部が蓄える映像データを読み出し、前記複数の表示装置のそれぞれに異なる個別の画像の映像データを同時に出力する複数の表示IF部と、を有し、
    前記バスアクセス制御部は、前記複数の表示同期信号及び一系統分の合成処理が完了したか否かを示す信号にしたがって前記ローカルメモリから読み出す映像データを決定する表示制御装置。
  3. 請求項1又は2記載の表示制御装置であって、
    前記表示ユニットは、前記表示IF部が出力する複数系統の映像データの少なくとも一つをデジタルアナログ変換する変換器を有する表示制御装置。
  4. 請求項1又は2記載の表示制御装置であって、
    前記表示ユニットは、前記表示IF部が出力する複数系統の映像データの出力先を選択する出力先選択手段を有する表示制御装置。
  5. 同一の表示同期信号にしたがって画面サイズが同一である複数の表示装置のそれぞれに異なる個別の画像を同時に表示させる表示制御方法であって、
    前記複数の表示装置に表示する複数系統の映像データを前記同一の表示同期信号に従って時分割で一系統ずつ読み出す読出ステップと、
    読み出した映像データと合成用映像データとを順次合成処理する合成処理ステップと、
    前記同一の表示同期信号にしたがって、合成処理した映像データを読み出し、前記複数の表示装置のそれぞれに異なる個別の画像の映像データを同時に出力する出力ステップと、
    を有する表示制御方法。
  6. 複数の表示同期信号にしたがって画面サイズが異なる複数の表示装置のそれぞれに異なる個別の画像を同時に表示させる表示制御方法であって、
    前記複数の表示装置に表示する複数系統の映像データを前記複数の表示同期信号に従って時分割で一系統ずつ読み出す読出ステップと、
    読み出した映像データと合成用映像データとを順次合成処理する合成処理ステップと、
    前記複数の表示同期信号のそれぞれにしたがって、合成処理した映像データを読み出し、前記複数の表示装置のそれぞれに異なる個別の画像の映像データを同時に出力する出力ステップと、を有し、
    前記読出ステップは、前記複数の表示同期信号及び一系統分の合成処理が完了したか否かを示す信号にしたがって読み出す映像データを決定する表示制御方法。
  7. 請求項又は記載の表示制御方法であって、
    前記複数の表示装置のそれぞれに出力した複数系統の映像データの少なくとも一つをデジタルアナログ変換する変換ステップを有する表示制御方法。
JP2004110738A 2004-04-05 2004-04-05 表示制御装置および表示制御方法 Expired - Fee Related JP4790227B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004110738A JP4790227B2 (ja) 2004-04-05 2004-04-05 表示制御装置および表示制御方法
US11/098,619 US7456804B2 (en) 2004-04-05 2005-04-05 Display control apparatus and display control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004110738A JP4790227B2 (ja) 2004-04-05 2004-04-05 表示制御装置および表示制御方法

Publications (2)

Publication Number Publication Date
JP2005292677A JP2005292677A (ja) 2005-10-20
JP4790227B2 true JP4790227B2 (ja) 2011-10-12

Family

ID=35325632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004110738A Expired - Fee Related JP4790227B2 (ja) 2004-04-05 2004-04-05 表示制御装置および表示制御方法

Country Status (2)

Country Link
US (1) US7456804B2 (ja)
JP (1) JP4790227B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5079589B2 (ja) 2008-04-30 2012-11-21 パナソニック株式会社 表示制御装置及び表示制御方法
KR101319342B1 (ko) * 2008-11-25 2013-10-16 엘지디스플레이 주식회사 멀티 패널 표시장치 및 그 구동방법
WO2011049881A2 (en) * 2009-10-19 2011-04-28 Barnes & Noble, Inc. Apparatus and method for control of multiple displays from a single virtual frame buffer
JP5407762B2 (ja) * 2009-10-30 2014-02-05 ヤマハ株式会社 画像プロセッサの制御方法およびプログラム
US9256391B2 (en) 2010-01-22 2016-02-09 GE Intelligent Platforms Inc. Method, system, and storage media for global synchronization of time
JP2011254238A (ja) * 2010-06-01 2011-12-15 Sony Corp 情報処理装置、情報処理方法および情報処理システム
US8704732B2 (en) 2010-09-29 2014-04-22 Qualcomm Incorporated Image synchronization for multiple displays
US20120169745A1 (en) * 2010-12-13 2012-07-05 Collis Quinn Carter Method and System for Selecting Data for Display in a Plurality of Displays
FR2978859B1 (fr) * 2011-08-05 2014-01-24 Thales Sa Systeme d'affichage smart-dual
JP6041630B2 (ja) * 2012-11-09 2016-12-14 キヤノン株式会社 画像処理装置
CN104168426A (zh) * 2013-05-17 2014-11-26 华为技术有限公司 一种视频拼接显示的多路同步方法及装置
WO2015173954A1 (ja) * 2014-05-16 2015-11-19 富士通株式会社 描画装置、描画方法及び描画用コンピュータプログラム
CN104168427A (zh) * 2014-08-20 2014-11-26 苏州阔地网络科技有限公司 一种多画面合成方法及系统
KR102299577B1 (ko) * 2014-08-25 2021-09-08 삼성전자주식회사 호스트와 이를 포함하는 멀티 디스플레이 시스템
CN105630443B (zh) * 2015-12-21 2019-02-15 浪潮集团有限公司 一种kvm系统的osd显示方法
JP6129430B1 (ja) * 2016-02-03 2017-05-17 三菱電機株式会社 車内案内表示制御システム
GB2550942B (en) * 2016-06-01 2021-11-10 Displaylink Uk Ltd Display Data processing
JP7031133B2 (ja) * 2017-03-28 2022-03-08 セイコーエプソン株式会社 表示装置、表示システム及び表示装置の制御方法
CN112218000B (zh) * 2019-07-09 2023-06-16 西安诺瓦星云科技股份有限公司 多画面监视方法、装置和系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60125884A (ja) * 1983-12-13 1985-07-05 株式会社リコー 情報処理システムのcrtデイスプレイ装置
JPS61290529A (ja) * 1985-06-19 1986-12-20 Fujitsu Ltd 表示制御装置
JPH02127688A (ja) * 1988-11-07 1990-05-16 Nec Corp 陰極線管表示装置制御方式
JPH03256094A (ja) * 1990-03-07 1991-11-14 Matsushita Electric Ind Co Ltd 表示装置
JP2937629B2 (ja) * 1992-05-25 1999-08-23 松下電器産業株式会社 データ表示制御装置
JPH075867A (ja) * 1993-06-18 1995-01-10 Matsushita Electric Ind Co Ltd 画像表示制御装置
JPH0863135A (ja) * 1994-08-26 1996-03-08 Hitachi Ltd 情報処理装置
US6020863A (en) * 1996-02-27 2000-02-01 Cirrus Logic, Inc. Multi-media processing system with wireless communication to a remote display and method using same
JPH10124024A (ja) * 1996-10-15 1998-05-15 Hitachi Ltd 情報処理装置の表示制御装置
US6184905B1 (en) 1997-06-09 2001-02-06 Ati Technologies Method and apparatus for processing video graphics information at different operating rates
TW475140B (en) * 1998-04-29 2002-02-01 Samsung Electronics Co Ltd Analog/digital display adapter and a computer system having the same
US6522309B1 (en) * 2000-02-28 2003-02-18 Savry Stuff Property Trust Multiscreen personal computer display method and apparatus
JP2004062069A (ja) * 2002-07-31 2004-02-26 Matsushita Electric Ind Co Ltd 映像表示装置

Also Published As

Publication number Publication date
US20050280601A1 (en) 2005-12-22
JP2005292677A (ja) 2005-10-20
US7456804B2 (en) 2008-11-25

Similar Documents

Publication Publication Date Title
JP4790227B2 (ja) 表示制御装置および表示制御方法
JPS63282790A (ja) 表示制御装置
JPH08166781A (ja) 画像記憶装置
JPH0429479A (ja) 画像出力制御装置
JP2006201805A (ja) コンピュータシステム及び表示装置
JP2001134243A (ja) Lcdパネル表示装置
JP2002182639A (ja) 画像処理装置
JP3985451B2 (ja) 画像処理装置および画像表示装置
JPH07261703A (ja) 液晶表示制御装置
JP3883248B2 (ja) 画素数変換装置
JP2001109442A (ja) 映像信号処理回路
US20070263977A1 (en) Image processing apparatus
JP3122996B2 (ja) 動画・静止画表示装置
JP2922519B2 (ja) ビデオ合成装置
JP3124166B2 (ja) Vramの表示アドレス演算回路
JP2005227632A (ja) 画像処理装置
JP2924351B2 (ja) 画像合成表示方法及び装置
JP2005209060A (ja) アドレス生成装置を含むシステムおよびそのアドレス生成装置
JPH10274974A (ja) 画像表示制御装置
JPH07129460A (ja) 画像処理方法及びその装置
JPS6362465A (ja) 画像表示装置
JPH08160939A (ja) デジタルビデオデータ取込用バッファ回路
JP2001272969A (ja) 画像表示装置
JPH04330490A (ja) 画像表示装置
JPH04284577A (ja) Vram制御方式

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070214

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071114

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071121

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071128

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110408

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110720

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4790227

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees