JP4790227B2 - 表示制御装置および表示制御方法 - Google Patents
表示制御装置および表示制御方法 Download PDFInfo
- Publication number
- JP4790227B2 JP4790227B2 JP2004110738A JP2004110738A JP4790227B2 JP 4790227 B2 JP4790227 B2 JP 4790227B2 JP 2004110738 A JP2004110738 A JP 2004110738A JP 2004110738 A JP2004110738 A JP 2004110738A JP 4790227 B2 JP4790227 B2 JP 4790227B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- video data
- unit
- screen
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 29
- 239000000872 buffer Substances 0.000 claims description 156
- 239000000203 mixture Substances 0.000 claims description 53
- 230000015572 biosynthetic process Effects 0.000 claims description 37
- 238000003786 synthesis reaction Methods 0.000 claims description 37
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 230000002194 synthesizing effect Effects 0.000 claims description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 10
- 230000003139 buffering effect Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1431—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using a single graphics controller
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
Description
表示ユニットa260は、表示モニタa400に接続されており、表示ユニットa260内部には、同期信号生成部261、バスアクセス制御部262、画面合成部263、バッファ制御部265、バッファ部266および表示IF部264を有する。表示ユニットb270は、表示モニタb500に接続されており、表示ユニットa260と同様の構成である。メモリインターフェース240は、表示制御装置200の外部に備えるローカルメモリ300と直接接続されており、表示ユニットa260、表示ユニットb270、および他内部ブロック220からの内部バス230の使用要求信号を調停し、いずれかひとつに内部バス230の使用許可信号を発行する。
バッファ制御部265は、バッファ部266と画面合成部263および表示IF部264との接続関係を一定サイクル(たとえば同期信号の1サイクル)ごとに切り替え、直前のサイクルにて画面合成部263から出力した映像データを蓄えているバッファから、表示IF部264に映像データを出力し、同時に直前のサイクルで表示IF部264へ映像データを出力したバッファに、画面合成部263から出力した映像データを蓄え、これを直後のサイクルで表示IF部264へ出力するダブルバッファリング処理を行う。バッファ制御部265は、ダブルバッファリング処理により、表示モニタa400に表示する映像データを絶え間なく表示IF部264へ出力する。
図1は、本発明の第1の実施形態を説明するための表示制御装置の概略構成図である。表示制御装置200は、同一の表示同期信号にしたがって画面サイズが同一である複数の表示モニタ(表示モニタa400,b500)のそれぞれに画像を表示させる表示ユニット210を備え、表示モニタa400,b500に表示する複数系統の映像データを蓄えるローカルメモリ300と表示ユニット210とが内部バス230を介して接続されるものである。
バッファ接続選択手段2151は、あるサイクルではラインバッファ2161を画面合成213部と、ラインバッファ2162を表示IF部214と接続し、次のサイクルではラインバッファ2161を表示IF部214と、ラインバッファ2162を画面合成部213と接続する。そしてバッファ接続選択手段2151は、直前のサイクルで画面合成部213にて合成した1ライン分の映像データを表示IF部214を通して表示モニタa400および表示モニタb500のいずれかへ出力する。
図5は、本発明の第2の実施形態を説明するための表示制御装置の概略構成図である。同図において、第1の実施形態で説明した図1と重複する部分には同一の符号を付す。表示制御装置1200は、複数の表示同期信号にしたがって複数の表示モニタ(表示モニタa400,b500)のそれぞれに画像を表示させる表示ユニット250を備え、表示モニタa400,b500に表示する複数系統の映像データを蓄えるローカルメモリ300と表示ユニット250とが内部バス230を介して接続されるものである。表示モニタa400および表示モニタb500は、それぞれ異なる画面サイズの画面を表示し、異なる同期信号にて画面の表示を制御されるものである。
210,250 表示ユニット
260 表示出力ユニットa
270 表示出力ユニットb
21 同期信号生成部
251 同期信号生成部a
252 同期信号生成部b
214 表示IF部
255 表示IF部a
256 表示IF部b
215,252 バスアクセス制御部
213,253 画面合成部
215,257 バッファ制御部
216,258 バッファ部
259 表示出力選択部
220 他内部ブロック
230 内部バス
240 メモリインターフェース
300 ローカルメモリ
400 表示モニタa
500 表示モニタb
Claims (7)
- 同一の表示同期信号にしたがって画面サイズが同一である複数の表示装置のそれぞれに異なる個別の画像を同時に表示させる表示ユニットを備え、
前記複数の表示装置に表示する複数系統の映像データを蓄えるローカルメモリと前記表示ユニットとが1つの内部バスを介して接続される表示制御装置であって、
前記表示ユニットは、
前記同一の表示同期信号を生成する同期信号生成部と、
前記ローカルメモリから前記複数系統の映像データを一系統ずつ読み出すバスアクセス制御部と、
読み出した映像データと合成用映像データとを順次合成処理する画面合成部と、
合成処理した映像データと前記合成用映像データとを蓄えるバッファ部と、
前記同一の表示同期信号にしたがって、前記バッファ部に時分割でアクセスして前記バッファ部が蓄える映像データを読み出し、前記複数の表示装置のそれぞれに異なる個別の画像の映像データを同時に出力する表示IF部と、
を有する表示制御装置。 - 複数の表示同期信号にしたがって画面サイズが異なる複数の表示装置のそれぞれに異なる個別の画像を同時に表示させる表示ユニットを備え、
前記複数の表示装置に表示する複数系統の映像データを蓄えるローカルメモリと前記表示ユニットとが1つの内部バスを介して接続される表示制御装置であって、
前記表示ユニットは、
前記複数の表示同期信号をそれぞれ生成する複数の同期信号生成部と、
前記ローカルメモリから前記複数系統の映像データを一系統ずつ読み出すバスアクセス制御部と、
読み出した映像データと合成用映像データとを順次合成処理する画面合成部と、
合成処理した映像データと前記合成用映像データとを蓄えるバッファ部と、
前記複数の表示同期信号のそれぞれにしたがって、前記バッファ部に時分割でアクセスして前記バッファ部が蓄える映像データを読み出し、前記複数の表示装置のそれぞれに異なる個別の画像の映像データを同時に出力する複数の表示IF部と、を有し、
前記バスアクセス制御部は、前記複数の表示同期信号及び一系統分の合成処理が完了したか否かを示す信号にしたがって、前記ローカルメモリから読み出す映像データを決定する表示制御装置。 - 請求項1又は2記載の表示制御装置であって、
前記表示ユニットは、前記表示IF部が出力する複数系統の映像データの少なくとも一つをデジタルアナログ変換する変換器を有する表示制御装置。 - 請求項1又は2記載の表示制御装置であって、
前記表示ユニットは、前記表示IF部が出力する複数系統の映像データの出力先を選択する出力先選択手段を有する表示制御装置。 - 同一の表示同期信号にしたがって画面サイズが同一である複数の表示装置のそれぞれに異なる個別の画像を同時に表示させる表示制御方法であって、
前記複数の表示装置に表示する複数系統の映像データを前記同一の表示同期信号に従って時分割で一系統ずつ読み出す読出ステップと、
読み出した映像データと合成用映像データとを順次合成処理する合成処理ステップと、
前記同一の表示同期信号にしたがって、合成処理した映像データを読み出し、前記複数の表示装置のそれぞれに異なる個別の画像の映像データを同時に出力する出力ステップと、
を有する表示制御方法。 - 複数の表示同期信号にしたがって画面サイズが異なる複数の表示装置のそれぞれに異なる個別の画像を同時に表示させる表示制御方法であって、
前記複数の表示装置に表示する複数系統の映像データを前記複数の表示同期信号に従って時分割で一系統ずつ読み出す読出ステップと、
読み出した映像データと合成用映像データとを順次合成処理する合成処理ステップと、
前記複数の表示同期信号のそれぞれにしたがって、合成処理した映像データを読み出し、前記複数の表示装置のそれぞれに異なる個別の画像の映像データを同時に出力する出力ステップと、を有し、
前記読出ステップでは、前記複数の表示同期信号及び一系統分の合成処理が完了したか否かを示す信号にしたがって、読み出す映像データを決定する表示制御方法。 - 請求項5又は6記載の表示制御方法であって、
前記複数の表示装置のそれぞれに出力した複数系統の映像データの少なくとも一つをデジタルアナログ変換する変換ステップを有する表示制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004110738A JP4790227B2 (ja) | 2004-04-05 | 2004-04-05 | 表示制御装置および表示制御方法 |
US11/098,619 US7456804B2 (en) | 2004-04-05 | 2005-04-05 | Display control apparatus and display control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004110738A JP4790227B2 (ja) | 2004-04-05 | 2004-04-05 | 表示制御装置および表示制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005292677A JP2005292677A (ja) | 2005-10-20 |
JP4790227B2 true JP4790227B2 (ja) | 2011-10-12 |
Family
ID=35325632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004110738A Expired - Fee Related JP4790227B2 (ja) | 2004-04-05 | 2004-04-05 | 表示制御装置および表示制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7456804B2 (ja) |
JP (1) | JP4790227B2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5079589B2 (ja) | 2008-04-30 | 2012-11-21 | パナソニック株式会社 | 表示制御装置及び表示制御方法 |
KR101319342B1 (ko) * | 2008-11-25 | 2013-10-16 | 엘지디스플레이 주식회사 | 멀티 패널 표시장치 및 그 구동방법 |
WO2011049881A2 (en) * | 2009-10-19 | 2011-04-28 | Barnes & Noble, Inc. | Apparatus and method for control of multiple displays from a single virtual frame buffer |
JP5407762B2 (ja) * | 2009-10-30 | 2014-02-05 | ヤマハ株式会社 | 画像プロセッサの制御方法およびプログラム |
US9256391B2 (en) | 2010-01-22 | 2016-02-09 | GE Intelligent Platforms Inc. | Method, system, and storage media for global synchronization of time |
JP2011254238A (ja) * | 2010-06-01 | 2011-12-15 | Sony Corp | 情報処理装置、情報処理方法および情報処理システム |
US8704732B2 (en) | 2010-09-29 | 2014-04-22 | Qualcomm Incorporated | Image synchronization for multiple displays |
US20120169745A1 (en) * | 2010-12-13 | 2012-07-05 | Collis Quinn Carter | Method and System for Selecting Data for Display in a Plurality of Displays |
FR2978859B1 (fr) * | 2011-08-05 | 2014-01-24 | Thales Sa | Systeme d'affichage smart-dual |
JP6041630B2 (ja) * | 2012-11-09 | 2016-12-14 | キヤノン株式会社 | 画像処理装置 |
CN104168426A (zh) * | 2013-05-17 | 2014-11-26 | 华为技术有限公司 | 一种视频拼接显示的多路同步方法及装置 |
WO2015173954A1 (ja) * | 2014-05-16 | 2015-11-19 | 富士通株式会社 | 描画装置、描画方法及び描画用コンピュータプログラム |
CN104168427A (zh) * | 2014-08-20 | 2014-11-26 | 苏州阔地网络科技有限公司 | 一种多画面合成方法及系统 |
KR102299577B1 (ko) * | 2014-08-25 | 2021-09-08 | 삼성전자주식회사 | 호스트와 이를 포함하는 멀티 디스플레이 시스템 |
CN105630443B (zh) * | 2015-12-21 | 2019-02-15 | 浪潮集团有限公司 | 一种kvm系统的osd显示方法 |
JP6129430B1 (ja) * | 2016-02-03 | 2017-05-17 | 三菱電機株式会社 | 車内案内表示制御システム |
GB2550942B (en) * | 2016-06-01 | 2021-11-10 | Displaylink Uk Ltd | Display Data processing |
JP7031133B2 (ja) * | 2017-03-28 | 2022-03-08 | セイコーエプソン株式会社 | 表示装置、表示システム及び表示装置の制御方法 |
CN112218000B (zh) * | 2019-07-09 | 2023-06-16 | 西安诺瓦星云科技股份有限公司 | 多画面监视方法、装置和系统 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60125884A (ja) * | 1983-12-13 | 1985-07-05 | 株式会社リコー | 情報処理システムのcrtデイスプレイ装置 |
JPS61290529A (ja) * | 1985-06-19 | 1986-12-20 | Fujitsu Ltd | 表示制御装置 |
JPH02127688A (ja) * | 1988-11-07 | 1990-05-16 | Nec Corp | 陰極線管表示装置制御方式 |
JPH03256094A (ja) * | 1990-03-07 | 1991-11-14 | Matsushita Electric Ind Co Ltd | 表示装置 |
JP2937629B2 (ja) * | 1992-05-25 | 1999-08-23 | 松下電器産業株式会社 | データ表示制御装置 |
JPH075867A (ja) * | 1993-06-18 | 1995-01-10 | Matsushita Electric Ind Co Ltd | 画像表示制御装置 |
JPH0863135A (ja) * | 1994-08-26 | 1996-03-08 | Hitachi Ltd | 情報処理装置 |
US6020863A (en) * | 1996-02-27 | 2000-02-01 | Cirrus Logic, Inc. | Multi-media processing system with wireless communication to a remote display and method using same |
JPH10124024A (ja) * | 1996-10-15 | 1998-05-15 | Hitachi Ltd | 情報処理装置の表示制御装置 |
US6184905B1 (en) | 1997-06-09 | 2001-02-06 | Ati Technologies | Method and apparatus for processing video graphics information at different operating rates |
TW475140B (en) * | 1998-04-29 | 2002-02-01 | Samsung Electronics Co Ltd | Analog/digital display adapter and a computer system having the same |
US6522309B1 (en) * | 2000-02-28 | 2003-02-18 | Savry Stuff Property Trust | Multiscreen personal computer display method and apparatus |
JP2004062069A (ja) * | 2002-07-31 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 映像表示装置 |
-
2004
- 2004-04-05 JP JP2004110738A patent/JP4790227B2/ja not_active Expired - Fee Related
-
2005
- 2005-04-05 US US11/098,619 patent/US7456804B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050280601A1 (en) | 2005-12-22 |
JP2005292677A (ja) | 2005-10-20 |
US7456804B2 (en) | 2008-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4790227B2 (ja) | 表示制御装置および表示制御方法 | |
JPS63282790A (ja) | 表示制御装置 | |
JPH08166781A (ja) | 画像記憶装置 | |
JPH0429479A (ja) | 画像出力制御装置 | |
JP2006201805A (ja) | コンピュータシステム及び表示装置 | |
JP2001134243A (ja) | Lcdパネル表示装置 | |
JP2002182639A (ja) | 画像処理装置 | |
JP3985451B2 (ja) | 画像処理装置および画像表示装置 | |
JPH07261703A (ja) | 液晶表示制御装置 | |
JP3883248B2 (ja) | 画素数変換装置 | |
JP2001109442A (ja) | 映像信号処理回路 | |
US20070263977A1 (en) | Image processing apparatus | |
JP3122996B2 (ja) | 動画・静止画表示装置 | |
JP2922519B2 (ja) | ビデオ合成装置 | |
JP3124166B2 (ja) | Vramの表示アドレス演算回路 | |
JP2005227632A (ja) | 画像処理装置 | |
JP2924351B2 (ja) | 画像合成表示方法及び装置 | |
JP2005209060A (ja) | アドレス生成装置を含むシステムおよびそのアドレス生成装置 | |
JPH10274974A (ja) | 画像表示制御装置 | |
JPH07129460A (ja) | 画像処理方法及びその装置 | |
JPS6362465A (ja) | 画像表示装置 | |
JPH08160939A (ja) | デジタルビデオデータ取込用バッファ回路 | |
JP2001272969A (ja) | 画像表示装置 | |
JPH04330490A (ja) | 画像表示装置 | |
JPH04284577A (ja) | Vram制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060327 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070214 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071114 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071128 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110408 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110720 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4790227 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |