JP5194703B2 - データ処理装置及び共有メモリのアクセス方法 - Google Patents

データ処理装置及び共有メモリのアクセス方法 Download PDF

Info

Publication number
JP5194703B2
JP5194703B2 JP2007268491A JP2007268491A JP5194703B2 JP 5194703 B2 JP5194703 B2 JP 5194703B2 JP 2007268491 A JP2007268491 A JP 2007268491A JP 2007268491 A JP2007268491 A JP 2007268491A JP 5194703 B2 JP5194703 B2 JP 5194703B2
Authority
JP
Japan
Prior art keywords
memory
shared memory
cache
data
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007268491A
Other languages
English (en)
Other versions
JP2009098822A (ja
Inventor
俊寿 松木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007268491A priority Critical patent/JP5194703B2/ja
Priority to US12/232,208 priority patent/US8010746B2/en
Publication of JP2009098822A publication Critical patent/JP2009098822A/ja
Application granted granted Critical
Publication of JP5194703B2 publication Critical patent/JP5194703B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/084Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0888Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40Specific encoding of data in memory or cache
    • G06F2212/401Compressed data
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60Details of cache memory
    • G06F2212/601Reconfiguration of cache memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Studio Devices (AREA)
  • Memory System (AREA)

Description

本発明は、データ処理装置及び共有メモリのアクセス方法に関し、例えば画像データを処理するデータ処理装置であるビデオカメラに適用することができる。本発明は、共有メモリにキャッシュ領域、圧縮キャッシュ領域、キャッシュ対象外領域を設け、これらキャッシュ領域、圧縮キャッシュ領域、キャッシュ対象外領域でキャッシングの処理を切り換えることにより、複数の機能ブロックで1つの共有メモリを共用する構成において、キャッシュメモリの容量を削減しつつ、各機能ブロックの共有メモリへのアクセス時間を短縮することができるようにする。
近年、ビデオカメラ等の映像機器は、1つの共有メモリを複数の機能ブロックで共有して画像データを処理する装置が提供されている。ここで図7は、1つの共有メモリを複数の機能ブロックで共有するビデオカメラを示すブロック図である。このビデオカメラ1は、第1〜第3の機能ブロック2〜4で1つの共有メモリ5を共有する。
ここで第1の機能ブロック2は、例えばホワイトバランス調整、ガンマ補正等の画像処理を実行するデータ処理回路である。また第2の機能ブロックは、例えば画像データを図示しない表示手段の表示に適したサイズにリサイズするデータ処理回路である。また第3の機能ブロックは、例えばMPEG(Moving Picture Experts Group)の手法により画像データをデータ圧縮、データ伸張するデータ処理回路である。このビデオカメラ1は、図示しない撮像手段で取得した画像データを共有メモリ5に順次格納する。ビデオカメラ1は、この共有メモリ5に格納した画像データを第1及び第2の機能ブロック2、3で順次処理して表示する。またユーザーの指示により第1の機能ブロック2で処理した画像データを第3の機能ブロック4で処理して図示しない記録媒体に記録する。またビデオカメラ1は、記録媒体に記録した画像データを読み出して共有メモリ5に格納し、この共有メモリ5に格納した画像データを第3及び第2の機能ブロック4、3で順次処理して表示する。
第1〜第3の機能ブロック2〜4は、バスBUSを介して共有メモリコントローラ6と接続される。第1〜第3の機能ブロック2〜4は、この共有メモリコントローラ6に対して画像データ等の読出しを要求し、この読出し要求に応動して共有メモリコントローラ6から出力される画像データ等を取得してそれぞれ処理する。また第1〜第3の機能ブロック2〜4は、共有メモリコントローラ6に対して画像データ等の書込みを要求し、共有メモリコントローラ6からの応答に従って画像データ等を共有メモリコントローラ6に出力する。
共有メモリコントローラ6は、第1〜第3の機能ブロック2〜4の読出し要求に応動して共有メモリ5からデータを読み出してバスBUSに出力する。また第1〜第3の機能ブロック2〜4の書込み要求に応動して、第1〜第3の機能ブロック2〜4から入力されるデータを共有メモリ5に書き込む。この図7に示す構成によれば、各機能ブロックにそれぞれメモリを設ける場合に比して、メモリの容量を小容量化することができる。
従来、コンピュータ等では、キャッシュメモリを使用することにより、記録媒体へのアクセス速度を高速度化する方法が採用されており、特開平5−73413号公報には、キャッシュメモリに記録するデータをデータ圧縮してキャッシュメモリの容量を小容量化する方法が提案されている。
ところで図7に示す構成において大量のデータを処理する場合、共有メモリ5と共有メモリコントローラ6との間で大量のデータを送受することになり、共有メモリ5、共有メモリコントローラ6で帯域が不足することになる。この場合、図7の構成では、1つの機能ブロックとの間のデータ転送に時間を要することになり、特定の機能ブロックがバスを占有して他の機能ブロックが長時間、共有メモリにアクセスできなくなる。その結果、図7の構成では、各機能ブロックの共有メモリへのアクセス時間が長くなる問題があった。
この問題を解決する1つの方法として、キャッシュメモリを使用する方法が考えられる。しかしながら単にキャッシュメモリを使用する場合には、キャッシュメモリが大容量化する問題がある。またこの場合、特開平5−73413号公報の手法を適用してキャッシュメモリの容量を小容量化する方法も考えられるが、この方法では、キャッシュメモリに入出力するデータのデータ圧縮、データ伸張に時間を要する問題がある。また共有メモリ、共有メモリコントローラ6を高速度化して帯域を拡大する方法も考えられるが、この方法の場合、消費電力が増大する問題がある。
特開平5−73413号公報
本発明は以上の点を考慮してなされたもので、複数の機能ブロックで1つの共有メモリを共用する構成において、キャッシュメモリの容量を削減しつつ、各機能ブロックの共有メモリへのアクセス時間を短縮することができるようにするものである。
上記の課題を解決するための第1の発明は、1つの共有メモリを複数の機能ブロックで共有してデータ処理するデータ処理装置において、前記複数の機能ブロックからの要求を受け、前記共有メモリへの前記複数の機能ブロックによるデータの書込み及び読出しを制御するメモリコントローラと、キャッシュメモリと、前記キャッシュメモリに書き込むデータをデータ圧縮すると共に、前記キャッシュメモリから読み出したデータをデータ伸張する圧縮伸張部とを有し、前記メモリコントローラは、書込み要求及び又は読出し要求を発行した機能ブロックを判定して、当該判定した機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリの何れの領域に対するものか判定し、前記判定した機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリのキャッシュ領域に対するものの場合、前記キャッシュメモリを使用してキャッシングの処理を実行するように、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しを制御し、前記判定した機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリの圧縮キャッシュ領域に対するものの場合、前記圧縮伸張部でデータ圧縮したデータにより前記キャッシュメモリを使用してキャッシングの処理を実行するように、前記圧縮伸張部の処理、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しを制御し、前記判定した機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリのキャッシュ対象外領域に対するものの場合、前記キャッシュメモリの使用を中止して前記共有メモリへの書込み及び又は読出しを制御する。
また、第2の発明は、1つの共有メモリを複数の機能ブロックで共有してデータ処理するデータ処理装置において、前記複数の機能ブロックからの要求を受け、前記共有メモリへの前記複数の機能ブロックによるデータの書込み及び読出しを制御するメモリコントローラと、キャッシュメモリと、前記キャッシュメモリに書き込むデータをデータ圧縮すると共に、前記キャッシュメモリから読み出したデータをデータ伸張する圧縮伸張部とを有し、前記メモリコントローラは、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリの何れの領域に対するものか判定し、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリのキャッシュ領域に対するものの場合、前記キャッシュメモリを使用してキャッシングの処理を実行するように、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しを制御し、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリの圧縮キャッシュ領域に対するものの場合、前記圧縮伸張部でデータ圧縮したデータにより前記キャッシュメモリを使用してキャッシングの処理を実行するように、前記圧縮伸張部の処理、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しを制御し、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリのキャッシュ対象外領域に対するものの場合、前記キャッシュメモリの使用を中止して前記共有メモリへの書込み及び又は読出しを制御し、上位のコントローラからの制御により、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリのキャッシュ領域に対するものの場合の、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しの制御を切り換えて、前記キャッシングの処理を中止し、又は前記圧縮伸張部でデータ圧縮したデータにより前記キャッシュメモリを使用してキャッシングの処理を実行する第1の切り換え制御と、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリの圧縮キャッシュ領域に対するものの場合の、前記圧縮伸張部の処理、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しの制御を切り換えて、前記圧縮伸張部でデータ圧縮したデータの使用を中止したキャッシングの処理に切り換え、又は前記キャッシュメモリの使用を中止する第2の切り換え制御と、の少なくとも一方の切り換え制御を実行する。
また、第3の発明は、1つの共有メモリを複数の機能ブロックで共有してデータ処理するデータ処理装置における共有メモリのアクセス方法において、キャッシュメモリに書き込むデータをデータ圧縮すると共に、前記キャッシュメモリから読み出したデータをデータ伸張する圧縮伸張ステップと、書込み要求及び又は読出し要求を発行した機能ブロックを判定して、当該判定した機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリの何れの領域に対するものか判定する判定ステップと、前記判定ステップの判定結果に基づいて、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリのキャッシュ領域に対するものの場合、前記キャッシュメモリを使用してキャッシングの処理を実行するように、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しを制御するキャッシュ領域の制御ステップと、前記判定ステップの判定結果に基づいて、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリの圧縮キャッシュ領域に対するものの場合、前記圧縮伸張ステップでデータ圧縮したデータにより前記キャッシュメモリを使用してキャッシングの処理を実行するように、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しを制御する圧縮キャッシュ領域の制御ステップと、前記判定ステップの判定結果に基づいて、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリのキャッシュ対象外領域に対するものの場合、前記キャッシュメモリの使用を中止して前記共有メモリへの書込み及び又は読出しを制御するキャッシュ対象外領域の制御ステップと、を有する。
また、第4の発明は、1つの共有メモリを複数の機能ブロックで共有してデータ処理するデータ処理装置における共有メモリのアクセス方法において、キャッシュメモリに書き込むデータをデータ圧縮すると共に、前記キャッシュメモリから読み出したデータをデータ伸張する圧縮伸張ステップと、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリの何れの領域に対するものか判定する判定ステップと、前記判定ステップの判定結果に基づいて、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリのキャッシュ領域に対するものの場合、前記キャッシュメモリを使用してキャッシングの処理を実行するように、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しを制御するキャッシュ領域の制御ステップと、前記判定ステップの判定結果に基づいて、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリの圧縮キャッシュ領域に対するものの場合、前記圧縮伸張ステップでデータ圧縮したデータにより前記キャッシュメモリを使用してキャッシングの処理を実行するように、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しを制御する圧縮キャッシュ領域の制御ステップと、前記判定ステップの判定結果に基づいて、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリのキャッシュ対象外領域に対するものの場合、前記キャッシュメモリの使用を中止して前記共有メモリへの書込み及び又は読出しを制御するキャッシュ対象外領域の制御ステップと、上位のコントローラからの制御により、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリのキャッシュ領域に対するものの場合の、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しの制御を切り換えて、前記キャッシングの処理を中止し、又は前記圧縮伸張ステップでデータ圧縮したデータにより前記キャッシュメモリを使用してキャッシングの処理を実行する第1の切り換え制御と、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリの圧縮キャッシュ領域に対するものの場合の、前記圧縮伸張ステップの処理、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しの制御を切り換えて、前記圧縮伸張ステップでデータ圧縮したデータの使用を中止したキャッシングの処理に切り換え、又は前記キャッシュメモリの使用を中止する第2の切り換え制御と、の少なくとも一方の切り換え制御を実行する、切り換え制御ステップと、を有する。
請求項1又は請求項7の構成によれば、キャッシュ領域、圧縮キャッシュ領域、キャッシュ対象外領域の設定により、共有メモリに記録するデータの種類等に応じてキャッシングの処理を切り換えて、効率良くキャッシュメモリを使用することができる。従ってキャッシュメモリの容量を削減しつつ、各機能ブロックの共有メモリへのアクセス時間を短縮することができる。
本発明によれば、複数の機能ブロックで1つの共有メモリを共用する構成において、キャッシュメモリの容量を削減しつつ、各機能ブロックの共有メモリへのアクセス時間を短縮することができる。
以下、適宜図面を参照しながら本発明の実施例を詳述する。
(1)実施例の構成
図1は、本発明の実施例1のビデオカメラを示すブロック図である。このビデオカメラ11は、記録時、撮像部12で順次取得される画像データを第1及び第2の機能ブロックである画像処理部13、リサイズ部15で順次処理して図示しない表示部で表示する。またユーザーによる指示に応動して画像処理部13で処理した画像データを第3の機能ブロックであるエンコーダ/デコーダ部14で処理してメモリカード等の記録媒体に記録する。また再生時、記録媒体に記録された画像データをエンコーダ/デコーダ部14、リサイズ部15で順次処理して表示部で表示する。なお記録媒体には、光ディスク、磁気ディスク等、種々の記録媒体を広く適用することができる。
ここで撮像部12は、コントローラ16の制御により所望の被写体を撮像して画像データを順次取得し、共有メモリ17に格納する。画像処理部13は、共有メモリ17に格納された画像データに対してホワイトバランス調整、ガンマ補正等の画像処理を実行する。また記録媒体への記録開始時、共有メモリ17に格納した画像データの間引きによりインデックス用のサムネイル画像を作成して共有メモリ17に格納する。リサイズ部15は、共有メモリ17に格納された画像データを表示に適した解像度にリサイズして図示しない表示部に出力する。エンコーダ/デコーダ部14は、例えばMPEGの手法により共有メモリ17に格納された画像データをデータ圧縮、データ伸張して共有メモリ17に格納する。記録再生部18は、データ圧縮されて共有メモリ17に格納された画像データ、サムネイル画像の画像データを図示しないメモリカード等の記録媒体に記録する。また記録媒体に記録した画像データを読み出して共有メモリ17、コントローラ16に出力する。ここで共有メモリ17は、例えばランダムアクセスメモリにより構成される。
コントローラ16は、ユーザーの操作に応動してこのビデオカメラ11の各部の動作を制御する。具体的にコントローラ16は、ユーザーの指示により撮像部12に画像データの取得を指示し、また取得した画像データの処理を画像処理部13、エンコーダ/デコーダ部14、リサイズ部15、記録再生部18に指示する。またコントローラ16は、ユーザーによる指示により記録再生部18の動作を制御し、記録媒体からインデックス用のサムネイル画像を再生して一覧表示する。またこの一覧表示において、ユーザーがサムネイル画像を選択すると、記録再生部18、エンコーダ/デコーダ部14、リサイズ部15の制御により、選択されたサムネイル画像に対応する画像データを記録媒体から順次再生して表示する。
ビデオカメラ11において、撮像部12、画像処理部13、エンコーダ/デコーダ部14、リサイズ部15、コントローラ16、記録再生部18は、バスBUS、共有メモリコントローラ19を介して共有メモリ17との間で画像データを入出力する。また画像処理部13、エンコーダ/デコーダ部14、リサイズ部15は、処理途中の各種データである中間処理データ、画像データの処理に必要な各種パラメータ等についても必要に応じて共有メモリ17に格納する。従ってこのビデオカメラ11において、少なくとも画像処理部13、エンコーダ/デコーダ部14、リサイズ部15は、それぞれ共有メモリ17を共有してこの共有メモリ17に格納したデータを処理するデータ処理回路を構成する。
共有メモリコントローラ19は、キャッシュメモリ21が設けられる。共有メモリコントローラ19において、キャッシュコントローラ22は、アドレスデータコントローラ23の制御により、アドレスデータコントローラ23から出力されるデータをキャッシュメモリ21に記録し、またキャッシュメモリ21に記録されたデータを読み出してアドレスデータコントローラ23に出力する。メモリコントローラ24は、アドレスデータコントローラ23の制御により、アドレスデータコントローラ23から出力されるデータを共有メモリ17に記録し、また共有メモリ17に記録されたデータを読み出してアドレスデータコントローラ23に出力する。
アドレスデータコントローラ23は、撮像部12、画像処理部13、エンコーダ/デコーダ部14、リサイズ部15、コントローラ16、記録再生部18からの要求に応動してメモリコントローラ24の動作を制御し、これら撮像部12、画像処理部13等から出力されるデータを共有メモリ17に記録し、また共有メモリ17に記録したデータを画像処理部13等に出力する。この共有メモリ17に関する制御において、アドレスデータコントローラ23は、各部12〜16、18から出力されるアドレスデータを判定し、判定結果に応じてキャッシングの処理を実行する。
ここで図2は、共有メモリ17のアドレスマップである。共有メモリ17は、先頭アドレス(0x0000)からアドレス(0x11FF)までのアドレス空間がキャッシュ領域に割り当てられる。またアドレス(0x2000)からアドレス(0x27FF)までのアドレス空間が圧縮キャッシュ領域に割り当てられる。またアドレス(0x4000)からアドレス(0x7FFF)までのアドレス空間がキャッシュ対象外領域に割り当てられる。共有メモリ17は、これらキャッシュ領域等のアドレス空間がメモリ空間に割り当てられ、これら以外のアドレス空間は未使用の領域とされる。
ここでキャッシュ領域は、データ圧縮することなく、共有メモリ17に入出力するデータをキャッシングする領域である。アドレスデータコントローラ23は、各部12〜16、18から発行されるアドレスデータがこのキャッシュ領域のアドレスである場合、キャッシュコントローラ22の動作を制御してキャッシングの処理を実行する。
具体的に、アドレスデータコントローラ23は、キャッシュ領域に対して書込み要求が入力されると、この書込み要求により入力されるデータをキャッシュメモリ21及び共有メモリ17に記録する。なおここでキャッシュメモリ21へのデータの記録は、ライトスルー方式、ライトバック方式の何れを適用してもよい。なおここでライトスルー方式は、キャッシュメモリ21及び共有メモリ17への記録を同時に実行する方式である。ライトバック方式は、始めにキャッシュメモリ21にデータを記録し、その後、キャッシュメモリ21に記録したデータを読み出して共有メモリ17に記録する方式である。ライトバック方式は、ライトスルー方式に比して処理が複雑になるものの、キャッシュメモリ21にデータを記録した時点で書込みの完了を通知することができ、ライトスルー方式に比して外部から見た書込み処理を高速度化することができる。
またアドレスデータコントローラ23は、キャッシュ領域に対して読出し要求が入力されると、この読出し要求により読み出すデータがキャッシュメモリ21に格納されているか否か判断する。ここで読み出すデータがキャッシュメモリ21に格納されている場合、共有メモリ17からの読出しを中止し、キャッシュメモリ21からデータを読み出して出力する。また読み出すデータがキャッシュメモリ21に格納されていない場合、共有メモリ17からデータを読み出して出力する。またこの読み出したデータをキャッシュメモリ21に格納する。なお図2においては、キャッシュメモリ21のメモリ空間との対比により読み出すデータがキャッシュメモリ21に格納されている領域をハッチングにより示す。
また圧縮キャッシュ領域は、データ圧縮したデータによりキャッシングする領域である。アドレスデータコントローラ23は、各部12〜16、18から発行されるアドレスデータがこの圧縮キャッシュ領域のアドレスである場合、圧縮伸張部23Aを用いてデータ圧縮、データ伸張の処理を実行すると共に、キャッシュコントローラ22の動作を制御してキャッシングの処理を実行する。
具体的に、アドレスデータコントローラ23は、圧縮キャッシュ領域に対して書込み要求が入力されると、この書込み要求により入力されるデータを共有メモリ17に記録する。またこのデータを圧縮伸張部23Aでデータ圧縮してキャッシュメモリ21に記録する。なおここでキャッシュメモリ21へのデータの記録は、ライトスルー方式、ライトバック方式の何れを適用してもよい。
またアドレスデータコントローラ23は、圧縮キャッシュ領域に対して読出し要求が入力されると、この読出し要求により読み出すデータがキャッシュメモリ21に格納されているか否か判断する。ここで読み出すデータがキャッシュメモリ21に格納されている場合、共有メモリ17からの読出しを中止し、キャッシュメモリ21からデータを読み出した後、圧縮伸張部23Aでデータ伸張してバスBUSに出力する。また読み出すデータがキャッシュメモリ21に格納されていない場合、共有メモリ17からデータを読み出して出力する。またこの読み出したデータを圧縮伸張部23Aでデータ圧縮してキャッシュメモリ21に格納する。
またキャッシュ対象外領域は、キャッシングの処理を実行しない領域である。アドレスデータコントローラ23は、各部12〜16、18から発行されるアドレスデータがこのキャッシュ対象外領域のアドレスである場合、キャッシングの処理を中止する。
具体的に、アドレスデータコントローラ23は、キャッシュ対象外領域に対して書込み要求が入力されると、この書込み要求により入力されるデータを共有メモリ17に記録する。またアドレスデータコントローラ23は、キャッシュ対象外領域に対して読出し要求が入力されると、対応するデータを共有メモリ17から読み出して出力する。
ここでキャッシュ領域は、圧縮キャッシュ領域、キャッシュ対象外領域に比して、アクセス速度を高速度化されるものの、必要なキャッシュメモリ21の容量が大きくなる。これに対して圧縮キャッシュ領域は、キャッシュ領域に比してアクセス速度は低下するものの、キャッシュ対象外領域に比してアクセス速度を高速度化することができ、またキャッシュ領域に比して必要なキャッシュメモリ21の容量を小さくすることができる。またキャッシュ対象外領域は、キャッシュ領域、圧縮キャッシュ領域に比してアクセス速度は低下するものの、キャッシュメモリ21を必要としない。
これらの特徴を有効に利用して、ビデオカメラ11では、キャッシュメモリを利用してアクセス速度の向上効率の高いデータをキャッシュ領域に割り当てる。またキャッシュ領域に割り当てるデータ程では無いものの、キャッシュメモリを利用してアクセス速度を向上することができるデータを圧縮キャッシュ領域に割り当てる。またキャッシュ領域、圧縮キャッシュ領域に割り当てるデータとの対比により、キャッシュメモリを利用してアクセス速度の向上効率の低いデータをキャッシュ対象外領域に割り当てる。
すなわち同一データへのアクセス頻度が高く、かつ共有メモリ17から読み出すデータがキャッシュメモリ21に記録されている確率の高いデータがキャッシュ領域に割り当てられる。またキャッシュ領域に割り当てるデータ程では無いものの、同一データへのアクセス頻度が高く、かつ共有メモリ17から読み出すデータがキャッシュメモリ21に記録されている確率の高いデータが圧縮キャッシュ領域に割り当てられる。またキャッシュ領域、圧縮キャッシュ領域に割り当てるデータとの対比により同一データに対するアクセス頻度の低いデータがキャッシュ対象外領域に割り当てられる。なお、キャッシュメモリに記録するデータのデータサイズを判定して、データサイズの大きなデータを圧縮キャッシュ領域に割り当て、データサイズの小さなデータをキャッシュ領域に割り当てるようにしてもよい。
具体的に、この実施例では、画像処理部13、リサイズ部15、エンコーダ/デコーダ部14で順次処理する画像データについては、キャッシュ対象外領域に割り当てられる。また画像処理部13、リサイズ部15、エンコーダ/デコーダ部14でそれぞれ処理に使用するパラメータ、処理途中の中間処理データが、キャッシュ領域に割り当てられる。また画像処理部13、リサイズ部15、エンコーダ/デコーダ部14でそれぞれ処理に使用するインデックス用のデータ、サムネイル画像の画像データが、圧縮キャッシュ領域に割り当てられる。またエンコーダ/デコーダ部14で予測値の生成に使用する参照画像データが、圧縮キャッシュ領域に割り当てられる。
従って撮像部12、画像処理部13、リサイズ部15、エンコーダ/デコーダ部14、記録再生部18、コントローラ16は、キャッシュ領域、圧縮キャッシュ領域、キャッシュ対象外領域へのデータの割り当てに従って、共有メモリコントローラ19にアドレスを発行する。
(2)実施例の動作
以上の構成において、この実施例のビデオカメラ11では、撮像部12で得られた画像データが画像処理部13で画像処理された後、リサイズ部15でリサイズ処理されて表示される。また画像処理部13で処理された画像データが、エンコーダ/デコーダ部14でデータ圧縮されて記録再生部18により記録媒体に記録される。また画像処理部13でインデックス用のサムネイル画像が作成され、このサムネイル画像の画像データが記録再生部18により記録媒体に記録される。また記録媒体に記録された画像データが記録再生部18により再生されてエンコーダ/デコーダ部14によりデータ伸張された後、リサイズ部15により処理されて表示される。また同様に記録媒体に記録されたインデックス用のサムネイル画像が再生されて表示される。
このビデオカメラ11では、これら撮像部12、画像処理部13、エンコーダ/デコーダ部14、リサイズ部15、記録再生部18が、バスBUS、共有メモリコントローラ19を介して共有メモリ17に接続され、画像処理部13、エンコーダ/デコーダ部14、リサイズ部15では、この共有メモリ17を共通に使用して画像データをデータ処理する。従ってビデオカメラ11では、これら画像処理部13、エンコーダ/デコーダ部14、リサイズ部15にそれぞれ処理用のメモリを設ける場合に比して、全体としてメモリ容量を小容量化することができる。また共有メモリ17を撮像部12、記録再生部18のバッファメモリとして使用して全体としてメモリ容量を小容量化することができる。
しかしながら画像処理部13、エンコーダ/デコーダ部14、リサイズ部15で共有メモリ17を共通に使用する場合、共有メモリ17、共有メモリコントローラ19の帯域が不足して共有メモリ17のアクセス時間が長くなる場合も発生し、画像データをリアルタイムで処理できなくなる恐れがある。
そこでこのビデオカメラ11では、共有メモリコントローラ19にキャッシュメモリ21が設けられ、このキャッシュメモリ21の利用により共有メモリ17へのアクセス速度の向上が図られる。
しかしながら単にキャッシュメモリ21を設ける場合にあっては、キャッシュメモリ21の容量が大容量化する。そこでビデオカメラ11では、キャッシュメモリを利用したアクセス速度の向上効率の高低、データサイズにより、共有メモリ17に格納するデータが分類され、共有メモリ17に設けられたキャッシュ領域、圧縮キャッシュ領域、キャッシュ対象外領域にそれぞれ対応するデータが格納される。またこれらキャッシュ領域、圧縮キャッシュ領域、キャッシュ対象外領域でキャッシングの処理が切り換えられる。その結果、ビデオカメラ11では、効率良くキャッシュメモリ21を使用してキャッシュメモリ21の大容量化を防止し、各機能ブロックの共有メモリ17へのアクセス時間を短縮することができる。
すなわち中間処理データ、各種パラメータのデータは、キャッシュ領域に割り当てられ、共有メモリ17のメモリマップに基づいて画像処理部13等から発行されるアドレスの判定によりこのキャッシュ領域へのアクセスと判断される場合には、単にキャッシュメモリ21を用いたキャッシングにより、これら中間処理データ、各種パラメータのデータが共有メモリ17に記録再生される。従って、このキャッシュ領域に割り当てたデータについては、キャッシュメモリ21の利用によりアクセス時間を短縮することができる。
またインデックス用のデータ、サムネイル画像の画像データ等のデータは、圧縮キャッシュ領域に割り当てられ、共有メモリ17のメモリマップに基づいたアドレスの判定によりこの圧縮キャッシュ領域へのアクセスと判断される場合には、共有メモリコントローラ19に設けられた圧縮伸張部23Aによりデータ圧縮してキャッシングの処理が実行される。従ってこのキャッシュ領域に割り当てたデータについては、圧縮伸張部23Aの処理によりキャッシュメモリ21の大容量化を防止し、キャッシュ領域程では無いものの、キャッシュメモリ21の利用によりアクセス時間を短縮することができる。
またキャッシュメモリ21の利用によりアクセス速度の向上効率の低い、画像処理部13、エンコーダ/デコーダ部14、リサイズ部15で順次処理する画像データについては、キャッシュ対象外領域に割り当てられ、共有メモリ17のメモリマップに基づいたアドレスの判定によりこのキャッシュ対象外領域へのアクセスと判断される場合には、キャッシュメモリ21の利用が中止され、無駄なキャッシュメモリ21の利用が防止される。
(3)実施例の効果
以上の構成によれば、共有メモリにキャッシュ領域、圧縮キャッシュ領域、キャッシュ対象外領域を設け、これらキャッシュ領域、圧縮キャッシュ領域、キャッシュ対象外領域でキャッシングの処理を切り換えることにより、データの種類によりキャッシングの処理を切り換えて効率良くキャッシュメモリを使用することができる。従って複数の機能ブロックで1つの共有メモリを共用する構成において、キャッシュメモリの容量の増大を防止して、各機能ブロックの共有メモリへのアクセス時間を短縮することができる。
図3は、本発明の実施例2のビデオカメラを示すブロック図である。このビデオカメラ31は、コントローラ36から出力される制御信号SCによりアドレスデータコントローラ33の動作を制御し、このコントローラ36によりキャッシングの処理を切り換える点を除いて、実施例1のビデオカメラ11と同一に構成される。
ここで共有メモリコントローラ39は、制御信号SCがLレベルに設定されている場合、実施例1の共有メモリコントローラ19と同一にキャッシングの処理を実行する。また制御信号SCがHレベルに設定されている場合、キャッシュ領域へのアクセスに対するキャッシングの処理を切り換える。具体的に、制御信号SCがHレベルに設定されている場合、共有メモリコントローラ39は、圧縮キャッシュ領域及びキャッシュ対象外領域に対するアクセスについては、制御信号SCがLレベルに設定されている場合と同一に処理する。これに対して制御信号SCがHレベルに設定されている場合、共有メモリコントローラ39は、キャッシュ領域に対するアクセスについては、圧縮キャッシュ領域に対するアクセスと同一に、データ圧縮したデータによりキャッシングの処理を実行する。
なおこの場合に、キャッシュ領域に対するアクセスについて、キャッシングの処理を中止してもよい。また圧縮キャッシュ領域に対するアクセスに対して、データ圧縮及びデータ伸張の処理を中止し、制御信号SCがLレベルに設定されている場合のキャッシュ領域に対するアクセスと同一に処理してもよく、さらにはキャッシングの処理自体、中止してもよい。またこのような処理の切り換えに連動して、キャッシュメモリにおける領域の割り当てを変更し、例えば、キャッシュ領域に割り当てられていたキャッシュメモリ21の領域を圧縮キャッシュ領域の処理に割り当てるようにしてもよい。なおこの実施例のように制御信号SCの論理レベルを切り換えることによりキャッシュメモリの状態を変更する場合には、キャッシュメモリ21をフラッシュしてキャッシュメモリ21に保持されているデータをリセットすることが必要となる場合がある。具体的にはそれまでキャッシュ領域もしくは圧縮キャッシュ領域であったアドレス空間がキャッシュ領域対象外になった場合などである.
コントローラ36は、ユーザーの操作に応動して共有メモリ17へのアクセスデータ量が増える場合に、図4(A)及び(B)に示すように、クロックCKに同期して制御信号SCをLレベルに設定する。ここでこの実施例では、例えば撮像結果を単に取得して表示部でモニタしている場合、制御信号SCをHレベルに設定する。また撮像結果をモニタしながらデータ圧縮して記録する場合、制御信号SCをLレベルに設定する。
この実施例によれば、コントローラの制御によりキャッシングの処理を切り換えることにより、扱うべきデータ量、必要となる処理速度を変化させて適切にシステムを構築して、実施例1と同様の効果を得ることができる。
なお上述の実施例においては、共有メモリのメモリマップにより機能ブロックからの書込み要求及び又は読出し要求のアドレスを判定し、機能ブロックからの書込み要求及び又は読出し要求が共有メモリの何れの領域に対するものか判定する場合について述べたが、本発明はこれに限らず、書込み要求及び又は読出し要求を発行した機能ブロックを判定して、機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリの何れの領域に対するものか判定してもよい。
また上述の実施例においては、共有メモリへのデータ書込み時及び共有メモリからのデータ読出し時の双方でキャッシングの処理を実行する場合について述べたが、本発明はこれに限らず、共有メモリへのデータ書込み時及び共有メモリからのデータ読出し時の何れか一方のみでキャッシングの処理を実行するようにしてもよい。
また上述の実施例においては、各機能ブロックから出力されるデータをデータ圧縮することなく共有メモリに記録する場合について述べたが、本発明はこれに限らず、データ圧縮して共有メモリに記録するようにしてもよい。この場合、共有メモリの容量を小容量化することができる。またキャッシュ領域、圧縮キャッシュ領域、キャッシュ対象外領域の何れかの領域についてのみ、共有メモリに記録するデータをデータ圧縮してもよい。
また上述の実施例においては、バスを介して各機能ブロックを共有メモリコントローラに接続する場合について述べたが、本発明はこれに限らず、図5に示すように、バスを省略して各機能ブロックを直接、共有メモリコントローラに接続するようにしてもよい。なおこの場合、どの機能ブロックからアクセスされているのかがメモリコントローラが判別できることから、機能ブロック毎に、キャッシュ領域、圧縮キャッシュ領域、キャッシュ対象外領域を設定することができる。
なおバスを介して接続する場合にも、要求元の機能ブロックを示すバスの信号により判定することにより、各機能ブロックに、共有メモリのメモリ空間を割り振り、機能ブロック毎に、キャッシュ領域、圧縮キャッシュ領域、キャッシュ対象外領域を設定することができる。またこの場合も、機能ブロック毎に、実施例2について上述したキャッシングの処理を切り換えることができる。また図6に示すように、図1及び図5の構成を組み合わせて、一部の機能ブロックのみ直接、共有メモリコントローラに接続するようにして、特定機能ブロックからのキャッシュの制御と、アドレスマップからのキャッシュの制御の判断を混在させてもよい。
また上述の実施例においては、共有メモリをランダムアクセスメモリにより構成する場合について述べたが、本発明はこれに限らず、光ディスク、ハードディスク装置等により共有メモリを構成する場合にも広く適用することができる。
また上述の実施例においては、ハードウエア構成によりキャッシュメモリを制御する場合について述べたが、本発明はこれに限らず、ソフトウエアの処理によりキャッシュメモリを制御するようにしてもよい。なおこの場合、このソフトウエアを構成するプログラムは、光ディスク、磁気ディスク、メモリカード等の記録媒体に記録して提供することができる。
また上述の実施例においては、本発明をビデオカメラに適用した場合について述べたが、本発明はこれに限らず、電子スチルカメラ、光ディスク装置等の各種映像機器、さらには各種データ処理装置に広く適用することができる。
本発明は、例えばビデオカメラ等の映像機器に適用することができる。
本発明の実施例1のビデオカメラを示すブロック図である。 図1のビデオカメラにおける共有メモリのメモリマップを示す略線図である。 本発明の実施例2のビデオカメラを示すブロック図である。 図2のビデオカメラにおける動作の切り換えの説明に供するタイムチャートである。 本発明の他の実施例の構成を示すブロック図である。 図5の例とは異なる本発明の他の実施例の構成を示すブロック図である。 1つの共有メモリを複数の機能ブロックで共用する構成を示すブロック図である。
符号の説明
1、11、31……ビデオカメラ、2〜4……機能ブロック、5、17……共有メモリ、6、19、39……共有メモリコントローラ、16、36……コントローラ、21……キャッシュメモリ、23A……圧縮伸張部

Claims (6)

  1. 1つの共有メモリを複数の機能ブロックで共有してデータ処理するデータ処理装置において、
    前記複数の機能ブロックからの要求を受け、前記共有メモリへの前記複数の機能ブロックによるデータの書込み及び読出しを制御するメモリコントローラと、
    キャッシュメモリと、
    前記キャッシュメモリに書き込むデータをデータ圧縮すると共に、前記キャッシュメモリから読み出したデータをデータ伸張する圧縮伸張部と
    を有し、
    前記メモリコントローラは、
    書込み要求及び又は読出し要求を発行した機能ブロックを判定して、当該判定した機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリの何れの領域に対するものか判定し、
    前記判定した機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリのキャッシュ領域に対するものの場合、前記キャッシュメモリを使用してキャッシングの処理を実行するように、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しを制御し、
    前記判定した機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリの圧縮キャッシュ領域に対するものの場合、前記圧縮伸張部でデータ圧縮したデータにより前記キャッシュメモリを使用してキャッシングの処理を実行するように、前記圧縮伸張部の処理、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しを制御し、
    前記判定した機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリのキャッシュ対象外領域に対するものの場合、前記キャッシュメモリの使用を中止して前記共有メモリへの書込み及び又は読出しを制御する
    ことを特徴とするデータ処理装置。
  2. 1つの共有メモリを複数の機能ブロックで共有してデータ処理するデータ処理装置において、
    前記複数の機能ブロックからの要求を受け、前記共有メモリへの前記複数の機能ブロックによるデータの書込み及び読出しを制御するメモリコントローラと、
    キャッシュメモリと、
    前記キャッシュメモリに書き込むデータをデータ圧縮すると共に、前記キャッシュメモリから読み出したデータをデータ伸張する圧縮伸張部と
    を有し、
    前記メモリコントローラは、
    前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリの何れの領域に対するものか判定し、
    前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリのキャッシュ領域に対するものの場合、前記キャッシュメモリを使用してキャッシングの処理を実行するように、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しを制御し、
    前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリの圧縮キャッシュ領域に対するものの場合、前記圧縮伸張部でデータ圧縮したデータにより前記キャッシュメモリを使用してキャッシングの処理を実行するように、前記圧縮伸張部の処理、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しを制御し、
    前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリのキャッシュ対象外領域に対するものの場合、前記キャッシュメモリの使用を中止して前記共有メモリへの書込み及び又は読出しを制御し、
    上位のコントローラからの制御により、
    前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリのキャッシュ領域に対するものの場合の、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しの制御を切り換えて、前記キャッシングの処理を中止し、又は前記圧縮伸張部でデータ圧縮したデータにより前記キャッシュメモリを使用してキャッシングの処理を実行する第1の切り換え制御と、
    前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリの圧縮キャッシュ領域に対するものの場合の、前記圧縮伸張部の処理、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しの制御を切り換えて、前記圧縮伸張部でデータ圧縮したデータの使用を中止したキャッシングの処理に切り換え、又は前記キャッシュメモリの使用を中止する第2の切り換え制御と、
    の少なくとも一方の切り換え制御を実行する、
    ことを特徴とするデータ処理装置。
  3. 前記共有メモリは、
    前記機能ブロック毎に、前記キャッシュ領域、圧縮キャッシュ領域、キャッシュ対象外領域が設定された
    ことを特徴とする請求項1または2に記載のデータ処理装置。
  4. 前記データが画像データであり、
    前記複数の機能ブロックは、
    前記共有メモリに前記画像データを記録して順次処理し、
    前記キャッシュ対象外領域が、前記画像データを記録する領域である
    ことを特徴とする請求項1または2に記載のデータ処理装置。
  5. 1つの共有メモリを複数の機能ブロックで共有してデータ処理するデータ処理装置における共有メモリのアクセス方法において、
    キャッシュメモリに書き込むデータをデータ圧縮すると共に、前記キャッシュメモリから読み出したデータをデータ伸張する圧縮伸張ステップと、
    書込み要求及び又は読出し要求を発行した機能ブロックを判定して、当該判定した機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリの何れの領域に対するものか判定する判定ステップと、
    前記判定ステップの判定結果に基づいて、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリのキャッシュ領域に対するものの場合、前記キャッシュメモリを使用してキャッシングの処理を実行するように、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しを制御するキャッシュ領域の制御ステップと、
    前記判定ステップの判定結果に基づいて、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリの圧縮キャッシュ領域に対するものの場合、前記圧縮伸張ステップでデータ圧縮したデータにより前記キャッシュメモリを使用してキャッシングの処理を実行するように、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しを制御する圧縮キャッシュ領域の制御ステップと、
    前記判定ステップの判定結果に基づいて、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリのキャッシュ対象外領域に対するものの場合、前記キャッシュメモリの使用を中止して前記共有メモリへの書込み及び又は読出しを制御するキャッシュ対象外領域の制御ステップと、
    を有する
    ことを特徴とする共有メモリのアクセス方法。
  6. 1つの共有メモリを複数の機能ブロックで共有してデータ処理するデータ処理装置における共有メモリのアクセス方法において、
    キャッシュメモリに書き込むデータをデータ圧縮すると共に、前記キャッシュメモリから読み出したデータをデータ伸張する圧縮伸張ステップと、
    前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリの何れの領域に対するものか判定する判定ステップと、
    前記判定ステップの判定結果に基づいて、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリのキャッシュ領域に対するものの場合、前記キャッシュメモリを使用してキャッシングの処理を実行するように、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しを制御するキャッシュ領域の制御ステップと、
    前記判定ステップの判定結果に基づいて、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリの圧縮キャッシュ領域に対するものの場合、前記圧縮伸張ステップでデータ圧縮したデータにより前記キャッシュメモリを使用してキャッシングの処理を実行するように、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しを制御する圧縮キャッシュ領域の制御ステップと、
    前記判定ステップの判定結果に基づいて、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリのキャッシュ対象外領域に対するものの場合、前記キャッシュメモリの使用を中止して前記共有メモリへの書込み及び又は読出しを制御するキャッシュ対象外領域の制御ステップと、
    上位のコントローラからの制御により、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリのキャッシュ領域に対するものの場合の、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しの制御を切り換えて、前記キャッシングの処理を中止し、又は前記圧縮伸張ステップでデータ圧縮したデータにより前記キャッシュメモリを使用してキャッシングの処理を実行する第1の切り換え制御と、前記機能ブロックからの書込み要求及び又は読出し要求が前記共有メモリの圧縮キャッシュ領域に対するものの場合の、前記圧縮伸張ステップの処理、前記共有メモリ及び前記キャッシュメモリへの書込み及び又は読出しの制御を切り換えて、前記圧縮伸張ステップでデータ圧縮したデータの使用を中止したキャッシングの処理に切り換え、又は前記キャッシュメモリの使用を中止する第2の切り換え制御と、の少なくとも一方の切り換え制御を実行する、切り換え制御ステップと、
    を有する
    ことを特徴とする共有メモリのアクセス方法。
JP2007268491A 2007-10-16 2007-10-16 データ処理装置及び共有メモリのアクセス方法 Expired - Fee Related JP5194703B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007268491A JP5194703B2 (ja) 2007-10-16 2007-10-16 データ処理装置及び共有メモリのアクセス方法
US12/232,208 US8010746B2 (en) 2007-10-16 2008-09-12 Data processing apparatus and shared memory accessing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007268491A JP5194703B2 (ja) 2007-10-16 2007-10-16 データ処理装置及び共有メモリのアクセス方法

Publications (2)

Publication Number Publication Date
JP2009098822A JP2009098822A (ja) 2009-05-07
JP5194703B2 true JP5194703B2 (ja) 2013-05-08

Family

ID=40535326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007268491A Expired - Fee Related JP5194703B2 (ja) 2007-10-16 2007-10-16 データ処理装置及び共有メモリのアクセス方法

Country Status (2)

Country Link
US (1) US8010746B2 (ja)
JP (1) JP5194703B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8996812B2 (en) * 2009-06-19 2015-03-31 International Business Machines Corporation Write-back coherency data cache for resolving read/write conflicts
US9141300B2 (en) 2009-09-22 2015-09-22 Emc Corporation Performance improvement of a capacity optimized storage system using a performance segment storage system and a segment storage system
US9558119B2 (en) * 2010-06-23 2017-01-31 International Business Machines Corporation Main memory operations in a symmetric multiprocessing computer
KR101442091B1 (ko) * 2012-12-31 2014-09-25 고려대학교 산학협력단 가상화 시스템에서의 메모리 관리 방법
CN105850142A (zh) * 2013-12-25 2016-08-10 日本电气株式会社 内容分发装置、内容分发系统、内容分发方法和程序
US9921754B2 (en) * 2015-07-28 2018-03-20 Futurewei Technologies, Inc. Dynamic coding algorithm for intelligent coded memory system
JP6679290B2 (ja) 2015-11-30 2020-04-15 ルネサスエレクトロニクス株式会社 半導体装置
US10437480B2 (en) 2015-12-01 2019-10-08 Futurewei Technologies, Inc. Intelligent coded memory architecture with enhanced access scheduler

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0573413A (ja) 1991-09-12 1993-03-26 Mitsubishi Electric Corp キヤツシユメモリ・データ制御装置
JPH06348593A (ja) * 1993-06-03 1994-12-22 Sumitomo Electric Ind Ltd データ転送制御装置
JPH08235062A (ja) * 1995-02-22 1996-09-13 Kofu Nippon Denki Kk キャッシュメモリ
JP3426385B2 (ja) * 1995-03-09 2003-07-14 富士通株式会社 ディスク制御装置
GB2318657B (en) * 1997-07-15 1998-09-02 Ncipher Corp Limited Microprocessor cache consistency
US6324621B2 (en) * 1998-06-10 2001-11-27 International Business Machines Corporation Data caching with a partially compressed cache
WO2004017640A1 (ja) * 2002-08-13 2004-02-26 Renesas Technology Corp. 信号処理装置およびシステム
KR100463205B1 (ko) * 2003-02-13 2004-12-23 삼성전자주식회사 시퀀셜 버퍼를 내장하여 디에스피의 데이터 억세스 성능을향상시키는 컴퓨터 시스템 및 그 컴퓨터 시스템의 데이터억세스 방법
US7143238B2 (en) * 2003-09-30 2006-11-28 Intel Corporation Mechanism to compress data in a cache

Also Published As

Publication number Publication date
US8010746B2 (en) 2011-08-30
US20090100225A1 (en) 2009-04-16
JP2009098822A (ja) 2009-05-07

Similar Documents

Publication Publication Date Title
JP5194703B2 (ja) データ処理装置及び共有メモリのアクセス方法
JP3825465B2 (ja) メモリカード及びメモリカードシステム
JP4991816B2 (ja) 画像処理装置
JP6356970B2 (ja) 記録装置、及び記録装置の制御方法
CN110322904B (zh) 压缩图像信息读取控制方法及装置
US6727944B1 (en) Digital electronic still-video camera and method of controlling operation of same
JP6137980B2 (ja) 記録装置およびその制御方法
US20120147023A1 (en) Caching apparatus and method for video motion estimation and compensation
JP2015029231A (ja) 記録装置およびその制御方法
JP2005253087A (ja) 録画装置
JP4244974B2 (ja) データ処理システム、再生装置、データ処理装置、再生方法、データ処理方法、プログラムおよび記録媒体
JP5526641B2 (ja) メモリコントローラ
KR100497913B1 (ko) 데이터 기록 장치, 재생 장치, 기록/재생 방법, 및 촬상장치
US8285932B2 (en) Mass storage system with improved usage of buffer capacity
JP5191193B2 (ja) 画像表示駆動装置
JP2009130599A (ja) 動画像復号装置
JP2007279873A (ja) データ記録装置
JP2006109224A (ja) 撮像装置
US20050207344A1 (en) Data transfer apparatus and image server
JP2006121343A (ja) 画像処理装置
JP2006121343A5 (ja)
JPH0898148A (ja) 画像ファイリング装置
JP2009003632A (ja) 画像処理システム
JP4228867B2 (ja) 画像処理装置及びその制御方法
JP2005323089A (ja) 再生装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090330

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090403

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees