JPH08235062A - キャッシュメモリ - Google Patents
キャッシュメモリInfo
- Publication number
- JPH08235062A JPH08235062A JP7033619A JP3361995A JPH08235062A JP H08235062 A JPH08235062 A JP H08235062A JP 7033619 A JP7033619 A JP 7033619A JP 3361995 A JP3361995 A JP 3361995A JP H08235062 A JPH08235062 A JP H08235062A
- Authority
- JP
- Japan
- Prior art keywords
- cache
- level
- data
- register
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】 高速メモリが一部しか使えなくても、少ない
ハードウエアで効率よく性能を向上させる。 【構成】 アドレスレジスタ100 は、主記憶をアクセス
する時の物理アドレスを保持する。レベル選択器130
は、読み出しレベル選択制御部170 のレベル選択信号に
よりキャッシュ110,120 の読み出しデータを選択する。
読み出しレジスタ190 は、選択されたキャッシュの読み
出しデータを保持する。パイプ制御部180 は、選択部17
0 がキャッシュ120 を選択した時に、パイプラインの各
ステージのレジスタを１クロックサイクル間ホールドさ
せる。書き込みレジスタ140 は、キャッシュ110,120 に
書き込むデータを保持する。リプレース制御部160 は、
データをキャッシュメモリに登録する時に、登録するキ
ャッシュメモリのレベルを決定し、決定したキャッシュ
メモリのライトイネーブルを制御する。
ハードウエアで効率よく性能を向上させる。 【構成】 アドレスレジスタ100 は、主記憶をアクセス
する時の物理アドレスを保持する。レベル選択器130
は、読み出しレベル選択制御部170 のレベル選択信号に
よりキャッシュ110,120 の読み出しデータを選択する。
読み出しレジスタ190 は、選択されたキャッシュの読み
出しデータを保持する。パイプ制御部180 は、選択部17
0 がキャッシュ120 を選択した時に、パイプラインの各
ステージのレジスタを１クロックサイクル間ホールドさ
せる。書き込みレジスタ140 は、キャッシュ110,120 に
書き込むデータを保持する。リプレース制御部160 は、
データをキャッシュメモリに登録する時に、登録するキ
ャッシュメモリのレベルを決定し、決定したキャッシュ
メモリのライトイネーブルを制御する。
Description
【０００１】
【産業上の利用分野】本発明はキャッシュメモリに関
し、特に、圧縮／伸張技術を用いたキャッシュメモリに
関する。
し、特に、圧縮／伸張技術を用いたキャッシュメモリに
関する。
【０００２】
【従来の技術】従来のキャッシュメモリは、キャッシュ
メモリの全てのレベルで、同じクロック数でアクセスす
るように制御していた。
メモリの全てのレベルで、同じクロック数でアクセスす
るように制御していた。
【０００３】
【発明が解決しようとする課題】キャッシュメモリのア
クセスが、全てのレベルで同一クロックサイクルで制御
できるように、キャッシュメモリの容量や構成が制限を
受けて、情報処理装置の性能を上げられないという問題
があった。
クセスが、全てのレベルで同一クロックサイクルで制御
できるように、キャッシュメモリの容量や構成が制限を
受けて、情報処理装置の性能を上げられないという問題
があった。
【０００４】
【課題を解決するための手段】本発明は、主記憶の各ブ
ロックはキャッシュメモリの複数個あるレベル上のブロ
ックと対応が決められており、キャッシュメモリに前記
主記憶のデータを入れる際には、リプレースメント方式
によりレベルが決定され、決定されたレベルのうち、
前記主記憶のアドレスに対応するブロックに前記主記憶
のデータが書き込まれるキャッシュメモリにおいて、キ
ャッシュメモリの各レベル毎にフラグを持ち、フラグの
値によりキャッシュのアクセスクロックサイクル数を制
御する手段を有することを特徴とするものである。
ロックはキャッシュメモリの複数個あるレベル上のブロ
ックと対応が決められており、キャッシュメモリに前記
主記憶のデータを入れる際には、リプレースメント方式
によりレベルが決定され、決定されたレベルのうち、
前記主記憶のアドレスに対応するブロックに前記主記憶
のデータが書き込まれるキャッシュメモリにおいて、キ
ャッシュメモリの各レベル毎にフラグを持ち、フラグの
値によりキャッシュのアクセスクロックサイクル数を制
御する手段を有することを特徴とするものである。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は、本発明によるキャッシュ
メモリの第１の実施例を示す構成図である。このキャッ
シュメモリは、主記憶をアクセスする時の物理アドレス
を保持するアドレスレジスタ１００と、１クロックサイ
クルで読み出し／書き込みができるレベル１のキャッシ
ュ１１０と、２クロックサイクルで読み出し／書き込み
ができるレベル２のキャッシュ１２０と、キャッシュを
読み出す時のキャッシュのレベルを選択する読み出しレ
ベル選択制御部１７０と、読み出しレベル選択制御部１
７０のレベル選択信号によりキャッシュ１１０とキャッ
シュ１２０の読み出しデータを選択するレベル選択器１
３０と、レベル選択器１３０により選択されたキャッシ
ュの読み出しデータを保持する読み出しレジスタ１９０
と、読み出しレベル選択部１７０がレベル２のキャッシ
ュ１２０を選択した時に、パイプラインの各ステージの
レジスタを１クロックサイクル間ホールドさせるパイプ
制御部１８０と、レベル１のキャッシュ１１０とレベル
２のキャッシュ１２０に書き込むデータを保持する書き
込みレジスタ１４０と、データをキャッシュメモリに登
録する時に、登録するキャッシュメモリのレベルを決定
し、決定したキャッシュメモリのライトイネーブルを制
御するリプレース制御部１６０とからなる。
メモリの第１の実施例を示す構成図である。このキャッ
シュメモリは、主記憶をアクセスする時の物理アドレス
を保持するアドレスレジスタ１００と、１クロックサイ
クルで読み出し／書き込みができるレベル１のキャッシ
ュ１１０と、２クロックサイクルで読み出し／書き込み
ができるレベル２のキャッシュ１２０と、キャッシュを
読み出す時のキャッシュのレベルを選択する読み出しレ
ベル選択制御部１７０と、読み出しレベル選択制御部１
７０のレベル選択信号によりキャッシュ１１０とキャッ
シュ１２０の読み出しデータを選択するレベル選択器１
３０と、レベル選択器１３０により選択されたキャッシ
ュの読み出しデータを保持する読み出しレジスタ１９０
と、読み出しレベル選択部１７０がレベル２のキャッシ
ュ１２０を選択した時に、パイプラインの各ステージの
レジスタを１クロックサイクル間ホールドさせるパイプ
制御部１８０と、レベル１のキャッシュ１１０とレベル
２のキャッシュ１２０に書き込むデータを保持する書き
込みレジスタ１４０と、データをキャッシュメモリに登
録する時に、登録するキャッシュメモリのレベルを決定
し、決定したキャッシュメモリのライトイネーブルを制
御するリプレース制御部１６０とからなる。
【０００７】アドレスレジスタ１００の物理アドレス
に、書き込みデータレジスタ１４０のデータを、キャッ
シュメモリに書き込む処理で、リプレース制御部１６０
によりレベル１が選択された場合は、レベル１のキャッ
シュ１１０に書き込みデータレジスタ１４０のデータが
書き込まれる。リプレース制御部１６０がレベル２のキ
ャッシュ１２０を選択した場合は、パイプ制御部１８０
により、パイプラインの各ステージのレジスタを１クロ
ックサイクル間保持し、次のクロックサイクルでレベル
２のキャッシュ１２０に書き込みデータレジスタ１４０
のデータが書き込まれる。
に、書き込みデータレジスタ１４０のデータを、キャッ
シュメモリに書き込む処理で、リプレース制御部１６０
によりレベル１が選択された場合は、レベル１のキャッ
シュ１１０に書き込みデータレジスタ１４０のデータが
書き込まれる。リプレース制御部１６０がレベル２のキ
ャッシュ１２０を選択した場合は、パイプ制御部１８０
により、パイプラインの各ステージのレジスタを１クロ
ックサイクル間保持し、次のクロックサイクルでレベル
２のキャッシュ１２０に書き込みデータレジスタ１４０
のデータが書き込まれる。
【０００８】アドレスレジスタ１００の物理アドレスの
データを読み出す場合、読み出しレベル選択制御部１７
０でどちらのレベルに登録されているかを調べ、レベル
１のキャッシュ１１０に登録されていたら、レベル選択
器１３０によりデータを選択して、アドレスレジスタ１
００の物理アドレスで指されるキャッシュメモリ上のデ
ータが読み出しレジスタ１９０に読み出される。読み出
しレベル選択制御部１７０によりレベル２のキャッシュ
１２０に、登録されていることがわかると、レベル選択
器１３０は２クロックサイクル間、レベル２のキャッシ
ュ１２０を選択して、パイプ制御部１８０によりパイプ
ラインの各ステージのレジスタを１クロックサイクル間
保持し、次のクロックサイクルで読み出しレジスタ１９
０に、キャッシュデータを読み出す。
データを読み出す場合、読み出しレベル選択制御部１７
０でどちらのレベルに登録されているかを調べ、レベル
１のキャッシュ１１０に登録されていたら、レベル選択
器１３０によりデータを選択して、アドレスレジスタ１
００の物理アドレスで指されるキャッシュメモリ上のデ
ータが読み出しレジスタ１９０に読み出される。読み出
しレベル選択制御部１７０によりレベル２のキャッシュ
１２０に、登録されていることがわかると、レベル選択
器１３０は２クロックサイクル間、レベル２のキャッシ
ュ１２０を選択して、パイプ制御部１８０によりパイプ
ラインの各ステージのレジスタを１クロックサイクル間
保持し、次のクロックサイクルで読み出しレジスタ１９
０に、キャッシュデータを読み出す。
【０００９】図２は、本発明によるキャッシュ
メモリの第２の実施例を示す構成図である。このキャッ
シュメモリは、主記憶をアクセスする時の物理アドレス
を保持するアドレスレジスタ１００と、１クロックサイ
クルで読み出し／書き込みができるレベル１のキャッシ
ュ１１０と、１クロックサイクルで読み出し／書き込み
ができるレベル２のキャッシュ１２０と、レベル２のキ
ャッシュ１２０に書き込むデータを１クロックサイクル
でデータ圧縮する圧縮部２００と、レベル２のキャッシ
ュ１２０から読み出したデータを１クロックサイクルで
データ伸張する伸張部２１０と、キャッシュを読み出す
時のキャッシュのレベルを選択する読み出しレベル選択
部１７０と、読み出しレベル選択制御部１７０のレベル
選択信号によりキャッシュ１１０とキャッシュ１２０の
読み出しデータを選択するレベル選択器１３０と、レベ
ル選択器１３０により選択されたキャッシュの読み出し
データを保持する読み出しレジスタ１９０と、読み出し
レベル選択制御部１７０がレベル２のキャッシュを選択
した時に、パイプの各ステージのレジスタを１クロック
サイクル間ホールドさせるパイプ制御部１８０と、レベ
ル１のキャッシュ１１０とレベル２のキャッシュ１２０
に書き込むデータを保持する書き込みデータレジスタ１
４０と、データをキャッシュメモリに登録する時に、登
録するキャッシュメモリのレベルを決定し、決定したキ
ャッシュメモリのライトイネーブルを制御するリプレー
ス制御部１６０とからなる。
メモリの第２の実施例を示す構成図である。このキャッ
シュメモリは、主記憶をアクセスする時の物理アドレス
を保持するアドレスレジスタ１００と、１クロックサイ
クルで読み出し／書き込みができるレベル１のキャッシ
ュ１１０と、１クロックサイクルで読み出し／書き込み
ができるレベル２のキャッシュ１２０と、レベル２のキ
ャッシュ１２０に書き込むデータを１クロックサイクル
でデータ圧縮する圧縮部２００と、レベル２のキャッシ
ュ１２０から読み出したデータを１クロックサイクルで
データ伸張する伸張部２１０と、キャッシュを読み出す
時のキャッシュのレベルを選択する読み出しレベル選択
部１７０と、読み出しレベル選択制御部１７０のレベル
選択信号によりキャッシュ１１０とキャッシュ１２０の
読み出しデータを選択するレベル選択器１３０と、レベ
ル選択器１３０により選択されたキャッシュの読み出し
データを保持する読み出しレジスタ１９０と、読み出し
レベル選択制御部１７０がレベル２のキャッシュを選択
した時に、パイプの各ステージのレジスタを１クロック
サイクル間ホールドさせるパイプ制御部１８０と、レベ
ル１のキャッシュ１１０とレベル２のキャッシュ１２０
に書き込むデータを保持する書き込みデータレジスタ１
４０と、データをキャッシュメモリに登録する時に、登
録するキャッシュメモリのレベルを決定し、決定したキ
ャッシュメモリのライトイネーブルを制御するリプレー
ス制御部１６０とからなる。
【００１０】アドレスレジスタ１００の物理アドレス
に、書き込みデータレジスタ１４０のデータを、キャッ
シュメモリに書き込む処理で、リプレース制御部１６０
によりレベル１が選択された場合は、レベル１のキャッ
シュ１１０に書き込みデータレジスタ１４０のデータが
書き込まれる。リプレース制御部１６０がレベル２のキ
ャッシュ１２０を選択した場合は、パイプ制御部１８０
により、パイプラインの各ステージのレジスタを１クロ
ックサイクル間保持し、その間に圧縮部２００で、書き
込みレジスタ１４０のデータを圧縮し、次のクロックサ
イクルでレベル２のキャッシュ１２０に書き込みデータ
レジスタ１４０のデータが書き込まれる。
に、書き込みデータレジスタ１４０のデータを、キャッ
シュメモリに書き込む処理で、リプレース制御部１６０
によりレベル１が選択された場合は、レベル１のキャッ
シュ１１０に書き込みデータレジスタ１４０のデータが
書き込まれる。リプレース制御部１６０がレベル２のキ
ャッシュ１２０を選択した場合は、パイプ制御部１８０
により、パイプラインの各ステージのレジスタを１クロ
ックサイクル間保持し、その間に圧縮部２００で、書き
込みレジスタ１４０のデータを圧縮し、次のクロックサ
イクルでレベル２のキャッシュ１２０に書き込みデータ
レジスタ１４０のデータが書き込まれる。
【００１１】アドレスレジスタ１００の物理アドレスの
データを読み出す場合、読み出しレベル選択制御部１７
０でどちらのレベルに登録されているかを調べ、レベル
１のキャッシュ１１０に登録されていたら、レベル選択
器１３０によりデータを選択して、読み出しレジスタ１
９０に読み出される。読み出しレベル選択制御部１７０
によりレベル２のキャッシュ１２０に、登録されている
ことがわかると、レベル選択器１３０は２クロックサイ
クル間レベル２のキャッシュ１２０を選択して、パイプ
制御部１８０によりパイプラインの各ステージのレジス
タを１クロックサイクル間保持し、次のクロックサイク
ルで読み出しデータレジスタ１９０に、キャッシュデー
タを読み出す。
データを読み出す場合、読み出しレベル選択制御部１７
０でどちらのレベルに登録されているかを調べ、レベル
１のキャッシュ１１０に登録されていたら、レベル選択
器１３０によりデータを選択して、読み出しレジスタ１
９０に読み出される。読み出しレベル選択制御部１７０
によりレベル２のキャッシュ１２０に、登録されている
ことがわかると、レベル選択器１３０は２クロックサイ
クル間レベル２のキャッシュ１２０を選択して、パイプ
制御部１８０によりパイプラインの各ステージのレジス
タを１クロックサイクル間保持し、次のクロックサイク
ルで読み出しデータレジスタ１９０に、キャッシュデー
タを読み出す。
【００１２】図３は、本発明によるキャッシュメモリの
第３の実施例を示す構成図である。このキャッシュメモ
リは、プログラムによって値を設定するフラグ２４０
と、キャッシュをアクセスする時の物理アドレスを保持
するアドレスレジスタ１００と、キャッシュに書き込む
データを保持する書き込みレジスタ１４０と、１クロッ
クサイクルで読み出し／書き込みができるレベル１のキ
ャッシュ１と、１クロックサイクルで読み出し／書き込
みができるレベル２のキャッシュ２と、１クロックサイ
クルで読み出し／書き込みができるレベル３のキャッシ
ュ３と、１クロックサイクルで読み出し／書き込みがで
きるレベル４のキャッシュ４と、キャッシュに書き込む
データを１クロックサイクルでデータ圧縮する圧縮部２
００と、キャッシュ１，キャッシュ２，キャッシュ３か
ら読み出したデータを１クロックサイクルでデータ伸張
する伸張部２１０と、キャッシュを読み出す時のキャッ
シュのレベルを選択する読み出しレベル選択制御部１７
０と、読み出しレベル選択制御部１７０のレベル選択信
号によりキャッシュ１とキャッシュ２か、キャッシュ３
とキャッシュ４の読み出しデータを選択するレベル選択
器１３０と、読み出しレベル選択制御部１７０のレベル
選択信号によりキャッシュ１かキャッシュ２かキャッシ
ュ３かキャッシュ４の読み出しデータを選択するレベル
選択器１３１と、レベル選択器１３０とレベル選択器１
３１をフラグ２４０の値によって切り替える選択器２２
０と（ここではフラグ２４０が論理１の時、レベル選択
器１３１を選ぶ）、選択器２２０により選択されたレベ
ルのキャッシュの読み出しデータを保持する読み出しレ
ジスタ１９０と、フラグ２４０の値によってキャッシュ
に書き込むデータをデータ圧縮部２００の出力か、書き
込みレジスタ１４０の出力かを選択するモード選択器２
３０と（ここではフラグ２４０が論理１の時、圧縮部２
００の出力とする）、データをキャッシュメモリに登録
する時に、登録するキャッシュメモリのレベルを決定
し、決定したキャッシュメモリのライトイネーブルを制
御するリプレース制御部１６０とからなる。
第３の実施例を示す構成図である。このキャッシュメモ
リは、プログラムによって値を設定するフラグ２４０
と、キャッシュをアクセスする時の物理アドレスを保持
するアドレスレジスタ１００と、キャッシュに書き込む
データを保持する書き込みレジスタ１４０と、１クロッ
クサイクルで読み出し／書き込みができるレベル１のキ
ャッシュ１と、１クロックサイクルで読み出し／書き込
みができるレベル２のキャッシュ２と、１クロックサイ
クルで読み出し／書き込みができるレベル３のキャッシ
ュ３と、１クロックサイクルで読み出し／書き込みがで
きるレベル４のキャッシュ４と、キャッシュに書き込む
データを１クロックサイクルでデータ圧縮する圧縮部２
００と、キャッシュ１，キャッシュ２，キャッシュ３か
ら読み出したデータを１クロックサイクルでデータ伸張
する伸張部２１０と、キャッシュを読み出す時のキャッ
シュのレベルを選択する読み出しレベル選択制御部１７
０と、読み出しレベル選択制御部１７０のレベル選択信
号によりキャッシュ１とキャッシュ２か、キャッシュ３
とキャッシュ４の読み出しデータを選択するレベル選択
器１３０と、読み出しレベル選択制御部１７０のレベル
選択信号によりキャッシュ１かキャッシュ２かキャッシ
ュ３かキャッシュ４の読み出しデータを選択するレベル
選択器１３１と、レベル選択器１３０とレベル選択器１
３１をフラグ２４０の値によって切り替える選択器２２
０と（ここではフラグ２４０が論理１の時、レベル選択
器１３１を選ぶ）、選択器２２０により選択されたレベ
ルのキャッシュの読み出しデータを保持する読み出しレ
ジスタ１９０と、フラグ２４０の値によってキャッシュ
に書き込むデータをデータ圧縮部２００の出力か、書き
込みレジスタ１４０の出力かを選択するモード選択器２
３０と（ここではフラグ２４０が論理１の時、圧縮部２
００の出力とする）、データをキャッシュメモリに登録
する時に、登録するキャッシュメモリのレベルを決定
し、決定したキャッシュメモリのライトイネーブルを制
御するリプレース制御部１６０とからなる。
【００１３】プログラムでフラグ２４０に論理０を設定
すると、キャッシュ１とキャッシュ２は、レベル１のキ
ャッシュで上位と下位のデータが対応する。キャッシュ
３とキャッシュ４はレベル２のキャッシュで上位と下位
のデータが対応する。つまり、２レベルのキャッシュ構
成になる。このとき、アドレスレジスタ１００の物理ア
ドレスに、書き込みレジスタ１４０のデータを、キャッ
シュメモリに書き込む場合、リプレース制御部１６０に
よりレベル１が選択された場合は、フラグ２４０によっ
てモード選択器２３０は、書き込みレジスタ１４０の出
力を選択し、レベル１のキャッシュ１に書き込みレジス
タ１４０の上位データが書き込まれ、レベル１のキャッ
シュ２に書き込みレジスタ１４０の下位データが書き込
まれる。リプレース制御部１６０がレベル２のキャッシ
ュを選択した場合は、フラグ２４０によってモード選択
器２３０は、書き込みレジスタ１４０の出力を選択し、
レベル２のキャッシュ３に書き込みレジスタ１４０の上
位データが書き込まれ、レベル２のキャッシュ４に書き
込みレジスタ１４０の下位データが書き込まれる。アド
レスレジスタ１００の物理アドレスのデータを読み出す
場合、読み出しレベル選択制御部１７０でどのレベルに
登録されているかを調べ、レベル１と判定するとキャッ
シュ１とキャッシュ２を、レベル選択器１３０によりデ
ータを選択し、さらにフラグ２４０により選択器２２０
でレベル選択器１３０が選択されて、読み出しレジスタ
１９０に読み出される。
すると、キャッシュ１とキャッシュ２は、レベル１のキ
ャッシュで上位と下位のデータが対応する。キャッシュ
３とキャッシュ４はレベル２のキャッシュで上位と下位
のデータが対応する。つまり、２レベルのキャッシュ構
成になる。このとき、アドレスレジスタ１００の物理ア
ドレスに、書き込みレジスタ１４０のデータを、キャッ
シュメモリに書き込む場合、リプレース制御部１６０に
よりレベル１が選択された場合は、フラグ２４０によっ
てモード選択器２３０は、書き込みレジスタ１４０の出
力を選択し、レベル１のキャッシュ１に書き込みレジス
タ１４０の上位データが書き込まれ、レベル１のキャッ
シュ２に書き込みレジスタ１４０の下位データが書き込
まれる。リプレース制御部１６０がレベル２のキャッシ
ュを選択した場合は、フラグ２４０によってモード選択
器２３０は、書き込みレジスタ１４０の出力を選択し、
レベル２のキャッシュ３に書き込みレジスタ１４０の上
位データが書き込まれ、レベル２のキャッシュ４に書き
込みレジスタ１４０の下位データが書き込まれる。アド
レスレジスタ１００の物理アドレスのデータを読み出す
場合、読み出しレベル選択制御部１７０でどのレベルに
登録されているかを調べ、レベル１と判定するとキャッ
シュ１とキャッシュ２を、レベル選択器１３０によりデ
ータを選択し、さらにフラグ２４０により選択器２２０
でレベル選択器１３０が選択されて、読み出しレジスタ
１９０に読み出される。
【００１４】プログラムでフラグ２４０に論理１を設定
すると、キャッシュ１はレベル１、キャッシュ２はレベ
ル２、キャッシュ３はレベル３、キャッシュ４はレベル
４に対応する４レベルのキャッシュメモリの構成にな
る。このとき、アドレスレジスタ１００の物理アドレス
に、書き込みレジスタ１４０のデータを、キャッシュメ
モリに書き込む場合、リプレース制御部１６０によりレ
ベル１が選択された場合は、フラグ２４０によってモー
ド選択器２３０は、書き込みレジスタ１４０の出力を圧
縮部２００によって圧縮したデータを選択し、レベル１
のキャッシュ１に書き込みレジスタ１４０のデータが圧
縮されて書き込まれる。リプレース制御部１６０がレベ
ル２のキャッシュを選択した場合は、フラグ２４０によ
ってモード選択器２３０は、書き込みレジスタ１４０の
出力を圧縮部２００によって圧縮したデータを選択し、
レベル２のキャッシュ２に書き込みレジスタ１４０のデ
ータが圧縮されて書き込まれる。リプレース制御部１６
０がレベル３のキャッシュを選択した場合は、フラグ２
４０によってモード選択器２３０は、書き込みレジスタ
１４０の出力を圧縮部２００によって圧縮したデータを
選択し、レベル３のキャッシュ３に書き込みレジスタ１
４０のデータが圧縮されて書き込まれる。リプレース制
御部１６０がレベル４のキャッシュを選択した場合は、
フラグ２４０によってモード選択器２３０は、書き込み
レジスタ１４０の出力を圧縮部２００によって圧縮した
データを選択し、レベル４のキャッシュ４に書き込みレ
ジスタ１４０のデータが圧縮されて書き込まれる。アド
レスレジスタ１００の物理アドレスのデータを読み出す
場合、読み出しレベル選択制御部１７０でどのレベルに
登録されているかを調べ、レベル１と判定するとキャッ
シュ１のデータをレベル選択器１３１によりデータ選択
し、そのデータを伸張部２１０で伸張し、そのデータを
フラグ２４０により選択器２２０で選択して、読み出し
レジスタ１９０に読み出す。読み出しレベル選択制御部
１７０でレベル２のキャッシュに登録されていると判定
すると、キャッシュ２のデータをレベル選択器１３１に
よりデータ選択し、そのデータを伸張部２１０で伸張
し、そのデータをフラグ２４０により選択器２２０で選
択して、読み出しレジスタ１９０に読み出す。読み出し
レベル選択制御部１７０でレベル３のキャッシュに登録
されていると判定すると、キャッシュ３のデータをレベ
ル選択器１３１によりデータ選択し、そのデータを伸張
部２１０で伸張し、そのデータをフラグ２４０により選
択器２２０で選択して、読み出しレジスタ１９０に読み
出す。読み出しレベル選択制御部１７０でレベル４のキ
ャッシュに登録されていると判定すると、キャッシュ４
のデータをレベル選択器１３１によりデータ選択し、そ
のデータを伸張部２１０で伸張し、そのデータをフラグ
２４０により選択器２２０で選択して、読み出しレジス
タ１９０に読み出す。
すると、キャッシュ１はレベル１、キャッシュ２はレベ
ル２、キャッシュ３はレベル３、キャッシュ４はレベル
４に対応する４レベルのキャッシュメモリの構成にな
る。このとき、アドレスレジスタ１００の物理アドレス
に、書き込みレジスタ１４０のデータを、キャッシュメ
モリに書き込む場合、リプレース制御部１６０によりレ
ベル１が選択された場合は、フラグ２４０によってモー
ド選択器２３０は、書き込みレジスタ１４０の出力を圧
縮部２００によって圧縮したデータを選択し、レベル１
のキャッシュ１に書き込みレジスタ１４０のデータが圧
縮されて書き込まれる。リプレース制御部１６０がレベ
ル２のキャッシュを選択した場合は、フラグ２４０によ
ってモード選択器２３０は、書き込みレジスタ１４０の
出力を圧縮部２００によって圧縮したデータを選択し、
レベル２のキャッシュ２に書き込みレジスタ１４０のデ
ータが圧縮されて書き込まれる。リプレース制御部１６
０がレベル３のキャッシュを選択した場合は、フラグ２
４０によってモード選択器２３０は、書き込みレジスタ
１４０の出力を圧縮部２００によって圧縮したデータを
選択し、レベル３のキャッシュ３に書き込みレジスタ１
４０のデータが圧縮されて書き込まれる。リプレース制
御部１６０がレベル４のキャッシュを選択した場合は、
フラグ２４０によってモード選択器２３０は、書き込み
レジスタ１４０の出力を圧縮部２００によって圧縮した
データを選択し、レベル４のキャッシュ４に書き込みレ
ジスタ１４０のデータが圧縮されて書き込まれる。アド
レスレジスタ１００の物理アドレスのデータを読み出す
場合、読み出しレベル選択制御部１７０でどのレベルに
登録されているかを調べ、レベル１と判定するとキャッ
シュ１のデータをレベル選択器１３１によりデータ選択
し、そのデータを伸張部２１０で伸張し、そのデータを
フラグ２４０により選択器２２０で選択して、読み出し
レジスタ１９０に読み出す。読み出しレベル選択制御部
１７０でレベル２のキャッシュに登録されていると判定
すると、キャッシュ２のデータをレベル選択器１３１に
よりデータ選択し、そのデータを伸張部２１０で伸張
し、そのデータをフラグ２４０により選択器２２０で選
択して、読み出しレジスタ１９０に読み出す。読み出し
レベル選択制御部１７０でレベル３のキャッシュに登録
されていると判定すると、キャッシュ３のデータをレベ
ル選択器１３１によりデータ選択し、そのデータを伸張
部２１０で伸張し、そのデータをフラグ２４０により選
択器２２０で選択して、読み出しレジスタ１９０に読み
出す。読み出しレベル選択制御部１７０でレベル４のキ
ャッシュに登録されていると判定すると、キャッシュ４
のデータをレベル選択器１３１によりデータ選択し、そ
のデータを伸張部２１０で伸張し、そのデータをフラグ
２４０により選択器２２０で選択して、読み出しレジス
タ１９０に読み出す。
【００１５】
【発明の効果】以上説明したように本発明は、主記憶の
各ブロックがキャッシュメモリの複数個あるレベル上の
ブロックと対応が決められており、キャッシュメモリに
主記憶のデータを入れる際には、リプレースメント方式
によりレベルが決定され、決定されたレベルのうち、主
記憶のアドレスに対応するブロックに主記憶のデータが
書き込まれる手段と、キャッシュメモリの各レベル毎に
フラグを持ち、フラグの値によりキャッシュアクセスの
クロック数を制御する手段を備えている為、キャッシュ
容量を増やして、キャッシュアクセスのクロックサイク
ル数が増えてしまっても、容易にキャッシュアクセス制
御が出来ることから、キャッシュ容量を増やせたり、ま
たコンパートメントごとに、高速メモリやレジスタファ
イルなどの異なった構造のブロックがキャッシュとして
使用可能になり、高速メモリが一部しか使えなくても性
能を向上させることが出来るという効果を奏する。
各ブロックがキャッシュメモリの複数個あるレベル上の
ブロックと対応が決められており、キャッシュメモリに
主記憶のデータを入れる際には、リプレースメント方式
によりレベルが決定され、決定されたレベルのうち、主
記憶のアドレスに対応するブロックに主記憶のデータが
書き込まれる手段と、キャッシュメモリの各レベル毎に
フラグを持ち、フラグの値によりキャッシュアクセスの
クロック数を制御する手段を備えている為、キャッシュ
容量を増やして、キャッシュアクセスのクロックサイク
ル数が増えてしまっても、容易にキャッシュアクセス制
御が出来ることから、キャッシュ容量を増やせたり、ま
たコンパートメントごとに、高速メモリやレジスタファ
イルなどの異なった構造のブロックがキャッシュとして
使用可能になり、高速メモリが一部しか使えなくても性
能を向上させることが出来るという効果を奏する。
【００１６】さらに本発明は、キャッシュメモリの複数
のレベルのうち、少なくとも一つのレベルを書き込む時
に、データを圧縮し、読み出すときにデータを伸張する
手段を有し、データの圧縮伸張の時間をレベル毎に備え
たフラグによってキャッシュアクセス時間の制御を行う
機能を備えている為に、圧縮／伸張技術を一部に使用す
ることによって、少ないハードウエアで性能を向上でき
るという効果を奏する。
のレベルのうち、少なくとも一つのレベルを書き込む時
に、データを圧縮し、読み出すときにデータを伸張する
手段を有し、データの圧縮伸張の時間をレベル毎に備え
たフラグによってキャッシュアクセス時間の制御を行う
機能を備えている為に、圧縮／伸張技術を一部に使用す
ることによって、少ないハードウエアで性能を向上でき
るという効果を奏する。
【００１７】さらに本発明は、キャッシュメモリの圧縮
／伸張するレベルを、ソフトウエアによりダイレクトに
決定する機能を備えている為に、キャッシュ容量を増や
してキャッシュアクセスクロック数をさげる方が性能向
上が計れるプログラムや、キャッシュ容量は少なくて、
キャッシュアクセス速度が早い方が性能向上が計れるプ
ログラムを、プログラムに合ったキャッシュ構成に変え
て、実行することにより、効率よく性能向上が計れると
いう効果を奏する。
／伸張するレベルを、ソフトウエアによりダイレクトに
決定する機能を備えている為に、キャッシュ容量を増や
してキャッシュアクセスクロック数をさげる方が性能向
上が計れるプログラムや、キャッシュ容量は少なくて、
キャッシュアクセス速度が早い方が性能向上が計れるプ
ログラムを、プログラムに合ったキャッシュ構成に変え
て、実行することにより、効率よく性能向上が計れると
いう効果を奏する。
【図面の簡単な説明】 【図１】本発明の第１の実施例の構成図である。 【図２】本発明の第２の実施例の構成図である。 【図３】本発明の第３の実施例の構成図である。 【符号の説明】 １ キャッシュ ２ キャッシュ ３ キャッシュ ４ キャッシュ １００ アドレスレジスタ １１０ レベル１キャッシュ １２０ レベル２キャッシュ １３０ レベル選択器 １４０ 書き込みレジスタ １６０ リプレース制御部 １７０ 読み出しレベル選択制御部 １８０ パイプ制御部 １９０ 読み出しレジスタ ２００ 圧縮部 ２１０ 伸張部 ２２０ 選択器 ２３０ モード選択器 ２４０ フラグ
Claims (3)
- 【請求項１】 主記憶の各ブロックはキャッシュメモリ
の複数個あるレベル上のブロックと対応が決められてお
り、キャッシュメモリに前記主記憶のデータを入れる際
には、リプレースメント方式によりレベルが決定され、
決定されたレベルのうち、前記主記憶のアドレスに対応
するブロックに前記主記憶のデータが書き込まれるキャ
ッシュメモリにおいて、 キャッシュメモリの各レベル毎にフラグを持ち、フラグ
の値によりキャッシュのアクセスクロックサイクル数を
制御する手段を有することを特徴とするキャッシュメモ
リ。 - 【請求項２】 前記キャッシュメモリの複数のレベルの
うち、少なくとも一つのレベルを書き込む時に、データ
を圧縮し、読み出すときにデータを伸張する手段を有
し、データの圧縮伸張の時間をレベル毎に備えたフラグ
によってキャッシュアクセス時間の制御を行うことを特
徴とする請求項１記載のキャッシュメモリ。 - 【請求項３】 前記キャッシュメモリの圧縮／伸張する
レベルを、ソフトウエアによりダイレクトに決定する
手段を有することを特徴とする請求項２記載のキャッシ
ュメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7033619A JPH08235062A (ja) | 1995-02-22 | 1995-02-22 | キャッシュメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7033619A JPH08235062A (ja) | 1995-02-22 | 1995-02-22 | キャッシュメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08235062A true JPH08235062A (ja) | 1996-09-13 |
Family
ID=12391474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7033619A Pending JPH08235062A (ja) | 1995-02-22 | 1995-02-22 | キャッシュメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08235062A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003098440A1 (fr) * | 2002-05-20 | 2003-11-27 | Fujitsu Limited | Antémémoire de compression |
| JP2009098822A (ja) * | 2007-10-16 | 2009-05-07 | Sony Corp | データ処理装置及び共有メモリのアクセス方法 |
-
1995
- 1995-02-22 JP JP7033619A patent/JPH08235062A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003098440A1 (fr) * | 2002-05-20 | 2003-11-27 | Fujitsu Limited | Antémémoire de compression |
| JP2009098822A (ja) * | 2007-10-16 | 2009-05-07 | Sony Corp | データ処理装置及び共有メモリのアクセス方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294130B1 (ko) | 메모리집적회로와그를사용한주메모리시스템및그래픽메모리시스템 | |
| KR100306966B1 (ko) | 동기형버스트반도체메모리장치 | |
| US5367494A (en) | Randomly accessible memory having time overlapping memory accesses | |
| KR100627986B1 (ko) | 동기식 파이프라인 버스트 메모리 및 그 동작 방법 | |
| US20070076503A1 (en) | Circuitry and methods for efficient FIFO memory | |
| US5996052A (en) | Method and circuit for enabling a clock-synchronized read-modify-write operation on a memory array | |
| JPH08235062A (ja) | キャッシュメモリ | |
| US20070198807A1 (en) | Internally derived address generation system and method for burst loading of a synchronous memory | |
| JPH11328997A (ja) | 半導体メモリ装置及びバーイン試験方法 | |
| JPH11250660A (ja) | メモリデバイスおよび該メモリデバイスのアドレッシング方法 | |
| JPH08328949A (ja) | 記憶装置 | |
| US6862667B2 (en) | Synchronous DRAM utilizable as shared memory | |
| KR100417548B1 (ko) | 집적된캐쉬메모리와,디지탈메모리에서메모리소자에데이타를제공하는방법 | |
| US6745302B1 (en) | Method and circuit for enabling a clock-synchronized read-modify-write operation on a memory array | |
| US20010042155A1 (en) | Instruction memory circuit | |
| JP2554761B2 (ja) | データ転送パス制御方式 | |
| JP2976909B2 (ja) | キャッシュ・データの掃き出し制御方法 | |
| JP2595992B2 (ja) | 電子楽器 | |
| US8140833B2 (en) | Implementing polymorphic branch history table reconfiguration | |
| JPH10116191A (ja) | 圧縮命令用バッファを備えたプロセッサ | |
| KR950008663B1 (ko) | 다이나믹 램 메모리(dram)엑세스 제어장치 | |
| KR960704270A (ko) | 라이트 히트후 지연없는 저전력, 고성능, 온칩 캐쉬(low power, high performance, on-chip cache with no stall after a write hit) | |
| JPH05257807A (ja) | キャッシュメモリ制御装置 | |
| JPH07191822A (ja) | データ記憶装置及びデータシステム | |
| JPS60205646A (ja) | 補助記憶装置の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980324 |