JP2976909B2 - キャッシュ・データの掃き出し制御方法 - Google Patents
キャッシュ・データの掃き出し制御方法Info
- Publication number
- JP2976909B2 JP2976909B2 JP8344720A JP34472096A JP2976909B2 JP 2976909 B2 JP2976909 B2 JP 2976909B2 JP 8344720 A JP8344720 A JP 8344720A JP 34472096 A JP34472096 A JP 34472096A JP 2976909 B2 JP2976909 B2 JP 2976909B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- cache
- cache data
- storage device
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、キャッシュ・デー
タの掃き出し制御方法に関し、特に、アクセス頻度デー
タが等しい場合のキャッシュ・データの掃き出し制御方
法に関する。
タの掃き出し制御方法に関し、特に、アクセス頻度デー
タが等しい場合のキャッシュ・データの掃き出し制御方
法に関する。
【０００２】
【従来の技術】図８は、キャッシュ・コントローラ及び
キャッシュ・メモリを備えた情報処理システムの構成を
示すブロック図で、情報処理装置４は記憶装置群３の中
の所要の記憶装置ｉのデータをアクセスするようキャッ
シュ・コントローラ１にアクセス要求を出す。キャッシ
ュ・コントローラ１はこのキャッシュ要求を受けて、記
憶装置ｉから所要のデータをアクセスしてキャッッシュ
・メモリ２に格納するとともに、情報処理装置４に対し
てキャッシュ・データを供給する。ここで、キャッシュ
・メモリ２がキャッシュ・データで満杯となり、新たに
キャッシュの要求が発生したときには、キャッシュ・メ
モリからキャッシュ・データを掃き出すことが必要にな
る。
キャッシュ・メモリを備えた情報処理システムの構成を
示すブロック図で、情報処理装置４は記憶装置群３の中
の所要の記憶装置ｉのデータをアクセスするようキャッ
シュ・コントローラ１にアクセス要求を出す。キャッシ
ュ・コントローラ１はこのキャッシュ要求を受けて、記
憶装置ｉから所要のデータをアクセスしてキャッッシュ
・メモリ２に格納するとともに、情報処理装置４に対し
てキャッシュ・データを供給する。ここで、キャッシュ
・メモリ２がキャッシュ・データで満杯となり、新たに
キャッシュの要求が発生したときには、キャッシュ・メ
モリからキャッシュ・データを掃き出すことが必要にな
る。
【０００３】図５、図６及び図７は、従来の、このキャ
ッシュ・データの掃き出し制御方法を説明する図で、図
５はキャッシュ・データの掃き出し処理フローを示すフ
ローチャートを、図６はアクセス頻度データの設定のフ
ローを示すフローチャートを、図７はキャッシュ・メモ
リ中のキャッシュ・データの格納状態を示した図であ
る。このキャッシュ・データは、図７に示すように、ア
ドレスタグ・データと、キャッシュしたデータ本体と、
アクセス頻度データとを一組みとする構成である。
ッシュ・データの掃き出し制御方法を説明する図で、図
５はキャッシュ・データの掃き出し処理フローを示すフ
ローチャートを、図６はアクセス頻度データの設定のフ
ローを示すフローチャートを、図７はキャッシュ・メモ
リ中のキャッシュ・データの格納状態を示した図であ
る。このキャッシュ・データは、図７に示すように、ア
ドレスタグ・データと、キャッシュしたデータ本体と、
アクセス頻度データとを一組みとする構成である。
【０００４】このキャッシュ・データの掃き出し制御方
法は、キャッシュ・メモリに格納されている各キャッシ
ュ・データについて、キャッシュ・メモリ内に格納され
たキャッシュ・データの掃き出しの順番を決める際に、
図６のフロー・チャート中の処理６０１で、各キャッシ
ュ・データをアクセスする毎に、所定値を加算するよう
にして設定したアクセス頻度データを比較して、アクセ
ス頻度データが一番小さいキャッシュ・データを掃き出
すように制御していた（図５の処理５０１）。
法は、キャッシュ・メモリに格納されている各キャッシ
ュ・データについて、キャッシュ・メモリ内に格納され
たキャッシュ・データの掃き出しの順番を決める際に、
図６のフロー・チャート中の処理６０１で、各キャッシ
ュ・データをアクセスする毎に、所定値を加算するよう
にして設定したアクセス頻度データを比較して、アクセ
ス頻度データが一番小さいキャッシュ・データを掃き出
すように制御していた（図５の処理５０１）。
【０００５】
【発明が解決しようとする課題】この従来のキャッシュ
・データの掃き出し制御方法では、キャッシュ・メモリ
内からキャッシュ・データを掃き出す際、アクセス頻度
データが同じ場合には、キャッシュ・メモリへの格納順
で掃き出しすることとなる。この場合、各々のキャッシ
ュ・データを元々格納している記憶装置から、前記各々
のキャッシュ・データをアクセスする際のアクセス速度
の違いは考慮しないので、アクセス速度が速い記憶装置
のキャッシュ・データと、アクセス速度が遅い記憶装置
のキャッシュ・データの各々のアクセス頻度データが同
じ場合、本来であれば、アクセス速度が遅いほうの記憶
装置のキャッシュ・データを残したほうが、以降の処理
で、掃き出した同じデータをアクセスする際、アクセス
速度が速いので、以降の全体としてのアクセス速度の効
率が改善される。しかし、従来の制御方法では、アクセ
ス速度については考慮していないので、前記のようにア
クセス頻度データが等しい場合には、アクセス速度が遅
い方の記憶装置のキャッシュ・データがキャッシュ・メ
モリから掃き出される場合があり、以降の処理で、この
削除したキャッシュ・データを再びアクセスする際に、
アクセス速度が遅い分だけ余計にアクセス時間が必要と
なり、全体としてアクセス時間が大きくなるという欠点
があった。
・データの掃き出し制御方法では、キャッシュ・メモリ
内からキャッシュ・データを掃き出す際、アクセス頻度
データが同じ場合には、キャッシュ・メモリへの格納順
で掃き出しすることとなる。この場合、各々のキャッシ
ュ・データを元々格納している記憶装置から、前記各々
のキャッシュ・データをアクセスする際のアクセス速度
の違いは考慮しないので、アクセス速度が速い記憶装置
のキャッシュ・データと、アクセス速度が遅い記憶装置
のキャッシュ・データの各々のアクセス頻度データが同
じ場合、本来であれば、アクセス速度が遅いほうの記憶
装置のキャッシュ・データを残したほうが、以降の処理
で、掃き出した同じデータをアクセスする際、アクセス
速度が速いので、以降の全体としてのアクセス速度の効
率が改善される。しかし、従来の制御方法では、アクセ
ス速度については考慮していないので、前記のようにア
クセス頻度データが等しい場合には、アクセス速度が遅
い方の記憶装置のキャッシュ・データがキャッシュ・メ
モリから掃き出される場合があり、以降の処理で、この
削除したキャッシュ・データを再びアクセスする際に、
アクセス速度が遅い分だけ余計にアクセス時間が必要と
なり、全体としてアクセス時間が大きくなるという欠点
があった。
【０００６】
【課題を解決するための手段】前記の欠点を解消するた
め、本発明のキャッシュ・データの掃き出し制御方法で
は、キャッシュ・メモリからキャッシュ・データを掃き
出し処理するとき、前記キャッシュ・メモリ内に格納し
た各キャッシュ・データについて、前記各キャッシュ・
データをアクセスする毎に、所定値を加算するようにし
て設定したアクセス頻度データと、前記各キャッシュ・
データを元々格納している記憶装置の各アクセス速度に
応じて、このアクセス速度が速い記憶装置には小さい値
を、このアクセス速度が遅い記憶装置には大きな値を、
前記キャッシュ・メモリに格納する際に設定するように
したスピードフラグ・データとにより、前記各キャッシ
ュ・データの中でアクセス頻度データが一番小さい値の
キャッシュ・データを掃き出し、前記のアクセス頻度デ
ータの一番小さい値が同一であるキャッシュ・データが
複数個ある場合には、前記スピードフラグ・データが小
さい値のほうのキャッシュ・データを掃き出すように、
キャッシュ・データの掃き出し制御をする方法とした。
め、本発明のキャッシュ・データの掃き出し制御方法で
は、キャッシュ・メモリからキャッシュ・データを掃き
出し処理するとき、前記キャッシュ・メモリ内に格納し
た各キャッシュ・データについて、前記各キャッシュ・
データをアクセスする毎に、所定値を加算するようにし
て設定したアクセス頻度データと、前記各キャッシュ・
データを元々格納している記憶装置の各アクセス速度に
応じて、このアクセス速度が速い記憶装置には小さい値
を、このアクセス速度が遅い記憶装置には大きな値を、
前記キャッシュ・メモリに格納する際に設定するように
したスピードフラグ・データとにより、前記各キャッシ
ュ・データの中でアクセス頻度データが一番小さい値の
キャッシュ・データを掃き出し、前記のアクセス頻度デ
ータの一番小さい値が同一であるキャッシュ・データが
複数個ある場合には、前記スピードフラグ・データが小
さい値のほうのキャッシュ・データを掃き出すように、
キャッシュ・データの掃き出し制御をする方法とした。
【０００７】あるいは、キャッシュ・メモリ内にキャッ
シュするデータを、記憶装置からアクセスする際に、キ
ャッシュ・コントローラがウエイト動作するウエイト回
数を計数して、前記ウエイト回数を、各キャッシュ・デ
ータのスピードフラグ・データとして設定するようにし
て、キャッシュ・データの掃き出しを制御する方法とし
た。
シュするデータを、記憶装置からアクセスする際に、キ
ャッシュ・コントローラがウエイト動作するウエイト回
数を計数して、前記ウエイト回数を、各キャッシュ・デ
ータのスピードフラグ・データとして設定するようにし
て、キャッシュ・データの掃き出しを制御する方法とし
た。
【０００８】
【発明の実施の形態】本発明の第１の実施の形態につい
て、以下に図面を参照して説明する。図４は本発明の実
施形態におけるキャッシュ・メモリ内のキャッシュ・デ
ータの格納状態を示したもので、各キャッシュ・データ
（ｉ）は、キャッシュしたデータを元々格納している記
憶装置での位置を表すアドレス情報を示すアドレスタグ
・データ（ｉ，１）と、キャッシュしたデータ本体
（ｉ，２）と、スピードフラグ・データ（ｉ，４）と、
及びアクセス頻度データ（ｉ，３）を一組みとする構成
でキャッシュ・メモリに格納される（ｉはＮ以下の自然
数）。
て、以下に図面を参照して説明する。図４は本発明の実
施形態におけるキャッシュ・メモリ内のキャッシュ・デ
ータの格納状態を示したもので、各キャッシュ・データ
（ｉ）は、キャッシュしたデータを元々格納している記
憶装置での位置を表すアドレス情報を示すアドレスタグ
・データ（ｉ，１）と、キャッシュしたデータ本体
（ｉ，２）と、スピードフラグ・データ（ｉ，４）と、
及びアクセス頻度データ（ｉ，３）を一組みとする構成
でキャッシュ・メモリに格納される（ｉはＮ以下の自然
数）。
【０００９】図２は本発明の第１の実施の形態における
スピードフラグ・データを設定するフローを示すフロー
・チャートである。図２に示すように、記憶装置からデ
ータをキャッシュするとき、そのアクセス速度が速い記
憶装置には小さい値を、そのアクセス速度が遅い記憶装
置には大きな値を、前記キャッシュ・メモリに格納する
際にスピードフラグ・データ（ｉ，４）として格納して
おく（処理２０１）。そして、各キャッシュ・データが
アクセスされる毎に、アクセス頻度データに所定値を加
算していく（処理２０２）。ここに、新たなデータ・キ
ャッシュの要求が発生して、キャッシュ・メモリが満杯
で、新たなキャッシュ・データを格納する容量がない場
合、キャッシュ・メモリからキャッシュ・データを掃き
出すことが必要になる（分岐２００）。
スピードフラグ・データを設定するフローを示すフロー
・チャートである。図２に示すように、記憶装置からデ
ータをキャッシュするとき、そのアクセス速度が速い記
憶装置には小さい値を、そのアクセス速度が遅い記憶装
置には大きな値を、前記キャッシュ・メモリに格納する
際にスピードフラグ・データ（ｉ，４）として格納して
おく（処理２０１）。そして、各キャッシュ・データが
アクセスされる毎に、アクセス頻度データに所定値を加
算していく（処理２０２）。ここに、新たなデータ・キ
ャッシュの要求が発生して、キャッシュ・メモリが満杯
で、新たなキャッシュ・データを格納する容量がない場
合、キャッシュ・メモリからキャッシュ・データを掃き
出すことが必要になる（分岐２００）。
【００１０】図１は、本発明のキャッシュ・データの掃
き出し処理のフローを示したフロー・チャートである。
まず、現在キャッシュ・メモリ内に格納されている各キ
ャッシュ・データについて、アクセス頻度データの大き
い順にソートし、アクセス頻度データが一番小さいもの
を見つける（処理１０１）。このとき、アクセス頻度デ
ータが一番小さいキャッシュ・データが複数個ある場合
には、これらのキャッシュ・データについて、スピード
フラグ・データの大きい順にソートし、その値が一番小
さいキャッシュ・データをキャッシュ・メモリから掃き
出すように制御する（処理１０２）。このとき、スピー
ドフラグ・データが一番小さいキャッシュ・データが複
数個ある場合には、従来と同様に、キャッシュされた順
に従って，ＦＩＦＯ方式のときにはキャッシュされた順
が古い方のものを、ＬＩＦＯ方式のときには、キャッシ
ュされた順が新しい方のものを、キャッシュ・メモリか
ら掃き出すように制御する。
き出し処理のフローを示したフロー・チャートである。
まず、現在キャッシュ・メモリ内に格納されている各キ
ャッシュ・データについて、アクセス頻度データの大き
い順にソートし、アクセス頻度データが一番小さいもの
を見つける（処理１０１）。このとき、アクセス頻度デ
ータが一番小さいキャッシュ・データが複数個ある場合
には、これらのキャッシュ・データについて、スピード
フラグ・データの大きい順にソートし、その値が一番小
さいキャッシュ・データをキャッシュ・メモリから掃き
出すように制御する（処理１０２）。このとき、スピー
ドフラグ・データが一番小さいキャッシュ・データが複
数個ある場合には、従来と同様に、キャッシュされた順
に従って，ＦＩＦＯ方式のときにはキャッシュされた順
が古い方のものを、ＬＩＦＯ方式のときには、キャッシ
ュされた順が新しい方のものを、キャッシュ・メモリか
ら掃き出すように制御する。
【００１１】次に、本発明の第２の実施の形態について
説明する。図３は、この第２の実施の形態におけるスピ
ードフラグ・データの設定のフローを示すフロー・チャ
ートである。キャッシュ・コントローラは、キャッシュ
の要求を受け、所要の記憶装置ｉからデータをアクセス
するが、このとき、アクセス速度の関係から通常、ウェ
イト動作が必要になるが、キャッシュ・コントローラ１
はこのウェイト回数をカウントしておき、このウェイト
回数をスピードフラグ・データとして格納するようにし
ている（処理３０１）。この点以外は、第１の実施の形
態の処理フローと同様に処理する。
説明する。図３は、この第２の実施の形態におけるスピ
ードフラグ・データの設定のフローを示すフロー・チャ
ートである。キャッシュ・コントローラは、キャッシュ
の要求を受け、所要の記憶装置ｉからデータをアクセス
するが、このとき、アクセス速度の関係から通常、ウェ
イト動作が必要になるが、キャッシュ・コントローラ１
はこのウェイト回数をカウントしておき、このウェイト
回数をスピードフラグ・データとして格納するようにし
ている（処理３０１）。この点以外は、第１の実施の形
態の処理フローと同様に処理する。
【００１２】
【発明の効果】以上のように、本発明のキャッシュ・デ
ータの掃き出し制御方法では、キャッシュ・メモリ内の
各キャッシュ・データの掃き出しの順番を決めるとき
に、アクセス頻度データだけでなく、前記の各キャッシ
ュ・データを元々格納している各記憶装置毎のアクセス
速度に対応するスピードフラグ・データも考慮して、キ
ャッシュ・データの掃き出しの順番を制御するようにし
たので、アクセス頻度データが同じ場合にも、スピード
フラグ・データが小さいほうのキャッシュ・データが掃
き出しされることになり、アクセス速度が速い記憶装置
のキャッシュ・データから掃き出され、全体としてアク
セス時間が短縮され、アクセス速度の改善ができるとい
う効果がある。
ータの掃き出し制御方法では、キャッシュ・メモリ内の
各キャッシュ・データの掃き出しの順番を決めるとき
に、アクセス頻度データだけでなく、前記の各キャッシ
ュ・データを元々格納している各記憶装置毎のアクセス
速度に対応するスピードフラグ・データも考慮して、キ
ャッシュ・データの掃き出しの順番を制御するようにし
たので、アクセス頻度データが同じ場合にも、スピード
フラグ・データが小さいほうのキャッシュ・データが掃
き出しされることになり、アクセス速度が速い記憶装置
のキャッシュ・データから掃き出され、全体としてアク
セス時間が短縮され、アクセス速度の改善ができるとい
う効果がある。
【図１】本発明のキャッシュ・データの掃き出し制御方
法のフロー・チャート。
法のフロー・チャート。
【図２】本発明の第１の実施の形態のスピードフラグ・
データの設定のフローを示すフロー・チャート。
データの設定のフローを示すフロー・チャート。
【図３】本発明の第２の実施の形態のスピードフラグ・
データの設定のフローを示すフロー・チャート。
データの設定のフローを示すフロー・チャート。
【図４】本発明のキャッシュ・データの格納状態を示す
図。
図。
【図５】従来のキャッシュ・データの掃き出し制御方法
のフロー・チャート。
のフロー・チャート。
【図６】従来のキャッシュ・データの格納処理を示すフ
ロー・チャート。
ロー・チャート。
【図７】従来のキャッシュ・データの格納状態を示す
図。
図。
【図８】キャッシュ・コントローラ及びキャッシュ・メ
モリを含む情報処理システムのクロック図。
モリを含む情報処理システムのクロック図。
（１，１）から（Ｎ，１） アドレスタグ・データ （１，２）から（Ｎ，２） キャッシュしたデータ本
体 （１，４）から（Ｎ，４） スピードフラグ・データ （１，３）から（Ｎ，３） アクセス頻度データ
体 （１，４）から（Ｎ，４） スピードフラグ・データ （１，３）から（Ｎ，３） アクセス頻度データ
Claims (2)
- 【請求項１】 キャッシュ・メモリからキャッシュ・デ
ータを掃き出し処理するとき、前記キャッシュ・メモリ
内に格納した各キャッシュ・データについて、前記各キ
ャッシュ・データをアクセスする毎に、所定値を加算す
るようにして設定したアクセス頻度データと、前記各キ
ャッシュ・データを元々格納している記憶装置の各アク
セス速度に応じて、このアクセス速度が速い記憶装置に
は小さい値を、このアクセス速度が遅い記憶装置には大
きな値を、前記キャッシュ・メモリにキャッシュする際
に設定するようにしたスピードフラグ・データとによ
り、前記各キャッシュ・データの中でアクセス頻度デー
タが一番小さい値のキャッシュ・データを掃き出し、前
記のアクセス頻度データの一番小さい値が同一であるキ
ャッシュ・データが複数個ある場合には、前記スピード
フラグ・データが小さい値のほうのキャッシュ・データ
を掃き出すようにしたことを特徴とするキャッシュ・デ
ータの掃き出し制御方法。 - 【請求項２】 キャッシュ・メモリ内にキャッシュする
データを、記憶装置からアクセスする際に、キャッシュ
・コントローラがウエイト動作するウエイト回数を計数
して、前記ウエイト回数を、各々のキャッシュ・データ
のスピードフラグ・データとして設定するようにしたこ
とを特徴とする請求項１記載のキャッシュ・データの掃
き出し制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8344720A JP2976909B2 (ja) | 1996-12-25 | 1996-12-25 | キャッシュ・データの掃き出し制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8344720A JP2976909B2 (ja) | 1996-12-25 | 1996-12-25 | キャッシュ・データの掃き出し制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10187540A JPH10187540A (ja) | 1998-07-21 |
| JP2976909B2 true JP2976909B2 (ja) | 1999-11-10 |
Family
ID=18371463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8344720A Expired - Fee Related JP2976909B2 (ja) | 1996-12-25 | 1996-12-25 | キャッシュ・データの掃き出し制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2976909B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10114750B2 (en) | 2012-01-23 | 2018-10-30 | Qualcomm Incorporated | Preventing the displacement of high temporal locality of reference data fill buffers |
| JP6485320B2 (ja) | 2015-10-23 | 2019-03-20 | 富士通株式会社 | キャッシュメモリおよびキャッシュメモリの制御方法 |
-
1996
- 1996-12-25 JP JP8344720A patent/JP2976909B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10187540A (ja) | 1998-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247653A (en) | Adaptive segment control and method for simulating a multi-segment cache | |
| US4322815A (en) | Hierarchical data storage system | |
| JP2002049528A (ja) | キャッシュからデータをデモートする方法、システム及びプログラム | |
| JPH0616272B2 (ja) | メモリアクセス制御方式 | |
| JP2976909B2 (ja) | キャッシュ・データの掃き出し制御方法 | |
| JPH08137754A (ja) | ディスクキャッシュ装置 | |
| JPH05120135A (ja) | キヤツシユ制御方式 | |
| US6279082B1 (en) | System and method for efficient use of cache to improve access to memory of page type | |
| JPH11112564A (ja) | リスト管理システム、方法及び記憶媒体、並びにパケット交換機 | |
| JP2854667B2 (ja) | ディスク・キャッシュ制御方式 | |
| JPH0784886A (ja) | キャッシュメモリ制御方法およびキャッシュメモリ制御装置 | |
| JPH0540688A (ja) | 多数ページモードｄｒａｍ制御方式 | |
| WO1999049395A1 (fr) | Controleur de memoire tampon | |
| JP2002108707A (ja) | キャッシュメモリ制御方式 | |
| JP3772003B2 (ja) | メモリ管理システムおよびデータ管理方法 | |
| JPH09198300A (ja) | メモリアクセス制御方法 | |
| JPH06266618A (ja) | エラー訂正・検出機能付きの主記憶コントローラを備えた情報処理装置 | |
| JPH0594373A (ja) | データフラツシユ間隔制御方式 | |
| JP2001154845A (ja) | キャッシュミスした後のメモリバスアクセス制御方式 | |
| JPH01228036A (ja) | キャッシュメモリ | |
| JP2001175535A (ja) | 半導体記憶装置およびそれを用いたキャッシュメモリシステム | |
| JPH02187840A (ja) | キャッシュメモリ制御方式 | |
| JPH02253358A (ja) | キャッシュメモリ | |
| JPH0652056A (ja) | キャシュメモリシステム | |
| JPS63128453A (ja) | 高速バツフア管理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990810 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |