JPH06266618A - エラー訂正・検出機能付きの主記憶コントローラを備えた情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】主記憶コントローラによる、エラー訂正符号の
生成単位に満たないサイズの主記憶ライトアクセスの高
速化が図れるようにする。 【構成】システムバス幅を１サブブロックとし、Ｎサブ
ブロックを１ブロックとして管理される主記憶３を、こ
のＮサブブロックに対応したサブ主記憶３０-0〜３０-
(N-1)で構成し、且つシステムバス幅を単位に訂正符号
を生成する主記憶コントローラ４内にキャッシュメモリ
４１を設け、主記憶コントローラ４は、システムバス幅
に満たないサイズのライトアクセスの場合、要求先のブ
ロックデータがキャッシュメモリ４１に登録されている
なら、同データのうち要求されたサブブロック内データ
部分のみを要求データに書き換えてシステムバス幅に拡
張し、この拡張したデータをもとに訂正符号を生成して
主記憶３内の対応するサブ主記憶への書き込みを行う構
成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、エラー訂正・検出機
能付きの主記憶コントローラを備え、エラー訂正符号の
生成単位をシステムバス幅（システムバスのデータ幅）
とする情報処理装置に係り、特に主記憶に対するライト
アクセス要求時における主記憶コントローラのアクセス
制御方式に関する。

【０００２】

【従来の技術】この種の情報処理装置の主記憶コントロ
ーラは、ＣＰＵ等から要求された主記憶ライトを実行す
る際には、ライトするデータにエラー訂正符号（エラー
検出・訂正符号）を付加し、そのデータを読み出した際
に、同データと同データに付加されているエラー訂正符
号とをもとに、データの誤りの検出、更には誤りの訂正
を行うようになっている。

【０００３】さて、データの誤り検出・訂正に用いられ
るエラー訂正符号は、一般に予め定められた特定のビッ
ト長のデータ（例えばシステムバス幅のデータ）を単位
に生成される。このため主記憶コントローラは、ライト
要求されたデータの長さが、上記特定ビット長（システ
ムバス幅）に満たない場合には、一旦、主記憶より書き
込み先のデータ部分を含む上記特定ビット長のデータを
読み出してビット幅を満たした後に、そのうちの書き込
み先データ部分をライト要求されたデータで書き換え
て、この書き換えられた特定ビット長のデータに対して
エラー訂正符号を生成する必要があった。主記憶コント
ローラは、このようにしてエラー訂正符号を生成する
と、このエラー訂正符号を上記書き換え後の特定ビット
長のデータに付加して主記憶ライトを実行する。

【０００４】

【発明が解決しようとする課題】上記したように従来
は、エラー訂正符号を生成するのに必要な特定ビット長
に満たないデータの主記憶ライトアクセスを行うには、
そのライトアクセスに先行して、書き込み先のデータ部
分を含む特定ビット長のデータをリードアクセスしなけ
ればならず、ライトアクセスの高速化が図れないという
問題があった。

【０００５】この発明は上記事情を考慮してなされたも
のでその目的は、エラー訂正・検出機能付きの主記憶コ
ントローラによる、エラー訂正符号の生成単位に満たな
いサイズの主記憶ライトアクセスの高速化が図れる情報
処理装置を提供することにある。

【０００６】

【課題を解決するための手段】この発明は、エラー訂正
符号の生成単位をシステムバス幅（システムバスのデー
タ幅）とする情報処理装置において、システムバス幅を
１サブブロックとし、このサブブロックＮ個を１ブロッ
クとして管理される主記憶であって、各ブロックのデー
タをＮ個のサブブロックに分割して格納するための、主
記憶コントローラにより独立にアクセス可能なＮ個のサ
ブ主記憶から構成される主記憶を設けると共に、主記憶
コントローラ内に、上記ブロックを単位に主記憶の一部
の写しが登録されるキャッシュメモリを設け、システム
バス幅に満たないサイズのライトアクセスが要求された
場合に、この要求先に対応する主記憶内のブロックのデ
ータがキャッシュメモリに登録されているならば、上記
主記憶コントローラが、キャッシュメモリ上の当該ブロ
ックのデータのうちライトアクセス要求されたサブブロ
ック内データ部分を要求データに書き換え、この書き換
えがなされたサブブロックのデータをもとにエラー訂正
符号を生成して、主記憶内の対応するサブ主記憶への書
き込みを行う構成としたことを特徴とするものである。

【０００７】また、この発明は、システムバス幅に満た
ないサイズのライトアクセスが要求された場合に、この
要求先に対応するブロックのデータがキャッシュメモリ
に登録されていないならば、上記主記憶コントローラ
が、そのブロックのデータを構成するＮ個のサブブロッ
クのデータを上記Ｎ個のサブ主記憶から同時に読み出し
て、ライトアクセス要求されたサブブロック内データ部
分が要求データに書き換えられたブロックデータの形で
キャッシュメモリに登録すると共に、この書き換えがな
されたサブブロックのデータをもとにエラー訂正符号を
生成して、主記憶内の対応するサブ主記憶へ書き戻すよ
うにしたことをも特徴とする。

【０００８】

【作用】上記の構成において、エラー訂正符号の生成単
位であるシステムバス幅に満たないサイズの主記憶ライ
トアクセスの場合には、主記憶コントローラ内に設けら
れた、システムバス幅のＮ倍のサイズを１ブロックとす
るキャッシュメモリ内に、要求先に対応するブロックデ
ータが登録されているか否かがチェックされ、そのチェ
ック結果によって異なる処理が行われる。

【０００９】まず、要求先の主記憶内ブロックデータが
キャッシュメモリに登録されているヒット時には、主記
憶コントローラは、キャッシュメモリ上のヒットしたブ
ロックデータのうちライトアクセス要求されたサブブロ
ック内データ部分のみを要求データに書き換えて、エラ
ー訂正符号の生成が可能なデータ幅に拡張し、この書き
換えがなされたサブブロックのデータをもとにエラー訂
正符号を生成して、主記憶内の対応するサブ主記憶への
書き込みを行う。

【００１０】次に、要求先のブロックデータがキャッシ
ュメモリに登録されていないミスヒット時には、主記憶
コントローラは、要求先の主記憶内ブロックデータを構
成するＮ個のサブブロックのデータをＮ個のサブ主記憶
から同時に読み出してキャッシュメモリに登録した後、
そのうちのライトアクセス要求されたサブブロック内デ
ータ部分のみを要求データに書き換えて、エラー訂正符
号の生成が可能なデータ幅に拡張し、この書き換えがな
されたサブブロックのデータをもとにエラー訂正符号を
生成して、主記憶内の対応するサブ主記憶へ書き戻す。

【００１１】このように、エラー訂正符号の生成単位で
あるシステムバス幅に満たない主記憶ライトアクセスの
場合でも、キャッシュメモリにヒットしたならば、その
ヒットブロック内のライトアクセス要求されたサブブロ
ック内データ部分を要求データに書き換えることで、主
記憶をリードアクセスすることなく、エラー訂正符号の
生成が可能なデータ幅に拡張して主記憶ライトを実行す
ることができるため、高速ライトアクセスが実現可能と
なる。

【００１２】また、ミスヒット時には、主記憶ライトア
クセスに先行して、要求先に対応したブロックデータを
構成するＮ個のサブブロックデータを主記憶から読み出
す主記憶リードアクセスが必要となるが、このＮ個のサ
ブブロックデータは主記憶を構成するＮ個のサブ記憶か
ら同時に読み出せるため、リードアクセス回数は従来と
同じ１回である。しかも、この読み出したブロックデー
タをキャッシュメモリに登録することにより、以降のシ
ステムバス幅に満たない主記憶ライトアクセス要求に対
してキャッシュメモリにヒットした場合には、主記憶リ
ードアクセスが不要となる。

【００１３】

【実施例】図１はこの発明の一実施例に係る情報処理装
置のブロック構成図である。

【００１４】同図において、１は装置の中心をなすＣＰ
Ｕ、２はＣＰＵ１および後述する主記憶コントローラ４
等を相互接続するためのシステムバスである。システム
バス２のバス幅（データ幅）は、例えば２^m （＝Ｍ）バ
イトである。

【００１５】３はプログラム、データ等が格納される主
記憶である。主記憶３は、システムバス２のバス幅（Ｍ
バイト）の２ⁿ （＝Ｎ）倍のサイズを１ブロックとして
管理される。この主記憶３内の各ブロックは、システム
バス２のバス幅（Ｍバイト）のサイズのＮ個のサブブロ
ック（第０サブブロック〜第（Ｎ−１）サブブロック）
に分割して管理される。主記憶３は、上記各ブロックを
Ｎ分割した第０サブブロック〜第（Ｎ−１）サブブロッ
クのデータをそれぞれ格納するための、独立にアクセス
可能なＮ個のサブ主記憶３０-0〜３０-(N-１) から構成
される。ここで、主記憶アドレスと主記憶３内ブロック
並びに同ブロック内サブブロックとの関係を説明する。

【００１６】まず主記憶アドレスの下位ｎ＋ｍビットを
除く上位アドレスにより、主記憶３内のブロック（を示
すブロック番号）が指定される。次に主記憶アドレスの
下位ｎ＋ｍビットのうちの上位側のｎビットにより、ブ
ロック内のサブブロック（を示すサブブロック番号）が
指定される。また、主記憶アドレスの下位ｍビットによ
り、サブブロック内のバイト（を示すバイト番号）が指
定される。

【００１７】なお、本実施例では、システムバス２のバ
ス幅のデータを単位にエラー訂正符号が付されるため、
このエラー訂正符号を含めた１サブブロックのサイズ
は、システムバス２のバス幅（Ｍバイト）＋エラー訂正
符号長（例えば１バイト）となる。但し、１サブブロッ
クのデータ部分のサイズはシステムバス２のバス幅（Ｍ
バイト）であるため、ここでは１サブブロックのサイズ
がシステムバス２のバス幅（システムバス幅）であり、
１ブロックのサイズがシステムバス幅のＮ倍であるとし
て説明する。

【００１８】４はＣＰＵ１等からのアクセス要求により
主記憶３をリード／ライトアクセス制御するエラー訂正
・検出機能付きの主記憶コントローラである。主記憶コ
ントローラ４は、システムバス２のバス幅を単位にエラ
ー訂正符号を生成するようになっている。

【００１９】主記憶コントローラ４には、Ｎ×Ｍバイト
のブロックを単位に主記憶３の一部の写しが登録される
キャッシュメモリ４１と、このキャッシュメモリ４１に
登録されているブロックデータのディレクトリ情報（タ
グ情報）が登録されるディレクトリメモリ（タグメモ
リ）４２とが設けられている。キャッシュメモリ４１
は、サブブロック単位のアクセスが可能なように構成さ
れている。

【００２０】次に、図１の構成における主記憶コントロ
ーラ４の動作を、ＣＰＵ１等から主記憶ライトアクセス
が要求された場合を例に、図２のフローチャートを参照
して説明する。

【００２１】まず、本実施例における主記憶ライトアク
セス要求は、アドレス等を転送するアドレスフェーズ
と、書き込みデータを転送するデータフェーズの２フェ
ーズ（２システムクロック分）により実現される。

【００２２】今、ＣＰＵ１等から主記憶コントローラ４
に対し主記憶ライトアクセス要求のアドレスフェーズが
実行されたものとする。すると、主記憶コントローラ４
に、システムバス２を介してアドレス情報が転送され
る。このアドレス情報には、ライトアドレス（ライトア
クセスのスタートアドレス）Ａとサイズ（書き込みデー
タサイズ）Ｓが含まれている。このサイズＳは、１バイ
ト〜Ｍバイトのうちのいずれかである。

【００２３】主記憶コントローラ４は、主記憶ライトア
クセス要求のアドレスフェーズにおいて、システムバス
２を介して転送されたアドレス情報を受け取ると、同情
報中の書き込みデータサイズＳから、システムバス２の
バス幅（データ幅）に満たない（即ちエラー訂正符号の
生成単位に満たない）サイズのデータの書き込みか否か
をチェックする（ステップＳ１）。

【００２４】もし、システムバス２のバス幅に一致する
サイズのデータの書き込みであるならば、次のデータフ
ェーズにおけるシステムバス２（のデータバス）上のＭ
バイトデータは全て有効なデータ（真の書き込みデー
タ）のはずである。この場合、主記憶コントローラ４
は、システムバス２上のＭバイトデータを受け取ると、
同データをもとにエラー訂正符号を生成し、要求された
ライトアドレス（スタートアドレス）Ａで指定される主
記憶３内のサブ主記憶３０-i（ｉは０〜Ｎ−１のいずれ
か）の対応するサブブロックへの書き込みを実行する
（ステップＳ２）。これにより、要求された書き込みデ
ータは当該サブブロックに書き込まれ、同データのエラ
ー訂正符号は、当該サブブロックに付されたエラー訂正
符号領域に書き込まれる。

【００２５】以上の書き込みが行われるサブ主記憶３０
-iは、上記ライトアドレスＡの下位ｎ＋ｍビットのうち
の上位側ｎビットの値ｉ（０〜２ⁿ −１、即ち０〜Ｎ−
１のいずれか）によって決定される。また、実際にデー
タが書き込まれるサブ主記憶３０-i内のサブブロック位
置は、ブロック番号に一致しており、ライトアドレスＡ
の下位ｎ＋ｍビットを除く上位アドレスによって決定さ
れる。

【００２６】一方、システムバス２のバス幅に満たない
サイズのデータの書き込みであるならば、次のデータフ
ェーズにおけるシステムバス２（のデータバス）上のＭ
バイトデータは一部しか有効でない。この有効データが
真の書き込みデータ（ライト要求されたデータ）であ
り、Ｍバイトデータ中のうち、上記ライトアドレスＡの
下位ｍビットの値（０〜２^m −１、即ち０〜Ｍ−１）で
示されるバイト位置から始まる（指定サイズの）Ｓバイ
ト（Ｓは１〜Ｍ−１のいずれか）である。

【００２７】この場合、主記憶コントローラ４は、ディ
レクトリメモリ４２を参照して、要求されたライトアド
レスＡ（の下位ｎ＋ｍビットを除く上位アドレス）で指
定される主記憶３内ブロックのデータがキャッシュメモ
リ４１に登録されているか否かを調べるための、いわゆ
るディレクトリチェックを行う（ステップＳ３）。

【００２８】ステップＳ３でのディレクトリチェックの
結果、目的ブロックのデータがキャッシュメモリ４１に
登録されていないことを検出した場合、即ちキャッシュ
メモリ４１にミスヒットしたことを検出した場合、主記
憶コントローラ４は、上記ライトアドレスＡ（の下位ｎ
＋ｍビットを除く上位アドレス）で指定される主記憶３
内ブロック（を構成するＮ個のサブブロック）のデータ
を読み出す（ステップＳ４）。このブロックデータ読み
出しは、ライトアドレスＡの下位ｎ＋ｍビットを除く上
位アドレスで指定される（ブロック番号に一致する）サ
ブ主記憶３０-0〜３０-(N-1)内の各サブブロック位置か
ら対応するサブブロックデータを同時に読み出すことに
より実現される。即ち本実施例では、主記憶３からのブ
ロックデータ読み出しが、１回のリードアクセスで行え
る。

【００２９】主記憶コントローラ４は、上記ステップＳ
４を実行すると、主記憶３から読み出したＮ個のサブブ
ロックからなる１ブロックのデータを、キャッシュメモ
リ４１に登録すると共に、対応するディレクトリ情報を
ディレクトリメモリ４２に登録する（ステップＳ５）。
なお、主記憶３から読み出したブロックデータを構成す
るＮ個のサブブロックの各データ（Ｍバイトデータ）に
はそれぞれエラー訂正符号が付されており、主記憶コン
トローラ４内では、このエラー訂正符号と該当するサブ
ブロックデータとに基づいて、各サブブロック毎にエラ
ー検出・エラー訂正が行われる。

【００３０】主記憶コントローラ４は、上記ステップＳ
５を実行すると、キャッシュメモリ４１に登録されたブ
ロックのデータのうち、ライトアドレスＡの下位ｎ＋ｍ
ビット中の上位側ｎビットで指定されるサブブロック
（対象サブブロック）のデータに対して、システムバス
２から受け取ったＭバイトデータ中のライト要求された
データ（真の書き込みデータ）のみの書き換えを行う
（ステップＳ６）。この書き換えは、上記対象サブブロ
ックのデータのうち、ライトアドレスＡの下位ｍビット
の値で示されるバイト位置から始まる（指定サイズの）
Ｓバイトを、ライト要求されたデータ（システムバス２
から受け取ったＭバイトデータのうちの、ライトアドレ
スＡの下位ｍビットの値で示されるバイト位置から始ま
るＳバイト）に置き換えることにより実現される。

【００３１】次に主記憶コントローラ４は、ステップＳ
６での書き換え後のサブブロックデータをもとにエラー
訂正符号を生成し、要求されたライトアドレスＡで指定
される主記憶３内のサブ主記憶３０-iの対応するサブブ
ロックへの書き込みを実行する（ステップＳ７）。

【００３２】一方、上記ステップＳ３でのディレクトリ
チェックの結果、目的ブロックのデータがキャッシュメ
モリ４１に登録されていることを検出した場合、即ちキ
ャッシュメモリ４１にヒットしたことを検出した場合、
主記憶コントローラ４は、キャッシュメモリ４１内のヒ
ットブロックのデータのうち、ライトアドレスＡの下位
ｎ＋ｍビット中の上位側ｎビットで指定されるサブブロ
ック（対象サブブロック）のデータに対して、システム
バス２から受け取ったＭバイトデータ中のライト要求さ
れたデータのみの書き換えを行う（ステップＳ８）。こ
の書き換え動作は上記ステップＳ６と同様に行われる。
但し、ステップＳ８では、ヒットしたブロック内のサブ
ブロックを対象としており、この点で、主記憶３から読
み出したブロック内のサブブロックを対象とする上記ス
テップＳ６とは異なる。

【００３３】次に主記憶コントローラ４は、ステップＳ
８での書き換え後のサブブロックデータをもとにエラー
訂正符号を生成し、要求されたライトアドレスＡで指定
される主記憶３内のサブ主記憶３０-iの対応するサブブ
ロックへの書き込みを実行する（ステップＳ７）。

【００３４】このように、エラー訂正符号生成単位に満
たないデータ幅のデータの書き込みが要求された場合で
も、キャッシュメモリ４１にヒットした場合には、主記
憶３に対するリードアクセスを行うことなく、エラー訂
正符号生成単位のデータ幅に拡張できるため、ライトア
クセスが高速に行える。

【００３５】なお、前記実施例では、システムバス幅
（エラー訂正符号の生成単位）のデータの書き込みが要
求された場合には、ディレクトリチェックを行わないも
のとして説明したが、これに限るものではない。例え
ば、システムバスに満たないデータの書き込みの場合と
同様にディレクトリチェックを行い、ミスヒット時に
は、該当するブロックデータを主記憶３から読み出して
キャッシュメモリ４１に登録するようにしても構わな
い。この方式では、システムバス幅のデータの書き込み
であるにも拘らずに、主記憶３に対するリードアクセス
が必要となるが、キャッシュメモリ４１へのブロックデ
ータ登録の結果、そのブロック内への書き込みが要求さ
れた場合には、システムバス幅に満たないデータの書き
込みであっても、主記憶３に対するリードアクセスが発
生しないという利点がある。

【００３６】

【発明の効果】以上詳述したようにこの発明によれば、
システムバス幅を１サブブロックとし、このサブブロッ
クＮ個を１ブロックとして管理される主記憶であって、
各ブロックのデータをＮ個のサブブロックに分割して格
納するための、主記憶コントローラにより独立にアクセ
ス可能なＮ個のサブ主記憶から構成される主記憶を設け
ると共に、上記ブロックを単位に主記憶の一部の写しが
登録されるキャッシュメモリを主記憶コントローラ内に
設け、エラー訂正符号の生成単位であるシステムバス幅
に満たないサイズの主記憶ライトアクセスの場合でも、
要求先に対応するブロックデータがキャッシュメモリに
登録されているならば、このブロックデータのうちライ
トアクセス要求されたサブブロック内データ部分のみを
要求データに書き換えて、エラー訂正符号の生成が可能
なデータ幅に拡張し、この書き換えがなされたサブブロ
ックのデータをもとにエラー訂正符号を生成して、主記
憶内の対応するサブ主記憶への書き込みを行う構成とし
たので、エラー訂正符号の生成単位に満たないサイズの
主記憶ライトアクセス時の主記憶リードアクセスが不要
となり、高速アクセスが実現できる。しかも、要求先に
対応するブロックデータがキャッシュメモリに登録され
ていない場合に必要となるブロックリードは、Ｎ個のサ
ブ主記憶に対して同時にリードアクセスすることにより
実現できるため、即ち１回の主記憶リードアクセスで実
現できるため、何ら不都合は発生しない。

【図面の簡単な説明】

【図１】この発明の一実施例に係る情報処理装置のブロ
ック構成図。

【図２】同実施例における主記憶コントローラ４の主記
憶ライトアクセス動作を説明するためのフローチャー
ト。

【符号の説明】

１…ＣＰＵ、２…システムバス、３…主記憶、４…主記
憶コントローラ、３０-0〜３０-(N-1)…サブ主記憶、４
１…キャッシュメモリ、４２…ディレクトリメモリ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 エラー訂正・検出機能付きの主記憶コン
   トローラを備え、エラー訂正符号の生成単位をシステム
   バス幅とする情報処理装置において、 前記システムバス幅を１サブブロックとし、このサブブ
   ロックＮ個を１ブロックとして管理される主記憶であっ
   て、前記各ブロックのデータを前記Ｎ個のサブブロック
   に分割して格納するための、前記主記憶コントローラに
   より独立にアクセス可能なＮ個のサブ主記憶から構成さ
   れる主記憶と、 前記主記憶コントローラに設けられた、前記ブロックを
   単位に前記主記憶の一部の写しが登録されるキャッシュ
   メモリとを具備し、 前記主記憶コントローラは、前記システムバス幅に満た
   ないサイズのライトアクセスが要求された場合に、この
   要求先に対応する前記主記憶内のブロックのデータが前
   記キャッシュメモリに登録されているならば、前記キャ
   ッシュメモリ上の当該ブロックのデータのうちライトア
   クセス要求された前記サブブロック内データ部分を要求
   データに書き換え、この書き換えられたデータ部分を持
   つ前記サブブロックのデータをもとにエラー訂正符号を
   生成して、前記主記憶内の対応するサブ主記憶への書き
   込みを行うように構成されていることを特徴とする情報
   処理装置。
2. 【請求項２】 前記主記憶コントローラは、前記システ
   ムバス幅に満たないサイズのライトアクセスが要求され
   た場合に、この要求先に対応する前記主記憶内のブロッ
   クのデータが前記キャッシュメモリに登録されていない
   ならば、そのブロックのデータを構成する前記Ｎ個のサ
   ブブロックのデータを前記Ｎ個のサブ主記憶から同時に
   読み出して、ライトアクセス要求された前記サブブロッ
   ク内データ部分が要求データに書き換えられたブロック
   データの形で前記キャッシュメモリに登録すると共に、
   この書き換えられたデータ部分を持つ前記サブブロック
   のデータをもとにエラー訂正符号を生成して、前記主記
   憶内の対応する前記サブ主記憶へ書き戻すことを特徴と
   する請求項１記載の情報処理装置。