JPH10174048A - デジタルカメラ - Google Patents
デジタルカメラInfo
- Publication number
- JPH10174048A JPH10174048A JP8329749A JP32974996A JPH10174048A JP H10174048 A JPH10174048 A JP H10174048A JP 8329749 A JP8329749 A JP 8329749A JP 32974996 A JP32974996 A JP 32974996A JP H10174048 A JPH10174048 A JP H10174048A
- Authority
- JP
- Japan
- Prior art keywords
- attribute information
- digital camera
- memory
- control circuit
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
ルカメラを提供する。 【解決手段】 シリアルEEPROM1102に属性情
報を格納しROM制御回路1103にリセット信号が送
られたとき、シリアルEEPROM1102の属性情報
をSRAM1104に転送し、属性情報をアクセス可能
とする。属性情報は、通常MASKROMに格納されて
いるが、MASKROMのかわりにシリアルEEPRO
Mを使用すれば、シリアルEEPROMがピン数が少な
く小型であり、マスク開発のコストが不要であるため、
小型,低価格とすることができる。
Description
ュータ及び情報端末等に接続可能なデジタルカメラに関
するものである。
換して、直接固体メモリやハードディスクといったデジ
タル記録媒体に画像データを記録することが可能なデジ
タルカメラがある。
した画像を表示して閲覧したり、編集や整理をする目的
で、カメラからパーソナルコンピュータ(以下PCと略
す)に画像データを転送することが一般的に行われる。
この画像データを転送するために、撮影した画像をカメ
ラの内部の不揮発性の画像メモリに複数画面分蓄え、撮
影後にケーブルやメモリーカードなどを使って転送する
方式のものと、カメラとPCの間に高速デジタルインタ
ーフェースを設け、カメラ側にはバッファ以外の画像メ
モリを持たず撮像とほぼ同時に画像データをPCに転送
する方式がある。
号公報記載のデジタルカメラカードがある。デジタルカ
メラカード(カードスロットに差し込んで使用するデジ
タルカメラ)は、一般的には図2に示すような構成をし
ている。図中1000はデジタル撮像ユニットであり、
撮像した画像信号を、輝度及び色差成分の組み合わせ、
またはRGBといった3原色のデジタル映像信号として
出力する機能を持つ。このユニット内の、1001は撮
像レンズ、1002はCCD撮像素子、1003は基準
クロックを生成し撮像素子1002を駆動する撮像素子
駆動回路、1004は相関二重サンプリング回路および
AGC、クランプといったアナログ信号処理を行うアナ
ログ信号処理回路、1005はA/Dコンバータ、10
06は撮像素子1002の信号を所定の映像信号に変換
するデジタル信号処理回路である。また1010は画像
メモリ、1011は信号制御回路、1012は各部動作
状態を設定する設定レジスタ、1013は、アトリビュ
ート(属性情報)メモリ、1014はPCカードコネク
タである。
ダードという規格で標準化されたPCの外部インターフ
ェース仕様で、多くのノート型PCや、ハンドヘルド型
PCで採用されている。
は、設定レジスタ1012の設定に応じて、デジタル信
号処理回路1006から送られてくる画像データを画像
メモリ1010に読み書きを行い、PCからの転送要求
に応じて所定のデータを、PCカードコネクタ1014
を介して画像メモリ1010からPCに転送する構成に
なっている。一方、属性情報メモリ1013は、通常M
ASKROM等を使用した不揮発性の読み出し専用メモ
リであり、このPCカードの製造元,型番の情報の他、
メモリやIOアドレスの範囲などの情報が書かれてい
る。こういった情報の書き込み内容については、PCカ
ードスタンダードと呼ばれる標準規格に記載されてい
る。PCは、カードがPCカードスロットに差された場
合、および、デジタルカメラカードを制御するソフトが
起動した場合、属性情報メモリ1103の内容を読み取
り、PCの必要なリソースを割り当てて、例えばIO領
域のベースアドレスと範囲、割り込み信号のチャンネル
番号を制御ソフトに通達することで、制御ソフトは適切
なアドレスでPCカードの制御を行うことが出来る。ま
た、PCカードスタンダードにはカードリセットという
信号線1015があり、このリセット信号が入力される
とPCカードは電源投入時の状態に戻る仕様となってい
る。
に持ち歩かなければならず、また高速なデジタルインタ
ーフェースが必要であるが、カメラ内に大規模な画像保
存用のメモリ媒体を持たなくても良く、またカメラ制御
用のマイコンをPCで代用でき、ファインダ画像をPC
のディスプレイと共通にすることが可能なため、カメラ
自体を低コストに構成できるというメリットがある。
アドオン型(PCに付加するタイプ)のカメラをPCに
接続し、カメラ用電力をPCの電池から受ける場合、機
器全体の使用時間を長くする目的で、適切な電源管理が
必要となる。
らず、属性情報を交換するデジタルインタフェースを有
するデジタルカメラにおいては、前述のように、属性情
報メモリに、MASKROM等の不揮発性の読み出し専
用メモリを使用しているため、比較的大型で高価格とな
る。
たもので、属性情報メモリを小型,低価格化でき、ひい
てはカメラを小型,低価格できるデジタルカメラを提供
することを目的とするものである。
め、本発明では、デジタルカメラを次の(1)〜(6)
のとおりに構成する。
として出力する撮像手段と、本体外部のパーソナルコン
ピュータ等と通信可能なデジタルインターフェースと、
属性情報を記憶する不揮発性メモリと、属性情報を格納
する揮発性メモリと、前記不揮発性メモリと前記揮発性
メモリとを制御する属性情報メモリ制御回路とを有する
デジタルカメラであって、電源投入直後、または前記属
性情報メモリ制御回路へのリセット命令時に前記不揮発
性メモリ内の属性情報を前記揮発性メモリに転送させる
手段を備えたデジタルカメラ。
する手段と、属性情報メモリ制御回路以外の回路素子を
リセットする手段と、を独立に備えた前記(1)記載の
デジタルカメラ。
は、シリアルデータ転送機能を有するものである前記
(1)記載のデジタルカメラ。
は、書き換え可能なものである前記(1)記載のデジタ
ルカメラ。
は、他の処理回路素子と共にLSIに組み込まれている
ものである前記(1)記載のデジタルカメラ。
ュータ等に接続された場合、及びデジタルカメラを低消
費電力モードに設定する場合、及びアプリケーションソ
フトウェアがデジタルカメラを使用開始する場合、及び
アプリケーションソフトウェアがデジタルカメラを使用
終了する場合、及びパーソナルコンピュータ自体が低消
費電力モードに遷移する場合、のいずれかの事象が生じ
た時、属性情報メモリ制御回路以外の回路素子をリセッ
トする手段を備えた前記(1)記載のデジタルカメラ。
タルカメラカード”の実施例により詳しく説明する。
ド”の構成を示す。図中、1000はデジタル撮像ユニ
ットであり、1001は撮像レンズ、1002はCCD
撮像素子、1003は撮像素子駆動回路、1004はア
ナログ信号処理回路、1005はA/Dコンバータ、1
006はデジタル信号処理回路、1010は画像メモ
リ、1011は信号制御回路、1012は設定レジス
タ、1014はPCカードコネクタであり、前述の構成
要素は図2に示す従来例のものと同様である。レンズ1
001を通して撮影した画像は、駆動回路1003に駆
動された撮像素子1002で光電変換され、アナログ信
号処理回路1004でノイズ除去された後、A/Dコン
バータ1005でデジタル化され、デジタル信号処理回
路1006で例えば輝度/色差信号といった一般的なカ
ラー映像信号に処理される。この1000のブロックの
構成,動作に関しては、従来からある、ビデオカメラと
ほぼ同様な構成,動作となっている。
1012の設定の応じてカメラ内の各部の電源を個別に
on/off制御するものである。この場合、消費電力
を低減する度合と復帰する際の所要時間によって、駆動
回路1003、アナログ処理回路1004およびA/D
コンバーター1005だけの電源をon/offするモ
ード、さらにデジタル信号処理回路1006、画像メモ
リ1010も独立してon/offするモードも備えて
いることが望ましい。これは例えばデジタル信号処理回
路1006は、一般的に内部に設定レジスタを多く具備
しているため、電源を止めるとその後の復帰に時間がか
かることがあるためである。また画像メモリ1010は
電力を多く消費するので電源を停止することによって節
電の効果は大きいが、起動時に時間を要することがある
ためである。
可能な不揮発性EEPROM、1103はROM制御回
路、1104はSRAM(揮発性メモリ)である。EE
PROMは数本のシリアル通信用のピンのみを持つ小型
のもので、ROM制御回路(属性情報メモリ制御回路)
1103からアドレスおよびクロックを供給することに
よりデータを読み出すことが出来る。ROM制御回路1
103は、受け取ったシリアルデータをパラレルデータ
に変換し、SRAM1104の制御を行いながらパラレ
ルデータを書き込むものである。このEEPROM11
02のシリアルデータをSRAM1104に転送する動
作は、ROM制御回路1103がリセットされた時開始
し、所定の容量が転送された後、再びリセットされるま
で動作を中止する構成となっている。一般にシリアルE
EPROMはそのピン数が少ないため形状を小さく、低
価格に製造することができる。また書き換え可能なEE
PROMを使用することにより、MASKROM生産の
ためのマスクを開発するコストが必要が無く、ソフトウ
ェアの仕様変更に応じて任意に書き換えることも可能と
なる。またSRAM部分は、例えば信号制御回路101
1などのロジックICとともに一つのパッケージに収め
ることが出来、外付けのMASKROMを使用する場合
に比べ大幅に小型に構成することが出来る。ただ、この
データ転送中はPCがSRAM1104にアクセスする
ことは出来なくなるため、例えばBUSYパルスのよう
なPCからのアクセスを拒否するような信号やフラグを
出す必要がある。
ットするリセット回路、1106はROM制御回路11
03をリセットするリセット回路、1107と1108
はOR論理回路である。リセット回路1105と110
6は、それぞれ独立してPCカードインターフェース側
から制御できるよう、特定なアドレスもしくはレジスタ
ビットが割り振られている。例えば、リセット回路11
05,1106に命令が入力されると正論理のパルスが
発生するよう構成されており、また、PCカードインタ
ーフェース1014に備わっているカードリセット信号
1015(正論理)とともにOR論理回路1107、1
108に入力される。この構成により、カードリセット
1015が入力されたときは、設定レジスタ1012と
ROM制御回路1103が同時にリセットされ、リセッ
ト回路1105に命令が入ったときは設定レジスタ10
12のみが、リセット回路1106に命令が入ったとき
はROM制御回路1103のみがリセットされる。
ジタルカメラカードに電源が投入されたとき、もしくは
PC側がカードリセットを発生させたときは、デジタル
カメラカード全体、すなわち設定レジスタ1012とR
OM制御回路1103ともにリセットがかかり、設定レ
ジスタ1012により電源の供給は最低限必要な部分の
み供給する低消費電力モードとなる。この時、ROM制
御回路1103は、前述の様に、EEPROM1102
の内容がシリアルで読み出されROM制御回路1103
を介してSRAM1104に書き込まれ、所定の転送時
間経過後はPCがカードの属性情報メモリとしてSRA
M1104に自由にアクセスすることが出来る。次に、
リセット回路1105に命令が入力された時は、設定レ
ジスタ1012のみがリセットされ、大きな電流を消費
する回路部分の電源を停止し、低消費電力のモードとな
る。この低消費電力モードは、リセットという手段のみ
ではなく、設定レジスタ1012を初期状態に書き戻す
動作を行えば、同様な動作モードに設定することが出来
るが、リセット信号を用いた方がより短い通信で低消費
電力のモードに設定することが出来る。この時は、RO
M制御回路1103はリセットされていないので、SR
AM1104は常にアクセス可能である。この様に属性
情報メモリに常にアクセス可能であることは、特にマル
チタスクのOSで動作するデバイスドライバやアプリケ
ーションが複数存在する場合など、CPUの動作を阻害
することが無いという利点を有す。次いで、ROM制御
回路1103用のリセット回路1106のみにリセット
命令を与えた場合、ROM制御回路1103のみがリセ
ットされてデータ転送が行われるが、これは属性情報メ
モリとしてSRAM1104を正しく読み出すことが出
来なかった場合など再転送を要求する信号として使用で
きる。
デジタルカメラカードを使用開始する場合、及びアプリ
ケーションソフトウェアが本デジタルカメラカードを使
用終了する場合、及びパーソナルコンピュータ自体が低
消費電力モードに遷移する場合のいずれかの事象が生じ
た時、属性情報メモリ制御回路1103以外の回路素子
をリセットすることにより、より低消費電力化ができ
る。
り、属性情報メモリを構成しており、シリアルEEPR
OMを使用することで、マスク開発のコストを不要と
し、形状を小さく、低消費電力で、低価格にできる。
属性情報メモリを小型,低価格化することができ、ひい
てはカメラを小型,低価格化できる。
に応じてデジタルカメラを低消費電力モードに設定し、
かつパーソナルコンピュータが属性情報メモリに常にア
クセス可能であり、CPUの動作に負担をかけないとい
う効果がある。
アの仕様変更に応じて属性情報メモリの内容を書き換え
ることが可能であり、また、低価格に構成するという効
果がある。
メラ全体を小型,低価格に構成することが可能であると
いう効果がある。
てデジタルカメラを低消費電力モードに設定することが
可能であるという効果がある。
Claims (6)
- 【請求項1】 光学的撮影画像をデジタル映像信号とし
て出力する撮像手段と、本体外部のパーソナルコンピュ
ータ等と通信可能なデジタルインターフェースと、属性
情報を記憶する不揮発性メモリと、属性情報を格納する
揮発性メモリと、前記不揮発性メモリと前記揮発性メモ
リとを制御する属性情報メモリ制御回路と、を有するデ
ジタルカメラであって、電源投入直後、または前記属性
情報メモリ制御回路へのリセット命令時に前記不揮発性
メモリ内の属性情報を前記揮発性メモリに転送させる手
段を備えたことを特徴とする、デジタルカメラ。 - 【請求項2】 属性情報メモリ制御回路をリセットする
手段と、属性情報メモリ制御回路以外の回路素子をリセ
ットする手段と、を独立に備えたことを特徴とする、請
求項1記載のデジタルカメラ。 - 【請求項3】 属性情報を記憶する不揮発性メモリは、
シリアルデータ転送機能を有するものであることを特徴
とする、請求項1記載のデジタルカメラ。 - 【請求項4】 属性情報を記憶する不揮発性メモリは、
書き換え可能なものであることを特徴とする、請求項1
記載のデジタルカメラ。 - 【請求項5】 属性情報を記憶する揮発性メモリは、他
の処理回路素子と共にLSIに組み込まれているもので
あることを特徴とする、請求項1記載のデジタルカメ
ラ。 - 【請求項6】 デジタルカメラがパーソナルコンピュー
タ等に接続された場合、及びデジタルカメラを低消費電
力モードに設定する場合、及びアプリケーションソフト
ウェアがデジタルカメラを使用開始する場合、及びアプ
リケーションソフトウェアがデジタルカメラを使用終了
する場合、及びパーソナルコンピュータ自体が低消費電
力モードに遷移する場合、のいずれかの事象が生じた
時、属性情報メモリ制御回路以外の回路素子をリセット
する手段を備えたことを特徴とする、請求項1記載のデ
ジタルカメラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32974996A JP3728036B2 (ja) | 1996-12-10 | 1996-12-10 | デジタルカメラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32974996A JP3728036B2 (ja) | 1996-12-10 | 1996-12-10 | デジタルカメラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10174048A true JPH10174048A (ja) | 1998-06-26 |
JP3728036B2 JP3728036B2 (ja) | 2005-12-21 |
Family
ID=18224861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32974996A Expired - Fee Related JP3728036B2 (ja) | 1996-12-10 | 1996-12-10 | デジタルカメラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3728036B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7173664B2 (en) | 2001-08-01 | 2007-02-06 | Sanyo Electric Co., Ltd. | Image signal processor with reduced power consumption |
US7365792B2 (en) | 2001-08-01 | 2008-04-29 | Sanyo Electric Co., Ltd. | Image signal processor for processing image signals of a predetermined format |
US7372500B2 (en) | 2001-08-01 | 2008-05-13 | Sanyo Electric Co., Ltd. | Image signal processor for use with a solid-state imaging device |
JP2008236732A (ja) * | 2007-02-19 | 2008-10-02 | Nikon Corp | 複数のタイミング調整部を備える撮像装置 |
US8004601B2 (en) | 2001-07-27 | 2011-08-23 | Sanyo Electric Co., Ltd. | Imaging apparatus using multiple regulators to decrease overall power consumption |
-
1996
- 1996-12-10 JP JP32974996A patent/JP3728036B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8004601B2 (en) | 2001-07-27 | 2011-08-23 | Sanyo Electric Co., Ltd. | Imaging apparatus using multiple regulators to decrease overall power consumption |
US7173664B2 (en) | 2001-08-01 | 2007-02-06 | Sanyo Electric Co., Ltd. | Image signal processor with reduced power consumption |
US7365792B2 (en) | 2001-08-01 | 2008-04-29 | Sanyo Electric Co., Ltd. | Image signal processor for processing image signals of a predetermined format |
US7372500B2 (en) | 2001-08-01 | 2008-05-13 | Sanyo Electric Co., Ltd. | Image signal processor for use with a solid-state imaging device |
US8045049B2 (en) | 2001-08-01 | 2011-10-25 | Semiconductor Components Industries, Llc | Signal processor configured to process a first signal to generate a second signal |
JP2008236732A (ja) * | 2007-02-19 | 2008-10-02 | Nikon Corp | 複数のタイミング調整部を備える撮像装置 |
US8018503B2 (en) | 2007-02-19 | 2011-09-13 | Nikon Corporation | Imaging apparatus with multiple timing-adjusting parts |
Also Published As
Publication number | Publication date |
---|---|
JP3728036B2 (ja) | 2005-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100946831B1 (ko) | 데이터 처리 시스템 및 데이터 프로세서 | |
US6833867B1 (en) | Method and system for expanding the hardware capabilities of a digital imaging device | |
JPH07226911A (ja) | 電子スチルカメラ | |
JP2004260609A (ja) | カメラ装置、及びカメラ装置の起動方法、プログラム | |
US6400471B1 (en) | Flexible architecture for image processing | |
JP3728036B2 (ja) | デジタルカメラ | |
JPH10116187A (ja) | マイクロコンピュータ | |
US20030146976A1 (en) | Digital camera system enabling remote monitoring | |
US7675545B2 (en) | Camera module having image processing procedure and method for integrating the same with host | |
JP4416315B2 (ja) | 撮影装置、及び撮影装置の制御方法 | |
US7724291B2 (en) | Image input apparatus and control method | |
US20060284876A1 (en) | Method and apparatus for programming an input/output device over a serial bus | |
JP2002183675A (ja) | データ記録媒体の制御装置とその方法、データ記録装置および制御装置 | |
JPH07225687A (ja) | 電子スチルカメラ | |
US7198191B2 (en) | Signal processing apparatus for recording or playing back data | |
KR100715522B1 (ko) | 카메라 컨트롤 장치, 영상 데이터 표시 장치 및 그 방법 | |
JPH09163202A (ja) | 電子機器 | |
JP3315111B2 (ja) | 電子カメラおよび電子カメラシステム | |
JPH0778043A (ja) | 画像処理装置 | |
JP4784006B2 (ja) | 電子機器 | |
JP3257672B2 (ja) | 電子カメラシステム | |
JP2000354189A (ja) | 撮像装置及びその制御方法及び記憶媒体 | |
US8018503B2 (en) | Imaging apparatus with multiple timing-adjusting parts | |
JP4930825B2 (ja) | 撮像装置及びデータ転送装置 | |
JP2750786B2 (ja) | 映像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050930 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |