JP2008236732A

JP2008236732A - 複数のタイミング調整部を備える撮像装置

Info

Publication number: JP2008236732A
Application number: JP2008026667A
Authority: JP
Inventors: Akihiko Morishita; 昭彦森下; Daiki Ito; 大樹伊藤; Takafumi Toyoda; 隆文豊田
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 2007-02-19
Filing date: 2008-02-06
Publication date: 2008-10-02
Anticipated expiration: 2028-02-06
Also published as: US8018503B2; JP5228510B2; US20080198236A1

Abstract

【課題】本発明は、シリアルＥＥＰＲＯＭなどの比較的読み出し速度の遅いメモリを使用したとしても処理の高速化が可能な撮像装置を提供することを目的とする。
【解決手段】本発明にかかる撮像装置は、複数種類のパラメータを記憶する不揮発性メモリと、前記不揮発性メモリから読み出されたパラメータを一時記憶する揮発性メモリと、前記揮発性メモリに記憶されたパラメータを用いて処理を実行する処理部と、与えられたクロックに従い前記不揮発性メモリからパラメータを読み出して前記揮発性メモリへ転送するデータ制御部と、を備えた撮像装置であって、前記撮像装置の電源オン時に、前記不揮発性メモリが記憶する複数種類のパラメータの一部を読み出すための第一のクロックを前記データ制御部に出力する第一のタイミング調整部と、前記撮像装置の撮影前の準備時に、前記不揮発性メモリが記憶する複数種類のパラメータの他の一部を読み出すための第二のクロックを前記データ制御部に出力する第二のタイミング調整部と、を備えることを特徴とする。
【選択図】図１

Description

本発明は、ディジタルカメラ等の撮像装置に関する。

昨今のディジタルカメラを典型例とする撮像装置では、画素数の増大や取り扱いデータ量の増大、さらに撮像素子からの画像データ読み出し速度の高速化に伴い、撮像装置の画像処理部における処理の多様化、高速化、高度化が求められている。

これらの要求に対応するため、様々なディジタル補正処理ブロックが提案され、またディジタル補正処理ブロックの数も増大の一途をたどっている。また、個々のディタル補正処理ブロックを駆動するためのパラメータ（設定値等）も、同様に増大の一途をたどっている。

そして、これらのパラメータ（設定値や設定情報）を撮像装置に格納する手段として、不揮発性メモリが使用されるが、これは比較的大型で高価であるという難点がある。一方、撮像装置自体は、全体として、より小型軽量化が求められている。これらの調和を図る提案として、小型で安価な記憶メモリであるシリアルＥＥＰＲＯＭにパラメータ（画像の属性情報）を記憶させることが例えば特許文献１に開示されている。
特開平１０−１７４０４８号公報

しかし、特許文献１に開示されるシリアルＥＥＰＲＯＭを使用した場合は、パラレル出力の不揮発性メモリを使用した場合に比して、画像の属性情報等のパラメータの書き込みや読み出しに時間がかかり、画像処理等に遅れが生じるという懸念があった。

本発明は、シリアルＥＥＰＲＯＭなどの比較的読み出し速度の遅いメモリを使用したとしても処理の高速化が可能な撮像装置を提供することを目的とする。

例えば、本発明においては、撮像装置の撮像シーケンスや撮像動作に影響を与えない時間帯に、シリアルＥＥＰＲＯＭからパラメータ（設定値等）を読み出しできるようにクロック出力を構成することで、リアルタイムの画像処理の実現を図る。

本発明にかかる撮像装置は、複数種類のパラメータを記憶する不揮発性メモリと、前記不揮発性メモリから読み出されたパラメータを一時記憶する揮発性メモリと、前記揮発性メモリに記憶されたパラメータを用いて処理を実行する処理部と、与えられたクロックに従い前記不揮発性メモリからパラメータを読み出して前記揮発性メモリへ転送するデータ制御部と、を備えた撮像装置であって、前記撮像装置の電源オン時に、前記不揮発性メモリが記憶する複数種類のパラメータの一部を読み出すための第一のクロックを前記データ制御部に出力する第一のタイミング調整部と、前記撮像装置の撮影前の準備時に、前記不揮発性メモリが記憶する複数種類のパラメータの他の一部を読み出すための第二のクロックを前記データ制御部に出力する第二のタイミング調整部と、を備えることを特徴とする。

なお、前記撮像装置に備えられたＣＰＵは、前記不揮発性メモリが記憶する複数種類のパラメータの一部を読み出すための第三のクロックを前記データ制御部に出力する第三のタイミング調整部を備えることが望ましい。

また、前記不揮発性メモリには、撮影動作に必要なパラメータと画像処理に必要なパラメータとが記憶され、前記第一のクロックは、前記撮影動作に必要なパラメータを前記不揮発性メモリから読み出すためのクロックであり、前記第二のクロックは、前記画像処理に必要なパラメータを前記不揮発性メモリから読み出すためのクロックであることが望ましい。

また、前記ＣＰＵは、前記撮像装置に設けられた外部インタフェース部から設定指示が入力されると、その指示に従って前記不揮発性メモリ又は前記揮発性メモリに記憶されたパラメータを書き換えることが望ましい。

また、前記第三のタイミング調整部は、前記撮像装置に設けられた操作部から設定指示が入力されると、その設定に必要なパラメータを読み出すための第三のクロックを前記データ制御部に出力することが望ましい。

また、前記第二のタイミング調整部が前記第二のクロックを前記データ制御部に出力するタイミングは、前記撮像装置に設けられたレリーズスイッチが半押圧されたタイミングであることが望ましい。

また、前記第二のタイミング調整部は、前記第二のクロックを生成する機能の他に、撮影で取得された画像データとそれを補正処理する補正処理部との双方に付与すべきクロックを生成する機能を有し、前記第一のタイミング調整部は、前記第二タイミング調整部よりも小型であることが望ましい。

また、前記不揮発性メモリには、少なくとも撮影動作に必要なパラメータが記憶され、前記第三のクロックは、前記撮影動作に必要なパラメータを前記不揮発性メモリから読み出すためのクロックであることが望ましい。

また、前記不揮発性メモリはシリアルＥＥＰＲＯＭであり、前記揮発性メモリはＳＲＡＭであることが望ましい。

本発明によれば、シリアルＥＥＰＲＯＭなどの比較的読み出し速度の遅いメモリを使用したとしても処理の高速化が可能な撮像装置が実現する。

図１は、本発明の実施形態にかかる撮像装置について、撮像装置１の構成を模式的に示す図である。撮像対象となる被写体の光は、レンズ１０にて集光されて撮像素子１１で撮像される。撮像素子１１から得られた画像データは、アナログフロントエンド（ＡＦＥ：図示せず）及びＡ／Ｄ変換部１２を順に介してディジタル画像データとなり、ＡＳＩＣ等から構成される画像処理部１３に入力される。

画像処理部１３では、中央演算装置であるＣＰＵ１５からの指示に従い、ハイパスフィルタ処理やノイズ低減処理等の様々な画像処理にかかる演算が行われる。画像処理部１３で画像処理された画像データは、必要に応じてＲＡＭ１４に格納される。ＲＡＭ１４は外付けのメモリとして構成されてもよく、この実施形態ではＲＡＭ１４の記憶容量は例えば１画像分の記憶容量とされる。

また、撮像装置１内のすべての処理はＣＰＵ１５からの指示にかかり、各種設定処理等の操作を行うための操作部１６や、図示しないレリーズスイッチからの操作信号もＣＰＵ１５に入力される。また、画像処理部１３における画像処理のための画像処理プログラム等は、フラッシュメモリ１７に予め記憶されており、処理に際して適宜読み出される。

また、画像処理に必要な様々なパラメータは、シリアルＥＥＰＲＯＭ１ｅに格納されている。シリアルＥＥＰＲＯＭ１ｅには、タイミング調整部１ｃや小型タイミング調整部１ｄやＣＰＵタイミング調整部１５ａからのクロックが必要に応じて入力され、それに格納されたパラメータが読み出される。

タイミング調整部１ｃは、撮像素子１１が取得した画像データにクロックを付与し、また画像処理部１３にシステムクロックを入力し、併せて画像処理部１３での画像処理を可能とする。また、タイミング調整部１ｃは、撮影時に、図示しないレリーズスイッチが半押圧されたときに発生する信号をＣＰＵ１５から受けると、画像処理部１３へシステムクロックを出力する。そのシステムクロックは、その撮影に必要な画像処理にかかるパラメータをシリアルＥＥＰＲＯＭ１ｅから読み出すためのクロックである。

小型タイミング調整部１ｄは、撮像装置１の電源がオンされると、画像処理部１３へ小型タイミングクロックを出力する。その小型タイミングクロックは、撮像装置１の撮影動作に最低限必要とされるパラメータをシリアルＥＥＰＲＯＭ１ｅから読み出すためのクロックである。また、例えば、撮像装置１が待機状態等であって画像処理部１３が非稼働状態で、かつ画像処理部１３の電源が一部オフの時であっても、小型タイミング調整部１ｄは、稼働継続する。このため、小型タイミング調整部１ｄの小型タイミングクロックを利用すれば、必要なタイミングでシリアルＥＥＰＲＯＭ１ｅにアクセスし、シリアルＥＥＰＲＯＭ１ｅに格納されたパラメータ（設定情報等）を適宜読み出すことが可能である。

ＣＰＵ１５に備えられたＣＰＵタイミング調整部１５ａは、操作部１６から撮影モード等の設定指示が入力された時に、画像処理部１３へメインＣＰＵクロックを出力する。そのメインＣＰＵクロックは、その設定に必要なパラメータ（各種設定パラメータ等）を、シリアルＥＥＰＲＯＭ１ｅから読み出すためのクロックである。

すなわち、この実施の形態においては、シリアルＥＥＰＲＯＭ１ｅからパラメータを読み出すためのトリガーの発信元が、タイミング調整部１ｃと小型タイミング調整部１ｄとＣＰＵタイミング調整部１５ａとの３つとなる。これにより、撮像装置１の駆動状況に応じて、必要最小限の設定パラメータを、必要な時にのみシリアルＥＥＰＲＯＭ１ｅから読み出すことも可能となる。

また、撮像装置１は、カードインターフェース１８を介してメモリカード１９等に画像処理にかかる様々な電子情報等や画像データなどを保存することも可能である。

また、撮像装置１は、外部インターフェース１ａを介して撮像装置１内の画像データやプログラム等を外部媒体へ読み出したり、外部インタフェース１ａから送られた画像データやプログラム等を撮像装置１の各部へ書き込んだりすることができる。

この際、撮像装置１は、ＣＰＵタイミング調整部１５ａのメインＣＰＵクロックを利用して、画像補正にかかる各種パラメータを画像処理部１３へ入力し、設定することも可能である。さらに、撮像装置１は、ＣＰＵタイミング調整部１５ａのメインＣＰＵクロックを利用して、そのパラメータをシリアルＥＥＰＲＯＭ１ｅへ入力し、設定することも可能である。

これにより、いわゆるファームアップ等、サービス拠点によるパラメータのアップグレードやアップデート等が可能となる。よって、撮像装置１は、経年変化に対処するべく、メンテナンスにて最新のパラメータを設定し、用いることが可能である。

また、表示部１ｂは、撮影者が画像の確認を行うために、画像データを画面に表示すると共に、必要な処理情報やメニューを表示することもできる。

次に、図２を用いて本発明の構成について以下、さらに詳述する。図２は、本発明の実施形態にかかる構成概念図である。撮像装置１に設けられる基準クロック生成部２１は、撮像装置全体の基準クロック源となり、クロックを生成する。生成されたクロックは、ＣＰＵ１５と、小型タイミング調整部１ｄと、タイミング調整部１ｃとに付与され、各々、シリアルＥＥＰＲＯＭ１ｅからパラメータを読み出す際のクロックとなる。なお、この基準クロック生成部２１は、複数のタイミング調整部に個々独立に設けられてもよく、また複数のタイミング調整部の一部又は全部に共用されてもよい。

ＣＰＵ１５は、操作部１６から撮影モードの設定指示や、撮影パラメータの設定指示を受けると、ＣＰＵタイミング調整部１５ａからメインＣＰＵクロックをデータ制御部２２に出力させ、その設定に必要なパラメータ（補正データなど）をシリアルＥＥＰＲＯＭ１ｅから読み出させる。

また、ＣＰＵ１５は、操作部１６から指定されたパラメータ（撮影パラメータ）を、画像処理部１３のＡ補正ＳＲＡＭ２５やＢ補正ＳＲＡＭ２６等の揮発性メモリに直接書き込むことも可能である。すなわちＣＰＵ１５は、シリアルＥＥＰＲＯＭ１ｅに予め記憶されたパラメータ以外のパラメータ（補正データ等）を画像処理部１３に設定できる。また、ＣＰＵ１５は、図示しない外部インターフェース等を介して入力される指示に従い、シリアルＥＥＰＲＯＭ１ｅにアクセスして、そのパラメータ（補正データ等）の書き換えやバージョンアップを行うことも可能である。

小型タイミング調整部１ｄは、データ制御部２２へ小型タイミングクロックを出力する。その小型タイミングクロックは、撮像動作に必要なパラメータ（動作係数など）をシリアルＥＥＰＲＯＭ１ｅから読み出すためのクロックである。この際、補正処理部２３は、画像データが取得されない期間であるならば、電源をオフとして撮像装置１を省電力モードとしてもよい。

タイミング調整部１ｃは、撮像素子１１からの画像データの取り込みに際し、画像データにシステムクロックを付与し、また、システムクロックをデータ制御部２２に出力し、さらに補正処理部２３が画像補正を行うためのシステムクロックを補正処理部２３に出力する。

ＣＰＵタイミング調整部１５ａから出力されるメインＣＰＵクロックと、小型タイミング調整部１ｄから出力される小型タイミングクロックと、タイミング調整部１ｃから出力されるシステムクロックとは、データ制御部２２に入力されるとＥＥＰＲＯＭインターフェース２４を介して、シリアルＥＥＰＲＯＭ１ｅからパラメータを読み出すためのクロック（ＳＣＫ等）となる。この際、呼び出しデバイスを特定するための呼び出し信号（ＣＳ：ＣｈｉｐＳｅｌｅｃｔ）や要求データを特定するためのコマンド信号（ＳＩ：ＳｅｒｉａｌＩｎｐｕｔ）もシリアルＥＥＰＲＯＭ１ｅに入力される。

このようなクロックに応じてシリアルＥＥＰＲＯＭ１ｅから読み出されたパラメータは、シリアルアウトプット（ＳＯ：ＳｅｒｉａｌＯｕｔｐｕｔ）として、ＥＥＰＲＯＭインターフェース２４を介して揮発性メモリであるＡ補正ＳＲＡＭ２５や、Ｂ補正ＳＲＡＭ２６に記録される。

Ａ補正ＳＲＡＭ２５やＢ補正ＳＲＡＭ２６に記録されたパラメータが補正データである場合は、Ａ補正モジュール２７やＢ補正モジュール２８における補正処理において使用される。この実施形態においては、撮像素子１１から画像データが取得される以前において、Ａ補正ＳＲＡＭ２５やＢ補正ＳＲＡＭ２６に補正データを予め記憶させておけば、画像データの取得後に画像補正を迅速に開始することが可能となる。

また、撮像装置１に複数の画像補正を行わせたい場合には、補正処理ごと、又は補正モードごと等にパラメータ（補正データ）をブロック化した状態でシリアルＥＥＰＲＯＭ１ｅに記憶させておいてもよい。

また、撮像装置１の電源オン直後や待機状態において、未だ画像データが取得されない期間においては、小型タイミング調整部１ｄを稼働させ、タイミング調整部１ｃは電源オフとしてもよい。この場合においても、小型タイミング調整部１ｄからの小型タイミングクロックにより、次の画像データの取得時に備えて、補正データをＡ補正ＳＲＡＭ２５やＢ補正ＳＲＡＭ２６に読み出しておくことが可能である。また、同様に、メインＣＰＵクロックにより、補正データをＡ補正ＳＲＡＭ２５やＢ補正ＳＲＡＭ２６に読み出しておくことが可能である。

ここで、操作部１６から入力可能なパラメータには、露出補正やホワイトバランス補正やガンマ補正（コントラスト調整等）に関するモードの識別情報や、それら画像補正に関する各種設定係数が含まれてもよい。また、シリアルＥＥＰＲＯＭ１ｅに記憶させるパラメータは、画像補正用の予備情報、露出係数、クランプ補正、シェーディング補正等に必要な設定値のほか、撮像素子を交換した場合に必要となる設定値であってもよく、またこれらのデフォルト値であってもよい。また、パラメータは、ルックアップテーブルとしてシリアルＥＥＰＲＯＭ１ｅに記憶されてもよい。

さらに、小型タイミング調整部１ｄからのクロック信号により読み出される、レリーズ前準備動作に必要なパラメータとして、基本設定であるＡＥ（ＡｕｔｏｍａｔｉｃＥｘｐｏｓｕｒｅ）設定値やＡＦ（ＡｕｔｏＦｏｃｕｓ）設定値やゲイン設定値を、シリアルＥＥＰＲＯＭ１ｅに記憶させておいてもよい。

また、小型タイミング調整部１ｄは、撮像素子１１や画像処理部１３には直接関係しない表示装置（背面液晶など）等の他の小型モジュールを動作させるためのクロックを出力してもよい。また、小型タイミング調整部１ｄを、処理機能ごとに複数設け、その機能を使用する期間のみ、それに対応する一の小型タイミング調整部を電源オンし、他の小型タイミング調整部を電源オフすることで、低消費電力化を図ってもよい。

さらに、撮像装置シーケンスに時間的余裕がある場合であって、例えば長秒時（数秒以上）撮影時には、ＣＰＵ１５からのクロックにてパラメータ（設定値）を設定し、時間的にあまり余裕がない場合であって、例えば撮像装置１の電源投入時には、小型タイミング調整部１ｄからのクロックにて制御を行い、また通常の撮像状況における撮影間隔においては、タイミング調整部１ｃからのクロックにてシリアルＥＥＰＲＯＭ１ｅへのアクセス制御を行うこととしてもよい。

また、小型タイミング調整部１ｄやタイミング調整部１ｃからシリアルＥＥＰＲＯＭ１ｅへのアクセスを制御するクロックは、複数回に分けて時分割で生成されてもよい。これにより、撮像装置シーケンスが動作中であっても、撮像動作を妨げることなく動作の遅延を防止できる。

上述のように、この実施形態は様々な展開や応用が可能であるが、その典型例として、以下に図３を用いて詳述する。図３は、撮像装置の動作フローを概念的に示すものである。

（ステップ３１）
撮像装置１の電源がオンされると、ステップ３２に進む。

（ステップ３２）
撮像装置１の電源オンとともに、まず小型タイミング調整部１ｄの電源が投入され、小型タイミングクロックが出力可能となる。

（ステップ３３）
次に、データ制御部２２の電源も投入され、小型タイミングクロックによりＥＥＰＲＯＭインターフェース２４を経由して、撮影動作に必要なパラメータ（設定値）がシリアルＥＥＰＲＯＭ１ｅから読み込まれる。さらに、読み込まれたパラメータ（設定値）は、ＥＥＰＲＯＭインターフェース２４により、Ａ補正ＳＲＡＭ２５又はＢ補正ＳＲＡＭ２６等の揮発性メモリに格納される。

（ステップ３４）
ここで、操作部１６から撮影モードの設定指示や撮影パラメータの設定指示が入力されればステップ３５へ進み、無ければステップ３ｂへと進む。

（ステップ３５）
操作部１６からの設定指示を画像処理部１３に反映するため、ＣＰＵタイミング調整部１５ａの電源が投入される。

（ステップ３６）
続いて、操作部１６から要求された設定に必要なパラメータ（設定値等）がシリアルＥＥＰＲＯＭ１ｅに記憶されているかどうか確認される。記憶されていればステップ３７に進み、記憶されていなければステップ３ｆに進む。

（ステップ３７）
撮像装置１は、シリアルＥＥＰＲＯＭ１ｅに記憶されているパラメータ（設定値）を、メインＣＰＵクロックによりＥＥＰＲＯＭインターフェース２４を介して読み込み、Ａ補正ＳＲＡＭ２５やＢ補正ＳＲＡＭ２６等の揮発性メモリに格納する。

（ステップ３８）
撮影動作が行われる。撮像素子１１から取り込まれた画像データは、上述の揮発性メモリに格納されたパラメータ（補正データ）を用いて、補正処理部２３にて補正処理される。この場合、補正のカテゴリーや種類ごとに補正ブロックや補正モジュールが設けられ、シリアルＥＥＰＲＯＭ１ｅには、各モジュール等に対応する補正データを各々グループ化したものが予め記憶されていてもよい。

（ステップ３９）
撮影が完了すればステップ３ａへ進む。完了していなければ、ステップ３４へと戻る。

（ステップ３ａ）
撮像装置１の電源がオフされると、ＣＰＵタイミング調整部１５ａや小型タイミング調整部１ｄやタイミング調整部１ｃの電源も遮断され、またＡ補正ＳＲＡＭ２５やＢ補正ＳＲＡＭ２６等の揮発性メモリの記憶内容も初期化され失われる。

（ステップ３ｂ）
撮像装置１は、撮影動作が開始されるきっかけを示すレリーズスイッチが半押圧状態にあるかどうかを判断する。半押圧があればステップ３ｃへと進み、半押圧がなければステップ３ｅへと進む。

（ステップ３ｃ）
タイミング調整部１ｃの電源が投入され、撮像装置１は、画像データの取り込みとその後の処理を待機する。この際、補正処理部２３の電源も投入される。

（ステップ３ｄ）
撮像装置１は、シリアルＥＥＰＲＯＭ１ｅに記憶されたパラメータのデフォルト設定値を、システムクロックを用いてＥＥＰＲＯＭインターフェース２４を介して読み込み、Ａ補正ＳＲＡＭ２５やＢ補正ＳＲＡＭ２６等の揮発性メモリに格納する。その後、ステップ３８へ進む。

（ステップ３ｅ）
撮像装置１は、レリーズが半押圧されなければ、未だ画像データの取得される予定のない待機状態となり、ステップ３４へ戻る。待機状態では、撮像措置１は、タイミング調整部とＣＰＵタイミング調整部のどちらか一方、又は両方の供給電力をオフとして、省電力モードを保つことが好ましい。

（ステップ３ｆ）
撮像装置１は、操作部１６から入力された設定指示を反映させるためのパラメータ（設定値等）を、ＣＰＵタイミング調整部１５ａのメインＣＰＵクロックを利用して、Ａ補正ＳＲＡＭ２５やＢ補正ＳＲＡＭ２６等の揮発性メモリに記憶させ設定する。これによって、Ａ補正ＳＲＡＭ２５やＢ補正ＳＲＡＭ２６等の揮発性メモリに展開され格納されているパラメータ（補正データ）は更新される。

以上の動作により、撮影状況に応じた適切なパラメータ（補正パラメータ等）が必要なタイミングで揮発性メモリに展開され、画像処理に利用される。

なお、この実施形態において不揮発性メモリとは、例えばＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）であり、データの消去と書き換えを電気的に行え、記憶保持できるメモリをいう。ＥＥＰＲＯＭは、通常より高い電圧で電気的な書き換えが行えるが、書き換え回数に制限があり、書き換えには記憶内容をいったん全消去する必要がある。また、部分的な書き換えはできない。

また、ＥＥＰＲＯＭに換えて、フラッシュメモリ（flash memory）等で構成してもよいし、その他の不揮発性メモリを使用してもよい。フラッシュメモリで構成すると、小型で耐衝撃性も強いメモリにできる。さらに、フラッシュメモリをカード化したメモリーカードやＵＳＢコネクタと併合したＵＳＢメモリ等を用いてもよい。

また、不揮発性メモリは、好ましくはシリアル接合タイプであり、これにより、安価で省スペースな小型メモリにできる。また、シリアルＥＥＰＲＯＭとすることで、１ビットずつノイズの影響を低減し、データの読み出しや書き込みを確実に行うことができる。また、データの制御も容易となり好ましい。この接続方式には、RS-232CやRS-422、IrDA、USB、IEEE 1394等が用いられてもよい。

また、揮発性メモリは、いわゆるキャッシュメモリでもよく、またフリップフロップ回路を用いて構成されたものであってもよい。典型的にはＳＲＡＭ（Static Random Access Memory）であるがこれに限られない。

また、画像処理部１３に入力されるクロックを、ＣＰＵタイミング調整部１５ａと小型タイミング調整部１ｄとタイミング調整部１ｃとの間で撮影状況に応じて切り替えるセレクト部が画像処理部１３に設けられてもよい。そのセレクト部には、ＣＰＵ１５からクロック選択の規則や選択指令信号が入力されてもよい。

以上、本発明によれば、不揮発性メモリからの揮発性メモリへのパラメータの読み出しが、一括で行われる代わりに、複数のタイミングに分けて行われるので、個々の読み出しに要する時間は短くなる。したがって、撮影後に画像処理を迅速に開始することも可能である。

したがって、本発明は、撮像素子により取得した画像データをディジタル画像処理するディジタルカメラや複写機等の撮像装置に、広く適用可能である。

図１は、本発明の実施形態にかかる撮像装置である。図２は、本発明の実施形態にかかる構成概念図である。図３は、本発明の実施形態にかかる動作フローである。

符号の説明

１・・撮像装置、１０・・レンズ、１１・・撮像素子、１２・・Ａ／Ｄ変換部、１３・・画像処理部、１４・・ＲＡＭ、１５・・CPU、１６・・操作部、１７・・フラッシュメモリ、１８・・カードインターフェース、１９・・メモリカード、１ａ・・外部インターフェース、１ｂ・・表示部、１ｃ・・タイミング調整部、１ｄ・・小型タイミング調整部、１５ａ・・ＣＰＵタイミング調整部

Claims

複数種類のパラメータを記憶する不揮発性メモリと、
前記不揮発性メモリから読み出されたパラメータを一時記憶する揮発性メモリと、
前記揮発性メモリに記憶されたパラメータを用いて処理を実行する処理部と、
与えられたクロックに従い前記不揮発性メモリからパラメータを読み出して前記揮発性メモリへ転送するデータ制御部と、
を備えた撮像装置であって、
前記撮像装置の電源オン時に、前記不揮発性メモリが記憶する複数種類のパラメータの一部を読み出すための第一のクロックを前記データ制御部に出力する第一のタイミング調整部と、
前記撮像装置の撮影前の準備時に、前記不揮発性メモリが記憶する複数種類のパラメータの他の一部を読み出すための第二のクロックを前記データ制御部に出力する第二のタイミング調整部と、
を備えることを特徴とする撮像装置。
請求項１に記載の撮像装置において、
前記撮像装置に備えられたＣＰＵは、
前記不揮発性メモリが記憶する複数種類のパラメータの一部を読み出すための第三のクロックを前記データ制御部に出力する第三のタイミング調整部を備える
ことを特徴とする撮像装置。
請求項１に記載の撮像装置において、
前記不揮発性メモリには、
撮影動作に必要なパラメータと画像処理に必要なパラメータとが記憶され、
前記第一のクロックは、
前記撮影動作に必要なパラメータを前記不揮発性メモリから読み出すためのクロックであり、
前記第二のクロックは、
前記画像処理に必要なパラメータを前記不揮発性メモリから読み出すためのクロックである
ことを特徴とする撮像装置。
請求項２に記載の撮像装置において、
前記ＣＰＵは、
前記撮像装置に設けられた外部インタフェース部から設定指示が入力されると、その指示に従って前記不揮発性メモリ又は前記揮発性メモリに記憶されたパラメータを書き換える
ことを特徴とする撮像装置。
請求項２に記載の撮像装置において、
前記第三のタイミング調整部は、
前記撮像装置に設けられた操作部から設定指示が入力されると、その設定に必要なパラメータを読み出すための第三のクロックを前記データ制御部に出力する
ことを特徴とする撮像装置。
請求項１に記載の撮像装置において、
前記第二のタイミング調整部が前記第二のクロックを前記データ制御部に出力するタイミングは、
前記撮像装置に設けられたレリーズスイッチが半押圧されたタイミングである
ことを特徴とする撮像装置。
請求項２に記載の撮像装置において、
前記第二のタイミング調整部は、
前記第二のクロックを生成する機能の他に、撮影で取得された画像データとそれを補正処理する補正処理部との双方に付与すべきクロックを生成する機能を有し、
前記第一のタイミング調整部は、
前記第二タイミング調整部よりも小型である
ことを特徴とする撮像装置。
請求項２に記載の撮像装置において、
前記不揮発性メモリには、
少なくとも撮影動作に必要なパラメータが記憶され、
前記第三のクロックは、
前記撮影動作に必要なパラメータを前記不揮発性メモリから読み出すためのクロックである
ことを特徴とする撮像装置。
請求項１乃至請求項８の何れか一項に記載の撮像装置において、
前記不揮発性メモリはシリアルＥＥＰＲＯＭであり、
前記揮発性メモリはＳＲＡＭである
ことを特徴とする撮像装置。