JP3808912B2 - 焦点検出センサ装置 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、例えば自動焦点一眼レフカメラなどに使用される、ＣＣＤを利用した焦点検出センサ装置に関する。
【０００２】
【従来技術およびその問題点】
オートフォーカス（ＡＦ）一眼レフカメラでは一般に、ＣＣＤセンサを利用した焦点検出センサユニットが使用されている。ＣＣＤセンサは、被写体光をフォトダイオードからなる受光素子で受光して電荷信号に光電変換し、電荷を積分（蓄積）する。そして各フォトダイオードで蓄積した電荷を転送部を介して逐一転送し、増幅回路で増幅し、増幅した信号をクランプ回路により、外部から入力される基準電圧を基準レベルとしてレベルシフトさせて、レベルシフト後の出力電圧をA/D 変換していた。ここで、従来のＣＣＤセンサは電荷の転送、掃き出し用に１２Ｖ程度の高電圧が必要とされていたので、バッテリ電圧を昇圧して１２Ｖを生成し、基準電圧用の５Ｖと１２Ｖの２系統の電源電圧を供給していた。
【０００３】
しかしながら、最近では５Ｖの単一電源電圧で駆動できるＣＣＤセンサが開発されている。これらのＣＣＤセンサの基準電圧は５Ｖ以下の電圧となり、一般的には４Ｖ程度が用いられる。
ところが、電源電圧が降下すると、この電源電圧で動作するオペアンプなどの回路の出力振幅も減少するため、必然的にビデオ信号の出力振幅（ダイナミックレンジ）も減少することになる。されに基準電圧レベルも降下しているので、一層ビデオ信号の出力振幅が減少してしまう。
【０００４】
このように、ダイナミックレンジの小さいＣＣＤセンサにおいて、出力を基準電圧にクランプすると、オフセット電圧によるビデオ信号のレベルシフトの影響が大きくなる。例えば、受光素子表面を遮光したオプティカルブラック時のレベルを基準電圧にクランプするので、オプティカルブラックレベルが基準レベルになるはずであるが、回路のオフセットによりクランプ回路からの出力信号は、基準レベルから上下変動する。もしも信号レベルが基準レベルよりも低い場合には基準レベルをフルスケールとして使用できず、ダイナミックレンジが低下してしまう。一方、信号レベルが基準レベルよりも高い場合には、基準レベルよりも高い信号は無効になってしまう。その結果、ＣＣＤセンサの飽和出力電圧、つまりダイナミックレンジが低下し、オートフォーカス検出輝度範囲の低下、特に低コントラスト時のオートフォーカス作動限界が低下してしまう、という問題を生じる。
【０００５】
【発明の目的】
本発明は、上記従来の問題に鑑みてなされたもので、低電圧駆動可能なＣＣＤセンサにおいて、外部基準電圧をＣＣＤセンサの出力基準レベルおよびA/D 変換器の基準電圧レベルとした場合、ＣＣＤセンサの出力電圧をA/D 変換器のフルスケール内で最大限にダイナミックレンジのとれる構成とした焦点検出センサ装置を提供することを目的とする。
【０００６】
【発明の概要】
この目的を達成する請求項１に記載の発明は、結像レンズを介して被写体光を受光し、電気信号に変換して積分する複数の受光手段を有する一対のセンサ部と、前記一対のセンサ部の各受光手段が積分した積分信号を逐次転送して出力する転送手段と、この転送手段が出力した前記積分信号を増幅する増幅手段と、前記増幅手段により増幅された前記積分信号を補正基準電圧に基づいてクランプするクランプ手段と、外部基準電圧を出力する基準電圧出力手段と、この外部基準電圧に基づいて、前記一対のセンサ部の積分終了を制御する積分制御基準電圧を生成する積分制御基準電圧出力手段と、前記外部基準電圧を補正して補正基準電圧を生成する基準電圧補正手段と、を備え、該基準電圧補正手段は、前記外部基準電圧をＶＳ、前記積分制御基準電圧をＶAGC、とすると、（ＶＳ−ＶAGC）の信号を生成し、さらに、前記補正基準電圧をＶＳ′とすると、式、ＶＳ′＝ＶＳ＋（ＶＳ−ＶAGC） の関係が成立する補正基準電圧ＶＳ′を生成すること、に特徴を有する。
【０００８】
【実施例】
以下図示実施例に基づいて本発明を説明する。第１実施例は、ビデオ信号が基準レベル以下に出力される場合を想定したものである。図１は、この第１実施例を搭載した自動焦点（ＡＦ）一眼レフカメラの主要構成を示したブロック図である。このＡＦ一眼レフカメラは、カメラボディ１０と、このカメラボディ１０に着脱可能な撮影レンズ５１とを備えている。撮影レンズ５１からカメラボディ１０内に入射した被写体光束は、大部分がメインミラー１３によってファインダ光学系を構成するペンタプリズム１５に向かって反射され、さらにペンタプリズム１５を透過した被写体光束はアイピース１７から出射する。一方、メインミラー１３のハーフミラー部１４に入射した被写体光束の一部はハーフミラー部１４を透過し、サブミラー１９で下方に反射されて焦点検出用ＣＣＤセンサユニット（ＡＦセンサユニット）２０に入射する。
【０００９】
このカメラボディ１０は、カメラ全体の処理を統括的に制御するメインＣＰＵ３１と、周辺部制御回路３３を備えている。メインＣＰＵ３１は、被写体の輝度情報およびフィルム感度情報に基づいて所定の露出演算を実行し、露出用の適正シャッタ速度および絞り値を算出する。そして、これらのシャッタ速度および絞り値に基づいてレリーズ、つまり、シャッタ機構（図示せず）および絞り機構（図示せず）を駆動してフィルムに露光する。周辺部制御回路３３は、メインＣＰＵ３１の制御下で、レリーズに際して、ミラーモータ（図示せず）を駆動してメインミラー１３のアップ／ダウン処理を行ない、露光終了後にはフィルム巻き上げモータを駆動してフィルムの巻き上げ処理を行なう。
【００１０】
メインＣＰＵ３１は、ＡＦセンサユニット２０から出力される輝度データに基づいて所定の演算（プレディクタ演算）によりデフォーカス量を算出し、そのデフォーカス量に基づいて、ＡＦモータ３９の回転方向および回転数（エンコーダ４１のパルス数）を算出する。そしてメインＣＰＵ３１は、その回転方向およびパルス数に基づき、ＡＦモータドライブ回路３７を介してＡＦモータ３９を駆動する。ＡＦモータ３９の回転は、カメラボディ１０のマウント部に設けられたジョイント４７と撮影レンズ５１のマウント部に設けられたジョイント５７との接続を介して撮影レンズ５１側に伝達される。
【００１１】
またメインＣＰＵ３１は、図示しないが、プログラム等をメモリしたＲＯＭ、演算用、制御用の所定のデータを一時的にメモリするＲＡＭを内蔵し、外部メモリ手段としてのE²PROM４３が接続されている。このE²PROM４３には、カメラボディ１０特有の各種定数のほかに、本発明の焦点検出処理に必要な各種関数、定数などがメモリされている。
【００１２】
さらにメインＣＰＵ３１には、レリーズボタン（図示せず）の半押しから全押しされている間はオンしている測光スイッチＳＷＳ、および全押しでオンするレリーズスイッチＳＷＲが接続されている。
【００１３】
このメインＣＰＵ３１は、カメラシステム全体を総括的に制御する制御手段として機能するほかに、ＣＣＤセンサユニット２０および周辺部制御回路３３等とで測距手段、デフォーカス量測定手段を構成している。
【００１４】
一方撮影レンズ５１には、フォーカシングレンズ群５３を光軸に沿って前後動させる焦点調節機構５５、撮影レンズ５１のマウント部に設けられ、カメラボディ１０のジョイント４７と連結してＡＦモータ３９の回転を焦点調節機構５５に伝達するレンズ側ジョイント５７と、撮影レンズ５１の各種データをメモリしたレンズＲＯＭ６１とを備えている。レンズＲＯＭ６１は、電気接点群５９、４９の接続を介してカメラボディ１０の周辺部制御回路３３と接続されていて、この周辺部制御回路３３を介してメインＣＰＵ３１との間で所定のデータ通信を実行する。レンズＲＯＭ６１から周辺部制御回路３３に伝達されるデータとしては、制御可能な開放絞り値Ａv 、最大絞り値Ａv 、最長・最短焦点距離、現焦点距離、Ｋバリュー情報などがある。なお、本実施例のＫバリュー情報は、撮影レンズにより結像された像面が光軸に沿った方向に単位距離（例えば１mm）移動するときにエンコーダ４１が出力するパルス数（ＡＦモータ３９の回転数）データである。
【００１５】
本発明の特徴を備えたＣＣＤセンサユニット２０の構成について、さらに図２から図６を参照して詳述する。図２は、ＣＣＤセンサユニット２０の回路構成を示すブロック図である。
【００１６】
ＡＦセンサユニット２０は、いわゆる位相差方式の測距センサであって、図示しないが、被写体光束を二分割する分割光学系と、二分割された被写体光束をそれぞれ受光して積分（光電変換およびその電荷を蓄積）するＣＣＤラインセンサ２０１を備えている。ＣＣＤラインセンサ２０１は、１列のＣＣＤ転送部２０２と、受光手段として１組の第１、第２センサ部２０３、２０４を備えている。第１、第２センサ部２０３、２０４に、分割光学系で分割された被写体光束がそれぞれ結像される。
【００１７】
各センサ部２０３、２０４は、お互いに独立した多数の受光素子（光電変換素子）を備えていて、各受光素子で発生した電荷は隣接した一組のストレージ部２０８、２０９に電荷として積分（蓄積）される。積分が終了すると、蓄積された電荷は、さらに隣接した一組のメモリー部２１５、２１６に一時的にメモリーされる。その後、メモリー部２１５、２１６にメモリーされた電荷は、一斉に転送部２０２に転送され、転送部２０２を段階的に転送されて、転送部２０２の端部から画素単位で第１の焦点検出信号として出力される。そしてアンプ２５１で増幅されてビデオ信号Ｖo （第２の焦点検出信号）として出力され、さらに波形整形手段としてのＳ／Ｈクランプ回路２５３（レベルシフト手段、クランプ手段）において、ビデオ信号Ｖo のレベルがサンプル＆ホールドされ、クランプされて、ビデオ信号出力Ｖout （第３の焦点検出信号）として出力される。
【００１８】
また、第１センサ部２０３に隣接してモニタセンサ２０５、２０６（Ｍ１、Ｍ２）が設けられ、第２センサ部２０４に隣接して、遮光されたモニタダークセンサ２０７（ＭＤ）が設けられている。モニタセンサ２０５、２０６は、被写体の明るさに応じて積分時間（積分終了）をコントロールするためのセンサであって、被写体光束を受光する。一方モニタダークセンサ２０７は、モニタセンサ２０５、２０６の暗電流成分を除去するためのセンサであって、アルミ幕により遮光されている。
【００１９】
第１、第２センサ部２０３、２０４の積分動作（電荷蓄積）、ストレージ部２０８、２０９からメモリー部２１５、２１６への電荷の転送、メモリー部２１５、２１６から転送部２０２への電荷の転送、転送部２０２における電荷の転送、およびＳ／Ｈクランプ回路２５３によるクランプ処理などは、ドライバー＆タイミング発生回路２３が出力する信号によってコントロールされる。また、ドライバー＆タイミング発生回路２３は、積分動作時には、モニタセンサ２０５、２０６、およびモニタダークセンサ２０７の出力をそれぞれ積分し、モニタセンサ２０５、２０６の一方の積分値が一定値（積分終了レベルＶRM）に達すると、第１、第２センサ部２０３、２０４の積分を終了する積分制御手段として動作する。
【００２０】
図４には、Ｓ／Ｈクランプ回路２５３の一例を示してある。Ｓ／Ｈクランプ回路に入力されたビデオ信号Ｖo は、サンプルホールド信号φSHによりコントロールされるスイッチＳＷSHによって、コンデンサＣ１の一方の端子およびオペアンプ２３３の非反転入力端子に入力される。コンデンサＣ１の他方の端子はグランドに接地されている。また、オペアンプ２３３の反転入力端子は、同オペアンプ２３３の出力端子と接続され、ボルテージフォロワーを形成し、全体としてサンプルホールド回路を形成している。すなわち、サンプルホールド信号φSHが“Ｈ”（ハイ）レベルのときにスイッチＳＷSHがオンし、ビデオ信号Ｖo はコンデンサＣ１に電荷の形で蓄えられると同時に、オペアンプ２３３からもビデオ信号Ｖo と同一の電圧が出力される。サンプルホールド信号φSHが“Ｌ”（ロー）レベルのときはスイッチＳＷSHがオフし、コンデンサＣ１に蓄えられた電荷によりスイッチＳＷSHがオフする直前のデータ（電圧）が保持（ホールド）され、出力される。
【００２１】
さらにオペアンプ２３３の出力はコンデンサＣ２の一方の端子に接続され、コンデンサＣ２の他方の端子はオペアンプ２３５の非反転入力端子、およびオプティカルブラック（ＯＢ）信号φOBにより制御されるスイッチＳＷOBに接続される。オペアンプ２３５の反転入力端子は同オペアンプ２３５の出力と接続され、オペアンプ２３５からはビデオ信号出力Ｖout が出力される。これらの回路により、ＯＢクランプ回路を形成している。
【００２２】
ＯＢ信号φOBが“Ｈ”レベルでスイッチＳＷOBがオンしているときにビデオ信号出力Ｖout には、Ｓ／Ｈクランプ回路２５３の出力ではなく、補正基準電圧ＶＳ′の電圧が出力される。このときコンデンサＣ２には、補正基準電圧ＶＳ′とビデオ信号Ｖo がサンプルホールドされた電圧が印加され、充電される。その後、ＯＢ信号φOBが“Ｌ”レベルになり、スイッチＳＷOBがオフすると、ビデオ信号Ｖo として、コンデンサＣ２の端子間電圧が加えられたビデオ信号出力Ｖout が出力される（図７参照）。図７では、オペアンプ２３５のオフセット電圧によりクランプレベルが外部基準電圧ＶＳより下がっている。一般にＣＭＯＳタイプのオペアンプでは、数10mVから100mＶ程度のオフセット電圧が発生する。そこで、補正基準電圧ＶＳ′を外部基準電圧ＶＳよりもオフセット分高くセットすれば、ビデオ信号出力Ｖout は外部基準電圧ＶＳにより近い値が得られることになる。
【００２３】
ここで、図示実施例における主な信号は、下記の通りである。
ＶＳ：外部基準電圧
φＭ：外部基準クロック
φ１、φ２：内部基準クロック（転送用クロック）
φINT ：積分スタート信号
φＲ：リセット信号
φＯＢ：オプティカルブラック（ＯＢ）信号
φＳＨ：サンプルホールド信号
φＣＬ：リセットフィールドスルークランプ信号
φＡＤ：積分終了信号兼ビデオ出力タイミング信号
ＶAGC ：積分制御基準電圧
Ｖo ：ビデオ信号
Ｖout ：ビデオ信号出力
ＶＲＭ：モニタ基準電圧（AGC レベル）
Ｍ１、Ｍ２：モニタセンサ信号
ＭＤ：モニタダークセンサ信号
Ｓ／ＨCTL ：サンプルホールド制御信号
ＶSCTL：基準電圧コントロール信号
【００２４】
本実施例では、ＣＣＤ測距センサユニット２０のモニタ基準レベル（AGC レベル）ＶRMを、
ＶＲＭ＝ＭＤ−（ＶＳ−ＶAGC ） ……▲１▼
により設定する。
そしてＳ／Ｈクランプ回路２５３に入力する補正基準電圧ＶＳ′を、
ＶＳ′＝ＶＳ＋（ＶＳ−ＶAGC ）……▲２▼
にレベルアップすることに特徴がある。
【００２５】
ここで、積分制御基準電圧ＶAGC は、ＡＦモニターセンサ２０５、２０６の積分終了レベルを決定する電圧である。つまり、モニタダークセンサ信号ＭＤから（ＶＳ−ＶAGC ）だけ下げたレベルをモニタ基準レベルＶＲＭとしてセットし、ＡＦモニターセンサ２０５、２０６のモニタセンサ信号Ｍ１、Ｍ２レベルがモニタ基準レベルＶＲＭに達するまで積分を行なう。
【００２６】
また、モニタ基準レベルＶＲＭを、積分制御基準電圧ＶAGCだけを使用してＶＲＭ＝ＶAGC としないのは、モニタダークセンサ信号ＭＤのレベルは変動することがあるためである。ＶＲＭ＝ＭＤ−(ＶＳ−ＶAGC）とすれば、モニタダークセンサ信号ＭＤのレベルが不明であっても、積分制御基準電圧ＶAGCは、外部基準電圧ＶＳを基準としてＤ／Ａコンバータ２３５によって生成され、しかも積分制御基準電圧ＶAGCは０〜ＶＳの間で可変できるからである。
【００２７】
外部基準電圧ＶＳは、Ｓ／Ｈクランプ回路２５３の出力の基準電圧となるレベルであるが、ビデオ信号出力Ｖout のレベルが基準レベルよりも下がってしまう。そこで本実施例では、この外部基準電圧ＶＳを、(2)式のようにアップ補正することにより、飽和出力電圧の上昇、言い替えれば、積分レンジ（ダイナミックレンジ）の拡大を図っている。
【００２８】
本実施例では、外部基準電圧ＶＳにより、ＣＰＵ３１とＤ／Ａコンバータ２３５により積分制御基準電圧ＶAGC を作っているので、これらの差電圧を、式▲２▼を実現する回路により作り出している。
【００２９】
図５に示した実施例では、この補正基準電圧ＶＳ′を、コンデンサＣ５により生成している。図５は、補正基準電圧ＶＳ′を生成するアナログ回路の一例である。図５において、符号ＳＷ１〜ＳＷ７で示した方形の箱はアナログスイッチ（スイッチ）であって、スイッチＳＷ１〜ＳＷ７はそれぞれ、入出力ラインの内、一直線状の２本のラインが信号ラインであって、これらと直交する方向の１本のラインがON/OFFを制御するコントロールラインである。そしてスイッチＳＷ１〜ＳＷ７はそれぞれ、このコントロールラインが“Ｈ”レベルのときにオンし、“Ｌ”レベルのときにオフする。
【００３０】
ＣＰＵ３１およびＤ／Ａコンバータ２３５で生成された積分制御基準電圧ＶAGC は、アナログスイッチＳＷ４を介してモニタ基準電圧ＶＲＭ生成用のコンデンサＣ４の出力側端子およびオペアンプ２３７の非反転端子、およびアナログスイッチＳＷ５を介して補正基準電圧ＶＳ′生成用のコンデンサＣ５の入力側端子に入力される。コンデンサＣ４の入力側端子には、アナログスイッチＳＷ１、ＳＷ２を介してモニタダークセンサ信号ＭＤおよびアナログスイッチＳＷ３を介して外部基準電圧ＶＳが入力される。コンデンサＣ５の出力側端子には、アナログスイッチＳＷ７を介して外部基準電圧ＶＳが入力される。
【００３１】
また、さらに図５に示したモニタダークセンサ信号ＭＤは、電界効果トランジスタＴｒ１のソースに入力され、バッファとアナログスイッチＳＷ１を通して一旦コンデンサＣ３に電荷として蓄積されてから、アナログスイッチＳＷ２を介してコンデンサＣ４の入力側端子に入力される。コンデンサＣ４の出力は、オペアンプ２３７により増幅され、モニタ基準レベル（AGCレベル）ＶＲＭとして出力される。電界効果トランジスタＴｒ１のドレインには正電圧Ｖccが接続され、ゲートにはＣＰＵ３１の積分コントロールポートＰφINTがインバータ２３３を介して接続されている。
【００３２】
以上の処理を実現する制御を、さらに図８に示したフローチャートを参照して説明する。なお、この回路の動作タイミングチャートして、図６には積分開始から読出しまでの全体タイミングチャートを、図７には積分出力電圧Ｖoutの波形を拡大して示してある。このフローチャートにかかる処理は、ＣＰＵ１１のROMにメモリされたプログラムに基づいてＣＰＵ１１によって実行される。また、このフローチャートには、測光スイッチＳＷＳがオンされていることを条件として入る。
【００３３】
この積分処理に入ると、先ず、ＣＰＵ３１は積分コントロールポートＰΦINT、サンプルホールドポートＰS/HCTL、オートゲインポートＰAGCS/H、基準電圧ポートＰVSCTL 、ポートＰ０〜Ｐ７を初期化する（Ｓ１０１）。初期状態では、基準電圧ポートＰVSCTLが“Ｈ”レベルであるが、他のポートＰは“Ｌ”レベルである。この状態では、スイッチＳＷ１、ＳＷ２、ＳＷ５、ＳＷ７がオンし、スイッチＳＷ３、ＳＷ４、ＳＷ６がオフする。コンデンサＣ３は、モニタダークセンサ信号ＭＤのレベルがトランジスタＴｒ１により正電圧Ｖccにプルアップされているので、コンデンサＣ４は入力側にのみ正電圧Ｖccが印加され、Ｖccレベルで充電される。一方、コンデンサＣ５の両端には積分制御基準電圧ＶAGCと外部基準電圧ＶＳが印加される。
【００３４】
次に、オートゲインポートＰAGCS/Hを“Ｈ”レベルに立ち上げるので（Ｓ１０３）、アナログスイッチＳＷ３、ＳＷ４がオンし、アナログスイッチＳＷ２がオフする。これにより、コンデンサＣ４には−（ＶＳ−ＶAGC ）の電圧がメモリされる。
【００３５】
この状態でポートＰ０〜Ｐ７に第１積分制御基準電圧ＶAGC1レベルに相当するデジタル信号を出力することにより、第１積分制御基準電圧ＶAGC1を出力する（Ｓ１０５）。これにより、コンデンサＣ４には−（ＶＳ−ＶAGC1）レベルが蓄積される。
【００３６】
オートゲインポートＰAGCS/Hを“Ｌ”レベルに落す（Ｓ１０７）。コンデンサＣ３はモニタダークセンサ信号ＭＤレベルなので、コンデンサＣ４にモニタダークセンサ信号ＭＤが加算される。これにより、トランジスタＴｒ１はモニタダークセンサ信号ＭＤを切り放して、積分を開始する。不図示のモニタセンサおよび光センサも同時に積分を開始し、被写界光を受光する。その後、不図示の積分終了信号ポートが“Ｌ”レベルに落ちるのを待ち（Ｓ１１１）、落ちたらサンプルホールドポートＰS/HCTLを“Ｈ”レベルに立ち上げる（Ｓ１１３）。これにより、アナログスイッチＳＷ１がオフして、モニタダークセンサ信号ＭＤがコンデンサＣ３から切り離される。
【００３７】
次に、第２積分制御基準電圧ＶAGC ２をセットする（Ｓ１１５）。これにより、コンデンサＣ５の両端子間電圧は、（ＶＳ−ＶAGC ２）になる。そして、積分終了信号ポートＰφＡＤから出力されるパルス（積分終了信号φＡＤ）の立ち下がりをカウントして、この立ち下がりが２回来るのを待つ（Ｓ１１７、Ｓ１１９）。積分終了信号φＡＤの立ち下がりを２回待つのは、第２センサ部２０４の先頭にある遮光センサ２０４ｄが３ビットあるので、２ビット分の信号を無視するためである。
【００３８】
次に、基準電圧ポートＰＶSCTLを“Ｌ”レベルに落すことにより、補正基準電圧ＶＳ′は、ＶＳ′＝ＶＳ＋（ＶＳ−ＶAGC2）になる（Ｓ１２１）。これにより、遅れ時間を入れても遮光センサ２０４ｄの３ビット目から基準電圧が元の外部基準電圧ＶＳから（ＶＳ−ＶAGC2）分上昇したことになる。次に、第１、第２センサ部２０３、２０４が積分した電荷を転送部２０１に転送し、読み出してＳ／Ｈクランプ回路２５３でクランプする。ここでＳ／Ｈクランプ回路２５３はレベルシフト手段として作用し、補正基準電圧ＶＳ′を基準電圧として各積分値を積分出力電圧に変換、つまりレベルシフトする。そして、Ｓ／Ｈクランプ回路２５３から出力される画素単位の積分出力電圧（ビデオ信号出力）を図示しない A/D 変換器でA/D 変換し、それぞれをメモリする（Ｓ１２３）。以上の処理によりメモリされた画素信号は、公知のプレディクタ演算等を行なうアルゴリズムによって処理され、デフォーカス量が検出される。
【００３９】
図９には、補正基準電圧ＶＳ′生成回路の第２実施例を示してある。この第２実施例は、ビデオ信号出力Ｖout が外部基準電圧ＶＳを越えて出力される場合に対処したことに特徴を有する。基準電圧コントロールポートＰＶSCTLが“Ｌ”レベルのときには、積分制御電圧ＶAGC がアナログスイッチＳＷ８を通って補正基準電圧ＶＳ′として出力され、基準電圧コントロールポートＰＶSCTLが“Ｈ”レベルのときには外部基準電圧ＶＳがそのままアナログスイッチＳＷ９を通って補正基準電圧ＶＳ′として出力される。
【００４０】
第２実施例の処理は、第１実施例の処理と同様である。ただし、図８に示したフローチャートにおいて、Ｓ１１５の第２積分制御電圧ＶAGC は、絶対値で設定する。その後、Ｓ１２１において基準電圧コントロールポートＰＶSCTLを“Ｌ”レベルにすることにより、ＶＳ′＝ＶAGC が出力される。ここでＶAGC は、外部基準電圧ＶＳを元にしてＤ／Ａコンバータ２３５により生成しているので、
０≦ＶAGC ≦ＶＳになる。したがってビデオ信号出力Ｖout が外部基準電圧ＶＳを越えて出力される本実施例においては、例えば外部基準電圧ＶＳを越えて出力される電圧をΔＶとすると、ＶＳ′＝ＶAGC ＝ＶＳ−ΔＶと設定することにより、ビデオ信号出力Ｖout は外部基準電圧ＶＳを基準に出力することができる。
【００４１】
図１０には、補正基準電圧ＶＳ′生成回路の第３の実施例を示してある。この第３の実施例は、ビデオ信号出力Ｖout が外部基準電圧ＶＳを越えても越えなくてもいずれの場合にも対処できることに特徴を有する。外部基準電圧ＶＳは、抵抗ｒ１を介してオペアンプの３７３の反転入力端子に入力されている。さらにオペアンプの３７３反転入力端子は、抵抗ｒ３を介して接地され、同オペアンプ３７３の出力が抵抗ｒ２を介して入力されている。一方、オペアンプ３７３の反転入力端子には、積分制御電圧ＶAGC が入力されている。この第３の実施例では、オペアンプ３７３の出力が補正基準電圧ＶＳ′となる。
【００４２】
この第３の実施例では補正基準電圧ＶＳ′を、下記式により表わすことができる。

ここで、ｒ１＝１００（ＫΩ）、ｒ２＝２０（ＫΩ）、ｒ３＝８０（ＫΩ）、ＶＳ＝４（Ｖ）とすると、ＶＳ′＝1.45×ＶAGC −0.2 ×ＶＳとなる。つまり、図１１に示すように、この回路の入出力特性は、ＶAGC ＝０（Ｖ）のときにＶＳ′＝-0.2×ＶＳ＝-0.8（Ｖ）、ＶAGC ＝ＶＳ＝４（Ｖ）のときにＶＳ′＝1.25×ＶＳ＝５（Ｖ）の点を通る直線で表わされる。また、ＶＳ′＝４（Ｖ）になるＶAGC は3.31（Ｖ）となる。
【００４３】
実際には、片電源で使用した場合には、オペアンプの出力は負電圧には振れないので、図１１に点線で示した様に１Ｖ程度の出力を持つ。
そこで、ＶAGC ＝3.31（Ｖ）を基準に考えると、ＶＳ′は４Ｖを中心にプラスマイナスに振れることができるので、ビデオ信号出力Ｖout が外部基準電圧ＶＳに対してプラスに出てもマイナスに出ても補正することが可能である。なお、本実施例においては、図８のフローチャート中、Ｓ１２１に基準電圧コントロールポートＰＶSCTLの操作は不要である。
【００４４】
【発明の効果】
以上の説明から明らかな通り本発明の焦点検出センサ装置は、一対のセンサ部が積分し、増幅手段により増幅された積分信号を、予め設定された基準レベルを、モニタダークセンサ信号によって補正した補正基準レベルに基づいてクランプしますから、積分出力電圧の飽和出力電圧範囲やダイナミックレンジの拡大が可能になり、コントラストの低い被写体や、高輝度の被写体に対しても、センサ部の積分出力電圧が飽和し難くなり、正確な焦点調整動作を実行できるようになる。
【図面の簡単な説明】
【図１】本発明を適用した一眼レフカメラの要部構成をブロックで示す図である。
【図２】同一眼レフカメラのＡＦセンサユニットの駆動回路構成を示すブロック図である。
【図３】同ＡＦセンサユニットのセンサ部およびモニタ部の構成の概要を説明する図である。
【図４】積分時間終了電圧および基準電圧を生成する回路の一例を示す回路図である。
【図５】ＡＦセンサユニットの駆動回路に含まれるクランプ回路の一例を示す回路図である。
【図６】同ＡＦセンサユニットの全体タイミングチャートを示す図である。
【図７】同ＡＦセンサユニットの積分出力電圧の波形を拡大したタイミングチャートを示す図である。
【図８】同ＡＦセンサユニットの処理に関するフローチャートを示す図である。
【図９】第２実施例の回路構成を示す図である。
【図１０】第３実施例の回路構成を示す図である。
【図１１】積分制御電圧ＶAGC と補正基準電圧ＶＳ′との関係をグラフで示す図である。
【符号の説明】
１０ カメラボディ
２０ ＣＣＤ焦点検出センサユニット
２０１ ＣＣＤラインセンサ
２０２ ＣＣＤ転送部
２０３ 第１センサ部
２０４ 第２センサ部
２０５ モニタセンサ部
２０６ モニタセンサ部
２０７ モニタダークセンサ
２１５ メモリー部
２１６ メモリー部
２３ ドライバー＆タイミング発生回路
２５３ Ｓ／Ｈクランプ回路
３１ ＣＰＵ

Claims (3)

1. 結像レンズを介して被写体光を受光し、電気信号に変換して積分する複数の受光手段を有する一対のセンサ部と、
   前記一対のセンサ部の各受光手段が積分した積分信号を逐次転送して出力する転送手段と、
   この転送手段が出力した前記積分信号を増幅する増幅手段と、
   前記増幅手段により増幅された前記積分信号を補正基準電圧に基づいてクランプするクランプ手段と、
   外部基準電圧を出力する基準電圧出力手段と、
   この外部基準電圧に基づいて、前記一対のセンサ部の積分終了を制御する積分制御基準電圧を生成する積分制御基準電圧出力手段と、
   前記外部基準電圧を補正して補正基準電圧を生成する基準電圧補正手段と、を備え、
   該基準電圧補正手段は、前記外部基準電圧をＶＳ、前記積分制御基準電圧をＶAGC、とすると、（ＶＳ−ＶAGC）の信号を生成し、さらに、
   前記補正基準電圧をＶＳ′とすると、式、
   ＶＳ′＝ＶＳ＋（ＶＳ−ＶAGC） の関係が成立する補正基準電圧ＶＳ′を生成することを特徴とする焦点検出センサ装置。
2. 請求項１に記載の焦点検出センサ装置において、前記基準電圧補正手段は、補正基準電圧ＶＳ′を式、
   ＶＳ′＝ＶAGC （但し、基準電圧０≦ＶAGC≦ＶＳ）
   の関係が成立するレベルに設定する機能を有すること、を特徴とする焦点検出センサ装置。
3. 請求項１に記載の焦点検出センサ装置において、前記基準電圧補正手段は、補正基準電圧ＶＳ′を、基準電圧補正手段が備えたゲイン設定用抵抗値をそれぞれｒ１、ｒ２、ｒ３、前記基準電圧をＶＳ、補正基準電圧をＶＳ′とすると、補正基準電圧ＶＳ′を式、
   ＶＳ′＝（１＋ｒ２／ｒ１＋ｒ２／ｒ３）・ＶAGC−（ｒ２／ｒ１）・ＶＳ
   が成立するレベルに設定すること、を特徴とする焦点検出センサ装置。

Images