JPS6364112B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は光学文字読取装置において、光電変換
回路の出力電気信号の出力レベルを、光源の出力
光強度の変動に拘わらず一定レベルに抑えるよう
にするための自動利得制御回路を備えた光電変換
装置に関する。

光学文字読取装置、テレビジヨンカメラ、フア
クシミリ等においては被写体のコントラストの大
小を電気信号の大小に変換するために、光電変換
素子とこれから得られる電気信号の処理回路とを
含む光電変換装置が用いられている。この光電変
換装置によれば、被写体の明るさに応じた出力レ
ベルを有する電気信号が得られるから、被写体の
コントラストは不変でも被写体の明るさが変化す
れば出力電気信号の出力レベルも変化することに
なる。

そこで、光源の輝度が変動して被写体の明るさ
が著しく減少したり、また逆に増大した場合にお
いても被写体のコントラストに対応した一定振巾
を有する出力電気信号を安定に得られるようにす
るために、光電変換素子から得られる電気信号の
処理回路として広ダイナミツクレンジ特性と高
Ｓ／Ｎ比特性を有する高性能回路が必要になるか
ら、光電変換装置のコストアツプ要因になる。

このような高性能回路を用いることなく、被写
体の明るさによらず一定出力レベルを有する出力
電気信号を得るためには、被写体の明るさが増減
したことによる光電変換素子の出力電気信号の変
動分を出力増巾器の利得を変化させて補正すれば
よく、この目的を達成するために、従来より種々
の自動利得制御（以下、AGCと呼ぶ）方式が考
案され、実用に供されている。

しかしながら、従来のAGC方式では現時刻よ
り以前の所定時間内の時刻における出力電気信号
のピーク値や平均値などを用いて、現時刻におけ
る出力電気信号の変化分を補正するようにしてい
るため、被写体における明るさの変動傾向（増大
傾向、減少傾向など）が現時刻と現時刻より以前
の一定期間内の時刻とにおいて異なる場合には正
しい補正がおこなえなくなる問題があつた。

本発明は上述した従来の問題点を解決すること
により、光電変換装置の構成を簡単化し、コスト
低減をはかることを目的とする。

この目的を達成するため本発明においては、所
定の光源による照射された被写体から、蓄積型素
子を用いた第１の光電変換素子に入射した光に対
応した電荷を所定期間だけ蓄積するとともに、こ
れと同一時刻に上記光源より第２の光電変換素子
に入射した直射光に対応した電荷を同一期間にわ
たつて蓄積し、第２の光電変換素子における蓄積
値（積分値）に応じて、第１の光電変換素子に蓄
積された電荷に対応した出力電気信号を得るため
の出力増巾器の利得を変化させる。

以下、蓄積型素子として一次元の固体光電変換
素子（以下、ラインセンサと呼ぶ）を例にとつて
本発明の原理をさらに具体的に説明する。

第１図はラインセンサの動作原理を示すための
構成図で、入射光を受光する受光部１１と、受光
部１１で発生した電荷を外部にとりだすためのア
ナログシフトレジスタ１２と、受光部１１の出力
信号をアナログシフトレジスタ１２にプリセツト
するタイミングを制御するゲート回路部１３とか
らなる。

受光部１１はｎ（ｎ≧１）ビツトの独立した感
光部S₁〜S_oと、各感光部で発生した電荷を蓄積す
るために各感光部に隣接して設けられたポテンシ
ヤル井戸P₁〜P_oとからなる。なお、各感光部S₁
〜S_oはフオートダイオード（図示せず）と蓄積電
極（図示せず）からなり、フオトダイオードに入
射した光１４によりフオトダイオードの空乏層お
よびその周辺において電子一正孔対が生起され、
生起された電子（電荷）が蓄積電極下にある上記
ポテンシヤル井戸P₁〜P_oに蓄積される原理にな
つている。

ポテンシヤル井戸に蓄積される電荷の量は、 露光量＝（入射光の強度）×（露光時間） に比例するので所定期間が経過した後において、
上記ゲート回路部１３の端子１５から与えられる
タイミングパルスφX（後述）によりゲートg₁〜g_o
が開（オン）状態にされ、ポテンシヤル井戸中に
蓄積された電荷がｎビツトのアナログシフトレジ
スタ１２にプリセツトされる。プリセツト終了後
において、ゲートg₁〜g_oが閉（オフ）状態にさ
れ、受光部１１においてつぎの新たな所定期間に
おける電荷の蓄積が開始されると同時に、この新
たな所定期間のうちに、端子１６から与えられる
クロツクパルスφC（後述）によりアナログシフト
レジスタ１２中に格納された電荷が順次シフトさ
れ、出力端子１７とアース間に接続された外部抵
抗Ｒにより電圧Voとして出力される。なお、抵
抗Ｒを出力端子１７と直列接続されるように挿入
して、抵抗Ｒの他の端子を新たな出力端子１７′
とすれば出力端子１７′からは電流出力を得るこ
とができることはいうまでもない。

以上の説明から明らかな通り、受光部１１に入
射した光量に比例した電荷が蓄積される時間（積
分サイクル）と、その電荷がアナログシフトレジ
スタ１２の出力端子に読み出される時間（読み出
しサイクル）との間には、受光部１１に蓄積され
た電荷をアナログシフトレジスタ１２にプリセツ
トするための時間（T₁）とアナログシフトレジ
スタ１２におけるｎビツトのシフトをおこないつ
ぎのプリセツトにそなえるための時間（T₂）と
の和に相当するＴ＝T₁＋T₂の時間差があるから、
この時間差に着目することにより積分サイクル中
に利得制御用信号を作成しておき、この信号にも
とづいて読出しサイクルにおける出力電気信号の
利得制御をおこなうようにすることができる。

すなわち、現在の時刻における光源の明るさの
変化に対して遅れのない補正ができることにな
る。

以下、実施例を参照して本発明を詳細に説明す
る。

第２図は本発明を用いた光電変換装置の構成を
光学系も含めて示す図である。

第２図において、光源２１により被写体２２が
照射され、被写体２２からの反射光は反射鏡２３
により光路変更されてレンズ２４によりラインセ
ンサ２５上に結像される。ラインセンサ２５に蓄
積された電荷は制御回路２６で発生されるタイミ
ング信号２６０により順次読み出されて、自動利
得制御回路２７に入力される。一方、光源２１か
らの直射光は第２の光電変換素子を含む受光部２
８により電気信号に変換された後、制御回路２６
で発生されるタイミング信号２６１にしたがつて
１積分サイクルにわたつて積分回路２９により積
分される。上記自動利得制御回路２７は制御回路
２６で発生されるタイミング信号２６２にしたが
つて、積分回路２９の出力により利得制御がおこ
なわれ、補正された出力電気信号２１０が出力端
子２１１より得られる。

たとえば、光源２１の明るさが低下しライセン
サ２５に蓄積される電荷が少なくなると、自動利
得制御回路２７の利得が増大し、出力電気信号２
１０のレベルが低下しないように動作する。

第３図は本発明による第２図の自動利得制御回
路２７、第２の光電変換素子（ホトトランジス
タ）を含む受光部２８、積分回路２９の部分の１
実施例の回路構成図である。

第３図において、一方の端子にバイアス電圧
（−V₁）を印加されたホトトランジスタPT₁と
PT₁の他方の端子に接続された抵抗R₁と可変抵
抗VR₁とにより受光部２８が構成され、演算増巾
器A₁と抵抗R₂とコンデンサC₁とにより光源の明
るさに応じた電気信号を１積分サイクルにわたつ
て積分するための積分回路２９が構成され、利得
１の増巾器A₂とコンデンサC₂とにより１積分サ
イクルの終了時までの積分値をつぎの１積分サイ
クルの間だけ保持するためのサンプルホールド回
路３１が構成される。演算増巾器A₃と抵抗R₃と
ゲートG₅の導通時抵抗r_ONとにより利得が（１＋
R₃／r_ON）なる非反転増巾回路３２が構成され、
自動利得制御回路２７の出力増巾器として動作す
る。また、演算増巾器A₄と抵抗R₄〜R₇とにより
反転型加算増巾回路３３が構成されている。

以下、第４図のタイムチヤートを参照しながら
第３図に示された回路の動作を説明する。

第１図に示すように、ラインセンサの受光部１
１に蓄積された電荷はパルスφXが論理１の期間
T₁においてアナログシフトレジスタ１２にプリ
セツトされるが、期間T₁中はゲートG₄はパルス
φXによりオンになつているが、ゲートG₃はパル
スφSが論理０であるためオフになつているから、
前記出力増巾器の出力側には、被写体の明るさに
応じたビデオ信号でなく、光源の輝度に応じた信
号があらわれている。

したがつて、この期間T₁中に前記抵抗r_ONを制
御して出力増巾器の利得を変化させても期間T₁
に続く期間T₂に得られるビデオ信号出力には何
ら影響を与えない。

第４図に示されたプリセツト期間T₁とｎビツ
トのシフト期間T₂とを含む読み出しサイクルＴ
に先だつ積分サイクルにおいて、発光源からの直
射光の１部が第３図におけるホトトランジスタ
PT₁に入射され、入射光Ｉの強度に応じた電流出
力が抵抗R₁と可変抵抗VR₁を通して積分回路２
９に入力されて、積分がおこなわれる。

この積分サイクルが終了すると、パルスφXに
よりゲートG₄がオンにされ、さらに時間t₀（t₀＞
０）後にパルスφCHによりゲートG₂がオンにさ
れ、上記１積分サイクルにわたる積分値がサンプ
ルホールド回路３１に入力される。積分値のサン
プルホールドが終了してから時間t₀′（t′₀＞０）後
にパルスφIRによりゲートG₁がオンされて積分回
路２９のコンデンサC₁に蓄積されている電荷が
すべて放電され、つぎの積分サイクルに備える。

一方、サンプルホールド回路３１の出力は非反
転増巾回路３２に入力され、これに応じた非反転
増巾回路３２の出力は反転型加算増巾回路３３の
１方の入力信号となる。また、バイアス電圧（−
V₂）が可変抵抗VR₂の設定値に応じて分圧され
て、反転型加算増巾回路３３の他の入力信号とな
る。

これら２入力信号の和に対応した反転型加算増
巾回路３３の出力は抵抗R₈と、パルスφIRと同じ
タイミングで生成されるパルスφGCによりオン
されるゲートG₆とを通してコンデンサC₃に蓄積
されてゲートG₅の導通時抵抗r_ONを変え、その結
果とし非反転増巾回路３２の利得を変化させる。

このゲートG₅としては飽和領域での導通時抵
抗がそのゲート端子に印加される電圧により変化
するMOS型電界効果トランジスタ（MOSFET、
例えばシリコンＮチヤンネルMOSFET）が用い
られる。

いま、所定の輝度を有する光源に対して可変抵
抗VR₂によりゲートG₅のゲート端子電圧が適当
なレベルに設定されていて、その導通時抵抗が
r_ON＝ｒになつていたとすれば、非反転増巾回路
３２の一巡利得Ｇは次式により与えられる。

Ｇ＝１＋R₃／ｒ (1) 前記読み出しサイクルＴに先だつ積分サイクル
において、光源の輝度がたとえば低下したと仮定
すると非反転増巾回路３２の出力レベルが低下
し、反転型加算増巾回路３３の出力レベルが負の
方向に変化することになるからゲートG₅のゲー
ト端子電圧も低下する。これにともなつてr_ONも
小さくなる（このようなMOSFETが用いられて
いるとする）から(1)式にしたがつて、Ｇは大きく
なり、光源の変動分が補正されたG′（G′＞Ｇ）に
なる。

したがつて、この積分サイクルに続く読み出し
サイクルのシフト期間T₂に入ると、パルスφXが
論理０になりゲートG₄はオフにされるがパルス
φSによりゲートG₃がオンにされ、第１図のライ
ンセンサにおけるアナログシフトレジスタ１２に
格納されている電荷がｎ個のクロツクパルスφC
により順次読み出され、これに応じた電圧出力
V₀がゲートG₃を通して非反転増巾回路３２に入
力され、(2)式にしたがつてビデオ信号に相当する
出力電気信号（VIDEO）が出力端子３２１に得
られる。

VIDEO＝G′・V₀ (2) すなわち、直前の積分サイクルにおける光源の
輝度変動より補正量が求められ、これにもとづく
補正が読み出しサイクルにおいておこなわれるか
ら、光源の輝度変動に忠実な補正がおこなえるこ
とになる。

なお、光源の輝度が変動する場合のほか、ライ
ンセンサの感度が変動した場合でも、第２の光電
変換素子として第１の光電変換素子と同じ構造を
有するものを用いれば本発明により補正すること
ができる。

また、第３図におけるタイミングパルスとクロ
ツクパルスはすべて第２図における制御回路２６
で生成されるものである。

以上説明したごとく本発明によれば光源の輝
度、光電変換素子の感度などが変動しても安定な
光電変換をおこなうことができ、その効果は大き
い。

【図面の簡単な説明】

第１図は本発明に係るラインセンサの一例の構
成を示す図、第２図は本発明による自動利得制御
回路を備えた光電変換回路の一例の構成を示す
図、第３図は本発明による自動利得制御回路の１
実施例の構成を示す図、第４図は第３図における
タイミングパルスとクロツクパルスのタイムチヤ
ートである。

Claims (1)

【特許請求の範囲】
1. １ 被写体と、該被写体に光を照射する光源と、
   上記被写体により反射される反射光を所定時間受
   光する受光部と、該受光部に蓄積された光量に応
   じた電気信号を一時格納し外部に出力するための
   シフトレジスタと、上記受光部に蓄積された光量
   に対応した電気信号を上記シフトレジスタに移送
   するためのゲート回路と、上記シフトレジスタか
   ら出力される信号を増巾するための出力増巾手段
   と、上記光源からの直射光を上記所定期間受光し
   受光した光量に対応した電気信号に変換する光電
   変換手段と、上記受光部に蓄積された光量に対応
   した電気信号が上記シフトレジスタに移送される
   期間中に上記光電変換手段の出力により上記出力
   増巾手段の出力信号の利得制御を行なう制御手段
   とを有し、上記光源の輝度の変動に対して上記出
   力増巾手段が一定レベルの信号を出力することを
   特徴とする光電変換装置。