JPH0310473A - 光電変換装置の信号補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は光電変換装置の信号補正装置に関するものであ
る。

〔従来の技術〕

ＣＯＤイメージセンサのような光電変換装置が、カメラ
の焦点検出用に用いられているが、この種の電荷蓄積型
センサでは入射光に関係なく発生する暗電流成分が、特
に低輝度時の焦点検出性能に限界を与える要因となって
いる。

これは低輝度時においては、ある程度の信号成分を得る
ためにセンサの蓄積時間を長くするが、この時、暗電流
成分は蓄積時間に比例して発生するので、暗電流成分と
信号成分の比（Ｓ／Ｎ）が低下するからである。このた
め暗電流成分を補償する方法がいくつか提案されている
。

例えば、受光部の一部を遮光して、開口部出力とこの遮
光部用力の差をとる方法がある。しかしこれは次の点で
充分とはいえない。即ち上記の補償は暗電流による黒基
準のシフトを補正するのであって、各受光ビットに実際
に重畳している暗電流成分を補償するものではない為、
不充分であった。

また例えば特開昭６３−２６３８８１には温度検知手段
と蓄積時間計数手段から各受光ビットを補償する例が述
べられている。ここでは予めＥＥＰＲＯＭに書き込まれ
た暗時出力値から前述の温度検知手段出力と蓄積時間計
数手段出力から演算で補正すべき値を求めている（暗時
出力は環境温度及び蓄積時間により影響を受ける）。

〔発明が解決しようとする問題点〕

しかしながらこの方法はビット毎に補正できる利点はあ
るものの、別途温度検知手段及び蓄積時間計数手段を設
ける必要があり、装置が複雑になっていた。

〔問題点を解決する為の手段〕

上記問題点を解決する為の第一の発明は、「（ｌ）複数
の光電変換素子の一部が遮光された光遮蔽画素部（ｌａ
〜ｌｄ）と、残りの遮光されない開口画素部（ｌｅ−１
９）とから成り、光電信号を出力する光電変換素子列（
１）を有し、 前記光遮蔽画素部の光電信号、開口画素部の光電信号の
順に時系列的に読み出せるように構成した光電変換装置
において、 前記光電変換素子列が遮光された際の暗時の各素子の暗
出力として第一暗データ（Ｖｒｅｆ＊）を予め記憶して
おく第一記憶手段（不揮発性メモリ１８）と、 光検出に際して前記光遮蔽画素部から暗出力の第二暗デ
ータ（Ｖｌｂ、　Ｖｌｃ）を求めて、前記光遮蔽画素部
の基準素子に対応する前記第一暗データと前記第二暗デ
ータとの比（Ｋ）と、該基準素子以外の各素子の前記第
一暗データ（Ｖｒｅｆ＊）とに基づき、前記開口画素部
の各素子の暗出力に対応する補正量（Ｖｃｏ＊）を算出
する補正量算出手段（ＣＰＵ１７）と、 前記補正量に基づき、前記光電変換素子列の各光電出力
を補正して新たな光電出力を算出する処理手段（ＣＰＵ
１７）とを備えたことを特徴とする光電変換装置の信号
補正装置。１である。

また、第二の発明は、 「（２）　　　複数の光電変換素子の一部が遮光された
光遮蔽画素部（ｌａ−１ｄ）と、残りの遮光されない開
口画素部（ｌｅ−１ｐ）とから成り、画素信号を出力す
る光電変換素子列を有し、 前記光遮蔽画素部の画素信号、開口画素部の画素信号の
順に時系列的に読み出せるように構成した光電変換装置
において、 前記光電変換素子列が遮光された暗時における、基準素
子（ｌｂ）の暗出力に対する各素子の暗出力の偏差情報
を第一暗データ（Ｎ）として予め記憶してお（第一記憶
手段（不揮発性メモリ１８）と、前記第一記憶手段の第
一暗データ（Ｎ）に基づき、実際に光検出をした際の前
記各素子の暗出力に対応する補正量（Ｔ）を算出する補
正量算出手段（ＣＰＵ１７）と、 前記補正量に基づき、前記光電変換素子列の各光電出力
を補正して新たな光電出力を算出する処理手段（ＣＰＵ
１７）とを備えたことを特徴とする光電変換装置の信号
補正装置。ｊである。

〔作用〕

本発明は、光電変換素子列の各画素の有する暗データに
バラツキがあっても（暗データは環境温度及び蓄積時間
及び画素性能により変化する為）、各画素毎にその暗デ
ータ分を補正することにより適正の光電出力データを得
ることができる。その為に、本発明の実施例では、製造
、組立時に光電変換素子列を遮光することにより、各画
素の第一暗データを記憶する。次に、通常の使用の際に
光電変換素子列の遮蔽画素部の第二暗データを出力させ
、そして、適正な充電出力データを得る為に、第一暗デ
ータ及び／又は第二暗データに基づき、開口画素部の各
画素の暗出力のバラツキを求める。

その結果、製造、組立時と環境温度や蓄積時間が異なる
実際の使用時において、環境温度及び蓄積時間の影響を
受けた暗データ分が適切に除去され、適正な光電出力デ
ータを求めることができる。

〔実施例〕

本発明の第一実施例を第１図〜第５図に基づき説明する
。

第１図は本発明の実施例の電荷蓄積型イメージセンサを
示す図である。

光電変換画素列１は、複数の光電変換素子からなり、ア
ルミ／ｌ’によりその上面が覆われ遮光された光遮蔽画
素部１ａ−１ｄと、遮光されていない開口画素部１ｅ−
１ｐとから構成されている。

電荷蓄積部２は、各画素１ａ−１ｐに各々設けられてい
て、後述のパルス発生器からの蓄積信号ΦｒＮＴにより
光電電荷の蓄積動作が制御される。またシフトゲート４
は、ＣＣＤシフトレジスタ３と蓄積部２の間に設けられ
、パルス発生器からのシフト信号ΦＴＧにより、蓄積部
２に蓄積した電荷を一斉にＣＣＤシフトレジスタ３へ移
送する。

移送された各画素信号電荷は、ＣＣＤシフトレジスタ３
へ付与される転送りロックΦｌと逆相のΦ２により順次
シリアル転送され、出力アンプ部５へ送られる。出力ア
ンプ部５は、電荷リセット用トタンジスタ５ａ、出力ト
ランジスタ５ｂ、抵抗５ｃ、等価キャパシタ５ｄで構成
され、順次転送される信号電荷を電圧に変換し、これを
Ｖｏｕｔに出力する。また、出力アンプ部５は、出力さ
れている信号電荷を次段の信号電荷が転送される前にリ
セットする機能を有する公知の出力回路である。

第２図はこの電荷蓄積型イメージセンサの出力アンプ部
５の出力端子Ｖｏｕｔに接続される信号処理回路を示し
たものである。

出力アンプ部５の端子Ｖｏｕｔは、バッファ６、バッフ
ァ７に接続される。バッフ７７の出力は、スイッチング
用ＦＥＴ８を経て他端が接地されたホールド用コンデン
サ９及びフォロアＩＯの入力に接続される。

抵抗ＩＬ低抵抗２、抵抗１３、抵抗１４、及び演算増幅
器１５で差動増幅回路が構成されている。この演算増幅
器１５の非反転端子には、フォロアｌＯの出力が抵抗１
）を介して接続され、また反転端子には、バッファ６の
出力は抵抗Ｉ２を介して接続されている。

演算増幅器１５の出力は、Ａ／Ｄ変換器１６に入力され
更にＡ／Ｄ変換回路の出力はＣＰＵ１７に導かれる。ま
たＣＰＵ１７には不揮発性半導体メモリ１８が接続され
、ＣＰＵ１７へ所望データの導入、導出が可能となって
いる。更にＣＰＵｌ７にはデータメモリ２０が接続され
ている。

また、パルス発生器１９は、前述のイメージセンサに対
して信号ΦＩ　ＮＴ、ΦＴＧ、Φ１、Φ２を送出し、ま
たスイッチング用ＦＥＴ８に対して信号ΦＳを送出する
。スイッチング用ＦＥＴ８はパルス発生器１９からの信
号ΦＳによりオン／オフが制御される。

このように構成された実施例の動作を第３図のタイミン
グチャートを基に説明する。ここでは、実際の使用時に
、光電変換素子列ｌのアルミにより遮光された遮蔽画素
部１ａ−１ｄの第二暗データ（ここでは画素１ｂの暗デ
ータ）をデータメモリ２０に記憶する過程、及び開口画
素部１ｅ−１ｐから第二暗データ（ここでは画素１ｃの
暗データ）を差し引いた実際の光電出力データをデータ
メモリ２０に記憶する過程について説明する。尚、暗デ
ータとして、光電変換素子列ｌの画素１ｂ、　ｌｃを選
択した理由は、画素１ａ、　ｌｄに比べて信頼性が高い
からである。即ち、画素１ａは該素子列ｌの端部に位置
するため素子性能が悪（、また画素１ｄは遮光されてい
ない画素１ｅの隣に位置する為に画素１ｅの影響を受け
る。

ＣＣＤシフトレジスタ３に印加される転送りロックΦＩ
が“Ｈ”のときに各信号電荷が一画素分、出力アンプ５
に転送される。即ち転送りロックΦｌが“Ｈ”となる毎
に、順次出力アンプ５から画素信号が時系列的に出力さ
れることになる。

また転送りロックΦｌが“Ｈ”から“Ｌ“に遷移すると
、電荷リセット用トランジスタ５ａにリセットパルスΦ
Ｒが与えられ、出力アンプ５の出力はリセットされるよ
うになっている。

（時点ｔＯ；蓄積動作中） タイミング１０は電荷蓄積部２の蓄積動作中である。

（時点ｔｌ；蓄積部からＣＣＤへ移送時）所定時間の経
過により蓄積を終えるに際してシフトゲート４にタイミ
ングｔｌでパルスΦＴＧ（Ｈ信号）がシフトゲート４に
与えられる。すると各光電画素列ｌの蓄積部２に蓄積さ
れていた各信号電荷が、−斉にＣＣＤシフトレジスタ３
に移送される。

（時点ｔ２；移送終了） シフトパルスΦＴＧがＬ信号となると、蓄積制御信号Φ
ＩＮＴがリセットされ（Ｌ信号からＨ信号）、蓄積部２
が次の電荷蓄積に備える。

（時点ｔ３；出力アンブ５のリセット完了）転送りロッ
クΦｌがＭＬ＠且つリセットパルスΦＲが消失したタイ
ミングｔ３において、サンプリング用ＦＥＴ８にゲート
信号ΦＳ　（Ｈ信号）が与えられ、ＦＥＴ８がオンとな
る。従って、フォロアｌＯの入力のホールド用コンデン
サ９には、ＣＣＤシフトレジスタ３の画素信号が出力ア
ンプ５に導入される前のリセットされた電位（Ｖｏｕｔ
のＶＲ）にセットされる。

（時点ｔ４；画素１ｂの画素信号の転送開始）転送りロ
ックΦｌが“Ｌ“から“Ｈ“に遷移したタイミングｔ４
でΦＳのＨ信号が解除されてスイッチング用ＦＥＴ８が
オフされ、フォロアｌＯの出力は前述のＶＲ電位がホー
ルドされる。

（時点ｔ５；暗データの記憶） 転送りロックΦｌのＨ信号により出力アンプ５には、光
遮蔽画素１ｂに対応する電荷が導入され、その出力がフ
ォロア６に入力される。差動増幅回路の演算増幅器１５
の出力ＶＡＤは、光遮蔽画素１ｂの正味の出力であるｖ
ｔｂとなり、これは蓄積の実動作に対応したモニタ用暗
データである。Ａ／Ｄ変換器１６はモニタ用暗データを
Ａ／Ｄ変換し、ＣＰＵ１７はこれを第１のＡ／Ｄ変換値
として、データメモリ２０中の所定番地に記憶させる。

（時点【６；画素１ｃの画素信号の転送開始）光遮蔽部
画素１ｃの出力タイミングｔ６で、再びサンプリング用
ＦＥＴ８にゲート信号ΦＳ　（Ｈ信号）が与えられ、Ｆ
ＥＴ８をオンにする。フォロアＩＯの入力のホールド用
コンデンサ９には、光遮蔽部の画素１ｃの出力ｖｌｃが
セットされる。

（時点【７） 転送りロックΦ１が“Ｈ”から“Ｌｌに遷移する直前の
タイミングｔ７でゲート信号ΦＳのオンは解除され、フ
ォロアｌＯの出力は前述のＶｌｃがホールドされる。

（時点【８・開口画素部の画素比カー暗データの記憶） 転送りロックΦｌが“Ｈ”となり、開口部画素ｌｅに対
応する電荷が出力アンプ５に導入され、出力アンプ５の
出力端子Ｖｏｕｔからその出力Ｖｌｅがフォロア６に入
力される。差動増幅回路の出力ＶＡＤは、開口部画素出
力Ｖｉｅから前述の暗データＶｌｃが差し引かれたデー
タ（Ｖｉｅ−Ｖｉａ）となり、これをＡ／Ｄ変換器１６
はＡ／Ｄ変換し、ＣＰＵ１７はこれを開口部画素１ｅの
画素信号として、データメモリ２０中の所定番地に記憶
する。

（時点【９） 同様に開口部画素Ｉｆに対応する出力Ｖｌｆ−Ｖｌｃが
データメモリ２０中の所定番地に記憶される。

以下同様に、転送りロックΦｌが“Ｈ”に同期して、開
口画素１ｇ−１ｐに対応する出力も暗データＶｌｃが差
し引かれたデータとしてデータメモリ２０中の所定番地
に記憶される。

以上の動作によって光遮蔽画素の暗時出力である第二暗
データＶｌｂと、開口画素部の出力である光電出力デー
タＶｉｅ−Ｖｉｅ、　Ｖｌｆ−Ｖｉａ、６１）６・・と
がデータメモリ２０中の所定番地に順次記憶される。

尚、このダークレベルとの差をＡ／Ｄ変換することは、
Ａ／Ｄ変換人力範囲から規制される信号のダイナミック
レンジをより広い範囲で確保できる点で有効である。

次に不揮発メモリ１８に暗時出力データを記憶させる点
について述べる。まず光電変換画素列ｌを遮光装置によ
り暗黒状態にする。カメラの焦点検出用に供されている
例では個々のカメラの製造、組立、調整時等になされる
。第４図はこのときの動作を説明するタイミング図であ
る。各タイミングに従って説明する。

（時点（３１；蓄積開始） 蓄積部２の蓄積を開始させる。

（時点ｔ３２；蓄積部からＣＣＤへ移送）所定時間、例
えば２００ｍ５の蓄積時間経過後蓄積を終えるに際して
シフトゲート４にタイミングｔ３２でパルスΦＴＧ（Ｈ
信号）がシフトゲート４に与えられ、各光電画素列ｌの
蓄積された信号電荷（各画素の暗時出力）がＣＣＤシフ
トレジスタ３に移送される。

（時点ｔ３３；移送終了） シフトパルスΦＴＧが消失すると蓄積制御パルスΦＩＮ
Ｔがリセットされ、蓄積部２が次の電荷蓄積に備える。

（時点ｔ３４：出力アンプ５のリセット終了）光遮蔽部
画素１ｂが出力される前のタイミングｔ３４でサンプリ
ング用ＦＥＴ８にゲート信号ΦＳ（Ｈ信号）が与えられ
、ＦＥＴ８がオンされてホールド用コンデンサ９に出力
端子Ｖｏｕｔからのリセット電位ＶＲ（画素信号が出力
アンプ５に入力される前の電位）がサンプルされる。

（時点ｔ３５；画素１ｂの画素信号出力）転送りロック
Φｌの位相が反転して、光遮蔽部画素１ｂの信号Ｖｒｅ
ｆｌｂが出力アンプ５の出力端子Ｖｏｕｔから出力され
、その信号がフォロワ６に入力される。

（時点【３６；画素１ｂの画素信号の記憶）光遮蔽部画
素１ｂの正味の出力であるＶｒｅｆｌｂが差動増幅回路
の演算増幅器１５の出力となり、これがＡ／Ｄ変換され
、ＣＰＵを介して不揮発メモリ１８の所定番地に書き込
まれる。

（時点ｔ３７；画素１ｃの画素信号の記憶）同様に光遮
蔽部画素１ｃの正味の出力であるＶｒｅｆｌｃが差動増
幅回路の出力となり、これがＡ／Ｄ変換され、ＣＰＵを
介して不揮発メモリ１８の所定番地に書き込まれる。

（時点ｔ３８；画素１ｅの画素信号の記憶）他の開口部
画素においても同様に、出力される前の出力アンプ５の
端子Ｖｏｕｔのリセット電位ＶＲがサンプルされたのち
、開口部画素１ｅの正味の出力であるＶｒｅｆｌｅが差
動増幅回路の出力となり、これがＡ／Ｄ変換され、ＣＰ
Ｕ１７を介して不揮発メモリ１８の所定番地に書き込ま
れる。

以下同様に各開口部画素の出力がＡ／Ｄ変換され、不揮
発メモリ１８の所定番地に書き込まれる。

このようにして予め不揮発性メモリ１８に、製造時、組
立時に光電変換素子列ｌの第一暗データを記憶させる。

この記憶された光電変換素子列Ｉの光遮蔽画素部及び開
口画素部の暗時出力（第一暗データ）は、実際に被写体
像を検出するための蓄積動作時に以下の手順で、各画素
の暗出力補正用データとして使用される。

第５図はＣＰＵ１７の動作フローであり、光電変換素子
列ｌの実際の像検出時の暗出力補正を行うフローである
。以下これに従って説明する。

（＃ｌ）　まず、ＣＰＵ１７は、光電変換素子列ｌの電
荷蓄積終了において、不揮発性メモリ１８に予め記憶さ
れている光遮蔽部暗出力である第一暗データＶｒｅｆｌ
ｂを読みだし、同様に蓄積終了後に得られた第１のＡ／
Ｄ変換値である第二暗データＶｌｂを、データメモリ２
０から読み出す。

そして、これらの比（Ｖ　ｌｂ／　Ｖ　ｒｅｆ　ｌｂ）
を求めこれをＫとする。

（＃２）　次に、ＣＰＵ１７は各開口部画素１ｅに対応
した暗データＶｒｅｆ＊−Ｖｒｅｆｌｅを不揮発性メモ
リ１８から読み込み、これにＫを乗する。

これをＶｃｏ＊＝Ｖｒｅｆ＄ＸＫ　（但し、＊は１ｅ−
１ｐ）に従って演算を行う。すなわち、 Ｖｃｏ＊＝Ｖｃｏｌｅ＝Ｖｒｅｆｌｅ　ＸＫこれは画素
１ｅの補正されるべき暗出力値を示す。

（＃３）　次に、ＣＰＵ１７は遮蔽部画素１ｃに対応し
た暗データＶｒｅｆｌｃを不揮発性メモリ１８から読み
込み、これにＫを乗じてｖｃｏｌｃ＝（Ｋ−ｖｒｅｆｌ
ｃ）を求める。

これは、Ａ／Ｄ変換器１６のダイナミックレンジを有効
に使用する為に、開口画素の信号から暗データを差し引
いた形（Ｖｉｅ−Ｖｌｃ）にしてから、Ａ／Ｄ変換して
データメモリ２０に格納されているので、次に示す補正
演算の前に開口画素の信号を元の出力に戻す必要がある
。その為に、Ｖｃｏｌｃを求めておく。

（＃４）　　ＣＰＵ１７はデータメモリ２０からＡ／Ｄ
変換時のデータである開口部画素１ｅの出ツノ（Ｖ＊−
Ｖｌｃ）＝　（Ｖｉｅ−Ｖｌｃ）を読み込み、（＃３）
で得られたＶｃｏｌｃ＝　（Ｋ　−Ｖｒｅｆｌｃ）を加
算して、 Ｖ＊’　　＝Ｖ＊−Ｖｌｃ＋Ｖｃｏｌｃ＝　Ｖ　ｌｅ　
−Ｖ　１ｃ＋　Ｖ　ｃｏｌｃ＝　Ｖ　ｌｅ’　を得る。

（＃５）　　ＣＰＵ１７は上記の如く求めたデータから
以下の如く画素１ｅの補正演算を行う。

開口画素１ｅに対応した光電出力データＶｌｅ’　から
（＃２）で求めた補正値Ｖｃｏｌｅを引けば、適正な光
電出力データを得ることができる。すなわち、補正演算
　Ｖ＊’　−Ｖｃｏ＊＝Ｖｌｅ’　−Ｖｃｏｌｅを実行
して、暗データの補正された適正な光電出力データを得
る。

そして、この適正な光電出力データをデータメモリ２０
へ記憶する。

（＃６）　以後各開口画素毎に同様に、（＃２）〜（＃
５）を実行して、各開口部画素出力を補正する。

以上のように、光電変換素子列ｌの全ての画素について
適正な光電出力データをデータメモリ２０に格納する。

そしてカメラ等の焦点検出装置においては、この光電出
力データに基づき公知の焦点検出演算を行なう。

尚、ステップ（＃３）、（＃４）ではＶｉｅ’を求める
際に、各開口画素出力がＶｉｅが差し引かれた後にＡ／
Ｄ変換されていたので、このＡ／Ｄ変換値にＶｃｏｌｃ
を加えて暗出力を含んだ画素信号に戻していたが、これ
は単に信号処理上の問題であって本発明とは直接関係は
なく、暗出力を含んだ形で画素信号がＡ／Ｄ変換されて
いるなら、そのまま各補正値（例えば補正値Ｖｃｏｌｅ
）を各画素信号（例えば光電出力Ｖｉｅ）から引けばよ
い。

次に、本発明の第二実施例を第６図に基つき説明する。

この第二実施例は前述の第一実施例（＃２）、　　（＃
５）が異なるだけであり、他の構成については全く同一
である。従って、ここでは第一実施例と異なる構成につ
いて説明する。

（＃２０）にて、ＣＰＵ１７は不揮発性メモリ１８から
、（Ｖｒｅｆ＊−Ｖｒｅｆｌｂ　）　／Ｖｒｅｆｌｂの
形で格納された偏差データＮを読み込み、次の演算を行
なう。

Ｔ＝Ｖ１ｂ　（１＋Ｎ］ このＮの意味は、遮光された状態において、光電変換素
子列ｌのアルミにより遮光された画素ｌｂを基準にして
、開口画素部の各画素の光電出力Ｖｒｅｆ＊がどの程度
、バラツキ即ち暗出力の偏差があるのかを示している。

この暗出力の偏差Ｎを各開口画素について求めておけば
、実際の像検出時においても同様に、光電変換素子列ｌ
の各画素１ｅ〜ｉｐに内在する暗出力の演算Ｔ＝Ｖｌｂ
　（１＋Ｎ）を施すことにより知ることができる そして、（＃５０）にて、補正演算を行なう。

すなわち、（Ｖ＊’　　−Ｔ）を求めることにより、光
電変換素子列ｌの適正な光電出力データを得ることがで
きる。

以上のように、Ｎ＝　（Ｖｒｅｆ本−Ｖｒｅｆｌｂ　）
　／Ｖｒｅｆｌｂの形で不揮発性メモリ１８に格納する
には、第４図の説明中のｔ３ＢでＣＰＵが上式の演算を
してから格納すればよい。このような形にしておけば、
メモリ容量を有効に使用することができる。

（効果） 以上のように本発明では、蓄積動作毎に行なわれる補正
量が、既に温度や蓄積時間の要因をも含んだ形で求めら
れているので、温度、蓄積時間に特に関心をはられな（
でよいという利点がある。

第一の発明では、実際に光が入射された際の光電変換素
子列の光遮蔽画素部の画素信号と、遮光された際（暗時
）の該光遮蔽画素部の画素信号との比を求め、この値と
予め第一記憶手段に記憶されている暗時の開口画素部の
暗データから補正すべき各開口部画素の補正値を得て、
これにより暗電流成分補正を各開口画素毎に行なうので
、各光電変換素子の性能に応じた暗データが正確に補正
され、低輝度時の著しい性能向上が達成される。

また、第二の発明では、製造、組立時において予め基準
画素の暗出力に対する他の画素の暗出力の偏差を記憶し
ておくことにより、実際の光検出の際の基準画素の暗出
力から他の画素の暗出力を求めることができるので、各
光電変換素子の性能に応じた暗データが正確に補正され
、低輝度時の著しい性能向上が達成される。

【図面の簡単な説明】

第１図〜第５図は本発明の第一実施例である。 第１図は、光電変換装置のセンサ一部の斜視図である。 第２図は、光電変換装置の信号補正装置のブロック図で
ある。 第３図及び第４図は、前記光電変換装置の信号補正回路
のタイミングチャート図である。 第５図は、前記信号補正回路のＣＰＵのツーチャート図
である。 第６図は本発明の第二実施例であり、前記信号補正回路
のＣＰＵのツーチャート図である。 （主要部分の符号の説明） ■・・・光電変換素子列、２・・・蓄積部、３・・・ン
フトレジスタ、４・・・ゲート、５・・・出力アンプ、
１７・・・ＣＰＵ。

Claims (2)

【特許請求の範囲】
1. （１）複数の光電変換素子の一部が遮光された光遮蔽画
   素部と、残りの遮光されない開口画素部とから成り、画
   素信号を出力する光電変換素子列を有し、 前記光遮蔽画素部の画素信号、開口画素部の光電信号の
   順に時系列的に読み出せるように構成した光電変換装置
   において、 前記光電変換素子列が遮光された際の暗時の各素子の暗
   出力として第一暗データを予め記憶しておく第一記憶手
   段と、 光検出に際して前記光遮蔽画素部から暗出力の第二暗デ
   ータを求めて、前記光遮蔽画素部の基準素子に対応する
   前記第一暗データと前記第二暗データとの比と、該基準
   素子以外の各素子の前記第一暗データとに基づき、前記
   開口画素部の各素子の暗出力に対応する補正量を算出す
   る補正量算出手段と、 前記補正量に基づき、前記光電変換素子列の各光電出力
   を補正して新たな光電出力を算出する処理手段とを備え
   たことを特徴とする光電変換装置の信号補正装置。
2. （２）複数の光電変換素子の一部が遮光された光遮蔽画
   素部と、残りの遮光されない開口画素部とから成り、画
   素信号を出力する光電変換素子列を有し、 前記光遮蔽画素部の画素信号、開口画素部の画素信号の
   順に時系列的に読み出せるように構成した光電変換装置
   において、 前記光電変換素子列が遮光された暗時における、基準素
   子の暗出力に対する各素子の暗出力の偏差情報を第一暗
   データとして予め記憶しておく第一記憶手段と、 前記第一記憶手段の第一暗データに基づき、実際に光検
   出をした際の前記各素子の暗出力に対応する補正量を算
   出する補正量算出手段と、 前記補正量に基づき、前記光電変換素子列の各光電出力
   を補正して新たな光電出力を算出する処理手段とを備え
   たことを特徴とする光電変換装置の信号補正装置。