JP3352097B2 - 光電変換素子の信号出力装置 - Google Patents
光電変換素子の信号出力装置Info
- Publication number
- JP3352097B2 JP3352097B2 JP12828791A JP12828791A JP3352097B2 JP 3352097 B2 JP3352097 B2 JP 3352097B2 JP 12828791 A JP12828791 A JP 12828791A JP 12828791 A JP12828791 A JP 12828791A JP 3352097 B2 JP3352097 B2 JP 3352097B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- charge transfer
- amplifier
- ccd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Optical Distance (AREA)
- Automatic Focus Adjustment (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は光電変換素子の信号出力
装置に係り、特にカメラのＡＦ（オートフォーカス）等
に使用する光電変換素子の出力をＡ／Ｄ変換器の変換フ
ルレンジに対して、適正なレベル、ゲインに補正する為
に好適に用いられる光電変換素子の信号出力装置に関す
る。
装置に係り、特にカメラのＡＦ（オートフォーカス）等
に使用する光電変換素子の出力をＡ／Ｄ変換器の変換フ
ルレンジに対して、適正なレベル、ゲインに補正する為
に好適に用いられる光電変換素子の信号出力装置に関す
る。
【０００２】
【従来の技術】従来、カメラのＡＦ等に使用するＣＣＤ
（Charge Coupled Device ）の出力は、被写体のコント
ラストに依存して測距能力が大きく左右される問題があ
った。それを解決する為に、特開昭６３−２０６７２７
号公報や特開昭６４−８５４８０号公報等が提案されて
いる。
（Charge Coupled Device ）の出力は、被写体のコント
ラストに依存して測距能力が大きく左右される問題があ
った。それを解決する為に、特開昭６３−２０６７２７
号公報や特開昭６４−８５４８０号公報等が提案されて
いる。
【０００３】特開昭６３−２０６７２７号公報のカメラ
の焦点検出装置は、ＣＣＤの信号を１度全部マイコンに
読み出し、像信号の最大値、最小値を求め、次回に再度
光電変換蓄積後ＣＣＤを読み出すときに前回の最大値、
最小値に基づいて、Ａ／Ｄ変換に適正なレベルゲインで
読み出すことで、被写体のコントラストに関係なく正確
な焦点検出を行なうものである。
の焦点検出装置は、ＣＣＤの信号を１度全部マイコンに
読み出し、像信号の最大値、最小値を求め、次回に再度
光電変換蓄積後ＣＣＤを読み出すときに前回の最大値、
最小値に基づいて、Ａ／Ｄ変換に適正なレベルゲインで
読み出すことで、被写体のコントラストに関係なく正確
な焦点検出を行なうものである。
【０００４】また、特開昭６４−８５４８０号公報のイ
メージセンサーの出力装置は、光電変換の各画素ごとに
モニター用のフローティングゲートを設け、それらの出
力の最大値、最小値を使って蓄積時間の制御と、読み出
しのレベルゲイン調整を行なうものである。
メージセンサーの出力装置は、光電変換の各画素ごとに
モニター用のフローティングゲートを設け、それらの出
力の最大値、最小値を使って蓄積時間の制御と、読み出
しのレベルゲイン調整を行なうものである。
【０００５】
【発明が解決しようとしている課題】しかしながら、特
開昭６３−２０６７２７公報のカメラの焦点検出装置で
は、前回と次回との読み出しの時刻が異なり、像信号
（被写体）が異なるという本質的な問題や、２回蓄積し
なければならない為に、測距スピードが遅くなるといっ
た問題があった。
開昭６３−２０６７２７公報のカメラの焦点検出装置で
は、前回と次回との読み出しの時刻が異なり、像信号
（被写体）が異なるという本質的な問題や、２回蓄積し
なければならない為に、測距スピードが遅くなるといっ
た問題があった。
【０００６】また、特開昭６４−８５４８０号公報のイ
メージセンサーの出力装置では、各画素ごとにフローテ
ィングゲートを設けている為に、暗電流ムラが発生し、
像信号が乱れて正しい測距ができないことや、回路構成
が複雑になるといった問題があった。
メージセンサーの出力装置では、各画素ごとにフローテ
ィングゲートを設けている為に、暗電流ムラが発生し、
像信号が乱れて正しい測距ができないことや、回路構成
が複雑になるといった問題があった。
【０００７】
【課題を解決するための手段】本発明の光電変換素子の
信号出力装置は、光電変換素子からの信号を転送する第
１の電荷転送素子と、この第１の電荷転送素子の読み出
し方向に設けられ、該第１の電荷転送素子からの出力信
号をモニタするためのフローティングゲートを有する第
２の電荷転送素子と、この第２の電荷転送素子の読み出
し方向に設けられ、該第２の電荷転送素子からの出力信
号を遅延させる第３の電荷転送素子と、該フローティン
グゲートからのモニタ信号のボトムをホールドするボト
ムホールド回路と、該モニタ信号のピークをホールドす
るピークホールド回路と、該第３の電荷転送素子からの
信号と該ボトムホールド回路の出力とが入力される差動
増幅器と、該ボトムホールド回路の出力と該ピークホー
ルド回路の出力との差に基づいて、該差動増幅器からの
信号のゲインを調整する増幅器と、を備え、前記増幅器
からの出力信号中の最大値、最小値を、前記増幅器から
の出力信号が入力されるＡ／Ｄ変換器のフルレンジに合
わせ込むように、前記差動増幅器により前記増幅器から
の出力信号のレベル制御及び前記増幅器により前記増幅
器からの出力信号のゲイン制御を行うことを特徴とす
る。
信号出力装置は、光電変換素子からの信号を転送する第
１の電荷転送素子と、この第１の電荷転送素子の読み出
し方向に設けられ、該第１の電荷転送素子からの出力信
号をモニタするためのフローティングゲートを有する第
２の電荷転送素子と、この第２の電荷転送素子の読み出
し方向に設けられ、該第２の電荷転送素子からの出力信
号を遅延させる第３の電荷転送素子と、該フローティン
グゲートからのモニタ信号のボトムをホールドするボト
ムホールド回路と、該モニタ信号のピークをホールドす
るピークホールド回路と、該第３の電荷転送素子からの
信号と該ボトムホールド回路の出力とが入力される差動
増幅器と、該ボトムホールド回路の出力と該ピークホー
ルド回路の出力との差に基づいて、該差動増幅器からの
信号のゲインを調整する増幅器と、を備え、前記増幅器
からの出力信号中の最大値、最小値を、前記増幅器から
の出力信号が入力されるＡ／Ｄ変換器のフルレンジに合
わせ込むように、前記差動増幅器により前記増幅器から
の出力信号のレベル制御及び前記増幅器により前記増幅
器からの出力信号のゲイン制御を行うことを特徴とす
る。
【０００８】また、本発明の光電変換素子の信号出力装
置は、光電変換素子からの信号を転送する第１の電荷転
送素子と、この第１の電荷転送素子の読み出し方向に設
けられ、該第１の電荷転送素子からの出力信号をモニタ
するためのフローティングゲートを有する第２の電荷転
送素子と、この第２の電荷転送素子からの出力を循環さ
せて該第１の電荷転送素子又は該第２の電荷転送素子に
入力する第３の電荷転送素子と、該第３の電荷転送素子
によって循環される前の該フローティングゲートからの
第１のモニタ信号のボトムをホールドするボトムホール
ド回路と、該第１のモニタ信号のピークをホールドする
ピークホールド回路と、該第３の電荷転送素子によって
循環された後の該フローティングゲートからの第２のモ
ニタ信号と該ボトムホールド回路の出力とが入力される
差動増幅器と、該ボトムホールド回路の出力と該ピーク
ホールド回路の出力との差に基づいて、該差動増幅器か
らの信号のゲインを調整する増幅器と、を備え、前記増
幅器からの出力信号中の最大値、最小値を、前記増幅器
からの出力信号が入力されるＡ／Ｄ変換器のフルレンジ
に合わせ込むように、前記差動増幅器により前記増幅器
からの出力信号のレベル制御及び前記増幅器により前記
増幅器からの出力信号のゲイン制御を行うことを特徴と
する。
置は、光電変換素子からの信号を転送する第１の電荷転
送素子と、この第１の電荷転送素子の読み出し方向に設
けられ、該第１の電荷転送素子からの出力信号をモニタ
するためのフローティングゲートを有する第２の電荷転
送素子と、この第２の電荷転送素子からの出力を循環さ
せて該第１の電荷転送素子又は該第２の電荷転送素子に
入力する第３の電荷転送素子と、該第３の電荷転送素子
によって循環される前の該フローティングゲートからの
第１のモニタ信号のボトムをホールドするボトムホール
ド回路と、該第１のモニタ信号のピークをホールドする
ピークホールド回路と、該第３の電荷転送素子によって
循環された後の該フローティングゲートからの第２のモ
ニタ信号と該ボトムホールド回路の出力とが入力される
差動増幅器と、該ボトムホールド回路の出力と該ピーク
ホールド回路の出力との差に基づいて、該差動増幅器か
らの信号のゲインを調整する増幅器と、を備え、前記増
幅器からの出力信号中の最大値、最小値を、前記増幅器
からの出力信号が入力されるＡ／Ｄ変換器のフルレンジ
に合わせ込むように、前記差動増幅器により前記増幅器
からの出力信号のレベル制御及び前記増幅器により前記
増幅器からの出力信号のゲイン制御を行うことを特徴と
する。
【０００９】
【作 用】ＳＬＲカメラ等のＡＦでは、いわゆるズレ方
式として異なる光路を通過した光をＣＣＤ等の光電変換
素子に光電変換蓄積して読み出し、２像の位置相関でも
って合焦点を検出する。ところが、被写体のコントラス
トが低いとき、例えば白と灰色の被写体のような場合、
図６に示すように、その像信号ＶSは黒レベルに対して
全体的にレベルがオフセットしており、被写体の最も暗
いところ（灰色）でもＶB になり、被写体の最も明るい
ところ（白色）でもＶP になる。
式として異なる光路を通過した光をＣＣＤ等の光電変換
素子に光電変換蓄積して読み出し、２像の位置相関でも
って合焦点を検出する。ところが、被写体のコントラス
トが低いとき、例えば白と灰色の被写体のような場合、
図６に示すように、その像信号ＶSは黒レベルに対して
全体的にレベルがオフセットしており、被写体の最も暗
いところ（灰色）でもＶB になり、被写体の最も明るい
ところ（白色）でもＶP になる。
【００１０】この信号をマイコンのＡ／Ｄ変換器で読み
取っても、Ａ／Ｄレンジに対してＶB とＶP があまり大
きな偏差をもてない為、Ａ／Ｄ変換器の分解能によって
Ｓ／Ｎ比が高くとれない。従って、図７に示すように、
ＣＣＤ素子及びその処理回路に工夫をこらして、ＶP と
ＶB をＡ／Ｄ変換器のフルレンジＶＲＨ、ＶＲＬにスッ
ポリはまるようにすることで、高感度のＡＦシステムが
構築できる。
取っても、Ａ／Ｄレンジに対してＶB とＶP があまり大
きな偏差をもてない為、Ａ／Ｄ変換器の分解能によって
Ｓ／Ｎ比が高くとれない。従って、図７に示すように、
ＣＣＤ素子及びその処理回路に工夫をこらして、ＶP と
ＶB をＡ／Ｄ変換器のフルレンジＶＲＨ、ＶＲＬにスッ
ポリはまるようにすることで、高感度のＡＦシステムが
構築できる。
【００１１】このようなＡＦシステムを構築する場合
に、本発明を用いれば、光電変換素子の出力信号が通過
するＣＣＤ（ここでは電荷転送素子としてＣＣＤを取り
上げる）の一つ（第２の電荷転送素子）に、信号電荷を
破壊せずに、その電荷量がモニターできるフローティン
グゲートを設け、そのフローティングゲートより、読み
出した全画素の像信号の最大値、最小値を検出し、そし
てその間の信号電荷を保持しておく（遅らせる）為のラ
インバッファとしてのＣＣＤ（第３の電荷転送素子）を
設け、その出力を前記最大値、最小値の信号によって、
レベルゲイン補正することによって、被写体のコントラ
ストによる測距能力の影響を少なくすることができる。
に、本発明を用いれば、光電変換素子の出力信号が通過
するＣＣＤ（ここでは電荷転送素子としてＣＣＤを取り
上げる）の一つ（第２の電荷転送素子）に、信号電荷を
破壊せずに、その電荷量がモニターできるフローティン
グゲートを設け、そのフローティングゲートより、読み
出した全画素の像信号の最大値、最小値を検出し、そし
てその間の信号電荷を保持しておく（遅らせる）為のラ
インバッファとしてのＣＣＤ（第３の電荷転送素子）を
設け、その出力を前記最大値、最小値の信号によって、
レベルゲイン補正することによって、被写体のコントラ
ストによる測距能力の影響を少なくすることができる。
【００１２】また上記ＡＦシステムを構築する場合に、
本発明を用いれば、光電変換素子の出力信号が通過する
ＣＣＤの一つ（第２の電荷転送素子）に、信号電荷を破
壊せずに、その電荷量がモニターするとともに、出力信
号を出力することのできるフローティングゲートを設
け、まず、そのフローティングゲートより、読み出した
信号の最大値、最小値を検出し、そしてその間の信号電
荷を保持しておく（遅らせる）為に、第２のＣＣＤ（第
２の電荷転送素子）からの出力を循環させて第１のＣＣ
Ｄ（第１の電荷転送素子）又は第２のＣＣＤ（第２の電
荷転送素子）に入力する為のバッファとしてのＣＣＤ
（第３の電荷転送素子）を設け、この第３のＣＣＤから
の出力を前記フローティングゲートから読み出して、そ
の出力を前記最大値、最小値の信号によって、レベルゲ
イン補正することによって、被写体のコントラストによ
る測距能力の影響を少なくすることができる。
本発明を用いれば、光電変換素子の出力信号が通過する
ＣＣＤの一つ（第２の電荷転送素子）に、信号電荷を破
壊せずに、その電荷量がモニターするとともに、出力信
号を出力することのできるフローティングゲートを設
け、まず、そのフローティングゲートより、読み出した
信号の最大値、最小値を検出し、そしてその間の信号電
荷を保持しておく（遅らせる）為に、第２のＣＣＤ（第
２の電荷転送素子）からの出力を循環させて第１のＣＣ
Ｄ（第１の電荷転送素子）又は第２のＣＣＤ（第２の電
荷転送素子）に入力する為のバッファとしてのＣＣＤ
（第３の電荷転送素子）を設け、この第３のＣＣＤから
の出力を前記フローティングゲートから読み出して、そ
の出力を前記最大値、最小値の信号によって、レベルゲ
イン補正することによって、被写体のコントラストによ
る測距能力の影響を少なくすることができる。
【００１３】本発明においては、１回の信号読み出しで
最大値、最小値を検出できるため、特開昭６３−２０６
７２７公報のカメラの焦点検出装置のように、２回の読
み出しのために生ずる、時刻差のある像信号（被写体）
を検知することになる、測距スピードが遅くなるといっ
た問題は生じない。また、本発明においては、光電変換
素子の出力信号が通過するＣＣＤの一つ（第２の電荷転
送素子）に、フローティングゲートを設けるため、特開
昭６４−８５４８０号公報のイメージセンサーの出力装
置のように、各画素ごとにフローティングゲートを設け
ている為に生ずる、暗電流ムラの発生、回路構成の複雑
化等の問題は生じない。
最大値、最小値を検出できるため、特開昭６３−２０６
７２７公報のカメラの焦点検出装置のように、２回の読
み出しのために生ずる、時刻差のある像信号（被写体）
を検知することになる、測距スピードが遅くなるといっ
た問題は生じない。また、本発明においては、光電変換
素子の出力信号が通過するＣＣＤの一つ（第２の電荷転
送素子）に、フローティングゲートを設けるため、特開
昭６４−８５４８０号公報のイメージセンサーの出力装
置のように、各画素ごとにフローティングゲートを設け
ている為に生ずる、暗電流ムラの発生、回路構成の複雑
化等の問題は生じない。
【００１４】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。
詳細に説明する。
【００１５】図１は本発明を用いたカメラ装置の第１実
施例を示すブロック図である。図２は第１実施例及び後
述する第２実施例のカメラ装置の動作を説明するための
波形図である。なお、本実施例では電荷転送素子として
ＣＣＤを取り上げるが、ＢＢＤ等の他の素子にも本発明
を用いることができる。
施例を示すブロック図である。図２は第１実施例及び後
述する第２実施例のカメラ装置の動作を説明するための
波形図である。なお、本実施例では電荷転送素子として
ＣＣＤを取り上げるが、ＢＢＤ等の他の素子にも本発明
を用いることができる。
【００１６】図１において、１１は光電変換蓄積を行な
うセンサーアレイＳＰＣ（１）であり、ここで発生した
信号電荷は各画素に対応した第１の電荷転送素子となる
ＣＣＤアレイＣＣＤA １４にシフトゲートＳＦＧ１３を
通してシフトされる。φSFはシフトゲートＳＦＧ１３を
動作させるクロックである。１２はインテグレーション
クリアゲートＩＣＧであり、ＳＰＣ（１）１１に蓄積を
スタートさせるときに１度たまった電荷を全てクリアす
る為にパルスφRIでパルス駆動される。
うセンサーアレイＳＰＣ（１）であり、ここで発生した
信号電荷は各画素に対応した第１の電荷転送素子となる
ＣＣＤアレイＣＣＤA １４にシフトゲートＳＦＧ１３を
通してシフトされる。φSFはシフトゲートＳＦＧ１３を
動作させるクロックである。１２はインテグレーション
クリアゲートＩＣＧであり、ＳＰＣ（１）１１に蓄積を
スタートさせるときに１度たまった電荷を全てクリアす
る為にパルスφRIでパルス駆動される。
【００１７】ＳＰＣ（１）１１の蓄積の終了はＳＰＣ
（１）１１に隣接するモニターセンサーＳＰＣ（２）２
６で光電変換された信号を出力ＶSPC2に接続された不図
示の蓄積制御回路に送り、この蓄積制御回路によってパ
ルスφSFを発生させることによって行なわれる。
（１）１１に隣接するモニターセンサーＳＰＣ（２）２
６で光電変換された信号を出力ＶSPC2に接続された不図
示の蓄積制御回路に送り、この蓄積制御回路によってパ
ルスφSFを発生させることによって行なわれる。
【００１８】ＣＣＤA １４にはその転送方向（読み出し
方向）に第２の電荷転送素子となるモニター用ＣＣＤM
１５と第３の電荷転送素子となるラインバッファー用Ｃ
ＣＤB １６があり、フローティングディフュージョンア
ンプ１７によって信号ＶM ′が読み出される。これらＣ
ＣＤA １４、ＣＣＤM １５、ＣＣＤB １６は常時転送ク
ロックφ1 ，φ2 によって駆動されている。ＣＣＤM １
５＋ＣＣＤB １６の素子の個数はＣＣＤA１４の素子の
個数以上である。図２での波形の例では５画素、すなわ
ちＳＰＣ（１）１１とＣＣＤA １４とＣＣＤB １６は５
個、ＣＣＤM １５は１個の条件で示されている。
方向）に第２の電荷転送素子となるモニター用ＣＣＤM
１５と第３の電荷転送素子となるラインバッファー用Ｃ
ＣＤB １６があり、フローティングディフュージョンア
ンプ１７によって信号ＶM ′が読み出される。これらＣ
ＣＤA １４、ＣＣＤM １５、ＣＣＤB １６は常時転送ク
ロックφ1 ，φ2 によって駆動されている。ＣＣＤM １
５＋ＣＣＤB １６の素子の個数はＣＣＤA１４の素子の
個数以上である。図２での波形の例では５画素、すなわ
ちＳＰＣ（１）１１とＣＣＤA １４とＣＣＤB １６は５
個、ＣＣＤM １５は１個の条件で示されている。
【００１９】ＣＣＤM １５はモニタ用のＣＣＤであり、
信号電荷量を非破壊でモニターする為のフローティング
ゲートが設けられている。フローティングゲートと接続
されるフローティングゲートアンプ１８はフローティン
グディフュージョンアンプ１７と感度が同一になるよう
にゲイン調整され、ＶMなる出力を出す。
信号電荷量を非破壊でモニターする為のフローティング
ゲートが設けられている。フローティングゲートと接続
されるフローティングゲートアンプ１８はフローティン
グディフュージョンアンプ１７と感度が同一になるよう
にゲイン調整され、ＶMなる出力を出す。
【００２０】１９はサンプルホールド（ＳＨ）回路で、
パルスφSH1 がＨｉｇｈレベルのときにサンプルし、パ
ルスφSH1 がＬｏｗレベルのときにホールドし、ＶS な
る出力を出す。２０はボトムホールド（ＢＨ）回路で、
パルスφR2がＨｉｇｈレベルのときにイニシャライズさ
れ、パルスφSH2 がＨｉｇｈレベルのときに入力ＶMを
ボトムサンプルし、パルスφSH2 がＬｏｗレベルのとき
にホールドし、ＶB なる出力を出す。２１はピークホー
ルド（ＰＨ）回路で、パルスφR2がＨｉｇｈレベルのと
きにイニシャライズされ、パルスφSH2 がＨｉｇｈレベ
ルのときに入力ＶM をピークサンプルし、パルスφSH2
がＬｏｗレベルのときにホールドし、ＶP なる出力を出
す。
パルスφSH1 がＨｉｇｈレベルのときにサンプルし、パ
ルスφSH1 がＬｏｗレベルのときにホールドし、ＶS な
る出力を出す。２０はボトムホールド（ＢＨ）回路で、
パルスφR2がＨｉｇｈレベルのときにイニシャライズさ
れ、パルスφSH2 がＨｉｇｈレベルのときに入力ＶMを
ボトムサンプルし、パルスφSH2 がＬｏｗレベルのとき
にホールドし、ＶB なる出力を出す。２１はピークホー
ルド（ＰＨ）回路で、パルスφR2がＨｉｇｈレベルのと
きにイニシャライズされ、パルスφSH2 がＨｉｇｈレベ
ルのときに入力ＶM をピークサンプルし、パルスφSH2
がＬｏｗレベルのときにホールドし、ＶP なる出力を出
す。
【００２１】これらＳＨ回路１９、ＢＨ回路２０，ＰＨ
回路２１についてさらに詳しく図３〜図５の構成図を用
いて説明する。
回路２１についてさらに詳しく図３〜図５の構成図を用
いて説明する。
【００２２】図３はＳＨ回路１９を示す構成図である。
同図において、３１はバッファーアンプ、３４はＭＯＳ
トップアンプ、３２はＭＯＳスイッチ、３３はホールド
キャパシタである。入力信号はバッファーアンプ３１で
インピーダンス変換され、パルスφSH1 がＨｉｇｈレベ
ルのときにはＭＯＳスイッチ３２がオン状態となり、ホ
ールドキャパシタ３３に電圧が伝わるとともにＭＯＳア
ンプ３４でバッファーされてＶS なる出力を出す。パル
スφSH1 がＬｏｗレベルのときにはＭＯＳスイッチ３２
はオフ状態となり、その直前の電圧がキャパシタ３３で
ホールドされ、ＭＯＳトップアンプ３４でバッファさ
れ、出力ＶS には直前の信号がホールド出力される。
同図において、３１はバッファーアンプ、３４はＭＯＳ
トップアンプ、３２はＭＯＳスイッチ、３３はホールド
キャパシタである。入力信号はバッファーアンプ３１で
インピーダンス変換され、パルスφSH1 がＨｉｇｈレベ
ルのときにはＭＯＳスイッチ３２がオン状態となり、ホ
ールドキャパシタ３３に電圧が伝わるとともにＭＯＳア
ンプ３４でバッファーされてＶS なる出力を出す。パル
スφSH1 がＬｏｗレベルのときにはＭＯＳスイッチ３２
はオフ状態となり、その直前の電圧がキャパシタ３３で
ホールドされ、ＭＯＳトップアンプ３４でバッファさ
れ、出力ＶS には直前の信号がホールド出力される。
【００２３】ＳＨ回路１９の動作を図２を用いて説明す
ると、ＳＨ回路１９の入力ＶM ′にはモニター信号ＶM
のＴ3 〜Ｔ7 における信号が６サイクル遅れて（ＣＣＤ
M 及びＣＣＤB １６通過のため）Ｔ9 〜Ｔ13のタイミン
グで入力され、これをパルスφSH1 でサンプルホールド
するので、図２のＶS に示す様にＣＣＤのリセットレベ
ルを無視して、信号のみをトレースできる。
ると、ＳＨ回路１９の入力ＶM ′にはモニター信号ＶM
のＴ3 〜Ｔ7 における信号が６サイクル遅れて（ＣＣＤ
M 及びＣＣＤB １６通過のため）Ｔ9 〜Ｔ13のタイミン
グで入力され、これをパルスφSH1 でサンプルホールド
するので、図２のＶS に示す様にＣＣＤのリセットレベ
ルを無視して、信号のみをトレースできる。
【００２４】図４はＢＨ回路２０を示す構成図である。
同図において、３５はＭＯＳトップアンプ、３６はダイ
オードで、ダイオードのカソードが出力となっており、
３７はＭＯＳスイッチである。カソードからの出力はＭ
ＯＳトップアンプ３５の負入力に帰還されている。３８
はＭＯＳスイッチ、３９はホールドキャパシタ、４０は
ＭＯＳトップバッファである。
同図において、３５はＭＯＳトップアンプ、３６はダイ
オードで、ダイオードのカソードが出力となっており、
３７はＭＯＳスイッチである。カソードからの出力はＭ
ＯＳトップアンプ３５の負入力に帰還されている。３８
はＭＯＳスイッチ、３９はホールドキャパシタ、４０は
ＭＯＳトップバッファである。
【００２５】ＢＨ回路２０の動作を図２を用いて説明す
ると、入力ＶM は、ＭＯＳトップアンプ３５，ダイオー
ド３６，ＭＯＳスイッチ３７からなるボトムトレース回
路によって、連続する信号のボトムを常にトレースす
る。そして、Ｔ3 のタイミングで発生するイニシャライ
ズパルスφR2によってキャパシタ３９は低電位にリセッ
トされ、それ以後はサンプリングパルスφSH2 の間だけ
入力信号ＶM をモニターしながら、順次ボトムサンプリ
ングを繰り返す。このため、図２のＶB で示す様な出力
（図中破線で図示）が得られる。
ると、入力ＶM は、ＭＯＳトップアンプ３５，ダイオー
ド３６，ＭＯＳスイッチ３７からなるボトムトレース回
路によって、連続する信号のボトムを常にトレースす
る。そして、Ｔ3 のタイミングで発生するイニシャライ
ズパルスφR2によってキャパシタ３９は低電位にリセッ
トされ、それ以後はサンプリングパルスφSH2 の間だけ
入力信号ＶM をモニターしながら、順次ボトムサンプリ
ングを繰り返す。このため、図２のＶB で示す様な出力
（図中破線で図示）が得られる。
【００２６】図５はＰＨ回路２１を示す構成図である。
この動作原理は図４に示すＢＨ回路２０と同じである
が、ダイオード４２の向きとキャパシタ４５の終端電位
が逆になっている。４１はＭＯＳトップアンプ、４３は
ＭＯＳスイッチ、４４はＭＯＳスイッチ、４６はＭＯＳ
トップバッファである。
この動作原理は図４に示すＢＨ回路２０と同じである
が、ダイオード４２の向きとキャパシタ４５の終端電位
が逆になっている。４１はＭＯＳトップアンプ、４３は
ＭＯＳスイッチ、４４はＭＯＳスイッチ、４６はＭＯＳ
トップバッファである。
【００２７】ＰＨ回路２１の動作を図２を用いて説明す
ると、図２のＶPで示す様に入力ＶM をモニターしなが
ら順次ピークサンプリングを繰り返す（図中実線で図
示）。図２に示すように、Ｔ8 の時刻以後は、パルスφ
R2，φSH2 ともにＬｏｗレベルのままの為、ＶB 、ＶP
とも各々一連の像信号の最小値と最大値を保持しつづけ
る。
ると、図２のＶPで示す様に入力ＶM をモニターしなが
ら順次ピークサンプリングを繰り返す（図中実線で図
示）。図２に示すように、Ｔ8 の時刻以後は、パルスφ
R2，φSH2 ともにＬｏｗレベルのままの為、ＶB 、ＶP
とも各々一連の像信号の最小値と最大値を保持しつづけ
る。
【００２８】図１において、差動アンプＤＩＦ（２）２
２でＶP とＶB の入力の差（ＶP −ＶB ）を出力し、次
段のコンパレータＣＭＰ２３でゲインセレクト信号Ｇ
SEL を可変ゲインアンプＡＭＰG ２５に出力する。差動
アンプＤＩＦ（１）２４でＶSとＶB の差（ＶS −Ｖ
B ）を出力し、可変ゲインアンプＡＭＰG ２５によって
ゲインＧ倍され、出力ＶOUT が出力される。ＶOUT を入
力とする不図示のＡ／Ｄ変換器のＡＤ変換レンジの上限
をＶＲＨ、下限をＶＲＬとすると、
２でＶP とＶB の入力の差（ＶP −ＶB ）を出力し、次
段のコンパレータＣＭＰ２３でゲインセレクト信号Ｇ
SEL を可変ゲインアンプＡＭＰG ２５に出力する。差動
アンプＤＩＦ（１）２４でＶSとＶB の差（ＶS −Ｖ
B ）を出力し、可変ゲインアンプＡＭＰG ２５によって
ゲインＧ倍され、出力ＶOUT が出力される。ＶOUT を入
力とする不図示のＡ／Ｄ変換器のＡＤ変換レンジの上限
をＶＲＨ、下限をＶＲＬとすると、
【００２９】
【数１】 と表わせる。一般に、Ａ／Ｄ変換器の下限はＶＲＬ＝０
Ｖなので、アンプＡＭＰG ２５では、 ＶOUT ＝Ｇ×（ＶS −ＶB ） ・・・・・・ なる演算をする。
Ｖなので、アンプＡＭＰG ２５では、 ＶOUT ＝Ｇ×（ＶS −ＶB ） ・・・・・・ なる演算をする。
【００３０】そしてコンパレータＣＭＰ２３で上記式
に基づいて演算されたゲインＧでもって上記式の演算
をする為のゲインセレクト信号がＧSELである。
に基づいて演算されたゲインＧでもって上記式の演算
をする為のゲインセレクト信号がＧSELである。
【００３１】例えば、図６、図７において、ＶＲＨ＝５
Ｖ、ＶＲＬ＝０Ｖ、ＶB ＝３．５Ｖ、ＶP ＝３．０Ｖと
すると、全てのＶSは、ＶP ≦ＶS ≦ＶB であるので、
上式〜によればＧ＝−１０であり、 ＶS ＝３．５ＶのときＶOUT ＝０Ｖ ＶS ＝３．４ＶのときＶOUT ＝１Ｖ ＶS ＝３．３ＶのときＶOUT ＝２Ｖ ＶS ＝３．２ＶのときＶOUT ＝３Ｖ ＶS ＝３．１ＶのときＶOUT ＝４Ｖ ＶS ＝３．０ＶのときＶOUT ＝５Ｖ となり、図６のＶS が図７のＶOUT に対応する様に回路
処理される。
Ｖ、ＶＲＬ＝０Ｖ、ＶB ＝３．５Ｖ、ＶP ＝３．０Ｖと
すると、全てのＶSは、ＶP ≦ＶS ≦ＶB であるので、
上式〜によればＧ＝−１０であり、 ＶS ＝３．５ＶのときＶOUT ＝０Ｖ ＶS ＝３．４ＶのときＶOUT ＝１Ｖ ＶS ＝３．３ＶのときＶOUT ＝２Ｖ ＶS ＝３．２ＶのときＶOUT ＝３Ｖ ＶS ＝３．１ＶのときＶOUT ＝４Ｖ ＶS ＝３．０ＶのときＶOUT ＝５Ｖ となり、図６のＶS が図７のＶOUT に対応する様に回路
処理される。
【００３２】以上の様にすると、被写体のコントラスト
に応じて、像信号中の最大値、最小値をＡ／Ｄ変換器の
フルレンジに合わせ込むようにすることができ、従って
被写体のコントラストに余り影響されずにＡ／Ｄ変換器
の分解能によるＳ／Ｎ比低下を防止でき、高性能のＡＦ
システムが構築できる。
に応じて、像信号中の最大値、最小値をＡ／Ｄ変換器の
フルレンジに合わせ込むようにすることができ、従って
被写体のコントラストに余り影響されずにＡ／Ｄ変換器
の分解能によるＳ／Ｎ比低下を防止でき、高性能のＡＦ
システムが構築できる。
【００３３】本実施例では、図１のＡＭＰG ２５は結果
として可変ゲインの反転アンプになっているが、これは
一般的なＣＣＤの出力信号が明るさに対して反転した出
力を出している為に、反転アンプにしただけで、ＶB が
ＶRHに、ＶP がＶRLに対応する様にしてもよい。また、
より現実的には、上式〜のようにゲインＧをぴった
り決定しなくても、コンパレータＣＭＰ２３によって上
式の演算結果Ｇよりも絶対値において小さいレベルの
いくつかのレンジに分けて、レベルゲイン補正処理を行
った方が回路的にも簡単となり、有効性はさほど損なわ
ない。
として可変ゲインの反転アンプになっているが、これは
一般的なＣＣＤの出力信号が明るさに対して反転した出
力を出している為に、反転アンプにしただけで、ＶB が
ＶRHに、ＶP がＶRLに対応する様にしてもよい。また、
より現実的には、上式〜のようにゲインＧをぴった
り決定しなくても、コンパレータＣＭＰ２３によって上
式の演算結果Ｇよりも絶対値において小さいレベルの
いくつかのレンジに分けて、レベルゲイン補正処理を行
った方が回路的にも簡単となり、有効性はさほど損なわ
ない。
【００３４】図８は本発明を用いたカメラ装置の第２実
施例を示すブロック図である。
施例を示すブロック図である。
【００３５】本実施例は、読み出しもモニタと同じフロ
ーティングゲートアンプを使用することで、読み出し信
号とモニタ信号との両信号に差異をなくし、後処理を容
易にしたものである。
ーティングゲートアンプを使用することで、読み出し信
号とモニタ信号との両信号に差異をなくし、後処理を容
易にしたものである。
【００３６】なお、本実施例のカメラ装置の構成及び動
作は、以下に説明する構成部を除き前述した第１実施例
の構成部と同一なので、同一構成部材の構成及び動作に
ついての説明は同一符号を付して省略するものとする。
作は、以下に説明する構成部を除き前述した第１実施例
の構成部と同一なので、同一構成部材の構成及び動作に
ついての説明は同一符号を付して省略するものとする。
【００３７】図８に示すように、本実施例では、第１の
電荷転送素子となるＣＣＤA１４の転送方向（読み出し
方向）に、第２の電荷転送素子となるモニター用ＣＣＤ
M１５と第３の電荷転送素子となる循環したバッファー
用ＣＣＤB１６とが設けられており、まず、モニター用
ＣＣＤM１５に入力した信号は、モニター用ＣＣＤM１５
に設けられたフローティングゲート及びこのフローティ
ングゲートに接続されたフローティングゲートアンプ１
８で信号電荷量がモニターされ、その後バッファー用Ｃ
ＣＤB１６に入力した信号は循環した後（遅延され
て）、再度ＣＣＤM１５からフローティングゲート及び
フローティングゲートアンプ１８によって読み出され
る。すなわち、図２を用いて説明すると、前半時刻（Ｔ
3〜Ｔ7）で信号電荷量をモニタしてＢＨ回路２０及びＰ
Ｈ回路２１にモニタ信号を入力し、循環した後の後半時
刻（Ｔ9〜Ｔ13）で光電変換信号を読み出してＳＨ回路
１９に信号を入力することとなり、前述した第１実施例
と同様な信号処理を行なうことができる。
電荷転送素子となるＣＣＤA１４の転送方向（読み出し
方向）に、第２の電荷転送素子となるモニター用ＣＣＤ
M１５と第３の電荷転送素子となる循環したバッファー
用ＣＣＤB１６とが設けられており、まず、モニター用
ＣＣＤM１５に入力した信号は、モニター用ＣＣＤM１５
に設けられたフローティングゲート及びこのフローティ
ングゲートに接続されたフローティングゲートアンプ１
８で信号電荷量がモニターされ、その後バッファー用Ｃ
ＣＤB１６に入力した信号は循環した後（遅延され
て）、再度ＣＣＤM１５からフローティングゲート及び
フローティングゲートアンプ１８によって読み出され
る。すなわち、図２を用いて説明すると、前半時刻（Ｔ
3〜Ｔ7）で信号電荷量をモニタしてＢＨ回路２０及びＰ
Ｈ回路２１にモニタ信号を入力し、循環した後の後半時
刻（Ｔ9〜Ｔ13）で光電変換信号を読み出してＳＨ回路
１９に信号を入力することとなり、前述した第１実施例
と同様な信号処理を行なうことができる。
【００３８】なお、本実施例では、読み出した信号をバ
ッファ用ＣＣＤB１６で循環させ、モニター用ＣＣＤM
１５に再度注入しているので、モニター用ＣＣＤM １５
にはＣＣＤA １４からの信号とＣＣＤB １６からの信号
とが混ざる可能性があるが、それを防ぐ為にリセットゲ
ート２７とリセットゲート２８を設け各々クロック
φR3、クロックφR4で駆動して信号の混入を防いでい
る。すなわち、図２に示すように、前半時刻Ｔ3 〜Ｔ7
においては、ＣＣＤA １４からの信号をモニターする為
に、パルスφR4に示す様にリセットゲート２８をオンす
ることで、ＣＣＤB １６からの信号のまわり込みをゼロ
にしている。また、後半時刻Ｔ9 〜Ｔ13においては、Ｃ
ＣＤB １６からの信号を出力する為に、パルスφR3に示
す様にリセットゲート２７をオンすることで、ＣＣＤA
１４からの信号の混入をゼロにしている。
ッファ用ＣＣＤB１６で循環させ、モニター用ＣＣＤM
１５に再度注入しているので、モニター用ＣＣＤM １５
にはＣＣＤA １４からの信号とＣＣＤB １６からの信号
とが混ざる可能性があるが、それを防ぐ為にリセットゲ
ート２７とリセットゲート２８を設け各々クロック
φR3、クロックφR4で駆動して信号の混入を防いでい
る。すなわち、図２に示すように、前半時刻Ｔ3 〜Ｔ7
においては、ＣＣＤA １４からの信号をモニターする為
に、パルスφR4に示す様にリセットゲート２８をオンす
ることで、ＣＣＤB １６からの信号のまわり込みをゼロ
にしている。また、後半時刻Ｔ9 〜Ｔ13においては、Ｃ
ＣＤB １６からの信号を出力する為に、パルスφR3に示
す様にリセットゲート２７をオンすることで、ＣＣＤA
１４からの信号の混入をゼロにしている。
【００３９】本実施例のＣＣＤB １６の循環部の構成に
ついては図９に示す様にＣＣＤA １４に循環させてもよ
い。この場合はパルスφ5 により制御されるリセットゲ
ート２９を設けることで、ＣＣＤA １４からの信号とＣ
ＣＤB １６からの信号との混合を防いでいる。また、図
１０の様にＣＣＤA １４の途中に循環させることもでき
る。かかる構成ではＣＣＤB １６のピクセル数を減らす
こともできる。この場合はパルスφ6 により制御される
リセットゲート３０を設けることで、ＣＣＤA１４から
の信号とＣＣＤB １６からの信号との混合を防いでい
る。
ついては図９に示す様にＣＣＤA １４に循環させてもよ
い。この場合はパルスφ5 により制御されるリセットゲ
ート２９を設けることで、ＣＣＤA １４からの信号とＣ
ＣＤB １６からの信号との混合を防いでいる。また、図
１０の様にＣＣＤA １４の途中に循環させることもでき
る。かかる構成ではＣＣＤB １６のピクセル数を減らす
こともできる。この場合はパルスφ6 により制御される
リセットゲート３０を設けることで、ＣＣＤA１４から
の信号とＣＣＤB １６からの信号との混合を防いでい
る。
【００４０】以上説明した実施例では、ＣＣＤA １４と
ＣＣＤB １６の信号が混じらないようにパルスφR3〜φ
R6などのリセット信号を使用しているが、両ＣＣＤアレ
イが合流する直前のＣＣＤ転送クロックを他の転送クロ
ックと別にし、混合したくないときは転送クロックが発
生しない様にすることで同じ効果を持たせることもでき
る。
ＣＣＤB １６の信号が混じらないようにパルスφR3〜φ
R6などのリセット信号を使用しているが、両ＣＣＤアレ
イが合流する直前のＣＣＤ転送クロックを他の転送クロ
ックと別にし、混合したくないときは転送クロックが発
生しない様にすることで同じ効果を持たせることもでき
る。
【００４１】
【発明の効果】以上説明したように、本発明の光電変換
素子の信号出力装置によれば、光電変換素子からの信号
が通過する第２のＣＣＤに信号電荷を破壊せずに、その
電荷量がモニターできるフローティングゲートを設け、
このフローティングゲートからのモニタ信号に基づい
て、第３のＣＣＤからの出力信号のレベル又は／及びゲ
インを制御することで、光信号源のコントラストによる
測距能力の低下を防止するとともに、回路上もシンプル
で、余計なＳ／Ｎ低下や、大巾な処理時間の増大を招く
ことなく、高精度で高速なＡＦシステムを構築できる。
素子の信号出力装置によれば、光電変換素子からの信号
が通過する第２のＣＣＤに信号電荷を破壊せずに、その
電荷量がモニターできるフローティングゲートを設け、
このフローティングゲートからのモニタ信号に基づい
て、第３のＣＣＤからの出力信号のレベル又は／及びゲ
インを制御することで、光信号源のコントラストによる
測距能力の低下を防止するとともに、回路上もシンプル
で、余計なＳ／Ｎ低下や、大巾な処理時間の増大を招く
ことなく、高精度で高速なＡＦシステムを構築できる。
【００４２】また、本発明の光電変換素子の信号出力装
置によれば、光電変換素子からの信号が通過する第２の
ＣＣＤに読み出し信号をモニタするためのフローティン
グゲートを設け、このフローティングゲートによってモ
ニタしたモニタ信号に基づいて、第３のＣＣＤによって
循環させた後に第１のＣＣＤ又は前記第２のＣＣＤに入
力させて前記フローティングゲートから出力させた出力
信号のレベル又は／及びゲインを制御することで、上記
効果に加えて、読み出し信号とモニタ信号との両信号に
差異をなくし、信号の後処理を容易にすることができ
る。
置によれば、光電変換素子からの信号が通過する第２の
ＣＣＤに読み出し信号をモニタするためのフローティン
グゲートを設け、このフローティングゲートによってモ
ニタしたモニタ信号に基づいて、第３のＣＣＤによって
循環させた後に第１のＣＣＤ又は前記第２のＣＣＤに入
力させて前記フローティングゲートから出力させた出力
信号のレベル又は／及びゲインを制御することで、上記
効果に加えて、読み出し信号とモニタ信号との両信号に
差異をなくし、信号の後処理を容易にすることができ
る。
【図１】本発明を用いたカメラ装置の第１実施例を示す
ブロック図である。
ブロック図である。
【図２】第１実施例及び第２実施例及のカメラ装置の動
作を説明するための波形図である。
作を説明するための波形図である。
【図３】ＳＨ回路を示す構成図である。
【図４】ＢＨ回路を示す構成図である。
【図５】ＰＨ回路を示す構成図である。
【図６】ＡＦ動作を説明するための信号波形図である。
【図７】ＡＦ動作を説明するための信号波形図である。
【図８】本発明を用いたカメラ装置の第２実施例を示す
ブロック図である。
ブロック図である。
【図９】ＣＣＤB １６の循環部の他の構成を示すブロッ
ク図である。
ク図である。
【図１０】ＣＣＤB １６の循環部の他の構成を示すブロ
ック図である。
ック図である。
１１ センサーアレイＳＰＣ（１）、 １２ インテグ
レーションクリアゲートＩＣＧ、 １３ シフトゲート
ＳＦＧ、 １４ ＣＣＤアレイＣＣＤA 、１５ モニタ
ー用ＣＣＤM 、 １６ ラインバッファー用ＣＣＤB 、
１７フローティングディフュージョンアンプ、 １８
フローティングゲートアンプ、 １９ サンプルホー
ルド（ＳＨ）回路、 ２０ ボトムホールド（ＢＨ）回
路、 ２１ ピークホールド（ＰＨ）回路、 ２２ 差
動アンプＤＩＦ（２）、２３ コンパレータＣＭＰ、
２４ 差動アンプＤＩＦ（１）、 ２５ 可変ゲインア
ンプＡＭＰG 、 ２６ モニターセンサーＳＰＣ
（２）、 ２７ リセットゲート、 ２８ リセットゲ
ート、 ２９ リセットゲート、 ３０ リセットゲー
ト。
レーションクリアゲートＩＣＧ、 １３ シフトゲート
ＳＦＧ、 １４ ＣＣＤアレイＣＣＤA 、１５ モニタ
ー用ＣＣＤM 、 １６ ラインバッファー用ＣＣＤB 、
１７フローティングディフュージョンアンプ、 １８
フローティングゲートアンプ、 １９ サンプルホー
ルド（ＳＨ）回路、 ２０ ボトムホールド（ＢＨ）回
路、 ２１ ピークホールド（ＰＨ）回路、 ２２ 差
動アンプＤＩＦ（２）、２３ コンパレータＣＭＰ、
２４ 差動アンプＤＩＦ（１）、 ２５ 可変ゲインア
ンプＡＭＰG 、 ２６ モニターセンサーＳＰＣ
（２）、 ２７ リセットゲート、 ２８ リセットゲ
ート、 ２９ リセットゲート、 ３０ リセットゲー
ト。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/232 G02B 7/28 H04N 5/335
Claims (2)
- 【請求項１】 光電変換素子からの信号を転送する第１
の電荷転送素子と、この第１の電荷転送素子の読み出し
方向に設けられ、該第１の電荷転送素子からの出力信号
をモニタするためのフローティングゲートを有する第２
の電荷転送素子と、この第２の電荷転送素子の読み出し
方向に設けられ、該第２の電荷転送素子からの出力信号
を遅延させる第３の電荷転送素子と、該フローティング
ゲートからのモニタ信号のボトムをホールドするボトム
ホールド回路と、該モニタ信号のピークをホールドする
ピークホールド回路と、該第３の電荷転送素子からの信
号と該ボトムホールド回路の出力とが入力される差動増
幅器と、該ボトムホールド回路の出力と該ピークホール
ド回路の出力との差に基づいて、該差動増幅器からの信
号のゲインを調整する増幅器と、を備え、 前記増幅器からの出力信号中の最大値、最小値を、前記
増幅器からの出力信号が入力されるＡ／Ｄ変換器のフル
レンジに合わせ込むように、前記差動増幅器により前記
増幅器からの出力信号のレベル制御及び前記増幅器によ
り前記増幅器からの出力信号のゲイン制御を行うことを
特徴とする光電変換素子の信号出力装置。 - 【請求項２】 光電変換素子からの信号を転送する第１
の電荷転送素子と、この第１の電荷転送素子の読み出し
方向に設けられ、該第１の電荷転送素子からの出力信号
をモニタするためのフローティングゲートを有する第２
の電荷転送素子と、この第２の電荷転送素子からの出力
を循環させて該第１の電荷転送素子又は該第２の電荷転
送素子に入力する第３の電荷転送素子と、該第３の電荷
転送素子によって循環される前の該フローティングゲー
トからの第１のモニタ信号のボトムをホールドするボト
ムホールド回路と、該第１のモニタ信号のピークをホー
ルドするピークホールド回路と、該第３の電荷転送素子
によって循環された後の該フローティングゲートからの
第２のモニタ信号と該ボトムホールド回路の出力とが入
力される差動増幅器と、該ボトムホールド回路の出力と
該ピークホールド回路の出力との差に基づいて、該差動
増幅器からの信号のゲインを調整する増幅器と、を備
え、 前記増幅器からの出力信号中の最大値、最小値を、前記
増幅器からの出力信号が入力されるＡ／Ｄ変換器のフル
レンジに合わせ込むように、前記差動増幅器により前記
増幅器からの出力信号のレベル制御及び前記増幅器によ
り前記増幅器からの出力信号のゲイン制御を行うことを
特徴とする光電変換素子の信号出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12828791A JP3352097B2 (ja) | 1991-05-02 | 1991-05-02 | 光電変換素子の信号出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12828791A JP3352097B2 (ja) | 1991-05-02 | 1991-05-02 | 光電変換素子の信号出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04330852A JPH04330852A (ja) | 1992-11-18 |
| JP3352097B2 true JP3352097B2 (ja) | 2002-12-03 |
Family
ID=14981088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12828791A Expired - Fee Related JP3352097B2 (ja) | 1991-05-02 | 1991-05-02 | 光電変換素子の信号出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3352097B2 (ja) |
-
1991
- 1991-05-02 JP JP12828791A patent/JP3352097B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04330852A (ja) | 1992-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7586487B2 (en) | Solid state imaging apparatus and method for driving the same | |
| US7893982B2 (en) | Solid-state image sensing device | |
| US4589025A (en) | Dark current measurement and correction for video from field-transfer imagers | |
| JP2003264844A5 (ja) | ||
| US7218351B2 (en) | Image-sensing apparatus for compensating video signal of a plurality of channels | |
| JPS6086980A (ja) | 固体撮像装置 | |
| JP3525500B2 (ja) | 固体撮像装置 | |
| US5576761A (en) | Solid-state sensor having direct current control circuitry and logarithmic output signal | |
| JP4375339B2 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JP3352097B2 (ja) | 光電変換素子の信号出力装置 | |
| JPH0730820A (ja) | 固体撮像装置 | |
| KR100975444B1 (ko) | 리셋전압 보상부를 구비한 이미지센서 | |
| JP3642666B2 (ja) | 測光システム | |
| JP2829886B2 (ja) | ヘッド分離型ビデオカメラ | |
| JPH07327174A (ja) | 固体撮像装置 | |
| JPH04115785A (ja) | 輝点検出装置 | |
| JPS63272185A (ja) | 焦点検出用光電変換装置 | |
| JP2018170703A (ja) | 撮像素子、撮像装置、及び撮像素子の制御方法 | |
| JP2660594B2 (ja) | 電子スチルカメラ | |
| JP2001054019A (ja) | 撮像装置 | |
| JP2002271702A (ja) | 固体撮像装置 | |
| JPH0937022A (ja) | 多素子センサの校正方法及びその装置 | |
| JP2000069371A (ja) | シェーディング補正装置 | |
| JPH11346334A (ja) | 固体撮像装置 | |
| JPH04248756A (ja) | 画像読取方法及びその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070920 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100920 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |