JP2762821B2 - 固体イメージセンサ - Google Patents
固体イメージセンサInfo
- Publication number
- JP2762821B2 JP2762821B2 JP4037451A JP3745192A JP2762821B2 JP 2762821 B2 JP2762821 B2 JP 2762821B2 JP 4037451 A JP4037451 A JP 4037451A JP 3745192 A JP3745192 A JP 3745192A JP 2762821 B2 JP2762821 B2 JP 2762821B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- image sensor
- state image
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は固体イメージセンサに関
し、出力信号の大きさを自動的に制御するＡＧＣ（自動
利得制御）機能を有する出力機構を備えた固体イメージ
センサに関する。
し、出力信号の大きさを自動的に制御するＡＧＣ（自動
利得制御）機能を有する出力機構を備えた固体イメージ
センサに関する。
【０００２】
【従来の技術】一般に、カメラの自動焦点制御（ＡＦ）
装置等に用いられる、固体イメージセンサは、入射光強
度によらず出力信号レベルを適正に保つように、ＡＧＣ
（自動利得制御）機能を有している（例えば、特開昭６
１−２０１５７７）。
装置等に用いられる、固体イメージセンサは、入射光強
度によらず出力信号レベルを適正に保つように、ＡＧＣ
（自動利得制御）機能を有している（例えば、特開昭６
１−２０１５７７）。
【０００３】以下、従来の固体イメージセンサについて
説明する。
説明する。
【０００４】図４は従来の固体イメージセンサの構成図
である。まず、半導体基板１６上に形成された感光画素
列１と、感光画素列１で発生した信号電荷を蓄積する蓄
積部２とが隣接して形成され、蓄積部２は、トランスフ
ァーゲート３を介して、ＣＣＤシフトレジスタ４に接続
される。さらに、ＣＣＤシフトレジスタ４は、出力ゲー
ト１３を介して、出力端子１２を有する出力部５に接続
されている。
である。まず、半導体基板１６上に形成された感光画素
列１と、感光画素列１で発生した信号電荷を蓄積する蓄
積部２とが隣接して形成され、蓄積部２は、トランスフ
ァーゲート３を介して、ＣＣＤシフトレジスタ４に接続
される。さらに、ＣＣＤシフトレジスタ４は、出力ゲー
ト１３を介して、出力端子１２を有する出力部５に接続
されている。
【０００５】また、感光画素列１は、感光画素列１で発
生した信号電荷量の平均値を出力する平均出力検出部６
に接続され、平均出力検出部６は出力ゲート１４を介し
て、出力部８に接続されている。出力部８の内部におい
ては、出力ゲート１４に接続されるフローティングディ
フュージョン部ＦＤ１に、アノード端が接地されたダイ
オードのカソード端、及びリセットトランジスタＴＲ１
のソースが接続され、さらに、出力バッファＢ１の入力
端が接続される。そして出力バッファＢ１の出力端が、
出力部８の出力端子となる。
生した信号電荷量の平均値を出力する平均出力検出部６
に接続され、平均出力検出部６は出力ゲート１４を介し
て、出力部８に接続されている。出力部８の内部におい
ては、出力ゲート１４に接続されるフローティングディ
フュージョン部ＦＤ１に、アノード端が接地されたダイ
オードのカソード端、及びリセットトランジスタＴＲ１
のソースが接続され、さらに、出力バッファＢ１の入力
端が接続される。そして出力バッファＢ１の出力端が、
出力部８の出力端子となる。
【０００６】一方、半導体基板１６上には、平均出力検
出部６で発生する暗電流による電荷と、同等の電荷を発
生する、黒基準検出部７が設けられ、出力ゲート１５を
介して出力部９に接続されている。この黒基準検出部７
は遮光された感光画素列からなっている。出力部９の内
部においては、出力ゲート１５に接続されるフローティ
ングディフュージョン部ＦＤ２に、アノード端が接地さ
れたダイオードのカソード端、及びリセットトランジス
タＴＲ２のソースが接続され、さらに出力バッファＢ２
の入力端が接続される。そして出力バッファＢ２の出力
端が、出力部９の出力端子となる。
出部６で発生する暗電流による電荷と、同等の電荷を発
生する、黒基準検出部７が設けられ、出力ゲート１５を
介して出力部９に接続されている。この黒基準検出部７
は遮光された感光画素列からなっている。出力部９の内
部においては、出力ゲート１５に接続されるフローティ
ングディフュージョン部ＦＤ２に、アノード端が接地さ
れたダイオードのカソード端、及びリセットトランジス
タＴＲ２のソースが接続され、さらに出力バッファＢ２
の入力端が接続される。そして出力バッファＢ２の出力
端が、出力部９の出力端子となる。
【０００７】さらに、出力部９の出力端子は、レベルシ
フト回路１０を介して、ＡＧＣ部１１内部のコンパレー
ターＣ１の＋入力端子に接続され、また、出力部８の出
力端子は、コンパレーターＣ１の−入力端子に接続され
る。コンパレーターＣ１はパルス発生回路Ｐ１に接続さ
れ、パルス発生回路Ｐ１は、トランスファーゲート３に
接続されている。
フト回路１０を介して、ＡＧＣ部１１内部のコンパレー
ターＣ１の＋入力端子に接続され、また、出力部８の出
力端子は、コンパレーターＣ１の−入力端子に接続され
る。コンパレーターＣ１はパルス発生回路Ｐ１に接続さ
れ、パルス発生回路Ｐ１は、トランスファーゲート３に
接続されている。
【０００８】次に動作について説明する。
【０００９】図５は、リセットトランジスタＴＲ１，Ｔ
Ｒ２のゲートに、共通に加えられるリセットパルスφＭ
Ｒ，出力部９の出力電圧ＶＤＭ，レベルシフト回路１０
の出力電圧ＶＤＭＬ，出力部８の出力電圧ＶＭ，コンパ
レーターＣ１の出力電圧ＶＣ，及びパルス発生回路Ｐ１
の出力であるトランスファーパルスφＴＧの、タイミン
グチャートである。リセットトランジスタＴＲ１，ＴＲ
２のドレインには、共通に一定の電圧ＶＲＤが加えられ
ている。
Ｒ２のゲートに、共通に加えられるリセットパルスφＭ
Ｒ，出力部９の出力電圧ＶＤＭ，レベルシフト回路１０
の出力電圧ＶＤＭＬ，出力部８の出力電圧ＶＭ，コンパ
レーターＣ１の出力電圧ＶＣ，及びパルス発生回路Ｐ１
の出力であるトランスファーパルスφＴＧの、タイミン
グチャートである。リセットトランジスタＴＲ１，ＴＲ
２のドレインには、共通に一定の電圧ＶＲＤが加えられ
ている。
【００１０】時刻ｔ１において、リセットパルスφＭＲ
をハイレベルとすることにより、リセットトランジスタ
ＴＲ１，ＴＲ２のゲートを、それぞれオンにし、フロー
ティングディフュージョン部ＦＤ１，ＦＤ２の電圧をと
もに、ドレイン電圧と同じＶＲＤにセットする。時刻ｔ
２においてリセットパルスφＭＲをローレベルとする
と、リセットトランジスタＴＲ１，ＴＲ２はゲートがオ
フになり、フローティングディフュージョン部ＦＤ１，
ＦＤ２は、それぞれフロート状態となる。
をハイレベルとすることにより、リセットトランジスタ
ＴＲ１，ＴＲ２のゲートを、それぞれオンにし、フロー
ティングディフュージョン部ＦＤ１，ＦＤ２の電圧をと
もに、ドレイン電圧と同じＶＲＤにセットする。時刻ｔ
２においてリセットパルスφＭＲをローレベルとする
と、リセットトランジスタＴＲ１，ＴＲ２はゲートがオ
フになり、フローティングディフュージョン部ＦＤ１，
ＦＤ２は、それぞれフロート状態となる。
【００１１】これ以後、時間の経過とともに、平均出力
検出部６の出力により、フローティングディフュージョ
ン部ＦＤ１の電圧は変化し、出力部８の出力電圧ＶＭ
は、図３に示すように減少する。一方、フローティング
ディフュージョン部ＦＤ２の電圧は、黒基準検出部７
の、平均出力検出部６における暗電流に相当する出力に
よって変化し、出力部９の出力電圧ＶＤＭは出力部８の
出力電圧ＶＭにくらべてゆるやかな傾きで減少する。レ
ベルシフト回路１０は外部から入力されるある基準電圧
Ｖｒｅｆを、出力部９の出力電圧ＶＤＭから引いた値を
持つ、出力電圧ＶＤＭＬを出力する。
検出部６の出力により、フローティングディフュージョ
ン部ＦＤ１の電圧は変化し、出力部８の出力電圧ＶＭ
は、図３に示すように減少する。一方、フローティング
ディフュージョン部ＦＤ２の電圧は、黒基準検出部７
の、平均出力検出部６における暗電流に相当する出力に
よって変化し、出力部９の出力電圧ＶＤＭは出力部８の
出力電圧ＶＭにくらべてゆるやかな傾きで減少する。レ
ベルシフト回路１０は外部から入力されるある基準電圧
Ｖｒｅｆを、出力部９の出力電圧ＶＤＭから引いた値を
持つ、出力電圧ＶＤＭＬを出力する。
【００１２】コンパレーターＣ１は、これら出力電圧Ｖ
ＤＭＬとＶＭとを比較し、両者が一致した時点である時
刻ｔ３において、出力電圧ＶＣをハイレベルとする。こ
れにより、パルス発生回路Ｐ１はトランスファーパルス
φＴＧを生じ、トランスファーゲート３に印加する。こ
のときトランスファーゲート３はオン状態となり、蓄積
部２に蓄積された、感光画素列１で発生した信号電荷
は、シフトレジスタ４に転送され、さらに出力部５に転
送されて、出力端子１２より出力される。
ＤＭＬとＶＭとを比較し、両者が一致した時点である時
刻ｔ３において、出力電圧ＶＣをハイレベルとする。こ
れにより、パルス発生回路Ｐ１はトランスファーパルス
φＴＧを生じ、トランスファーゲート３に印加する。こ
のときトランスファーゲート３はオン状態となり、蓄積
部２に蓄積された、感光画素列１で発生した信号電荷
は、シフトレジスタ４に転送され、さらに出力部５に転
送されて、出力端子１２より出力される。
【００１３】この様に、従来のＡＦセンサとしての固体
イメージセンサでは、光量の変化によって、感光画素列
１で発生した信号電荷の平均値がつねに一定となるよう
に、平均出力検出部６と黒基準検出部７の出力電圧をレ
ベルシフト回路１０を用いて比較することにより、その
蓄積時間を制御している。
イメージセンサでは、光量の変化によって、感光画素列
１で発生した信号電荷の平均値がつねに一定となるよう
に、平均出力検出部６と黒基準検出部７の出力電圧をレ
ベルシフト回路１０を用いて比較することにより、その
蓄積時間を制御している。
【００１４】
【発明が解決しようとする課題】この従来の出力機構に
ＡＧＣ機能を有する固体イメージセンサにおいては、黒
基準検出部の出力を正確に、一定の外部入力電圧である
Ｖｒｅｆだけレベルシフトする必要があった。このレベ
ルシフトには通常、図６に示すオペアンプを用いた減算
回路を用いるが、固体イメージセンサと同一の半導体基
板上にオフセット誤差の少ない高精度のオペアンプ、及
び、高精度の抵抗を作成するのは技術的に難かしく、現
実においては、このレベルシフト回路は固体イメージセ
ンサの外づけとなっており、そのための配線の抵抗によ
り、機能が低下する等の問題が生じていた。
ＡＧＣ機能を有する固体イメージセンサにおいては、黒
基準検出部の出力を正確に、一定の外部入力電圧である
Ｖｒｅｆだけレベルシフトする必要があった。このレベ
ルシフトには通常、図６に示すオペアンプを用いた減算
回路を用いるが、固体イメージセンサと同一の半導体基
板上にオフセット誤差の少ない高精度のオペアンプ、及
び、高精度の抵抗を作成するのは技術的に難かしく、現
実においては、このレベルシフト回路は固体イメージセ
ンサの外づけとなっており、そのための配線の抵抗によ
り、機能が低下する等の問題が生じていた。
【００１５】本発明では、このレベルシフト回路を用い
ることなく、高精度で検出部６と黒基準検出部７の出力
電圧差を比べて出力の電圧の制御をする出力機構を備え
た固体イメージセンサーを提供することを目的とする。
ることなく、高精度で検出部６と黒基準検出部７の出力
電圧差を比べて出力の電圧の制御をする出力機構を備え
た固体イメージセンサーを提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明によれば、感光画
素列と、シフトレジスタと、この感光画素列に生成する
信号電荷をトランスファーパルスに応じて、このシフト
レジスタに転送するトランスファーゲートと、この感光
画素列に隣接して設けられ、感光画素列で発生した信号
電荷の平均値を出力する平均出力検出部と、その平均出
力検出部内で発生する暗電流による信号電荷と同等の電
荷を発生する黒基準検出部と、それぞれの検出部に出力
回路として接続された、フローティングディフュージョ
ン型の電荷検出回路と、これら二つの電荷検出回路の出
力電圧を比較することにより、感光画素列の出力電圧の
平均値を一定に保つ機能（ＡＧＣ機能）とを有し、この
黒基準検出部に接続された出力回路においてフローティ
ングディフュージョン部の電圧をセットする為のリセッ
トドレイン電圧と、平均出力検出部に接続された出力回
路においてフローティングディフュージョン部の電圧を
セットする為のリセットドレイン電圧とを異ならしめる
ことによって出力電圧を一定に制御する固体イメージセ
ンサを得る。
素列と、シフトレジスタと、この感光画素列に生成する
信号電荷をトランスファーパルスに応じて、このシフト
レジスタに転送するトランスファーゲートと、この感光
画素列に隣接して設けられ、感光画素列で発生した信号
電荷の平均値を出力する平均出力検出部と、その平均出
力検出部内で発生する暗電流による信号電荷と同等の電
荷を発生する黒基準検出部と、それぞれの検出部に出力
回路として接続された、フローティングディフュージョ
ン型の電荷検出回路と、これら二つの電荷検出回路の出
力電圧を比較することにより、感光画素列の出力電圧の
平均値を一定に保つ機能（ＡＧＣ機能）とを有し、この
黒基準検出部に接続された出力回路においてフローティ
ングディフュージョン部の電圧をセットする為のリセッ
トドレイン電圧と、平均出力検出部に接続された出力回
路においてフローティングディフュージョン部の電圧を
セットする為のリセットドレイン電圧とを異ならしめる
ことによって出力電圧を一定に制御する固体イメージセ
ンサを得る。
【００１７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１８】図１は本発明の一実施例の、ＡＧＣ部周辺
の構成を示す。図１に示す部分以外の、固体イメージセ
ンサとしての構成は、図４と同様である。
の構成を示す。図１に示す部分以外の、固体イメージセ
ンサとしての構成は、図４と同様である。
【００１９】平均出力検出部６は、感光画素列１で発生
した信号電荷の平均値に相当する信号電荷を出力するた
めに、感光画素列１に隣接して設けられた、単一の構造
を持つ感光画素である。この平均出力検出部６は、出力
ゲート１４を介して、フローティングディフュージョン
型の電荷検出回路より成る出力部８に接続されている。
出力部８の内部においては、出力ゲート１４に接続され
るフローティングディフュージョン部ＦＤ１に、アノー
ド端が接地されたダイオードのカソード端、及びリセッ
トトランジスタＴＲ１のソースが接続され、さらに、出
力バッファＢ１の入力端が接続される。そして出力バッ
ファＢ１の出力端が、出力部８の出力端子となる。
した信号電荷の平均値に相当する信号電荷を出力するた
めに、感光画素列１に隣接して設けられた、単一の構造
を持つ感光画素である。この平均出力検出部６は、出力
ゲート１４を介して、フローティングディフュージョン
型の電荷検出回路より成る出力部８に接続されている。
出力部８の内部においては、出力ゲート１４に接続され
るフローティングディフュージョン部ＦＤ１に、アノー
ド端が接地されたダイオードのカソード端、及びリセッ
トトランジスタＴＲ１のソースが接続され、さらに、出
力バッファＢ１の入力端が接続される。そして出力バッ
ファＢ１の出力端が、出力部８の出力端子となる。
【００２０】一方、黒基準検出部７は遮光された感光画
素列からなり、出力ゲート１５を介して、フローティン
グディフュージョン型の電荷検出回路より成る出力部１
７に接続されている。出力部１７の内部においては、出
力ゲート１５に接続されるフローティングディフュージ
ョン部ＦＤ２に、アノード端が接地されたダイオードの
カソード端、及びリセットトランジスタＴＲ２のソース
が接続され、さらに出力バッファＢ２の入力端が接続さ
れる。そして出力バッファＢ２の出力端が、出力部１７
の出力端子となる。
素列からなり、出力ゲート１５を介して、フローティン
グディフュージョン型の電荷検出回路より成る出力部１
７に接続されている。出力部１７の内部においては、出
力ゲート１５に接続されるフローティングディフュージ
ョン部ＦＤ２に、アノード端が接地されたダイオードの
カソード端、及びリセットトランジスタＴＲ２のソース
が接続され、さらに出力バッファＢ２の入力端が接続さ
れる。そして出力バッファＢ２の出力端が、出力部１７
の出力端子となる。
【００２１】そして、出力部８の出力端子は、コンパレ
ーターＣ１の−入力端子へ、出力部１７の出力端子は、
コンパレーターＣ１の＋入力端子へ、それぞれ接続さ
れ、コンパレーターＣ１の出力端子は、パルス発生回路
Ｐ１に接続されている。
ーターＣ１の−入力端子へ、出力部１７の出力端子は、
コンパレーターＣ１の＋入力端子へ、それぞれ接続さ
れ、コンパレーターＣ１の出力端子は、パルス発生回路
Ｐ１に接続されている。
【００２２】次に動作を説明する。図２はリセットトラ
ンジスタＴＲ１，ＴＲ２のゲートに、共通に加えられる
リセットパルスφＭＲ出力部１７の出力電圧ＶＤＭＡ，
出力部８の出力電圧ＶＭ，コンパレーターＣ１の出力電
圧ＶＣ，及びパルス発生回路Ｐ１の出力であるトランス
ファーパルスφＴＧのタイミングチャートである。リセ
ットトランジスタＴＲ１のドレインには、一定の電圧Ｖ
ＲＤが、リセットトランジスタＴＲ２のドレインには、
ＶＲＤよりも、ある一定の電圧差Ｖｒｅｆだけ小さな、
一定の電圧ＶＡが、それぞれ加えられている。この一定
の電圧差Ｖｒｅｆで後に説明するトランスファーパルス
φＴＧのタイミングが制御されて固体イメージセンサー
の出力が調整される。一定の電圧ＶＲＤは、例えば＋１
２ボルトとし、一定の電圧差Ｖｒｅｆは、例えば、１ボ
ルトとする。
ンジスタＴＲ１，ＴＲ２のゲートに、共通に加えられる
リセットパルスφＭＲ出力部１７の出力電圧ＶＤＭＡ，
出力部８の出力電圧ＶＭ，コンパレーターＣ１の出力電
圧ＶＣ，及びパルス発生回路Ｐ１の出力であるトランス
ファーパルスφＴＧのタイミングチャートである。リセ
ットトランジスタＴＲ１のドレインには、一定の電圧Ｖ
ＲＤが、リセットトランジスタＴＲ２のドレインには、
ＶＲＤよりも、ある一定の電圧差Ｖｒｅｆだけ小さな、
一定の電圧ＶＡが、それぞれ加えられている。この一定
の電圧差Ｖｒｅｆで後に説明するトランスファーパルス
φＴＧのタイミングが制御されて固体イメージセンサー
の出力が調整される。一定の電圧ＶＲＤは、例えば＋１
２ボルトとし、一定の電圧差Ｖｒｅｆは、例えば、１ボ
ルトとする。
【００２３】時刻ｔ１１において、リセットパルスφＭ
Ｒをハイレベルとすることにより、リセットトランジス
タＴＲ１，ＴＲ２のゲートを、それぞれオンにし、フロ
ーティングディフュージョン部ＦＤ１の電圧を、そのド
レイン電圧と同じ一定の電圧ＶＲＤにセットし、フロー
ティングディフュージョン部ＦＤ２の電圧を、そのドレ
イン電圧と同じ一定の電圧ＶＡにセットする。その後、
時刻ｔ１２においてリセットパルスφＭＲをローレベル
とすると、リセットトランジスタＴＲ１，ＴＲ２はゲー
トがオフになり、フローティングディフュージョン部Ｆ
Ｄ１，ＦＤ２はそれぞれフロート状態となる。
Ｒをハイレベルとすることにより、リセットトランジス
タＴＲ１，ＴＲ２のゲートを、それぞれオンにし、フロ
ーティングディフュージョン部ＦＤ１の電圧を、そのド
レイン電圧と同じ一定の電圧ＶＲＤにセットし、フロー
ティングディフュージョン部ＦＤ２の電圧を、そのドレ
イン電圧と同じ一定の電圧ＶＡにセットする。その後、
時刻ｔ１２においてリセットパルスφＭＲをローレベル
とすると、リセットトランジスタＴＲ１，ＴＲ２はゲー
トがオフになり、フローティングディフュージョン部Ｆ
Ｄ１，ＦＤ２はそれぞれフロート状態となる。
【００２４】これ以後、時間の経過とともに、平均出力
検出部６で発生した信号電荷により、フローティングデ
ィフュージョン部ＦＤ１の電圧は変化し、出力部８の出
力電圧ＶＭは、図５に示すように減少する。一方、フロ
ーティングディフュージョン部ＦＤ２の電圧は、黒基準
検出部７の、平均出力検出部６における暗電流に相当す
る出力によって変化し、出力部１７の出力電圧ＶＤＭＡ
は、出力部８の出力電圧ＶＭにくらべて、ゆるやかな傾
きで減少する。
検出部６で発生した信号電荷により、フローティングデ
ィフュージョン部ＦＤ１の電圧は変化し、出力部８の出
力電圧ＶＭは、図５に示すように減少する。一方、フロ
ーティングディフュージョン部ＦＤ２の電圧は、黒基準
検出部７の、平均出力検出部６における暗電流に相当す
る出力によって変化し、出力部１７の出力電圧ＶＤＭＡ
は、出力部８の出力電圧ＶＭにくらべて、ゆるやかな傾
きで減少する。
【００２５】コンパレータＣ１は、出力部１７の出力電
圧ＶＤＭＡと出力部８の出力電圧ＶＭとを比較し、両者
が一致した時点である、時刻ｔ１３において、出力電圧
ＶＣをハイレベルとし、これに伴って、パルス発生回路
Ｐ１はトランスファーパルスφＴＧを生じ、トランスフ
ァーゲート３に印加する。これによりトランスファーゲ
ート３はオン状態となり、その時点までに蓄積部２に蓄
積された感光画素列１で発生した信号電荷がシフトレジ
スタ４に転送され、さらに出力ゲート１３を介して出力
部５に転送されて、出力端子１２より出力される。
圧ＶＤＭＡと出力部８の出力電圧ＶＭとを比較し、両者
が一致した時点である、時刻ｔ１３において、出力電圧
ＶＣをハイレベルとし、これに伴って、パルス発生回路
Ｐ１はトランスファーパルスφＴＧを生じ、トランスフ
ァーゲート３に印加する。これによりトランスファーゲ
ート３はオン状態となり、その時点までに蓄積部２に蓄
積された感光画素列１で発生した信号電荷がシフトレジ
スタ４に転送され、さらに出力ゲート１３を介して出力
部５に転送されて、出力端子１２より出力される。
【００２６】のように、本実施例においては、出力部１
７内のリセットトランジスタＴＲ２のドレインに加える
電圧を、出力部８内のリセットトランジスタＴＲ２のド
レインに加える電圧よりも、ある一定の電圧だけ、小さ
なものとすることによって、ＡＧＣ機能を実現してい
る。
７内のリセットトランジスタＴＲ２のドレインに加える
電圧を、出力部８内のリセットトランジスタＴＲ２のド
レインに加える電圧よりも、ある一定の電圧だけ、小さ
なものとすることによって、ＡＧＣ機能を実現してい
る。
【００２７】また、本実施例において、一定の電圧差Ｖ
ｒｅｆが、外部入力電圧として入力され、これを用い
て、リセットトランジスタＴＲ２のドレインに印加する
為の一定の電圧ＶＡを、リセットトランジスタＴＲ１の
ドレインに加えられる一定の電圧ＶＲＤよりも、一定の
電圧差Ｖｒｅｆだけ小さな値の電圧として、発生させる
場合は、例えば、図３（ａ）に示す回路を用いることも
できる。
ｒｅｆが、外部入力電圧として入力され、これを用い
て、リセットトランジスタＴＲ２のドレインに印加する
為の一定の電圧ＶＡを、リセットトランジスタＴＲ１の
ドレインに加えられる一定の電圧ＶＲＤよりも、一定の
電圧差Ｖｒｅｆだけ小さな値の電圧として、発生させる
場合は、例えば、図３（ａ）に示す回路を用いることも
できる。
【００２８】図３（ａ）において、容量Ｃａを持つコン
デンサーＣ０１の一端は、スイッチＳ１によって、二つ
の入力端子のいずれか一方に接続され、これら二つの入
力端子には、それぞれ一定の電圧Ｖｒｅｆ及びＶＲＤが
印加されている。コンデンサーＣ０１の他端は、スイッ
チＳ２の一端及びスイッチＳ３の一端に接続され、スイ
ッチＳ２の他端は、接地されている。スイッチＳ３の他
端は、出力端子及び、容量Ｃｂを持つコンデンサーＣ０
２の一端に接続され、コンデンサーＣ０２の他端は接地
されている。
デンサーＣ０１の一端は、スイッチＳ１によって、二つ
の入力端子のいずれか一方に接続され、これら二つの入
力端子には、それぞれ一定の電圧Ｖｒｅｆ及びＶＲＤが
印加されている。コンデンサーＣ０１の他端は、スイッ
チＳ２の一端及びスイッチＳ３の一端に接続され、スイ
ッチＳ２の他端は、接地されている。スイッチＳ３の他
端は、出力端子及び、容量Ｃｂを持つコンデンサーＣ０
２の一端に接続され、コンデンサーＣ０２の他端は接地
されている。
【００２９】まず、コンデンサーＣ０２に電荷が蓄積さ
れていない状態で、スイッチ３を開き、スイッチＳ２を
閉じ、スイッチＳ１を、一定の電圧Ｖｒｅｆが印加され
ている入力端子に接続する。次に、コンデンサーＣ０１
が充電された後、スイッチＳ２を開き、スイッチＳ３を
閉じ、スイッチＳ１を一定の電圧ＶＲＤが印加されてい
る入力端子に接続する。このとき、出力端子の出力電圧
は、Ｃａ（ＶＲＤ−Ｖｒｅｆ）／（Ｃａ＋Ｃｂ）とな
る。あらかじめコンデンサーＣ０１，Ｃ０２として、そ
れぞれの容量Ｃａ，ＣｂがＣｂ＜＜Ｃａなる関係を満た
すようなものを用いれば、この出力電圧はＶＲＤ−Ｖｒ
ｅｆとなり、この出力電圧を、実施例における一定の電
圧ＶＡとして用いることができる。
れていない状態で、スイッチ３を開き、スイッチＳ２を
閉じ、スイッチＳ１を、一定の電圧Ｖｒｅｆが印加され
ている入力端子に接続する。次に、コンデンサーＣ０１
が充電された後、スイッチＳ２を開き、スイッチＳ３を
閉じ、スイッチＳ１を一定の電圧ＶＲＤが印加されてい
る入力端子に接続する。このとき、出力端子の出力電圧
は、Ｃａ（ＶＲＤ−Ｖｒｅｆ）／（Ｃａ＋Ｃｂ）とな
る。あらかじめコンデンサーＣ０１，Ｃ０２として、そ
れぞれの容量Ｃａ，ＣｂがＣｂ＜＜Ｃａなる関係を満た
すようなものを用いれば、この出力電圧はＶＲＤ−Ｖｒ
ｅｆとなり、この出力電圧を、実施例における一定の電
圧ＶＡとして用いることができる。
【００３０】また、逆の場合として、一定の電圧差Ｖｒ
ｅｆが、外部入力電圧として入力されるとき、リセット
トランジスタＴＲ１のドレインに印加する為の一定の電
圧ＶＲＤを、リセットトランジスタＴＲ２のドレインに
加えられる一定の電圧ＶＡよりも、一定の電圧差Ｖｒｅ
ｆだけ大きな値の電圧として発生させるためには、例え
ば、図３（ｂ）に示す回路を用いることができる。
ｅｆが、外部入力電圧として入力されるとき、リセット
トランジスタＴＲ１のドレインに印加する為の一定の電
圧ＶＲＤを、リセットトランジスタＴＲ２のドレインに
加えられる一定の電圧ＶＡよりも、一定の電圧差Ｖｒｅ
ｆだけ大きな値の電圧として発生させるためには、例え
ば、図３（ｂ）に示す回路を用いることができる。
【００３１】図３（ｂ）において、容量Ｃｃを持つコン
デンサーＣ０３の一端はスイッチＳ５によって二つの端
子のいずれかに接続され、これら二つの端子の一方は接
地され、他方には、一定の電圧ＶＡが加えられている。
コンデンサーＣ０３の他端はスイッチＳ４の一端及びス
イッチＳ６の一端に接続されており、スイッチＳ４の他
端には、一定の入力電圧Ｖｒｅｆが加えられ、スイッチ
Ｓ６の他端には、出力端子及び容量Ｃｄを持つコンデン
サーＣ０４が接続され、コンデンサーＣ０４の他端は接
地されている。
デンサーＣ０３の一端はスイッチＳ５によって二つの端
子のいずれかに接続され、これら二つの端子の一方は接
地され、他方には、一定の電圧ＶＡが加えられている。
コンデンサーＣ０３の他端はスイッチＳ４の一端及びス
イッチＳ６の一端に接続されており、スイッチＳ４の他
端には、一定の入力電圧Ｖｒｅｆが加えられ、スイッチ
Ｓ６の他端には、出力端子及び容量Ｃｄを持つコンデン
サーＣ０４が接続され、コンデンサーＣ０４の他端は接
地されている。
【００３２】この回路において、まず、コンデンサーＣ
０４が電荷を蓄積していない状態で、スイッチＳ６を開
き、スイッチＳ５を接地されている端子に接続し、スイ
ッチＳ４を閉じる。そしてコンデンサーＣ０３が充電さ
れてから、スイッチＳ４を開き、スイッチＳ５を、一定
の電圧ＶＡが加えられている端子に切り替え、スイッチ
Ｓ６を閉じる。このとき、出力端子の出力電圧は、Ｃｃ
（ＶＡ＋Ｖｒｅｆ）／（Ｃｃ＋Ｃｄ）となり、あらかじ
めＣｄ＜＜Ｃｃなる関係の成立するコンデンサーＣθ
２，Ｃθ３を用いておけば、この出力電圧はＶＡ＋Ｖｒ
ｅｆとなり、これを一定の電圧ＶＲＤとして用いること
ができる。
０４が電荷を蓄積していない状態で、スイッチＳ６を開
き、スイッチＳ５を接地されている端子に接続し、スイ
ッチＳ４を閉じる。そしてコンデンサーＣ０３が充電さ
れてから、スイッチＳ４を開き、スイッチＳ５を、一定
の電圧ＶＡが加えられている端子に切り替え、スイッチ
Ｓ６を閉じる。このとき、出力端子の出力電圧は、Ｃｃ
（ＶＡ＋Ｖｒｅｆ）／（Ｃｃ＋Ｃｄ）となり、あらかじ
めＣｄ＜＜Ｃｃなる関係の成立するコンデンサーＣθ
２，Ｃθ３を用いておけば、この出力電圧はＶＡ＋Ｖｒ
ｅｆとなり、これを一定の電圧ＶＲＤとして用いること
ができる。
【００３３】これらの場合において、例えば図３
（ａ），（ｂ）に示した回路はいずれも容量の小さなコ
ンデンサーとスイッチのみで構成され、固体イメージセ
ンサと同一のチップ上に、容易に集積させることができ
る。特に集積回路上ではコンデンサの容量比は比較的正
確に実現できるので、集積回路化に適した回路である。
（ａ），（ｂ）に示した回路はいずれも容量の小さなコ
ンデンサーとスイッチのみで構成され、固体イメージセ
ンサと同一のチップ上に、容易に集積させることができ
る。特に集積回路上ではコンデンサの容量比は比較的正
確に実現できるので、集積回路化に適した回路である。
【００３４】
【発明の効果】以上説明したように、本発明の固体イメ
ージセンサは、黒基準検出部の出力回路のリセットドレ
イン電圧を平均出力検出部の出力回路のリセットドレイ
ン電圧に対して一定の電圧差だけ、低く設定することに
より、ＡＧＣ機能の動作を可能としており、従来例で必
要であった高精度のオペアンプ及び高精度の抵抗を必要
としない。このため、構成が従来よりも簡単なものにな
り、高精度な固体イメージセンサの全体を、一つの半導
体基板上に形成することが可能となる。
ージセンサは、黒基準検出部の出力回路のリセットドレ
イン電圧を平均出力検出部の出力回路のリセットドレイ
ン電圧に対して一定の電圧差だけ、低く設定することに
より、ＡＧＣ機能の動作を可能としており、従来例で必
要であった高精度のオペアンプ及び高精度の抵抗を必要
としない。このため、構成が従来よりも簡単なものにな
り、高精度な固体イメージセンサの全体を、一つの半導
体基板上に形成することが可能となる。
【図１】本発明のＡＧＣ機能の一実施例の構成を示すブ
ロック図。
ロック図。
【図２】本発明のＡＧＣ機能を説明するタイミングチャ
ート。
ート。
【図３】（ａ），（ｂ）はリセット用ドレイン電圧発生
回路の各例を示す回路図。
回路の各例を示す回路図。
【図４】従来のＡＧＣ機能つき固体イメージセンサの構
成を示すブロック図。
成を示すブロック図。
【図５】従来のＡＧＣ機能を説明するタイミングチャー
ト。
ト。
【図６】従来のＡＧＣ機能で必要とされたレベルシフト
回路の例を示す回路図。
回路の例を示す回路図。
１ 感光画素列 ２ 蓄積部 ３ トランスファーゲート ４ ＣＣＤシフトレジスタ ５，８，９，１７ 出力部 ６ 平均出力検出部 ７ 黒基準検出部 １０ レベルシフト回路 １１ ＡＧＣ部 １２ 出力端子 １３，１４，１５ 出力ゲート １６ 半導体基板 ＴＲ１，ＴＲ２ リセットトランジスタ ＦＤ１，ＦＤ２ フローティングディフュージョン部 Ｂ１，Ｂ２ 出力バッファ Ｃ１ コンパレーター Ｐ１ パルス発生回路 Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６ スイッチ Ｃ０１，Ｃ０２，Ｃ０３，Ｃ０４ コンデンサー
Claims (4)
- 【請求項１】 感光画素列と、シフトレジスタと、前記
感光画素列に生成する信号電荷をトランスファーパルス
に応じて前記シフトレジスタに移送するトランスファー
ゲートと、前記感光画素列に隣接して設けられ、前記感
光画素列で発生した信号電荷の平均値を出力する平均出
力検出部と、その平均出力検出部で発生する暗電流によ
る信号電荷と同等の電荷を出力する黒基準検出部と、前
記二つの検出部にそれぞれ接続して設けられたフローテ
ィングディフュージョン型の電荷検出回路と、前記電荷
検出回路の出力を比較して前記トランスファーパルスを
発生するトランスファーパルス発生回路とを有し、前記
平均出力検出部に接続された電荷検出回路のリセット用
ドレイン電圧と、前記黒基準検出部に接続された電荷検
出回路のリセット用ドレイン電圧との間に、一定の電圧
差が設けられていることを特徴とする固体イメージセン
サ。 - 【請求項２】 前記トランスファーパルス発生回路は前
記トランスファーパルスの発生するタイミングを前記一
定の電圧差に応じて変化するように構成されていること
を特徴とする請求項１記載の固体イメージセンサ。 - 【請求項３】 外部入力電圧である、前記一定の電圧差
と、前記リセット用ドレイン電圧の一方とから、前記リ
セット用ドレイン電圧の他方を発生する手段を有するこ
とを特徴とする請求項２記載の固体イメージセンサ。 - 【請求項４】 前記一定の電圧差と、前記リセット用ド
レイン電圧の一方とから、前記リセット用ドレイン電圧
の他方を発生する手段は、一のコンデンサーに前記一定
の電圧差を保持させた後、前記一のコンデンサーの一端
に前記リセット用ドレイン電圧の一方を印加すると供
に、前記一のコンデンサーの他端を他のコンデンサーの
一端に接続し、他のコンデンサーの他端を接地して、前
記−のコンデンサーの他端を、出力とするものであるこ
とを特徴とする請求項３記載の固体イメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4037451A JP2762821B2 (ja) | 1992-02-25 | 1992-02-25 | 固体イメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4037451A JP2762821B2 (ja) | 1992-02-25 | 1992-02-25 | 固体イメージセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05252449A JPH05252449A (ja) | 1993-09-28 |
| JP2762821B2 true JP2762821B2 (ja) | 1998-06-04 |
Family
ID=12497874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4037451A Expired - Fee Related JP2762821B2 (ja) | 1992-02-25 | 1992-02-25 | 固体イメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2762821B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100603592B1 (ko) | 2001-11-26 | 2006-07-24 | 학교법인 고황재단 | 영상 화질 향상 인자를 이용한 지능형 파문 스캔 장치 및 그 방법과 그를 이용한 영상 코딩/디코딩 장치 및 그 방법 |
| JP2009225106A (ja) * | 2008-03-17 | 2009-10-01 | Sony Corp | モニタセンサ及びそれを備えた焦点検出装置並びに撮像装置 |
-
1992
- 1992-02-25 JP JP4037451A patent/JP2762821B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05252449A (ja) | 1993-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6606123B2 (en) | Photosensitive device | |
| US4293877A (en) | Photo-sensor device and image scanning system employing the same | |
| US7514716B2 (en) | In-pixel analog memory with non-destructive read sense circuit for high dynamic range global shutter pixel operation | |
| US7952629B2 (en) | Image sensor | |
| US5488415A (en) | Solid-state image pickup device having a photoelectric conversion detection cell with high sensitivity | |
| JP4846159B2 (ja) | 自動露出検出をする高感度貯蔵画素センサー | |
| US6642501B2 (en) | Photo-detecting apparatus | |
| CN110875004B (zh) | 像素电路 | |
| JPH11275471A (ja) | アクティブ画素センサの読み出しチャネル | |
| JP2000162041A (ja) | 光検出装置 | |
| US6958775B1 (en) | Photo-sensor circuit with shutter function and operating method | |
| JP4654046B2 (ja) | Ｃｍｏｓイメージセンサのクランプ回路 | |
| US8948584B2 (en) | Photoelectric conversion device and camera system | |
| CN113728620A (zh) | 差量视觉传感器 | |
| CN114125208B (zh) | 图像传感装置与设置于像素单元内的处理电路 | |
| US6043479A (en) | MOS active pixel sensor unit with a shutter | |
| US8570411B2 (en) | Solid state image pickup device and driving method therefore selecting a first signal or a sequentally output second signal for each pixel | |
| JP2762821B2 (ja) | 固体イメージセンサ | |
| JP3542154B2 (ja) | 固体撮像素子 | |
| CN113228623A (zh) | 超高动态范围cmos传感器 | |
| EP0311529B1 (en) | Image sensor having charge storage regions | |
| JP2563370B2 (ja) | 焦点検出用光電変換装置 | |
| US11265506B1 (en) | Image sensor apparatus and processing circuit capable of preventing sampled reset/exposure charges from light illumination as well as achieving lower circuit costs | |
| JP3011207B1 (ja) | イメージセンサ | |
| CN112188129B (zh) | 像素电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980224 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080327 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |