CN110875004B - 像素电路 - Google Patents

像素电路 Download PDF

Info

Publication number
CN110875004B
CN110875004B CN201910059340.4A CN201910059340A CN110875004B CN 110875004 B CN110875004 B CN 110875004B CN 201910059340 A CN201910059340 A CN 201910059340A CN 110875004 B CN110875004 B CN 110875004B
Authority
CN
China
Prior art keywords
transistor
coupled
circuit
floating diffusion
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910059340.4A
Other languages
English (en)
Other versions
CN110875004A (zh
Inventor
欧翰硕
张宇轩
金起弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Imaging Ltd
Original Assignee
Himax Imaging Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Imaging Ltd filed Critical Himax Imaging Ltd
Publication of CN110875004A publication Critical patent/CN110875004A/zh
Application granted granted Critical
Publication of CN110875004B publication Critical patent/CN110875004B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种像素电路，其包含一前端电路、一信号存储电路以及一输出电路。该信号存储电路耦接至该前端电路，且该输出电路耦接至该信号存储电路。该前端电路用来产生像素信号。该信号存储电路用来存储该前端电路所产生的该光电二极管信号以及该参考信号，其中当该像素电路被选择进行读出运作时，存储在该信号存储电路的该光电二极管信号以及该参考信号依据施加在该信号存储电路的控制电压的电压增量，从原始电压电平被抬升至高于这些原始电压电平的其它电压电平，而该输出电路分别依据这些其它电压电平在一输出端子上产生输出信号。

Description

像素电路
技术领域
本发明涉及电子电路，尤其涉及一种像素电路。
背景技术
在相关技术中，像素电路的架构诸如全域式快门像素电路的架构，会利用一或多个源极跟随器(source follower)电路来对像素电路进行缓冲。然而，可用的输出电压范围却可能因为一源极跟随器中的一输入晶体管的一栅极端子与一源极端子之间的电压差而减少。因此，需要一种新颖的架构，以补偿上述的可用的输出电压范围。
发明内容
本发明的一目的在于提供一种像素电路，以在没有副作用或较不会产生副作用的情况下解决相关技术的问题。
本发明至少一实施例提供一种像素电路，其中该像素电路可包含一前端电路、一信号存储电路以及一输出电路。该信号存储电路耦接至该前端电路，且该输出电路耦接至该信号存储电路。该前端电路用来产生像素信号，其中这些像素信号包含一光电二极管信号以及一参考信号。该信号存储电路用来存储该前端电路所产生的该光电二极管信号以及该参考信号，其中当该像素电路被选择进行一读出运作时，存储在该信号存储电路的该光电二极管信号以及该参考信号依据施加在该信号存储电路的一控制电压的一电压增量，从原始电压电平被抬升至高于这些原始电压电平的其它电压电平。另外，当该像素电路被选择进行该读出运作时，该输出电路分别依据这些其它电压电平在一输出端子上产生输出信号。
本发明至少一实施例提供一种像素电路，其中该像素电路包含一前端电路、一信号存储电路以及一输出电路，且该前端电路、该信号存储电路以及该输出电路均耦接至一共同浮动扩散节点。该前端电路用来产生像素信号，其中这些像素信号包含一光电二极管信号以及一参考信号。该信号存储电路用来存储该前端电路所产生的该光电二极管信号以及该参考信号，其中当该像素电路被选择进行一读出运作时，存储在该信号存储电路的该光电二极管信号以及该参考信号依据施加在该信号存储电路的一控制电压的一电压增量，从原始电压电平被抬升至高于这些原始电压电平的其它电压电平。另外，当该像素电路被选择进行该读出运作时，该输出电路分别依据该共同浮动扩散节点的电压电平在一输出端子上产生输出信号。
本发明的像素电路能在该像素电路被读出时，将存储在该信号存储电路中的这些像素信号的电压电平抬升，因此，源极跟随器所导致的被减少的输出电压范围能得以补偿。
附图说明
图1为依据本发明一实施例的一像素电路的示意图。
图2为依据本发明一实施例的图1所示的控制信号以及控制电压的时序图。
图3为依据本发明一实施例的一像素电路的示意图。
图4为依据本发明一实施例的一像素电路的示意图。
图5为依据本发明一实施例的图3与图4的任何一个(或每一个)所示的控制信号以及控制电压的时序图。
图6为依据本发明一实施例的一共用像素电路的示意图。
图7为依据本发明一实施例的一共用像素电路的示意图。
【符号说明】
10、30、40 像素电路
60、70 共用像素电路
120、320、420 前端电路
140、340 信号存储电路
160 输出电路
PD、PD_1、PD_2 光电二极管
M1、M2、M3、M4、
M15、M16、M7、M8、
M35、M36、M9、
M1_1、M1_2 晶体管
C11、C12、C31、C32 电容器
FD0、FD11、FD12、
FDC、FD31、FD32、
FD60、FD6C、FD70、FD7C 浮动扩散节点
GTX、GRST、RST、
TX、SEL、GR、
TX_1、GTX_1、GRST_1、
TX_2、GTX_2、GRST_2 控制信号
VO1、VO2 输出端子
VREF 参考电压
VCTRL、VP 控制电压
VGS4 电压电平
ΔV 电压增量
210、220、230、240、250、260、
510、520、530、540、
545、550、560 阶段
具体实施方式
图1为依据本发明一实施例的像素电路10的示意图，其中像素电路10可应用于一全域式快门图像传感器中之一像素单元，诸如该全域式快门图像传感器中的多个像素单元中的一个，但本发明不限于此。如图1所示，像素电路10可包含一前端电路120、一信号存储电路140以及一输出电路160。信号存储电路140耦接至前端电路120，且输出电路160耦接至信号存储电路140。前端电路120可产生像素信号，其中这些像素信号可包含一光电二极管信号以及一参考信号。信号存储电路140可存储前端电路120所产生的该光电二极管信号以及该参考信号。输出电路160可依据输出电路160的一输入端子上的电压电平，以在输出电路160的一输出端子上产生输出信号。
依据本实施例，前端电路120可包含一光电二极管PD以及多个晶体管诸如晶体管M1、M2、M3及M4。光电二极管PD可因应入射光来累积电荷，以产生该光电二极管信号。晶体管M1耦接在光电二极管PD与浮动扩散节点FD0之间，其中晶体管M1的栅极端子耦接至一控制信号TX。晶体管M2耦接在一第一参考电压(诸如一参考电压VREF)与浮动扩散节点FD0之间，其中晶体管M2的栅极端子耦接至一控制信号RST。晶体管M3的栅极端子、漏极端子以及源极端子分别耦接至浮动扩散节点FD0、参考电压VREF以及输出端子VO1，其中输出端子VO1耦接至信号存储电路140。晶体管M4耦接在M3的源极端子(即输出端子VO1)与一第二参考电压(诸如一接地电压)之间，其中晶体管M4的栅极端子耦接至一控制电压VP。
依据本实施例，信号存储电路140可包含多个晶体管(诸如晶体管M15及M16)以及多个电容器(诸如电容器C11及C12)。晶体管M15耦接在前端电路120(尤指输出端子VO1)与浮动扩散节点FD11之间，其中晶体管M15的栅极端子耦接至一控制信号GTX。晶体管M16耦接在浮动扩散节点FD11与浮动扩散节点FD12之间，其中晶体管M16的栅极端子耦接至一控制信号GRST。电容器C11耦接在浮动扩散节点FD11与控制电压VCTRL之间，而电容器C12耦接在浮动扩散节点FD12与控制电压VCTRL之间。在本实施例中，浮动扩散节点FD11与浮动扩散节点FD12可分别存储该光电二极管信号以及该参考信号。
依据本实施例，输出电路160可包含多个晶体管诸如晶体管M7及M8。晶体管M7的栅极端子以及漏极端子分别耦接至信号存储电路140(尤指浮动扩散节点FD12)以及参考电压VREF。晶体管M8耦接在晶体管M7的源极端子与输出电路160的输出端子(诸如输出端子VO2)之间，其中晶体管M8的栅极端子耦接至一控制信号SEL。需注意的是，一晶体管(未显示)可耦接在输出端子VO2与该接地电压之间，以提供输出电路一偏压电流，但本发明不限于此。
图2为依据本发明一实施例的图1所示的控制信号GTX、GRST、RST、TX及SEL以及控制电压VP及VCTRL的时序图。图2所示的时序图只是为了说明的目的，并非对本发明的限制。需注意的是，控制信号GTX、GRST、RST、TX及SEL中的一特定控制信号的一低(逻辑低)状态可表示一低电压电平(例如该接地电压的电压电平)，且此特定控制信号的一高(逻辑高)状态可表示一高电压电平(例如参考电压VREF的电压电平)；此外，控制电压VP及VCTRL中的一特定控制电压的一低状态可表示该低电压电平(例如该接地电压的电压电平)，且此特定控制电压的一高状态可表示一特定电压电平，但本发明不限于此。
请连同图1参考图2。在阶段210的期间，当控制信号RST及TX为高且控制信号GTX及GRST为低，光电二极管PD(即光电二极管PD与晶体管M1之间的节点)以及浮动扩散节点FD0可被同时重设至一参考电压电平，且当控制信号RST及TX转为低，光电二极管PD可开始因应入射光(例如照相时的曝光)来累积电荷，以在光电二极管PD与晶体管M1之间的节点上产生该光电二极管信号(例如图像数据)。在阶段220及230的期间，由于控制电压VP从一接地电压电平被上拉至一电压电平VGS4，晶体管M3及M4可充当前端电路120中的一源极跟随器。在阶段220的期间，当控制信号GTX、GRST及RST为高且控制信号TX为低，该参考信号可通过晶体管M2以及该源极跟随器被传送至输出端子VO1，以重设浮动扩散节点FD11及FD12的电压电平，且当控制信号GRST转为低，该参考信号可被存储在浮动扩散节点FD12中。在阶段230的期间，当控制信号GTX及TX为高且控制信号GRST及RST为低，该光电二极管信号可通过晶体管M1、该源极跟随器以及晶体管M15被传送至输出端子VO1以及浮动扩散节点FD11，且当控制信号GTX转为低，该光电二极管信号可被存储在浮动扩散节点FD11中。在阶段240的期间，像素电路10在等待被选择以进行该读出运作。在阶段250的期间，输出电路160可依据浮动扩散节点FD12的一第一电压电平(其可代表该参考信号)，在输出端子VO2上产生一参考输出信号。在阶段260的期间，当控制信号GRST为高且控制信号GTX为低，存储在浮动扩散节点FD11上的该光电二极管信号可被传送至浮动扩散节点FD12，输出电路160即可依据浮动扩散节点FD12的一第二电压电平(其可代表该光电二极管信号)，在输出端子VO2上产生一光电二极管输出信号。
需注意的是，存储在信号存储电路140(即浮动扩散节点FD11即FD12)中的该光电二极管信号以及该参考信号依据施加在信号存储电路140的控制电压VCTRL的一电压增量ΔV，从原始电压电平被抬升至高于这些原始电压电平的其它电压电平。若不进行此操作，可用的输出电压范围可能因为M3及M7造成的电压降而减少。尤其是，电压增量ΔV应大于晶体管M7(或M3)的临界电压(即一关闭电压)，以确保晶体管M7能被开启。例如，电压增量ΔV可等于晶体管M3的栅极端子与源极端子之间的电压差，以补偿晶体管M3所造成的电压降。又例如，电压增量ΔV可等于晶体管M7的栅极端子与源极端子之间的电压差，以补偿晶体管M7所造成的电压降。
图3为依据本发明一实施例的像素电路30的示意图，其中像素电路30可应用于一全域式快门图像传感器中的一像素单元，但本发明不限于此。如图3所示，像素电路30可包含一前端电路320、一信号存储电路340以及输出电路160，其中前端电路320、信号存储电路340以及输出电路160均耦接至一共同浮动扩散节点诸如浮动扩散节点FDC。前端电路320可产生像素信号，其中这些像素信号可包含一光电二极管信号以及一参考信号。信号存储电路340可存储前端电路320所产生的该光电二极管信号以及该参考信号。为简明起见，输出电路160的重复细节在此不赘述。
依据本实施例，前端电路320的架构与图1所示之前端电路120类似。尤其是，前端电路320与前端电路120之间的主要差异在于，前端电路320中的晶体管M2耦接在一控制信号GR与浮动扩散节点FD0之间，而不是耦接在参考电压VREF与浮动扩散节点FD0之间。此外，输出端子VO1耦接至浮动扩散节点FDC。
依据本实施例，信号存储电路340可包含多个晶体管(诸如晶体管M35及M36)以及多个电容器(诸如电容器C31及C32)。晶体管M35耦接在浮动扩散节点FDC与浮动扩散节点FD31之间，其中晶体管M35的栅极端子耦接至控制信号GTX。晶体管M36耦接在浮动扩散节点FDC与浮动扩散节点FD32之间，其中晶体管M36的栅极端子耦接至控制信号GRST。电容器C31耦接在浮动扩散节点FD31与控制电压VCTRL之间，而电容器C32耦接在浮动扩散节点FD32与控制电压VCTRL之间。在本实施例中，浮动扩散节点FD31及FD32中的一个可存储该光电二极管信号，而浮动扩散节点FD31及FD32中的另一个可存储该参考信号，但本发明不限于此。例如，浮动扩散节点FD31及FD32可分别存储该参考信号以及该光电二极管信号。又例如，浮动扩散节点FD31及FD32可分别存储该光电二极管信号以及该参考信号。
图4为依据本发明一实施例的像素电路40的示意图，其中像素电路40可应用于一全域式快门图像传感器中的一像素单元，但本发明不限于此。像素电路40与图3所示的像素电路30类似，其主要差异在于其内的前端电路的架构的改变，例如，图3所示之前端电路320在本实施例中可由前端电路420取代。
依据本实施例，前端电路420的架构与图3所示之前端电路320类似。尤其是，前端电路420与前端电路320之间的其中一个差异在于，前端电路420中的晶体管M2耦接在参考电压VREF与浮动扩散节点FD0之间，而不是耦接在控制信号GR与浮动扩散节点FD0之间。前端电路420与前端电路320之间的另一个差异在于，一额外的晶体管诸如晶体管M9耦接在晶体管M3的源极端子与输出端子VO1之间，且晶体管M9的栅极端子耦接至控制信号GR。
图5为依据本发明一实施例的图3与图4的任何一个(或每一个)所示的控制信号GTX、GRST、RST、TX、GR及SEL以及控制电压VP及VCTRL的时序图。图5所示的时序图只是为了说明的目的，并非对本发明的限制。需注意的是，控制信号GTX、GRST、RST、TX、GR及SEL中的一特定控制信号的一低(逻辑低)状态可表示一低电压电平(例如该接地电压的电压电平)，且此特定控制信号的一高(逻辑高)状态可表示一高电压电平(例如参考电压VREF的电压电平)；此外，控制电压VP及VCTRL中的一特定控制电压的一低状态可表示该低电压电平(例如该接地电压的电压电平)，且此特定控制电压的一高状态可表示一特定电压电平，但本发明不限于此。
请连同图3参考图5。由于阶段510的操作与图2所示的阶段210类似，相关细节在此不赘述。在阶段520及530的期间，由于控制电压VP从该接地电压电平被上拉至电压电平VGS4，晶体管M3及M4可充当前端电路320中的一源极跟随器。在阶段520的期间，当控制信号GTX、GRST及RST为高且控制信号TX为低，该参考信号可通过晶体管M2以及该源极跟随器被传送至输出端子VO1，以重设浮动扩散节点FDC、FD31及FD32的电压电平，且当控制信号GRST转为低，该参考信号可被存储在浮动扩散节点FD32中。在阶段530的期间，当控制信号GTX及TX为高且控制信号GRST及RST为低，该光电二极管信号可通过晶体管M1、该源极跟随器以及晶体管M35被传送至输出端子VO1以及浮动扩散节点FD31，且当控制信号GTX转为低，该光电二极管信号可被存储在浮动扩散节点FD31中。在阶段540的期间，像素电路30在等待被选择以进行该读出运作。在阶段545、550及560的期间，控制信号SEL转为高，其表示像素电路30被选择进行该读出运作。
在阶段545的期间，当控制信号RST为高且控制信号GTX、GRST及TX为低，由于控制电压VP被从该接地电压电平上拉至电压电平VS4，浮动扩散节点FDC可被重设至该参考电压电平，且当控制信号GR以及控制电压VP被下拉至该接地电压电平，该源极跟随器会被禁用(disable)。在阶段550的期间，当控制信号GRST为高且控制信号GTX为低，存储在浮动扩散节点FD32上的该参考信号可被传送至浮动扩散节点FDC，而输出电路160可依据浮动扩散节点FDC的一第一电压电平(其可代表该参考信号)，在输出端子VO2上产生一参考输出信号。在阶段560的期间，当控制信号GTX为高且控制信号GRST为低，存储在浮动扩散节点FD31上的该光电二极管信号可被传送至浮动扩散节点FDC，而输出电路160可依据浮动扩散节点FDC上的一第二电压电平(其可代表该光电二极管信号)，在输出端子VO2上产生一光电二极管输出信号。
与图1以及图2所示的实施例类似，存储在该信号存储电路340(即浮动扩散节点FD31及FD32)的该光电二极管信号以及该参考信号依据施加在信号存储电路340的控制电压VCTRL的电压增量ΔV，从原始电压电平被抬升至高于这些原始电压电平的其它电压电平。尤其是，电压增量ΔV应大于晶体管M7(或M3)的临界电压，以确保晶体管M7能被开启。此操作的优点与前述实施例类似，相关细节在此不赘述。
请连同图4参考图5。像素电路40在架构上与操作上与像素电路30类似。相较于像素电路30，像素电路40可还包含晶体管M9，以用来决定是否致能包含有M3、M4、M9的源极跟随器。依据前述实施例，本领域技术人员应可了解像素电路40在本实施例中的操作细节，相关内容在此不赘述。
在某些实施例中，图3所示的浮动扩散节点FD0、晶体管M2、M3及M4、浮动扩散节点FDC以及输出电路160可与一或多个邻近像素电路(诸如对应于该多个像素单元中的一或多个邻近像素单元者)共用。图6为依据本发明一实施例的一共用像素电路60的示意图。在本实施例中，共用像素电路60可包含两个像素电路，其中这两个像素电路中的一个可包含一光电二极管PD_1、一晶体管M1_1、晶体管M2、M3及M4、一信号存储电路340_1(其与信号存储电路340类似)以及输出电路160，且这两个像素电路中的另一个可包含一光电二极管PD_2、一晶体管M1_2、晶体管M2、M3及M4、一信号存储电路340_2(其与信号存储电路340类似)以及输出电路160。共用像素电路60中的这两个像素电路均可作为图3所示的像素电路30的例子，即这两个像素电路可共用一浮动扩散节点FD60、晶体管M2、M3及M4、一浮动扩散节点FD6C以及输出电路160。在其它实施例中，共用像素电路60可包含三个以上的像素电路，其任两者彼此互相类似，其中这三个以上的像素电路可共用浮动扩散节点FD60、晶体管M2、M3及M4、浮动扩散节点FD6C以及输出电路160，但本发明不限于此。在阅读前述实施例后，本领域技术人员应了解共用像素电路60的控制信号TX_1、TX_2、GTX_1、GTX_2、GRST_1、GRST_2、RST、GR及SEL以及控制电压VCTRL及VP的相关操作。为简明起见，这些实施例的相关细节在此不赘述。
在某些实施例中，图4所示的浮动扩散节点FD0、晶体管M2、M3、M4及M9、浮动扩散节点FDC以及输出电路160可与一或多个邻近像素电路(诸如对应于该多个像素单元中的一或多个邻近像素单元者)共用。图7为依据本发明一实施例的一共用像素电路70的示意图。在本实施例中，共用像素电路60可包含两个像素电路，其中这两个像素电路中的一个可包含光电二极管PD_1、晶体管M1_1、晶体管M2、M3、M4及M9、信号存储电路340_1以及输出电路160，且这两个像素电路中的另一个可包含光电二极管PD_2、晶体管M1_2、晶体管M2、M3、M4及M9、信号存储电路340_2以及输出电路160。共用像素电路70中的这两个像素电路均可作为图4所示的像素电路40的例子，即这两个像素电路可共用一浮动扩散节点FD70、晶体管M2、M3、M4及M9、一浮动扩散节点FD7C以及输出电路160。在其它实施例中，共用像素电路70可包含三个以上的像素电路，其任两者彼此互相类似，其中这三个以上的像素电路可共用浮动扩散节点FD70、晶体管M2、M3、M4及M9、浮动扩散节点FD7C以及输出电路160，但本发明不限于此。在阅读前述实施例后，本领域技术人员应了解共用像素电路70的控制信号TX_1、TX_2、GTX_1、GTX_2、GRST_1、GRST_2、RST、GR及SEL以及控制电压VCTRL及VP的相关操作。为简明起见，这些实施例的相关细节在此不赘述。
在某些实施例中，一额外的重设电路(例如一晶体管)可耦接至一像素电路中的一光电二极管(例如光电二极管PD、PD_1或PD_2)，以重设该光电二极管，但本发明不限于此。
依据某些实施例，一或多个额外元件(诸如一晶体管)可耦接在图1、3～4、6～7中的任何一个所示的架构的输出端子VO2与该接地电压之间，以提供输出电路160一偏压电流，但本发明不限于此。
总结来说，本发明提供一种新颖的像素电路架构，其可应用于一全域式快门图像传感器。本发明的像素电路的主要优点在于，其内的缓冲级电路(诸如源极跟随器及输出电路等)所造成的压降能通过将一电压电平增量施加在被读出的像素信号来进行补偿。如此一来，本发明能在没有副作用或较不会带来副作用的情况下解决相关技术的问题。
以上所述仅为本发明的优选实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (18)

1.一种像素电路，包含：
前端电路，用来产生像素信号，其中这些像素信号包含光电二极管信号以及参考信号；
信号存储电路，耦接至该前端电路，用来存储该前端电路所产生的该光电二极管信号以及该参考信号，其中当该像素电路被选择进行读出运作时，存储在该信号存储电路的该光电二极管信号以及该参考信号依据施加在该信号存储电路的控制电压的电压增量，从原始电压电平被抬升至高于这些原始电压电平的其它电压电平；以及
输出电路，耦接至该信号存储电路，其中当该像素电路被选择进行该读出运作时，该输出电路分别依据这些其它电压电平在输出端子上产生输出信号。
2.如权利要求1所述的像素电路，其中该信号存储电路包含：
第一晶体管，耦接在该前端电路与第一浮动扩散节点之间，其中该第一晶体管的栅极端子耦接至第一控制信号；
第二晶体管，耦接在该第一浮动扩散节点与第二浮动扩散节点之间，其中该第二晶体管的栅极端子耦接至第二控制信号；
第一电容器，耦接在该第一浮动扩散节点与该控制电压之间；以及
第二电容器，耦接在该第二浮动扩散节点与该控制电压之间；
其中该第一浮动扩散节点以及该第二浮动扩散节点分别用来存储该光电二极管信号以及该参考信号。
3.如权利要求1所述的像素电路，其中该输出电路包含：
第一晶体管，其中该第一晶体管的栅极端子以及漏极端子分别耦接至该信号存储电路以及第一参考电压；以及
第二晶体管，耦接在该第一晶体管的源极端子与该输出端子之间，其中该第二晶体管的栅极端子耦接至控制信号。
4.如权利要求3所述的像素电路，其中该电压增量大于该第一晶体管之一临界电压。
5.如权利要求1所述的像素电路，其中该前端电路包含：
光电二极管，用来因应入射光来累积电荷以产生该光电二极管信号；
第一晶体管，耦接在该光电二极管与普通浮动扩散节点之间，其中该第一晶体管的栅极端子耦接至第一控制信号；
第二晶体管，耦接在第一参考电压与该普通浮动扩散节点之间，其中该第二晶体管的栅极端子耦接至第二控制信号；
第三晶体管，其中该第三晶体管的栅极端子、漏极端子以及源极端子分别耦接至该普通浮动扩散节点、该第一参考电压以及该信号存储电路；以及
第四晶体管，耦接在该第三晶体管的该源极端子与第二参考电压之间，其中该第四晶体管的栅极端子耦接至栅极偏压电压(gate bias voltage)。
6.如权利要求5所述的像素电路，其中该电压增量大于该第三晶体管的临界电压。
7.一种像素电路，包含：
前端电路，耦接至共同浮动扩散节点，用来产生像素信号，其中这些像素信号包含光电二极管信号以及参考信号；
信号存储电路，耦接至该共同浮动扩散节点，用来存储该前端电路所产生的该光电二极管信号以及该参考信号，其中当该像素电路被选择进行读出运作时，存储在该信号存储电路的该光电二极管信号以及该参考信号依据施加在该信号存储电路的控制电压的电压增量，从原始电压电平被抬升至高于这些原始电压电平的其它电压电平；以及
输出电路，耦接至该信号存储电路，其中当该像素电路被选择进行该读出运作时，该输出电路分别依据该共同浮动扩散节点的电压电平在输出端子上产生输出信号。
8.如权利要求7所述的像素电路，其中该信号存储电路包含：
第一晶体管，耦接在该共同浮动扩散节点与第一浮动扩散节点之间，其中该第一晶体管的栅极端子耦接至第一控制信号；
第二晶体管，耦接在该共同浮动扩散节点与第二浮动扩散节点之间，其中该第二晶体管的栅极端子耦接至第二控制信号；
第一电容器，耦接在该第一浮动扩散节点与该控制电压之间；以及
第二电容器，耦接在该第二浮动扩散节点与该控制电压之间；
其中该第一浮动扩散节点与该第二浮动扩散节点中的一个用来存储该光电二极管信号，以及该第一浮动扩散节点与该第二浮动扩散节点中的另一个用来存储该参考信号。
9.如权利要求7所述的像素电路，其中该输出电路包含：
第一晶体管，其中该第一晶体管的栅极端子以及漏极端子分别耦接至该共同浮动扩散节点以及第一参考电压之间；以及
第二晶体管，耦接在该第一晶体管之一源极端子与该输出端子之间，其中该第二晶体管的栅极端子耦接至控制信号。
10.如权利要求9所述的像素电路，其中该电压增量大于该第一晶体管的临界电压。
11.如权利要求7所述的像素电路，其中该前端电路包含：
光电二极管，用来因应入射光来累积电荷以产生该光电二极管信号；
第一晶体管，耦接在该光电二极管与普通浮动扩散节点之间，其中该第一晶体管的栅极端子耦接至第一控制信号；
第二晶体管，其中该第二晶体管的栅极端子、漏极端子以及源极端子分别耦接至第二控制信号、第三控制信号以及该普通浮动扩散节点；
第三晶体管，其中该第三晶体管的栅极端子、漏极端子以及源极端子分别耦接至该普通浮动扩散节点、第一参考电压以及该共同浮动扩散节点；以及
第四晶体管，耦接在该第三晶体管的该源极端子与第二参考电压之间，其中该第四晶体管的栅极端子耦接至栅极偏压电压(gate bias voltage)。
12.如权利要求11所述的像素电路，其中该电压增量大于该第三晶体管的临界电压。
13.如权利要求11所述的像素电路，其中当该光电二极管信号以及该参考信号从该信号存储电路被读出至该输出电路时，该第二控制信号以及该第三控制信号分别被设为逻辑高电平以及逻辑低电平以关闭该第三晶体管，且该栅极偏压电压被设为接地电压电平以关闭该第四晶体管。
14.如权利要求11所述的像素电路，其中该普通浮动扩散节点、该第二晶体管、该第三晶体管、该第四晶体管、该共同浮动扩散节点以及该输出电路与一或多个邻近像素电路共用。
15.如权利要求7所述的像素电路，其中该前端电路包含：
光电二极管，用来因应入射光来累积电荷以产生该光电二极管信号；
第一晶体管，耦接在该光电二极管与普通浮动扩散节点之间，其中该第一晶体管的栅极端子耦接至第一控制信号；
第二晶体管，耦接在第一参考电压与该普通浮动扩散节点之间，其中该第二晶体管的栅极端子耦接至第二控制信号；
第三晶体管，其中该第三晶体管的栅极端子以及漏极端子分别耦接至该普通浮动扩散节点以及第一参考电压；
第四晶体管，耦接在该第三晶体管的源极端子与该共同浮动扩散节点之间，其中该第四晶体管之一栅极端子耦接至第三控制信号；以及
第五晶体管，耦接在该第四晶体管的源极端子与第二参考电压之间，其中该第五晶体管的栅极端子耦接至栅极偏压电压(gate bias voltage)。
16.如权利要求15所述的像素电路，其中该电压增量大于该第三晶体管的临界电压。
17.如权利要求15所述的像素电路，其中当该光电二极管信号以及该参考信号从该信号存储电路被读出至该输出电路时，该第三控制信号被设为逻辑低电平以关闭该第四晶体管，且该栅极偏压电压被设为接地电压电平以关闭该第五晶体管。
18.如权利要求15所述的像素电路，其中该普通浮动扩散节点、该第二晶体管、该第三晶体管、该第四晶体管、该第五晶体管、该共同浮动扩散节点以及该输出电路与一或多个邻近像素电路共用。
CN201910059340.4A 2018-08-29 2019-01-22 像素电路 Active CN110875004B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862724042P 2018-08-29 2018-08-29
US62/724,042 2018-08-29
US16/191,398 US10791291B2 (en) 2018-08-29 2018-11-14 Pixel circuit
US16/191,398 2018-11-14

Publications (2)

Publication Number Publication Date
CN110875004A CN110875004A (zh) 2020-03-10
CN110875004B true CN110875004B (zh) 2023-02-28

Family

ID=69639190

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910059340.4A Active CN110875004B (zh) 2018-08-29 2019-01-22 像素电路
CN201910058283.8A Active CN110876028B (zh) 2018-08-29 2019-01-22 像素电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910058283.8A Active CN110876028B (zh) 2018-08-29 2019-01-22 像素电路

Country Status (3)

Country Link
US (4) US10917596B2 (zh)
CN (2) CN110875004B (zh)
TW (2) TWI688937B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114999396B (zh) * 2020-08-28 2024-07-02 武汉天马微电子有限公司 显示面板及其驱动方法及显示装置
US20220191416A1 (en) * 2020-12-14 2022-06-16 Omnivision Technologies, Inc. Pixel level expandable memory array for voltage domain global shutter
CN112951153B (zh) * 2021-02-26 2022-09-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
US11805323B2 (en) * 2021-04-01 2023-10-31 Brillnics Singapore Pte. Ltd. Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
CN115190255A (zh) 2021-04-06 2022-10-14 群创光电股份有限公司 感测装置
JP2022180791A (ja) * 2021-05-25 2022-12-07 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1606810A (zh) * 2001-12-21 2005-04-13 皇家飞利浦电子股份有限公司 摄像设备和包括摄像设备的摄像机系统
CN101835003A (zh) * 2009-03-12 2010-09-15 索尼公司 固体摄像装置、固体摄像装置的驱动方法以及电子设备
CN206977570U (zh) * 2016-06-06 2018-02-06 半导体元件工业有限责任公司 图像传感器像素及图像传感器
CN107895729A (zh) * 2016-10-04 2018-04-10 豪威科技股份有限公司 减少照明诱发的闪烁的图像传感器像素和成像系统
CN108322678A (zh) * 2018-03-01 2018-07-24 上海晔芯电子科技有限公司 支持全局曝光的tof图像传感器像素结构及tof成像系统
CN108419030A (zh) * 2018-03-01 2018-08-17 上海晔芯电子科技有限公司 具有led闪烁衰减的hdr图像传感器像素结构及成像系统

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224389B2 (en) 2001-07-16 2007-05-29 Cypress Semiconductor Corporation (Belgium) Bvba Method to adjust the signal level of an active pixel and corresponding active pixel
JP2006042121A (ja) * 2004-07-29 2006-02-09 Sharp Corp 増幅型固体撮像装置
JP4192880B2 (ja) * 2004-10-12 2008-12-10 セイコーエプソン株式会社 電気光学装置および電子機器
JP5019705B2 (ja) * 2004-11-17 2012-09-05 ソニー株式会社 固体撮像装置及び固体撮像装置の駆動方法
US20070035649A1 (en) * 2005-08-10 2007-02-15 Micron Technology, Inc. Image pixel reset through dual conversion gain gate
US20070109239A1 (en) * 2005-11-14 2007-05-17 Den Boer Willem Integrated light sensitive liquid crystal display
JP5262512B2 (ja) * 2008-09-25 2013-08-14 ソニー株式会社 撮像素子およびその制御方法並びにカメラ
JP5464583B2 (ja) 2009-11-27 2014-04-09 株式会社ジャパンディスプレイ センサ装置、センサ素子の駆動方法、入力機能付き表示装置および電子機器
JP5521745B2 (ja) 2010-04-28 2014-06-18 ソニー株式会社 固体撮像素子およびその駆動方法、並びにカメラシステム
US8390712B2 (en) * 2010-12-08 2013-03-05 Aptina Imaging Corporation Image sensing pixels with feedback loops for imaging systems
US8294077B2 (en) 2010-12-17 2012-10-23 Omnivision Technologies, Inc. Image sensor having supplemental capacitive coupling node
US8860817B2 (en) * 2011-07-25 2014-10-14 Aptina Imaging Corporation Imaging systems with verification circuitry for monitoring standby leakage current levels
CN102447848B (zh) * 2012-01-17 2013-09-04 中国科学院半导体研究所 Cmos图像传感器全局曝光像素单元
US9293500B2 (en) * 2013-03-01 2016-03-22 Apple Inc. Exposure control for image sensors
GB2516971A (en) 2013-08-09 2015-02-11 St Microelectronics Res & Dev A Pixel
US9584745B2 (en) 2013-11-11 2017-02-28 Semiconductor Components Industries, Llc Image sensors with N-row parallel readout capability
KR102159261B1 (ko) 2014-01-21 2020-09-23 삼성전자 주식회사 출력신호를 보정할 수 있는 이미지 센서
US10165209B2 (en) * 2014-07-25 2018-12-25 Rambus Inc. Low-noise, high dynamic-range image sensor
US9832407B2 (en) 2014-11-26 2017-11-28 Semiconductor Components Industries, Llc Global shutter image sensor pixels having improved shutter efficiency
CN113437103A (zh) * 2015-02-27 2021-09-24 索尼公司 固态成像装置及电子装置
US9490282B2 (en) 2015-03-19 2016-11-08 Omnivision Technologies, Inc. Photosensitive capacitor pixel for image sensor
US9865632B2 (en) 2015-03-23 2018-01-09 Tower Semiconductor Ltd. Image sensor pixel with memory node having buried channel and diode portions formed on N-type substrate
US9888191B2 (en) * 2015-04-21 2018-02-06 Semiconductor Components Industries, Llc Imaging systems and methods for performing unboosted image sensor pixel conversion gain adjustments
JP5897752B1 (ja) * 2015-05-14 2016-03-30 ブリルニクスジャパン株式会社 固体撮像装置およびその駆動方法、電子機器
KR102618850B1 (ko) 2015-09-10 2023-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법
US10896923B2 (en) * 2015-09-18 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of operating an imaging device with global shutter system
US9654712B2 (en) * 2015-10-07 2017-05-16 Semiconductor Components Industries, Llc Pixels with a global shutter and high dynamic range
EP3447801A4 (en) * 2016-04-22 2020-03-25 Sony Corporation SOLID IMAGING ELEMENT, CONTROL METHOD AND ELECTRONIC DEVICE
KR102559953B1 (ko) * 2016-06-13 2023-07-28 에스케이하이닉스 주식회사 플로팅 확산 영역의 전압 변동 리드아웃 장치 및 그 방법과 그를 이용한 씨모스 이미지 센서
JP2018011272A (ja) * 2016-07-15 2018-01-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、及び、固体撮像素子の駆動方法、並びに、電子機器
US10021334B2 (en) 2016-08-29 2018-07-10 Stmicroelectronics (Research & Development) Limited Pixel circuit and method of operating the same
EP3556089B1 (en) * 2016-12-19 2023-02-01 BAE Systems Imaging Solutions Inc. Global shutter scheme that reduces the effects of dark current
TW201832548A (zh) 2017-02-21 2018-09-01 原相科技股份有限公司 逐一輸出不同感測像素單元之感測訊號電荷及重置訊號電荷之影像感測器及感測像素陣列
US9967504B1 (en) 2017-04-06 2018-05-08 Omnivision Technologies, Inc. Imaging sensor with boosted photodiode drive
JP2018182462A (ja) * 2017-04-07 2018-11-15 ルネサスエレクトロニクス株式会社 撮像素子
US10103193B1 (en) * 2017-08-03 2018-10-16 Omnivision Technologies, Inc. Apparatus and method for low dark current floating diffusion
IL274955B2 (en) * 2017-12-13 2024-05-01 Magic Leap Inc A general shutter pixel circuit and method for computer vision applications
US10455162B2 (en) * 2018-01-23 2019-10-22 Semiconductor Components Industries, Llc Imaging pixels with storage capacitors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1606810A (zh) * 2001-12-21 2005-04-13 皇家飞利浦电子股份有限公司 摄像设备和包括摄像设备的摄像机系统
CN101835003A (zh) * 2009-03-12 2010-09-15 索尼公司 固体摄像装置、固体摄像装置的驱动方法以及电子设备
CN206977570U (zh) * 2016-06-06 2018-02-06 半导体元件工业有限责任公司 图像传感器像素及图像传感器
CN107895729A (zh) * 2016-10-04 2018-04-10 豪威科技股份有限公司 减少照明诱发的闪烁的图像传感器像素和成像系统
CN108322678A (zh) * 2018-03-01 2018-07-24 上海晔芯电子科技有限公司 支持全局曝光的tof图像传感器像素结构及tof成像系统
CN108419030A (zh) * 2018-03-01 2018-08-17 上海晔芯电子科技有限公司 具有led闪烁衰减的hdr图像传感器像素结构及成像系统

Also Published As

Publication number Publication date
US11128829B2 (en) 2021-09-21
TW202009911A (zh) 2020-03-01
TWI683300B (zh) 2020-01-21
US10917596B2 (en) 2021-02-09
US20200221047A1 (en) 2020-07-09
US20200077041A1 (en) 2020-03-05
US20200288080A1 (en) 2020-09-10
US20200077040A1 (en) 2020-03-05
CN110876028A (zh) 2020-03-10
CN110876028B (zh) 2022-03-01
TW202009910A (zh) 2020-03-01
TWI688937B (zh) 2020-03-21
US11172153B2 (en) 2021-11-09
US10791291B2 (en) 2020-09-29
CN110875004A (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
CN110875004B (zh) 像素电路
CN110121037B (zh) 具有双重转换增益读出的图像传感器
US10334193B2 (en) Read-out circuits of image sensors and image sensors including the same
JP5870954B2 (ja) コンパレータ、固体撮像素子、電子機器、および、駆動方法
US9584739B2 (en) CMOS image sensor with processor controlled integration time
US20140078360A1 (en) Imagers with improved analog-to-digital converters
US8841595B2 (en) Image sensor with sample and hold circuitry for addressing time variant noise
US10574917B2 (en) Pixel output level control device and CMOS image sensor using the same
US11323639B2 (en) Image sensor and operation method thereof
US10582138B2 (en) Image sensors with dual conversion gain pixels and anti-eclipse circuitry
JP2006505159A (ja) 光電センサ
CN111225164B (zh) 图像传感器及成像系统
CN113228623B (zh) 超高动态范围cmos传感器
US11665445B2 (en) Image sensing device for cancelling a horizontal banding noise
US11509843B2 (en) Low power shared image pixel architecture
US9247164B1 (en) Image pixel more robust to power supply noise, dark node for use in the image pixel, and control method thereof
CN112188129B (zh) 像素电路
US11172154B2 (en) Image sensor arranged in SPI slave circuit of a serial peripheral interface and pixel array circuit therein

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant