TWI683300B - 像素電路 - Google Patents

像素電路 Download PDF

Info

Publication number
TWI683300B
TWI683300B TW108103940A TW108103940A TWI683300B TW I683300 B TWI683300 B TW I683300B TW 108103940 A TW108103940 A TW 108103940A TW 108103940 A TW108103940 A TW 108103940A TW I683300 B TWI683300 B TW I683300B
Authority
TW
Taiwan
Prior art keywords
transistor
coupled
floating diffusion
circuit
signal
Prior art date
Application number
TW108103940A
Other languages
English (en)
Other versions
TW202009910A (zh
Inventor
歐翰碩
宇軒 張
金起弘
Original Assignee
恆景科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恆景科技股份有限公司 filed Critical 恆景科技股份有限公司
Application granted granted Critical
Publication of TWI683300B publication Critical patent/TWI683300B/zh
Publication of TW202009910A publication Critical patent/TW202009910A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明提供一種像素電路，其包含一前端電路、一訊號儲存電路以及一輸出電路。該訊號儲存電路耦接至該前端電路，且該輸出電路耦接至該訊號儲存電路。該前端電路係用來產生像素訊號。該訊號儲存電路係用來儲存該前端電路所產生的該光電二極體訊號以及該參考訊號，其中當該像素電路被選擇進行讀出運作時，儲存於該訊號儲存電路之該光電二極體訊號以及該參考訊號依據施加於該訊號儲存電路之控制電壓之電壓增量，從原始電壓位準被抬升至高於該些原始電壓位準之其它電壓位準，而該輸出電路分別依據該些其它電壓位準於一輸出端子上產生輸出訊號。

Description

像素電路
本發明係關於電子電路，尤指一種像素電路。
在相關技術中，像素電路的架構諸如全域式快門像素電路的架構，會利用一或多個源極隨耦器(source follower)電路來對像素電路進行緩衝。然而，可用的輸出電壓範圍卻可能因為一源極隨耦器中之一輸入電晶體之一閘極端子與一源極端子之間的電壓差而減少。因此，需要一種新穎的架構，以補償上述之可用的輸出電壓範圍。
本發明之一目的在於提供一種像素電路，以在沒有副作用或較不會產生副作用的情況下解決相關技術的問題。
本發明至少一實施例提供一種像素電路，其中該像素電路可包含一前端電路、一訊號儲存電路以及一輸出電路。該訊號儲存電路耦接至該前端電路，且該輸出電路耦接至該訊號儲存電路。該前端電路係用來產生像素訊號，其中該些像素訊號包含一光電二極體訊號以及一參考訊號。該訊號儲存電路係用來儲存該前端電路所產生的該光電二極體訊號以及該參考訊號，其中當該像素電路被選擇進行一讀出運作時，儲存於該訊號儲存電路之該光電二極體訊號以及該參考訊號依據施加於該訊號儲存電路之一控制電壓之一電壓增量，從原始電壓位準被抬升至高於該些原始電壓位準之其它電壓位準。另外，當該像素電路被選擇進行該讀出運作時，該輸出電路分別依據該些其它電壓位準於一輸 出端子上產生輸出訊號。
本發明至少一實施例提供一種像素電路，其中該像素電路包含一前端電路、一訊號儲存電路以及一輸出電路，且該前端電路、該訊號儲存電路以及該輸出電路均耦接至一共同浮動擴散節點。該前端電路係用來產生像素訊號，其中該些像素訊號包含一光電二極體訊號以及一參考訊號。該訊號儲存電路係用來儲存該前端電路所產生的該光電二極體訊號以及該參考訊號，其中當該像素電路被選擇進行一讀出運作時，儲存於該訊號儲存電路之該光電二極體訊號以及該參考訊號依據施加於該訊號儲存電路之一控制電壓之一電壓增量，從原始電壓位準被抬升至高於該些原始電壓位準之其它電壓位準。另外，當該像素電路被選擇進行該讀出運作時，該輸出電路分別依據該共同浮動擴散節點之電壓位準於一輸出端子上產生輸出訊號。
本發明的像素電路能在該像素電路被讀出時，將儲存於該訊號儲存電路中的該些像素訊號的電壓位準抬升，因此，源極隨耦器所導致之被減少的輸出電壓範圍能得以補償。
10、30、40‧‧‧像素電路
60、70‧‧‧共用像素電路
120、320、420‧‧‧前端電路
140、340‧‧‧訊號儲存電路
160‧‧‧輸出電路
PD、PD_1、PD_2‧‧‧光電二極體
M1、M2、M3、M4、M15、M16、M7、M8、M35、M36、M9、M1_1、M1_2‧‧‧電晶體
C11、C12、C31、C32‧‧‧電容器
FD0、FD11、FD12、FDC、FD31、FD32、 FD60、FD6C、FD70、FD7C‧‧‧浮動擴散節點
GTX、GRST、RST、TX、SEL、GR、TX_1、GTX_1、GRST_1、TX_2、GTX_2、GRST_2‧‧‧控制訊號
VO1、VO2‧‧‧輸出端子
VREF‧‧‧參考電壓
VCTRL、VP‧‧‧控制電壓
VGS4‧‧‧電壓位準
△V‧‧‧電壓增量
210、220、230、240、250、260、510、520、530、540、545、550、560‧‧‧階段
第1圖為依據本發明一實施例之一像素電路的示意圖。
第2圖為依據本發明一實施例之第1圖所示之控制訊號以及控制電壓的時序圖。
第3圖為依據本發明一實施例之一像素電路的示意圖。
第4圖為依據本發明一實施例之一像素電路的示意圖。
第5圖為依據本發明一實施例之第3圖與第4圖之任一者(或每一者)所示之控制訊號以及控制電壓的時序圖。
第6圖為依據本發明一實施例之一共用像素電路的示意圖。
第7圖為依據本發明一實施例之一共用像素電路的示意圖。
第1圖為依據本發明一實施例之像素電路10的示意圖，其中像素電路10可應用於一全域式快門影像感測器中之一像素單元，諸如該全域式快門影像感測器中之複數個像素單元中之一者，但本發明不限於此。如第1圖所示，像素電路10可包含一前端電路120、一訊號儲存電路140以及一輸出電路160。訊號儲存電路140耦接至前端電路120，且輸出電路160耦接至訊號儲存電路140。前端電路120可產生像素訊號，其中該些像素訊號可包含一光電二極體訊號以及一參考訊號。訊號儲存電路140可儲存前端電路120所產生之該光電二極體訊號以及該參考訊號。輸出電路160可依據輸出電路160之一輸入端子上的電壓位準，以在輸出電路160之一輸出端子上產生輸出訊號。
依據本實施例，前端電路120可包含一光電二極體PD以及複數個電晶體諸如電晶體M1、M2、M3及M4。光電二極體PD可因應入射光來累積電荷，以產生該光電二極體訊號。電晶體M1耦接於光電二極體PD與浮動擴散節點FD0之間，其中電晶體M1的閘極端子耦接至一控制訊號TX。電晶體M2耦接於一第一參考電壓(諸如一參考電壓VREF)與浮動擴散節點FD0之間，其中電晶體M2的閘極端子耦接至一控制訊號RST。電晶體M3的閘極端子、汲極端子以及源極端子分別耦接至浮動擴散節點FD0、參考電壓VREF以及輸出端子VO1，其中輸出端子VO1耦接至訊號儲存電路140。電晶體M4耦接於M3的源極端子(即輸出端子VO1)與一第二參考電壓(諸如一接地電壓)之間，其中電晶體M4的閘極端子耦接至一控制電壓VP。
依據本實施例，訊號儲存電路140可包含複數個電晶體(諸如電晶體M15及M16)以及複數個電容器(諸如電容器C11及C12)。電晶體M15耦接於前 端電路120(尤指輸出端子VO1)與浮動擴散節點FD11之間，其中電晶體M15的閘極端子耦接至一控制訊號GTX。電晶體M16耦接於浮動擴散節點FD11與浮動擴散節點FD12之間，其中電晶體M16的閘極端子耦接至一控制訊號GRST。電容器C11耦接於浮動擴散節點FD11與控制電壓VCTRL之間，而電容器C12耦接於浮動擴散節點FD12與控制電壓VCTRL之間。在本實施例中，浮動擴散節點FD11與浮動擴散節點FD12可分別儲存該光電二極體訊號以及該參考訊號。
依據本實施例，輸出電路160可包含複數個電晶體諸如電晶體M7及M8。電晶體M7的閘極端子以及汲極端子分別耦接至訊號儲存電路140(尤指浮動擴散節點FD12)以及參考電壓VREF。電晶體M8耦接於電晶體M7的源極端子與輸出電路160之輸出端子(諸如輸出端子VO2)之間，其中電晶體M8的閘極端子耦接至一控制訊號SEL。需注意的是，一電晶體(未顯示)可耦接於輸出端子VO2與該接地電壓之間，以提供輸出電路一偏壓電流，但本發明不限於此。
第2圖為依據本發明一實施例之第1圖所示之控制訊號GTX、GRST、RST、TX及SEL以及控制電壓VP及VCTRL的時序圖。第2圖所示之時序圖只是為了說明之目的，並非對本發明之限制。需注意的是，控制訊號GTX、GRST、RST、TX及SEL中之一特定控制訊號的一低(邏輯低)狀態可表示一低電壓位準(例如該接地電壓的電壓位準)，且此特定控制訊號的一高(邏輯高)狀態可表示一高電壓位準(例如參考電壓VREF的電壓位準)；此外，控制電壓VP及VCTRL中之一特定控制電壓的一低狀態可表示該低電壓位準(例如該接地電壓的電壓位準)，且此特定控制電壓的一高狀態可表示一特定電壓位準，但本發明不限於此。
請連同第1圖參考第2圖。在階段210的期間，當控制訊號RST及TX為高且控制訊號GTX及GRST為低，光電二極體PD(即光電二極體PD與電晶體M1之間的節點)以及浮動擴散節點FD0可被同時重設至一參考電壓位準，且當 控制訊號RST及TX轉為低，光電二極體PD可開始因應入射光(例如照相時的曝光)來累積電荷，以在光電二極體PD與電晶體M1之間的節點上產生該光電二極體訊號(例如影像資料)。在階段220及230的期間，由於控制電壓VP從一接地電壓位準被上拉至一電壓位準VGS4，電晶體M3及M4可充當前端電路120中之一源極隨耦器。在階段220的期間，當控制訊號GTX、GRST及RST為高且控制訊號TX為低，該參考訊號可透過電晶體M2以及該源極隨耦器被傳送至輸出端子VO1，以重設浮動擴散節點FD11及FD12的電壓位準，且當控制訊號GRST轉為低，該參考訊號可被儲存在浮動擴散節點FD12中。在階段230的期間，當控制訊號GTX及TX為高且控制訊號GRST及RST為低，該光電二極體訊號可透過電晶體M1、該源極隨耦器以及電晶體M15被傳送至輸出端子VO1以及浮動擴散節點FD11，且當控制訊號GTX轉為低，該光電二極體訊號可被儲存在浮動擴散節點FD11中。在階段240的期間，像素電路10係在等待被選擇以進行該讀出運作。在階段250的期間，輸出電路160可依據浮動擴散節點FD12之一第一電壓位準(其可代表該參考訊號)，在輸出端子VO2上產生一參考輸出訊號。在階段260的期間，當控制訊號GRST為高且控制訊號GTX為低，儲存於浮動擴散節點FD11上之該光電二極體訊號可被傳送至浮動擴散節點FD12，輸出電路160即可依據浮動擴散節點FD12之一第二電壓位準(其可代表該光電二極體訊號)，在輸出端子VO2上產生一光電二極體輸出訊號。
需注意的是，儲存於訊號儲存電路140(即浮動擴散節點FD11即FD12)中之該光電二極體訊號以及該參考訊號依據施加於訊號儲存電路140之控制電壓VCTRL之一電壓增量△V，從原始電壓位準被抬升至高於該些原始電壓位準之其它電壓位準。若不進行此操作，可用的輸出電壓範圍可能因為M3及M7造成的電壓降而減少。尤其是，電壓增量△V應大於電晶體M7(或M3)的臨界電壓(即一關閉電壓)，以確保電晶體M7能被開啟。例如，電壓增量△V可等於 電晶體M3的閘極端子與源極端子之間的電壓差，以補償電晶體M3所造成的電壓降。又例如，電壓增量△V可等於電晶體M7的閘極端子與源極端子之間的電壓差，以補償電晶體M7所造成的電壓降。
第3圖為依據本發明一實施例之像素電路30的示意圖，其中像素電路30可應用於一全域式快門影像感測器中之一像素單元，但本發明不限於此。如第3圖所示，像素電路30可包含一前端電路320、一訊號儲存電路340以及輸出電路160，其中前端電路320、訊號儲存電路340以及輸出電路160均耦接至一共同浮動擴散節點諸如浮動擴散節點FDC。前端電路320可產生像素訊號，其中該些像素訊號可包含一光電二極體訊號以及一參考訊號。訊號儲存電路340可儲存前端電路320所產生之該光電二極體訊號以及該參考訊號。為簡明起見，輸出電路160之重複細節在此不贅述。
依據本實施例，前端電路320的架構與第1圖所示之前端電路120類似。尤其是，前端電路320與前端電路120之間的主要差異在於，前端電路320中之電晶體M2耦接於一控制訊號GR與浮動擴散節點FD0之間，而不是耦接於參考電壓VREF與浮動擴散節點FD0之間。此外，輸出端子VO1耦接至浮動擴散節點FDC。
依據本實施例，訊號儲存電路340可包含複數個電晶體(諸如電晶體M35及M36)以及複數個電容器(諸如電容器C31及C32)。電晶體M35耦接於浮動擴散節點FDC與浮動擴散節點FD31之間，其中電晶體M35的閘極端子耦接至控制訊號GTX。電晶體M36耦接於浮動擴散節點FDC與浮動擴散節點FD32之間，其中電晶體M36的閘極端子耦接至控制訊號GRST。電容器C31耦接於浮動擴散節點FD31與控制電壓VCTRL之間，而電容器C32耦接於浮動擴散節點FD32與控制電壓VCTRL之間。在本實施例中，浮動擴散節點FD31及FD32中之一者可儲存該光電二極體訊號，而浮動擴散節點FD31及FD32中之另一者可儲存該參考 訊號，但本發明不限於此。例如，浮動擴散節點FD31及FD32可分別儲存該參考訊號以及該光電二極體訊號。又例如，浮動擴散節點FD31及FD32可分別儲存該光電二極體訊號以及該參考訊號。
第4圖為依據本發明一實施例之像素電路40的示意圖，其中像素電路40可應用於一全域式快門影像感測器中之一像素單元，但本發明不限於此。像素電路40與第3圖所示之像素電路30類似，其主要差異在於其內的前端電路之架構的改變，例如，第3圖所示之前端電路320在本實施例中可由前端電路420取代。
依據本實施例，前端電路420的架構與第3圖所示之前端電路320類似。尤其是，前端電路420與前端電路320之間的其中一個差異在於，前端電路420中之電晶體M2耦接於參考電壓VREF與浮動擴散節點FD0之間，而不是耦接於控制訊號GR與浮動擴散節點FD0之間。前端電路420與前端電路320之間的另一個差異在於，一額外的電晶體諸如電晶體M9耦接於電晶體M3的源極端子與輸出端子VO1之間，且電晶體M9的閘極端子耦接至控制訊號GR。
第5圖為依據本發明一實施例之第3圖與第4圖之任一者(或每一者)所示之控制訊號GTX、GRST、RST、TX、GR及SEL以及控制電壓VP及VCTRL的時序圖。第5圖所示之時序圖只是為了說明之目的，並非對本發明之限制。需注意的是，控制訊號GTX、GRST、RST、TX、GR及SEL中之一特定控制訊號的一低(邏輯低)狀態可表示一低電壓位準(例如該接地電壓的電壓位準)，且此特定控制訊號的一高(邏輯高)狀態可表示一高電壓位準(例如參考電壓VREF的電壓位準)；此外，控制電壓VP及VCTRL中之一特定控制電壓的一低狀態可表示該低電壓位準(例如該接地電壓的電壓位準)，且此特定控制電壓的一高狀態可表示一特定電壓位準，但本發明不限於此。
請連同第3圖參考第5圖。由於階段510的操作與第2圖所示之階段210類似，相關細節在此不贅述。在階段520及530的期間，由於控制電壓VP從該接 地電壓位準被上拉至電壓位準VGS4，電晶體M3及M4可充當前端電路320中之一源極隨耦器。在階段520的期間，當控制訊號GTX、GRST及RST為高且控制訊號TX為低，該參考訊號可透過電晶體M2以及該源極隨耦器被傳送至輸出端子VO1，以重設浮動擴散節點FDC、FD31及FD32的電壓位準，且當控制訊號GRST轉為低，該參考訊號可被儲存在浮動擴散節點FD32中。在階段530的期間，當控制訊號GTX及TX為高且控制訊號GRST及RST為低，該光電二極體訊號可透過電晶體M1、該源極隨耦器以及電晶體M35被傳送至輸出端子VO1以及浮動擴散節點FD31，且當控制訊號GTX轉為低，該光電二極體訊號可被儲存在浮動擴散節點FD31中。在階段540的期間，像素電路30係在等待被選擇以進行該讀出運作。在階段545、550及560的期間，控制訊號SEL轉為高，其表示像素電路30被選擇進行該讀出運作。
在階段545的期間，當控制訊號RST為高且控制訊號GTX、GRST及TX為低，由於控制電壓VP被從該接地電壓位準上拉至電壓位準VS4，浮動擴散節點FDC可被重設至該參考電壓位準，且當控制訊號GR以及控制電壓VP被下拉至該接地電壓位準，該源極隨耦器會被禁用(disable)。在階段550的期間，當控制訊號GRST為高且控制訊號GTX為低，儲存於浮動擴散節點FD32上之該參考訊號可被傳送至浮動擴散節點FDC，而輸出電路160可依據浮動擴散節點FDC之一第一電壓位準(其可代表該參考訊號)，在輸出端子VO2上產生一參考輸出訊號。在階段560的期間，當控制訊號GTX為高且控制訊號GRST為低，儲存於浮動擴散節點FD31上之該光電二極體訊號可被傳送至浮動擴散節點FDC，而輸出電路160可依據浮動擴散節點FDC上之一第二電壓位準(其可代表該光電二極體訊號)，在輸出端子VO2上產生一光電二極體輸出訊號。
與第1圖以及第2圖所示之實施例類似，儲存於該訊號儲存電路340(即浮動擴散節點FD31及FD32)之該光電二極體訊號以及該參考訊號依據施加 於訊號儲存電路340之控制電壓VCTRL之電壓增量△V，從原始電壓位準被抬升至高於該些原始電壓位準之其它電壓位準。尤其是，電壓增量△V應大於電晶體M7(或M3)的臨界電壓，以確保電晶體M7能被開啟。此操作的優點與前述實施例類似，相關細節在此不贅述。
請連同第4圖參考第5圖。像素電路40在架構上與操作上與像素電路30類似。相較於像素電路30，像素電路40可另包含電晶體M9，以用來決定是否致能包含有M3、M4、M9的源極隨耦器。依據前述實施例，相關領域者應可了解像素電路40於本實施例中的操作細節，相關內容在此不贅述。
在某些實施例中，第3圖所示之浮動擴散節點FD0、電晶體M2、M3及M4、浮動擴散節點FDC以及輸出電路160可與一或多個鄰近像素電路(諸如對應於該複數個像素單元中之一或多個鄰近像素單元者)共用。第6圖為依據本發明一實施例之一共用像素電路60的示意圖。在本實施例中，共用像素電路60可包含兩個像素電路，其中這兩個像素電路中之一者可包含一光電二極體PD_1、一電晶體M1_1、電晶體M2、M3及M4、一訊號儲存電路340_1(其與訊號儲存電路340類似)以及輸出電路160，且這兩個像素電路中之另一者可包含一光電二極體PD_2、一電晶體M1_2、電晶體M2、M3及M4、一訊號儲存電路340_2(其與訊號儲存電路340類似)以及輸出電路160。共用像素電路60中之這兩個像素電路均可作為第3圖所示之像素電路30的例子，即這兩個像素電路可共用一浮動擴散節點FD60、電晶體M2、M3及M4、一浮動擴散節點FD6C以及輸出電路160。在其它實施例中，共用像素電路60可包含三個以上的像素電路，其任兩者彼此互相類似，其中這三個以上的像素電路可共用浮動擴散節點FD60、電晶體M2、M3及M4、浮動擴散節點FD6C以及輸出電路160，但本發明不限於此。在閱讀前述實施例後，熟習此技藝者應了解共用像素電路60之控制訊號TX_1、TX_2、GTX_1、GTX_2、GRST_1、GRST_2、RST、GR及SEL以及控制電壓VCTRL及 VP的相關操作。為簡明起見，這些實施例之相關細節在此不贅述。
在某些實施例中，第4圖所示之浮動擴散節點FD0、電晶體M2、M3、M4及M9、浮動擴散節點FDC以及輸出電路160可與一或多個鄰近像素電路(諸如對應於該複數個像素單元中之一或多個鄰近像素單元者)共用。第7圖為依據本發明一實施例之一共用像素電路70的示意圖。在本實施例中，共用像素電路60可包含兩個像素電路，其中這兩個像素電路中之一者可包含光電二極體PD_1、電晶體M1_1、電晶體M2、M3、M4及M9、訊號儲存電路340_1以及輸出電路160，且這兩個像素電路中之另一者可包含光電二極體PD_2、電晶體M1_2、電晶體M2、M3、M4及M9、訊號儲存電路340_2以及輸出電路160。共用像素電路70中之這兩個像素電路均可作為第4圖所示之像素電路40的例子，即這兩個像素電路可共用一浮動擴散節點FD70、電晶體M2、M3、M4及M9、一浮動擴散節點FD7C以及輸出電路160。在其它實施例中，共用像素電路70可包含三個以上的像素電路，其任兩者彼此互相類似，其中這三個以上的像素電路可共用浮動擴散節點FD70、電晶體M2、M3、M4及M9、浮動擴散節點FD7C以及輸出電路160，但本發明不限於此。在閱讀前述實施例後，熟習此技藝者應了解共用像素電路70之控制訊號TX_1、TX_2、GTX_1、GTX_2、GRST_1、GRST_2、RST、GR及SEL以及控制電壓VCTRL及VP的相關操作。為簡明起見，這些實施例之相關細節在此不贅述。
在某些實施例中，一額外的重設電路(例如一電晶體)可耦接至一像素電路中之一光電二極體(例如光電二極體PD、PD_1或PD_2)，以重設該光電二極體，但本發明不限於此。
依據某些實施例，一或多個額外元件(諸如一電晶體)可耦接於第1、3~4、6~7圖中之任一者所示之架構的輸出端子VO2與該接地電壓之間，以提供輸出電路160一偏壓電流，但本發明不限於此。
總結來說，本發明提供一種新穎的像素電路架構，其可應用於一全域式快門影像感測器。本發明之像素電路的主要優點在於，其內的緩衝級電路(諸如源極隨耦器及輸出電路等)所造成的壓降能透過將一電壓位準增量施加於被讀出的像素訊號來進行補償。如此一來，本發明能在沒有副作用或較不會帶來副作用的情況下解決相關技術的問題。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧像素電路
120‧‧‧前端電路
140‧‧‧訊號儲存電路
160‧‧‧輸出電路
PD‧‧‧光電二極體
M1、M2、M3、M4、M15、M16、M7、M8‧‧‧電晶體
C11、C12‧‧‧電容器
FD0、FD11、FD12‧‧‧浮動擴散節點
VO1、VO2‧‧‧輸出端子
VREF‧‧‧參考電壓
VCTRL、VP‧‧‧控制電壓
GTX、GRST、RST、TX、SEL‧‧‧控制訊號

Claims (18)

  1. 一種像素電路，包含：一前端電路，用來產生像素訊號，其中該些像素訊號包含一光電二極體訊號以及一參考訊號；一訊號儲存電路，耦接至該前端電路，用來儲存該前端電路所產生的該光電二極體訊號以及該參考訊號，其中當該像素電路被選擇進行一讀出運作時，儲存於該訊號儲存電路之該光電二極體訊號以及該參考訊號依據施加於該訊號儲存電路之一控制電壓之一電壓增量，從原始電壓位準被抬升至高於該些原始電壓位準之其它電壓位準；以及一輸出電路，耦接至該訊號儲存電路，其中當該像素電路被選擇進行該讀出運作時，該輸出電路分別依據該些其它電壓位準於一輸出端子上產生輸出訊號。
  2. 如申請專利範圍第1項所述之像素電路，其中該訊號儲存電路包含：一第一電晶體，耦接於該前端電路與一第一浮動擴散節點之間，其中該第一電晶體之一閘極端子耦接至一第一控制訊號；一第二電晶體，耦接於該第一浮動擴散節點與一第二浮動擴散節點之間，其中該第二電晶體之一閘極端子耦接至一第二控制訊號；一第一電容器，耦接於該第一浮動擴散節點與該控制電壓之間；以及一第二電容器，耦接於該第二浮動擴散節點與該控制電壓之間；其中該第一浮動擴散節點以及該第二浮動擴散節點分別用來儲存該光電二極體訊號以及該參考訊號。
  3. 如申請專利範圍第1項所述之像素電路，其中該輸出電路包含： 一第一電晶體，其中該第一電晶體之一閘極端子以及一汲極端子分別耦接至該訊號儲存電路以及一第一參考電壓；以及一第二電晶體，耦接於該第一電晶體之一源極端子與該輸出端子之間，其中該第二電晶體之一閘極端子耦接至一控制訊號。
  4. 如申請專利範圍第3項所述之像素電路，其中該電壓增量大於該第一電晶體之一臨界電壓。
  5. 如申請專利範圍第1項所述之像素電路，其中該前端電路包含：一光電二極體，用來因應入射光來累積電荷以產生該光電二極體訊號；一第一電晶體，耦接於該光電二極體與一普通浮動擴散節點之間，其中該第一電晶體之一閘極端子耦接至一第一控制訊號；一第二電晶體，耦接於一第一參考電壓與該普通浮動擴散節點之間，其中該第二電晶體之一閘極端子耦接至一第二控制訊號；一第三電晶體，其中該第三電晶體之一閘極端子、一汲極端子以及一源極端子分別耦接至該普通浮動擴散節點、該第一參考電壓以及該訊號儲存電路；以及一第四電晶體，耦接於該第三電晶體之該源極端子與一第二參考電壓之間，其中該第四電晶體之一閘極端子耦接至一閘極偏壓電壓(gate bias voltage)。
  6. 如申請專利範圍第5項所述之像素電路，其中該電壓增量大於該第三電晶體之一臨界電壓。
  7. 一種像素電路，包含：一前端電路，耦接至一共同浮動擴散節點，用來產生像素訊號，其中該些像素訊號包含一光電二極體訊號以及一參考訊號；一訊號儲存電路，耦接至該共同浮動擴散節點，用來儲存該前端電路所產生的該光電二極體訊號以及該參考訊號，其中當該像素電路被選擇進行一讀出運作時，儲存於該訊號儲存電路之該光電二極體訊號以及該參考訊號依據施加於該訊號儲存電路之一控制電壓之一電壓增量，從原始電壓位準被抬升至高於該些原始電壓位準之其它電壓位準；以及一輸出電路，耦接至該訊號儲存電路，其中當該像素電路被選擇進行該讀出運作時，該輸出電路分別依據該共同浮動擴散節點之電壓位準於一輸出端子上產生輸出訊號。
  8. 如申請專利範圍第7項所述之像素電路，其中該訊號儲存電路包含：一第一電晶體，耦接於該共同浮動擴散節點與一第一浮動擴散節點之間，其中該第一電晶體之一閘極端子耦接至一第一控制訊號；一第二電晶體，耦接於該共同浮動擴散節點與一第二浮動擴散節點之間，其中該第二電晶體之一閘極端子耦接至一第二控制訊號；一第一電容器，耦接於該第一浮動擴散節點與該控制電壓之間；以及一第二電容器，耦接於該第二浮動擴散節點與該控制電壓之間；其中該第一浮動擴散節點與該第二浮動擴散節點中之一者係用來儲存該光電二極體訊號，以及該第一浮動擴散節點與該第二浮動擴散節點中之另一者係用來儲存該參考訊號。
  9. 如申請專利範圍第7項所述之像素電路，其中該輸出電路包含：一第一電晶體，其中該第一電晶體之一閘極端子以及一汲極端子分別耦接至該共同浮動擴散節點以及一第一參考電壓之間；以及一第二電晶體，耦接於該第一電晶體之一源極端子與該輸出端子之間，其中該第二電晶體之一閘極端子耦接至一控制訊號。
  10. 如申請專利範圍第9項所述之像素電路，其中該電壓增量大於該第一電晶體之一臨界電壓。
  11. 如申請專利範圍第7項所述之像素電路，其中該前端電路包含：一光電二極體，用來因應入射光來累積電荷以產生該光電二極體訊號；一第一電晶體，耦接於該光電二極體與一普通浮動擴散節點之間，其中該第一電晶體之一閘極端子耦接至一第一控制訊號；一第二電晶體，其中該第二電晶體之一閘極端子、一汲極端子以及一源極端子分別耦接至一第二控制訊號、一第三控制訊號以及該普通浮動擴散節點；一第三電晶體，其中該第三電晶體之一閘極端子、一汲極端子以及一源極端子分別耦接至該普通浮動擴散節點、一第一參考電壓以及該共同浮動擴散節點；以及一第四電晶體，耦接於該第三電晶體之該源極端子與一第二參考電壓之間，其中該第四電晶體之一閘極端子耦接至一閘極偏壓電壓(gate bias voltage)。
  12. 如申請專利範圍第11項所述之像素電路，其中該電壓增量大於該第 三電晶體之一臨界電壓。
  13. 如申請專利範圍第11項所述之像素電路，其中當該光電二極體訊號以及該參考訊號從該訊號儲存電路被讀出至該輸出電路時，該第二控制訊號以及該第三控制訊號分別被設為一邏輯高位準以及一邏輯低位準以關閉該第三電晶體，且該閘極偏壓電壓被設為一接地電壓位準以關閉該第四電晶體。
  14. 如申請專利範圍第11項所述之像素電路，其中該普通浮動擴散節點、該第二電晶體、該第三電晶體、該第四電晶體、該共同浮動擴散節點以及該輸出電路係與一或多個鄰近像素電路共用。
  15. 如申請專利範圍第7項所述之像素電路，其中該前端電路包含：一光電二極體，用來因應入射光來累積電荷以產生該光電二極體訊號；一第一電晶體，耦接於該光電二極體與一普通浮動擴散節點之間，其中該第一電晶體之一閘極端子耦接至一第一控制訊號；一第二電晶體，耦接於一第一參考電壓與該普通浮動擴散節點之間，其中該第二電晶體之一閘極端子耦接至一第二控制訊號；一第三電晶體，其中該第三電晶體之一閘極端子以及一汲極端子分別耦接至該普通浮動擴散節點以及該第一參考電壓；一第四電晶體，耦接於該第三電晶體之一源極端子與該共同浮動擴散節點之間，其中該第四電晶體之一閘極端子耦接至一第三控制訊號；以及一第五電晶體，耦接於該第四電晶體之一源極端子與一第二參考電壓之 間，其中該第五電晶體之一閘極端子耦接至一閘極偏壓電壓(gate bias voltage)。
  16. 如申請專利範圍第15項所述之像素電路，其中該電壓增量大於該第三電晶體之一臨界電壓。
  17. 如申請專利範圍第15項所述之像素電路，其中當該光電二極體訊號以及該參考訊號從該訊號儲存電路被讀出至該輸出電路時，該第三控制訊號被設為一邏輯低位準以關閉該第四電晶體，且該閘極偏壓電壓被設為一接地電壓位準以關閉該第五電晶體。
  18. 如申請專利範圍第15項所述之像素電路，其中該普通浮動擴散節點、該第二電晶體、該第三電晶體、該第四電晶體、該第五電晶體、該共同浮動擴散節點以及該輸出電路係與一或多個鄰近像素電路共用。
TW108103940A 2018-08-29 2019-01-31 像素電路 TWI683300B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862724042P 2018-08-29 2018-08-29
US62/724,042 2018-08-29
US16/191,398 US10791291B2 (en) 2018-08-29 2018-11-14 Pixel circuit
US16/191,398 2018-11-14

Publications (2)

Publication Number Publication Date
TWI683300B true TWI683300B (zh) 2020-01-21
TW202009910A TW202009910A (zh) 2020-03-01

Family

ID=69639190

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108103209A TWI688937B (zh) 2018-08-29 2019-01-29 像素電路
TW108103940A TWI683300B (zh) 2018-08-29 2019-01-31 像素電路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW108103209A TWI688937B (zh) 2018-08-29 2019-01-29 像素電路

Country Status (3)

Country Link
US (4) US10917596B2 (zh)
CN (2) CN110875004B (zh)
TW (2) TWI688937B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114999396A (zh) * 2020-08-28 2022-09-02 武汉天马微电子有限公司 显示面板及其驱动方法及显示装置
US20220191416A1 (en) * 2020-12-14 2022-06-16 Omnivision Technologies, Inc. Pixel level expandable memory array for voltage domain global shutter
CN112951153B (zh) * 2021-02-26 2022-09-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
US11805323B2 (en) * 2021-04-01 2023-10-31 Brillnics Singapore Pte. Ltd. Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
CN115190255A (zh) 2021-04-06 2022-10-14 群创光电股份有限公司 感测装置
JP2022180791A (ja) * 2021-05-25 2022-12-07 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011694A1 (en) * 2001-07-16 2003-01-16 Bart Dierickx Method to adjust the signal level of an active pixel and corresponding active pixel
TWI433537B (zh) * 2010-04-28 2014-04-01 Sony Corp 固態成像裝置及其驅動方法與攝影機系統
TWI573463B (zh) * 2010-12-17 2017-03-01 豪威科技股份有限公司 具有補充電容性耦合節點之影像感測器
TW201719874A (zh) * 2015-09-10 2017-06-01 半導體能源研究所股份有限公司 攝像裝置、模組、電子裝置以及攝像裝置的工作方法
US9967504B1 (en) * 2017-04-06 2018-05-08 Omnivision Technologies, Inc. Imaging sensor with boosted photodiode drive

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1459356A2 (en) * 2001-12-21 2004-09-22 Koninklijke Philips Electronics N.V. Image pick-up device and camera system comprising an image pick-up device
JP2006042121A (ja) * 2004-07-29 2006-02-09 Sharp Corp 増幅型固体撮像装置
JP4192880B2 (ja) * 2004-10-12 2008-12-10 セイコーエプソン株式会社 電気光学装置および電子機器
JP5019705B2 (ja) * 2004-11-17 2012-09-05 ソニー株式会社 固体撮像装置及び固体撮像装置の駆動方法
US20070035649A1 (en) * 2005-08-10 2007-02-15 Micron Technology, Inc. Image pixel reset through dual conversion gain gate
US20070109239A1 (en) * 2005-11-14 2007-05-17 Den Boer Willem Integrated light sensitive liquid crystal display
JP5262512B2 (ja) * 2008-09-25 2013-08-14 ソニー株式会社 撮像素子およびその制御方法並びにカメラ
JP5369779B2 (ja) * 2009-03-12 2013-12-18 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5464583B2 (ja) 2009-11-27 2014-04-09 株式会社ジャパンディスプレイ センサ装置、センサ素子の駆動方法、入力機能付き表示装置および電子機器
US8390712B2 (en) * 2010-12-08 2013-03-05 Aptina Imaging Corporation Image sensing pixels with feedback loops for imaging systems
US8860817B2 (en) * 2011-07-25 2014-10-14 Aptina Imaging Corporation Imaging systems with verification circuitry for monitoring standby leakage current levels
CN102447848B (zh) * 2012-01-17 2013-09-04 中国科学院半导体研究所 Cmos图像传感器全局曝光像素单元
US9293500B2 (en) * 2013-03-01 2016-03-22 Apple Inc. Exposure control for image sensors
GB2516971A (en) 2013-08-09 2015-02-11 St Microelectronics Res & Dev A Pixel
US9584745B2 (en) 2013-11-11 2017-02-28 Semiconductor Components Industries, Llc Image sensors with N-row parallel readout capability
KR102159261B1 (ko) 2014-01-21 2020-09-23 삼성전자 주식회사 출력신호를 보정할 수 있는 이미지 센서
US10165209B2 (en) * 2014-07-25 2018-12-25 Rambus Inc. Low-noise, high dynamic-range image sensor
US9832407B2 (en) 2014-11-26 2017-11-28 Semiconductor Components Industries, Llc Global shutter image sensor pixels having improved shutter efficiency
WO2016136486A1 (ja) * 2015-02-27 2016-09-01 ソニー株式会社 固体撮像装置及び電子機器
US9490282B2 (en) 2015-03-19 2016-11-08 Omnivision Technologies, Inc. Photosensitive capacitor pixel for image sensor
US9865632B2 (en) 2015-03-23 2018-01-09 Tower Semiconductor Ltd. Image sensor pixel with memory node having buried channel and diode portions formed on N-type substrate
US9888191B2 (en) * 2015-04-21 2018-02-06 Semiconductor Components Industries, Llc Imaging systems and methods for performing unboosted image sensor pixel conversion gain adjustments
JP5897752B1 (ja) * 2015-05-14 2016-03-30 ブリルニクスジャパン株式会社 固体撮像装置およびその駆動方法、電子機器
US10896923B2 (en) * 2015-09-18 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of operating an imaging device with global shutter system
US9654712B2 (en) * 2015-10-07 2017-05-16 Semiconductor Components Industries, Llc Pixels with a global shutter and high dynamic range
US10560652B2 (en) * 2016-04-22 2020-02-11 Sony Corporation Stacked solid-state image sensor comprising vertical transistor for generating a pixel signal, switching between first and second driving methods thereof, and electronic apparatus
US10072974B2 (en) * 2016-06-06 2018-09-11 Semiconductor Components Industries, Llc Image sensors with LED flicker mitigaton global shutter pixles
KR102559953B1 (ko) * 2016-06-13 2023-07-28 에스케이하이닉스 주식회사 플로팅 확산 영역의 전압 변동 리드아웃 장치 및 그 방법과 그를 이용한 씨모스 이미지 센서
JP2018011272A (ja) * 2016-07-15 2018-01-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、及び、固体撮像素子の駆動方法、並びに、電子機器
US10021334B2 (en) 2016-08-29 2018-07-10 Stmicroelectronics (Research & Development) Limited Pixel circuit and method of operating the same
US9936153B1 (en) * 2016-10-04 2018-04-03 Omnivision Technologies, Inc. CMOS image sensor with dual floating diffusions per pixel for flicker-free detection of light emitting diodes
WO2018118016A1 (en) * 2016-12-19 2018-06-28 BAE Systems Imaging Solutions Inc. Global shutter scheme that reduces the effects of dark current
TW201832548A (zh) 2017-02-21 2018-09-01 原相科技股份有限公司 逐一輸出不同感測像素單元之感測訊號電荷及重置訊號電荷之影像感測器及感測像素陣列
JP2018182462A (ja) * 2017-04-07 2018-11-15 ルネサスエレクトロニクス株式会社 撮像素子
US10103193B1 (en) * 2017-08-03 2018-10-16 Omnivision Technologies, Inc. Apparatus and method for low dark current floating diffusion
CA3083227A1 (en) * 2017-12-13 2019-06-20 Magic Leap, Inc. Global shutter pixel circuit and method for computer vision applications
US10455162B2 (en) * 2018-01-23 2019-10-22 Semiconductor Components Industries, Llc Imaging pixels with storage capacitors
CN108322678B (zh) * 2018-03-01 2020-03-31 思特威(上海)电子科技有限公司 支持全局曝光的tof图像传感器像素结构及tof成像系统
CN108419030B (zh) * 2018-03-01 2021-04-20 思特威(上海)电子科技股份有限公司 具有led闪烁衰减的hdr图像传感器像素结构及成像系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011694A1 (en) * 2001-07-16 2003-01-16 Bart Dierickx Method to adjust the signal level of an active pixel and corresponding active pixel
US7224389B2 (en) * 2001-07-16 2007-05-29 Cypress Semiconductor Corporation (Belgium) Bvba Method to adjust the signal level of an active pixel and corresponding active pixel
TWI433537B (zh) * 2010-04-28 2014-04-01 Sony Corp 固態成像裝置及其驅動方法與攝影機系統
TWI573463B (zh) * 2010-12-17 2017-03-01 豪威科技股份有限公司 具有補充電容性耦合節點之影像感測器
TW201719874A (zh) * 2015-09-10 2017-06-01 半導體能源研究所股份有限公司 攝像裝置、模組、電子裝置以及攝像裝置的工作方法
US9967504B1 (en) * 2017-04-06 2018-05-08 Omnivision Technologies, Inc. Imaging sensor with boosted photodiode drive

Also Published As

Publication number Publication date
US20200288080A1 (en) 2020-09-10
TWI688937B (zh) 2020-03-21
TW202009910A (zh) 2020-03-01
US20200077040A1 (en) 2020-03-05
US10917596B2 (en) 2021-02-09
CN110876028A (zh) 2020-03-10
CN110875004A (zh) 2020-03-10
TW202009911A (zh) 2020-03-01
CN110876028B (zh) 2022-03-01
US11172153B2 (en) 2021-11-09
US10791291B2 (en) 2020-09-29
CN110875004B (zh) 2023-02-28
US20200221047A1 (en) 2020-07-09
US11128829B2 (en) 2021-09-21
US20200077041A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
TWI683300B (zh) 像素電路
US10334193B2 (en) Read-out circuits of image sensors and image sensors including the same
KR102326607B1 (ko) 비교기, ａｄ 변환기, 고체 촬상 장치, 전자 기기, 및 비교기의 제어 방법
US9584739B2 (en) CMOS image sensor with processor controlled integration time
US11323639B2 (en) Image sensor and operation method thereof
US10574917B2 (en) Pixel output level control device and CMOS image sensor using the same
US20190098235A1 (en) Image sensors with dual conversion gain pixels and anti-eclipse circuitry
US10992892B2 (en) Image sensor and imaging apparatus
US10811448B2 (en) Solid-state imaging device
JP2017073746A (ja) 撮像装置、撮像システム、撮像装置の駆動方法
US11706536B2 (en) Image sensor including noise compensator and image sensing system including the same
CN112188129B (zh) 像素电路
US20210136311A1 (en) Image sensor arranged in spi slave circuit of a serial peripheral interface and pixel array circuit therein
JP6479136B2 (ja) 撮像装置の駆動方法、撮像装置、撮像システム
US9807333B2 (en) Imaging apparatus and imaging system
KR20240062582A (ko) 이미지 센서 및 신호 변환 방법
JP2016213585A (ja) 信号読み出し回路、撮像装置及び撮像システム
JP2017103561A (ja) 固体撮像素子および撮像システム